KR20150070592A - 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템 - Google Patents

클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템 Download PDF

Info

Publication number
KR20150070592A
KR20150070592A KR1020130156990A KR20130156990A KR20150070592A KR 20150070592 A KR20150070592 A KR 20150070592A KR 1020130156990 A KR1020130156990 A KR 1020130156990A KR 20130156990 A KR20130156990 A KR 20130156990A KR 20150070592 A KR20150070592 A KR 20150070592A
Authority
KR
South Korea
Prior art keywords
signal
charge
low
input signal
voltage
Prior art date
Application number
KR1020130156990A
Other languages
English (en)
Inventor
김경욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130156990A priority Critical patent/KR20150070592A/ko
Priority to US14/245,753 priority patent/US20150168460A1/en
Publication of KR20150070592A publication Critical patent/KR20150070592A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
    • G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템에 관한 것으로, 본 발명의 일 구현예에 따른 상기 클락 신호 검출 장치는, 입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전하여 제1 전압을 생성하는 제1 전압 생성부, 상기 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전하여 제2 전압을 생성하는 제2 전압 생성부 및 상기 제1 전압 또는 상기 제2 전압을 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 신호 감지부를 포함한다.

Description

클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템{APPARATUS FOR DETECTING CLOCK SIGNAL, AND CLOCK SIGNAL DETECTING SYSTEM USING THE SAME}
본 발명은 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템에 관한 것이다.
일반적으로, 휴대 단말기의 카메라 모듈 등과 같은 다양한 구동 장치들의 동작에 있어서 클락 신호 감지 장치가 사용되고 있다.
또한, 휴대 단말기 내부에 장착되는 다양한 구동 장치들의 전원은 상기 휴대 단말기의 메인 보드를 통해 배터리로부터 공급받고 있다.
이러한, 휴대 단말기의 배터리는 휴대 단말기 내부에 장착되는 다양한 구동 장치들의 소모 전류와 관계 있으며, 소비전력의 절감을 위해 구동 장치의 동작 전원이 공급되지 않는 경우, 해당 구동 장치를 오프(OFF)시킴으로써, 전력소모를 줄일 수 있는 기술이 절실히 필요하다.
그러나, 종래의 클락 신호 감지 장치는, 입력신호로부터 단순히 클락 신호의 유무를 감지할 뿐, 동작 전원의 입력 유무를 검출하지 못하므로, 소비전력의 절감을 위해 동작 전원이 공급되지 않는 구동 장치를 오프(OFF)시키기 위해 별도의 전력 절감을 위한 모듈을 구비해야 되는 문제점이 있다.
또한, 종래의 클락 신호 감지 장치는 주파수 분주 회로를 이용하여 클락 신호를 감지하나, 휴대 단말기의 소형화 추세에 따라 보다 간단한 회로를 이용한 클락 신호 감지 장치가 필요하다.
하기의 특허문헌 1은 입력 클록 신호의 유무를 검출하는 클록 검출 회로에 관한 것이나, 상술한 문제에 대한 해결책을 제시하지 못하고 있다.
일본 공개특허공보 특개평11-220369호
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 입력신호에서 클락 신호의 유무와 동작 전원의 입력 유무를 동시에 검출함으로써, 장치의 소형화 및 소비전력을 절감할 수 있는 클락 신호 검출 장치 및 이를 이용한 클락 신호 검출 시스템을 제공한다.
본 발명의 제1 기술적인 측면은 클락 신호 검출 장치를 제안한다. 상기 클락 신호 검출 장치는, 입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전하여 제1 전압을 생성하는 제1 전압 생성부, 상기 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전하여 제2 전압을 생성하는 제2 전압 생성부 및 상기 제1 전압 또는 상기 제2 전압을 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 신호 감지부를 포함한다.
여기서, 상기 제1 전압 생성부는, 상기 입력신호가 하이인 경우, 하이 신호를 출력하고, 상기 입력신호가 로우인 경우, 로우 신호를 출력하는 제1 스위칭부 및 상기 제1 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 상기 전하를 방전하는 제1 충/방전부를 포함할 수 있다.
여기서, 상기 제1 스위칭부는, 상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치일 수 있다.
또한, 제1 충/방전부는, 상기 제1 스위칭부의 출력단과 접지 사이에 연결되는 제1 커패시터 및 상기 제1 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제1 커패시터에 충전되는 전하를 방전시키는 제1 방전 스위치부를 포함할 수 있다.
여기서, 상기 제1 방전 스위치부는, 상기 제1 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 반전 신호가 게이트로 제공되는 제1 PMOS 트랜지스터일 수 있다.
또한, 상기 제2 전압 생성부는, 상기 입력신호가 로우인 경우, 하이 신호를 출력하고, 상기 입력신호가 하이인 경우, 로우 신호를 출력하는 제2 스위칭부 및 상기 제2 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 전하를 방전하는 제2 충/방전부를 포함할 수 있다.
여기서, 상기 제2 스위칭부는, 상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치일 수 있다.
또한, 제2 충/방전부는, 상기 제2 스위칭부의 출력단과 접지 사이에 연결되는 제2 커패시터 및 상기 제2 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제2 커패시터에 충전되는 전하를 방전시키는 제2 방전 스위치부를 포함할 수 있다.
여기서, 상기 제2 방전 스위치부는, 상기 제2 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 비반전 신호가 게이트로 제공되는 제2 PMOS 트랜지스터일 수 있다.
또한, 상기 신호 감지부는, 상기 제1 전압이 상기 소정의 기준 전압보다 큰 경우, 동작 전원 감지 신호를 출력할 수 있다.
또한, 상기 신호 감지부는, 상기 제1 전압 및 상기 제2 전압이 상기 소정의 기준 전압보다 작은 경우, 클락 감지 신호를 출력할 수 있다.
또한, 상기 신호 감지부는, 상기 제1 전압을 상기 소정의 기준 전압과 비교하는 제1 비교부, 상기 제2 전압을 상기 소정의 기준 전압과 비교하는 제2 비교부 및 상기 제1 비교부 또는 제2 비교부의 비교 결과에 따라 동작 전원 감지 신호 또는 클락 감지 신호를 출력하는 판정부를 포함할 수 있다.
여기서, 상기 제1 비교부 또는 상기 제2 비교부는, 히스테리시스 비교기일 수 있다.
또한, 상기 판정부는, 상기 제1 비교부의 출력이 하이고, 상기 제2 비교부의 출력이 로우인 경우, 동작 전원 감지 신호를 출력할 수 있다.
또한, 상기 판정부는, 상기 제1 비교부의 출력이 로우고, 상기 제2 비교부의 출력이 로우인 경우, 클락 감지 신호를 출력할 수 있다.
본 발명의 제2 기술적인 측면은 클락 신호 검출 시스템을 제안한다. 상기 클락 신호 검출 시스템은, 클락 신호를 출력하는 오실레이터, 외부 입력신호의 반전 신호 및 비반전 신호를 이용하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 클락 신호 검출 장치, 상기 외부 입력신호에서 클락 신호가 검출되는 경우, 상기 외부 입력신호를 수신하여 출력하고, 상기 외부 입력신호에서 클락 신호가 검출되지 않고, 동작 전원이 검출되는 경우, 상기 오실레이터의 클락 신호를 수신하여 출력하며, 상기 외부 입력신호에서 클락 신호 및 동작 전원이 검출되지 않는 경우, 슬립 모드 신호를 출력하는 컨트롤러를 포함한다.
여기서, 상기 클락 신호 검출 장치는, 입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전하여 제1 전압을 생성하는 제1 전압 생성부, 상기 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전하여 제2 전압을 생성하는 제2 전압 생성부 및 상기 제1 전압 또는 상기 제2 전압을 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 신호 감지부를 포함할 수 있다.
여기서, 제17항에 있어서, 상기 제1 전압 생성부는, 상기 입력신호가 하이인 경우, 하이 신호를 출력하고, 상기 입력신호가 로우인 경우, 로우 신호를 출력하는 제1 스위칭부 및 상기 제1 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 상기 전하를 방전하는 제1 충/방전부를 포함할 수 있다.
여기서, 상기 제1 스위칭부는, 상기 입력신호의 반전 신호 및 비 반전 신호를 입력 받아 하이 또는 로우 신호를 출력하는 양방향 스위치일 수 있다.
또한, 제1 충/방전부는, 상기 제1 스위칭부의 출력단과 접지 사이에 연결되는 제1 커패시터 및 상기 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제1 커패시터에 충전되는 전하를 방전시키는 제1 방전 스위치부를 포함할 수 있다.
여기서, 상기 제1 방전 스위치부는, 상기 제1 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 반전 신호가 게이트로 제공되는 제1 PMOS 트랜지스터일 수 있다.
또한, 상기 제2 전압 생성부는, 상기 입력신호가 로우인 경우, 하이 신호를 출력하고, 상기 입력신호가 하이인 경우, 로우 신호를 출력하는 제2 스위칭부 및 상기 제2 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 전하를 방전하는 제2 충/방전부를 포함할 수 있다.
여기서, 상기 제2 스위칭부는, 상기 입력신호의 반전 신호 및 비 반전 신호를 입력 받아 하이 또는 로우 신호를 출력하는 양방향 스위치일 수 있다.
또한, 제2 충/방전부는, 상기 제2 스위칭부의 출력단과 접지 사이에 연결되는 제2 커패시터 및 상기 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제2 커패시터에 충전되는 전하를 방전시키는 제2 방전 스위치부를 포함할 수 있다.
여기서, 상기 제2 방전 스위치부는, 상기 제2 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 비반전 신호가 게이트로 제공되는 제2 PMOS 트랜지스터일 수 있다.
본 발명의 일 실시형태에 의하면, 클락 감지 장치는 입력신호에서 클락 신호의 유무와 동작 전원의 입력 유무를 동시에 검출할 수 있어, 상기 장치가 적용되는 기기의 소형화 및 소비전력을 절감할 수 있는 효과가 있다.
도 1은 본 발명에 따른 클락 신호 검출 장치의 일 실시예를 설명하기 위한 구성도이다.
도 2는 도 1에 도시된 제1 전압 생성부와 제2 전압 생성부의 일 실시예를 설명하기 위한 구성도이다.
도 3은 도 1에 도시된 제1 전압 생성부와 제2 전압 생성부의 다른 일 실시예를 설명하기 위한 구성도이다.
도 4는 도 1에 도시된 신호 검출부의 일 실시예를 설명하기 위한 도면이다.
도 5는 각 노드의 전압 파형을 설명하기 위한 그래프이다.
도 6은 본 발명에 따른 클락 신호 검출 시스템의 일 실시예를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명에 따른 클락 신호 검출 장치의 일 실시예를 설명하기 위한 구성도이며, 도 2는 도 1에 도시된 제1 전압 생성부와 제2 전압 생성부의 일 실시예를 설명하기 위한 구성도이고, 도 3은 도 1에 도시된 제1 전압 생성부와 제2 전압 생성부의 다른 일 실시예를 설명하기 위한 구성도이며, 도 4는 도 1에 도시된 신호 검출부의 일 실시예를 설명하기 위한 도면이고, 도 5는 각 노드의 전압 파형을 설명하기 위한 그래프이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 클락 신호 검출 장치(10)는, 제1 전압 생성부(100), 제2 전압 생성부(200) 및 신호 감지부(300)를 포함한다.
제1 전압 생성부(100)는 클락 신호 또는 동작 전원의 입력 유무를 검출하기 위한 비교 전압을 생성하는 역할을 수행한다. 구체적으로, 제1 전압 생성부(100)는 외부로부터 입력되는 입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전함으로써, 제1 전압(V1)을 생성할 수 있다.
제2 전압 생성부(200)는 제1 전압 생성부(100)와 마찬가지로, 비교 전압을 생성하는 역할을 수행한다. 구체적으로, 제2 전압 생성부(200)는 외부로부터 입력되는 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전함으로써, 제2 전압(V2)을 생성할 수 있다.
일 실시예에서, 제1 전압 생성부(100) 또는 제2 전압 생성부(200)는, 도 2에서와 같이, 스위칭부(110, 210) 및 충/방전부(120, 220)을 포함할 수 있다.
구체적으로, 제1 전압 생성부(100)는, 상기 외부로부터 입력되는 입력신호가 하이인 경우, 하이 신호를 출력하고, 상기 입력신호가 로우인 경우, 로우 신호를 출력하는 제1 스위칭부(110)와 제1 스위칭부(110)로부터 출력되는 하이 신호를 수신하면 전하를 충전하고, 로우 신호를 수신하면 상기 전하를 방전하는 제1 충/방전부(120)를 포함할 수 있다.
여기서, 제1 스위칭부(110)는, 도 3에서와 같이, 상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치(110)일 수 있다.
또한, 제1 충/방전부(120)는, 제1 스위칭부(110)의 출력단과 접지 사이에 연결되는 제1 커패시터(C1) 및 제1 커패시터(C1)에 병렬로 연결되며, 상기 입력신호가 로우일 때 제1 커패시터(C1)에 충전되는 전하를 방전시키는 제1 방전 스위치부(Q1)를 포함할 수 있다.
일 실시예에서, 제1 방전 스위치부(Q1)는, 제1 스위칭부(110)의 출력단과 접지 사이에 접속되며, 상기 입력신호의 반전 신호가 게이트로 제공되는 제1 PMOS 트랜지스터(Q1)일 수 있다.
구체적으로, 제1 PMOS 트랜지스터(Q1)는, 드레인 단자가 제1 스위칭부(110)의 출력단과 연결되고, 소스 단자가 그라운드와 연결되며, 반전 입력신호가 베이스에 입력될 수 있다.
또한, 제2 전압 생성부(200)는, 제1 전압 생성부(100)와 반대로 동작할 수 있는데, 구체적으로, 외부로부터 입력되는 입력신호가 로우인 경우, 하이 신호를 출력하고, 상기 입력신호가 하이인 경우, 로우 신호를 출력하는 제2 스위칭부(210) 및 제2 스위칭부(210)로부터 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 전하를 방전하는 제2 충/방전부(220)를 포함할 수 있다.
여기서, 제2 스위칭부(210)는, 상기 입력신호의 반전 신호 및 비 반전 신호의 입력에 의해 전원(VCC)로부터 하이 또는 로우 신호를 출력하는 양방향 스위치일 수 있다.
일 실시예에서, 제2 충/방전부(220)는, 제2 스위칭부(210)의 출력단과 접지 사이에 연결되는 제2 커패시터(C2) 및 제2 커패시터(C2)에 병렬로 연결되며, 상기 입력신호가 로우일 때 제2 커패시터(C2)에 충전되는 전하를 방전시키는 제2 방전 스위치부(Q2)를 포함할 수 있다.
여기서, 제2 방전 스위치부(Q2)는, 제2 스위칭부(210)의 출력단과 접지 사이에 접속되며, 상기 입력신호의 비반전 신호가 게이트로 제공되는 제2 PMOS 트랜지스터(Q2)일 수 있다.
신호 감지부(300)는, 제1 전압(V1) 또는 제2 전압(V2)을 소정의 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출한다.
여기서, 신호 감지부(300)는, 제1 전압(V1)이 상기 소정의 기준 전압보다 큰 경우, 동작 전원 감지 신호를 출력할 수 있다.
또한, 신호 감지부(300)는, 제1 전압(V1) 및 제2 전압(V2)이 상기 소정의 기준 전압보다 작은 경우, 클락 감지 신호를 출력할 수 있다.
일 실시예에서, 신호 감지부(300)는, 도 4를 참조하면, 제1 전압(V1)을 상기 소정의 기준 전압과 비교하는 제1 비교부(310), 제2 전압(V2)을 상기 소정의 기준 전압과 비교하는 제2 비교부(320) 및 제1 비교부(310) 또는 제2 비교부(320)의 비교 결과에 따라 동작 전원 감지 신호 또는 클락 감지 신호를 출력하는 판정부(330)을 포함할 수 있다. 여기서, 제1 비교부(310) 또는 제2 비교부(320)는, 히스테리시스 비교기로 구현될 수 있다.
판정부(330)는, 제1 전압(V1)과 제2 전압(V2)을 이용해 동작 전원 감지 신호 또는 클락 감지 신호를 출력하는 역할을 수행한다. 구체적으로, 판정부(330)는, 도 5를 참조하면, 제1 비교부(310)의 출력(OUT1)이 하이고, 제2 비교부(320)의 출력(O2)이 로우인 경우, 동작 전원 감지 신호를 출력할 수 있다. 또한, 판정부(330)는 제1 비교부(310)의 출력(OUT1)이 로우고, 제2 비교부(320)의 출력(O2)이 로우인 경우, 클락 감지 신호를 출력할 수 있다.
하기의 [표1]은 입력신호, 각 노드(V1, V2, O1, O2, OUT1, OUT2)의 상태를 표시하고 있다.
입력신호 V1 V2 O1(OUT1) O2 OUT2
클락신호 상승에지 충전 방전 LOW LOW HIGH
하강에지 방전 충전 LOW LOW HIGH
동작전원 DC HIGH 충전 방전 HIGH LOW LOW
DC LOW 방전 충전 LOW HIGH LOW
[표1]을 참조하면, 입력신호에 클락 신호가 포함되어 있는 경우, V1은 상승에지에서 충전되고, 하강에지에서 방전된다. 이 경우, 제1 비교부(310)는 로우 신호를 출력하게 된다. 마찬가지로, V2는, 상승에지에서 방전되고 하강에지에서 충전되므로, 제2 비교부(320)는 로우 신호를 출력하게 된다.
제1 비교부(310) 및 제2 비교부(320)로부터 로우 신호를 수신한 판정부(330)는 클락 감지 신호를 출력할 수 있다.
또한, 입력신호에 클락신호가 포함되어 있지 않는 경우, 동작전원(DC HIGH)이 입력되는 경우, V1은 충전되고, V2는 방전된다. 따라서, 이 경우, 제1 비교부(310)는 V1이 충전에 의해 소정의 기준 전압보다 크게 되면, 하이 신호를 출력할 수 있다. 판정부(330)는 상기 하이 신호를 수신하여 동작 전원 감지 신호를 출력할 수 있다.
도 6은 본 발명에 따른 클락 신호 검출 시스템의 일 실시예를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 클락 신호 검출 시스템은 클락 신호 유무 또는 동작 전원의 입력 유무를 검출하는 클락 신호 검출 장치(10), 오실레이터(20) 및 클락 신호 또는 동작 전원을 출력하는 컨트롤러(30)를 포함한다.
클락 신호 검출 장치(10)는 외부 입력신호의 반전 신호 및 비반전 신호를 이용하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출할 수 있다.
구체적으로, 클락 신호 검출 장치(10)는 입력신호의 클락 신호가 검출되는 경우, 클락 검출 신호를 컨트롤러(30)에 출력하고, 클락 신호가 검출되지 않는 경우, 동작 전원의 입력 유무를 검출하여 그 결과를 컨트롤러(30)에 전송할 수 있다.
일 실시예에서, 클락 신호 검출 장치(10)는 입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전하여 제1 전압(V1)을 생성하는 제1 전압 생성부(100), 상기 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전하여 제2 전압(V2)을 생성하는 제2 전압 생성부(200) 및 제1 전압(V1) 또는 제2 전압(V2)을 소정의 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 신호 감지부를 포함할 수 있다.
상기 클락 신호 검출 장치(10)의 구체적인 구성에 대한 설명은 상술한 바와 같으므로 이에 대한 자세한 설명은 생략하도록 한다.
오실레이터(20)는 클락 신호를 생성하여 컨트롤러(30)로 출력한다.
컨트롤러(30)는 입력신호에 클락 신호의 유무에 따라 서로 다른 모드의 신호를 출력할 수 있다. 예컨대, 컨트롤러(30)는 외부 입력신호에서 클락 신호가 검출되는 경우, 상기 외부 입력신호를 수신하여 출력하고, 상기 외부 입력신호에서 클락 신호가 검출되지 않고, 동작 전원이 검출되는 경우, 오실레이터(20)의 클락 신호를 수신하여 출력하며, 상기 외부 입력신호에서 클락 신호 및 동작 전원이 검출되지 않는 경우, 슬립 모드 신호를 출력할 수 있다.
다른 일 실시예에서, 컨트롤러(30)는 클락 신호가 없는 경우, 동작 전원의 유무에 따라 동작 모드 신호 또는 슬립 모드 신호를 출력할 수 있다. 또한, 컨트롤러(30)는 클락 신호가 있는 경우, 클락 신호의 크기에 따라 입력신호의 클락 신호가 소정의 기준 신호의 크기보다 큰 경우, 상기 입력신호의 클락 신호를 출력하고, 작은 경우, 오실레이터(20)에서 생성되는 클락 신호를 출력할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
10 : 클락 신호 검출 장치
20 : 오실레이터
30 : 컨트롤러
100 : 제1 전압 생성부
110 : 제1 스위칭부
120 : 제1 충/방전부
200 : 제2 전압 생성부
210 : 제2 스위칭부
220 : 제2 충/방전부
300 : 신호 감지부
310 : 제1 비교부
320 : 제2 비교부
330 : 판정부

Claims (25)

  1. 입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전하여 제1 전압을 생성하는 제1 전압 생성부;
    상기 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전하여 제2 전압을 생성하는 제2 전압 생성부; 및
    상기 제1 전압 또는 상기 제2 전압을 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 신호 감지부;
    를 포함하는 클락 신호 검출 장치.
  2. 제1항에 있어서, 상기 제1 전압 생성부는,
    상기 입력신호가 하이인 경우, 하이 신호를 출력하고, 상기 입력신호가 로우인 경우, 로우 신호를 출력하는 제1 스위칭부; 및
    상기 제1 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 상기 전하를 방전하는 제1 충/방전부;
    를 포함하는 클락 신호 검출 장치.
  3. 제2항에 있어서, 상기 제1 스위칭부는,
    상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치인 클락 신호 검출 장치.
  4. 제2항에 있어서, 제1 충/방전부는,
    상기 제1 스위칭부의 출력단과 접지 사이에 연결되는 제1 커패시터; 및
    상기 제1 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제1 커패시터에 충전되는 전하를 방전시키는 제1 방전 스위치부;
    를 포함하는 클락 신호 검출 장치.
  5. 제4항에 있어서, 상기 제1 방전 스위치부는,
    상기 제1 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 반전 신호가 게이트로 제공되는 제1 PMOS 트랜지스터인 클락 신호 검출 장치.
  6. 제1항에 있어서, 상기 제2 전압 생성부는,
    상기 입력신호가 로우인 경우, 하이 신호를 출력하고, 상기 입력신호가 하이인 경우, 로우 신호를 출력하는 제2 스위칭부; 및
    상기 제2 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 전하를 방전하는 제2 충/방전부;
    를 포함하는 클락 신호 검출 장치.
  7. 제6항에 있어서, 상기 제2 스위칭부는,
    상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치인 클락 신호 검출 장치.
  8. 제6항에 있어서, 제2 충/방전부는,
    상기 제2 스위칭부의 출력단과 접지 사이에 연결되는 제2 커패시터; 및
    상기 제2 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제2 커패시터에 충전되는 전하를 방전시키는 제2 방전 스위치부;
    를 포함하는 클락 신호 검출 장치.
  9. 제8항에 있어서, 상기 제2 방전 스위치부는,
    상기 제2 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 비반전 신호가 게이트로 제공되는 제2 PMOS 트랜지스터인 클락 신호 검출 장치.
  10. 제1항에 있어서, 상기 신호 감지부는,
    상기 제1 전압이 상기 기준 전압보다 큰 경우, 동작 전원 감지 신호를 출력하는 클락 신호 검출 장치.
  11. 제1항에 있어서, 상기 신호 감지부는,
    상기 제1 전압 및 상기 제2 전압이 상기 기준 전압보다 작은 경우, 클락 감지 신호를 출력하는 클락 신호 검출 장치.
  12. 제1항에 있어서, 상기 신호 감지부는,
    상기 제1 전압을 상기 기준 전압과 비교하는 제1 비교부;
    상기 제2 전압을 상기 기준 전압과 비교하는 제2 비교부; 및
    상기 제1 비교부 또는 제2 비교부의 비교 결과에 따라 동작 전원 감지 신호 또는 클락 감지 신호를 출력하는 판정부;
    를 포함하는 클락 신호 검출 장치.
  13. 제12항에 있어서, 상기 제1 비교부 또는 상기 제2 비교부는,
    히스테리시스 비교기인 클락 신호 검출 장치.
  14. 제12항에 있어서, 상기 판정부는,
    상기 제1 비교부의 출력이 하이고, 상기 제2 비교부의 출력이 로우인 경우, 동작 전원 감지 신호를 출력하는 클락 신호 검출 장치.
  15. 제12항에 있어서, 상기 판정부는,
    상기 제1 비교부의 출력이 로우고, 상기 제2 비교부의 출력이 로우인 경우, 클락 감지 신호를 출력하는 클락 신호 검출 장치.
  16. 클락 신호를 출력하는 오실레이터;
    외부 입력신호의 반전 신호 및 비반전 신호를 이용하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 클락 신호 검출 장치;
    상기 외부 입력신호에서 클락 신호가 검출되는 경우, 상기 외부 입력신호를 수신하여 출력하고, 상기 외부 입력신호에서 클락 신호가 검출되지 않고, 동작 전원이 검출되는 경우, 상기 오실레이터의 클락 신호를 수신하여 출력하며, 상기 외부 입력신호에서 클락 신호 및 동작 전원이 검출되지 않는 경우, 슬립 모드 신호를 출력하는 컨트롤러;
    를 포함하는 클락 신호 검출 시스템.
  17. 제16항에 있어서, 상기 클락 신호 검출 장치는,
    입력신호가 하이(HIGH)인 경우 전하를 충전하고, 상기 입력신호가 로우(LOW)인 경우, 방전하여 제1 전압을 생성하는 제1 전압 생성부;
    상기 입력신호가 로우인 경우, 전하를 충전하고, 상기 입력신호가 하이인 경우, 방전하여 제2 전압을 생성하는 제2 전압 생성부; 및
    상기 제1 전압 또는 상기 제2 전압을 기준 전압과 비교하여 클락 신호의 유무 또는 동작 전원의 입력 유무를 검출하는 신호 감지부;
    를 포함하는 클락 신호 검출 시스템.
  18. 제17항에 있어서, 상기 제1 전압 생성부는,
    상기 입력신호가 하이인 경우, 하이 신호를 출력하고, 상기 입력신호가 로우인 경우, 로우 신호를 출력하는 제1 스위칭부; 및
    상기 제1 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 상기 전하를 방전하는 제1 충/방전부;
    를 포함하는 클락 신호 검출 시스템.
  19. 제18항에 있어서, 상기 제1 스위칭부는,
    상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치인 클락 신호 검출 시스템.
  20. 제18항에 있어서, 제1 충/방전부는,
    상기 제1 스위칭부의 출력단과 접지 사이에 연결되는 제1 커패시터; 및
    상기 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제1 커패시터에 충전되는 전하를 방전시키는 제1 방전 스위치부;
    를 포함하는 클락 신호 검출 시스템.
  21. 제20항에 있어서, 상기 제1 방전 스위치부는,
    상기 제1 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 반전 신호가 게이트로 제공되는 제1 PMOS 트랜지스터인 클락 신호 검출 시스템.
  22. 제18항에 있어서, 상기 제2 전압 생성부는,
    상기 입력신호가 로우인 경우, 하이 신호를 출력하고, 상기 입력신호가 하이인 경우, 로우 신호를 출력하는 제2 스위칭부; 및
    상기 제2 스위칭부로부터 상기 하이 신호를 수신하면 전하를 충전하고, 상기 로우 신호를 수신하면 전하를 방전하는 제2 충/방전부;
    를 포함하는 클락 신호 검출 시스템.
  23. 제22항에 있어서, 상기 제2 스위칭부는,
    상기 입력신호의 반전 신호 및 비 반전 신호를 입력받아 하이 또는 로우 신호를 출력하는 양방향 스위치인 클락 신호 검출 시스템.
  24. 제22항에 있어서, 제2 충/방전부는,
    상기 제2 스위칭부의 출력단과 접지 사이에 연결되는 제2 커패시터; 및
    상기 커패시터에 병렬로 연결되며, 상기 입력신호가 로우일 때 상기 제2 커패시터에 충전되는 전하를 방전시키는 제2 방전 스위치부;
    를 포함하는 클락 신호 검출 시스템.
  25. 제24항에 있어서, 상기 제2 방전 스위치부는,
    상기 제2 스위칭부의 출력단과 접지 사이에 접속되며, 상기 입력신호의 비반전 신호가 게이트로 제공되는 제2 PMOS 트랜지스터인 클락 신호 검출 시스템.

KR1020130156990A 2013-12-17 2013-12-17 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템 KR20150070592A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130156990A KR20150070592A (ko) 2013-12-17 2013-12-17 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템
US14/245,753 US20150168460A1 (en) 2013-12-17 2014-04-04 Apparatus for detecting clock signal and system for detecting clock signal using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130156990A KR20150070592A (ko) 2013-12-17 2013-12-17 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템

Publications (1)

Publication Number Publication Date
KR20150070592A true KR20150070592A (ko) 2015-06-25

Family

ID=53368122

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156990A KR20150070592A (ko) 2013-12-17 2013-12-17 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템

Country Status (2)

Country Link
US (1) US20150168460A1 (ko)
KR (1) KR20150070592A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879285B1 (ko) * 2017-08-01 2018-07-17 송청담 고감도 정전 센서 회로
US10727820B2 (en) * 2018-05-30 2020-07-28 Advanced Micro Devices, Inc. Power- and area-efficient clock detector

Also Published As

Publication number Publication date
US20150168460A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
US20130049706A1 (en) Circuit for discharging an x capacitor
US7741887B2 (en) Triangular wave generator
US8147138B2 (en) Power supply circuit for motherboard
JP2014158234A (ja) 集積回路装置
JP2009296867A (ja) インバーター回路
TWM519348U (zh) 電源供應系統
US20080211303A1 (en) Interface circuit
JP2009223884A (ja) 制御方法、回路およびそれを用いた電子システム
KR20150070592A (ko) 클락 신호 검출 장치 및 그를 이용한 클락 신호 검출 시스템
CN103368500A (zh) 用于生成时钟信号的振荡器电路
US20140035688A1 (en) Oscillator
US20100275041A1 (en) Computer power supply and power status signal generating circuit thereof
US20080018384A1 (en) Internal voltage generating apparatus and method for semiconductor integrated circuit
US9473130B2 (en) Sawtooth oscillator and apparatuses
US9153959B2 (en) Phase detection circuit
WO2015072679A1 (en) Device and method for controlling output amplitude of voltage control oscillator in electronic device
US20060176111A1 (en) Electronic device comprising audio mute control circuit
JP5584179B2 (ja) 接続機器の検出回路
KR100842673B1 (ko) 클럭듀티사이클 검출기능을 구비한 입력데이타 처리회로
US9490622B2 (en) Over-current protection device for expansion cards
US8954776B2 (en) Energy-saving circuit for motherboard
US11005252B2 (en) Protection circuit applied to electronic device and associated protection method
KR101066227B1 (ko) 공통 커패시터를 이용하여 다출력이 가능한 컨버터 및 상기컨버터를 이용한 전압 출력방법
KR19980082678A (ko) 반도체 장치의 고전위 생성 수단 및 방법
KR100295645B1 (ko) 플래시이이피롬의전원검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal