KR20150061248A - An apparatus and a method for model predictive control of an uninterruptible power supply - Google Patents

An apparatus and a method for model predictive control of an uninterruptible power supply Download PDF

Info

Publication number
KR20150061248A
KR20150061248A KR1020130145116A KR20130145116A KR20150061248A KR 20150061248 A KR20150061248 A KR 20150061248A KR 1020130145116 A KR1020130145116 A KR 1020130145116A KR 20130145116 A KR20130145116 A KR 20130145116A KR 20150061248 A KR20150061248 A KR 20150061248A
Authority
KR
South Korea
Prior art keywords
control
power supply
given
axis
uninterruptible power
Prior art date
Application number
KR1020130145116A
Other languages
Korean (ko)
Other versions
KR101527446B1 (en
Inventor
이영일
김석균
Original Assignee
서울과학기술대학교 산학협력단
주식회사 영신엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단, 주식회사 영신엔지니어링 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020130145116A priority Critical patent/KR101527446B1/en
Publication of KR20150061248A publication Critical patent/KR20150061248A/en
Application granted granted Critical
Publication of KR101527446B1 publication Critical patent/KR101527446B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
    • G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
    • G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
    • G05B13/048—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators using a predictor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Computation (AREA)
  • Medical Informatics (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

The present invention discloses a model predictive control (MPC) technique which follows a dual loop control technique, requires fewer calculations to control an inner loop, and optimizes a tracking error from a desired reference condition and a control input deviation to guarantee global stability under restrictive conditions of control input to stabilize an output of an uninterruptible power supply (UPS). Additionally, a disturbance observer is introduced to compensate for the output vibration caused by load variations to control an outer loop, and a multi-loop proportional integral (PI) control technique to minimize effects of disturbances is suggested. The present invention applies the model predictive control technique to the inner loop to control the output of the uninterruptible power supply, and applies the multi-loop proportional integral (PI) control technique to the outer loop to stably control the output voltage. From a perspective of inner loop control, fewer calculations are required, and stability under restrictive conditions of control input is guaranteed. From a perspective of outer loop control, the effects of disturbances are minimized by a systematic design method.

Description

모델예측제어 기법을 이용한 출력제어방식을 적용한 무정전 전원장치 및 그 제어방법{An apparatus and a method for model predictive control of an uninterruptible power supply}An apparatus and a method for model predictive control of an uninterruptible power supply using an output control method using a model predictive control technique

본 발명은 모델예측제어 기법을 이용한 출력제어방식을 적용한 무정전 전원장치(uninterruptible power supply, UPS) 및 그 제어방법에 관한 것이다. 구체적으로, 본 발명은 무정전 전원장치(UPS)를 위한 듀얼루프 전압 제어기법(dual-loop voltage control strategy)으로서, 인너루프(inner-loop) 제어를 위해 모델예측제어기(model predictive controller, MPC)를 제안하고, 아우터루프(outer-loop) 제어를 위해 멀티루프 비례적분제어기(multi-loop proportional-integral(PI) controller)를 제안한다.The present invention relates to an uninterruptible power supply (UPS) using an output control method using a model predictive control technique, and a control method thereof. Specifically, the present invention is a dual-loop voltage control strategy for an uninterruptible power supply (UPS), a model predictive controller (MPC) for the inner-loop (inner-loop) control We propose a multi-loop proportional-integral (PI) controller for outer-loop control.

일상적으로 사용되는 상용전원의 정전 및 전압 변동에 민감한 산업용 첨단 장비, 컴퓨터, 사무용기기 등 다양한 디지털 정보기기의 사용이 증가하면서 무정전전원장치(UPS)에 대한 수요가 증가하고 있다.The demand for uninterruptible power supply (UPS) is increasing due to the increasing use of various digital information devices such as industrial high-tech equipment, computers, and office equipment, which are sensitive to power failure and voltage fluctuations of commercial power.

무정전 전원장치(UPS)의 주요 기능은 선형 및 비선형 부하와 부하변동에 상관없이 일정 주파수 및 일정전압의 교류 전원을 공급하는 것이며, 이를 위해서는 무정전 전원장치(UPS)에 포함된 커패시터의 출력전압이 모든 부하 및 부하변동에 대해서 안정되고 우수한 제어성능과 고조파 억제성능을 가져야 한다. 무정전 전원장치(UPS)의 부하는 대부분 컴퓨터와 같은 직류부하(DC load)의 다이오드 전파 정류기로서, 이런 비선형 부하들은 고조파를 발생시키기 때문에 전압과 전류가 왜곡되므로 무정전 전원장치(UPS)는 다양한 부하가 걸리는 경우에도 깨끗한 정현파 전압을 공급할 수 있는 성능이 요구된다.The main function of an uninterruptible power supply (UPS) is to supply AC power with a constant frequency and a constant voltage regardless of linear and nonlinear loads and load fluctuations. To do this, the output voltage of the capacitor included in the uninterruptible power supply (UPS) It should be stable against load and load fluctuation and have good control performance and harmonic suppression performance. The load of the uninterruptible power supply (UPS) is a diode full-wave rectifier of a DC load such as a computer, and these nonlinear loads generate harmonics, so the voltage and current are distorted, and thus the uninterruptible power supply (UPS) has various loads. Even when caught, the ability to supply clean sinusoidal voltages is required.

따라서, 무정전 전원장치(UPS) 적용시, 제어입력 전압제한과 부하변동하에서 다른 상태변수들을 일정한 수준으로 유지하면서 출력전압을 적절히 제어하는 것은 매우 중요하다. 일반적으로 무정전 전원장치(UPS)의 출력전압은 전류제어 루프인 인너루프(inner-loop)와 전압제어 루프인 아우터루프(outer-loop)를 포함하는 듀얼루프 방식(dual-loop strategy)으로 제어된다.Therefore, when applying an uninterruptible power supply (UPS), it is very important to properly control the output voltage while maintaining other state variables at a constant level under control input voltage limitation and load fluctuations. In general, the output voltage of an uninterruptible power supply (UPS) is controlled by a dual-loop strategy including an inner loop, which is a current control loop, and an outer loop, which is a voltage control loop. .

이와 관련된 종래기술을 살펴보면, 인너루프(inner-loop)의 전류제어기는 폐루프 성능(closed-loop performance)에 중요한 영향을 미치므로, 전류제어기 설계를 위해 비례적분(proportional-integral, PI) 제어, 데드비트(deadbeat) 제어,

Figure pat00001
제어,
Figure pat00002
-설계(
Figure pat00003
-synthesis) 등 다양한 제어기법이 적용되었다. 한편, 아우터루프(outer-loop)의 전압제어기는 전통적인 비례적분(PI) 제어기법이 적용되었다. Looking at the related art, the inner-loop current controller has an important effect on the closed-loop performance, so proportional integration (PI) control, Deadbeat control,
Figure pat00001
Control,
Figure pat00002
-design(
Figure pat00003
various control schemes have been applied. On the other hand, the outer-loop voltage controller is a conventional proportional integral (PI) control method is applied.

아래 선행기술문헌에서 제시한 비특허문헌1은 제어입력의 제한이 없는 경우 인너루프를 전역 안정화(globally stabilize)하는 비례적분(PI) 제어기를 개시하고 있다. 그러나, 이러한 제어기는 제어입력을 고려하지 않았고, 제어입력의 제한이 존재하는 경우에는 폐루프 성능을 최적화하지 못하고 폐루프 안정도(stability)도 보장하지 못한다.Non-Patent Document 1 proposed in the following prior art document discloses a proportional integral (PI) controller that globally stabilizes an inner loop when there is no limitation of a control input. However, such a controller does not consider the control input and does not optimize the closed loop performance and does not guarantee the closed loop stability when there is a limitation of the control input.

비특허문헌2와 비특허문헌3은 인너루프 제어를 위해 각각

Figure pat00004
제어와
Figure pat00005
-설계(
Figure pat00006
-synthesis)를 개시하고 있다. 이러한 제어방법은 모델 불확실성에 대한 폐루프 강인성(robustness)을 확보하고 폐루프 성능을 최적화하지만, 여전히 제어입력 제한을 고려하고 있지 않아 전역 안정도(global stability)가 아닌 지역적 안정도(local stability)만을 보장하는 것으로 판단된다.Non-Patent Document 2 and Non-Patent Document 3 are each for inner loop control.
Figure pat00004
With control
Figure pat00005
-design(
Figure pat00006
-synthesis). This control method ensures closed-loop robustness against model uncertainty and optimizes closed-loop performance, but still does not take into account control input limitations, ensuring only local stability, not global stability. It seems to be.

이 외에, 무정전 전원장치(UPS)의 제어를 위해 듀얼루프 제어방식이 아닌 모델예측제어(model predictive control, MPC) 기법들이 제안되었으나, 이들 방법은 상당한 분량의 오프라인(off-line) 계산을 필요로 하거나, 안정도 보장을 하지 못하고 오프셋 오차(offset error)가 0이 됨을 보장하지 못하는 단점이 있다.In addition, model predictive control (MPC) techniques, rather than dual loop control, have been proposed for the control of the uninterruptible power supply (UPS), but these methods require a significant amount of off-line calculation. Or, there is a disadvantage in that the stability is not guaranteed and the offset error is not guaranteed to be zero.

상기 기술한 종래기술의 단점을 보완하기 위해, 본 발명에서는 듀얼루프 제어방법을 따르면서 인너루프 제어를 위해 적은 계산량을 필요로 하고 제어입력 제한하에서 안정도를 보장하는 모델예측제어(MPC) 기법을 제안하며, 아우터루프 제어를 위해서 멀티루프(multi-loop) 비례적분(PI) 제어기를 체계적으로 설계하는 방법을 제안한다.In order to supplement the above-mentioned disadvantages of the prior art, the present invention proposes a model prediction control (MPC) technique that requires a small amount of calculation for the inner loop control and guarantees stability under the control input limit while following the dual loop control method. We propose a systematic design of a multi-loop proportional integral (PI) controller for outer loop control.

N. M. Abdel-Rahim and J. E. Quaicoe, "Analysis and design of a multiple feedback loop control strategy for single-phase voltage-source UPS inverters," IEEE Transactions on Power Electronics, vol.11, no.4, pp.532-541, 1996.

Figure pat00007
T.S. Lee, S.-J. Chiang, and J.-M. Chang. " loop-shaping controller designs for the single-phase UPS inverters," IEEE Transactions on Power Electronics, vol.16, no.4, pp.473-481, 2001.
Figure pat00008
T.S. Lee, K.S. Tzeng, and M.S. Chong. "Robust controller design for a single-phase UPS inverter using -synthesis," In 2004 IEE Proceedings on Electric Power Applications, 2004. NM Abdel-Rahim and JE Quaicoe, "Analysis and design of a multiple feedback loop control strategy for single-phase voltage-source UPS inverters," IEEE Transactions on Power Electronics, vol. 11, no.4, pp.532-541, 1996.
Figure pat00007
TS Lee, S.-J. Chiang, and J.-M. Chang. "loop-shaping controller designs for the single-phase UPS inverters," IEEE Transactions on Power Electronics, vol. 16, no.4, pp.473-481, 2001.
Figure pat00008
TS Lee, KS Tzeng, and MS Chong. "Robust controller design for a single-phase UPS inverter using -synthesis," In 2004 IEE Proceedings on Electric Power Applications, 2004.

따라서, 본 발명이 이루고자 하는 과제는 무정전 전원장치(UPS)의 출력을 제어하기 위해 듀얼루프 제어기법을 따르면서, 인너루프 제어를 위해 적은 계산량을 필요로 하며, 원하는 기준상태와의 추적오차와 제어입력의 편차를 최적화하여 제어입력의 제한조건하에서 전역 안정도(global stability)를 보장하는 모델예측제어 기법을 제공하고자 하는 것이다. 또한, 아우터루프 제어를 위해 부하 변동(load variations)에 의해 야기되는 출력의 진동을 보상하기 위한 외란관측기(disturbance observer)를 도입하고 외란에 의한 영향을 최소화하는 멀티루프 비례적분(PI) 제어기법을 제공하고자 하는 것이다.Accordingly, an object of the present invention is to follow the dual loop control method to control the output of the uninterruptible power supply (UPS), requires a small amount of calculation for the inner loop control, tracking error and control input with the desired reference state The purpose of this study is to provide a model predictive control technique that optimizes the deviations of and guarantees global stability under the constraint of control input. In addition, a multi-loop proportional integral (PI) control method is introduced that introduces a disturbance observer to compensate for the vibration of the output caused by load variations for outer loop control and minimizes the effects of disturbance. It is to provide.

상기 기술적 과제를 해결하기 위하여 본 발명은 a-b-c 프레임(a-b-c frame)에서, 직류전원, 인버터부, 필터부를 포함하는 무정전 전원모듈의 동역학(dynamics)이 (E1), (E2)로 주어지고,In order to solve the above technical problem, in the a-b-c frame (a-b-c frame), the dynamics of the uninterruptible power supply module including a DC power supply, an inverter unit, and a filter unit are given as (E1), (E2),

Figure pat00009
(E1)
Figure pat00009
(E1)

Figure pat00010
(E2)
Figure pat00010
(E2)

(E1), (E2)에서,

Figure pat00011
은 상기 인버터부와 상기 필터부에 포함된 인덕터 사이의 저항값(resistance),
Figure pat00012
은 상기 필터부에 포함된 인덕터의 인덕턴스(inductance),
Figure pat00013
는 상기 필터부에 포함된 커패시터의 커패시턴스(capacitance)이고,
Figure pat00014
,
Figure pat00015
,
Figure pat00016
,
Figure pat00017
는 각각 a-b-c 프레임(frame)에서의 3상(three-phase) 인덕터 전류(inductor current), 3상 입력전압(input voltage), 3상 커패시터 출력전압(capacitor output voltage), 3상 부하전류(load current)의 벡터로서 (E3)으로 정의되며, 상기 인버터부에 인가된 직류전압(dc voltage)을
Figure pat00018
라 하면 상기 입력전압
Figure pat00019
는 상기 인버터부의 스위치
Figure pat00020
,
Figure pat00021
,
Figure pat00022
에 대하여 (E4)로 주어지며,In (E1), (E2),
Figure pat00011
Is a resistance value between the inverter unit and the inductor included in the filter unit,
Figure pat00012
Inductance of the inductor included in the filter unit,
Figure pat00013
Is the capacitance of the capacitor included in the filter unit,
Figure pat00014
,
Figure pat00015
,
Figure pat00016
,
Figure pat00017
Are three-phase inductor current, three-phase input voltage, three-phase capacitor output voltage, and three-phase load current in the abc frame, respectively. Is defined as (E3), and the DC voltage applied to the inverter unit.
Figure pat00018
If the input voltage
Figure pat00019
Is the switch of the inverter unit
Figure pat00020
,
Figure pat00021
,
Figure pat00022
Given by (E4),

Figure pat00023
,
Figure pat00024
,
Figure pat00025
,
Figure pat00026
(E3)
Figure pat00023
,
Figure pat00024
,
Figure pat00025
,
Figure pat00026
(E3)

Figure pat00027
,
Figure pat00028
(E4)
Figure pat00027
,
Figure pat00028
(E4)

커패시터 출력전압에 대한 기준신호(reference signal)가 임의의 양의 상수(positive constant)

Figure pat00029
과 주파수
Figure pat00030
에 대하여 (E5)로 주어지며,The reference signal for the capacitor output voltage is any positive constant
Figure pat00029
And frequency
Figure pat00030
Given by (E5),

Figure pat00031
(E5)
Figure pat00031
(E5)

a-b-c 프레임(frame)에서 표시된 시스템인 (E1), (E2)에 (E6)의 변수변환(variable transformation)을 적용하여, (E1), (E2)가 변환되어 d-q 프레임에서 표시된 시스템이 (E7), (E8)로 주어지며,By applying a variable transformation of (E6) to (E1) and (E2), the systems indicated in the abc frame, (E1) and (E2) are transformed so that the system indicated in the dq frame is (E7) , Given by (E8),

Figure pat00032
,
Figure pat00033
,
Figure pat00034
Figure pat00032
,
Figure pat00033
,
Figure pat00034

Figure pat00035
,
Figure pat00036
,
Figure pat00037
(E6)
Figure pat00035
,
Figure pat00036
,
Figure pat00037
(E6)

Figure pat00038
(E7)
Figure pat00038
(E7)

Figure pat00039
,
Figure pat00040
,
Figure pat00041
,
Figure pat00042
,
Figure pat00043
,
Figure pat00039
,
Figure pat00040
,
Figure pat00041
,
Figure pat00042
,
Figure pat00043
,

Figure pat00044
,
Figure pat00045
,
Figure pat00046
,
Figure pat00047
(E8)
Figure pat00044
,
Figure pat00045
,
Figure pat00046
,
Figure pat00047
(E8)

(E6)에서,

Figure pat00048
는 d축 및 q축 인덕터 전류의 벡터를 의미하며,
Figure pat00049
는 d축 및 q축 커패시터 출력전압(output voltage)의 벡터,
Figure pat00050
는 d축 및 q축 부하전류의 벡터,
Figure pat00051
는 d축 및 q축 제어입력(control input) 전압의 벡터,
Figure pat00052
는 d축 및 q축 커패시터 출력전압에 대한 기준신호의 벡터를 의미하며, (E8)에서,
Figure pat00053
,
Figure pat00054
는 각각 2×2 단위행렬(identity matrix), 2×2 제로행렬(zero matrix)을 의미하며, 샘플링 주기(sampling period)를
Figure pat00055
라 하고, 이산화된 d축 및 q축 인덕터 전류를 이산화된 상태변수
Figure pat00056
로 정의하여, 상태방정식 (E7), (E8)의 인덕터 전류 동역학을 이산화한 이산시간 상태방정식(discrete-time state equation)을 (E9), (E10)이라 할 때,At (E6),
Figure pat00048
Is the vector of d- and q-axis inductor currents,
Figure pat00049
Is the vector of d and q axis capacitor output voltage,
Figure pat00050
Is the vector of d- and q-axis load currents,
Figure pat00051
Is the vector of d-axis and q-axis control input voltage,
Figure pat00052
Denotes the vector of the reference signal with respect to the d-axis and q-axis capacitor output voltages.
Figure pat00053
,
Figure pat00054
Denotes a 2x2 identity matrix and a 2x2 zero matrix, respectively, and denotes a sampling period.
Figure pat00055
The discrete d-axis and q-axis inductor currents are discretized state variables.
Figure pat00056
When the discrete-time state equation discretizing the inductor current dynamics of the state equations (E7) and (E8) is (E9) and (E10),

Figure pat00057
(E9)
Figure pat00057
(E9)

Figure pat00058
,
Figure pat00059
,
Figure pat00058
,
Figure pat00059
,

Figure pat00060
,
Figure pat00060
,

Figure pat00061
,
Figure pat00062
(E10)
Figure pat00061
,
Figure pat00062
(E10)

상기 직류전원, 상기 인버터부, 상기 필터부를 포함하는 무정전 전원모듈; 상기 무정전 전원모듈로부터

Figure pat00063
를 검출하여 출력하는 전류검출부; 상기 무정전 전원모듈로부터 이산화된 d축 및 q축 커패시터 출력전압
Figure pat00064
을 검출하여 출력하는 전압검출부; d축 및 q축 전류 기준신호
Figure pat00065
,
Figure pat00066
,
Figure pat00067
를 입력받아
Figure pat00068
를 제어입력으로 출력하는 모델예측제어기(model predictive controller, MPC);를 포함하고, 상기 모델예측제어기에서 출력되는 제어입력
Figure pat00069
는 설계 파라미터(design parameter)로서 미리 선택된
Figure pat00070
(
Figure pat00071
)와
Figure pat00072
로 정의된 집합
Figure pat00073
에 대해,An uninterruptible power module including the DC power source, the inverter unit, and the filter unit; From the uninterruptible power supply module
Figure pat00063
A current detector for detecting and outputting the detected current; Discrete d- and q-axis capacitor output voltages from the uninterruptible power supply module
Figure pat00064
A voltage detector detecting and outputting the detected voltage; d-axis and q-axis current reference signals
Figure pat00065
,
Figure pat00066
,
Figure pat00067
Take input
Figure pat00068
A model predictive controller (MPC) for outputting a control input; and a control input output from the model predictive controller
Figure pat00069
Is preselected as a design parameter
Figure pat00070
(
Figure pat00071
)Wow
Figure pat00072
Set defined by
Figure pat00073
About,

Figure pat00074
(E11)
Figure pat00074
(E11)

Figure pat00075
,
Figure pat00075
,

Figure pat00076
,
Figure pat00077
,
Figure pat00076
,
Figure pat00077
,

Figure pat00078
,
Figure pat00079
,
Figure pat00080
Figure pat00078
,
Figure pat00079
,
Figure pat00080

로 주어지는 무정전 전원장치를 제공한다.To provide an uninterruptible power supply.

또한, 본 발명은 전류검출부에서 상기 무정전 전원모듈로부터

Figure pat00081
를 검출하여 출력하는 단계; 전압검출부에서 상기 무정전 전원모듈로부터 이산화된 d축 및 q축 커패시터 출력전압
Figure pat00082
을 검출하여 출력하는 단계; 모델예측제어기(model predictive controller, MPC)에서 d축 및 q축 전류 기준신호
Figure pat00083
,
Figure pat00084
,
Figure pat00085
를 입력받아 를 제어입력으로 출력하는 단계;를 포함하고, 상기 모델예측제어기에서 출력되는 제어입력
Figure pat00087
는 설계 파라미터(design parameter)로서 미리 선택된
Figure pat00088
(
Figure pat00089
)와
Figure pat00090
로 정의된 집합
Figure pat00091
에 대해,In addition, the present invention from the uninterruptible power supply module in the current detection unit
Figure pat00081
Detecting and outputting the detected value; Discrete d- and q-axis capacitor output voltages from the uninterruptible power supply module in the voltage detector
Figure pat00082
Detecting and outputting the detected value; D-axis and q-axis current reference signals in model predictive controller (MPC)
Figure pat00083
,
Figure pat00084
,
Figure pat00085
Take input And outputting a control input to the control input, which is output from the model prediction controller.
Figure pat00087
Is preselected as a design parameter
Figure pat00088
(
Figure pat00089
)Wow
Figure pat00090
Set defined by
Figure pat00091
About,

Figure pat00092
(E11)
Figure pat00092
(E11)

Figure pat00093
,
Figure pat00093
,

Figure pat00094
,
Figure pat00095
,
Figure pat00094
,
Figure pat00095
,

Figure pat00096
,
Figure pat00097
,
Figure pat00098
Figure pat00096
,
Figure pat00097
,
Figure pat00098

로 주어지는 무정전 전원장치의 제어방법을 제공한다.It provides a control method of an uninterruptible power supply.

본 발명은 무정전 전원장치(UPS)의 출력 제어를 위해 인너루프에 모델예측제어(MPC) 기법을 적용하고, 아우터루프에 멀티루프 비례적분(PI) 제어기법을 적용함으로써, 출력을 안정적으로 제어하는 효과를 갖는다. 인너루프 제어 측면에서 적은 계산량을 필요로 하면서도 제어입력 제한조건하에서 안정도를 보장하며, 아우터루프 제어 측면에서 체계적인 설계방법을 적용하여 외란의 영향을 최소화하는 효과를 갖는다.The present invention applies a model prediction control (MPC) technique to the inner loop for controlling the output of the uninterruptible power supply (UPS), and by applying a multi-loop proportional integral (PI) control method to the outer loop, thereby controlling the output stably. Has an effect. In terms of inner loop control, it requires a small amount of calculation and guarantees stability under control input constraints, and minimizes the effects of disturbance by applying a systematic design method in terms of outer loop control.

도 1은 무정전 전원모듈에 포함된 직류전원, 인버터부, 필터부와 이에 연결된 부하를 보인 도면.
도 2는 제어입력 제한조건을 나타내는 집합

Figure pat00099
와
Figure pat00100
를 보인 도면.
도 3은 본 발명의 일 실시예에 따른 무정전 전원장치의 블록도.
도 4는
Figure pat00101
와
Figure pat00102
의 관계를 보인 도면.
도 5는 선형부하 적용시 a-프레임의 출력전압 응답과 전류응답을 보인 도면.
도 6은 선형부하 적용시 d-q 프레임에서의 출력전압 추적성능을 보인 도면.
도 7은 선형부하 적용시 제어입력의 노옴(norm)을 보인 도면.
도 8은 선형부하에 대한 정상상태 전압응답, 전류응답, THD 해석결과를 보인 도면.
도 9는 풀 브릿지 다이오드 부하(full bridge diode load)를 보인 도면.
도 10은 비선형부하에 대한 정상상태 전압응답, 전류응답, THD 해석결과를 보인 도면.1 is a view showing a DC power, an inverter unit, a filter unit and a load connected thereto included in an uninterruptible power supply module.
2 is a set representing control input constraints
Figure pat00099
Wow
Figure pat00100
Shown.
3 is a block diagram of an uninterruptible power supply according to an embodiment of the present invention.
4 is
Figure pat00101
Wow
Figure pat00102
Drawing showing the relationship between.
Figure 5 shows the output voltage response and current response of the a-frame when applying a linear load.
Figure 6 shows the output voltage tracking performance in the dq frame when applying a linear load.
7 is a diagram illustrating a norm of a control input when a linear load is applied.
8 is a view showing a steady state voltage response, a current response, and a THD analysis result for a linear load.
9 shows a full bridge diode load.
10 is a view showing the steady state voltage response, current response, and THD analysis results for nonlinear loads.

무정전 전원장치(UPS)는 상용 교류전원이 입력되는 교류전원 입력부, 적어도 하나 이상의 IGBT(insulated gate bipolar transistor) 스위치로 이루어져 정류부에서 변환 출력되는 직류전원을 교류전원으로 변환하는 인버터부, 인버터부를 거쳐 입력된 교류전원의 노이즈를 제거하는 필터부를 포함하며, 상기 필터부를 통과한 교류전원은 3상 저항성 부하에 입력된다. 또한, 무정전 전원장치(UPS)는 입력측에서 나오는 역류 고조파 부분을 제거하는 입력 필터부, 상용 교류전원을 직류전원으로 변환하는 상기 정류부, 정전시 상용 교류전원을 대체할 수 있는 비상용 전원을 제공하는 배터리, 상기 인버터부의 후단과 바이패스 부분을 담당하여 서로 인터록이 되게하는 고정 스위치부 및 비상전원 공급용 스위칭 역할을 수행하는 출력비상 바이패스부를 더 포함할 수 있다. 상기 인버터부는 6개의 IGBT 스위치를 포함하고, 상기 필터부는 3개의 인덕터(inductor)와 3개의 커패시터(capacitor)로 이루어진 LC필터를 포함한다.The uninterruptible power supply (UPS) is composed of an AC power input unit to which commercial AC power is input, an inverter unit converting DC power converted and output from the rectifying unit into AC power by being composed of at least one IGBT switch. A filter unit for removing noise of the AC power is included, AC power passing through the filter unit is input to the three-phase resistive load. In addition, the uninterruptible power supply (UPS) is an input filter unit for removing the reverse flow harmonic portion coming from the input side, the rectifier for converting commercial AC power to DC power, a battery for providing an emergency power source that can replace commercial AC power in case of power failure The apparatus may further include a fixed switch unit which is in charge of the rear end and the bypass part of the inverter unit and interlocks with each other, and an output emergency bypass unit serving as an emergency power supply switching. The inverter unit includes six IGBT switches, and the filter unit includes an LC filter including three inductors and three capacitors.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 무정전 전원장치의 무정전 전원모듈(100)에 포함된 직류전원, 인버터부, 필터부와 이와 연결되어 교류전원을 입력받는 부하(load)를 도시한 것이다. 여기서, 상기 인버터부에 인가된 직류전압(dc voltage)

Figure pat00103
는 매우 작은 임피던스(impedance)를 가지므로 이상적인 전압원(ideal voltage source)으로 간주한다. 도 1에 키르히호프 법칙(Kirchhoff's law)을 적용하면, 그 동력학(dynamics)은 다음과 같다.FIG. 1 illustrates a DC power source, an inverter unit, and a filter unit included in an uninterruptible power supply module 100 of an uninterruptible power supply and a load connected thereto to receive AC power. Here, the DC voltage applied to the inverter unit
Figure pat00103
Has a very small impedance and is considered an ideal voltage source. Applying Kirchhoff's law to Fig. 1, its dynamics are as follows.

Figure pat00104
(1)
Figure pat00104
(One)

Figure pat00105
(2)
Figure pat00105
(2)

여기서,

Figure pat00106
,
Figure pat00107
,
Figure pat00108
,
Figure pat00109
는 각각 a-b-c 프레임(frame)에서의 3상(three-phase) 인덕터 전류(inductor current), 3상 입력전압(input voltage), 3상 커패시터 출력전압(capacitor output voltage), 3상 부하전류(load current)의 벡터를 나타내며, 다음과 같이 정의된다.here,
Figure pat00106
,
Figure pat00107
,
Figure pat00108
,
Figure pat00109
Are three-phase inductor current, three-phase input voltage, three-phase capacitor output voltage, and three-phase load current in the abc frame, respectively. ), And is defined as

Figure pat00110
,
Figure pat00111
,
Figure pat00112
,
Figure pat00113
(3)
Figure pat00110
,
Figure pat00111
,
Figure pat00112
,
Figure pat00113
(3)

입력전압

Figure pat00114
는 상기 인버터부의 스위치
Figure pat00115
,
Figure pat00116
,
Figure pat00117
에 대하여 다음과 같이 표시된다.Input voltage
Figure pat00114
Is the switch of the inverter unit
Figure pat00115
,
Figure pat00116
,
Figure pat00117
Is expressed as follows.

Figure pat00118
,
Figure pat00119
(4)
Figure pat00118
,
Figure pat00119
(4)

커패시터 출력전압에 대한 기준신호(reference signal)는 임의의 양의 상수(positive constant)

Figure pat00120
에 대하여 다음과 같이 주어지며,
Figure pat00121
는 상수(constant)로 가정된 기준신호 주파수를 나타낸다.The reference signal for the capacitor output voltage is any positive constant
Figure pat00120
Is given by
Figure pat00121
Denotes the reference signal frequency assumed as a constant.

Figure pat00122
(5)
Figure pat00122
(5)

상기와 같이 a-b-c 프레임(frame)에서 표시된 시스템을 d-q 프레임(d-q frmae)에서 표시된 시스템으로 변환하기 위해 다음과 같은 변수변환을 적용한다.As described above, the following variable transformation is applied to convert the system displayed in the a-b-c frame to the system indicated in the d-q frmae.

Figure pat00123
,
Figure pat00124
,
Figure pat00125
Figure pat00123
,
Figure pat00124
,
Figure pat00125

Figure pat00126
,
Figure pat00127
,
Figure pat00128
(6)
Figure pat00126
,
Figure pat00127
,
Figure pat00128
(6)

여기서,

Figure pat00129
는 d축 및 q축 인덕터 전류의 벡터를 의미하며,
Figure pat00130
는 d축 및 q축 커패시터 출력전압의 벡터,
Figure pat00131
는 d축 및 q축 부하전류의 벡터,
Figure pat00132
는 d축 및 q축 제어입력(control input) 전압의 벡터,
Figure pat00133
는 d축 및 q축 커패시터 출력전압에 대한 기준신호의 벡터를 나타낸다.here,
Figure pat00129
Is the vector of d- and q-axis inductor currents,
Figure pat00130
Is the vector of the output voltages of the d-axis and q-axis capacitors,
Figure pat00131
Is the vector of d- and q-axis load currents,
Figure pat00132
Is the vector of d-axis and q-axis control input voltage,
Figure pat00133
Denotes the vector of the reference signal with respect to the d-axis and q-axis capacitor output voltages.

(6)을 적용하면, (1)과 (2)는 다음과 같이 표시된다.Applying (6), (1) and (2) are represented as follows.

Figure pat00134
(7)
Figure pat00134
(7)

Figure pat00135
,
Figure pat00136
,
Figure pat00137
,
Figure pat00138
Figure pat00135
,
Figure pat00136
,
Figure pat00137
,
Figure pat00138

Figure pat00139
,
Figure pat00140
,
Figure pat00141
,
Figure pat00142
,
Figure pat00143
,
Figure pat00144
(8)
Figure pat00139
,
Figure pat00140
,
Figure pat00141
,
Figure pat00142
,
Figure pat00143
,
Figure pat00144
(8)

여기서,

Figure pat00145
은 상기 인버터부와 상기 필터부에 포함된 인덕터 사이의 저항값(resistance),
Figure pat00146
은 상기 필터부에 포함된 인덕터의 인덕턴스(inductance),
Figure pat00147
는 상기 필터부에 포함된 커패시터의 커패시턴스(capacitance)를 의미하며,
Figure pat00148
,
Figure pat00149
는 각각 2×2 단위행렬(identity matrix), 2×2 제로행렬(zero matrix)을 나타낸다.here,
Figure pat00145
Is a resistance value between the inverter unit and the inductor included in the filter unit,
Figure pat00146
Inductance of the inductor included in the filter unit,
Figure pat00147
Denotes a capacitance of a capacitor included in the filter unit,
Figure pat00148
,
Figure pat00149
Denotes a 2x2 identity matrix and a 2x2 zero matrix, respectively.

d축 및 q축 제어입력 전압

Figure pat00150
,
Figure pat00151
으로 이루어진 제어입력
Figure pat00152
는 물리적인 조건으로부터 다음과 같이 정의되는 육각형
Figure pat00153
내로 제한되어야 한다.d-axis and q-axis control input voltage
Figure pat00150
,
Figure pat00151
Control input
Figure pat00152
Is a hexagon defined from physical conditions as
Figure pat00153
Should be limited to

Figure pat00154
(9)
Figure pat00154
(9)

(9)에서

Figure pat00155
는 무정전 전원모듈(100)의 상기 인버터부에 인가된 직류전압(dc voltage)을 의미한다.At (9)
Figure pat00155
Denotes a DC voltage applied to the inverter unit of the uninterruptible power supply module 100.

상태방정식 (7), (8)에서 인덕터 전류 동력학을 고려하면 다음과 같다.Considering the inductor current dynamics in the state equations (7) and (8),

Figure pat00156
(10)
Figure pat00156
10

커패시터 출력전압

Figure pat00157
의 변화는 인덕터 전류
Figure pat00158
의 변화보다 상대적으로 느리므로, 다음과 같이 가정할 수 있다.Capacitor Output Voltage
Figure pat00157
Change in inductor current
Figure pat00158
Since it is relatively slower than the change of, we can assume

Figure pat00159
(11)
Figure pat00159
(11)

(11)의 가정하에서 상태방정식 (10)은 샘플링 주기(sampling period)를

Figure pat00160
라 하고,
Figure pat00161
라 할 때, 다음과 같이 이산시간 상태방정식(discrete-time state equation)으로 이산화된다.Under the assumption of (11), the state equation (10) gives a sampling period.
Figure pat00160
,
Figure pat00161
In this case, it is discretized into discrete-time state equation as follows.

Figure pat00162
(12)
Figure pat00162
(12)

Figure pat00163
,
Figure pat00164
,
Figure pat00163
,
Figure pat00164
,

Figure pat00165
Figure pat00165

Figure pat00166
,
Figure pat00167
(13)
Figure pat00166
,
Figure pat00167
(13)

이산화된 제어입력 전압

Figure pat00168
의 제한조건(constraint)은 (9)에서 정의된
Figure pat00169
에 의해 다음과 같이 표현된다.Discrete Control Input Voltage
Figure pat00168
The constraint of is defined in (9).
Figure pat00169
Is expressed as follows.

Figure pat00170
(14)
Figure pat00170
(14)

이후, 인너루프에 적용되는 모델예측제어기(model predictive controller, MPC) 설계의 편의를 위해, (14)로 주어지는 제어입력 제한조건을 다소 보존적(conservative)이지만 다음과 같이 완화하여 고려한다.Then, for convenience of model predictive controller (MPC) design applied to the inner loop, the control input constraint given in (14) is somewhat conservative but is considered to be relaxed as follows.

Figure pat00171
(15)
Figure pat00171
(15)

Figure pat00172
(16)
Figure pat00172
(16)

도 2에서 보인 바와 같이, (16)에서 정의된 집합

Figure pat00173
는 (9)에서 정의된 집합
Figure pat00174
에 포함된 최대원(the largest circlein the set
Figure pat00175
)의 집합이므로,
Figure pat00176
는 만족할만한 근사화라 할 수 있다.As shown in Figure 2, the set defined in (16)
Figure pat00173
Is a set defined in (9)
Figure pat00174
The largest circlein the set
Figure pat00175
) Is a set of
Figure pat00176
Is a satisfactory approximation.

도 3은 본 발명의 일 실시예에 따른 무정전 전원장치를 보인 블록도이다. 도 3을 참조하면, 본 발명의 일 실시예에 따른 무정전 전원장치는 앞서 설명한 바와 같이 듀얼루프(dual-loop) 제어기법에 따라 인너루프(inner-loop) 제어를 위한 모델예측제어기(110)와, 아우터루프(outer-loop) 제어를 위한 멀티루프 비례적분(PI) 제어기(150)를 포함한다.3 is a block diagram illustrating an uninterruptible power supply according to an embodiment of the present invention. Referring to FIG. 3, an uninterruptible power supply according to an embodiment of the present invention includes a model predictive controller 110 for inner-loop control according to a dual-loop controller method as described above. And a multi-loop proportional integral (PI) controller 150 for outer-loop control.

먼저, (12), (13)에 보인 이산화된 상태방정식을 기초로 인덕터 전류를 제어하기 위한 모델예측제어기(110)의 설계에 관하여 설명한다. 모델예측제어 기법은 제어대상의 모델을 이용하여 원하는 변수의 미래값 또는 예측값을 반영하는 비용함수를 최적화하는 제어값을 적용하는 방식이다.First, the design of the model predictive controller 110 for controlling the inductor current based on the discretized state equation shown in (12) and (13) will be described. The model predictive control technique is a method of applying a control value that optimizes a cost function that reflects a future or predicted value of a desired variable by using a model to be controlled.

인너루프 전류 제어기의 제어목표(control objective)는 (15), (16)으로 주어지는 제어입력 제한조건하에서, 전류 기준신호

Figure pat00177
를 추종하는 것으로 다음과 같이 주어진다. The control objective of the inner loop current controller is the current reference signal under the control input constraint given by (15) and (16).
Figure pat00177
Following is given by

Figure pat00178
(17)
Figure pat00178
(17)

상태변수

Figure pat00179
, 제어입력
Figure pat00180
의 정상상태 값(steady-state value)을 각각
Figure pat00181
,
Figure pat00182
라 하면, (12)로부터 다음이 성립한다.State variable
Figure pat00179
, Control input
Figure pat00180
Each of the steady-state values of
Figure pat00181
,
Figure pat00182
Then, the following holds true from (12).

Figure pat00183
(18)
Figure pat00183
(18)

제어목표 (17)을 만족하기 위하여,

Figure pat00184
는 정상상태 방정식 (18)에서 만족되어야 한다. In order to satisfy the control objective (17),
Figure pat00184
Must be satisfied in steady state equation (18).

Figure pat00185
(19)
Figure pat00185
(19)

또한, 정상상태 제어입력

Figure pat00186
는 다음을 만족해야 한다. Also, steady state control input
Figure pat00186
Must satisfy the following:

Figure pat00187
(20)
Figure pat00187
20

(19)로부터

Figure pat00188
는 다음과 같이 주어진다.From (19)
Figure pat00188
Is given by

Figure pat00189
(21)
Figure pat00189
(21)

여기서

Figure pat00190
는 단위행렬(identity matrix)을 의미한다. (21)로 주어지는
Figure pat00191
가 (20)의 조건을 만족하면, 기준신호
Figure pat00192
는 추종이 가능한 유효한 기준신호이다.here
Figure pat00190
Denotes an identity matrix. Given as 21
Figure pat00191
If the condition of (20) is satisfied, the reference signal
Figure pat00192
Is a valid reference signal that can be followed.

위에서 고려한 정상상태 조건을 이용하여, 제어목표 (17)을 달성하는 모델예측제어기(110)를 설계하기 위하여 다음과 같은 비용함수(cost function)를 정의한다.Using the steady-state conditions considered above, the following cost function is defined to design the model predictive controller 110 that achieves the control target 17.

Figure pat00193
(22)
Figure pat00193
(22)

여기서,

Figure pat00194
는
Figure pat00195
인 설계 파라미터(design parameter)이며,
Figure pat00196
는 이산시간
Figure pat00197
에서 예측된 상태를 나타내며,
Figure pat00198
로 주어진다. (22)의 비용함수를 이용하여, (23)의 제한된 최적화 문제(constrained optimization problem)을 고려한다.here,
Figure pat00194
Is
Figure pat00195
Design parameter,
Figure pat00196
Discrete time
Figure pat00197
Represents the predicted state of,
Figure pat00198
Is given by Using the cost function of (22), consider the limited optimization problem of (23).

Figure pat00199
(23)
Figure pat00199
(23)

Figure pat00200
라 하면, (22)의 비용함수는 (24)와 같이 표시된다.
Figure pat00200
In this case, the cost function of (22) is expressed as (24).

Figure pat00201
(24)
Figure pat00201
(24)

(23)에서 제어입력 제한이 없다면,

Figure pat00202
의 조건으로부터 비용함수를 최소화하는 제어입력(unconstrained optimizer)
Figure pat00203
는 (25)로 주어진다. If there is no control input restriction in (23),
Figure pat00202
Unconstrained optimizer to minimize cost functions from
Figure pat00203
Is given by (25).

Figure pat00204
(25)
Figure pat00204
(25)

만약,

Figure pat00205
이면, (23)의 해
Figure pat00206
는 (25)로 주어지는
Figure pat00207
와 동일하다. 한편,
Figure pat00208
이면, (23)의 해
Figure pat00209
는
Figure pat00210
의 경계와
Figure pat00211
의 레벨집합(level set)의 접점(tangential point)이 된다. 도 4는
Figure pat00212
의 두 원소(elemnet)인
Figure pat00213
,
Figure pat00214
에 대하여
Figure pat00215
평면에서, 제어입력 제한영역
Figure pat00216
와 비용함수
Figure pat00217
의 레벨집합
Figure pat00218
가 모두 원일 경우의
Figure pat00219
와
Figure pat00220
의 관계를 보인 도면이다. 도 4에서
Figure pat00221
는
Figure pat00222
의 경계와 두 점
Figure pat00223
,
Figure pat00224
를 연결하는 직선과의 교점으로 주어짐을 알 수 있다. 레벨집합
Figure pat00225
와
Figure pat00226
가 모두 원으로 변환되는 제어입력
Figure pat00227
에 대한 변환을 도입하여 (23)의 해
Figure pat00228
에 대한 최종결과를 정리하면 다음과 같다.if,
Figure pat00205
If it is, the solution of (23)
Figure pat00206
Given by 25
Figure pat00207
Is the same as Meanwhile,
Figure pat00208
If it is, the solution of (23)
Figure pat00209
Is
Figure pat00210
With the boundaries of
Figure pat00211
It becomes the tangential point of the level set of. 4 is
Figure pat00212
The two elements (elemnet) of
Figure pat00213
,
Figure pat00214
about
Figure pat00215
In the plane, control input restricted area
Figure pat00216
And cost function
Figure pat00217
Set of levels
Figure pat00218
When are all original
Figure pat00219
Wow
Figure pat00220
This figure shows the relationship between. In Figure 4
Figure pat00221
Is
Figure pat00222
Boundary and two points
Figure pat00223
,
Figure pat00224
It can be seen that it is given as an intersection with a straight line connecting. Level set
Figure pat00225
Wow
Figure pat00226
Control inputs are converted into circles
Figure pat00227
23 solutions by introducing a conversion to
Figure pat00228
The final result for is summarized as follows.

Figure pat00229
(26)
Figure pat00229
(26)

Figure pat00230
,
Figure pat00231
,
Figure pat00232
(27)
Figure pat00230
,
Figure pat00231
,
Figure pat00232
(27)

여기서,

Figure pat00233
이다.here,
Figure pat00233
to be.

(26), (27)로 주어지는 모델예측제어기(110)는 온라인 상에서 수치적인 최적화를 필요로 하지 않고,

Figure pat00234
가
Figure pat00235
에 속하는지 여부만을 판단하여 간단하게 적용할 수 있음을 알 수 있다.The model prediction controller 110, given by (26) and (27), does not require numerical optimization on-line,
Figure pat00234
end
Figure pat00235
It can be seen that it can be applied simply by determining whether or not belong to.

또한, (26), (27)로 주어지는 모델예측제어기(110)가 적용된 인너루프 폐루프 시스템(closed-loop system)은 실제 동역학이 모델 (12)와 같다면 임의의 설계 파라미터

Figure pat00236
에 대해 전역적으로 수렴하며(globally convergent), (26)의 제어입력에 의해 제어목표 (17)이 달성됨을 증명할 수 있다.In addition, the inner-loop closed-loop system to which the model predictive controller 110 given by (26) and (27) is applied may have any design parameter if the actual dynamics are the same as the model (12).
Figure pat00236
It is possible to prove that the control target (17) is achieved by globally convergent and control input of (26).

(26)의 제어입력은 공간벡터 펄스폭변조부(space vector pulse width modulation, SVPWM, 120)를 통해 구현된다. 공간벡터 펄스폭변조부(120)는 제어입력을 입력받아 무정전 전원모듈(100)의 상기 인버터부에 실제 제어신호(control signal)를 출력한다. 공간벡터 펄스폭변조부(120)와, 출력전압 제어에 이용되는 여러 측정신호 및 제어신호의 프레임간 좌표변환을 위한 좌표변환부에 관한 내용은 본 발명이 속하는 기술분야에서 널리 알려진 공지의 기술이므로, 이에 관한 상세한 설명은 생략한다.The control input of (26) is implemented through a space vector pulse width modulation (SVPWM, 120). The space vector pulse width modulator 120 receives a control input and outputs an actual control signal to the inverter unit of the uninterruptible power supply module 100. Since the space vector pulse width modulator 120 and the coordinate conversion unit for inter-frame coordinate conversion of various measurement signals and control signals used for output voltage control are well known in the art. , Detailed description thereof will be omitted.

다음으로, 듀얼루프 제어기법(dual-loop control strategy)에 따라 위와 같이 설계된 인너루프 모델예측제어기(MPC)와 함께 적용되는 아우터루프의 멀티루프 비례적분(PI) 제어기 설계를 설명한다. 도 3을 참고하면, 아우터루프의 제어구조는 미지의 부하전류(unknown load current)와 출력전압 오차(outout voltage error) 사이의 이득이 최소화되도록 하는 멀티루프 비례적분(PI) 제어기(150)와, 부하전류 관측기(load current observer, 160)에 추가된 피드포워드(feedforward) 제어기를 포함함을 알 수 있다.Next, the design of the outer loop multi-loop proportional integral (PI) controller applied with the inner loop model predictive controller (MPC) designed as described above according to the dual-loop control strategy will be described. Referring to FIG. 3, the outer loop control structure includes a multi-loop proportional integral (PI) controller 150 for minimizing a gain between an unknown load current and an output voltage error. It can be seen that it includes a feedforward controller added to the load current observer 160.

모델예측제어기(110)가 적용된 인너루프 제어시스템의 동작속도가 상당히 빠른 것으로 가정하면, 시간에 따라 느리게 변하는 신호(slowly time-varying signal)인 전류 기준신호

Figure pat00237
에 대해 (28)과 같이 가정할 수 있다.Assuming that the operating speed of the inner loop control system to which the model predictive controller 110 is applied is considerably fast, the current reference signal is a slow time-varying signal.
Figure pat00237
Can be assumed as (28).

Figure pat00238
(28)
Figure pat00238
(28)

Figure pat00239
를 샘플링 주기,
Figure pat00240
라 할 때,
Figure pat00241
가 다음과 같은 멀티루프 비례적분(PI) 제어기(150)에 의해 결정되는 것으로 가정한다.
Figure pat00239
Sampling cycle,
Figure pat00240
When we say
Figure pat00241
Assume is determined by the multi-loop proportional integral (PI) controller 150 as follows.

Figure pat00242
(29)
Figure pat00242
(29)

상태방정식 (7)에서 오일러 근사화(Euler approximation)를 이용하여 출력전압 동역학을 이산화하면 다음과 같다.Discrete output voltage dynamics using Euler approximation in state equation (7) as follows.

Figure pat00243
(30)
Figure pat00243
(30)

(28)과 (29)를 이용하여 (30)을 정리하면 다음과 같다.(30) is summarized as follows using (28) and (29).

Figure pat00244
(31)
Figure pat00244
(31)

(31)에서 이산시간을 변경하여 정리하면 다음과 같다.In (31), if the discrete time is changed and arranged, it is as follows.

Figure pat00245
(32)
Figure pat00245
(32)

(31), (32)를 이용하여 정리하면 (33)이 성립한다.(33) is established by using (31) and (32).

Figure pat00246
(33)
Figure pat00246
(33)

Figure pat00247
,
Figure pat00248
,
Figure pat00249
(34)
Figure pat00247
,
Figure pat00248
,
Figure pat00249
(34)

부하전류(load current)

Figure pat00250
는 미지의 외란(unknown disturbance)으로 볼 수 있으므로, 다음과 같이 가정한다.Load current
Figure pat00250
Since can be seen as unknown disturbance, it is assumed as follows.

Figure pat00251
(35)
Figure pat00251
(35)

여기서,

Figure pat00252
는 미지의 노옴이 유계된 신호(unknown norm bounded signal), 즉,
Figure pat00253
인 신호를 나타낸다.
Figure pat00254
로 정의하여, (33)을 정리하면 다음과 같다.here,
Figure pat00252
Is an unknown norm bounded signal, i.e.
Figure pat00253
Indicates a phosphorus signal.
Figure pat00254
Defined as, summarizing (33) is as follows.

Figure pat00255
(36)
Figure pat00255
(36)

Figure pat00256
,
Figure pat00257
,
Figure pat00256
,
Figure pat00257
,

Figure pat00258
,
Figure pat00259
,
Figure pat00260
(37)
Figure pat00258
,
Figure pat00259
,
Figure pat00260
(37)

(36)에서

Figure pat00261
는 노옴이 유계된 입력신호(norm bounded input signal)와 같은 역할을 하므로,
Figure pat00262
라 하면 제어이득 행렬
Figure pat00263
는
Figure pat00264
와
Figure pat00265
사이의
Figure pat00266
-이득(gain)을 최소화하도록 설계되는 것이 바람직하다. 여기서,
Figure pat00267
와
Figure pat00268
사이의
Figure pat00269
-이득(gain)은 기호
Figure pat00270
가 최소상계(least upper bound), 즉 상한(supremum)을 의미하고,
Figure pat00271
,
Figure pat00272
라 하면,
Figure pat00273
로 정의된다. 제어이득 행렬
Figure pat00274
를 구하기 위한 최적화 문제를 정리하면 다음과 같다.At 36
Figure pat00261
Since the norm acts like a norm bounded input signal,
Figure pat00262
The control gain matrix
Figure pat00263
Is
Figure pat00264
Wow
Figure pat00265
Between
Figure pat00266
It is desirable to be designed to minimize the gain. here,
Figure pat00267
Wow
Figure pat00268
Between
Figure pat00269
Gain is a symbol
Figure pat00270
Is the upper upper bound, or supremum,
Figure pat00271
,
Figure pat00272
Say,
Figure pat00273
Is defined as Control gain matrix
Figure pat00274
The optimization problem to find is as follows.

Figure pat00275
(38)
Figure pat00275
(38)

여기서,

Figure pat00276
는 초기조건
Figure pat00277
로부터 시작된 출력궤적(output trajectory)이다. (38)의 해는 비특허문헌4의 결과를 이용하면, 선형행렬부등식(linear matrix inequality, LMI)를 이용하여 구할 수 있다.here,
Figure pat00276
Is the initial condition
Figure pat00277
Output trajectory from. The solution of (38) can be obtained using a linear matrix inequality (LMI) using the results of Non-Patent Document 4.

(비특허문헌4) Stephen Boyd, Laurent El Ghaoui, Eric Feron, and Venkataramanan Balakrishnan, Linear Matrix Inequalities in System and Control Theory, Philadelphia: SIAM, 1994.(Non-Patent Document 4) Stephen Boyd, Laurent El Ghaoui, Eric Feron, and Venkataramanan Balakrishnan, Linear Matrix Inequalities in System and Control Theory , Philadelphia: SIAM, 1994.

(38)의 최적화 문제의 해는 비특허문헌4의 결과를 이용하여, (39)로 주어지는 볼록 최적화 문제(convex optimization problem)의 해를 구하는 것에 의해 얻을 수 있다. The solution of the optimization problem of (38) can be obtained by solving the convex optimization problem given by (39) using the result of the non-patent document 4.

Figure pat00278
(39)
Figure pat00278
(39)

Figure pat00279
(40)
Figure pat00279
40

(39)의 최적화 문제의 해를

Figure pat00280
라 하면, 제어이득(control gain) 행렬은 다음과 같이 주어진다.Solution of optimization problems of 39
Figure pat00280
In this case, the control gain matrix is given by

Figure pat00281
(41)
Figure pat00281
(41)

(39)의 최적화 문제의 해는

Figure pat00282
가 제어가능하면(controllable) 구할 수 있다. 가제어성(controllabilty)을 체크하기 위해 가제어성 행렬(controllability matrix)
Figure pat00283
의 랭크를 구하면 다음과 같다.Solution of the optimization problem of 39
Figure pat00282
If is controllable, it can be found. Controllability matrix to check controllability
Figure pat00283
The rank of is as follows.

Figure pat00284
,
Figure pat00285
(42)
Figure pat00284
,
Figure pat00285
(42)

(42)에서 모든

Figure pat00286
,
Figure pat00287
에 대해
Figure pat00288
가 제어가능하므로, (39)의 해를 구할 수 있다.All in 42
Figure pat00286
,
Figure pat00287
About
Figure pat00288
Since is controllable, the solution of (39) can be obtained.

폐루프 성능(closed-loop performance)을 향상하기 위하여 피드포워드 항(feedforward term)

Figure pat00289
을 (29)의 멀티루프 비례적분(PI)제어기에 추가하면, 출력전압의 오차
Figure pat00290
는 다음과 같이 정리된다.Feedforward term to improve closed-loop performance
Figure pat00289
Is added to the multi-loop proportional integral (PI) controller of (29), the output voltage error
Figure pat00290
Is summarized as follows.

Figure pat00291
(43)
Figure pat00291
(43)

(43)은 모든 안정화 제어이득(stabilizing control gain) 행렬

Figure pat00292
가 출력전압
Figure pat00293
를 출력전압 기준신호
Figure pat00294
로 수렴하게 하는 것을 의미한다. 본 발명에서는
Figure pat00295
를 이용하는 대신, 출력전압 동역학 (30)과 부하전류 동역학 (35)를 이용하여 (44), (45)로 주어지는 부하전류 관측기(160)를 설계한다.43 is the stabilizing control gain matrix
Figure pat00292
Output voltage
Figure pat00293
Output voltage reference signal
Figure pat00294
Means to converge. In the present invention
Figure pat00295
Instead, the load current observer 160 given by (44) and (45) is designed using the output voltage dynamics (30) and the load current dynamics (35).

Figure pat00296
(44)
Figure pat00296
(44)

Figure pat00297
(45)
Figure pat00297
(45)

(30)과 (35)에서 각각 (44), (45)를 뺀 후,

Figure pat00298
,
Figure pat00299
,
Figure pat00300
를 이용하여 정리하면 다음과 같다.After subtracting (44) and (45) from (30) and (35),
Figure pat00298
,
Figure pat00299
,
Figure pat00300
When summarized using

Figure pat00301
(46)
Figure pat00301
(46)

Figure pat00302
,
Figure pat00303
,
Figure pat00304
(47)
Figure pat00302
,
Figure pat00303
,
Figure pat00304
(47)

(47)에서

Figure pat00305
는 노옴이 유계된 입력신호(norm bounded input signal)와 같은 역할을 하므로, 관측기 이득 행렬
Figure pat00306
는
Figure pat00307
와
Figure pat00308
사이의
Figure pat00309
-이득(gain)을 최소화하도록 설계되는 것이 바람직하다. 여기서,
Figure pat00310
,
Figure pat00311
라 하면, 관측기 이득 행렬
Figure pat00312
를 구하기 위한 최적화 문제는 다음과 같다.From 47
Figure pat00305
The observer gain matrix is because the NOM acts like a norm bounded input signal.
Figure pat00306
Is
Figure pat00307
Wow
Figure pat00308
Between
Figure pat00309
It is desirable to be designed to minimize the gain. here,
Figure pat00310
,
Figure pat00311
The observer gain matrix
Figure pat00312
The optimization problem to find is

Figure pat00313
(48)
Figure pat00313
(48)

앞서 고려한 바와 같이, (48)의 최적화 문제의 해는 비특허문헌4의 결과를 이용하여, (49)로 주어지는 볼록 최적화 문제(convex optimization problem)의 해를 구하는 것에 의해 얻을 수 있다. As previously considered, the solution of the optimization problem of (48) can be obtained by solving the convex optimization problem given by (49) using the results of Non-Patent Document 4.

Figure pat00314
(49)
Figure pat00314
(49)

Figure pat00315
(50)
Figure pat00315
50

(49)의 최적화 문제의 해를

Figure pat00316
라 하면, 관측기 이득(observer gain) 행렬은 다음과 같이 주어진다.Solution of optimization problems of 49
Figure pat00316
In this case, the observer gain matrix is given by

Figure pat00317
(51)
Figure pat00317
(51)

(49)의 최적화 문제의 해는

Figure pat00318
가 관측가능하면(observable) 구할 수 있다. 가관측성(observability)을 체크하기 위해 가관측성 행렬(observability matrix) (52)의 랭크를 구하면 (53)과 같다. Solution of optimization problem of 49
Figure pat00318
Can be found if it is observable. In order to check the observability, the rank of the observability matrix 52 is obtained as (53).

Figure pat00319
(52)
Figure pat00319
(52)

Figure pat00320
(53)
Figure pat00320
(53)

(53)에서 모든

Figure pat00321
,
Figure pat00322
에 대해
Figure pat00323
가 관측가능하므로, (49)의 해를 구할 수 있다.All in 53
Figure pat00321
,
Figure pat00322
About
Figure pat00323
Since is observable, the solution of (49) can be found.

앞서 설명한 결과를 정리하면, 제안된 아우터루프 제어기는 다음과 같이 주어진다.In summary, the proposed outer loop controller is given as follows.

Figure pat00324
(54)
Figure pat00324
(54)

여기서,

Figure pat00325
와
Figure pat00326
는 (39)의 최적화 문제의 해로부터 구하고,
Figure pat00327
는 (49)의 최적화 문제의 해로부터 구한 관측기 이득 행렬
Figure pat00328
을 이용하여 관측기 (44), (45)로부터 생성된다. 앞서 설명한 바에 의하면 파라미터
Figure pat00329
는 1이지만, 이 파라미터
Figure pat00330
는 플랜트 모델의 차이(plant-model mismatch)에 기인하는 폐루프 성능을 튜닝하는 파라미터(tuning parameter)로 이용될 수 있으므로, (54)와 같은 형태로 설계한다. here,
Figure pat00325
Wow
Figure pat00326
Obtain from the solution of the optimization problem of 39,
Figure pat00327
The observer gain matrix obtained from the solution of the optimization problem of (49).
Figure pat00328
Are generated from observers 44 and 45 using < RTI ID = 0.0 > As mentioned earlier,
Figure pat00329
Is 1, but this parameter
Figure pat00330
Can be used as a tuning parameter for tuning closed-loop performance due to plant-model mismatch, so design in the form (54).

도 3을 참조하여 본 발명의 일 실시예에 따른 무정전 전원장치(UPS)를 정리하여 기술하면 다음과 같다. Referring to FIG. 3, the uninterruptible power supply (UPS) according to an embodiment of the present invention will be described as follows.

본 발명의 일 실시예에 따른 무정전 전원장치는 직류전원, 인버터부, 필터부를 포함하는 무정전 전원모듈(100), 무정전 전원모듈(100)로부터

Figure pat00331
를 검출하여 출력하는 전류검출부(130), 무정전 전원모듈(100)로부터 이산화된 d축 및 q축 커패시터 출력전압
Figure pat00332
을 검출하여 출력하는 전압검출부(140), d축 및 q축 전류 기준신호
Figure pat00333
,
Figure pat00334
,
Figure pat00335
를 입력받아
Figure pat00336
를 제어입력으로 출력하는 모델예측제어기(110)를 포함하고, 모델예측제어기(110)에서 출력되는 제어입력
Figure pat00337
는 설계 파라미터(design parameter)로서 미리 선택된
Figure pat00338
(
Figure pat00339
)와
Figure pat00340
로 정의된 집합
Figure pat00341
에 대해,Uninterruptible power supply device according to an embodiment of the present invention from the uninterruptible power supply module 100, the uninterruptible power supply module 100, including a DC power supply, an inverter unit, a filter unit
Figure pat00331
D-axis and q-axis capacitor output voltages from the current detector 130 and the uninterruptible power supply module 100 for detecting and outputting
Figure pat00332
Voltage detection unit 140 for detecting and outputting the d-axis and q-axis current reference signals
Figure pat00333
,
Figure pat00334
,
Figure pat00335
Take input
Figure pat00336
A control model output from the model prediction controller 110, the model prediction controller 110 for outputting the control input
Figure pat00337
Is preselected as a design parameter
Figure pat00338
(
Figure pat00339
)Wow
Figure pat00340
Set defined by
Figure pat00341
About,

Figure pat00342
,
Figure pat00342
,

Figure pat00343
,
Figure pat00343
,

Figure pat00344
,
Figure pat00345
,
Figure pat00344
,
Figure pat00345
,

Figure pat00346
,
Figure pat00347
,
Figure pat00348
로 주어진다.
Figure pat00346
,
Figure pat00347
,
Figure pat00348
Is given by

또한, 본 발명의 일 실시예에 따른 무정전 전원장치는 상기 출력전압 기준신호

Figure pat00349
과 상기 출력전압
Figure pat00350
의 오차
Figure pat00351
를 입력받아,
Figure pat00352
로 주어지는 신호를 출력하는 멀티루프 비례적분(proportional-integral, PI) 제어기(150), 부하 변동(load variation)에 따른 외란(disturbance)의 영향을 보상하기 위한 피드포워드(feedforward) 제어기를 포함하고, (29)에서
Figure pat00353
와
Figure pat00354
는 (38)로 주어진,
Figure pat00355
를 최소화하는 최적화 문제(minimizing optimization problem)의 해인 제어이득(control gain) 행렬
Figure pat00356
로부터 얻어지며, 상기 전류 기준신호
Figure pat00357
는 멀티루프 비례적분 제어기(150)의 출력과 상기 피드포워드 제어기의 출력이 합산된 신호이다.In addition, the uninterruptible power supply according to an embodiment of the present invention the output voltage reference signal
Figure pat00349
And the output voltage
Figure pat00350
Error
Figure pat00351
Take the input,
Figure pat00352
A multi-loop proportional-integral (PI) controller 150 for outputting a signal given by a, a feedforward controller for compensating the influence of disturbances due to load variation, From 29
Figure pat00353
Wow
Figure pat00354
Given by 38,
Figure pat00355
Control gain matrix, the solution of the minimizing optimization problem
Figure pat00356
Obtained from the current reference signal
Figure pat00357
Denotes a signal obtained by adding up the output of the multiloop proportional integral controller 150 and the output of the feedforward controller.

또한, 본 발명의 일 실시예에 따른 무정전 전원장치는 (29)에서

Figure pat00358
와
Figure pat00359
는 (39), (40)으로 주어진,
Figure pat00360
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00361
라 할 때,
Figure pat00362
로 주어지는 제어이득(control gain) 행렬로부터 얻어진다.In addition, the uninterruptible power supply according to an embodiment of the present invention at (29)
Figure pat00358
Wow
Figure pat00359
Given by 39, 40,
Figure pat00360
To solve a minimizing optimization problem
Figure pat00361
When we say
Figure pat00362
It is obtained from the control gain matrix given by.

또한, 본 발명의 일 실시예에 따른 무정전 전원장치는 상기 피드포워드 제어기가

Figure pat00363
,
Figure pat00364
를 입력받아 부하전류(load current) 추정치
Figure pat00365
를 출력하는 부하전류 관측기(160), 상기 부하전류 추정치
Figure pat00366
를 입력받아, 이득(gain)을 조정하여
Figure pat00367
를 출력하는 이득 조정기(170)를 포함하고, (44), (45)에서 관측기 이득(observer gain) 행렬
Figure pat00368
과
Figure pat00369
는 (48)로 주어진,
Figure pat00370
를 최소화하는 최적화 문제(minimizing optimization problem)의 해인 관측기 이득 행렬
Figure pat00371
로부터 얻어지며, 상기 이득조정기의 이득
Figure pat00372
는 플랜트 모델의 차이(plant-model mismatch)를 보상하는 튜닝 파라미터(tuning parameter)로 이용된다.In addition, the uninterruptible power supply according to an embodiment of the present invention is the feedforward controller is
Figure pat00363
,
Figure pat00364
Load current estimate
Figure pat00365
A load current observer 160 that outputs the estimated load current
Figure pat00366
Input, adjust the gain
Figure pat00367
And gain observer gain matrix at (44) and (45).
Figure pat00368
and
Figure pat00369
Given by 48,
Figure pat00370
Observer Gain Matrix, Solution to Minimizing Optimization Problem
Figure pat00371
Obtained from, the gain of the gain regulator
Figure pat00372
Is used as a tuning parameter to compensate for plant-model mismatch.

또한, 본 발명의 일 실시예에 따른 무정전 전원장치는 (44), (45)에서 관측기 이득(observer gain) 행렬

Figure pat00373
과
Figure pat00374
는 (49), (50)으로 주어진,
Figure pat00375
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00376
라 할 때,
Figure pat00377
로 주어지는 관측기 이득 행렬로부터 얻어진다.In addition, the uninterruptible power supply according to an embodiment of the present invention, the observer gain matrix in (44), (45)
Figure pat00373
and
Figure pat00374
Is given by (49), (50),
Figure pat00375
To solve a minimizing optimization problem
Figure pat00376
When we say
Figure pat00377
Is obtained from the observer gain matrix given by.

또한, 본 발명의 일 실시예에 따른 무정전 전원장치는 상기 제어입력

Figure pat00378
를 입력받아 무정전 전원모듈(100)의 상기 인버터부에 제어신호를 출력하는 공간벡터 펄스폭변조부(space vector pulse width modulation, SVPWM, 120)를 더 포함한다.In addition, the uninterruptible power supply according to an embodiment of the present invention is the control input
Figure pat00378
It further includes a space vector pulse width modulation (SVPWM, 120) for receiving the control unit and outputs a control signal to the inverter unit of the uninterruptible power supply module (100).

본 발명의 일 실시예에 따른 무정전 전원장치의 제어방법을 정리하여 기술하면 다음과 같다.The control method of the uninterruptible power supply apparatus according to an embodiment of the present invention is described as follows.

본 발명의 일 실시예에 따른 에 따른 무정전 전원장치의 제어방법은 전류검출부(130)에서 무정전 전원모듈(100)로부터

Figure pat00379
를 검출하여 출력하는 단계, 전압검출부(140)에서 무정전 전원모듈(100)로부터 이산화된 d축 및 q축 커패시터 출력전압
Figure pat00380
을 검출하여 출력하는 단계, 모델예측제어기(110)에서 d축 및 q축 전류 기준신호
Figure pat00381
,
Figure pat00382
,
Figure pat00383
를 입력받아
Figure pat00384
를 제어입력으로 출력하는 단계를 포함하고, 모델예측제어기(110)에서 출력되는 제어입력
Figure pat00385
는 설계 파라미터(design parameter)로서 미리 선택된
Figure pat00386
(
Figure pat00387
)와
Figure pat00388
로 정의된 집합
Figure pat00389
에 대해,Control method of the uninterruptible power supply apparatus according to an embodiment of the present invention from the uninterruptible power supply module 100 in the current detector 130
Figure pat00379
Detecting and outputting the d-axis and q-axis capacitor output voltages discretized from the uninterruptible power supply module 100 by the voltage detector 140.
Figure pat00380
Detecting and outputting the d-axis and q-axis current reference signals from the model prediction controller 110.
Figure pat00381
,
Figure pat00382
,
Figure pat00383
Take input
Figure pat00384
Outputting the control input, and the control input output from the model predictive controller 110.
Figure pat00385
Is preselected as a design parameter
Figure pat00386
(
Figure pat00387
)Wow
Figure pat00388
Set defined by
Figure pat00389
About,

Figure pat00390
Figure pat00390

Figure pat00391
,
Figure pat00391
,

Figure pat00392
,
Figure pat00393
,
Figure pat00392
,
Figure pat00393
,

Figure pat00394
,
Figure pat00395
,
Figure pat00396
로 주어진다.
Figure pat00394
,
Figure pat00395
,
Figure pat00396
Is given by

또한, 본 발명의 일 실시예에 따른 무정전 전원장치의 제어방법은 멀티루프 비례적분(PI) 제어기(150)에서 상기 출력전압 기준신호

Figure pat00397
과 상기 출력전압
Figure pat00398
의 오차
Figure pat00399
를 입력받아,
Figure pat00400
로 주어지는 신호를 출력하는 단계, 피드포워드(feedforward) 제어기에서 부하 변동(load variation)에 따른 외란(disturbance)의 영향을 보상하기 위한 신호를 출력하는 단계를 포함하고, (29)에서,
Figure pat00401
와
Figure pat00402
는 (39), (40)으로 주어진,
Figure pat00403
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00404
라 할 때,
Figure pat00405
으로 주어지는 제어이득(control gain) 행렬로부터 얻어지며, 상기 전류 기준신호
Figure pat00406
는 멀티루프 비례적분 제어기(150)의 출력과 상기 피드포워드 제어기의 출력이 합산된 신호이다.In addition, the control method of the uninterruptible power supply apparatus according to an embodiment of the present invention in the multi-loop proportional integral (PI) controller 150, the output voltage reference signal
Figure pat00397
And the output voltage
Figure pat00398
Error
Figure pat00399
Take the input,
Figure pat00400
Outputting a signal given by the step of outputting a signal for compensating for the influence of disturbance due to load variation in a feedforward controller, and at (29),
Figure pat00401
Wow
Figure pat00402
Given by 39, 40,
Figure pat00403
To solve a minimizing optimization problem
Figure pat00404
When we say
Figure pat00405
The current reference signal is obtained from a control gain matrix given by
Figure pat00406
Denotes a signal obtained by adding up the output of the multiloop proportional integral controller 150 and the output of the feedforward controller.

또한, 본 발명의 일 실시예에 따른 무정전 전원장치의 제어방법은 상기 피드포워드 제어기에서 부하 변동에 따른 외란의 영향을 보상하기 위한 신호를 출력하는 단계는 부하전류 관측기(160)에서

Figure pat00407
,
Figure pat00408
를 입력받아 부하전류(load current) 추정치
Figure pat00409
를 출력하는 단계, 이득 조정기(170)에서 상기 부하전류 추정치
Figure pat00410
를 입력받아, 이득(gain)을 조정하여
Figure pat00411
를 출력하는 단계를 포함하고, (44), (45)에서 관측기 이득(observer gain) 행렬
Figure pat00412
과
Figure pat00413
는 (49), (50)로 주어진,
Figure pat00414
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00415
라 할 때,
Figure pat00416
로 주어지는 관측기 이득 행렬로부터 얻어지며, 이득조정기(170)의 이득
Figure pat00417
는 플랜트 모델의 차이(plant-model mismatch)를 보상하는 튜닝 파라미터(tuning parameter)로 이용된다.In addition, the control method of the uninterruptible power supply apparatus according to an embodiment of the present invention, in the feedforward controller, outputting a signal for compensating the influence of the disturbance caused by the load variation in the load current observer 160.
Figure pat00407
,
Figure pat00408
Load current estimate
Figure pat00409
Outputting the estimated value of the load current in the gain regulator 170
Figure pat00410
Input, adjust the gain
Figure pat00411
And outputting an observer gain matrix at (44) and (45).
Figure pat00412
and
Figure pat00413
Given by (49), (50),
Figure pat00414
To solve a minimizing optimization problem
Figure pat00415
When we say
Figure pat00416
Obtained from the observer gain matrix given by
Figure pat00417
Is used as a tuning parameter to compensate for plant-model mismatch.

또한, 본 발명의 일 실시예에 따른 무정전 전원장치의 제어방법은 공간벡터 펄스폭변조부(120)에서 상기 제어입력

Figure pat00418
를 입력받아 무정전 전원모듈(100)의 인버터부에 제어신호를 출력하는 단계를 더 포함한다.In addition, the control method of the uninterruptible power supply apparatus according to an embodiment of the present invention is the control input from the space vector pulse width modulator 120
Figure pat00418
And receiving a control signal and outputting a control signal to the inverter unit of the uninterruptible power supply module 100.

도 5 내지 도 10은 무정전 전원장치에 본 발명에서 제안한 모델예측제어기(110)와, 피드포워드 제어기 및 멀티루프 비례적분(PI) 제어기(150)를 적용한 결과를 보인 것이다. 무정전 전원모듈(100)의 파라미터값은 다음과 같다.5 to 10 show the results of applying the model prediction controller 110, the feedforward controller and the multi-loop proportional integral (PI) controller 150 proposed in the present invention to the uninterruptible power supply. The parameter values of the uninterruptible power supply module 100 are as follows.

Figure pat00419
Figure pat00419

공간벡터 펄스폭변조부(SVPWM)의 펄스폭변조(PWM) 스위칭 주파수(switching frequency)는 10 kHz로 선택하였다. 제안된 모델예측제어기(110)는 샘플링 주기

Figure pat00420
로 하여 디지털신호처리기(digital signal processor, DSP) TMS320F28335를 이용하여 구현하고, 인너루프 모델예측제어기(110)의 제어입력 오차 가중치
Figure pat00421
는 0.2로 설정하였다. 아우터루프 제어이득 행렬과 관측기 이득 행렬은 각각 최적화 문제 (39), (49)의 해로부터 계산하였고, 피드포워드 이득(feedforward)
Figure pat00422
는 1로 설정하였다.The pulse width modulation (PWM) switching frequency of the space vector pulse width modulation unit (SVPWM) was selected as 10 kHz. The proposed model prediction controller 110 has a sampling period.
Figure pat00420
A digital signal processor (DSP) TMS320F28335 is used to implement the control input error weight of the inner loop model prediction controller 110.
Figure pat00421
Was set to 0.2. The outer loop control gain matrix and the observer gain matrix were calculated from solutions of optimization problems (39) and (49), respectively, and feedforward gain.
Figure pat00422
Was set to 1.

선형부하(linear load)인 저항성 부하(resistive load)의 저항값이

Figure pat00423
이고, RMS(root mean square)
Figure pat00424
인 출력전압 기준신호
Figure pat00425
을 적용한 경우의 폐루프 성능을 설명한다. 도 5는 a-b-c 프레임(frame)에서의 전압 레귤레이션(regulation) 성능과 그에 대응되는 전류응답을 보인 것이다. 도 6과 도 7은 도 5에 대응되는 d-q 프레임에서의 출력전압 추적 성능(output voltage tracking performance)과 제어입력의 노옴(control input norm)을 보인 것이다. 도 8은 정상상태 전압응답 및 전류응답, 그리고 그에 대응하는 THD(total harmonic distortion) 해석결과를 보인 것이다. 이러한 결과들은 선형부하에 대하여 출력전압의 정상상태 오차가 없고, 그에 대응하는 THD 값(value)이 만족스러운 수준(1%)임을 보여준다. 도 8은 본 발명의 제어기를 적용하여 선형부하에서 왜곡이 거의 없는 원하는 교류전압을 얻을 수 있는 것을 보여준다.The resistance value of the resistive load, which is a linear load,
Figure pat00423
Root mean square (RMS)
Figure pat00424
Output voltage reference signal
Figure pat00425
The closed loop performance in the case of applying FIG. 5 shows voltage regulation performance and corresponding current response in an abc frame. 6 and 7 illustrate an output voltage tracking performance and a control input norm in a dq frame corresponding to FIG. 5. 8 shows a steady state voltage response and a current response, and corresponding total harmonic distortion (THD) analysis results. These results show that there is no steady-state error in the output voltage for linear loads, and that the corresponding THD value is satisfactory (1%). Figure 8 shows that by applying the controller of the present invention can obtain the desired AC voltage with little distortion in the linear load.

위와 동일한 설정에 대하여, 비선형 부하(nonlinear load)인 도 9의 풀 브릿지 다이오드(full bridge diode)를 적용한 경우를 설명한다. 도 9에서 풀 브릿지 다이오드 부하의 파라미터 값은

Figure pat00426
이다. 도 10은 a-b-c 프레임에서의 정상상태 전압응답 및 전류응답, 그리고 그에 대응하는 THD 해석결과를 보인 것으로, 출력전압이 오프셋 오차(offset error) 없이 레귤레이션(regulation)되고 THD 값도 만족스러운 수준(4.5%)임을 보여준다. 도 10은 본 발명의 제어기를 적용하여 비선형 부하를 사용하더라도 원하는 교류전압과 비교해 낮은 왜곡률을 갖는 전압을 얻을 수 있는 것을 보여준다.The case where the full bridge diode of FIG. 9, which is a nonlinear load, is applied to the same configuration as above. In Figure 9, the parameter value of the full bridge diode load is
Figure pat00426
to be. FIG. 10 shows steady state voltage response and current response in abc frame, and corresponding THD analysis results. The output voltage is regulated without offset error and the THD value is satisfactory (4.5%). ). FIG. 10 shows that even by using a non-linear load by applying the controller of the present invention, a voltage having a low distortion rate can be obtained compared to a desired AC voltage.

100: 무정전 전원모듈
110: 모델예측제어기(MPC)
120: 공간벡터 펄스폭변조부(SVPWM)
130: 전류검출부
140: 전압검출부
150: 멀티루프 비례적분(PI) 제어기
160: 부하전류 관측기
170: 이득 조정기100: uninterruptible power supply module
110: model prediction controller (MPC)
120: spatial vector pulse width modulator (SVPWM)
130: current detector
140: voltage detector
150: multiloop proportional integral (PI) controller
160: load current observer
170: gain adjuster

Claims (10)

a-b-c 프레임(a-b-c frame)에서, 직류전원, 인버터부, 필터부를 포함하는 무정전 전원모듈의 동역학(dynamics)이 (E1), (E2)로 주어지고,
Figure pat00427
(E1)
Figure pat00428
(E2)
(E1), (E2)에서,
Figure pat00429
은 상기 인버터부와 상기 필터부에 포함된 인덕터 사이의 저항값(resistance),
Figure pat00430
은 상기 필터부에 포함된 인덕터의 인덕턴스(inductance),
Figure pat00431
는 상기 필터부에 포함된 커패시터의 커패시턴스(capacitance)이고,
Figure pat00432
,
Figure pat00433
,
Figure pat00434
,
Figure pat00435
는 각각 a-b-c 프레임(frame)에서의 3상(three-phase) 인덕터 전류(inductor current), 3상 입력전압(input voltage), 3상 커패시터 출력전압(capacitor output voltage), 3상 부하전류(load current)의 벡터로서 (E3)으로 정의되며, 상기 인버터부에 인가된 직류전압(dc voltage)을
Figure pat00436
라 하면 상기 입력전압
Figure pat00437
는 상기 인버터부의 스위치
Figure pat00438
,
Figure pat00439
,
Figure pat00440
에 대하여 (E4)로 주어지며,
Figure pat00441
,
Figure pat00442
,
Figure pat00443
,
Figure pat00444
(E3)
Figure pat00445
,
Figure pat00446
(E4)
커패시터 출력전압에 대한 기준신호(reference signal)가 임의의 양의 상수(positive constant)
Figure pat00447
과 주파수
Figure pat00448
에 대하여 (E5)로 주어지며,
Figure pat00449
(E5)
a-b-c 프레임(frame)에서 표시된 시스템인 (E1), (E2)에 (E6)의 변수변환(variable transformation)을 적용하여, (E1), (E2)가 변환되어 d-q 프레임에서 표시된 시스템이 (E7), (E8)로 주어지며,
Figure pat00450
,
Figure pat00451
,
Figure pat00452

Figure pat00453
,
Figure pat00454
,
Figure pat00455
(E6)
Figure pat00456
(E7)
Figure pat00457
,
Figure pat00458
,
Figure pat00459
,
Figure pat00460
,
Figure pat00461
,
Figure pat00462
,
Figure pat00463
,
Figure pat00464
,
Figure pat00465
(E8)
(E6)에서,
Figure pat00466
는 d축 및 q축 인덕터 전류의 벡터를 의미하며,
Figure pat00467
는 d축 및 q축 커패시터 출력전압(output voltage)의 벡터,
Figure pat00468
는 d축 및 q축 부하전류의 벡터,
Figure pat00469
는 d축 및 q축 제어입력(control input) 전압의 벡터,
Figure pat00470
는 d축 및 q축 커패시터 출력전압에 대한 기준신호의 벡터를 의미하며, (E8)에서,
Figure pat00471
,
Figure pat00472
는 각각 2×2 단위행렬(identity matrix), 2×2 제로행렬(zero matrix)을 의미하며,
샘플링 주기(sampling period)를
Figure pat00473
라 하고, 이산화된 d축 및 q축 인덕터 전류를 이산화된 상태변수
Figure pat00474
로 정의하여, 상태방정식 (E7), (E8)의 인덕터 전류 동역학을 이산화한 이산시간 상태방정식(discrete-time state equation)을 (E9), (E10)이라 할 때,
Figure pat00475
(E9)
Figure pat00476
,
Figure pat00477
,
Figure pat00478
,
Figure pat00479
,
Figure pat00480
(E10)
상기 직류전원, 상기 인버터부, 상기 필터부를 포함하는 무정전 전원모듈;
상기 무정전 전원모듈로부터
Figure pat00481
를 검출하여 출력하는 전류검출부;
상기 무정전 전원모듈로부터 이산화된 d축 및 q축 커패시터 출력전압
Figure pat00482
을 검출하여 출력하는 전압검출부;
d축 및 q축 전류 기준신호
Figure pat00483
,
Figure pat00484
,
Figure pat00485
를 입력받아
Figure pat00486
를 제어입력으로 출력하는 모델예측제어기(model predictive controller, MPC);
를 포함하고,
상기 모델예측제어기에서 출력되는 제어입력
Figure pat00487
는
설계 파라미터(design parameter)로서 미리 선택된
Figure pat00488
(
Figure pat00489
)와
Figure pat00490
로 정의된 집합
Figure pat00491
에 대해,
Figure pat00492
(E11)
Figure pat00493
,
Figure pat00494
,
Figure pat00495
,
Figure pat00496
,
Figure pat00497
,
Figure pat00498

로 주어지는 무정전 전원장치.In the abc frame, the dynamics of the uninterruptible power supply module including the DC power supply, the inverter part, and the filter part are given by (E1) and (E2),
Figure pat00427
(E1)
Figure pat00428
(E2)
In (E1), (E2),
Figure pat00429
Is a resistance value between the inverter unit and the inductor included in the filter unit,
Figure pat00430
Inductance of the inductor included in the filter unit,
Figure pat00431
Is the capacitance of the capacitor included in the filter unit,
Figure pat00432
,
Figure pat00433
,
Figure pat00434
,
Figure pat00435
Are three-phase inductor current, three-phase input voltage, three-phase capacitor output voltage, and three-phase load current in the abc frame, respectively. Is defined as (E3), and the DC voltage applied to the inverter unit.
Figure pat00436
If the input voltage
Figure pat00437
Is the switch of the inverter unit
Figure pat00438
,
Figure pat00439
,
Figure pat00440
Given by (E4),
Figure pat00441
,
Figure pat00442
,
Figure pat00443
,
Figure pat00444
(E3)
Figure pat00445
,
Figure pat00446
(E4)
The reference signal for the capacitor output voltage is any positive constant
Figure pat00447
And frequency
Figure pat00448
Given by (E5),
Figure pat00449
(E5)
By applying a variable transformation of (E6) to (E1) and (E2), the systems indicated in the abc frame, (E1) and (E2) are transformed so that the system indicated in the dq frame is (E7) , Given by (E8),
Figure pat00450
,
Figure pat00451
,
Figure pat00452

Figure pat00453
,
Figure pat00454
,
Figure pat00455
(E6)
Figure pat00456
(E7)
Figure pat00457
,
Figure pat00458
,
Figure pat00459
,
Figure pat00460
,
Figure pat00461
,
Figure pat00462
,
Figure pat00463
,
Figure pat00464
,
Figure pat00465
(E8)
At (E6),
Figure pat00466
Is the vector of d- and q-axis inductor currents,
Figure pat00467
Is the vector of d and q axis capacitor output voltage,
Figure pat00468
Is the vector of d- and q-axis load currents,
Figure pat00469
Is the vector of d-axis and q-axis control input voltage,
Figure pat00470
Denotes the vector of the reference signal with respect to the d-axis and q-axis capacitor output voltages.
Figure pat00471
,
Figure pat00472
Denotes a 2 × 2 identity matrix and a 2 × 2 zero matrix, respectively.
Sampling period
Figure pat00473
The discrete d-axis and q-axis inductor currents are discretized state variables.
Figure pat00474
When the discrete-time state equation discretizing the inductor current dynamics of the state equations (E7) and (E8) is (E9) and (E10),
Figure pat00475
(E9)
Figure pat00476
,
Figure pat00477
,
Figure pat00478
,
Figure pat00479
,
Figure pat00480
(E10)
An uninterruptible power module including the DC power source, the inverter unit, and the filter unit;
From the uninterruptible power supply module
Figure pat00481
A current detector for detecting and outputting the detected current;
Discrete d- and q-axis capacitor output voltages from the uninterruptible power supply module
Figure pat00482
A voltage detector detecting and outputting the detected voltage;
d-axis and q-axis current reference signals
Figure pat00483
,
Figure pat00484
,
Figure pat00485
Take input
Figure pat00486
A model predictive controller (MPC) for outputting a control input;
Including,
Control input output from the model prediction controller
Figure pat00487
Is
Preselected as a design parameter
Figure pat00488
(
Figure pat00489
)Wow
Figure pat00490
Set defined by
Figure pat00491
About,
Figure pat00492
(E11)
Figure pat00493
,
Figure pat00494
,
Figure pat00495
,
Figure pat00496
,
Figure pat00497
,
Figure pat00498

Uninterruptible power supply given by. 제1항에 있어서,
상기 출력전압 기준신호
Figure pat00499
과 상기 출력전압
Figure pat00500
의 오차
Figure pat00501
를 입력받아,
Figure pat00502
(E12)
(E12)로 주어지는 신호를 출력하는 멀티루프 비례적분(proportional-integral, PI) 제어기;
부하 변동(load variation)에 따른 외란(disturbance)의 영향을 보상하기 위한 피드포워드(feedforward) 제어기;
를 포함하고,
(E12)에서,
Figure pat00503
와
Figure pat00504
는
미지의 노옴이 유계된 신호(unknown norm bounded signal), 즉,
Figure pat00505
인 신호
Figure pat00506
에 대해,
Figure pat00507
로 정의된 오차 상태에 대한 상태방정식을 (E13), (E14)라 할 때,
Figure pat00508
(E13)
Figure pat00509
,
Figure pat00510
,
Figure pat00511
,
Figure pat00512
,
Figure pat00513
(E14)
Figure pat00514
(E15)
Figure pat00515
,
Figure pat00516
,
Figure pat00517
,
Figure pat00518
(E16)
(E15), (E16)으로 주어진,
Figure pat00519
를 최소화하는 최적화 문제(minimizing optimization problem)의 해인 제어이득(control gain) 행렬
Figure pat00520
로부터 얻어지며,
상기 전류 기준신호
Figure pat00521
는 상기 멀티루프 비례적분 제어기의 출력과 상기 피드포워드 제어기의 출력이 합산된 신호인 무정전 전원장치.The method of claim 1,
The output voltage reference signal
Figure pat00499
And the output voltage
Figure pat00500
Error
Figure pat00501
Take the input,
Figure pat00502
(E12)
A multi-loop proportional-integral (PI) controller for outputting the signal given by (E12);
A feedforward controller for compensating the influence of disturbances due to load variations;
Including,
In (E12),
Figure pat00503
Wow
Figure pat00504
Is
Unknown norm bounded signal, i.e.
Figure pat00505
Signal
Figure pat00506
About,
Figure pat00507
When the state equation for the error state defined by (E13) and (E14) is
Figure pat00508
(E13)
Figure pat00509
,
Figure pat00510
,
Figure pat00511
,
Figure pat00512
,
Figure pat00513
(E14)
Figure pat00514
(E15)
Figure pat00515
,
Figure pat00516
,
Figure pat00517
,
Figure pat00518
(E16)
Given by E15, E16,
Figure pat00519
Control gain matrix, the solution of the minimizing optimization problem
Figure pat00520
Obtained from
The current reference signal
Figure pat00521
The uninterruptible power supply is a signal obtained by adding up the output of the multi-loop proportional integral controller and the output of the feedforward controller. 제2항에 있어서,
(E12)에서,
Figure pat00522
와
Figure pat00523
는
Figure pat00524
(E17)
Figure pat00525
(E18)
(E17), (E18)으로 주어진,
Figure pat00526
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00527
라 할 때,
Figure pat00528
(E19)
(E19)으로 주어지는 제어이득(control gain) 행렬로부터 얻어지는 무정전 전원장치.The method of claim 2,
At (E12),
Figure pat00522
Wow
Figure pat00523
Is
Figure pat00524
(E17)
Figure pat00525
(E18)
Given by (E17), (E18),
Figure pat00526
To solve a minimizing optimization problem
Figure pat00527
When we say
Figure pat00528
(E19)
Uninterruptible power supply obtained from the control gain matrix given by (E19). 제2항에 있어서,
상기 피드포워드 제어기는
Figure pat00529
,
Figure pat00530
를 입력받아 부하전류(load current) 추정치
Figure pat00531
를 출력하는 부하전류 관측기(observer);
상기 부하전류 추정치
Figure pat00532
를 입력받아, 이득(gain)을 조정하여
Figure pat00533
를 출력하는 이득 조정기;
를 포함하고,
상기 부하전류 관측기의 상태방정식은 (E20), (E21)로 주어지며,
Figure pat00534
(E20)
Figure pat00535
(E21)
(E20), (E21)에서 관측기 이득(observer gain) 행렬
Figure pat00536
과
Figure pat00537
는
미지의 노옴이 유계된 신호(unknown norm bounded signal), 즉,
Figure pat00538
인 신호
Figure pat00539
에 대해,
Figure pat00540
,
Figure pat00541
,
Figure pat00542
로 정의된 오차 상태에 대한 상태방정식을 (E22), (E23)이라 할 때,
Figure pat00543
(E22)
Figure pat00544
,
Figure pat00545
,
Figure pat00546
(E23)
Figure pat00547
(E24)
Figure pat00548
,
Figure pat00549
,
Figure pat00550
(E25)
(E24), (E25)로 주어진,
Figure pat00551
를 최소화하는 최적화 문제(minimizing optimization problem)의 해인 관측기 이득 행렬
Figure pat00552
로부터 얻어지며,
상기 이득조정기의 이득
Figure pat00553
는 플랜트 모델의 차이(plant-model mismatch)를 보상하는 튜닝 파라미터(tuning parameter)로 이용되는 무정전 전원장치.The method of claim 2,
The feedforward controller is
Figure pat00529
,
Figure pat00530
Load current estimate
Figure pat00531
A load current observer that outputs a;
The load current estimate
Figure pat00532
Input, adjust the gain
Figure pat00533
A gain adjuster for outputting;
Including,
The state equation of the load current observer is given by (E20), (E21),
Figure pat00534
(E20)
Figure pat00535
(E21)
Observer gain matrix at (E20), (E21)
Figure pat00536
and
Figure pat00537
Is
Unknown norm bounded signal, i.e.
Figure pat00538
Signal
Figure pat00539
About,
Figure pat00540
,
Figure pat00541
,
Figure pat00542
When the state equation for the error state defined by (E22) and (E23) is
Figure pat00543
(E22)
Figure pat00544
,
Figure pat00545
,
Figure pat00546
(E23)
Figure pat00547
(E24)
Figure pat00548
,
Figure pat00549
,
Figure pat00550
(E25)
Given by (E24), (E25),
Figure pat00551
Observer Gain Matrix, Solution to Minimizing Optimization Problem
Figure pat00552
Obtained from
Gain of the gain regulator
Figure pat00553
Is an uninterruptible power supply used as a tuning parameter to compensate for plant-model mismatch. 제4항에 있어서,
(E20), (E21)에서 관측기 이득(observer gain) 행렬
Figure pat00554
과
Figure pat00555
는
Figure pat00556
(E26)
Figure pat00557
(E27)
(E26), (E27)로 주어진,
Figure pat00558
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00559
라 할 때,
Figure pat00560
(E28)
(E28)로 주어지는 관측기 이득 행렬로부터 얻어지는 무정전 전원장치.The method of claim 4, wherein
Observer gain matrix at (E20), (E21)
Figure pat00554
and
Figure pat00555
Is
Figure pat00556
(E26)
Figure pat00557
(E27)
Given by E26, E27,
Figure pat00558
To solve a minimizing optimization problem
Figure pat00559
When we say
Figure pat00560
(E28)
Uninterruptible power supply obtained from the observer gain matrix given by E28. 제1항에 있어서,
상기 제어입력
Figure pat00561
를 입력받아 상기 무정전 전원모듈의 상기 인버터부에 제어신호를 출력하는 공간벡터 펄스폭변조부(space vector pulse width modulation, SVPWM)를 더 포함하는 무정전 전원장치.The method of claim 1,
The control input
Figure pat00561
The uninterruptible power supply further comprises a space vector pulse width modulation (SVPWM) for receiving a control signal and outputting a control signal to the inverter of the uninterruptible power supply module. a-b-c 프레임(a-b-c frame)에서, 직류전원, 인버터부, 필터부를 포함하는 무정전 전원모듈의 동역학(dynamics)이 (E1), (E2)로 주어지고,
Figure pat00562
(E1)
Figure pat00563
(E2)
(E1), (E2)에서,
Figure pat00564
은 상기 인버터부와 상기 필터부에 포함된 인덕터 사이의 저항값(resistance),
Figure pat00565
은 상기 필터부에 포함된 인덕터의 인덕턴스(inductance),
Figure pat00566
는 상기 필터부에 포함된 커패시터의 커패시턴스(capacitance)이고,
Figure pat00567
,
Figure pat00568
,
Figure pat00569
,
Figure pat00570
는 각각 a-b-c 프레임(frame)에서의 3상(three-phase) 인덕터 전류(inductor current), 3상 입력전압(input voltage), 3상 커패시터 출력전압(capacitor output voltage), 3상 부하전류(load current)의 벡터로서 (E3)으로 정의되며, 상기 인버터부에 인가된 직류전압(dc voltage)을
Figure pat00571
라 하면 상기 입력전압
Figure pat00572
는 상기 인버터부의 스위치
Figure pat00573
,
Figure pat00574
,
Figure pat00575
에 대하여 (E4)로 주어지며,
Figure pat00576
,
Figure pat00577
,
Figure pat00578
,
Figure pat00579
(E3)
Figure pat00580
,
Figure pat00581
(E4)
커패시터 출력전압에 대한 기준신호(reference signal)가 임의의 양의 상수(positive constant)
Figure pat00582
과 주파수
Figure pat00583
에 대하여 (E5)로 주어지며,
Figure pat00584
(E5)
a-b-c 프레임(frame)에서 표시된 시스템인 (E1), (E2)에 (E6)의 변수변환(variable transformation)을 적용하여, (E1), (E2)가 변환되어 d-q 프레임에서 표시된 시스템이 (E7), (E8)로 주어지며,
Figure pat00585
,
Figure pat00586
,
Figure pat00587

Figure pat00588
,
Figure pat00589
,
Figure pat00590
(E6)
Figure pat00591
(E7)
Figure pat00592
,
Figure pat00593
,
Figure pat00594
,
Figure pat00595
,
Figure pat00596
,
Figure pat00597
,
Figure pat00598
,
Figure pat00599
,
Figure pat00600
(E8)
(E6)에서,
Figure pat00601
는 d축 및 q축 인덕터 전류의 벡터를 의미하며,
Figure pat00602
는 d축 및 q축 커패시터 출력전압(output voltage)의 벡터,
Figure pat00603
는 d축 및 q축 부하전류의 벡터,
Figure pat00604
는 d축 및 q축 제어입력(control input) 전압의 벡터,
Figure pat00605
는 d축 및 q축 커패시터 출력전압에 대한 기준신호의 벡터를 의미하며, (E8)에서,
Figure pat00606
,
Figure pat00607
는 각각 2×2 단위행렬(identity matrix), 2×2 제로행렬(zero matrix)을 의미하며,
샘플링 주기(sampling period)를
Figure pat00608
라 하고, 이산화된 d축 및 q축 인덕터 전류를 이산화된 상태변수
Figure pat00609
로 정의하여, 상태방정식 (E7), (E8)의 인덕터 전류 동역학을 이산화한 이산시간 상태방정식(discrete-time state equation)을 (E9), (E10)이라 할 때,
Figure pat00610
(E9)
Figure pat00611
,
Figure pat00612
,
Figure pat00613
,
Figure pat00614
,
Figure pat00615
(E10)
전류검출부에서 상기 무정전 전원모듈로부터
Figure pat00616
를 검출하여 출력하는 단계;
전압검출부에서 상기 무정전 전원모듈로부터 이산화된 d축 및 q축 커패시터 출력전압
Figure pat00617
을 검출하여 출력하는 단계;
모델예측제어기(model predictive controller, MPC)에서 d축 및 q축 전류 기준신호
Figure pat00618
,
Figure pat00619
,
Figure pat00620
를 입력받아
Figure pat00621
를 제어입력으로 출력하는 단계;
를 포함하고,
상기 모델예측제어기에서 출력되는 제어입력
Figure pat00622
는
설계 파라미터(design parameter)로서 미리 선택된
Figure pat00623
(
Figure pat00624
)와
Figure pat00625
로 정의된 집합
Figure pat00626
에 대해,
Figure pat00627
(E11)
Figure pat00628
,
Figure pat00629
,
Figure pat00630
,
Figure pat00631
,
Figure pat00632
,
Figure pat00633

로 주어지는 무정전 전원장치의 제어방법.In the abc frame, the dynamics of the uninterruptible power supply module including the DC power supply, the inverter part, and the filter part are given by (E1) and (E2),
Figure pat00562
(E1)
Figure pat00563
(E2)
In (E1), (E2),
Figure pat00564
Is a resistance value between the inverter unit and the inductor included in the filter unit,
Figure pat00565
Inductance of the inductor included in the filter unit,
Figure pat00566
Is the capacitance of the capacitor included in the filter unit,
Figure pat00567
,
Figure pat00568
,
Figure pat00569
,
Figure pat00570
Are three-phase inductor current, three-phase input voltage, three-phase capacitor output voltage, and three-phase load current in the abc frame, respectively. Is defined as (E3), and the DC voltage applied to the inverter unit.
Figure pat00571
If the input voltage
Figure pat00572
Is the switch of the inverter unit
Figure pat00573
,
Figure pat00574
,
Figure pat00575
Given by (E4),
Figure pat00576
,
Figure pat00577
,
Figure pat00578
,
Figure pat00579
(E3)
Figure pat00580
,
Figure pat00581
(E4)
The reference signal for the capacitor output voltage is any positive constant
Figure pat00582
And frequency
Figure pat00583
Given by (E5),
Figure pat00584
(E5)
By applying a variable transformation of (E6) to (E1) and (E2), the systems indicated in the abc frame, (E1) and (E2) are transformed so that the system indicated in the dq frame is (E7) , Given by (E8),
Figure pat00585
,
Figure pat00586
,
Figure pat00587

Figure pat00588
,
Figure pat00589
,
Figure pat00590
(E6)
Figure pat00591
(E7)
Figure pat00592
,
Figure pat00593
,
Figure pat00594
,
Figure pat00595
,
Figure pat00596
,
Figure pat00597
,
Figure pat00598
,
Figure pat00599
,
Figure pat00600
(E8)
At (E6),
Figure pat00601
Is the vector of d- and q-axis inductor currents,
Figure pat00602
Is the vector of d and q axis capacitor output voltage,
Figure pat00603
Is the vector of d- and q-axis load currents,
Figure pat00604
Is the vector of d-axis and q-axis control input voltage,
Figure pat00605
Denotes the vector of the reference signal with respect to the d-axis and q-axis capacitor output voltages.
Figure pat00606
,
Figure pat00607
Denotes a 2 × 2 identity matrix and a 2 × 2 zero matrix, respectively.
Sampling period
Figure pat00608
The discrete d-axis and q-axis inductor currents are discretized state variables.
Figure pat00609
When the discrete-time state equation discretizing the inductor current dynamics of the state equations (E7) and (E8) is (E9) and (E10),
Figure pat00610
(E9)
Figure pat00611
,
Figure pat00612
,
Figure pat00613
,
Figure pat00614
,
Figure pat00615
(E10)
From the uninterruptible power supply module in the current detector
Figure pat00616
Detecting and outputting the detected value;
Discrete d- and q-axis capacitor output voltages from the uninterruptible power supply module in the voltage detector
Figure pat00617
Detecting and outputting the detected value;
D-axis and q-axis current reference signals in model predictive controller (MPC)
Figure pat00618
,
Figure pat00619
,
Figure pat00620
Take input
Figure pat00621
Outputting a control input;
Including,
Control input output from the model prediction controller
Figure pat00622
Is
Preselected as a design parameter
Figure pat00623
(
Figure pat00624
)Wow
Figure pat00625
Set defined by
Figure pat00626
About,
Figure pat00627
(E11)
Figure pat00628
,
Figure pat00629
,
Figure pat00630
,
Figure pat00631
,
Figure pat00632
,
Figure pat00633

The control method of the uninterruptible power supply. 제7항에 있어서,
멀티루프 비례적분(proportional-integral, PI) 제어기에서 상기 출력전압 기준신호
Figure pat00634
과 상기 출력전압
Figure pat00635
의 오차
Figure pat00636
를 입력받아,
Figure pat00637
(E12)
(E12)로 주어지는 신호를 출력하는 단계;
피드포워드(feedforward) 제어기에서 부하 변동(load variation)에 따른 외란(disturbance)의 영향을 보상하기 위한 신호를 출력하는 단계;
를 포함하고,
(E12)에서,
Figure pat00638
와
Figure pat00639
는
미지의 노옴이 유계된 신호(unknown norm bounded signal), 즉,
Figure pat00640
인 신호
Figure pat00641
에 대해,
Figure pat00642
로 정의된 오차 상태에 대한 상태방정식을 (E13), (E14)라 하고,
Figure pat00643
(E13)
Figure pat00644
,
Figure pat00645
,
Figure pat00646
,
Figure pat00647
,
Figure pat00648
(E14)
Figure pat00649
(E17)
Figure pat00650
(E18)
(E17), (E18)으로 주어진,
Figure pat00651
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00652
라 할 때,
Figure pat00653
(E19)
(E19)으로 주어지는 제어이득(control gain) 행렬로부터 얻어지며,
상기 전류 기준신호
Figure pat00654
는 상기 멀티루프 비례적분 제어기의 출력과 상기 피드포워드 제어기의 출력이 합산된 신호인 무정전 전원장치의 제어방법.The method of claim 7, wherein
The output voltage reference signal in a multiloop proportional-integral (PI) controller
Figure pat00634
And the output voltage
Figure pat00635
Error
Figure pat00636
Take the input,
Figure pat00637
(E12)
Outputting a signal given to E12;
Outputting a signal in the feedforward controller to compensate for the influence of disturbance due to load variation;
Including,
In (E12),
Figure pat00638
Wow
Figure pat00639
Is
Unknown norm bounded signal, i.e.
Figure pat00640
Signal
Figure pat00641
About,
Figure pat00642
The state equation for the error state defined by (E13), (E14)
Figure pat00643
(E13)
Figure pat00644
,
Figure pat00645
,
Figure pat00646
,
Figure pat00647
,
Figure pat00648
(E14)
Figure pat00649
(E17)
Figure pat00650
(E18)
Given by (E17), (E18),
Figure pat00651
To solve a minimizing optimization problem
Figure pat00652
When we say
Figure pat00653
(E19)
Is obtained from the control gain matrix given by (E19),
The current reference signal
Figure pat00654
Is a signal in which the output of the multiloop proportional integral controller and the output of the feedforward controller are summed together. 제8항에 있어서,
상기 피드포워드 제어기에서 부하 변동에 따른 외란의 영향을 보상하기 위한 신호를 출력하는 단계는
부하전류 관측기(observer)에서
Figure pat00655
,
Figure pat00656
를 입력받아 부하전류(load current) 추정치
Figure pat00657
를 출력하는 단계;
이득 조정기에서 상기 부하전류 추정치
Figure pat00658
를 입력받아, 이득(gain)을 조정하여
Figure pat00659
를 출력하는 단계;
를 포함하고,
상기 부하전류 관측기의 상태방정식은 (E20), (E21)로 주어지며,
Figure pat00660
(E20)
Figure pat00661
(E21)
(E20), (E21)에서 관측기 이득(observer gain) 행렬
Figure pat00662
과
Figure pat00663
는
미지의 노옴이 유계된 신호(unknown norm bounded signal), 즉,
Figure pat00664
인 신호
Figure pat00665
에 대해,
Figure pat00666
,
Figure pat00667
,
Figure pat00668
로 정의된 오차 상태에 대한 상태방정식을 (E22), (E23)이라 하고,
Figure pat00669
(E22)
Figure pat00670
,
Figure pat00671
,
Figure pat00672
(E23)
Figure pat00673
(E26)
Figure pat00674
(E27)
(E26), (E27)로 주어진,
Figure pat00675
를 최소화하는 최적화 문제(minimizing optimization problem)의 해를
Figure pat00676
라 할 때,
Figure pat00677
(E28)
(E28)로 주어지는 관측기 이득 행렬로부터 얻어지며,
상기 이득조정기의 이득
Figure pat00678
는 플랜트 모델의 차이(plant-model mismatch)를 보상하는 튜닝 파라미터(tuning parameter)로 이용되는 무정전 전원장치의 제어방법.The method of claim 8,
Outputting a signal for compensating for the influence of disturbance due to load variation in the feedforward controller
In the load current observer
Figure pat00655
,
Figure pat00656
Load current estimate
Figure pat00657
Outputting;
Estimating the Load Current in a Gain Regulator
Figure pat00658
Input, adjust the gain
Figure pat00659
Outputting;
Including,
The state equation of the load current observer is given by (E20), (E21),
Figure pat00660
(E20)
Figure pat00661
(E21)
Observer gain matrix at (E20), (E21)
Figure pat00662
and
Figure pat00663
Is
Unknown norm bounded signal, i.e.
Figure pat00664
Signal
Figure pat00665
About,
Figure pat00666
,
Figure pat00667
,
Figure pat00668
The state equation for the error state defined by (E22), (E23)
Figure pat00669
(E22)
Figure pat00670
,
Figure pat00671
,
Figure pat00672
(E23)
Figure pat00673
(E26)
Figure pat00674
(E27)
Given by E26, E27,
Figure pat00675
To solve a minimizing optimization problem
Figure pat00676
When we say
Figure pat00677
(E28)
Is obtained from the observer gain matrix given by (E28),
Gain of the gain regulator
Figure pat00678
The control method of the uninterruptible power supply is used as a tuning parameter to compensate for the plant-model mismatch. 제7항에 있어서,
공간벡터 펄스폭변조부(space vector pulse width modulation, SVPWM)에서 상기 제어입력
Figure pat00679
를 입력받아 상기 무정전 전원모듈의 상기 인버터부에 제어신호를 출력하는 단계를 더 포함하는 무정전 전원장치의 제어방법.The method of claim 7, wherein
The control input from a space vector pulse width modulation (SVWWM)
Figure pat00679
And receiving a control signal and outputting a control signal to the inverter of the uninterruptible power supply module.
KR1020130145116A 2013-11-27 2013-11-27 An apparatus and a method for model predictive control of an uninterruptible power supply KR101527446B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130145116A KR101527446B1 (en) 2013-11-27 2013-11-27 An apparatus and a method for model predictive control of an uninterruptible power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130145116A KR101527446B1 (en) 2013-11-27 2013-11-27 An apparatus and a method for model predictive control of an uninterruptible power supply

Publications (2)

Publication Number Publication Date
KR20150061248A true KR20150061248A (en) 2015-06-04
KR101527446B1 KR101527446B1 (en) 2015-06-10

Family

ID=53505738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130145116A KR101527446B1 (en) 2013-11-27 2013-11-27 An apparatus and a method for model predictive control of an uninterruptible power supply

Country Status (1)

Country Link
KR (1) KR101527446B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868477B2 (en) 2016-12-09 2020-12-15 Samsung Sdi Co., Ltd. Power conversion apparatus and uninterruptible power supply comprising same
CN113507133A (en) * 2021-06-07 2021-10-15 淮阴工学院 Active damping strategy of single-phase LCL type grid-connected inverter based on energy equation
CN113507133B (en) * 2021-06-07 2024-06-11 淮阴工学院 Active damping control method of single-phase LCL grid-connected inverter based on energy equation

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108390597A (en) * 2018-03-09 2018-08-10 山东理工大学 Permanent magnet synchronous motor nonlinear predictive controller design with disturbance observer
KR102338330B1 (en) * 2019-10-18 2021-12-13 서울과학기술대학교 산학협력단 Apparatus and Method for Controlling a Bi-directional Converter using battery and capacitor together

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186048B1 (en) * 1994-02-15 1999-05-15 이종수 Control equipment for output voltage of 3-phase inverter
KR100990208B1 (en) * 2009-02-23 2010-10-29 손인락 A Uninterruptible Power Supply System for Compensating Distorted Voltage of Non-Linear Load and Control Method thereof
KR101166663B1 (en) * 2012-03-05 2012-07-18 서울과학기술대학교 산학협력단 Apparatus of 3-phase uninterruptable power supplies having optimum gain control module in closed-loop
KR101322240B1 (en) * 2013-09-10 2013-10-28 서울과학기술대학교 산학협력단 An apparatus and a method for torque control of a permanent magnet synchronous motor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10868477B2 (en) 2016-12-09 2020-12-15 Samsung Sdi Co., Ltd. Power conversion apparatus and uninterruptible power supply comprising same
CN113507133A (en) * 2021-06-07 2021-10-15 淮阴工学院 Active damping strategy of single-phase LCL type grid-connected inverter based on energy equation
CN113507133B (en) * 2021-06-07 2024-06-11 淮阴工学院 Active damping control method of single-phase LCL grid-connected inverter based on energy equation

Also Published As

Publication number Publication date
KR101527446B1 (en) 2015-06-10

Similar Documents

Publication Publication Date Title
KR101377637B1 (en) An apparatus and a method for model-predictive control of an uninterruptible power supply with steady-state estimation
Liu et al. Extended state observer-based sliding-mode control for three-phase power converters
Cisneros et al. Global tracking passivity-based PI control of bilinear systems: Application to the interleaved boost and modular multilevel converters
Lu et al. An enhanced state observer for DC-link voltage control of three-phase AC/DC converters
Cortés et al. Model predictive control of an inverter with output $ LC $ filter for UPS applications
Han et al. Stability analysis of digital-controlled single-phase inverter with synchronous reference frame voltage control
JP6059757B2 (en) System voltage suppression control device and system voltage suppression control method
Ma et al. Dual-predictive control with adaptive error correction strategy for AC microgrids
Benchouia et al. Design and implementation of sliding mode and PI controllers based control for three phase shunt active power filter
Nguyen et al. Improved model predictive control by robust prediction and stability-constrained finite states for three-phase inverters with an output $ LC $ filter
Heydari-Doostabad et al. A new approach to design an observer for load current of UPS based on Fourier series theory in model predictive control system
Li et al. Observer-based adaptive control for single-phase UPS inverter under nonlinear load
KR101527446B1 (en) An apparatus and a method for model predictive control of an uninterruptible power supply
Mohammadpour et al. Stability analysis of the slip mode frequency shift islanding detection in single phase PV inverters
Yongchang et al. Comparative study of model predictive current control and voltage oriented control for PWM rectifiers
León et al. High-performance control of a three-phase voltage-source converter including feedforward compensation of the estimated load current
Yanfeng et al. The comparative analysis of PI controller with PR controller for the single-phase 4-quadrant rectifier
Hunter et al. Power control of a grid-connected PV system during asymmetrical voltage faults
Liu et al. Efficient model-free predictive power control for active front-end modular multilevel converter
KR101166663B1 (en) Apparatus of 3-phase uninterruptable power supplies having optimum gain control module in closed-loop
Benchabane et al. Sensorless fuzzy sliding mode control for permanent magnet synchronous motor fed by AC/DC/AC converter
Gomez Jorge et al. Low computational burden grid voltage sensorless current controller
Ferhat et al. DSP-based implementation of improved deadbeat control for three-phase shunt active power filters
Zhou et al. Load current observer based feed-forward DC bus voltage control for active rectifiers
KR101904310B1 (en) Uninterruptible power supply for unbalanced load

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 6