KR20150055507A - Solar cell and solar cell module - Google Patents

Solar cell and solar cell module Download PDF

Info

Publication number
KR20150055507A
KR20150055507A KR1020130137948A KR20130137948A KR20150055507A KR 20150055507 A KR20150055507 A KR 20150055507A KR 1020130137948 A KR1020130137948 A KR 1020130137948A KR 20130137948 A KR20130137948 A KR 20130137948A KR 20150055507 A KR20150055507 A KR 20150055507A
Authority
KR
South Korea
Prior art keywords
electrode
solar cell
semiconductor substrate
auxiliary electrode
electrodes
Prior art date
Application number
KR1020130137948A
Other languages
Korean (ko)
Other versions
KR102219793B1 (en
Inventor
김태윤
장대희
김보중
김민표
양혜영
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130137948A priority Critical patent/KR102219793B1/en
Publication of KR20150055507A publication Critical patent/KR20150055507A/en
Application granted granted Critical
Publication of KR102219793B1 publication Critical patent/KR102219793B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0508Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module the interconnection means having a particular shape
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

The present invention relates to a solar cell and a solar cell module. According to an embodiment of the present invention, the solar cell includes: a semiconductor substrate; an emitter unit formed on the semiconductor substrate; a first electrode formed on the rear surface of the semiconductor substrate and is connected to the emitter; and a second electrode which is formed on the rear surface of the semiconductor substrate while being spaced apart the first electrode in parallel and is connected to the semiconductor substrate. A shunt prevention layer is formed with an insulating material in an area on the rear surface of the first and second electrodes which is adjacent to the connection area of an interconnector connecting the adjacent solar cells. According to another embodiment of the present invention, the solar cell includes: a semiconductor substrate; an emitter; multiple first electrodes; multiple second electrodes; and an insulating member including first auxiliary electrodes connected to the first electrodes and second auxiliary electrodes connected to the second electrodes. The insulating member and the semiconductor substrate are individually connected to form a single integrated device. A shunt prevention layer is formed adjacent to the connection area of an interconnector connecting the adjacent solar cells. Also, according to another embodiment of the present invention, a solar cell module includes: first and second solar cells having the aforementioned structures; and the interconnector electrically connecting the first and second solar cells.

Description

태양 전지 및 태양 전지 모듈{SOLAR CELL AND SOLAR CELL MODULE}SOLAR CELL AND SOLAR CELL MODULE [0002]

본 발명은 태양 전지 및 태양 전지 모듈에 관한 것이다.The present invention relates to a solar cell and a solar cell module.

일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)의 반도체로 이루어진 기판(substrate) 및 에미터부(emitter), 그리고 기판과 에미터부에 각각 연결된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical solar cell has a substrate made of different conductivity type semiconductors, such as p-type and n-type, an emitter, and an electrode connected to the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

특히, 태양전지의 효율을 높이기 위해 실리콘 기판의 수광면에 전극을 형성하지 않고, 실리콘 기판의 이면 만으로 n 전극 및 p 전극을 형성한 이면 전극 형 태양 전지 셀에 대한 연구 개발이 진행되고 있다. 이와 같은 이면 전극 형 태양전지 셀을 복수개 연결하여 전기적으로 접속하는 모듈화 기술도 진행되고 있다.Particularly, research and development on a back electrode type solar cell having an n-electrode and a p-electrode formed only on the back surface of a silicon substrate without forming an electrode on the light receiving surface of a silicon substrate for increasing the efficiency of the solar cell is underway. A modularization technique of connecting a plurality of such back electrode type solar cell cells and electrically connecting them is also under way.

모듈과 기술에는 복수 개의 태양전지 셀을 금속 인터커넥터로 전기적으로 연결하는 방법과, 미리 배선이 형성된 배선기판을 이용해 전기적으로 연결하는 방법이 대표적이다. As a module and a technique, a method of electrically connecting a plurality of solar cells with a metal interconnection, and a method of electrically connecting a plurality of solar cells using a wiring board on which wiring is previously formed are typical.

본 발명은 광전 변환 효율을 향상시키고, 공정 수율을 보다 향상시킬 수 있는 태양 전지 및 태양 전지 모듈을 제공하는데 그 목적이 있다.An object of the present invention is to provide a solar cell and a solar cell module capable of improving the photoelectric conversion efficiency and further improving the process yield.

본 발명에 따른 태양 전지의 일례는 반도체 기판; 반도체 기판에 형성되는 에미터부; 반도체 기판의 후면에 형성되며, 에미터부에 연결되는 제1 전극; 반도체 기판의 후면에 제1 전극과 이격되어 나란하게 형성되며, 반도체 기판에 연결되는 제2 전극;을 포함하고, 제1 전극 및 제2 전극 각각의 후면 중에서, 서로 인접하는 태양 전지를 연결하는 인터커넥터가 접속하는 부분의 주변에는 절연성 재질의 션트(shunt) 방지층이 더 형성된다.An example of a solar cell according to the present invention includes a semiconductor substrate; An emitter section formed on the semiconductor substrate; A first electrode formed on a rear surface of the semiconductor substrate and connected to the emitter; And a second electrode formed on the rear surface of the semiconductor substrate so as to be spaced apart from the first electrode and connected to the semiconductor substrate. The first electrode and the second electrode are connected to each other, A shunt prevention layer made of an insulating material is further formed around the portion to which the connector is connected.

여기서, 션트 방지층은 각각의 제1 전극 및 제2 전극에 인터커넥터가 접촉하는 부분의 둘레 중 적어도 한 부분에 형성될 수 있다.Here, the shunt prevention layer may be formed on at least one portion of the periphery of the portion where the interconnector contacts the first electrode and the second electrode.

예를 들어, 션트 방지층은 (1) 제1 전극의 후면 중에서 인터커넥터가 접속하는 부분과 반도체 기판의 끝단 사이 또는 제2 전극의 후면 중에서 인터커넥터가 접속하는 부분과 반도체 기판의 끝단 사이에 형성되거나, (2) 인터커넥터와 접속하는 부분과 제1 전극 사이, 또는 인터커넥터와 접속하는 부분과 제2 전극 사이에 위치할 수도 있다.For example, the shunt prevention layer is formed between (1) a portion of the rear surface of the first electrode, between the portion to which the interconnector is connected and the end of the semiconductor substrate or the rear surface of the second electrode, (2) between the portion connected to the interconnector and the first electrode, or between the portion connected to the interconnector and the second electrode.

보다 구체적으로, 제1 전극은 반도체 기판의 후면에 서로 이격되어 형성되는 복수의 제1 핑거 전극;과 일측이 복수의 제1 핑거 전극에 공통으로 연결되고, 타측이 인터커넥터에 연결되는 제1 전극 패드;를 포함하고, 제2 전극은 반도체 기판의 후면에 서로 이격되어 형성되는 복수의 제2 핑거 전극;과 일측이 복수의 제2 핑거 전극에 공통으로 연결되고, 타측이 인터커넥터에 연결되는 제2 전극 패드;를 포함할 수 있다.More specifically, the first electrode includes a plurality of first finger electrodes spaced apart from each other on the rear surface of the semiconductor substrate, a first electrode having one side commonly connected to the plurality of first finger electrodes, A plurality of second finger electrodes formed on the rear surface of the semiconductor substrate so as to be spaced apart from each other, and a plurality of first finger electrodes formed on the first substrate, the first finger electrodes being commonly connected to the plurality of second finger electrodes, And a two-electrode pad.

이와 같은 경우, 션트 방지층은 (1) 제1 전극 패드 및 제2 전극 패드 각각에서 반도체 기판의 끝단과 인접하는 부분에 형성될 수 있고, 아울러, (2) 션트 방지층은 제1 전극 패드에서 복수의 제2 핑거 전극과 인접하는 부분에 형성될 수 있고, 제2 전극 패드에서 복수의 제1 핑거 전극과 인접하는 부분에 형성될 수 있다.In this case, the shunt prevention layer may be formed on the first electrode pad and the second electrode pad in a portion adjacent to the end of the semiconductor substrate, and (2) the shunt prevention layer may be formed on the first electrode pad, The second finger electrode may be formed at a portion adjacent to the second finger electrode and may be formed at a portion adjacent to the plurality of first finger electrodes in the second electrode pad.

또한, 본 발명에 따른 태양 전지 모듈의 일례는 전술한 태양 전지의 구조를 갖는 제1 태양 전지와 제2 태양 전지; 및 제1 태양 전지와 제2 태양 전지를 전기적으로 서로 연결하는 인터커넥터;를 포함한다.Further, an example of a solar cell module according to the present invention is a solar cell module comprising: a first solar cell and a second solar cell having the structure of the solar cell described above; And an interconnect connector electrically connecting the first solar cell and the second solar cell to each other.

여기서, 제1 태양 전지에 구비되는 션트 방지층과 제2 태양 전지에 구비되는 션트 방치층은 각각의 태양 전지에 독자적으로 구비되며 서로 이격될 수 있다.Here, the shunt barrier layer provided in the first solar cell and the shunt barrier layer provided in the second solar cell may be independently provided in the respective solar cells, and may be spaced apart from each other.

여기서, 인터커넥터는 제1 태양 전지의 제1 전극 및 제2 태양 전지의 제2 전극에 도전성 재질의 인터커넥터 연결재에 의해 접속되며, 제1 태양 전지 및 제2 태양 전지 각각에서, 션트 방지층의 위치는 인터커넥터 연결재의 위치보다 각 태양 전지의 바깥쪽에 위치할 수 있다.Here, the interconnector is connected to the first electrode of the first solar cell and the second electrode of the second solar cell by an interconnecting connector made of an electrically conductive material, and in each of the first solar cell and the second solar cell, May be located outside of each solar cell relative to the location of the interconnector connector.

또한, 본 발명에 따른 태양 전지의 다른 일례는 반도체 기판; 반도체 기판에 형성되는 에미터부; 반도체 기판의 후면에 형성되며, 에미터부에 연결되는 복수의 제1 전극; 반도체 기판의 후면에 제1 전극과 이격되어 나란하게 형성되며, 반도체 기판에 연결되는 복수의 제2 전극; 복수의 제1 전극과 연결되는 제1 보조 전극과, 복수의 제2 전극과 연결되는 제2 보조 전극을 포함하는 절연성 부재;를 포함하고, 절연성 부재와 반도체 기판은 각각 낱개로 접속되어 하나의 일체형 개별소자를 형성하며, 서로 인접하는 태양 전지를 연결하는 인터커넥터가 접속하는 부분의 주변에는 절연성 재질의 션트 방지층이 더 형성된다.Another example of the solar cell according to the present invention includes a semiconductor substrate; An emitter section formed on the semiconductor substrate; A plurality of first electrodes formed on a rear surface of the semiconductor substrate and connected to the emitter; A plurality of second electrodes formed on a rear surface of the semiconductor substrate so as to be spaced apart from the first electrodes and connected to the semiconductor substrate; And an insulating member including a first auxiliary electrode connected to the plurality of first electrodes and a second auxiliary electrode connected to the plurality of second electrodes, wherein the insulating member and the semiconductor substrate are connected to each other, And a shunt prevention layer made of an insulating material is further formed in the periphery of the portion to which the interconnecting interconnecting solar cells are connected.

여기서, 제1 보조 전극 및 제2 보조 전극 각각은 제1 방향으로 서로 이격되어 연장되고, 제1 보조 전극은 제1 방향으로 연장되는 끝단에 제1 방향과 교차되는 제2 방향으로 뻗어 있는 제1 보조 전극 패드;를 더 구비하고, 제2 보조 전극은 제1 방향으로 연장되는 끝단에 제2 방향으로 뻗어 있는 제2 보조 전극 패드;를 더 구비할 수 있다.Here, the first auxiliary electrode and the second auxiliary electrode extend apart from each other in the first direction, and the first auxiliary electrode includes a first electrode extending in the first direction and a second electrode extending in the second direction crossing the first direction, The second auxiliary electrode may further include a second auxiliary electrode pad extending in a second direction at an end extending in the first direction.

이와 같은 경우, 션트 방지층은 제2 보조 전극 패드와 제1 보조 전극 사이 및 제2 보조 전극 패드와 제1 전극 사이에 형성될 수 있다.In this case, the shunt prevention layer may be formed between the second auxiliary electrode pad and the first auxiliary electrode, and between the second auxiliary electrode pad and the first electrode.

아울러, 복수의 제1 전극과 제1 보조 전극 사이, 및 복수의 제2 전극과 제2 보조 전극 사이는 도전성의 전극 연결재에 의해 서로 전기적으로 연결될 수 있다.In addition, the plurality of first electrodes and the first auxiliary electrode, and the plurality of second electrodes and the second auxiliary electrode may be electrically connected to each other by a conductive electrode connector.

또한, 복수의 제1 전극과 제2 전극 사이, 및 복수의 제1 보조 전극과 제2 보조 전극 사이에는 절연층이 형성될 수 있다.In addition, an insulating layer may be formed between the plurality of first electrodes and the second electrode, and between the plurality of first auxiliary electrodes and the second auxiliary electrode.

이때, 션트 방지층의 재질은 절연층의 재질과 동일하거나 다를 수 있다.At this time, the material of the shunt prevention layer may be the same as or different from that of the insulating layer.

또한, 본 발명에 따른 태양 전지 모듈의 일례는 전술한 태양 전지의 구조를 갖는 제1 태양 전지와 제2 태양 전지; 및 제1 태양 전지와 제2 태양 전지를 전기적으로 서로 연결하는 인터커넥터;를 포함한다.Further, an example of a solar cell module according to the present invention is a solar cell module comprising: a first solar cell and a second solar cell having the structure of the solar cell described above; And an interconnect connector electrically connecting the first solar cell and the second solar cell to each other.

여기서, 태양 전지 모듈은 인터커넥터에 의해 제1 태양 전지 및 제2 태양 전지가 서로 연결되는 셀 스트링의 전면 위에 위치하는 전면 유리 기판; 전면 유리 기판과 셀 스트링 사이에 위치하는 상부 봉지재; 셀 스트링의 후면에 위치하는 하부 봉지재; 및 하부 봉지재의 후면에 위치하는 후면 시트;를 더 포함할 수 있다.Here, the solar cell module includes a front glass substrate positioned above a front surface of a cell string, to which the first solar cell and the second solar cell are connected by the interconnector; An upper encapsulant positioned between the front glass substrate and the cell string; A lower encapsulant located on the back side of the cell string; And a back sheet positioned on a rear surface of the lower encapsulant.

여기서, 제1 태양 전지에 구비되는 션트 방지층과 제2 태양 전지에 구비되는 션트 방치층은 각각의 태양 전지에 독자적으로 구비되며 서로 이격될 수 있다. Here, the shunt barrier layer provided in the first solar cell and the shunt barrier layer provided in the second solar cell may be independently provided in the respective solar cells, and may be spaced apart from each other.

이와 같이 본 발명에 따른 태양 전지는 인터커넥터가 접속하는 부분의 주변에 절연성의 션트 방지층을 형성함으로써, 인터커넥터와 반도체 기판 또는 원하지 않는 전극과의 단락을 방지할 수 있다.As described above, the solar cell according to the present invention can prevent the short-circuit between the interconnector and the semiconductor substrate or the undesired electrode by forming the insulating shunt prevention layer around the portion to which the interconnector is connected.

아울러, 이와 같은 션트 방지층이 형성된 태양 전지를 사용함으로써, 태양 전지 모듈 제조 공정에서 수율을 보다 향상시킬 수 있다.In addition, by using the solar cell having such a shunt prevention layer, the yield in the solar cell module manufacturing process can be further improved.

도 1은 본 발명의 일례에 따른 태양 전지의 일부 사시도의 일례이다.
도 2은 도 1에 도시한 태양 전지를 3-3선을 따라 잘라 도시한 단면도이다.
도 3a 내지 도 3c는 도 1 및 도 2에 도시된 본 발명에 따른 태양 전지 구조에서 션트 방지층의 다양한 예를 설명하기 위한 도이다.
도 4의 (a)는 션트 방지층이 각각의 태양 전지에 형성된 상태에서 인터커넥터가 연결된 상태를 반도체 기판의 후면에서 바라본 것이고, 도 4의 (b)는 도 4의 (a)에서 4(b)-4(b) 라인에 따른 단면도이다.
도 5 및 도 6은 본 발명에 따른 태양 전지 구조에서 제1 전극 패드나 제2 전극 패드가 복수 개인 경우, 션트 방지층의 다양한 일례를 설명하기 위한 도이다.
도 7은 도 5 및 도 6에 복수 개의 제1 전극 패드나 제2 전극 패드를 구비한 태양 전지를 인터커넥터로 연결한 일례를 도시한 것이다.
도 8은 본 발명에 따른 션트 방지층이 형성된 태양 전지가 적용된 태양 전지 모듈의 일례를 설명하기 위한 도이다.
도 9는 본 발명의 일례에 따른 태양 전지의 일부 사시도의 다른 일례이다.
도 10은 도 9에 도시한 태양 전지를 10-10 라인에 따른 단면도이다.
도 11은 도 9 및 도 10에서 설명한 태양 전지에서 각각 낱개로 접속될 반도체 기판과 절연성 부재 및 션트 방지층에 관한 일례를 설명하기 위한 도이다.
도 12는 도 11에 도시된 반도체 기판(110)과 절연성 부재를 서로 접속시킨 상태에서 션트 방지층의 위치에 대해 설명하기 위한 도다.
도 13a는 도 12에서 13a-13a 라인의 단면을 도시한 것이고, 도 13b는 도 12에서 13b-13b 라인의 단면을 도시한 것이고, 도 13c는 12에서 13c-13c 라인의 단면을 도시한 것이다.
도 14는 반도체 기판과 절연성 부재가 일체로 접속되어 하나의 개별 소자로 형성된 태양 전지가 적용된 태양 전지 모듈의 일례에 대해서 설명한다.
1 is an example of a partial perspective view of a solar cell according to an example of the present invention.
FIG. 2 is a cross-sectional view of the solar cell shown in FIG. 1 cut along line 3-3.
FIGS. 3A to 3C are views for explaining various examples of the shunt prevention layer in the solar cell structure according to the present invention shown in FIGS. 1 and 2.
4 (a) is a rear view of the semiconductor substrate in a state where the shunt prevention layer is formed in each solar cell, and FIG. 4 (b) 4 (b). Fig.
5 and 6 are views for explaining various examples of the shunt prevention layer when a plurality of first electrode pads or second electrode pads are provided in the solar cell structure according to the present invention.
FIG. 7 illustrates an example in which a solar cell having a plurality of first electrode pads and a plurality of second electrode pads are interconnected by an interconnector.
8 is a view for explaining an example of a solar cell module to which a solar cell having a shunt prevention layer according to the present invention is applied.
9 is another example of a perspective view of a solar cell according to an example of the present invention.
10 is a cross-sectional view of the solar cell shown in FIG. 9 along line 10-10.
FIG. 11 is a view for explaining an example of a semiconductor substrate, an insulating member and a shunt prevention layer to be individually connected to each other in the solar cell shown in FIGS. 9 and 10. FIG.
12 is a view for explaining the position of the shunt prevention layer in a state where the semiconductor substrate 110 and the insulating member shown in Fig. 11 are connected to each other.
FIG. 13A is a cross-sectional view taken along line 13A-13A in FIG. 12, FIG. 13B is a cross-sectional view taken along line 13B-13B in FIG. 12, and FIG. 13C is a cross-sectional view taken along line 12C-13C.
14 illustrates an example of a solar cell module to which a solar cell formed by a single element and a semiconductor substrate and an insulating member are integrally connected.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 부여하였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention in the drawings, portions not related to the description are omitted, and like reference numerals are given to similar portions throughout the specification.

이하에서, 전면이라 함은 직사광이 입사되는 반도체 기판의 일면 또는 전면 유리 기판의 일면 일 수 있으며, 후면이라 함은 직사광이 입사되지 않거나, 직사광이 아닌 반사광이 입사될 수 있는 반도체 기판 및 전면 유리 기판의 일면의 반대면일 수 있다.Hereinafter, the front surface may be a surface of a semiconductor substrate or a front surface of a front glass substrate to which direct light is incident, and the rear surface may be a surface of a semiconductor substrate on which direct light is not incident, The opposite side of one side of the first side.

이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 태양전지 및 태양 전지 모듈에 대하여 설명한다.Hereinafter, a solar cell and a solar cell module according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 1 및 도 2은 본 발명에 따른 태양 전지의 일례를 설명하기 위한 도이다.1 and 2 are views for explaining an example of a solar cell according to the present invention.

도 1은 본 발명의 일례에 따른 태양 전지의 일부 사시도의 일례이고, 도 2은 도 1에 도시한 태양 전지를 2-2선을 따라 잘라 도시한 단면도이다.FIG. 1 is an example of a partial perspective view of a solar cell according to an example of the present invention, and FIG. 2 is a sectional view cut along the line 2-2 of the solar cell shown in FIG.

도 1 및 도 2를 참고로 하면, 본 발명에 따른 태양 전지의 일례는 반도체 기판(110), 반사 방지막(130), 에미터부(121), 후면 전계부(back surface field;BSF, 172), 제1 전극(C141) 및 제2 전극(C142)을 포함할 수 있다.1 and 2, an example of a solar cell according to the present invention includes a semiconductor substrate 110, an antireflection film 130, an emitter 121, a back surface field (BSF) 172, And may include a first electrode C141 and a second electrode C142.

여기서, 반사 방지막(130)과 후면 전계부(172)는 생략될 수도 있으며, 아울러, 반사 방지막(130)과 빛이 입사되는 반도체 기판(110) 사이에 위치하며, 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 높은 농도로 함유된 불순물부인 전면 전계부(미도시)를 더 구비하는 것도 가능하다.The antireflection film 130 and the backside electrical conductor 172 may be omitted and may be disposed between the antireflection film 130 and the semiconductor substrate 110 on which the light is incident, (Not shown), which is an impurity portion containing impurities of a higher concentration than that of the semiconductor substrate 110, may be further included.

이하에서는 도 1 및 도 2에 도시된 바와 같이 반사 방지막(130)과 후면 전계부(172)가 포함된 것을 일례로 설명한다.Hereinafter, as shown in FIGS. 1 and 2, an anti-reflection film 130 and a rear electric conductor 172 are included.

반도체 기판(110)은 제1 도전성 타입, 예를 들어 n형 도전성 타입의 실리콘으로 이루어진 반도체 기판(110)일 수 있다. 이와 같은 반도체 기판(110)은 실리콘 재질로 형성되는 웨이퍼에 제1 도전성 타입의 불순물이 도핑되어 형성될 수 있다. The semiconductor substrate 110 may be a semiconductor substrate 110 of a first conductivity type, for example, n-type conductivity type silicon. The semiconductor substrate 110 may be formed by doping a first conductivity type impurity into a wafer formed of a silicon material.

이러한 반도체 기판(110)의 상부 표면은 텍스처링되어 요철면인 텍스처링 표면(textured surface)을 가진다. 반사 방지막(130)은 반도체 기판(110)의 입사면 상부에 위치하며, 한층 또는 복수층으로 이루어질 수 있으며, 수소화된 실리콘 질화막(SiNx:H) 등으로 이루어질 수 있다. 아울러, 추가적으로 반도체 기판(110)의 전면에 전면 전계부 등이 더 형성되는 것도 가능하다. The upper surface of the semiconductor substrate 110 is textured to have a textured surface that is an uneven surface. The antireflection film 130 is disposed on the upper surface of the semiconductor substrate 110. The antireflection film 130 may be a single layer or a plurality of layers and may be formed of a hydrogenated silicon nitride film (SiNx: H) or the like. In addition, it is also possible that a front electric part or the like is further formed on the entire surface of the semiconductor substrate 110.

에미터부(121)는 전면과 마주보고 있는 반도체 기판(110)의 후면 내에 서로 이격되어 위치하며, 서로 나란한 방향으로 뻗어 있다. 이와 같은 에미터부(121)는 복수 개일 수 있으며, 복수의 에미터부(121)는 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입일 수 있다.The emitter portions 121 are spaced apart from each other in the rear surface of the semiconductor substrate 110 facing the front surface, and extend in a direction parallel to each other. The plurality of emitter portions 121 may be a second conductive type which is opposite to the conductive type of the semiconductor substrate 110.

이와 같은 복수의 에미터부(121)는 결정질 실리콘 반도체 기판(110)의 도전성 타입과 반대인 제2 도전성 타입인 p형의 불순물이 확산 공정을 통하여 고농도로 함유되어 형성될 수 있다.The plurality of emitter portions 121 may be formed by doping a p-type impurity of a second conductivity type opposite to the conductivity type of the crystalline silicon semiconductor substrate 110 at a high concentration through a diffusion process.

후면 전계부(172)는 반도체 기판(110)의 후면 내부에 복수 개가 위치할 수 있으며, 복수의 에미터부(121)와 나란한 방향으로 이격되어 형성되며 복수의 에미터부(121)와 동일한 방향으로 뻗어 있다. 따라서, 도 1 및 도 2에 도시한 것처럼, 반도체 기판(110)의 후면에서 복수의 에미터부(121)와 복수의 후면 전계부(172)는 교대로 위치한다.The plurality of emitter portions 121 may be disposed in the same direction as the plurality of emitter portions 121. The plurality of emitter portions 121 may be spaced apart from each other in a direction parallel to the emitter portions 121, have. Therefore, as shown in FIGS. 1 and 2, a plurality of emitter portions 121 and a plurality of rear electric sections 172 are alternately arranged on the rear surface of the semiconductor substrate 110.

복수의 후면 전계부(172)는 반도체 기판(110)과 동일한 도전성 타입의 불순물이 반도체 기판(110)보다 고농도로 함유한 불순물, 예를 들어 n++ 부이다. 이와 같은 복수의 후면 전계부(172)는 결정질 실리콘 반도체 기판(110)과 동일한 도전성 타입의 불순물(n++)이 확산 공정을 통하여 고농도로 함유되어 형성될 수 있다. The plurality of rear electric fields 172 are impurities, for example, n ++ parts, which contain impurities of the same conductivity type as that of the semiconductor substrate 110 at a higher concentration than the semiconductor substrate 110. The plurality of rear electric field sections 172 may be formed by doping impurity (n ++) of the same conductivity type as that of the crystalline silicon semiconductor substrate 110 through a diffusion process at a high concentration.

제1 전극(C141)은 에미터부(121)와 각각 물리적 및 전기적으로 연결되어 에미터부(121)를 따라서 연장된다. The first electrode C141 is physically and electrically connected to the emitter section 121 and extends along the emitter section 121, respectively.

이와 같은 제1 전극(C141)은 복수의 제1 핑거 전극(미도시)과 제1 전극 패드(미도시)를 포함할 수 있다. 이에 대한 상세한 설명은 도 3a이하에서 후술한다.The first electrode C141 may include a plurality of first finger electrodes (not shown) and a first electrode pad (not shown). A detailed description thereof will be described later with reference to FIG. 3A.

또한, 복수의 제2 전극(C142)은 후면 전계부(172)를 통하여 반도체 기판(110)과 각각 물리적 및 전기적으로 연결되어 복수의 후면 전계부(172)를 따라서 연장된다. The plurality of second electrodes C142 are physically and electrically connected to the semiconductor substrate 110 through the rear electric section 172 and extend along the plurality of rear electric sections 172, respectively.

여기서, 반도체 기판(110)의 후면 상에서 제1 전극(C141)과 제2 전극(C142)은 서로 물리적으로 이격되어, 전기적으로 격리되어 있다.Here, on the rear surface of the semiconductor substrate 110, the first electrode C141 and the second electrode C142 are physically separated from each other and electrically isolated.

이와 같은 제2 전극(C142)은 복수의 제2 핑거 전극(미도시)과 제2 전극 패드(미도시)를 포함할 수 있다. 이에 대한 상세한 설명은 도 3a이하에서 후술한다.The second electrode C142 may include a plurality of second finger electrodes (not shown) and a second electrode pad (not shown). A detailed description thereof will be described later with reference to FIG. 3A.

따라서, 에미터부(121) 상에 형성된 제1 전극(C141)은 해당 에미터부(121)쪽으로 이동한 전하, 예를 들어, 정공을 수집하고, 후면 전계부(172) 상에 형성된 제2 전극(C142)은 해당 후면 전계부(172)쪽으로 이동한 전하, 예를 들어, 전자를 수집할 수 있다. The first electrode C141 formed on the emitter section 121 collects charges, for example, holes, which have migrated toward the emitter section 121, and the second electrode C141 formed on the rear electric section 172 C142 may collect electrons, e. G., Electrons, that have migrated toward the backside electrical portion 172. [

이와 같은 구조로 제조된 본 발명에 따른 태양 전지에서 제1 전극(C141)을 통하여 수집된 정공과 제2 전극(C142)을 통하여 수집된 전자는 외부의 회로 장치를 통하여 외부 장치의 전력으로 이용될 수 있다.The holes collected through the first electrode (C141) and the electrons collected through the second electrode (C142) in the solar cell according to the present invention manufactured using the above structure are used as electric power of the external device through the external circuit device .

이와 같이 후면 접합 구조의 태양 전지의 동작은 다음과 같다.The operation of the solar cell with the rear-bonding structure is as follows.

태양 전지로 빛이 조사되어 반사 방지막(130)을 통과하여 반도체 기판(110)으로 입사되면 빛 에너지에 의해 반도체 기판(110)에서 전자-정공 쌍이 발생한다. When a light is irradiated to the solar cell and is incident on the semiconductor substrate 110 through the antireflection film 130, electron-hole pairs are generated in the semiconductor substrate 110 due to light energy.

이들 전자-정공 쌍은 반도체 기판(110)과 에미터부(121)의 p-n 접합에 의해 서로 분리되어 정공은 p형의 도전성 타입을 갖는 복수의 에미터부(121)쪽으로 이동하고, 전자는 n형의 도전성 타입을 갖는 복수의 후면 전계부(172)쪽으로 이동하여, 각각 제1 전극(C141)과 에 제2 전극(C142)에 의해 수집된다. 이러한 제1 전극(C141)과 에 제2 전극(C142)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.These electron-hole pairs are separated from each other by the pn junction of the semiconductor substrate 110 and the emitter section 121, and the holes move toward the plurality of emitter sections 121 having the p-type conductivity type, And are collected by the first electrode (C141) and the second electrode (C142), respectively. When the first electrode (C141) and the second electrode (C142) are connected to each other by a conductor, a current flows and is used as electric power from the outside.

지금까지는 반도체 기판(110)이 단결정 실리콘 반도체 기판(110)이고, 에미터부(121)와 후면 전계부(172)가 확산 공정을 통하여 형성된 경우를 예로 설명하였다.The case where the semiconductor substrate 110 is the single crystal silicon semiconductor substrate 110 and the emitter portion 121 and the back surface electric portion 172 are formed through the diffusion process has been described as an example.

그러나, 이와 다르게 비정질 실리콘 재질로 형성된 에미터부(121)와 후면 전계부(172)가 결정질 반도체 기판(110)과 접합하는 이종 접합 태양 전지나, 에미터부(121)가 반도체 기판(110)의 전면에 위치하고, 반도체 기판(110)에 형성된 복수의 비아홀을 통해 반도체 기판(110)의 후면에 형성된 제1 전극(C141)과 연결되는 구조의 태양 전지에서도 본 발명이 동일하게 적용될 수 있다.Alternatively, the heterojunction solar cell in which the emitter layer 121 and the rear electric layer 172 formed of an amorphous silicon material are bonded to the crystalline semiconductor substrate 110, or the emitter layer 121 is formed on the front surface of the semiconductor substrate 110 And is connected to the first electrode C141 formed on the rear surface of the semiconductor substrate 110 through a plurality of via holes formed in the semiconductor substrate 110, the present invention can be similarly applied.

이와 같은 구조를 갖는 태양 전지는 인터커넥터에 의해 서로 인접하는 태양 전지를 연결할 수 있으며, 이에 따라 복수 개의 태양 전지가 직렬로 연결될 수 있다.A solar cell having such a structure can interconnect solar cells adjacent to each other by an interconnector, and thus a plurality of solar cells can be connected in series.

한편, 이와 같은 구조에서 본 발명에 따른 태양 전지는 전술한 제1 전극(C141) 및 제2 전극(C142) 각각의 후면 중에서 인터커넥터가 접속하는 부분의 주변에는 절연성 재질의 션트 방지층(미도시)이 더 형성될 수 있다. 보다 구체적으로 설명하면 다음과 같다.In this structure, the solar cell according to the present invention has a shunt prevention layer (not shown) made of an insulating material around a portion of the rear surface of each of the first electrode C141 and the second electrode C142, Can be formed. More specifically, it is as follows.

도 3a 내지 도 3c는 도 1 및 도 2에 도시된 본 발명에 따른 태양 전지 구조에서 션트 방지층(ASB)의 다양한 예를 설명하기 위한 도이다.FIGS. 3A to 3C are views for explaining various examples of the shunt prevention layer ASB in the solar cell structure according to the present invention shown in FIGS. 1 and 2.

도 3a의 (a)는 본 발명에 따른 제1 전극(C141) 및 제2 전극(C142)의 패턴과 션트 방지층(ASB)의 제1 실시예 설명하기 위한 도이고, 도 3a의 (b)는 도 3a의 (a)에서 3a(b)-3a(b) 라인에 따른 단면에 인터커넥터(IC)가 연결된 도이다.3A is a view for explaining a first embodiment of the pattern of the first electrode C141 and the second electrode C142 and the shunt prevention layer ASB according to the present invention, (IC) connected to a cross section taken along the line 3a (b) -3a (b) in FIG. 3A.

도 3b의 (a)는 본 발명에 따른 션트 방지층(ASB)의 제2 실시예 설명하기 위한 도이고, 도 3b의 (b)는 도 3b의 (a)에서 3b(b)-3b(b) 라인에 따른 단면에 인터커넥터(IC)가 연결된 도이다.3B is a view for explaining a second embodiment of the shunt prevention layer ASB according to the present invention, and FIG. 3B is a sectional view taken along the line 3b (b) - 3b (b) And an interconnector (IC) is connected to the cross section along the line.

도 3c의 (a)는 본 발명에 따른 션트 방지층(ASB)의 제3 실시예 설명하기 위한 도이고, 도 3c의 (b)는 도 3c의 (a)에서 3c(b)-3c(b) 라인에 따른 단면에 인터커넥터(IC)가 연결된 도이다.FIG. 3C is a view for explaining a third embodiment of the shunt prevention layer ASB according to the present invention, and FIG. 3C is a sectional view taken along the line 3c (b) - 3c (b) And an interconnector (IC) is connected to the cross section along the line.

도 3a 내지 도 3c의 각각의 도면 (a)에 도시된 바와 같이, 도 1 및 도 2에 도시된 본 발명에 따른 태양 전지에서 반도체 기판(110)의 후면에 배치되는 제1 전극(C141)은 복수의 제1 핑거 전극(C141F)과 제1 전극 패드(C141P)를 포함할 수 있다. As shown in each of FIGS. 3A to 3C, the first electrode C141 disposed on the rear surface of the semiconductor substrate 110 in the solar cell according to the present invention shown in FIGS. 1 and 2 And may include a plurality of first finger electrodes C141F and a first electrode pad C141P.

여기서, 복수의 제1 핑거 전극(C141F)은 반도체 기판(110)의 후면에 복수의 에미터부(121)를 따라 서로 이격되어 형성될 수 있다. 따라서, 복수의 에미터부(121)가 제1 방향(x)을 따라 형성된 경우, 제1 핑거 전극(C141F)도 제1 방향(x)을 따라 형성될 수 있으며, 복수의 에미터부(121)가 제2 방향(y)을 따라 형성된 경우, 제1 핑거 전극(C141F)도 제2 방향(y)을 따라 형성될 수 있다.Here, the plurality of first finger electrodes C141F may be spaced apart from each other along the plurality of emitter portions 121 on the rear surface of the semiconductor substrate 110. The first finger electrode C141F may also be formed along the first direction x when the plurality of emitter portions 121 are formed along the first direction x and the plurality of emitter portions 121 may be formed along the first direction x. When formed along the second direction y, the first finger electrode C141F may also be formed along the second direction y.

제1 전극 패드(C141P)는 반도체 기판(110)의 후면 끝단에 복수의 제1 핑거 전극(C141F)과 교차하는 제2 방향(y)으로 형성되어, 일측이 복수의 제1 전극(C141) 핑거에 공통으로 연결되며, 타측이 인터커넥터(IC)에 연결될 수 있다.The first electrode pad C141P is formed at a rear end of the semiconductor substrate 110 in a second direction y intersecting with a plurality of first finger electrodes C141F and one end of the first electrode pad C141P is connected to a plurality of first electrodes C141, And the other end thereof may be connected to the interconnector (IC).

아울러, 반도체 기판(110)의 후면에 배치되는 제2 전극(C142)도 복수의 제2 핑거 전극(C142)과 제2 전극 패드(C142P)를 포함할 수 있다. The second electrode C142 disposed on the rear surface of the semiconductor substrate 110 may include a plurality of second finger electrodes C142 and a second electrode pad C142P.

여기서, 복수의 제2 핑거 전극(C142)은 반도체 기판(110)의 후면에 복수의 후면 전계부(172)를 따라 서로 이격되어 형성될 수 있다. 따라서, 복수의 후면 전계부(172)가 제1 방향(x)으로 형성된 경우, 제2 핑거 전극(C142)은 복수의 제1 전극(C141)과 이격되어 제1 방향(x)으로 형성될 수 있으며, 복수의 후면 전계부(172)가 제2 방향(y)으로 형성된 경우, 복수의 제2 핑거 전극(C142)은 복수의 제1 전극(C141)과 이격되어 제2 방향(y)으로 형성될 수 있다.Here, the plurality of second finger electrodes C142 may be formed on the rear surface of the semiconductor substrate 110 along the plurality of rear electric fields 172. The second finger electrode C142 may be spaced apart from the first electrodes C141 and may be formed in the first direction x when the plurality of rear electric fields 172 are formed in the first direction x. The plurality of second finger electrodes C142 are spaced apart from the plurality of first electrodes C141 so as to be formed in the second direction y, .

제2 전극 패드(C142P)는 반도체 기판(110)의 후면 끝단에 복수의 제2 핑거 전극(C142)과 교차하는 제2 방향(y)으로 형성되어, 일측이 복수의 제2 전극(C142) 핑거에 공통으로 연결되며, 타측이 인터커넥터(IC)에 연결될 수 있다.The second electrode pad C142P is formed at a rear end of the semiconductor substrate 110 in a second direction y intersecting the plurality of second finger electrodes C142, And the other end thereof may be connected to the interconnector (IC).

이와 같이, 본 발명에 따른 태양 전지의 제1 전극(C141)이 복수의 제1 핑거 전극(C141F)과 제1 전극 패드(C141P)를 포함하고, 제2 전극(C142)이 복수의 제2 핑거 전극(C142)과 제2 전극 패드(C142P)를 포함할 수 있다.As described above, the first electrode C141 of the solar cell according to the present invention includes a plurality of first finger electrodes C141F and a first electrode pad C141P, and the second electrode C142 includes a plurality of second fingers C141F, And may include an electrode C142 and a second electrode pad C142P.

여기서, 제1 전극 패드(C141P)의 폭(WP1)이나 제2 전극 패드(C142P)의 폭(WP2)은 수 mm(예를 들어, 2mm ~ 3mm)로 매우 협소할 수 있으며, 제1 전극 패드(C141P)와 제2 핑거 전극(C142) 사이의 간격(DPF1)이나 제2 전극 패드(C142P)와 제1 핑거 전극(C141F) 사이의 간격(DPF2)도 수 mm로 매우 협소할 수 있다.Here, the width WP1 of the first electrode pad C141P and the width WP2 of the second electrode pad C142P may be very narrow to several millimeters (for example, 2 mm to 3 mm) The interval DPF1 between the second finger electrode C141P and the second finger electrode C142 and the interval DPF2 between the second electrode pad C142P and the first finger electrode C141F may be very narrow.

여기서, 인터커넥터(IC)는 서로 인접한 태양 전지를 연결하기 위해, 도 3a 내지 도 3c의 각각의 도면 (b)에 도시된 바와 같이, 제1 전극 패드(C141P) 및 제2 전극 패드(C142P) 위에 접속될 수 있다.Here, the interconnector IC includes a first electrode pad C141P and a second electrode pad C142P, as shown in each of FIGS. 3A to 3C, for connecting adjacent solar cells. .

이와 같은 경우, 접착력을 향상시키고, 접촉 저항을 최소화하기 위해 솔더(solder)와 같은 도전성 재질의 인터커넥터 연결재(ICA)를 이용하여 인터커넥터(IC)와 제1 전극 패드(C141P) 및 제2 전극 패드(C142P)를 접착시킬 수 있다. In this case, in order to improve the adhesive force and minimize the contact resistance, the inter-connector IC, the first electrode pad C141P, and the second electrode C141P are formed by using an ICA of a conductive material such as a solder, The pad C142P can be bonded.

그러나, 인터커넥터(IC)를 태양 전지에 접속하는 과정 중에, 인터커넥터 연결재(ICA)가 넓게 퍼지면서, 매우 협소한 제1 전극 패드(C141P)의 폭(WP1)이나 제2 전극 패드(C142P)의 폭(WP2)을 넘어서, 인터커넥터(IC)와 반도체 기판(110) 사이가 단락될 수 있다. However, during the process of connecting the interconnector (IC) to the solar cell, the width (WP1) of the first electrode pad (C141P) and the width of the second electrode pad (C142P) The interconnector IC and the semiconductor substrate 110 may be short-circuited beyond the width WP2.

아울러, 인터커넥터(IC)와 제1 전극 패드(C141P)가 연결된 경우, 원하지 않게 제1 전극 패드(C141P)와 제2 핑거 전극(C142)이 인터커넥터 연결재(ICA)에 의해 단락되거나, 인터커넥터(IC)와 제2 전극 패드(C142P)가 연결된 경우, 원하지 않게 제2 전극 패드(C142P)와 제1 핑거 전극(C141F)이 인터커넥터 연결재(ICA)에 의해 단락될 수 있다.In addition, when the interconnection IC and the first electrode pad C141P are connected, the first electrode pad C141P and the second finger electrode C142 may be short-circuited by the inter-connector connector ICA, The second electrode pad C142P and the first finger electrode C141F may be short-circuited by the inter-connector connector ICA when the first electrode pad IC and the second electrode pad C142P are connected unintentionally.

그러나, 본 발명과 같이, 제1 전극(C141) 및 제2 전극(C142) 각각의 후면 중에서, 인터커넥터(IC)가 접속하는 부분의 주변에는 절연성 재질의 션트 방지층(ASB)이 더 형성된 경우, 전술한 인터커넥터(IC) 연결시 발생할 수 있는 단락 문제를 방지할 수 있다.However, when the shunt prevention layer ASB of the insulating material is further formed around the portion of the rear surface of each of the first electrode C141 and the second electrode C142 to which the interconnector IC is connected as in the present invention, It is possible to prevent a short circuit problem that may occur in connection of the above-described inter connector (IC).

이와 같은 션트 방지층(ASB)은 각각의 제1 전극(C141) 및 제2 전극(C142)에 인터커넥터(IC)가 접속하는 부분의 둘레 중 적어도 한 부분에 형성될 수 있다.Such a shunt prevention layer ASB may be formed on at least one portion of the periphery of a portion to which the interconnector IC is connected to each of the first electrode C141 and the second electrode C142.

보다 구체적으로, 션트 방지층(ASB)은 인터커넥터(IC)가 접속하기 위해 제1 전극(C141) 및 제2 전극(C142)과 중첩되는 부분의 둘레 중에서, (1) 제1 전극(C141) 의 후면 중에서 인터커넥터(IC)가 접속하는 부분과 반도체 기판(110)의 끝단 사이 또는 제2 전극(C142) 의 후면 중에서 인터커넥터(IC)가 접속하는 부분과 반도체 기판(110)의 끝단 사이에 형성될 수 있으며, (2) 인터커넥터(IC)와 접속하는 부분과 제1 전극(C141) 사이, 또는 인터커넥터(IC)와 접속하는 부분과 제2 전극(C142) 사이에 위치할 수 있고, 이때, 제1 전극(C141)과 제2 전극(C142) 사이 공간에 노출되는 반도체 기판(110)의 후면 위에 형성되는 것도 가능하다. 아울러, (3) 션트 방지층(ASB)은 전술한 (1) 및 (2)의 경우에 의해 형성된 션트 방지층(ASB)의 양끝단에 연결되어 형성될 수도 있다.More specifically, the shunt prevention layer ASB is formed in the circumference of a portion overlapping the first electrode C141 and the second electrode C142 for the connection of the inter connector IC, (1) (IC) is connected between the portion of the rear surface to which the interconnector (IC) is connected and the end of the semiconductor substrate 110 or the rear surface of the second electrode C142 and the end of the semiconductor substrate 110 (2) between the portion to be connected to the interconnector (IC) and the first electrode (C141) or between the portion to be connected to the interconnector (IC) and the second electrode (C142) , Or on the rear surface of the semiconductor substrate 110 exposed in the space between the first electrode (C141) and the second electrode (C142). (3) The shunt prevention layer ASB may be connected to both ends of the shunt prevention layer ASB formed by the above-described cases (1) and (2).

이를 보다 구체적으로 설명하면 다음과 같다.This will be described in more detail as follows.

먼저 전술한 (1)의 경우, 도 3a의 (a) 및 (b)에 도시된 바와 같이, 션트 방지층(ASB)은 제1 전극 패드(C141P) 및 제2 전극 패드(C142P) 각각의 후면 위에서 인터커넥터(IC)가 접속하는 부분(즉, 인터커넥터 연결재(ICA)가 위치하는 부분)과 반도체 기판(110)의 끝단 사이에 제2 방향(y)으로 길게 형성될 수 있다.이와 같은 션트 방지층(ASB)의 두께(TASB)는 5㎛ ~ 15㎛, 폭(WASB)은 100㎛ ~ 500㎛ 사이로 형성될 수 있으며, 션트 방지층(ASB)의 재질은 절연성 재질이면 충분하고, 일례로, 션트 방지층(ASB)의 재질은 Oxide나 고분자 수지 재질을 포함할 수 있다.3A, the shunt prevention layer ASB is formed on the rear surface of each of the first electrode pad C141P and the second electrode pad C142P. In the case of (1), as shown in FIGS. 3A and 3B, May be formed to be elongated in the second direction y between a portion to which the inter connector IC is connected (that is, a portion where the inter-connector connector ICA is located) and an end of the semiconductor substrate 110. [ The thickness TASB of the shunt prevention layer ASB may be 5 占 퐉 to 15 占 퐉 and the width WASB of the shunt prevention layer ASB may be 100 占 퐉 to 500 占 퐉. (ASB) material may include oxide or polymer resin material.

이에 따라, 도 3a의 (b)에 도시된 바와 같이, 인터커넥터(IC)가 전도성 재질의 인터커넥터 연결재(ICA)에 의해 제1 전극 패드(C141P) 및 제2 전극 패드(C142P) 각각에 접속할 때에, 션트 방지층(ASB)은 인터커넥터 연결재(ICA)가 각각의 제1 전극 패드(C141P) 및 제2 전극 패드(C142P) 밖으로 흘러내려 반도체 기판(110)과 단락되는 것을 방지할 수 있다.따라서, 이와 같은 태양 전지를 적용하는 태양 전지 모듈은 션트 방지층(ASB)의 위치가 인터커넥터 연결재(ICA)의 위치보다 태양 전지의 바깥쪽, 즉 반도체 기판(110)의 끝단에 더 가까이 위치할 수 있다.Thus, as shown in FIG. 3A, the interconnector IC is connected to the first electrode pad C141P and the second electrode pad C142P by an interconnecting connector ICA of a conductive material The shunt prevention layer ASB can prevent the interconnection connector ICA from flowing out of each of the first electrode pad C141P and the second electrode pad C142P and shorting to the semiconductor substrate 110. Therefore, , The solar cell module to which such a solar cell is applied may be positioned so that the position of the shunt prevention layer ASB is closer to the outer side of the solar cell, that is, the end of the semiconductor substrate 110, than the position of the IC connector .

다음, 전술한 (2)의 경우, 도 3b의 (a) 및 (b)에 도시된 바와 같이, 션트 방지층(ASB)은 제1 전극 패드(C141P)의 후면 위에서 인터커넥터(IC)와 접속하는 부분(즉, 인터커넥터 연결재(ICA)가 위치하는 부분)과 복수의 제2 핑거 전극(C142) 사이에 노출되는 반도체 기판(110)의 후면 위에 형성될 수 있다.Next, in the case of the above-described (2), as shown in FIGS. 3B and 3B, the shunt prevention layer ASB is connected to the interconnector IC on the rear surface of the first electrode pad C141P May be formed on the rear surface of the semiconductor substrate 110 exposed between the first finger electrode C142 and the second finger electrode C142.

아울러, 션트 방지층(ASB)은 제2 전극 패드(C142P)의 후면 위에서 인터커넥터(IC)와 접속하는 부분(즉, 인터커넥터 연결재(ICA)가 위치하는 부분)과 복수의 제1 핑거 전극(C141F) 사이에 노출되는 반도체 기판(110)의 후면 위에 형성될 수 있다.In addition, the shunt prevention layer ASB is formed on the rear surface of the second electrode pad C142P with a portion connecting with the interconnector IC (i.e., a portion where the inter connector connector ICA is located) and a plurality of first finger electrodes C141F On the rear surface of the semiconductor substrate 110.

이에 따라, 인터커넥터(IC)를 접속하는 공정 중에, 인터커넥터 연결재(ICA)에 의해 제1 전극 패드(C141P)와 제2 핑거 전극(C142)이 단락되거나, 제2 전극 패드(C142P)와 제1 핑거 전극(C141F)이 단락되는 것을 방지할 수 있다.The first electrode pad C141P and the second finger electrode C142 are short-circuited by the inter-connector connection member ICA during the process of connecting the inter-connector IC, and the second electrode pad C142P and the second electrode pad C142P are short- It is possible to prevent the one finger electrode C141F from being short-circuited.

또한, 전술한 (3)의 경우, 도 3c의 (a) 및 (b)에 도시된 바와 같이, 션트 방지층(ASB)은 도 3a에 따라 제2 방향(y)으로 형성된 제1 션트 방지층(ASB1)과 도 3b에 따라 제2 방향(y)으로 형성된 제2 션트 방지층(ASB2)에 더불어, 두 개의 션트 방지층(ASB1, ASB2)의 양끝단을 서로 연결하도록 제1 방향(x)으로 형성되는 제3 션트 방지층(ASB3)을 포함하여 형성될 수도 있다.3 (c), the shunt prevention layer ASB is formed of the first shunt prevention layer ASB1 formed in the second direction y in accordance with FIG. 3A, Formed in a first direction (x) so as to connect both ends of the two shunt prevention layers (ASB1, ASB2) to each other in addition to the second shunt prevention layer (ASB2) formed in the second direction (y) 3 shunt prevention layer ASB3.

이와 같이, 션트 방지층(ASB)이 제1 전극(C141) 및 제2 전극(C142)의 후면 위에서 인터커넥터(IC)가 접속하는 부분의 주변에 형성되면, 인터커넥터(IC)를 연결하는 공정에서 인터커넥터 연결재(ICA)에 의한 단락을 방지할 수 있다.As described above, when the shunt prevention layer ASB is formed in the periphery of the portion to which the interconnector IC is connected on the rear surface of the first electrode C141 and the second electrode C142, It is possible to prevent a short circuit by the inter-connector connector (ICA).

이와 같이, 션트 방지층(ASB)이 형성된 상태에서 두 개의 태양 전지가 서로 연결된 단면은 도 4와 같다.The cross section of the two solar cells connected with each other in the state where the shunt prevention layer ASB is formed is shown in FIG.

도 4의 (a)는 션트 방지층(ASB)이 각각의 태양 전지에 형성된 상태에서 인터커넥터(IC)가 연결된 상태를 반도체 기판(110)의 후면에서 바라본 것이고, 도 4의 (b)는 도 4의 (a)에서 4(b)-4(b) 라인에 따른 단면도이다.4 (a) is a rear view of the semiconductor substrate 110 in a state where the interconnector IC is connected in a state where the shunt prevention layer ASB is formed in each solar cell, and FIG. 4 (b) Sectional view taken along the line 4 (b) to 4 (b) of FIG.

도 4의 (a) 및 (b)에 도시된 바와 같이, 션트 방지층(ASB)이 형성된 경우, 인터커넥터 연결재(ICA)는 션트 방지층(ASB)으로 인하여 한정된 공간 이상으로 퍼지지 않을 수 있어, 인터커넥터 연결재(ICA)에 의한 단락을 방지할 수 있고, 인터커넥터(IC)를 태양 전지에 접속시키는 태빙(tabbing) 공정을 보다 용이하게 할 수 있어, 태양 전지 모듈의 공정 수율을 보다 향상시킬 수 있다.4A and 4B, when the shunt prevention layer ASB is formed, the interconnect connector ICA may not spread beyond a limited space due to the shunt prevention layer ASB, It is possible to prevent a short circuit due to the connection member (ICA) and to further facilitate the tabbing process of connecting the interconnector (IC) to the solar cell, thereby further improving the process yield of the solar cell module.

지금까지는 복수의 제1 핑거 전극(C141F)에 연결되는 제1 전극 패드(C141P)가 하나이고, 복수의 제2 핑거 전극(C142)에 연결되는 제2 전극 패드(C142P)가 하나인 경우를 일례로 설명하였으나, 제1 전극 패드(C141P)나 제2 전극 패드(C142P)가 복수 개인 경우에도 션트 방지층(ASB)이 동일하게 형성될 수 있다.The case where one first electrode pad C141P connected to the plurality of first finger electrodes C141F and one second electrode pad C142P connected to the plurality of second finger electrodes C142 is one example The shunt prevention layer ASB may be formed in the same manner even when a plurality of first electrode pads C141P and second electrode pads C142P are provided.

도 5 및 도 6은 본 발명에 따른 태양 전지 구조에서 제1 전극 패드(C141P)나 제2 전극 패드(C142P)가 복수 개인 경우, 션트 방지층(ASB)의 다양한 일례를 설명하기 위한 도이다.5 and 6 are views for explaining various examples of the shunt prevention layer ASB when a plurality of first electrode pads C141P and second electrode pads C142P are provided in the solar cell structure according to the present invention.

도 5에 도시된 바와 같이, 본 발명에 따른 태양 전지는 제1 전극 패드(C141P)나 제2 전극 패드(C142P)가 복수 개로 형성될 수 있다.As shown in FIG. 5, the solar cell according to the present invention may have a plurality of first electrode pads C141P and second electrode pads C142P.

구체적으로, 제1 전극 패드(C141P)나 제2 전극 패드(C142P)는 반도체 기판(110)의 후면에서 복수의 제1 핑거 전극(C141F)이나 제2 핑거 전극(C142)에 교차하는 제2 방향(y)으로 이격되어 배열되어 형성될 수 있다.Specifically, the first electrode pad C141P and the second electrode pad C142P are electrically connected to the first finger electrode C141F and the second finger electrode C142 in the second direction crossing the first finger electrodes C141F and the second finger electrodes C142 at the rear surface of the semiconductor substrate 110. [ (y).

이때, 복수 개의 제1 전극 패드(C141P)나 제2 전극 패드(C142P) 각각에는 복수 개의 제1 핑거 전극(C141F)이나 제2 핑거 전극(C142)이 각각 연결될 수 있다.At this time, a plurality of first finger electrodes C141F and second finger electrodes C142 may be connected to the plurality of first electrode pads C141P and the second electrode pads C142P, respectively.

이와 같은 경우에도, 션트 방지층(ASB)이 복수 개의 제1 전극 패드(C141P)나 제2 전극 패드(C142P) 각각의 후면 위에서 반도체 기판(110)의 끝단에 인접하는 부분에 제2 방향(y)으로 형성될 수 있다.In this case also, the shunt prevention layer ASB is formed on the rear surface of each of the plurality of first electrode pads C141P and the second electrode pad C142P in a second direction y at a portion adjacent to the end of the semiconductor substrate 110, As shown in FIG.

아울러, 도 6의 (a)에 도시된 바와 같이, 션트 방지층(ASB)은 도 5에 따른 제1 션트 방지층(ASBa)과 더불어 복수 개의 제1 전극 패드(C141P)나 제2 전극 패드(C142P) 각각의 후면 위에서 제1 핑거 전극(C141F)이나 제2 핑거 전극(C142)과 인접하는 부분에 제2 방향(y)으로 형성된 제2 션트 방지층(ASBb)을 더 포함 수 있다. 6, the shunt prevention layer ASB includes a plurality of first electrode pads C141P and second electrode pads C142P in addition to the first shunt prevention layer ASBa according to FIG. 5, And a second shunt prevention layer ASBb formed in a second direction y on a portion of the rear surface adjacent to the first finger electrode C141F or the second finger electrode C142.

아울러, 도 6의 (b)에 도시된 바와 같이, 본 발명에 따른 션트 방지층(ASB)은 복수 개의 제1 전극 패드(C141P)나 제2 전극 패드(C142P) 각각의 후면 위에서 제1 션트 방지층(ASBa)과 제2 션트 방지층(ASBb)을 연결하는 제3 션트 방지층(ASBc)을 더 포함할 수 있다.6 (b), the shunt prevention layer ASB according to the present invention is formed on the rear surface of each of the plurality of first electrode pads C141P and the second electrode pads C142P, And a third shunt prevention layer ASBc connecting the first shunt prevention layer ASBa and the second shunt prevention layer ASBb.

아울러, 도 6의 (a) 및 (b)에서는 션트 방지층(ASB)이 복수 개의 제1 전극 패드(C141P)나 제2 전극 패드(C142P) 각각의 후면 위에만 형성된 경우를 일례로 도시하였으나, 이와 다르게, 션트 방지층(ASB)은 제1 전극 패드(C141P)나 제2 전극 패드(C142P)의 주변으로 노출된 반도체 기판(110)의 후면 위에도 일부가 형성될 수도 있다.6A and 6B, the shunt prevention layer ASB is formed only on the rear surfaces of the plurality of first electrode pads C141P and the second electrode pads C142P. However, Alternatively, the shunt prevention layer ASB may be partially formed on the rear surface of the semiconductor substrate 110 exposed to the periphery of the first electrode pad C141P or the second electrode pad C142P.

이에 따라, 도 6의 (c)에 도시된 바와 같이, 제1 전극 패드(C141P)나 제2 전극 패드(C142P)가 복수 개인 경우에도, 션트 방지층(ASB)으로 인하여, 인터커넥터(IC)를 제1 전극 패드(C141P)나 제2 전극 패드(C142P)에 접속시킬 때, 인터커넥터 연결재(ICA)에 의한 단락을 방지할 수 있다.6 (c), even when a plurality of the first electrode pads C141P and the second electrode pads C142P are provided, the shunt prevention layer ASB prevents the interconnector IC It is possible to prevent a short circuit by the inter connecter connector ICA when connecting the first electrode pad C141P or the second electrode pad C142P.

이와 같은 경우, 서로 인접한 두 개의 태양 전지가 인터커넥터(IC)로 연결된 예는 도 7에 도시된 바와 같다.In such a case, an example in which two adjacent solar cells are connected to each other through an interconnector (IC) is as shown in FIG.

이와 같이, 션트 방지층(ASB)을 각각의 제1 전극 패드(C141P)나 제2 전극 패드(C142P)의 후면 중에서 인터커넥터(IC)가 접속하는 부분의 주변에 형성시킨 경우, 인터커넥터 연결재(ICA)에 의한 단락을 염려할 필요가 없어, 인터커넥터(IC)를 이용하여 복수의 태양 전지를 서로 연결시키는 공정을 보다 용이하게 수행할 수 있다. 이에 따라, 태양 전지 모듈의 제조 공정시, 공정 수율을 보다 향상시킬 수 있다.As described above, when the shunt prevention layer ASB is formed in the periphery of the rear surface of each of the first electrode pad C141P and the second electrode pad C142P to which the interconnector IC is connected, ), It is possible to more easily perform the process of connecting the plurality of solar cells to each other by using the interconnector (IC). Accordingly, the process yield can be further improved during the manufacturing process of the solar cell module.

아울러, 전술한 션트 방지층(ASB)이 형성된 태양 전지가 적용된 태양 전지 모듈의 일례는 다음과 같다.An example of a solar cell module to which the solar cell having the shunt prevention layer ASB formed therein is applied is as follows.

도 8은 본 발명에 따른 션트 방지층(ASB)이 형성된 태양 전지가 적용된 태양 전지 모듈의 일례를 설명하기 위한 도이다.8 is a view for explaining an example of a solar cell module to which a solar cell having the shunt prevention layer ASB according to the present invention is applied.

도 8에 도시된 바와 같이, 본 발명에 따른 태양 전지 모듈은 전면 유리 기판(FG), 상부 봉지재(EC1), 제1 태양 전지(Cell-a)와 제2 태양 전지(Cell-b)를 포함하는 복수의 태양 전지, 제1 태양 전지(Cell-a)와 제2 태양 전지(Cell-b)를 전기적으로 서로 연결하는 인터커넥터(IC), 하부 봉지재(EC2), 및 후면 시트(BS)를 포함할 수 있다.8, the solar cell module according to the present invention includes a front glass substrate FG, an upper sealing material EC1, a first solar cell Cell-a, and a second solar cell Cell-b. An interconnection IC for electrically connecting the first solar cell Cell-a and the second solar cell Cell-b, a lower encapsulating material EC2, and a back sheet BS ).

여기서, 복수의 태양 전지 각각은 전술한 도 1 내지 도 7에서 설명한 태양 전지가 적용될 수 있다. 따라서, 본 발명에 따른 태양 전지 모듈에 적용되는 태양 전지는 도 8에 도시된 바와 같이, 인터커넥터(IC)가 접속하는 부분의 주변에 션트 방지층(ASB)이 형성될 수 있다.Here, each of the plurality of solar cells can be applied to the solar cells described in Figs. 1 to 7 described above. Therefore, as shown in FIG. 8, the solar cell applied to the solar cell module according to the present invention can be formed with a shunt prevention layer ASB at the periphery of a portion to which the interconnector IC is connected.

이와 같은 션트 방지층(ASB)은 각각의 태양 전지에 독자적으로 구비될 수 있다. 따라서, 도 8에 도시된 바와 같이, 제1 태양 전지(Cell-a)에 구비되는 션트 방지층(ASB)과 제2 태양 전지(Cell-b)에 구비되는 션트 방지층(ASB)은 각각의 태양 전지에 독자적으로 구비되므로, 서로 이격되어 형성될 수 있다.The shunt prevention layer ASB may be independently provided in each solar cell. 8, the shunt prevention layer ASB provided in the first solar cell Cell-a and the shunt prevention layer ASB provided in the second solar cell Cell-b are formed in respective solar cells They can be formed to be spaced apart from each other.

여기서, 전면 유리 기판(FG)은 인터커넥터(IC)에 의해 제1 태양 전지(Cell-a) 및 제2 태양 전지(Cell-b)가 서로 연결되는 셀 스트링의 전면 위에 위치할 수 있으며, 투과율이 높고 파손을 방지하기 위해 강화 유리 등으로 이루어질 수 있다. 이때, 강화 유리는 철 성분 함량이 낮은 저철분 강화 유리(low iron tempered glass)일 수 있으며, 도시되지는 않았지만, 빛의 산란 효과를 높이기 위해서 내측면은 엠보싱(embossing)처리가 행해질 수 있다.Here, the front glass substrate FG may be positioned on the front surface of the cell string where the first solar cell Cell-a and the second solar cell Cell-b are connected to each other by an interconnection IC, Is high and can be made of tempered glass or the like to prevent breakage. At this time, the tempered glass may be a low iron tempered glass having a low iron content, and although not shown, the inner side may be subjected to an embossing treatment to enhance the light scattering effect.

상부 봉지재(EC1)는 전면 유리 기판(FG)과 셀 스트링 사이에 위치할 수 있으며, 하부 봉지재(EC2)는 셀 스트링의 후면, 즉 후면 시트(BS)와 셀 스트링 사이에 위치할 수 있다.The top sealing material EC1 may be positioned between the front glass substrate FG and the cell string and the bottom sealing material EC2 may be positioned between the back side of the cell string ie the back sheet BS and the cell string .

이와 같은 상부 봉지재(EC1) 및 하부 봉지재(EC2)는 습기 침투로 인한 금속의 부식 등을 방지하고 태양 전지 모듈(100)을 충격으로부터 보호하는 재질로 형성될 수 있다. 예를 들어, 상부 봉지재(EC1) 및 하부 봉지재(EC2)는 에틸렌 비닐 아세테이트(EVA, ethylene vinyl acetate) 등으로 이루어질 수 있다.The upper encapsulating material EC1 and the lower encapsulating material EC2 may be formed of a material that protects the solar cell module 100 from an impact and prevents corrosion of metal due to moisture penetration. For example, the upper encapsulant EC1 and the lower encapsulant EC2 may be made of ethylene vinyl acetate (EVA) or the like.

이러한 상부 봉지재(EC1) 및 하부 봉지재(EC2)는 도 8에 도시된 바와 같이, 복수의 태양 전지의 전면 및 후면에 각각 배치된 상태에서 라미네이션 공정(lamination process) 시에 복수의 태양 전지와 일체화될 수 있다. As shown in FIG. 8, the upper encapsulating material EC1 and the lower encapsulating material EC2 are disposed on the front and rear surfaces of the plurality of solar cells, respectively. In the lamination process, Can be integrated.

아울러, 후면 시트(BS)는 시트 형태로 하부 봉지재(EC2)의 후면에 위치하고, 태양 전지 모듈의 후면으로 습기가 침투하는 것을 방지할 수 있으며, 후면 시트(BS) 대신 유리 기판(FG)이 사용될 수도 있으나, 후면 시트(BS)가 사용되는 경우, 태양 전지 모듈의 제조 비용 및 무게를 보다 경감할 수 있다. In addition, the rear sheet BS is placed on the rear surface of the bottom sealing material EC2 in the form of a sheet to prevent moisture from penetrating into the rear surface of the solar cell module, and a glass substrate FG is used instead of the back sheet BS However, if the back sheet (BS) is used, the manufacturing cost and weight of the solar cell module can be further reduced.

이와 같이, 후면 시트(BS)이 시트 형태로 형성된 경우, EP/PE/FP (fluoropolymer/polyeaster/fluoropolymer)와 같은 절연 물질로 이루어질 수 있다.Thus, when the backsheet BS is formed in a sheet form, it may be made of an insulating material such as EP / PE / FP (fluoropolymer / polyeaster / fluoropolymer).

지금까지는, 션트 방층을 설명할 때에, 인터커넥터(IC)가 태양 전지의 반도체 기판(110)의 후면에 직접 연결되는 구조에 적용되는 경우에 대해서만 설명하였으나, 인터커넥터(IC)가 반도체 기판(110)에 직접 연결되지 않는 경우에도 전술한 션트 방지층(ASB)이 적용될 수 있다. 이에 대해 설명하면 다음과 같다.The case where the interconnector IC is directly connected to the back surface of the semiconductor substrate 110 of the solar cell has been described in the description of the shunt shielding layer, The above-described shunt prevention layer ASB can be applied. This is explained as follows.

도 9는 본 발명의 일례에 따른 태양 전지의 일부 사시도의 다른 일례이고, 도 10은 도 9에 도시한 태양 전지를 10-10 라인에 따른 단면도이다.FIG. 9 is another example of a perspective view of a solar cell according to an example of the present invention, and FIG. 10 is a sectional view of the solar cell shown in FIG. 9 along line 10-10.

도 9 및 도 10에 도시된 바와 같이, 본 발명의 다른 일례에 따른 태양 전지는 도 1 및 도 2에서 설명한 반도체 기판(110), 반사 방지막(130), 에미터부(121), 후면 전계부(back surface field;BSF, 172), 복수의 제1 전극(C141) 및 복수의 제2 전극(C142), 이외에 제1 보조 전극(P141), 제2 보조 전극(P142) 및 절연성 부재(200)을 더 구비할 수 있다.9 and 10, a solar cell according to another exemplary embodiment of the present invention includes a semiconductor substrate 110, an antireflection film 130, an emitter portion 121, a rear electric portion (not shown) a back surface field (BSF) 172, a plurality of first electrodes C141 and a plurality of second electrodes C142, a first auxiliary electrode P141, a second auxiliary electrode P142, and an insulating member 200 .

여기서, 반도체 기판(110), 반사 방지막(130), 에미터부(121) 및 후면 전계부(172)는 도 1 및 도 2에서 설명한 바와 동일하므로 생략한다.Here, the semiconductor substrate 110, the antireflection film 130, the emitter section 121, and the rear electric field section 172 are the same as those described with reference to FIGS. 1 and 2, and thus will not be described.

아울러, 도 3a에서 제1 전극(C141)은 제1 핑거 전극(C141F)과 제1 전극 패드(C141P)를 구비하고, 제2 전극(C142)은 제2 핑거 전극(C142)과 제2 전극 패드(C142P)를 구비하는 것으로 설명하였으나, 제1 전극(C141) 및 제2 전극(C142) 각각에서 제1 전극 패드(C141P)와 제2 전극 패드(C142P)는 생략될 수 있다. 제1 전극(C141) 및 제2 전극(C142)의 구조에 대해서는 도 11이하에서 보다 상세히 설명한다.3A, the first electrode C141 includes a first finger electrode C141F and a first electrode pad C141P, a second electrode C142 includes a second finger electrode C142 and a second electrode pad C141P. The first electrode pad C141P and the second electrode pad C142P may be omitted in each of the first electrode C141 and the second electrode C142. The structure of the first electrode C141 and the second electrode C142 will be described in more detail with reference to FIG.

제1 보조 전극(P141)은 복수의 제1 전극(C141)의 후면에 전기적으로 연결되어 형성될 수 있다. 이와 같은 제1 보조 전극(P141)은 복수 개로 형성될 수도 있고, 하나의 통 전극 형태로 형성될 수도 있다.The first auxiliary electrode P141 may be electrically connected to the rear surface of the plurality of first electrodes C141. The first auxiliary electrode P141 may be formed in a plurality of or in the form of a single tubular electrode.

여기서, 제1 보조 전극(P141)이 복수 개로 형성된 경우, 제1 보조 전극(P141)은 복수의 제1 전극(C141)과 동일한 방향으로 형성될 수도 있고, 교차하는 방향으로 형성될 수도 있다.Here, when a plurality of first auxiliary electrodes P141 are formed, the first auxiliary electrodes P141 may be formed in the same direction as the plurality of first electrodes C141, or may be formed in an intersecting direction.

이와 같은 제1 보조 전극(P141)은 제1 전극(C141)과 중첩되는 부분에서 서로 전기적으로 연결될 수 있다. The first auxiliary electrode P141 may be electrically connected to each other at a portion overlapping the first electrode C141.

제2 보조 전극(P142)은 복수의 제2 전극(C142)의 후면에 전기적으로 연결되어 형성될 수 있다.The second auxiliary electrode P142 may be electrically connected to the rear surface of the plurality of second electrodes C142.

이와 같은 제2 보조 전극(P142)도 복수 개로 형성될 수도 있고, 하나의 통 전극 형태로 형성될 수도 있다.The second auxiliary electrode P142 may be formed as a plurality of electrodes or may be formed as a single electrode.

여기서, 제2 보조 전극(P142)이 복수 개로 형성된 경우, 제2 보조 전극(P142)은 복수의 제2 전극(C142)과 동일한 방향으로 형성될 수도 있고, 교차하는 방향으로 형성될 수도 있다.Here, when a plurality of second auxiliary electrodes P142 are formed, the second auxiliary electrodes P142 may be formed in the same direction as the plurality of second electrodes C142, or may be formed in an intersecting direction.

이와 같은, 제2 보조 전극(P142)은 제2 전극(C142)과 중첩되는 부분에서 서로 전기적으로 연결될 수 있다. The second auxiliary electrode P142 may be electrically connected to each other at a portion overlapping the second electrode C142.

이와 같은 제1 보조 전극(P141) 및 제2 보조 전극(P142)의 재질은 Cu, Au, Ag, Al 중 적어도 어느 하나를 포함하여 형성될 수 있다.The first auxiliary electrode P141 and the second auxiliary electrode P142 may be formed of at least one of Cu, Au, Ag, and Al.

아울러, 전술한 제1 보조 전극(P141)은 도전성 재질의 전극 연결재(ECA)를 통하여 제1 전극(C141)에 전기적으로 연결될 수 있으며, 제2 보조 전극(P142)은 전극 연결재(ECA)를 통하여 제2 전극(C142)에 전기적으로 연결될 수 있다.The first auxiliary electrode P141 may be electrically connected to the first electrode C141 through an electrode coupling material ECA made of a conductive material and the second auxiliary electrode P142 may be electrically connected to the first electrode C141 through an electrode coupling material ECA And may be electrically connected to the second electrode C142.

이와 같은 전극 연결재(ECA)의 재질은 전도성 물질이면, 특별한 제한이 없으나, 상대적으로 낮은 온도인 130℃ ~ 250℃에서도 녹는점이 형성되는 도전성 물질이 더 바람직하고, 일례로, 솔더 페이스트(solder paste), 금속 입자를 포함하는 도전성 접착재, 탄소 나노 튜브(carbon nano tube, CNT), 탄소를 포함하는 전도성 입자, wire, needle 등이 이용될 수 있다. The material of the electrode connection material (ECA) is not particularly limited as long as it is a conductive material. However, a conductive material having a melting point at a relatively low temperature of 130 ° C to 250 ° C is more preferable. For example, Conductive adhesives including metal particles, carbon nanotubes (CNTs), conductive particles including carbon, wires, needles, and the like can be used.

또한, 전술한 제1 전극(C141)과 제2 전극(C142) 사이 및 제1 보조 전극(P141)과 제2 보조 전극(P142) 사이에는 단락을 방지하는 절연층(IL)이 위치할 수 있다. 이와 같은 절연층(IL)은 에폭시 수지일 수 있다.An insulating layer IL for preventing a short circuit may be disposed between the first electrode C141 and the second electrode C142 and between the first auxiliary electrode P141 and the second auxiliary electrode P142 . The insulating layer IL may be an epoxy resin.

아울러, 도 9 및 도 10에서는 제1 전극(C141)과 제1 보조 전극(P141)이 중첩되고, 제2 전극(C142)과 제2 보조 전극(P142)이 중첩되는 경우만 도시하고 있으나, 이와 다르게 제1 전극(C141)과 제2 보조 전극(P142)이 중첩될 수 있고, 제2 전극(C142)과 제1 보조 전극(P141)이 중첩되어 위치할 수도 있다. 이와 같은 경우, 제1 전극(C141)과 제2 보조 전극(P142) 사이 및 제2 전극(C142)과 제2 보조 전극(P142) 사이에는 단락을 방지하기 위하여 절연층(IL)이 위치할 수 있다.9 and 10 illustrate only the case where the first electrode C141 and the first auxiliary electrode P141 overlap each other and the second electrode C142 and the second auxiliary electrode P142 overlap each other, The first electrode C141 and the second auxiliary electrode P142 may overlap each other and the second electrode C142 and the first auxiliary electrode P141 may overlap with each other. In this case, the insulating layer IL may be disposed between the first electrode C141 and the second auxiliary electrode P142 and between the second electrode C142 and the second auxiliary electrode P142 to prevent a short circuit. have.

아울러, 도 9 및 도 10에서는 제1 보조 전극(P141)과 제2 보조 전극(P142)이 복수 개인 경우를 일례로 도시하고 있으나, 이와 다르게, 제1 보조 전극(P141)과 제2 보조 전극(P142)은 하나의 통 전극(sheet electrode)으로 형성될 수도 있다. 9 and 10 illustrate a plurality of the first auxiliary electrode P141 and the second auxiliary electrode P142 as an example. Alternatively, the first auxiliary electrode P141 and the second auxiliary electrode P142 P142 may be formed as a single sheet electrode.

이와 같은 제1 보조 전극(P141)과 제2 보조 전극(P142)은 반도체 제조 공정이 이용되지 않고, 전극 연결재(ECA)에 130℃ ~ 250℃ 사이의 열과 압력을 가하는 열처리 공정에 의해 형성될 수 있다. The first auxiliary electrode P141 and the second auxiliary electrode P142 may be formed by a heat treatment process that applies heat and pressure between 130 ° C and 250 ° C to the electrode connecting material ECA, have.

아울러, 도 9 및 도 10에는 도시되지는 않았지만, 제1 보조 전극(P141)의 끝단에는 태양 전지의 직렬 연결을 위한 제1 보조 전극(P141) 패드(PP141)가 전기적으로 연결되어 형성될 수 있고, 제2 보조 전극(P142)의 끝단에는 태양 전지의 직렬 연결을 위한 제2 보조 전극(P142) 패드(PP142)가 전기적으로 연결되어 형성될 수 있다. 이에 대해서는 도 11 이하에서 구체적으로 설명한다.Although not shown in FIGS. 9 and 10, a first auxiliary electrode (P141) pad (PP141) for series connection of a solar cell may be electrically connected to an end of the first auxiliary electrode (P141) , And a second auxiliary electrode (P142) pad (PP142) for connecting the solar cells in series may be electrically connected to the end of the second auxiliary electrode (P142). This will be described in detail with reference to FIG.

절연성 부재(200)는 제1 보조 전극(P141)과 제2 보조 전극(P142)의 후면에 배치될 수 있다. The insulating member 200 may be disposed on the rear surface of the first auxiliary electrode P141 and the second auxiliary electrode P142.

이와 같은 절연성 부재(200)의 재질은 절연성 재질이면 특별한 제한이 없으나, 상대적으로 녹는점이 전극 연결재(ECA)보다 높은 것이 바람직할 수 있으며, 일례로, 절연성 부재(200)의 녹는점은 300℃ 이상이 되는 절연성 재질로 형성될 수 있다. 보다 구체적으로 일례로, 고온에 대해 내열성 있는 polyimide, epoxy-glass, polyester, BT(bismaleimide triazine) 레진 중 적어도 하나의 재질을 포함하여 형성될 수 있다.The melting point of the insulating member 200 is preferably not less than 300 DEG C, more preferably not less than 300 DEG C, more preferably not less than 300 DEG C, As shown in Fig. More specifically, it may be formed of at least one material selected from the group consisting of heat resistant polyimide, epoxy-glass, polyester, and BT (bismaleimide triazine) resin.

이와 같은 절연성 부재(200)는 유연한(flexible) 필름 형태로 형성되거나 유연하지 않고 단단한 플레이트(plate) 형태로 형성될 수 있다.Such an insulating member 200 may be formed in the form of a flexible film or in the form of a hard plate rather than a flexible one.

이와 같은 본 발명에 따른 태양 전지는 절연성 부재(200)의 전면에 제1 보조 전극(P141)과 제2 보조 전극(P142)이 미리 형성되고, 반도체 기판(110)의 후면에 복수의 제1 전극(C141) 및 복수의 제2 전극(C142)이 미리 형성된 상태에서, 절연성 부재(200)와 반도체 기판(110)이 각각 낱개로 접속되어 하나의 개별 소자로 형성될 수 있다. In the solar cell according to the present invention, a first auxiliary electrode P141 and a second auxiliary electrode P142 are formed in advance on the entire surface of the insulating member 200, and a plurality of first electrodes The insulating member 200 and the semiconductor substrate 110 may be connected to each other to form a single discrete element in a state in which the plurality of second electrodes C141 and the plurality of second electrodes C142 are formed in advance.

즉, 하나의 절연성 부재(200)에 부착되어 접속되는 반도체 기판(110)은 하나일 수 있고, 이와 같은 하나의 절연성 부재(200)와 하나의 반도체 기판(110)은 서로 부착되어 하나의 일체형 개별 소자로 형성되어 하나의 태양 전지 셀을 형성할 수 있다.That is, there may be one semiconductor substrate 110 attached to and connected to one insulating member 200, and one insulating member 200 and one semiconductor substrate 110 are attached to each other to form one integrated type So that one solar cell can be formed.

보다 구체적으로 설명하면, 하나의 절연성 부재(200)와 하나의 반도체 기판(110)을 서로 부착하여 하나의 일체형 개별 소자로 형성하는 공정에 의해, 하나의 반도체 기판(110)의 후면에 형성된 복수의 제1 전극(C141)과 복수의 제2 전극(C142) 각각은 하나의 절연성 부재(200)의 전면에 형성된 제1 보조 전극(P141) 및 제2 보조 전극(P142)과 부착되어 전기적으로 서로 연결될 수 있다. 이에 대한 보다 구체적인 설명은 후술한다.More specifically, a plurality of (a plurality of) semiconductor elements 110 are formed on the back surface of one semiconductor substrate 110 by a process of attaching one insulating member 200 and one semiconductor substrate 110 to each other, The first electrode C141 and the plurality of second electrodes C142 are attached to the first auxiliary electrode P141 and the second auxiliary electrode P142 formed on the front surface of one insulating member 200 and electrically connected to each other . A more detailed description thereof will be described later.

이와 같은 본 발명에 따른 태양 전지에서, 제1 보조 전극(P141) 및 제2 보조 전극(P142) 각각의 두께(T2)는 제1 전극(C141) 및 제2 전극(C142) 각각의 두께(T1)보다 클 수 있다. 일례로, 제1 보조 전극(P141) 및 제2 보조 전극(P142) 각각의 두께(T2)는 10㎛ ~ 900㎛ 사이로 형성될 수 있다.In the solar cell according to the present invention, the thickness T2 of each of the first auxiliary electrode P141 and the second auxiliary electrode P142 is less than the thickness T1 of each of the first electrode C141 and the second electrode C142 ). For example, the thickness T2 of each of the first auxiliary electrode P141 and the second auxiliary electrode P142 may be between 10 μm and 900 μm.

여기서, 제1 보조 전극(P141) 및 제2 보조 전극(P142) 각각의 두께(T2)를 10㎛보다 크게 하는 것은 적절한 최소 저항을 확보하기 위함이고, 900㎛보다 작게 하는 것은 적절한 최소 저항을 확보한 상태에서 필요 이상의 두께로 형성되지 않도록 하여, 제조 비용을 절감하기 위함이다.The thickness T2 of each of the first auxiliary electrode P141 and the second auxiliary electrode P142 is set to be larger than 10 mu m in order to ensure a proper minimum resistance and smaller than 900 mu m to ensure a proper minimum resistance So as not to be formed in a thickness more than necessary in one state, thereby reducing the manufacturing cost.

이와 같이, 제1 보조 전극(P141)과 제2 보조 전극(P142)의 두께(T2)를 제1 전극(C141) 및 제2 전극(C142) 각각의 두께(T1)보다 크게 함으로써, 태양 전지 제조 공정 시간을 보다 단축할 수 있고, 제1 전극(C141)과 제2 전극(C142)을 반도체 기판(110)의 후면에 바로 형성하는 것보다 기판에 대한 열팽창 스트레스를 보다 감소시킬 수 있어, 태양 전지의 효율을 보다 향상시킬 수 있다.By thus setting the thickness T2 of the first auxiliary electrode P141 and the second auxiliary electrode P142 larger than the thickness T1 of each of the first electrode C141 and the second electrode C142, The process time can be further shortened and thermal stress stress on the substrate can be further reduced than if the first electrode C141 and the second electrode C142 are formed directly on the rear surface of the semiconductor substrate 110, The efficiency of the device can be further improved.

보다 구체적으로 설명하면 다음과 같다.More specifically, it is as follows.

일반적으로 반도체 기판(110)의 후면에 형성되는 에미터부, 후면 전계부, 에미터부에 연결되는 제1 전극(C141) 및 후면 전계부에 연결되는 제2 전극(C142)은 반도체 공정에 의해 형성될 수 있고, 이와 같은 반도체 공정 중, 제1 전극(C141)과 제2 전극(C142)은 반도체 기판(110)의 후면에 직접 접촉되거나 매우 근접하여 주로 도금, PVD 증착 또는 고온의 열처리 과정으로 형성될 수 있다.Generally, an emitter, a backside, a first electrode C141 connected to the emitter and a second electrode C142 connected to the backside electrical part formed on the rear surface of the semiconductor substrate 110 are formed by a semiconductor process The first electrode C141 and the second electrode C142 may be directly in contact with or in close proximity to the rear surface of the semiconductor substrate 110 and may be formed by plating, PVD deposition, or heat treatment at a high temperature .

이와 같은 경우, 제1 전극(C141)과 제2 전극(C142)의 저항을 충분히 낮게 확보하기 위해서는 제1 전극(C141) 및 제2 전극(C142)의 두께를 충분히 두껍게 형성하여야 한다.In this case, the thicknesses of the first electrode C141 and the second electrode C142 should be sufficiently thick in order to secure a sufficiently low resistance between the first electrode C141 and the second electrode C142.

그러나, 제1 전극(C141) 및 제2 전극(C142)의 두께를 두껍게 형성하는 경우, 도전성 금속 물질을 포함하는 제1 전극(C141) 및 제2 전극(C142)의 열팽창 계수가 반도체 기판(110)의 열팽창 계수보다 과도하게 커질 수 있다.However, when the thicknesses of the first electrode C141 and the second electrode C142 are increased, the thermal expansion coefficient of the first electrode C141 and the second electrode C142 including the conductive metal material is lower than the thermal expansion coefficient of the semiconductor substrate 110 ) Of the thermal expansion coefficient of the heat dissipation member.

따라서, 반도체 기판(110)의 후면에 고온의 열처리 과정으로 제1 전극(C141) 및 제2 전극(C142)을 형성하는 공정 중에, 제1 전극(C141) 및 제2 전극(C142)이 수축할 때, 반도체 기판(110)이 열팽창 스트레스를 견디지 못하여, 반도체 기판(110)에 균열(fracture)이나 크렉(crack)이 발생할 가능성이 커지고, 이로 인하여 태양 전지 제조 공정의 수율이 저하되거나, 태양 전지의 효율이 저하될 수 있다.Therefore, during the process of forming the first electrode C141 and the second electrode C142 on the rear surface of the semiconductor substrate 110 by a high-temperature heat treatment process, the first electrode C141 and the second electrode C142 contract The semiconductor substrate 110 can not withstand the stress of thermal expansion and thus the possibility of fracture or cracking of the semiconductor substrate 110 is increased and the yield of the solar cell manufacturing process is lowered, The efficiency may be lowered.

아울러, 제1 전극(C141)이나 제2 전극(C142)을 도금이나 PVD 증착으로 형성할 경우, 제1 전극(C141)이나 제2 전극(C142)의 성장 속도가 매우 작아, 태양 전지의 제조 공정 시간이 과도하게 늘어날 수 있다.In addition, when the first electrode C141 or the second electrode C142 is formed by plating or PVD deposition, the growth rate of the first electrode C141 or the second electrode C142 is very small, Time can be excessive.

그러나, 본원 발명에 따른 태양 전지는 반도체 기판(110)의 후면에 상대적으로 작은 두께(T1)로 제1 전극(C141)과 제2 전극(C142)을 형성한 상태에서, 절연성 부재(200)의 전면에 상대적으로 큰 두께(T2)로 형성된 제1 보조 전극(P141)과 제2 보조 전극(P142)을 제1 전극(C141) 및 제2 전극(C142)과 중첩되도록 위치시킨 이후, 전극 연결재(ECA)에 상대적으로 낮은 130℃ ~ 250℃ 사이의 열과 압력을 가하는 열처리 공정으로 하나의 절연성 부재(200)와 하나의 반도체 기판(110)을 서로 부착하여 하나의 일체형 개별 소자로 형성할 수 있어, 반도체 기판(110)에 균열(fracture)이나 크렉(crack)이 발생되는 것을 방지할 수 있으며, 동시에 반도체 기판(110)의 후면에 형성되는 전극의 저항을 크게 낮출 수 있다.However, in the solar cell according to the present invention, the first electrode (C141) and the second electrode (C142) are formed on the rear surface of the semiconductor substrate (110) with a relatively small thickness (T1) The first auxiliary electrode P141 and the second auxiliary electrode P142 formed on the front surface of the first electrode C141 and the second electrode C142 are formed to overlap with each other with a relatively large thickness T2, The insulating member 200 and the one semiconductor substrate 110 can be attached to each other by a heat treatment process in which heat and pressure of 130 to 250 ° C, which is relatively low compared to the ECA, It is possible to prevent cracks or cracks from being generated in the semiconductor substrate 110 and at the same time the resistance of the electrodes formed on the rear surface of the semiconductor substrate 110 can be greatly reduced.

아울러, 본 발명에 따른 태양 전지는 제1 전극(C141) 및 제2 전극(C142)의 두께(T1)를 상대적으로 작게 하여 상대적으로 공정 시간이 긴 반도체 제조 공정 시간을 최소로 할 수 있고, 한번의 열처리 공정으로 제1 전극(C141)과 제1 보조 전극(P141)을, 제2 전극(C142)과 제2 보조 전극(P142)을 서로 연결시킬 수 있어, 태양 전지의 제조 공정 시간을 보다 단축할 수 있다.In addition, since the thickness T1 of the first electrode C141 and the second electrode C142 is relatively reduced, the solar cell according to the present invention can minimize the semiconductor manufacturing process time, which is relatively long, The first electrode C141 and the first auxiliary electrode P141 and the second electrode C142 and the second auxiliary electrode P142 can be connected to each other by the heat treatment process of the solar cell, can do.

이때, 절연성 부재(200)는 제1 보조 전극(P141)과 제2 보조 전극(P142)을 반도체 기판(110)의 후면에 형성된 제1 전극(C141)과 제2 전극(C142)에 접착시킬 때에, 공정을 보다 용이하게 도와주는 역할을 한다.When the first auxiliary electrode P141 and the second auxiliary electrode P142 are bonded to the first electrode C141 and the second electrode C142 formed on the rear surface of the semiconductor substrate 110, , And helps the process more easily.

즉, 반도체 제조 공정으로 제1 전극(C141)과 제2 전극(C142)이 형성된 반도체 기판(110)의 후면에 제1 보조 전극(P141)과 제2 보조 전극(P142)이 형성된 절연성 부재(200)의 전면을 부착시켜 접속시킬 때에, 절연성 부재(200)는 얼라인 공정이나 접착 공정을 보다 용이하게 도와줄 수 있다. That is, the insulating member 200 (200) having the first auxiliary electrode P141 and the second auxiliary electrode P142 formed on the rear surface of the semiconductor substrate 110 in which the first electrode C141 and the second electrode C142 are formed in the semiconductor manufacturing process , The insulating member 200 can facilitate the alignment process and the bonding process more easily.

한편, 이와 같이, 절연성 부재(200)와 반도체 기판(110)은 각각 낱개로 접속되어 하나의 일체형 개별소자를 형성하는 태양 전지의 경우에도, 인터커넥터 연결재(ICA)에 의한 단락을 방지하기 위해, 인터커넥터(IC)가 접촉하는 부분의 주변에 션트 방지층(ASB)이 형성될 수 있다. 이에 대해 보다 구체적으로, 제1 보조 전극(P141)과 제2 보조 전극(P142)의 구조와 함께 설명하면 다음과 같다.In the case of the solar cell in which the insulating member 200 and the semiconductor substrate 110 are connected to each other to form a single unitary discrete element in this way, in order to prevent a short circuit by the interconnection connector ICA, The shunt prevention layer ASB may be formed around the portion where the inter connecter IC contacts. More specifically, the structures of the first auxiliary electrode P141 and the second auxiliary electrode P142 will be described below.

도 11은 도 9 및 도 10에서 설명한 태양 전지에서 각각 낱개로 접속될 반도체 기판(110)과 절연성 부재(200) 및 션트 방지층(ASB)에 관한 일례를 설명하기 위한 도이다. FIG. 11 is a view for explaining an example of the semiconductor substrate 110, the insulating member 200, and the shunt prevention layer ASB to be individually connected to each other in the solar cell shown in FIG. 9 and FIG.

도 11의 (a)는 제1 전극(C141)과 제2 전극(C142)이 후면에 배치되는 반도체 기판(110)의 일례 설명하기 위한 도이고, 도 11의 (b)는 도 11의 (a)에서 11(b)-11(b) 라인에 따른 단면도이고, 도 11의 (c)는 제1 보조 전극(P141)과 제2 보조 전극(P142)이 전면에 배치되는 절연성 부재(200)의 일례을 설명하기 위한 도이고, 도 11의 (d)는 도 11의 (c)에서 11(d)-11(d) 라인에 따른 단면도이다.11A is a view for explaining an example of a semiconductor substrate 110 in which a first electrode C141 and a second electrode C142 are disposed on the rear surface. FIG. 11B is a cross- 11C is a sectional view of the insulating member 200 in which the first auxiliary electrode P141 and the second auxiliary electrode P142 are disposed on the entire surface, 11 (d) is a cross-sectional view taken along line 11 (d) -11 (d) in FIG. 11 (c).

도 11 내지 도 13c에 도시된 태양 전지는 앞서 도 9 및 도 10에서 설명한 태양 전지가 적용될 수 있다. 아울러, 이외에도, 반도체 기판(110)의 후면에 제1 전극(C141)과 제2 전극(C142)이 위치하는 태양 전지는 어떠한 태양 전지라도 적용이 가능하다.The solar cell shown in Figs. 11 to 13C can be applied to the solar cell described in Figs. 9 and 10 above. In addition, the solar cell in which the first electrode C141 and the second electrode C142 are disposed on the rear surface of the semiconductor substrate 110 can be applied to any solar cell.

도 11의 (a) 및 (b)에 도시된 바와 같은 하나의 반도체 기판(110)의 후면에 도 11의 (c) 및 (d)에 도시된 바와 같은 하나의 절연성 부재(200)의 전면이 부착되어 접속됨으로써, 본 발명에 따른 태양 전지는 하나의 일체형 개별 소자를 형성할 수 있다.A front surface of one insulating member 200 as shown in FIGS. 11C and 11D is formed on the rear surface of one semiconductor substrate 110 as shown in FIGS. 11A and 11B, By attaching and connecting, the solar cell according to the present invention can form one integrated discrete element.

이때, 도 11의 (a) 및 (b)에 도시된 바와 같이, 도 9 및 도 10에서 설명한 태양 전지의 반도체 기판(110)의 후면에는 복수 개의 제1 전극(C141)과 복수 개의 제2 전극(C142)이 서로 이격되어 제1 방향(x)으로 길게 형성될 수 있다. 즉, 도 1 및 도 2에서 설명한 태양 전지와 다르게, 도 9 및 도 10에서 설명한 태양 전지에 포함되는 제1 전극(C141) 및 제2 전극(C142) 각각은 제1 전극 패드(C141P)와 제2 전극 패드(C142P)가 생략될 수 있고, 제1 핑거 전극(C141F)과 제2 핑거 전극(C142)만 포함할 수 있다.As shown in FIGS. 11A and 11B, on the rear surface of the semiconductor substrate 110 of the solar cell illustrated in FIGS. 9 and 10, a plurality of first electrodes C141 and a plurality of second electrodes (C142) may be spaced apart from each other and elongated in the first direction (x). 1 and 2, each of the first electrode C141 and the second electrode C142 included in the solar cell illustrated in FIGS. 9 and 10 includes a first electrode pad C141P and a second electrode pad C142, The two-electrode pad C142P may be omitted and only the first finger electrode C141F and the second finger electrode C142 may be included.

여기서, 제1 전극(C141)과 제2 전극(C142)의 폭(WC142)이 서로 동일한 경우를 일례로 도시하였으나, 이와 다르게, 제1 전극(C141)과 제2 전극(C142)의 폭(WC142)이 서로 다르게 형성될 수도 있다.Although the width WC142 of the first electrode C141 and the width WC142 of the second electrode C142 are shown as an example, the width WC142 of the first electrode C141 and the width of the second electrode C142 May be formed differently from each other.

아울러, 본 발명에 따른 절연성 부재(200)의 전면에는 도 11의 (c) 및 (d)에 도시된 바와 같이, 복수 개의 제1 보조 전극(P141)과 복수 개의 제2 보조 전극(P142)이 서로 이격되어 제1 방향(x)으로 길게 형성될 수 있다.11C and 11D, a plurality of first auxiliary electrodes P141 and a plurality of second auxiliary electrodes P142 are formed on the front surface of the insulating member 200 according to the present invention, And may be formed to be long in the first direction (x).

아울러, 절연성 부재(200)의 전면에서 제1 방향(x)으로 형성된 복수 개의 제1 보조 전극(P141)의 끝단에는 제2 방향(y)으로 뻗어 있는 제1 보조 전극 패드(PP141)가 더 구비되고, 제1 보조 전극 패드(PP141)은 복수 개의 제1 보조 전극(P141)의 끝단에 연결될 수 있다.A first auxiliary electrode pad PP141 extending in a second direction y is further provided at the ends of the plurality of first auxiliary electrodes P141 formed in the first direction x on the front surface of the insulating member 200 And the first auxiliary electrode pad PP141 may be connected to the ends of the plurality of first auxiliary electrodes P141.

또한, 절연성 부재(200)의 전면에서 제1 방향(x)으로 형성된 복수 개의 제2 보조 전극(P142)의 끝단에는 제2 방향(y)으로 뻗어 있는 제2 보조 전극 패드(PP142)가 더 구비되고, 제2 보조 전극 패드(PP142)는 복수 개의 제2 보조 전극(P142)의 끝단에 연결될 수 있다.A second auxiliary electrode pad PP142 extending in the second direction y is further provided at the end of the plurality of second auxiliary electrodes P142 formed in the first direction x on the front surface of the insulating member 200 And the second auxiliary electrode pad PP142 may be connected to the ends of the plurality of second auxiliary electrodes P142.

여기서, 제1 보조 전극(P141)과 제2 보조 전극 패드(PP142)는 서로 이격되고, 제2 보조 전극(P142)과 제1 보조 전극 패드(PP141)는 서로 이격될 수 있다.Here, the first auxiliary electrode P141 and the second auxiliary electrode pad PP142 may be spaced apart from each other, and the second auxiliary electrode P142 and the first auxiliary electrode pad PP141 may be spaced apart from each other.

따라서, 절연성 부재(200)의 전면에서, 제1 방향(x)의 양끝단 중 일단에는 제2 방향(y)으로 제1 보조 전극 패드(PP141)가 형성되고, 타단에는 제2 보조 전극 패드(PP142)가 각각 제2 방향(y)으로 형성될 수 있다. 이와 같은 제1 보조 전극 패드(PP141) 및 제2 보조 전극 패드(PP142)에는 태양 전지를 서로 연결하기 위한 인터커넥터(IC)가 전기적으로 연결되거나, 복수의 태양 전지가 직렬 연결된 복수 개의 셀 스트링을 서로 연결하기 위한 리본이 전기적으로 연결될 수 있다.The first auxiliary electrode pad PP141 is formed in the second direction y at one end of both ends of the first direction x on the front surface of the insulating member 200 and the second auxiliary electrode pad PP142 may be formed in the second direction y, respectively. The first auxiliary electrode pad PP141 and the second auxiliary electrode pad PP142 may be electrically connected to an interconnector (IC) for connecting the solar cells to each other, or a plurality of cell strings, Ribbons for connecting to each other can be electrically connected.

아울러, 제1 보조 전극 패드(PP141) 및 제2 보조 전극 패드(PP142) 각각의 두께는 제1 보조 전극(P141) 및 제2 보조 전극(P142) 각각의 두께(T2)와 동일하거나 다를 수 있다. 이하에서는 두께가 동일한 경우를 일례로 설명한다.The thicknesses of the first auxiliary electrode pad PP141 and the second auxiliary electrode pad PP142 may be equal to or different from the thickness T2 of the first auxiliary electrode P141 and the second auxiliary electrode P142, . Hereinafter, the case where the thickness is the same will be described as an example.

아울러, 본 발명에 따른 태양 전지는 하나의 반도체 기판(110)의 후면에 하나의 절연성 부재(200)의 전면이 부착되어 접속됨으로써, 하나의 일체형 개별 소자를 형성할 수있다. 즉, 절연성 부재(200)와 반도체 기판(110)은 1:1로 결합 또는 부착될 수 있다.In addition, the solar cell according to the present invention can form one integral individual element by attaching and connecting the front surface of one insulating member 200 to the rear surface of one semiconductor substrate 110. That is, the insulating member 200 and the semiconductor substrate 110 may be bonded or attached at a ratio of 1: 1.

여기서, 본 발명에 따른 절연성 부재(200)는 인접한 다른 태양 전지의 반도체 기판(110)과 중첩되지 않을 수 있다.Here, the insulating member 200 according to the present invention may not overlap with the semiconductor substrate 110 of another adjacent solar cell.

따라서, 복수 개의 태양 전지를 서로 연결할 때에, 각 태양 전지에 포함되는 절연성 부재(200)는 인접한 다른 태양 전지와 중첩되지 않고 이격되어 형성될 수 있다.Therefore, when a plurality of solar cells are connected to each other, the insulating member 200 included in each solar cell can be formed without being overlapped with other adjacent solar cells.

이와 같이 본 발명에 따른 태양 전지는 하나의 반도체 기판(110)에 하나의 절연성 부재(200)만 결합되어, 하나의 일체형 개별 소자를 형성함으로써, 태양 전지 모듈 제조 공정을 보다 용이하게 할 수 있으며, 태양 전지 모듈 제조 공정 중에 어느 하나의 태양 전지에 포함된 반도체 기판(110)이 파손되거나 결함이 발생하더라도 하나의 일체형 개별 소자로 형성되는 해당 태양 전지만 교체할 수 있고, 공정 수율을 보다 향상시킬 수 있다. As described above, in the solar cell according to the present invention, only one insulating member 200 is coupled to one semiconductor substrate 110 to form one integrated individual element, thereby making it easier to manufacture the solar cell module, Even if the semiconductor substrate 110 included in one of the solar cells is broken or defects are generated during the manufacturing process of the solar cell module, only the corresponding solar cell formed by one integrated type individual element can be replaced and the process yield can be further improved have.

아울러, 이와 같이, 하나의 일체형 개별 소자로 형성되는 태양 전지는 태양 전지나 태양 전지 모듈을 제조할 때에, 반도체 기판(110)에 가해지는 열팽창 스트레스를 최소화할 수 있다.In addition, when the solar cell or the solar cell module is manufactured, the solar cell formed by one integral individual element can minimize the thermal expansion stress applied to the semiconductor substrate 110.

여기서, 절연성 부재(200)의 면적을 반도체 기판(110)의 면적과 동일하거나 크게 함으로써, 태양 전지와 태양 전지를 서로 연결할 때에, 절연성 부재(200)의 전면에 인터커넥터(IC)가 부착될 수 있는 영역을 충분히 확보할 수 있다.Here, when the area of the insulating member 200 is equal to or larger than the area of the semiconductor substrate 110, an interconnector (IC) may be attached to the front surface of the insulating member 200 when the solar cell and the solar cell are connected to each other It is possible to secure a sufficient area.

아울러, 절연성 부재(200)의 면적을 반도체 기판(110)의 면적의 2배보다 작게 함으로써, 절연성 부재(200)의 전면에 형성된 제1 보조 전극(P141)과 제2 보조 전극(P142)을 반도체 기판(110)의 후면에 형성된 제1 전극(C141)과 제2 전극(C142)에 부착할 때에, 반도체 기판(110)에 가해지는 열팽창 스트레스를 최소화할 수 있다.The first auxiliary electrode P141 and the second auxiliary electrode P142 formed on the entire surface of the insulating member 200 are electrically connected to the semiconductor substrate 110 by making the area of the insulating member 200 smaller than twice the area of the semiconductor substrate 110. [ The thermal stress applied to the semiconductor substrate 110 can be minimized when the first electrode C141 and the second electrode C142 are formed on the rear surface of the substrate 110. [

이와 같은 반도체 기판(110)의 후면과 절연성 부재(200)의 전면은 서로 부착되어, 제1 전극(C141)과 제1 보조 전극(P141)이 서로 연결되고, 제2 전극(C142)과 제2 보조 전극(P142)이 서로 연결될 수 있다. The rear surface of the semiconductor substrate 110 and the front surface of the insulating member 200 are adhered to each other so that the first electrode C141 and the first auxiliary electrode P141 are connected to each other and the second electrode C142 and the second The auxiliary electrode P142 may be connected to each other.

이와 같이, 절연성 부재(200)에서, 인터커넥터(IC)가 접속되는 부분의 주변에는 션트 방지층(ASB)이 형성될 수 있다.As described above, in the insulating member 200, the shunt prevention layer ASB can be formed around the portion to which the interconnector IC is connected.

일례로, 도 11의 (c) 및 (d)에 도시된 바와 같이, 션트 방지층(ASB)은 방지층은 제1 보조 전극 패드(PP141)의 길이 방향인 제2 방향(y)으로, 제1 보조 전극 패드(PP141)와 제2 보조 전극(P142) 사이에 형성될 수 있다. 이때, 션트 방지층(ASB)은 제1 보조 전극 패드(PP141)의 일부분 위에 형성될 수 있고, 제1 보조 전극 패드(PP141)와 제2 보조 전극(P142) 사이에 형성될 수 있다.11 (c) and 11 (d), the shunt prevention layer ASB has a structure in which the prevention layer is formed in the second direction y, which is the longitudinal direction of the first auxiliary electrode pad PP141, And may be formed between the electrode pad PP141 and the second auxiliary electrode P142. At this time, the shunt prevention layer ASB may be formed on a part of the first auxiliary electrode pad PP141, and may be formed between the first auxiliary electrode pad PP141 and the second auxiliary electrode P142.

아울러, 션트 방지층(ASB)은 제2 보조 전극 패드(PP142)의 길이 방향인 제2 방향(y)으로, 제2 보조 전극 패드(PP142)와 제1 보조 전극(P141) 사이에 형성될 수 있다. 이때 션트 방지층(ASB)은 제2 보조 전극 패드(PP142)의 일부분 위에 형성될 수 있고, 제2 보조 전극 패드(PP142)와 제1 보조 전극(P141) 사이에 형성될 수 있다.In addition, the shunt prevention layer ASB may be formed between the second auxiliary electrode pad PP142 and the first auxiliary electrode P141 in the second direction y, which is the longitudinal direction of the second auxiliary electrode pad PP142 . At this time, the shunt prevention layer ASB may be formed on a portion of the second auxiliary electrode pad PP142, and may be formed between the second auxiliary electrode pad PP142 and the first auxiliary electrode P141.

본 발명에 따른 이와 같이 션트 방지층(ASB)을 절연성 부재(200)에 미리 형성시킨 후, 절연성 부재(200)를 반도체 기판(110)에 접속시켜, 하나의 일체형 개별 소자를 형성할 수 있다.After the shunt prevention layer ASB according to the present invention is formed in advance on the insulating member 200, the insulating member 200 can be connected to the semiconductor substrate 110 to form one integral individual element.

그러나, 이와 다르게, 절연성 부재(200)의 제1 보조 전극 패드(PP141)와 제2 보조 전극(P142) 사이와 제2 보조 전극 패드(PP142)와 제1 보조 전극(P141) 사이와 중첩되는 반도체 기판(110)의 후면 일부분에 션트 방지층(ASB)을 미리 형성한 상태에서, 반도체 기판(110)과 절연성 부재(200)를 접속시켜, 하나의 일체형 개별 소자를 형성하는 것도 가능하다.Alternatively, the first auxiliary electrode pad PP141 and the second auxiliary electrode P142 of the insulating member 200, the second auxiliary electrode pad PP142 and the first auxiliary electrode P141, It is also possible to form a single integrated element by connecting the semiconductor substrate 110 and the insulating member 200 in a state where the shunt prevention layer ASB is previously formed on a part of the rear surface of the substrate 110. [

이하에서는, 반도체 기판(110)과 절연성 부재(200)가 하나의 일체형 개별 소자를 형성하는 상태에서, 션트 방지층(ASB)의 위치에 대해 설명한다. Hereinafter, the position of the shunt prevention layer ASB in a state in which the semiconductor substrate 110 and the insulating member 200 form one integrated discrete element will be described.

도 12는 도 11에 도시된 반도체 기판(110)과 절연성 부재(200)를 서로 접속시킨 상태에서 션트 방지층(ASB)의 위치에 대해 설명하기 위한 도이고, 도 13a는 도 12에서 13a-13a 라인의 단면을 도시한 것이고, 도 13b는 도 12에서 13b-13b 라인의 단면을 도시한 것이고, 도 13c는 12에서 13c-13c 라인의 단면을 도시한 것이다.12 is a view for explaining the position of the shunt prevention layer ASB in a state where the semiconductor substrate 110 and the insulating member 200 shown in Fig. 11 are connected to each other. Fig. 13A is a cross- Fig. 13B is a cross-sectional view taken along line 13B-13B in Fig. 12, and Fig. 13C is a cross-sectional view taken along line 12C-13C in Fig.

도 12에 도시된 바와 같이, 하나의 반도체 기판(110)이 하나의 절연성 부재(200)에 완전히 중첩되어 하나의 태양 전지 개별 소자가 형성될 수 있다.As shown in FIG. 12, one semiconductor substrate 110 may be completely overlapped with one insulating member 200 to form one solar cell individual element.

이때, 기판의 후면에서 제1 전극(C141)과 제1 보조 전극(P141)은 제1 방향(x)으로 서로 중첩하여 연결 및 접속될 수 있으며, 제2 전극(C142)과 제2 보조 전극(P142)도 제1 방향(x)으로 서로 중첩하여 연결 및 접속될 수 있다.At this time, the first electrode (C141) and the first auxiliary electrode (P141) may be connected and connected to each other in the first direction (x) on the rear surface of the substrate, and the second electrode (C142) P142 may also be connected and connected to each other in the first direction (x).

이때, 도 13a에 도시된 바와 같이, 반도체 기판(110)의 후면에 형성된 제1 전극(C141)과 절연성 부재(200)의 전면에 형성된 제1 보조 전극(P141)은 서로 중첩되며, 도전성 전극 연결재(CA1)에 의해 서로 전기적으로 연결될 수 있다.13A, the first electrode C141 formed on the rear surface of the semiconductor substrate 110 and the first auxiliary electrode P141 formed on the front surface of the insulating member 200 are overlapped with each other, May be electrically connected to each other by a capacitor CA1.

아울러, 반도체 기판(110)의 후면에 형성된 제2 전극(C142)과 절연성 부재(200)의 전면에 형성된 제2 보조 전극(P142)도 서로 중첩되며, 도전성 전극 연결재(CA1)에 의해 서로 전기적으로 연결될 수 있다.The second electrode C142 formed on the rear surface of the semiconductor substrate 110 and the second auxiliary electrode P142 formed on the front surface of the insulating member 200 are also overlapped with each other by the conductive electrode connector CA1, Can be connected.

또한, 제1 전극(C141)과 제2 전극(C142) 사이의 서로 이격된 공간에는 절연층(IL)이 채워질 수 있고, 제1 보조 전극(P141)과 제2 보조 전극(P142) 사이의 이격된 공간에도 절연층(IL)이 채워질 수 있다.The space between the first electrode C141 and the second electrode C142 may be filled with an insulating layer IL and a gap between the first auxiliary electrode P141 and the second auxiliary electrode P142 The insulating layer IL may be filled.

아울러, 제1 보조 전극 패드(PP141)와 제2 보조 전극 패드(PP142) 각각은 반도체 기판(110)과 중첩되는 제1 영역(PP141-S1, PP142-S1)과, 반도체 기판(110)과 중첩되지 않는 제2 영역(PP141-S2, PP142-S2)을 포함할 수 있다.Each of the first auxiliary electrode pad PP141 and the second auxiliary electrode pad PP142 includes a first region PP141-S1 and a second auxiliary electrode pad PP142 overlapping the semiconductor substrate 110, (PP141-S2, PP142-S2).

여기서, 제1 보조 전극 패드(PP141)의 제1 영역(PP141-S1)에서는 복수의 제1 보조 전극(P141)과 연결되고, 제2 영역(PP141-S2)은 인터커넥터(IC)와 연결될 수 있는 공간을 확보하기 위하여 반도체 기판(110)과 중첩되지 않고 밖으로 노출될 수 있다. 아울러, 제2 보조 전극 패드(PP142)의 제1 영역(PP142-S1)에서는 복수의 제2 보조 전극(P142)과 연결되고, 제2 영역(PP142-S2)은 인터커넥터(IC)와 연결될 수 있는 공간을 확보하기 위하여 반도체 기판(110)과 중첩되지 않고 밖으로 노출될 수 있다. The first area PP141-S1 of the first auxiliary electrode pad PP141 may be connected to a plurality of first auxiliary electrodes P141 and the second area PP141-S2 may be connected to the interconnector IC The semiconductor substrate 110 can be exposed to the outside without overlapping with the semiconductor substrate 110 in order to secure a space. The second area PP142-S2 may be connected to the second area PP142-S1 in the first area PP142-S1 of the second auxiliary electrode pad PP142 and the second area PP142- The semiconductor substrate 110 can be exposed to the outside without overlapping with the semiconductor substrate 110 in order to secure a space.

본 발명에 따른 제1 보조 전극 패드(PP141)와 제2 보조 전극 패드(PP142) 각각은 제2 영역(PP141-S2, PP142-S2)을 구비함으로써, 인터커넥터(IC)를 보다 용이하게 연결할 수 있으며, 아울러, 인터커넥터(IC)를 태양 전지에 연결할 때에, 반도체 기판(110)에 대한 열팽창 스트레스를 최소화할 수 있다.The first auxiliary electrode pad PP141 and the second auxiliary electrode pad PP142 according to the present invention include the second areas PP141-S2 and PP142-S2, respectively, In addition, when the interconnector (IC) is connected to the solar cell, the thermal expansion stress on the semiconductor substrate 110 can be minimized.

따라서, 제1 보조 전극 패드(PP141)와 제2 보조 전극 패드(PP142) 각각은 반도체 기판(110)과 중첩되지 않는 제2 영역(PP141-S2, PP142-S2)이 반도체 기판(110)의 밖으로 노출될 수 있고, 이와 같은 제2 영역(PP141-S2, PP142-S2)에 인터커넥터(IC)가 연결될 수 있다.The first auxiliary electrode pad PP141 and the second auxiliary electrode pad PP142 are electrically connected to the semiconductor substrate 110 such that the second regions PP141-S2 and PP142- And the interconnection IC can be connected to the second regions PP141-S2 and PP142-S2.

아울러, 인터커넥터(IC)를 연결하는 공정 중에, 인터커넥터 연결재(ICA)에 의해, 제1 보조 전극 패드(PP141)와 제2 보조 전극(P142)이 단락되거나, 제2 보조 전극 패드(PP142)와 제1 보조 전극(P141)이 단락되는 것을 방지하기 위하여 션트 방지층(ASB)이 위치할 수 있다.The first auxiliary electrode pad PP141 and the second auxiliary electrode P142 are short-circuited by the interconnection ICA during the process of connecting the inter-connector IC, and the second auxiliary electrode pad PP142 may be short- The shunt prevention layer ASB may be positioned to prevent the first auxiliary electrode P141 and the first auxiliary electrode P141 from being short-circuited.

구체적으로, 도 12에 도시된 바와 같이, 션트 방지층(ASB)은 제1 보조 전극 패드(PP141)의 제1 영역(PP141-S1) 위와, 제1 보조 전극 패드(PP141)의 제1 영역(PP141-S1)와 제2 보조 전극(P142) 사이의 공간에 위치할 수 있다.12, the shunt prevention layer ASB is formed on the first area PP141-S1 of the first auxiliary electrode pad PP141 and on the first area PP141 of the first auxiliary electrode pad PP141, -S1) and the second auxiliary electrode (P142).

따라서, 도 13b에 도시된 바와 같이, 제2 보조 전극(P142)과 제1 보조 전극 패드(PP141) 사이는 션트 방지층(ASB)에 의해 절연되어, 인터커넥터 연결재(ICA)에 의한 단락이 방지될 수 있다.13B, the second auxiliary electrode P142 and the first auxiliary electrode pad PP141 are insulated by the shunt prevention layer ASB so that shorting by the interconnection connector ICA is prevented .

또한, 션트 방지층(ASB)은 제2 보조 전극 패드(PP142)의 제1 영역(PP142-S1) 위와, 제2 보조 전극 패드(PP142)의 제1 영역(PP142-S1)과 제1 보조 전극(P141) 사이의 공간에 위치할 수 있다.The shunt prevention layer ASB is formed on the first area PP142-S1 of the second auxiliary electrode pad PP142, the first area PP142-S1 of the second auxiliary electrode pad PP142, P141).

따라서, 도 13c에 도시된 바와 같이, 제1 보조 전극(P141)과 제2 보조 전극 패드(PP142) 사이는 션트 방지층(ASB)에 의해 절연되어 단락이 방지될 수 있다.Therefore, as shown in FIG. 13C, the first auxiliary electrode P141 and the second auxiliary electrode pad PP142 are insulated by the shunt prevention layer ASB so that a short circuit can be prevented.

이때, 공정의 단순화를 위해, 션트 방지층(ASB)은 절연층(IL)의 재질과 동일한 재질을 사용할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니므로, 다른 재질이 사용되는 것도 가능하다.At this time, for the sake of simplifying the process, the shunt prevention layer ASB may be made of the same material as the material of the insulating layer IL. However, it is not necessarily limited to this, and other materials may be used.

지금까지는 반도체 기판(110)에 형성된 제1 전극(C141) 및 제2 전극(C142)은 절연성 부재(200)에 형성된 제1 보조 전극(P141) 및 제2 보조 전극(P142)과 나란한 방향으로 중첩되어 연결되는 경우에 대해 설명하였으나, 이와 다르게, 반도체 기판(110)에 형성된 제1 전극(C141) 및 제2 전극(C142)은 절연성 부재(200)에 형성된 제1 보조 전극(P141) 및 제2 보조 전극(P142)과 교차하는 방향으로 중첩되어 접속하는 경우에도, 션트 방지층(ASB)은 제1 보조 전극 패드(PP141)의 제1 영역(PP141-S1) 위와, 제1 보조 전극 패드(PP141)의 제1 영역(PP141-S1)와 제2 보조 전극(P142) 사이의 공간에 위치할 수 있으며, 제2 보조 전극 패드(PP142)의 제1 영역(PP142-S1) 위와, 제2 보조 전극 패드(PP142)의 제1 영역(PP142-S1)과 제1 보조 전극(P141) 사이의 공간에 위치할 수 있다.The first electrode C141 and the second electrode C142 formed on the semiconductor substrate 110 are overlapped with the first auxiliary electrode P141 and the second auxiliary electrode P142 formed on the insulating member 200 in a direction parallel to the first auxiliary electrode P141 and the second auxiliary electrode P142, The first electrode C141 and the second electrode C142 formed on the semiconductor substrate 110 are electrically connected to the first auxiliary electrode P141 formed on the insulating member 200 and the second auxiliary electrode P141 formed on the insulating member 200, The shunt prevention layer ASB is formed on the first area PP141-S1 of the first auxiliary electrode pad PP141 and on the first auxiliary electrode pad PP141 in the overlapping manner in the direction crossing the auxiliary electrode P142, May be located in a space between the first area PP141-S1 of the second auxiliary electrode pad PP142 and the second auxiliary electrode P142 and on the first area PP142-S1 of the second auxiliary electrode pad PP142, May be located in a space between the first region PP142-S1 of the first switching transistor PP142 and the first auxiliary electrode P141.

또한, 제1 보조 전극(P141)과 제2 보조 전극(P142)이 복수 개로 형성되지 않고, 하나의 통전극으로 형성된 경우에도, 단락을 방지하기 위해 전술한 션트 방지층(ASB)이 동일하게 적용될 수 있다.Also, in the case where the first auxiliary electrode P141 and the second auxiliary electrode P142 are not formed in plural but are formed as a single tubular electrode, the above-described shunt prevention layer ASB may be similarly applied have.

이하에서는 이와 같이 반도체 기판(110)과 절연성 부재(200)가 일체로 접속되어 하나의 개별 소자로 형성된 태양 전지를 이용한 태양 전지 모듈에 대해 설명한다.Hereinafter, a solar cell module using a solar cell, in which the semiconductor substrate 110 and the insulating member 200 are integrally connected and formed of one discrete element, will be described below.

도 14는 반도체 기판(110)과 절연성 부재(200)가 일체로 접속되어 하나의 개별 소자로 형성된 태양 전지가 적용된 태양 전지 모듈의 일례에 대해서 설명한다.14 shows an example of a solar cell module to which a solar cell formed by a single element and a semiconductor substrate 110 and an insulating member 200 are integrally connected.

도 14에서는 태양 전지 모듈과 관련하여 도 8에서 설명한 내용과 동일한 부분에 대한 내용은 생략한다.In FIG. 14, the same parts as those described in FIG. 8 with respect to the solar cell module are omitted.

도 14에 도시된 바와 같이, 태양 전지 모듈에 반도체 기판(110)과 절연성 부재(200)가 일체로 접속되어 하나의 개별 소자로 형성된 태양 전지가 적용되는 경우, 인터커넥터(IC)는 각 태양 전지의 제1 보조 전극 패드(PP141)와 제2 보조 전극 패드(PP142)에 접속될 수 있다.14, in the case where a solar cell formed by a single element and a semiconductor substrate 110 and an insulating member 200 are integrally connected to the solar cell module, the interconnector (IC) May be connected to the first auxiliary electrode pad PP141 and the second auxiliary electrode pad PP142.

구체적으로, 도 14에 도시된 바와 같이, 인터커넥터(IC)는 일례로, 제1 보조 전극 패드(PP141)의 제2 영역(PP141-S2)과 제2 보조 전극 패드(PP142)의 제2 영역(PP142-S2)에 인터커넥터 연결재(ICA)에 의해 접속될 수 있다.14, the interconnection IC includes, for example, a second region PP141-S2 of the first auxiliary electrode pad PP141 and a second region PP142 of the second auxiliary electrode pad PP142. (ICA) to the connection terminals PP142-S2.

이때, 제1 보조 전극 패드(PP141)의 제1 영역(PP141-S1) 및 제2 보조 전극 패드(PP142)의 제1 영역(PP142-S1)에는 전술한 바와 같이, 션트 방지층(ASB)이 형성되어 있어, 인터커넥터 연결재(ICA)가 제1 보조 전극 패드(PP141)의 제2 영역(PP141-S1)이나 제2 보조 전극 패드(PP142)의 제2 영역(PP142-S2)을 넘어서 퍼질 수 없다. 이에 따라, 인터커넥터(IC) 연결 공정 중에, 제1 보조 전극 패드(PP141)와 제2 보조 전극(P142) 사이의 단락이나, 제2 보조 전극 패드(PP142)와 제1 보조 전극(P141) 사이의 단락을 방지할 수 있다.At this time, as described above, the shunt prevention layer ASB is formed in the first area PP141-S1 of the first auxiliary electrode pad PP141 and the first area PP142-S1 of the second auxiliary electrode pad PP142, The interconnecting connector ICA can not spread beyond the second area PP141-S1 of the first auxiliary electrode pad PP141 or the second area PP142-S2 of the second auxiliary electrode pad PP142 . Accordingly, a short circuit may occur between the first auxiliary electrode pad PP141 and the second auxiliary electrode P142 or a short circuit may occur between the second auxiliary electrode pad PP142 and the first auxiliary electrode P141 during the connection process of the IC Can be prevented.

도 14에서는 인터커넥터(IC)와 반도체 기판(110)이 이격되지 않은 것으로 도시하고 있으나, 이와 다르게, 인터커넥터(IC)와 반도체 기판(110) 사이의 단락을 방지하고 인터커넥터(IC)에 의한 광학적 게인을 보다 향상시키기 위하여, 인터커넥터(IC)와 반도체 기판(110)은 서로 이격될 수 있다.14 shows that the interconnector IC and the semiconductor substrate 110 are not separated from each other. However, it is also possible to prevent a short circuit between the inter connector IC and the semiconductor substrate 110, In order to further improve the optical gain, the interconnector (IC) and the semiconductor substrate 110 may be spaced from each other.

아울러, 도 14에서는 인터커넥터(IC)의 전면 표면이 평평한 것으로 도시하고 있으나, 이와 다르게, 인터커넥터(IC)에 의한 광학적 게인을 보다 향상시키기 위하여, 인터커넥터(IC)의 전면 표면은 요철을 구비할 수 있다.Although the front surface of the interconnector (IC) is shown as flat in FIG. 14, in order to further improve the optical gain by the interconnector (IC), the front surface of the interconnector can do.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.It will be apparent to those skilled in the art that various modifications, substitutions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. will be. Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

Claims (20)

반도체 기판;
상기 반도체 기판에 형성되는 에미터부;
상기 반도체 기판의 후면에 형성되며, 상기 에미터부에 연결되는 제1 전극;
상기 반도체 기판의 후면에 상기 제1 전극과 이격되어 나란하게 형성되며, 상기 반도체 기판에 연결되는 제2 전극;을 포함하고,
상기 제1 전극 및 상기 제2 전극 각각의 후면 중에서, 서로 인접하는 태양 전지를 연결하는 인터커넥터가 접속하는 부분의 주변에는 절연성 재질의 션트(shunt) 방지층이 더 형성되는 태양 전지.
A semiconductor substrate;
An emitter portion formed on the semiconductor substrate;
A first electrode formed on a rear surface of the semiconductor substrate and connected to the emitter;
And a second electrode formed on a rear surface of the semiconductor substrate so as to be spaced apart from the first electrode and connected to the semiconductor substrate,
Wherein a shunt prevention layer made of an insulating material is further formed on a periphery of a portion of the rear surface of each of the first electrode and the second electrode, to which the interconnector connecting adjacent solar cells is connected.
제1 항에 있어서,
상기 션트 방지층은 각각의 상기 제1 전극 및 상기 제2 전극에 상기 인터커넥터가 접촉하는 부분의 둘레 중 적어도 한 부분에 형성되는 태양 전지.
The method according to claim 1,
Wherein the shunt prevention layer is formed on at least one portion of a periphery of a portion where the interconnector contacts the first electrode and the second electrode.
제2 항에 있어서,
상기 션트 방지층은 상기 제1 전극의 후면 중에서 상기 인터커넥터가 접속하는 부분과 상기 반도체 기판의 끝단 사이 또는 상기 제2 전극의 후면 중에서 상기 인터커넥터가 접속하는 부분과 상기 반도체 기판의 끝단 사이에 형성되는 태양 전지.
3. The method of claim 2,
The shunt prevention layer is formed between a portion of the rear surface of the first electrode that is connected to the interconnector and an end of the semiconductor substrate or a rear surface of the second electrode between a portion to which the interconnector is connected and an end of the semiconductor substrate Solar cells.
제2 항에 있어서,
상기 션트 방지층은 상기 인터커넥터와 접속하는 부분과 상기 제1 전극 사이, 또는 상기 인터커넥터와 접속하는 부분과 상기 제2 전극 사이에 위치하는 태양 전지.
3. The method of claim 2,
Wherein the shunt prevention layer is located between a portion connected to the interconnector and the first electrode or between a portion connected to the interconnector and the second electrode.
제2 항에 있어서,
상기 션트 방지층은 상기 제1 전극과 상기 제2 전극 사이 공간에 노출되는 반도체 기판의 후면 위에 형성되는 태양 전지.
3. The method of claim 2,
Wherein the shunt prevention layer is formed on a rear surface of the semiconductor substrate exposed in a space between the first electrode and the second electrode.
제2 항에 있어서,
상기 제1 전극은
상기 반도체 기판의 후면에 서로 이격되어 형성되는 복수의 제1 핑거 전극;과
일측이 상기 복수의 제1 핑거 전극에 공통으로 연결되고, 타측이 상기 인터커넥터에 연결되는 제1 전극 패드;를 포함하고,
상기 제2 전극은
상기 반도체 기판의 후면에 서로 이격되어 형성되는 복수의 제2 핑거 전극;과
일측이 상기 복수의 제2 핑거 전극에 공통으로 연결되고, 타측이 상기 인터커넥터에 연결되는 제2 전극 패드;를 포함하는 태양 전지.
3. The method of claim 2,
The first electrode
A plurality of first finger electrodes spaced apart from each other on a rear surface of the semiconductor substrate;
And a first electrode pad having one side commonly connected to the plurality of first finger electrodes and the other side connected to the interconnector,
The second electrode
A plurality of second finger electrodes spaced apart from each other on a rear surface of the semiconductor substrate;
And a second electrode pad having one side commonly connected to the plurality of second finger electrodes and the other side connected to the interconnector.
제6 항에 있어서,
상기 션트 방지층은 상기 제1 전극 패드 및 상기 제2 전극 패드 각각에서 상기 반도체 기판의 끝단과 인접하는 부분에 형성되는 태양 전지.
The method according to claim 6,
Wherein the shunt prevention layer is formed on each of the first electrode pad and the second electrode pad at a portion adjacent to an end of the semiconductor substrate.
제6 항에 있어서,
상기 션트 방지층은 상기 제1 전극 패드에서 상기 복수의 제2 핑거 전극과 인접하는 부분에 형성되는 태양 전지.
The method according to claim 6,
Wherein the shunt prevention layer is formed on a portion of the first electrode pad adjacent to the plurality of second finger electrodes.
제6 항에 있어서,
상기 션트 방지층은 상기 제2 전극 패드에서 상기 복수의 제1 핑거 전극과 인접하는 부분에 형성되는 태양 전지.
The method according to claim 6,
Wherein the shunt prevention layer is formed on a portion of the second electrode pad adjacent to the plurality of first finger electrodes.
제1 항의 구조를 갖는 제1 태양 전지와 제2 태양 전지; 및
상기 제1 태양 전지와 상기 제2 태양 전지를 전기적으로 서로 연결하는 상기 인터커넥터;를 포함하는 태양 전지 모듈.
A first solar cell and a second solar cell having the structure of claim 1; And
And the interconnector electrically connecting the first solar cell and the second solar cell to each other.
제10 항에 있어서,
상기 제1 태양 전지에 구비되는 션트 방지층과 상기 제2 태양 전지에 구비되는 션트 방치층은 각각의 태양 전지에 독자적으로 구비되며 서로 이격되어 있는 태양 전지 모듈.
11. The method of claim 10,
Wherein the shunt barrier layer of the first solar cell and the shunt barrier layer of the second solar cell are independently provided in the respective solar cells and are separated from each other.
제10 항에 있어서,
상기 인터커넥터는 상기 제1 태양 전지의 제1 전극 및 상기 제2 태양 전지의 제2 전극에 도전성 재질의 인터커넥터 연결재에 의해 접속되며,
상기 제1 태양 전지 및 상기 제2 태양 전지 각각에서,
상기 션트 방지층의 위치는 상기 인터커넥터 연결재의 위치보다 상기 각 태양 전지의 바깥쪽에 위치하는 태양 전지 모듈.
11. The method of claim 10,
The interconnector is connected to the first electrode of the first solar cell and the second electrode of the second solar cell by an interconnecting connector made of a conductive material,
In each of the first solar cell and the second solar cell,
Wherein the position of the shunt prevention layer is positioned outside the respective solar cells relative to the position of the interconnect connector.
반도체 기판;
상기 반도체 기판에 형성되는 에미터부;
상기 반도체 기판의 후면에 형성되며, 상기 에미터부에 연결되는 복수의 제1 전극;
상기 반도체 기판의 후면에 상기 제1 전극과 이격되어 나란하게 형성되며, 상기 반도체 기판에 연결되는 복수의 제2 전극;
상기 복수의 제1 전극과 연결되는 제1 보조 전극과, 상기 복수의 제2 전극과 연결되는 제2 보조 전극을 포함하는 절연성 부재;를 포함하고,
상기 절연성 부재와 상기 반도체 기판은 각각 낱개로 접속되어 하나의 일체형 개별소자를 형성하며,
서로 인접하는 태양 전지를 연결하는 인터커넥터가 접속하는 부분의 주변에는 절연성 재질의 션트 방지층이 더 형성되는 태양 전지.
A semiconductor substrate;
An emitter portion formed on the semiconductor substrate;
A plurality of first electrodes formed on a rear surface of the semiconductor substrate and connected to the emitter;
A plurality of second electrodes formed on a rear surface of the semiconductor substrate so as to be spaced apart from the first electrodes and connected to the semiconductor substrate;
And an insulating member including a first auxiliary electrode connected to the plurality of first electrodes and a second auxiliary electrode connected to the plurality of second electrodes,
Wherein the insulating member and the semiconductor substrate are connected to each other to form one integrated discrete element,
Wherein a shunt prevention layer made of an insulating material is further formed in the periphery of a portion to which an interconnecting connector connecting adjacent solar cells is connected.
제13 항에 있어서,
상기 제1 보조 전극 및 상기 제2 보조 전극 각각은 상기 제1 방향으로 서로 이격되어 연장되고,
상기 제1 보조 전극은 상기 제1 방향으로 연장되는 끝단에 상기 제1 방향과 교차되는 제2 방향으로 뻗어 있는 제1 보조 전극 패드;를 더 구비하고,
상기 제2 보조 전극은 상기 제1 방향으로 연장되는 끝단에 상기 제2 방향으로 뻗어 있는 제2 보조 전극 패드;를 더 구비하는 태양 전지.
14. The method of claim 13,
Wherein the first auxiliary electrode and the second auxiliary electrode are spaced apart from each other in the first direction,
Wherein the first auxiliary electrode further comprises a first auxiliary electrode pad extending in a second direction intersecting the first direction at an end extending in the first direction,
And a second auxiliary electrode pad extending in the second direction at an end of the second auxiliary electrode extending in the first direction.
제14 항에 있어서,
상기 션트 방지층은
상기 제2 보조 전극 패드와 상기 제1 보조 전극 사이 및 상기 제2 보조 전극 패드와 상기 제1 전극 사이에 형성되는 태양 전지.
15. The method of claim 14,
The shunt-
And between the second auxiliary electrode pad and the first auxiliary electrode, and between the second auxiliary electrode pad and the first electrode.
제14 항에 있어서,
상기 복수의 제1 전극과 상기 제1 보조 전극 사이, 및 상기 복수의 제2 전극과 상기 제2 보조 전극 사이는 도전성의 전극 연결재에 의해 서로 전기적으로 연결되는 태양 전지.
15. The method of claim 14,
Wherein the plurality of first electrodes and the first auxiliary electrode and the plurality of second electrodes and the second auxiliary electrode are electrically connected to each other by a conductive electrode coupling material.
제14 항에 있어서,
상기 복수의 제1 전극과 상기 제2 전극 사이, 및 상기 복수의 제1 보조 전극과 상기 제2 보조 전극 사이에는 절연층이 형성되는 태양 전지.
15. The method of claim 14,
Wherein an insulating layer is formed between the plurality of first electrodes and the second electrode, and between the plurality of first auxiliary electrodes and the second auxiliary electrode.
제17 항에 있어서,
상기 션트 방지층의 재질은 상기 절연층의 재질과 동일하거나 다른 태양 전지.
18. The method of claim 17,
The material of the shunt prevention layer is the same as or different from that of the insulating layer.
제10 항의 구조를 갖는 제1 태양 전지와 제2 태양 전지; 및
상기 제1 태양 전지와 상기 제2 태양 전지를 전기적으로 서로 연결하는 상기 인터커넥터;를 포함하는 태양 전지 모듈.
A first solar cell and a second solar cell having the structure of claim 10; And
And the interconnector electrically connecting the first solar cell and the second solar cell to each other.
제19 항에 있어서,
상기 제1 태양 전지에 구비되는 션트 방지층과 상기 제2 태양 전지에 구비되는 션트 방치층은 각각의 태양 전지에 독자적으로 구비되며 서로 이격되어 있는 태양 전지 모듈.
20. The method of claim 19,
Wherein the shunt barrier layer of the first solar cell and the shunt barrier layer of the second solar cell are independently provided in the respective solar cells and are separated from each other.
KR1020130137948A 2013-11-13 2013-11-13 Solar cell and solar cell module KR102219793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130137948A KR102219793B1 (en) 2013-11-13 2013-11-13 Solar cell and solar cell module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130137948A KR102219793B1 (en) 2013-11-13 2013-11-13 Solar cell and solar cell module

Publications (2)

Publication Number Publication Date
KR20150055507A true KR20150055507A (en) 2015-05-21
KR102219793B1 KR102219793B1 (en) 2021-02-24

Family

ID=53391090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130137948A KR102219793B1 (en) 2013-11-13 2013-11-13 Solar cell and solar cell module

Country Status (1)

Country Link
KR (1) KR102219793B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090510A (en) * 2017-02-03 2018-08-13 엘지전자 주식회사 Solar cell
GB2623679A (en) * 2022-12-06 2024-04-24 Jinko Solar Haining Co Ltd Solar Cell and Photovoltaic Module
WO2024120000A1 (en) * 2022-12-06 2024-06-13 Jinko Solar (Haining) Co., Ltd. Solar cell and photovoltaic module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008090718A1 (en) * 2007-01-25 2008-07-31 Sharp Kabushiki Kaisha Solar battery cell, solar battery array, solar battery module and method for manufacturing solar battery array
US20100218800A1 (en) * 2009-02-24 2010-09-02 Peter John Cousins Methods and Apparatus for Metallization of Solar Cells
KR20110034183A (en) * 2009-09-28 2011-04-05 엘지전자 주식회사 Solar cell module and manufacturing method thereof
JP2011216779A (en) * 2010-04-01 2011-10-27 Toppan Printing Co Ltd Solar cell module
JP2013008785A (en) * 2011-06-23 2013-01-10 Sanyo Electric Co Ltd Solar cell module
KR20130034869A (en) * 2011-09-29 2013-04-08 엘지전자 주식회사 Solar cell module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008090718A1 (en) * 2007-01-25 2008-07-31 Sharp Kabushiki Kaisha Solar battery cell, solar battery array, solar battery module and method for manufacturing solar battery array
US20100218800A1 (en) * 2009-02-24 2010-09-02 Peter John Cousins Methods and Apparatus for Metallization of Solar Cells
KR20110034183A (en) * 2009-09-28 2011-04-05 엘지전자 주식회사 Solar cell module and manufacturing method thereof
JP2011216779A (en) * 2010-04-01 2011-10-27 Toppan Printing Co Ltd Solar cell module
JP2013008785A (en) * 2011-06-23 2013-01-10 Sanyo Electric Co Ltd Solar cell module
KR20130034869A (en) * 2011-09-29 2013-04-08 엘지전자 주식회사 Solar cell module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180090510A (en) * 2017-02-03 2018-08-13 엘지전자 주식회사 Solar cell
GB2623679A (en) * 2022-12-06 2024-04-24 Jinko Solar Haining Co Ltd Solar Cell and Photovoltaic Module
WO2024120000A1 (en) * 2022-12-06 2024-06-13 Jinko Solar (Haining) Co., Ltd. Solar cell and photovoltaic module

Also Published As

Publication number Publication date
KR102219793B1 (en) 2021-02-24

Similar Documents

Publication Publication Date Title
KR102175893B1 (en) Manufacturing method of solar cell module
KR101816164B1 (en) Solar cell module
KR102124520B1 (en) Solar cell module and manufacturing method thereof
KR102271055B1 (en) Solar cell module
KR102629257B1 (en) One-dimensional metallization for solar cells
KR20150100146A (en) Solar cell module
KR102319721B1 (en) Solar cell and solar cell module
KR101642231B1 (en) Solar cell module
KR20150145148A (en) Solar cell module
JP6185449B2 (en) Solar cell and manufacturing method thereof
KR101542003B1 (en) Solar cell module
KR102219793B1 (en) Solar cell and solar cell module
KR101542007B1 (en) Solar cell module
KR102298447B1 (en) Solar cell module
KR102162718B1 (en) Solar cell module
KR102162720B1 (en) Solar cell
KR20150100140A (en) Solar cell and manufacturing method thereof and solar cell module
KR101806972B1 (en) Solar cell module
KR102233873B1 (en) Solar cell module
KR102233882B1 (en) Solar cell and solar cell module
KR101788166B1 (en) Solar cell module
KR102132941B1 (en) Solar cell and solar cell module
KR102327041B1 (en) Solar cell module
KR101656622B1 (en) Solar cell module and manufacturing method thereof
KR102374147B1 (en) Solar cell module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant