KR20150048063A

KR20150048063A - Ceramic electronic component

Info

Publication number: KR20150048063A
Application number: KR1020140144402A
Authority: KR
Inventors: 세이지 카츠타
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2013-10-25
Filing date: 2014-10-23
Publication date: 2015-05-06
Also published as: CN104576051B; CN104576051A; KR101630743B1

Abstract

Provided is a ceramic electronic component for preventing cracks and preventing short even though cracks occur. A is a distance in a length direction between a first cross section (10e) and the edge of a part located on the second main surface (10b) of the first sintering electrode layer (13a). C is a distance in the length direction between the first cross section (10e) and the edge of a part located on the second main surface (10b) of the first resin containing electrode (13b). At this time, the ceramic electronic component (1) satisfies A<B<C, and A/B<=0.86.

Description

CERAMIC ELECTRONIC COMPONENT

본 발명은 세라믹 전자부품에 관한 것이다.The present invention relates to a ceramic electronic component.

종래, 다양한 전자장치에 적층 세라믹 콘덴서 등의 적층 세라믹 전자부품이 사용되고 있다. 적층 세라믹 콘덴서는 통상 세라믹 소체와, 세라믹 소체 내에 배치되어 있고, 세라믹부를 통해 대향하고 있는 제1 및 제2의 전극을 가진다.Conventionally, multilayer ceramic electronic components such as multilayer ceramic capacitors have been used in various electronic devices. A multilayer ceramic capacitor usually has a ceramic body and first and second electrodes disposed in the ceramic body and opposed to each other through the ceramic portion.

최근, 적층 세라믹 전자부품은 종래에 비해 보다 가혹한 환경하에서 사용되게 되어 오고 있다. 예를 들면, 휴대전화 및 휴대 음악 플레이어 등의 모바일 기기에 사용되는 적층 세라믹 전자부품에 대해서는, 낙하시의 충격에 견디는 것이 요구되고 있다. 구체적으로는, 적층 세라믹 전자부품이 낙하에 의한 충격을 받아도, 실장 기판으로부터 탈락하지 않도록 하는 동시에, 적층 세라믹 전자부품에 크랙이 생기지 않게 할 필요가 있다.[0002] In recent years, multilayer ceramic electronic components have been used in harsher environments than in the past. For example, multilayer ceramic electronic components used in mobile devices such as portable telephones and portable music players are required to withstand impacts during falling. Specifically, even if the multilayer ceramic electronic component is impacted by falling, it is necessary to prevent the multilayer ceramic electronic component from falling off from the mounting substrate, and to prevent cracks from occurring in the multilayer ceramic electronic component.

또한 ECU(전자 제어 유닛) 등의 차재(車載) 기기에 사용되는 적층 세라믹 전자부품에 대해서는, 내열성이 요구되고 있다. 구체적으로는, 실장 기판의 열 수축이나 열 팽창에 의해 발생하는 휨 응력 또는 외부전극에 가해지는 인장 응력을 적층 세라믹 전자부품이 받아도, 상기 적층 세라믹 전자부품에 크랙이 생기지 않도록 할 필요가 있다. 또한 상기 휨 응력 또는 인장 응력이 세라믹 소체의 강도를 상회하면 상기 세라믹 소체에 크랙이 생긴다.Further, laminated ceramic electronic parts used in on-vehicle equipment such as an ECU (electronic control unit) are required to have heat resistance. Specifically, it is necessary to prevent a crack from occurring in the multilayer ceramic electronic component even if the multilayer ceramic electronic component receives bending stress caused by heat shrinkage or thermal expansion of the mounting board or tensile stress applied to the external electrode. When the bending stress or tensile stress exceeds the strength of the ceramic body, a crack is generated in the ceramic body.

예를 들면 특허문헌 1에는, 금속 분말을 함유하는 수지로 이루어지는 수지 함유 전극층을 가지는 외부전극을 포함하는 적층 세라믹 전자부품이 기재되어 있다. 특허문헌 1에 기재된 적층 세라믹 전자부품에서는, 수지 함유 전극층에 의해 세라믹 소체에 가해지는 외부 응력이 완화된다. 이 때문에 세라믹 소체에 크랙이 생기기 어렵다.For example, Patent Document 1 discloses a multilayer ceramic electronic component including an external electrode having a resin-containing electrode layer made of a resin containing a metal powder. In the multilayer ceramic electronic component described in Patent Document 1, the external stress applied to the ceramic body by the resin-containing electrode layer is alleviated. Therefore, cracks are unlikely to occur in the ceramic body.

일본국 공개특허공보 2001-76957호Japanese Patent Application Laid-Open No. 2001-76957

그러나 특허문헌 1과 같은 수지 함유 전극층을 형성한 경우에도, 기판으로부터 받는 응력을 수지 함유 전극층으로 완화시키기 전 단계에서 콘덴서 본체측에 크랙이 생겨 버릴 경우가 있다. 또한 가령 수지 함유 전극층에 있어서 기판으로부터 받는 응력이 충분히 흡수되지 않을 경우에는, 하지 전극층의 단연(端緣)으로부터 콘덴서 본체측에 크랙이 생길 경우도 있다. 크랙이 내부전극의 유효층에 달해 버리면 쇼트 불량을 일으킬 경우가 있다.However, even when a resin-containing electrode layer as in Patent Document 1 is formed, cracks may be generated on the capacitor main body side before the stress applied to the substrate is relaxed to the resin-containing electrode layer. Further, when the stress received from the substrate in the resin-containing electrode layer is not sufficiently absorbed, a crack may be generated on the capacitor main body side from the edge of the base electrode layer. If the crack reaches the effective layer of the internal electrode, a short failure may occur.

본 발명의 주된 목적은 크랙이 생기기 어렵고, 가령 크랙이 생긴 경우에도 쇼트하기 어려운 세라믹 전자부품을 제공하는 것에 있다.The main object of the present invention is to provide a ceramic electronic device which is less likely to crack and which is difficult to be short-circuited even when cracks occur.

본 발명에 따른 세라믹 전자부품은 세라믹 소체와, 제1 및 제2의 내부전극과, 외부전극을 포함한다.A ceramic electronic device according to the present invention includes a ceramic body, first and second internal electrodes, and an external electrode.

세라믹 소체는 제1 및 제2의 주면, 제1 및 제2의 측면, 및 제1 및 제2의 단면(端面)을 가진다. 제1 및 제2의 주면은 길이방향 및 폭방향을 따라 연장된다. 제1 및 제2의 측면은 길이방향 및 두께방향을 따라 연장된다. 제1 및 제2의 단면은 폭방향 및 두께방향을 따라 연장된다.The ceramic element has first and second main surfaces, first and second side surfaces, and first and second end surfaces. The first and second major surfaces extend along the longitudinal direction and the width direction. The first and second side surfaces extend along the longitudinal direction and the thickness direction. The first and second cross sections extend along the width direction and the thickness direction.

세라믹 소체는 유효 영역과, 상기 유효 영역과는 다른 영역을 가지고 있다. 유효 영역은 제1 및 제2의 내부전극이 두께방향으로 대향하고 있는 영역이다. 유효 영역과는 다른 상기의 영역은, 상기 유효 영역보다도 제1의 단면측에 위치하고, 제1 및 제2의 내부전극의 한쪽이 마련된 영역이다.The ceramic element has an effective region and a region different from the effective region. The effective region is a region in which the first and second internal electrodes face each other in the thickness direction. The region different from the effective region is an area where one of the first and second internal electrodes is provided on the first end face side than the effective region.

제1 및 제2의 내부전극은 세라믹 소체 내에 배치되어 있다. 제1 및 제2의 내부전극은 두께방향에 있어서 서로 대향하고 있다.The first and second internal electrodes are disposed in the ceramic body. The first and second internal electrodes face each other in the thickness direction.

외부전극은 제1 또는 제2의 내부전극에 전기적으로 접속되어 있다. 외부전극은 제1의 단면으로부터 제2의 주면에 이르도록 마련되어 있다.And the external electrode is electrically connected to the first or second internal electrode. The external electrode is provided so as to extend from the first end surface to the second main surface.

외부전극은 소성 전극층과, 수지 함유 전극층을 가지고 있다. 소성 전극층은 세라믹 소체 위에 형성되어 있다. 수지 함유 전극층은 도전재 및 수지를 포함하고, 소성 전극층을 덮는다.The external electrode has a fired electrode layer and a resin-containing electrode layer. The fired electrode layer is formed on the ceramic body. The resin-containing electrode layer includes a conductive material and a resin, and covers the fired electrode layer.

제1의 단면과, 소성 전극층의 제2의 주면상에 위치하는 부분의 가장자리끝의 사이의 길이방향을 따른 거리를 A로 한다. 제1의 단면과 유효 영역 사이의 길이방향을 따른 거리를 B로 한다. 제1의 단면과, 수지 함유 전극층의 제2의 주면상에 위치하는 부분의 가장자리끝 사이의 길이방향을 따른 거리를 C로 한다. 이때, 본 발명에 따른 세라믹 전자부품은 A<B<C, 및 A/B≤0.86을 충족한다.A is the distance along the longitudinal direction between the first end face and the edge end of the portion located on the second main surface of the sintered electrode layer. And the distance along the longitudinal direction between the first cross section and the effective region is B. The distance along the longitudinal direction between the first end face and the edge end of the portion located on the second main surface of the resin-containing electrode layer is denoted by C. At this time, the ceramic electronic component according to the present invention satisfies A <B <C, and A / B? 0.86.

상기의 A/B는 0.33 이상인 것이 바람직하다.The A / B is preferably 0.33 or more.

본 발명에 의하면, 크랙이 생기기 어렵고, 가령 크랙이 생긴 경우에도 쇼트하기 어려운 세라믹 전자부품을 제공할 수 있다.According to the present invention, it is possible to provide a ceramic electronic part which is less likely to crack and which is difficult to be short-circuited even when cracks occur, for example.

도 1은 제1의 실시형태에 따른 세라믹 전자부품의 약도적 사시도이다.
도 2는 도 1에 있어서의 II-II선으로 잘라낸 부분의 약도적 단면도이다.
도 3은 제2의 실시형태에 따른 세라믹 전자부품의 약도적 단면도이다.
도 4는 제3의 실시형태에 따른 세라믹 전자부품의 약도적 단면도이다.1 is a schematic perspective view of a ceramic electronic component according to a first embodiment.
Fig. 2 is a schematic cross-sectional view of a portion taken along a line II-II in Fig. 1. Fig.
3 is a schematic sectional view of the ceramic electronic component according to the second embodiment.
4 is a schematic cross-sectional view of the ceramic electronic component according to the third embodiment.

이하, 본 발명을 실시한 바람직한 형태의 일례에 대하여 설명한다. 단, 하기의 실시형태는 단순한 예시이다. 본 발명은 하기의 실시형태에 하등 한정되지 않는다.Hereinafter, an example of a preferred embodiment of the present invention will be described. However, the following embodiments are merely examples. The present invention is not limited to the following embodiments.

또한 실시형태 등에 있어서 참조하는 각 도면에 있어서, 실질적으로 동일한 기능을 가지는 부재는 동일한 부호로 참조하는 것으로 한다. 또한 실시형태 등에 있어서 참조하는 도면은 모식적으로 기재된 것이다. 도면에 묘화된 물체의 치수의 비율 등은 현실의 물체의 치수의 비율 등과는 다른 경우가 있다. 도면 상호간에 있어서도 물체의 치수 비율 등이 다른 경우가 있다. 구체적인 물체의 치수 비율 등은 이하의 설명을 참작하여 판단되어야 한다.In the drawings referred to in the embodiments and the like, members having substantially the same function are referred to by the same reference numerals. The drawings referred to in the embodiments and the like are schematically shown. The ratio of the dimension of the object drawn in the drawing may be different from the ratio of the dimension of the actual object or the like. The dimensional ratios and the like of the objects may be different from each other in the drawing. The specific dimensional ratio of the object, etc. should be judged based on the following description.

이하, 세라믹 전자부품(1)의 구성에 대하여 설명한다.Hereinafter, the configuration of the ceramic electronic component 1 will be described.

(제1의 실시형태)(First Embodiment) Fig.

(세라믹 소체)(Ceramic body)

도 1은 본 발명에 따른 세라믹 전자부품의 약도적 사시도이다. 도 2는 도 1에 있어서의 II-II선으로 잘라낸 부분의 약도적 단면도이다.1 is a schematic perspective view of a ceramic electronic component according to the present invention. Fig. 2 is a schematic cross-sectional view of a portion taken along a line II-II in Fig. 1. Fig.

도 1 및 도 2에 나타내는 세라믹 전자부품(1)은 세라믹 콘덴서여도 되고, 압전 부품, 서미스터 또는 인덕터 등이어도 된다.The ceramic electronic component 1 shown in Figs. 1 and 2 may be a ceramic capacitor, a piezoelectric component, a thermistor, or an inductor.

세라믹 전자부품(1)은 직방체상의 세라믹 소체(10)를 포함한다. 이 세라믹 소체(10)는 제1 및 제2의 주면(10a,10b)과, 제1 및 제2의 측면(10c,10d)(도 1을 참조)과, 제1 및 제2의 단면(10e,10f)(도 2를 참조)을 가진다. 제1 및 제2의 주면(10a,10b)은 길이방향(L) 및 폭방향(W)을 따라 연장되어 있다. 제1 및 제2의 측면(10c,10d)은 두께방향(T) 및 길이방향(L)을 따라 연장되어 있다. 제1 및 제2의 단면(10e,10f)은 두께방향(T) 및 폭방향(W)을 따라 연장되어 있다. 길이방향(L), 폭방향(W) 및 두께방향(T)은 각각 직교하고 있다.The ceramic electronic component (1) includes a rectangular ceramic body (10). The ceramic body 10 has first and second main faces 10a and 10b and first and second side faces 10c and 10d (see FIG. 1), first and second end faces 10e , 10f (see Fig. 2). The first and second main faces 10a and 10b extend along the longitudinal direction L and the width direction W. [ The first and second side surfaces 10c and 10d extend in the thickness direction T and the longitudinal direction L, respectively. The first and second end faces 10e and 10f extend along the thickness direction T and the width direction W. [ The longitudinal direction L, the width direction W and the thickness direction T are orthogonal to each other.

또한 본 발명에 있어서, "직방체상"에는 모퉁이부나 능선부가 둥그스름하게 된 직방체가 포함되는 것으로 한다. 즉, "직방체상"의 부재란, 제1 및 제2의 주면, 제1 및 제2의 측면 및 제1 및 제2의 단면을 가지는 부재 전반을 의미한다. 또한 주면, 측면, 단면의 일부 또는 전부에 요철 등이 형성되어 있어도 된다.In the present invention, a " rectangular parallelepiped "includes a rectangular parallelepiped having corners and ridgelines rounded. That is, the term "rectangular parallelepiped member " means a member generally having first and second main surfaces, first and second side surfaces, and first and second surfaces. Further, irregularities may be formed on a part or all of the main surface, the side surface, and the end surface.

세라믹 소체(10)의 치수는 특별히 한정되지 않는다. 예를 들면 세라믹 소체(10)의 두께 치수는 0.2mm~3.0mm인 것이 바람직하고, 길이 치수는 0.4mm~5.7mm인 것이 바람직하며, 폭 치수는 0.2mm~5.0mm인 것이 바람직하다.The dimensions of the ceramic body 10 are not particularly limited. For example, the thickness of the ceramic body 10 is preferably 0.2 mm to 3.0 mm, the length dimension is preferably 0.4 mm to 5.7 mm, and the width dimension is preferably 0.2 mm to 5.0 mm.

세라믹 소체(10)는 세라믹 전자부품(1)의 기능에 따른 적당한 세라믹스로 이루어진다. 구체적으로는, 세라믹 전자부품(1)이 콘덴서일 경우는 세라믹 소체(10)를 유전체 세라믹스에 의해 형성할 수 있다. 유전체 세라믹스의 구체예로서는, 예를 들면 BaTiO₃, CaTiO₃, SrTiO₃, CaZrO₃ 등을 들 수 있다. 세라믹 소체(10)에는, 세라믹 전자부품(1)에 요구되는 특성에 따라, 예를 들면 Mn 화합물, Mg 화합물, Si 화합물, Fe 화합물, Cr 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분이 적절히 첨가되어 있어도 된다.The ceramic body 10 is made of suitable ceramics according to the function of the ceramic electronic part 1. [ More specifically, when the ceramic electronic component 1 is a capacitor, the ceramic body 10 can be formed of dielectric ceramics. Specific examples of the dielectric ceramics includes, for example, such as _{_{_{BaTiO 3, CaTiO 3, SrTiO 3}}} , CaZrO 3. A subcomponent such as a Mn compound, a Mg compound, a Si compound, an Fe compound, a Cr compound, a Co compound, a Ni compound, a rare earth compound or the like may be added to the ceramic body 10 depending on the characteristics required for the ceramic electronic component 1 Or may be appropriately added.

세라믹 전자부품(1)이 압전부품일 경우는 세라믹 소체를 압전 세라믹스에 의해 형성할 수 있다. 압전 세라믹스의 구체예로서는 예를 들면 PZT(티탄산지르콘산납)계 세라믹스 등을 들 수 있다.When the ceramic electronic part 1 is a piezoelectric part, the ceramic body can be formed of piezoelectric ceramics. Specific examples of the piezoelectric ceramics include, for example, PZT (lead titanate zirconate) -based ceramics.

세라믹 전자부품(1)이 예를 들면 서미스터일 경우는 세라믹 소체를 반도체 세라믹스에 의해 형성할 수 있다. 반도체 세라믹스의 구체예로서는 예를 들면 스피넬계 세라믹 등을 들 수 있다.When the ceramic electronic part 1 is, for example, a thermistor, the ceramic body can be formed of semiconductor ceramics. Specific examples of the semiconductor ceramics include, for example, spinel ceramics.

세라믹 전자부품(1)이 예를 들면 인덕터일 경우는 세라믹 소체를 자성체 세라믹스에 의해 형성할 수 있다. 자성체 세라믹스의 구체예로서는 예를 들면 페라이트 세라믹 등을 들 수 있다.When the ceramic electronic part 1 is, for example, an inductor, the ceramic body can be formed of magnetic ceramics. Specific examples of the magnetic material ceramics include ferrite ceramics and the like.

(내부전극)(Internal electrode)

도 2에 나타내는 바와 같이, 세라믹 소체(10)의 내부에는 복수의 제1의 내부전극(11)과 복수의 제2의 내부전극(12)이 마련된다.As shown in Fig. 2, a plurality of first inner electrodes 11 and a plurality of second inner electrodes 12 are provided in the ceramic body 10. In Fig.

제1의 내부전극(11)은 직사각형상이다. 제1의 내부전극(11)은 제1 및 제2의 주면(10a,10b)(도 2을 참조)과 평행하게 마련되어 있다. 즉, 제1의 내부전극(11)은 길이방향(L) 및 폭방향(W)을 따라 마련되어 있다. 제1의 내부전극(11)은 제1의 단면(10e)에 노출되어 있고, 제1 및 제2의 주면(10a,10b), 제1 및 제2의 측면(10c,10d) 및 제2의 단면(10f)에는 노출되어 있지 않다.The first internal electrode 11 is rectangular. The first internal electrode 11 is provided in parallel with the first and second main surfaces 10a and 10b (see Fig. 2). That is, the first internal electrode 11 is provided along the longitudinal direction L and the width direction W. The first internal electrode 11 is exposed to the first end face 10e and the first and second main faces 10a and 10b, the first and second side faces 10c and 10d, But is not exposed on the end face 10f.

제2의 내부전극(12)은 직사각형상이다. 제2의 내부전극(12)은 제1 및 제2의 주면(10a,10b)(도 2를 참조)과 평행하게 마련되어 있다. 즉, 제2의 내부전극(12)은 길이방향(L) 및 폭방향(W)을 따라 마련되어 있다. 그러므로, 제2의 내부전극(12)과 제1의 내부전극(11)은 서로 평행하다. 제2의 내부전극(12)은 제2의 단면(10f)에 노출되어 있고, 제1 및 제2의 주면(10a,10b), 제1 및 제2의 측면(10c,10d) 및 제1의 단면(10e)에는 노출되어 있지 않다.The second internal electrode 12 is rectangular. The second internal electrode 12 is provided in parallel with the first and second main faces 10a and 10b (see Fig. 2). That is, the second internal electrode 12 is provided along the longitudinal direction L and the width direction W. Therefore, the second internal electrode 12 and the first internal electrode 11 are parallel to each other. The second internal electrode 12 is exposed to the second end face 10f and the first and second main faces 10a and 10b, the first and second side faces 10c and 10d, But is not exposed on the end face 10e.

제1 및 제2의 내부전극(11,12)은 두께방향(T)을 따라 교대로 마련되어 있다. 두께방향(T)에 있어서 서로 이웃하는 제1의 내부전극(11)과 제2의 내부전극(12)은 세라믹부(10g)를 통해 대향하고 있다. 제1의 내부전극(11)과 제2의 내부전극(12)이 두께방향으로 대향하고 있는 영역은, 전자부품으로서의 용량 발생의 기능을 나타내는 부분이다. 따라서, 제1의 내부전극(11)과 제2의 내부전극(12)이 두께방향으로 대향하고 있는 영역을 유효 영역이라 칭한다. 도 2에 나타내는 바와 같이, 유효 영역(a1)은 길이방향(L)의 중앙부에 위치하고 있다. 길이방향(L)에 있어서 유효 영역(a1)보다도 제1의 단면(10e)측의 부분에 있어서는, 제1의 내부전극(11)과 제2의 내부전극(12)이 두께방향(T)으로 대향하고 있지 않다. 유효 영역(a1)보다도 제1의 단면(10e)측의 부분은 전자부품으로서의 용량 발생의 기능을 나타내지 않는 무효 영역(a2)을 구성하고 있다. 마찬가지로, 유효 영역(a1)보다도 제2의 단면(10f)측의 부분에 있어서도, 제1의 내부전극(11)과 제2의 내부전극(12)이 두께방향(T)으로 대향하고 있지 않다. 유효 영역(a1)보다도 제2의 단면(10f)측의 부분은, 전자부품으로서의 용량 발생의 기능을 나타내지 않는 무효 영역(a3)을 구성하고 있다.The first and second internal electrodes 11 and 12 are provided alternately along the thickness direction T. The first internal electrode 11 and the second internal electrode 12 which are adjacent to each other in the thickness direction T are opposed to each other via the ceramic portion 10g. A region where the first internal electrode 11 and the second internal electrode 12 face each other in the thickness direction is a portion showing the function of capacity generation as an electronic component. Therefore, a region in which the first internal electrode 11 and the second internal electrode 12 face each other in the thickness direction is referred to as an effective region. As shown in Fig. 2, the effective area a1 is located at the center of the longitudinal direction L. As shown in Fig. The first internal electrode 11 and the second internal electrode 12 are arranged in the thickness direction T in the portion on the first end face 10e side of the effective region a1 in the longitudinal direction L Not facing each other. The portion closer to the first end face 10e than the effective region a1 constitutes the ineffective region a2 which does not show the function of capacity generation as an electronic part. Likewise, the first internal electrode 11 and the second internal electrode 12 do not face each other in the thickness direction T even in the portion closer to the second end face 10f than the effective region a1. The portion closer to the second end face 10f than the effective region a1 constitutes an invalid region a3 which does not show the function of capacitance generation as an electronic part.

또한 두께방향(T)을 따라 보았을 때에, 유효 영역(a1)의 양측에 형성되어 있는 제1 및 제2의 내부전극(11,12)이 형성되어 있지 않은 부분을 외층 영역(b2,b3)으로 한다. 이때의 유효 영역(a1)의 두께방향(T)을 따른 부분을 내층 영역(b1)으로 한다.The portions where the first and second internal electrodes 11 and 12 formed on both sides of the effective region a1 are not formed are referred to as outer layer regions b2 and b3 when viewed along the thickness direction T do. The portion along the thickness direction T of the effective area al at this time is referred to as an inner layer region b1.

세라믹부(10g)의 두께는 0.4㎛~100㎛정도로 할 수 있고, 1.5㎛~80㎛인 것이 바람직하다. 또한 세라믹 전자부품(1)이 콘덴서일 경우에는, 세라믹 전자부품(1)의 용량을 증대시키는 관점에서는 세라믹부(10g)가 얇은 편이 바람직하다.The ceramic portion 10g may have a thickness of about 0.4 to 100 mu m, preferably 1.5 to 80 mu m. When the ceramic electronic part 1 is a capacitor, it is preferable that the ceramic part 10g is thinner from the viewpoint of increasing the capacity of the ceramic electronic part 1.

제1 및 제2의 내부전극(11,12)은 적당한 도전 재료에 의해 구성할 수 있다. 제1 및 제2의 내부전극(11,12)은, 예를 들면 Ni, Cu, Ag, Pd 및 Au로 이루어지는 군으로부터 선택된 금속, 또는 Ni, Cu, Ag, Pd 및 Au로 이루어지는 군으로부터 선택된 1종 이상의 금속을 포함하는 합금(예를 들면, Ag-Pd 합금 등)에 의해 구성할 수 있다.The first and second internal electrodes 11 and 12 can be made of a suitable conductive material. The first and second internal electrodes 11 and 12 are made of a metal selected from the group consisting of Ni, Cu, Ag, Pd and Au or a metal selected from the group consisting of Ni, Cu, Ag, Pd and Au (For example, Ag-Pd alloy or the like) containing at least one kind of metal.

제1 및 제2의 내부전극(11,12)의 두께는 예를 들면 0.2㎛~2.0㎛정도인 것이 바람직하다.It is preferable that the first and second internal electrodes 11 and 12 have a thickness of, for example, about 0.2 mu m to 2.0 mu m.

(외부전극)(External electrode)

도 1 및 도 2에 나타내는 바와 같이, 세라믹 전자부품(1)은 제1 및 제2의 외부전극(13,14)을 포함하고 있다. 제1의 외부전극(13)은 제1의 단면(10e)에 있어서 제1의 내부전극(11)에 전기적으로 접속되어 있다. 한편, 제2의 외부전극(14)은 제2의 단면(10f)에 있어서 제2의 내부전극(12)에 전기적으로 접속되어 있다.As shown in Figs. 1 and 2, the ceramic electronic component 1 includes first and second external electrodes 13 and 14. The first external electrode 13 is electrically connected to the first internal electrode 11 on the first end face 10e. On the other hand, the second external electrode 14 is electrically connected to the second internal electrode 12 on the second end face 10f.

제1의 외부전극(13)은, 제1의 단면(10e)으로부터, 제1 및 제2의 주면(10a,10b) 및 제1 및 제2의 측면(10c,10d)에 이르도록 형성되어 있다. 한편, 제2의 외부전극(14)은, 제2의 단면(10f)으로부터, 제1 및 제2의 주면(10a,10b) 및 제1 및 제2의 측면(10c,10d)에 이르도록 형성되어 있다.The first external electrode 13 is formed so as to extend from the first end face 10e to the first and second main faces 10a and 10b and the first and second side faces 10c and 10d . On the other hand, the second external electrode 14 is formed so as to extend from the second end face 10f to the first and second main faces 10a and 10b and the first and second side faces 10c and 10d .

제1 및 제2의 외부전극(13,14)은 적당한 도전 재료에 의해 구성할 수 있다. 또한 제1 및 제2의 외부전극(13,14)은 복수의 도전막으로 구성되어 있어도 된다.The first and second external electrodes 13 and 14 can be made of a suitable conductive material. The first and second external electrodes 13 and 14 may be formed of a plurality of conductive films.

상세하게는, 제1의 외부전극(13)은 제1의 소성 전극층(13a)을 포함한다. 제2의 외부전극(14)은 제2의 소성 전극층(14a)을 포함한다.Specifically, the first external electrode 13 includes a first fired electrode layer 13a. The second external electrode 14 includes a second fired electrode layer 14a.

제1의 소성 전극층(13a)은, 세라믹 소체(10)의 단면(10e)을 덮으면서, 양주면(10a,10b) 및 양측면(10c,10d)의 일부에까지 달하도록 마련되어 있다. 제2의 소성 전극층(14a)은, 세라믹 소체(10)의 단면(10f)을 덮으면서, 양주면(10a,10b) 및 양측면(10c,10d)의 일부에까지 달하도록 마련되어 있다.The first fired electrode layer 13a covers the end face 10e of the ceramic body 10 so as to reach the portions of both the main faces 10a and 10b and both side faces 10c and 10d. The second fired electrode layer 14a covers the end face 10f of the ceramic body 10 and is provided so as to extend to portions of both the main faces 10a and 10b and both side faces 10c and 10d.

제1의 소성 전극층(13a) 위에는 제1의 수지 함유 전극층(13b)이 마련되어 있다. 제2의 소성 전극층(14a) 위에는 제2의 수지 함유 전극층(14b)이 마련되어 있다. 제1의 수지 함유 전극층(13b) 위에는 제1의 도금막(13c)이 마련되어 있다. 제2의 수지 함유 전극층(14b) 위에는 제2의 도금막(14c)이 마련되어 있다.A first resin-containing electrode layer 13b is provided on the first fired electrode layer 13a. A second resin-containing electrode layer 14b is provided on the second fired electrode layer 14a. A first plating film 13c is provided on the first resin-containing electrode layer 13b. A second plating film 14c is provided on the second resin-containing electrode layer 14b.

제1 및 제2의 소성 전극층(13a,14a)은 예를 들면 도전성 금속 및 유리를 포함하는 도전성 페이스트를 도포하여 베이킹함으로써 형성된다. 또한 제1 및 제2의 소성 전극층(13a,14a)의 상기 도전성 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있다. 또한 제1 및 제2의 소성 전극층(13a,14a)의 상기 유리로서는, 예를 들면 B, Si, Ba, Mg, Al, Li 등을 포함하는 유리를 사용할 수 있다.The first and second fired electrode layers 13a and 14a are formed by applying and baking a conductive paste containing, for example, a conductive metal and glass. As the conductive metal of the first and second fired electrode layers 13a and 14a, for example, Cu, Ni, Ag, Pd, Ag-Pd alloy, Au and the like can be used. As the glass of the first and second fired electrode layers 13a and 14a, for example, glass containing B, Si, Ba, Mg, Al, Li, or the like can be used.

제1 및 제2의 소결 전극층(13a,14a)은 각각 세라믹 소체(10)와 동시 소성된 것이어도 되고, 도전성 페이스트를 도포하여 베이킹한 것이어도 된다.The first and second sintered electrode layers 13a and 14a may be co-fired with the ceramic body 10, or may be baked by applying a conductive paste.

제1 및 제2의 소성 전극층(13a,14a)을 복수의 층으로 구성해도 된다. 이 경우, 1층째의 전극층의 두께, 상세하게는 1층째의 전극층의 가장 두꺼운 부분의 두께는 10㎛~100㎛인 것이 바람직하다. 또한 제1 및 제2의 수지 함유 전극층(13b,14b) 및 제1 및 제2의 도금층(13c,14c)에 대해서도, 제1 및 제2의 소성 전극층(13a,14a)과 동일하게 복수의 층으로 구성할 수 있다.The first and second fired electrode layers 13a and 14a may be formed of a plurality of layers. In this case, it is preferable that the thickness of the first-layer electrode layer, specifically, the thickness of the thickest portion of the first-layer electrode layer is 10 mu m to 100 mu m. The first and second resin-containing electrode layers 13b and 14b and the first and second plating layers 13c and 14c are formed in the same manner as the first and second fired electrode layers 13a and 14a, .

제1의 수지 함유 전극층(13b)은 제1의 소성 전극층(13a)을 덮는다. 제2의 수지 함유 전극층(14b)은 제2의 소성 전극층(14a)을 덮는다. 구체적으로는, 제1의 수지 함유 전극층(13b)은, 제1의 소성 전극층(13a)상의 제1의 단면에 배치되고, 제1의 소성 전극층(13a)상의 제1의 주면 및 제1의 측면에도 이르도록 마련되어 있는 것이 바람직하다. 제2의 수지 함유 전극층(14b)은, 제2의 소성 전극층(14a)상의 제2의 단면에 배치되고, 제2의 소성 전극층(14a)상의 제2의 주면 및 제2의 측면에도 이르도록 마련되어 있는 것이 바람직하다.The first resin-containing electrode layer 13b covers the first fired electrode layer 13a. And the second resin-containing electrode layer 14b covers the second fired electrode layer 14a. Specifically, the first resin-containing electrode layer 13b is disposed on the first end face on the first fired electrode layer 13a, and the first principal surface on the first fired electrode layer 13a and the first main surface on the first fired electrode layer 13a, It is desirable to be provided so as to arrive at the present time. The second resin-containing electrode layer 14b is disposed on the second end face on the second fired electrode layer 14a and is provided so as to reach the second main face and the second side face on the second fired electrode layer 14a .

제1 및 제2의 수지 함유 전극층(13b,14b)의 두께는 예를 들면 10㎛~150㎛정도인 것이 바람직하다.The thickness of the first and second resin-containing electrode layers 13b and 14b is preferably about 10 mu m to 150 mu m, for example.

제1 및 제2의 수지 함유 전극층(13b,14b)은 도전재 및 수지를 포함한다. 이와 같이, 제1 및 제2의 수지 함유 전극층(13b,14b)은 수지를 포함하고 있기 때문에, 예를 들면 도금막이나 도전성 페이스트의 소성물로 이루어지는 도전층보다도 유연성이 풍부하다. 이 때문에, 세라믹 전자부품(1)에 물리적인 충격이나 열사이클에 기인하는 충격이 가해져도, 제1 및 제2의 수지 함유 전극층(13b,14b)이 완충층으로서 기능하여, 세라믹 전자부품(1)에 크랙이 발생하는 것을 억제할 수 있다.The first and second resin-containing electrode layers 13b and 14b include a conductive material and a resin. As described above, since the first and second resin-containing electrode layers 13b and 14b contain a resin, flexibility is more abundant than, for example, a conductive layer made of a plated film or a baked material of a conductive paste. Therefore, even if the ceramic electronic component 1 is subjected to a physical impact or an impact due to a thermal cycle, the first and second resin-containing electrode layers 13b and 14b function as a buffer layer, It is possible to suppress occurrence of cracks in the substrate.

도전재로서는 예를 들면 Ag 또는 금속분의 표면에 Ag 코팅된 것을 사용할 수 있다. 금속분으로서 Cu나 Ni를 사용하는 것이 바람직하다. 도전재로서 Cu에 산화 방지 처리를 실시한 것을 사용할 수도 있다.As the conductive material, it is possible to use, for example, Ag or a material having an Ag coating on the surface of a metal powder. It is preferable to use Cu or Ni as the metal powder. It is also possible to use Cu obtained by subjecting Cu to oxidation-preventing treatment as a conductive material.

도전재의 재료에 Ag를 사용하는 이유로서는, Ag는 낮은 비저항을 가지기 때문에 전극 재료에 적합하다. 또한 귀금속이기 때문에 산화하지 않고 내후성이 높기 때문이다.The reason why Ag is used for the material of the conductive material is that Ag is suitable for an electrode material because it has a low resistivity. In addition, since it is a noble metal, it is not oxidized and has high weather resistance.

도전재의 입자의 형상은 특별히 한정되지 않지만, 구상(球狀) 또는 편평상 등이어도 된다. 또한 구상의 도전재와 편평상의 도전재를 혼합하여 사용하는 것이 바람직하다. 또한 도전재의 평균 입경은 특별히 한정되지 않지만, 예를 들면 1.0㎛~10㎛정도여도 된다.The shape of the particles of the conductive material is not particularly limited, but may be spherical or flat. It is also preferable to use a mixture of a spherical conductive material and a flat conductive material. The average particle diameter of the conductive material is not particularly limited, but may be, for example, about 1.0 탆 to 10 탆.

도전재끼리가 접촉함으로써, 제1 및 제2의 수지 함유 전극층(13b,14b)의 내부에 통전 경로가 형성되어 있다.Conductive materials are brought into contact with each other, and a current carrying path is formed inside the first and second resin-containing electrode layers 13b and 14b.

제1 및 제2의 수지 함유 전극층(13b,14b)에 사용하는 수지로서는, 예를 들면 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지 및 폴리이미드 수지 등의 공지의 다양한 열경화성 수지를 사용할 수 있다. 그 중에서도 내열성, 내습성, 밀착성 등이 뛰어난 에폭시 수지는 가장 적절한 수지의 하나이다.As the resin used for the first and second resin-containing electrode layers 13b and 14b, various known thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin and polyimide resin can be used. Among them, an epoxy resin having excellent heat resistance, moisture resistance, and adhesion is one of the most suitable resins.

제1 및 제2의 수지 함유 전극층(13b,14b)에는 열경화성 수지와 함께 경화제를 사용하는 것이 바람직하다. 베이스 수지로서 에폭시 수지를 사용할 경우, 에폭시 수지용의 경화제로서는 페놀계, 아민계, 산무수물계, 이미다졸계 등 공지의 다양한 화합물을 사용할 수 있다.It is preferable to use a curing agent together with the thermosetting resin for the first and second resin-containing electrode layers 13b and 14b. When an epoxy resin is used as the base resin, various known compounds such as phenol-based, amine-based, acid anhydride-based, and imidazole-based curing agents can be used as the curing agent for epoxy resins.

제1의 도금층(13c)은 제1의 수지 함유 전극층(13b)을 덮는다. 제2의 도금층(14c)은 제2의 수지 함유 전극층(14b)을 덮는다.The first plating layer 13c covers the first resin-containing electrode layer 13b. And the second plating layer 14c covers the second resin-containing electrode layer 14b.

상술과 같이, 제1 및 제2의 도금층(13c,14c)은 복수층으로 구성할 수 있는데, 하층 도금막과 상기 하층 도금막상에 형성되는 상층 도금막으로 구성하는 것이 바람직하다. 이 경우, 하층 도금막 및 상층 도금막은, 예를 들면 Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, Zn으로 이루어지는 군으로부터 선택되는 1종의 금속 또는 상기 금속을 포함하는 합금 도금으로 이루어지는 것이 바람직하다. 보다 구체적으로는, 상층 도금막의 재료로서는 솔더에 대한 젖음성이 좋은 Sn이나 Au를 사용하는 것이 바람직하다. 하층 도금막의 재료로서는 솔더에 대한 배리어 성능을 가지는 Ni를 사용하는 것이 바람직하다.As described above, the first and second plating layers 13c and 14c can be composed of a plurality of layers, and it is preferable that they are composed of a lower layer plating film and an upper layer plating film formed on the lower layer plating film. In this case, the lower layer plated film and the upper layer plated film may be formed of one kind of metal selected from the group consisting of Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi and Zn, . More specifically, it is preferable to use Sn or Au which has good wettability to the solder as the material of the upper plated film. As the material of the lower plated film, it is preferable to use Ni having a barrier property to solder.

제1 및 제2의 도금층(13c,14c)을 형성하는 각 층(각 도금막)의 두께는 1㎛~15㎛인 것이 바람직하다.The thickness of each layer (each plated film) forming the first and second plating layers 13c and 14c is preferably 1 mu m to 15 mu m.

여기서, 제1 및 제2의 수지 함유 전극층(13b,14b)은 저항이 높다. 이 때문에, 외부전극(13,14)의 전기 저항을 낮게 하기 위해, 상기 제1 및 제2의 소성 전극층(13a,14a)의 길이를 제1 및 제2의 수지 함유 전극층(13b,14b)의 길이와 거의 같게 하는 것이 통상이다(상기 특허문헌을 참조).Here, the resistance of the first and second resin-containing electrode layers 13b and 14b is high. For this reason, in order to reduce the electrical resistance of the external electrodes 13 and 14, the lengths of the first and second fired electrode layers 13a and 14a are set such that the lengths of the first and second resin-containing electrode layers 13b and 14b (See the above patent document).

그러나 본 발명자는, 예의 검토한 결과, 이하와 같이 규정함으로써 크랙의 발생을 억제할 수 있는 것을 발견하였다.However, as a result of intensive studies, the inventors of the present invention have found that the occurrence of cracks can be suppressed by specifying the following.

제1의 단면(10e)과, 제1의 소성 전극층(13a)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝 사이의 길이방향을 따른 거리를 A로 한다. 제1의 단면(10e)과 유효 영역(a1) 사이의 길이방향을 따른 거리를 B로 한다. 제1의 단면(10e)과, 제1의 수지 함유 전극층(13b)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝 사이의 길이방향을 따른 거리를 C로 한다. 이때, 세라믹 전자부품(1)은 A<B<C, 및 A/B≤0.86을 충족하는 것이다. 이것에 의해, 세라믹 전자부품(1)에 크랙이 생기는 것을 억제할 수 있어, 가령 크랙이 생긴 경우에도 쇼트하기 어렵다.A is the distance along the longitudinal direction between the first end face 10e and the edge of the portion located on the second main surface 10b of the first fired electrode layer 13a. B is the distance along the longitudinal direction between the first end face 10e and the effective area a1. The distance along the longitudinal direction between the first end face 10e and the edge end of the portion located on the second main face 10b of the first resin containing electrode layer 13b is denoted by C, At this time, the ceramic electronic component 1 satisfies A <B <C and A / B? 0.86. As a result, cracks can be prevented from occurring in the ceramic electronic component 1, and even if a crack is generated, it is difficult to short-circuit the ceramic electronic component 1.

상세하게는, 상기의 조건으로 함으로써, 제1의 소성 전극층(13a)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝과 제1의 수지 함유 전극층(13b)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝 사이에는 일정 거리가 유지되게 되기 때문에, 세라믹 전자부품(1)에 물리적인 충격이나 열사이클에 기인하는 충격이 가해져도, 충분히 제1 및 제2의 수지 함유 전극층(13b,14b)이 완충층으로서 기능하여, 세라믹 전자부품(1)에 크랙이 발생하는 것을 억제할 수 있다.Specifically, under the above conditions, the edge of the portion located on the second main surface 10b of the first fired electrode layer 13a and the second major surface of the first resin-containing electrode layer 13b 10b of the ceramic electronic component 1, even if a physical impact or an impact due to a thermal cycle is applied to the ceramic electronic component 1, the first and second resin- The electrode layers 13b and 14b function as a buffer layer and cracks can be suppressed from occurring in the ceramic electronic component 1. [

또한 상기의 조건으로 함으로써, 제1의 수지 함유 전극층(13b)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝을, 세라믹 소체(10)에 있어서 강도가 높은 영역인 유효 영역(a1)의 길이방향에 있어서 겹칠 수 있기 때문에, 수지 함유층으로 완화시키기 전의 단계, 즉, 수지 함유층의 박리·파단이 생기는 전 단계에서 세라믹 전자부품(1)에 생기는 크랙을 억제할 수 있다.The edge portions of the portions located on the second main surface 10b of the first resin-containing electrode layer 13b can be formed as the effective regions a1 It is possible to suppress the cracks in the ceramic electronic component 1 at the stage before the resin-containing layer is relaxed, that is, at the stage before peeling / breakage of the resin-containing layer occurs.

또한 상기의 조건으로 함으로써, 도 2에 나타내는 바와 같이, 수지 함유 전극층(13b,14b)으로 충분히 응력을 흡수할 수 없고, 가령 제1의 소성 전극층(13a)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝을 기점으로 하여, 크랙(Cr)이 발생한 경우에도, 제1의 소성 전극층(13a)의 제2의 주면(10b)상에 위치하는 부분의 가장자리끝이 유효 영역(a1)에 겹치지 않고, 무효 영역(a2)에 들어가 있기 때문에, 그 크랙(Cr)의 성장 방향을 무효 영역(a2) 쪽으로 향하게 할 수 있다. 따라서, 크랙(Cr)의 성장 방향이 유효 영역(a1)으로 연장되지 않아, 쇼트가 일어나기 어렵게 할 수 있다.In addition, as shown in Fig. 2, the resin-containing electrode layers 13b and 14b can not sufficiently absorb the stress, and the stress can not be sufficiently absorbed on the second main surface 10b of the first fired electrode layer 13a The edge of the portion located on the second main surface 10b of the first fired electrode layer 13a becomes the effective region a1 even when the crack Cr is generated starting from the edge of the portion where the first fired electrode layer 13a is located, The growth direction of the crack (Cr) can be directed toward the ineffective area (a2). Therefore, the growth direction of the crack (Cr) does not extend to the effective region a1, and it is possible to make it difficult for the shot to occur.

A/B는 0.25 이상인 것이 바람직하고, 0.3 이상인 것이 보다 바람직하며, 0.33 이상인 것이 더욱 바람직하다. 이때, A의 치수는, 세라믹 전자부품의 사이즈가 2.0mm(L)×1.25mm(W)인 경우에는 115㎛이상인 것이 바람직하고, 세라믹 전자부품의 사이즈가 3.2mm(L)×2.5mm(W)인 경우에는 140㎛이상인 것이 바람직하다. 이 경우, 상기 쇼트를 억제할 수 있을 뿐 아니라 제1 및 제2의 소성 전극층(13a,14a)을 확실하게 형성하기 쉬워진다. 이것은 제1 및 제2의 소성 전극층(13a,14a)의 길이를 일정 길이로 설정함으로써, DIP 공법에 의해 페이스트를 도포할 때에, 제1 및 제2의 소성 전극층(13a,14a)의 단면측의 페이스트를 일정량 이상 유지시킬 수 있기 때문이다. 따라서, 전극 끌어올림시에 페이스트가 정반(定盤)측에 떨어져도, 단면에 소성 전극층이 형성되어 있지 않거나, 혹은 극단적으로 제1 및 제2의 소성 전극층의 두께가 얇은 제1 및 제2의 소성 전극층(13a,14a)의 발생을 억제할 수 있다.A / B is preferably 0.25 or more, more preferably 0.3 or more, and still more preferably 0.33 or more. When the size of the ceramic electronic component is 2.0 mm (L) x 1.25 mm (W), the dimension A is preferably 115 m or more, and the size of the ceramic electronic component is 3.2 mm (L) 2.5 mm (W ), It is preferably 140 m or more. In this case, it is easy to reliably form the first and second fired electrode layers 13a and 14a as well as to suppress the shot. This is because the length of the first and second fired electrode layers 13a and 14a is set to be a predetermined length so that the thickness of the first and second fired electrode layers 13a and 14a on the end face side of the first and second fired electrode layers 13a and 14a This is because the paste can be maintained over a certain amount. Therefore, even if the paste is dropped on the side of the platen at the time of pulling up the electrode, the firing electrode layer is not formed on the end face, or the first and second firing electrodes having extremely thin first and second firing electrode layers Generation of the electrode layers 13a and 14a can be suppressed.

상기 A의 치수는, 기판면에 수직인 방향에 있어서, 세라믹 전자부품의 측면을 폭방향의 1/2 치수가 되는 부분까지 연마하여, 그 연마면에 있어서 광학 현미경에 의해 측정할 수 있다. 구체적으로는, A의 치수는, 기판면측의 한쪽의 외부전극에 있어서, 세라믹 소체의 단면으로부터 소성 전극층의 세라믹 소체의 제2의 주면상에 위치하는 부분의 가장자리끝까지의 길이방향을 따른 거리를 측정함으로써 구할 수 있다.The dimension A may be measured by an optical microscope on the polished surface of the side surface of the ceramic electronic component in a direction perpendicular to the surface of the substrate up to a portion having a half size in the width direction. Specifically, the dimension of A is determined by measuring the distance along the longitudinal direction from the end face of the ceramic body to the edge of the portion located on the second main face of the ceramic sintered body of the sintered electrode layer on one external electrode on the substrate surface side .

상기 B의 치수는, 기판면에 수직인 방향에 있어서, 세라믹 전자부품의 측면을 폭방향의 1/2 치수가 되는 부분까지 연마하여, 그 연마면에 있어서 광학 현미경에 의해 측정할 수 있다. 구체적으로는, B의 치수는, 제1의 단면에 있어서, 세라믹 소체의 단면으로부터 내부전극의 유효 영역까지의 길이방향(L)을 따른 거리를 측정함으로써 구할 수 있다. 또한 세라믹 소체의 단면으로부터 내부전극의 유효 영역까지의 길이방향을 따른 거리는, 단면에 있어서의, 세라믹 소체의 단면으로부터 내부전극의 유효 영역까지의 길이방향을 따른 최단 거리로 한다.The dimension of B may be measured by an optical microscope on the polished surface of the ceramic electronic component in a direction perpendicular to the surface of the substrate, by grinding the side surface of the ceramic electronic component up to a half-width dimension. Specifically, the dimension of B can be obtained by measuring the distance along the longitudinal direction (L) from the end face of the ceramic body to the effective region of the internal electrode in the first section. The distance along the longitudinal direction from the end face of the ceramic body to the effective region of the internal electrode is the shortest distance along the longitudinal direction from the end face of the ceramic body to the effective region of the internal electrode.

상기 C의 치수는, 기판면에 수직인 방향에 있어서, 세라믹 전자부품의 측면을 폭방향의 1/2 치수가 되는 부분까지 연마하고, 그 연마면에 있어서 광학 현미경에 의해 측정할 수 있다. 구체적으로는, C의 치수는, 기판면측의 한쪽의 외부전극에 있어서, 세라믹 소체의 단면으로부터 수지 함유 전극층의 제2의 주면상에 위치하는 부분의 가장자리끝까지의 길이방향을 따른 거리를 측정함으로써 구할 수 있다.The dimension of the C can be measured by an optical microscope on the polished surface of the ceramic electronic part in a direction perpendicular to the surface of the substrate up to a portion having a half size in the width direction. Specifically, the dimension of C is obtained by measuring the distance along the longitudinal direction from the end face of the ceramic body to the edge of the portion located on the second main face of the resin-containing electrode layer on one external electrode on the substrate face side .

내층 영역과 외층 영역의 치수는, 기판면에 수직인 방향에 있어서, 세라믹 전자부품의 측면을 폭방향의 1/2 치수가 되는 부분까지 연마하여, 그 연마면에 있어서 광학 현미경에 의해 측정할 수 있다. 구체적으로는, 내층 영역과 외층 영역의 치수는, 상기 단면에 있어서, 수지 함유 전극층의 선단으로부터 연직방향의 선상에 위치하는 내층 영역과 외층 영역의 거리를 측정함으로써 구할 수 있다.The dimensions of the inner layer region and the outer layer region can be measured by polishing the side surface of the ceramic electronic component up to the half dimension in the width direction in the direction perpendicular to the substrate surface, have. Specifically, the dimensions of the inner layer region and the outer layer region can be obtained by measuring the distance between the inner layer region and the outer layer region located on the line in the vertical direction from the tip of the resin-containing electrode layer in the cross section.

제1의 외부전극(13)이 A<B<C, A/B≤0.86을 만족하는 동시에, 제2의 외부전극(14)도 A<B<C, A/B≤0.86을 만족하는 것이 바람직하다. 제2의 외부전극(14)에 있어서도, A/B는 0.25 이상인 것이 바람직하고, 0.3 이상인 것이 보다 바람직하며, 0.33 이상인 것이 더욱 바람직하다.It is preferable that the first outer electrode 13 satisfies A < B < C and A / B 0.86 and the second outer electrode 14 also satisfies A < B & Do. Also in the second external electrode 14, A / B is preferably 0.25 or more, more preferably 0.3 or more, and still more preferably 0.33 or more.

(세라믹 전자부품(1)의 제조방법)(Manufacturing method of ceramic electronic part 1)

세라믹 전자부품(1)의 제조방법은 특별히 한정되지 않는다. 세라믹 전자부품(1)은 예를 들면 이하의 요령으로 제조할 수 있다.The production method of the ceramic electronic component 1 is not particularly limited. The ceramic electronic component 1 can be manufactured, for example, in the following manner.

우선, 제1 및 제2의 내부전극(11,12)을 가지는 세라믹 소체(10)를 준비한다. 구체적으로는, 세라믹 분말을 포함하는 세라믹 페이스트를, 예를 들면 스크린 인쇄법 등에 의해 시트상으로 도포하여 건조시킴으로써 세라믹 그린시트를 제작한다.First, the ceramic body 10 having the first and second internal electrodes 11 and 12 is prepared. Specifically, a ceramic paste containing ceramic powder is applied in a sheet form, for example, by screen printing or the like, and dried to produce a ceramic green sheet.

다음으로, 상기 세라믹 그린시트위에, 내부전극 형성용의 도전 페이스트를, 예를 들면 스크린 인쇄법 등에 의해 소정의 패턴으로 도포하고, 내부전극 형성용 도전 패턴이 형성된 세라믹 그린시트와, 내부전극 형성용 도전 패턴이 형성되어 있지 않은 세라믹 그린시트를 준비한다. 또한 세라믹 페이스트나 내부전극 형성용의 도전 페이스트에는 예를 들면 공지의 바인더나 용매가 포함되어 있어도 된다.Next, a ceramic green sheet on which a conductive pattern for forming an internal electrode is formed by applying a conductive paste for forming an internal electrode, for example, by screen printing or the like, in a predetermined pattern is formed on the ceramic green sheet, A ceramic green sheet on which a conductive pattern is not formed is prepared. The conductive paste for forming the ceramic paste or the internal electrode may contain, for example, a known binder or a solvent.

내부전극 형성용의 도전 페이스트의 도포 형상을 컨트롤하는 것과, 내부전극이 형성된 세라믹 그린시트의 겹침의 어긋남량을 컨트롤함으로써 치수 B를 설정한다.The dimension B is set by controlling the application shape of the conductive paste for forming the internal electrode and controlling the displacement amount of the overlapping of the ceramic green sheets on which the internal electrodes are formed.

계속해서, 내부전극 형성용 도전 패턴이 형성되어 있지 않은 세라믹 그린시트를 소정 매수 적층하고, 그 위에 내부전극 형성용 도전 패턴이 형성된 세라믹 그린시트를 순차 적층하며, 또한 내부전극 형성용 도전 패턴이 형성되어 있지 않은 세라믹 그린시트를 소정 매수 적층함으로써 마더 적층체를 제작한다. 또한 필요에 따라, 정수압 프레스 등의 수단에 의해 마더 적층체를 적층방향으로 프레스해도 된다.Subsequently, a predetermined number of ceramic green sheets on which conductive patterns for internal electrode formation are not formed are laminated, ceramic green sheets on which conductive patterns for internal electrode formation are formed are sequentially laminated, conductive patterns for internal electrode formation are formed A predetermined number of ceramic green sheets are laminated to form a mother laminate. If necessary, the mother laminate may be pressed in the lamination direction by means of an hydrostatic press or the like.

마더 적층체를 소정의 형상 치수로 컷트하여, 소성 전의 세라믹 소체를 복수 제작한다. 이때, 소성 전의 세라믹 소체에 대하여 배럴 연마 등을 실시하여, 능선부나 모퉁이부를 둥그스름하게 해도 된다.The mother laminate is cut into a predetermined shape to produce a plurality of ceramic body bodies before firing. At this time, the ceramic body before firing may be subjected to barrel polishing or the like to round the ridgeline portion or the corner portion.

이어서, 소성 전의 세라믹 소체를 소성한다. 이것에 의해, 세라믹 소체(10)가 완성된다. 또한 소성 전의 세라믹 소체의 소성 온도는, 사용한 세라믹스나 도전 재료에 따라 적절히 설정할 수 있다. 소성 전의 세라믹 소체의 소성 온도는, 예를 들면 900℃~1300℃정도로 할 수 있다.Subsequently, the ceramic body before firing is fired. Thereby, the ceramic body 10 is completed. The firing temperature of the ceramic body before firing can be appropriately set in accordance with the ceramics and the conductive material used. The firing temperature of the ceramic body before firing may be, for example, about 900 ° C to 1300 ° C.

다음으로, 소성 후의 세라믹 소체(10)의 양단면에 도전성 페이스트를 도포하여 베이킹을 행함으로써, 제1 및 제2의 소성 전극층(13a,14a)을 형성한다. 이때, 도포 형상의 컨트롤에 의해 치수 A를 설정한다. 또한 베이킹 온도는 예를 들면 700℃~1000℃인 것이 바람직하다. 또한 제1 및 제2의 소성 전극층(13a,14a)은 소성 전의 세라믹 소체와 동시에 소성해도 된다.Next, conductive paste is applied to both end faces of the ceramic body 10 after firing, and baking is performed to form the first and second fired electrode layers 13a and 14a. At this time, the dimension A is set by the control of the coating shape. The baking temperature is preferably, for example, 700 ° C to 1000 ° C. The first and second firing electrode layers 13a and 14a may be fired simultaneously with the ceramic body before firing.

이어서, 제1 및 제2의 소성 전극층(13a,14a)을 덮도록 각각 도전재 및 수지를 포함하는 도전성 수지 페이스트를 도포하고, 150℃~300℃의 온도로 열처리를 행하여, 수지를 열경화시킨다. 이것에 의해, 제1의 소성 전극층(13a)상에 제1의 수지 함유 전극층(13b)이 형성되고, 제2의 소성 전극층(14a)상에 제2의 수지 함유 전극층(14b)이 형성된다. 이때, 도포 형상의 컨트롤에 의해 치수 C를 설정한다. 또한 상기 열처리시의 분위기는 공기 분위기여도 질소 가스 분위기여도 된다. Cu 분말을 사용한 수지 전극을 형성할 경우는, 금속 성분의 산화를 방지하기 위해, 상기 열처리시의 산소 농도는 1000ppm이하로 하는 것이 바람직하다.Next, a conductive resin paste containing a conductive material and a resin is applied to cover the first and second fired electrode layers 13a and 14a, respectively, and heat treatment is performed at a temperature of 150 to 300 DEG C to thermally cure the resin . Thus, the first resin-containing electrode layer 13b is formed on the first fired electrode layer 13a and the second resin-containing electrode layer 14b is formed on the second fired electrode layer 14a. At this time, the dimension C is set by controlling the application shape. The atmosphere during the heat treatment may be an air atmosphere or a nitrogen gas atmosphere. In the case of forming the resin electrode using the Cu powder, it is preferable that the oxygen concentration during the heat treatment is 1000 ppm or less in order to prevent oxidation of the metal component.

계속해서, 제1의 수지 함유 전극층(13b)을 덮도록 제1의 도금층(13c)을 형성하고, 제2의 수지 함유 전극층(14b)을 덮도록 제2의 도금층(14c)을 형성한다. 또한 제1 및 제2의 도금층(13c,14c)은 Ni 도금층과 Sn 도금층의 적층 구조로 형성된다.Subsequently, a first plating layer 13c is formed so as to cover the first resin-containing electrode layer 13b, and a second plating layer 14c is formed so as to cover the second resin-containing electrode layer 14b. The first and second plating layers 13c and 14c are formed in a laminated structure of a Ni plating layer and a Sn plating layer.

이상의 공정에 의해, 세라믹 전자부품(1)을 완성시킬 수 있다.By the above process, the ceramic electronic component 1 can be completed.

이하, 본 발명의 바람직한 실시형태의 다른 예에 대하여 설명한다. 단, 이하의 설명에 있어서, 상기 제1의 실시형태와 실질적으로 공통의 기능을 가지는 부재를 공통의 부호로 참조하여, 설명을 생략한다.Hereinafter, another example of the preferred embodiment of the present invention will be described. In the following description, members having functions substantially common to those of the first embodiment are denoted by common reference numerals, and a description thereof will be omitted.

(제2의 실시형태)(Second Embodiment)

도 3은 제2의 실시형태에 따른 세라믹 전자부품(1a)의 약도적 단면도이다.3 is a schematic cross-sectional view of the ceramic electronic component 1a according to the second embodiment.

도 3에 나타내는 세라믹 전자부품(1a)의 구성이 도 2의 세라믹 전자부품(1)의 구성과 다른 점은, 제1 및 제2의 더미전극(15,16)이 세라믹 소체(10) 내에 마련되어 있는 점이다.The structure of the ceramic electronic component 1a shown in Fig. 3 is different from that of the ceramic electronic component 1 of Fig. 2 in that the first and second dummy electrodes 15 and 16 are provided in the ceramic body 10 .

제1의 더미전극(15)은 제1의 내부전극(11)과 거의 같은 높이이면서 길이방향으로 간격을 두고 마련되어 있다. 제2의 더미전극(16)은 제2의 내부전극(12)과 거의 같은 높이이면서 길이방향으로 간격을 두고 마련되어 있다.The first dummy electrodes 15 are provided at substantially the same height as the first internal electrodes 11 and at intervals in the longitudinal direction. The second dummy electrodes 16 are provided at substantially the same height as the second internal electrodes 12 and at intervals in the longitudinal direction.

제1의 더미전극(15)은 제2의 단면(10f)에 인출되어 있다. 제2의 더미전극(16)은 제1의 단면(10e)에 인출되어 있다.The first dummy electrode 15 is drawn out to the second end face 10f. And the second dummy electrode 16 is drawn out to the first end face 10e.

이러한 제1 및 제2의 더미전극(15,16)을 가지는 세라믹 전자부품(1a)에 대해서도 A<B<C, 및 A/B≤0.86을 충족한다. 이것에 의해, 세라믹 전자부품(1a)에 크랙이 생기는 것을 억제할 수 있고, 가령 크랙이 생긴 경우에도 쇼트하기 어렵다.A < B < C and A / B < 0.86 are satisfied also for the ceramic electronic component 1a having the first and second dummy electrodes 15 and 16. As a result, cracks can be prevented from occurring in the ceramic electronic component 1a, and even when cracks are generated, it is difficult to short-circuit the ceramic electronic component 1a.

(제3의 실시형태)(Third Embodiment)

도 4는 제3의 실시형태에 따른 세라믹 전자부품(1b)의 약도적 단면도이다.4 is a schematic cross-sectional view of the ceramic electronic component 1b according to the third embodiment.

도 4에 나타내는 세라믹 전자부품(1b)의 구성이 도 2의 세라믹 전자부품(1)의 구성과 다른 점은, 제1의 내부전극(11a)이 제1 및 제2의 단면(10e,10f)에 인출되어 있고, 제2의 내부전극(12a)이 제1 및 제2의 측면(10c,10d)에 인출되어 있는 점이다. 도시는 생략하지만, 제1 및 제2의 측면(10c,10d)에는 각각 제2의 내부전극(12a)에 전기적으로 접속된 외부전극이 마련되어 있다. 이 한쌍의 외부전극과, 제1 및 제2의 외부전극(13,14) 중 한쪽이, 신호 단자 전극을 구성하고 있고, 다른 쪽이 접지용 단자 전극을 구성하고 있다.The structure of the ceramic electronic component 1b shown in Fig. 4 is different from that of the ceramic electronic component 1 of Fig. 2 in that the first internal electrode 11a is divided into first and second end faces 10e and 10f, And the second internal electrode 12a is drawn out to the first and second side faces 10c and 10d. Although not shown, the first and second side surfaces 10c and 10d are provided with external electrodes electrically connected to the second internal electrode 12a, respectively. One of the pair of external electrodes and the first and second external electrodes 13 and 14 constitutes a signal terminal electrode and the other constitutes a grounding terminal electrode.

본 실시형태에 따른 세라믹 전자부품(1b)에 대해서도, 제1 및 제2의 외부전극(13,14)에 있어서 A<B<C, 및 A/B≤0.86이 충족된다. 이 때문에, 세라믹 전자부품(1b)에 크랙이 생기는 것을 억제할 수 있고, 가령 크랙이 생긴 경우에도 쇼트하기 어렵다.A < B < C and A / B? 0.86 are satisfied in the first and second external electrodes 13 and 14 with respect to the ceramic electronic component 1b according to the present embodiment. For this reason, it is possible to suppress the occurrence of cracks in the ceramic electronic component 1b, and even when a crack is generated, it is difficult to short-circuit the ceramic electronic component 1b.

이하, 본 발명에 대하여, 구체적인 실시예에 근거하여, 더욱 상세하게 설명하는데, 본 발명은 이하의 실시예에 하등 한정되는 것은 아니며, 그 요지를 변경하지 않는 범위에 있어서 적절히 변경하여 실시하는 것이 가능하다.Hereinafter, the present invention will be described in more detail based on concrete examples, but the present invention is not limited to the following examples, and it is possible to appropriately change the scope of the present invention without changing the gist of the present invention Do.

(실시예 1~5)(Examples 1 to 5)

상기 실시형태에 따른 제조방법을 사용하여, 상기 실시형태에 따른 세라믹 전자부품(1)으로서, 상기 실시형태에 따른 세라믹 전자부품(1)과 동일한 세라믹 콘덴서를, 각 실시예에 대하여, 하기의 조건으로 20개씩 제작하였다. 또한 치수 A를 변경함으로써(후기의 표 1을 참조), A/B의 비율을 5종(실시예 1~5) 설정하고, 크랙의 발생의 유무 및 쇼트의 유무를 확인하였다.Using the manufacturing method according to the above embodiment, the same ceramic capacitor as the ceramic electronic component 1 according to the above-described embodiment as the ceramic electronic component 1 according to the above-described embodiment was tested under the following conditions Respectively. In addition, by changing the dimension A (see Table 1 in the latter section), the ratio of A / B was set to five kinds (Examples 1 to 5), and the presence or absence of occurrence of cracks and the presence or absence of shot were confirmed.

세라믹 콘덴서의 사이즈: 2.0mm(L)×1.25mm(W)×1.25mm(T)(설계값)Size of ceramic capacitor: 2.0mm (L) x 1.25mm (W) x 1.25mm (T) (design value)

세라믹스: BaTiO₃ Ceramics: BaTiO ₃

용량: 1μFCapacity: 1μF

정격 전압: 16VRated voltage: 16V

소성 온도: 1200℃(2시간 킵)Firing temperature: 1200 占 폚 (keep for 2 hours)

외층 영역의 두께: 5.4㎛Thickness of outer layer region: 5.4 탆

내층 영역의 두께: 180㎛Thickness of inner layer region: 180 탆

소성 전극층의 소재: CuMaterial of firing electrode layer: Cu

수지 함유 전극층의 도전재: AgConductive material of the resin-containing electrode layer: Ag

수지 함유 전극층의 수지: 에폭시 수지Resin of resin-containing electrode layer: Epoxy resin

열경화 온도: 200℃Thermal curing temperature: 200 ℃

수지 함유 전극층의 목적의 두께: 50㎛(단면 중앙부의 목적값)Target thickness of the resin-containing electrode layer: 50 m (target value at the center of the cross section)

도금층의 구성: Ni와 Sn의 2층Composition of plating layer: Two layers of Ni and Sn

도금층의 목적의 두께: 2.5㎛(Ni)와 3㎛(Sn)(단면 중앙부의 목적값)Thickness of the plating layer: 2.5 탆 (Ni) and 3 탆 (Sn) (target value at the center of the cross section)

(소성 전극층 가장자리끝 기점의 크랙의 확인방법)(Confirmation method of crack at the end of the edge of the fired electrode layer)

JEITA에 규격되어 있는 랜드 기판에 LF 솔더를 사용하여 리플로우 실장하고, 일정 휨량(8mm)으로 배선 기판을 5초간 휘게 한 후, 샘플을 기판으로부터 떼어내고, 샘플의 측면을 폭방향의 중앙까지 연마하여, 그 연마면에 있어서의 소성 전극층 가장자리끝을 기점으로 한 크랙의 유무를 확인하였다.After reflow soldering the land substrate standardized in JEITA by reflow soldering and bending the wiring board for 5 seconds with a constant bending amount (8 mm), the sample was removed from the substrate and the side of the sample was polished to the center in the width direction , And the presence or absence of a crack was determined based on the edge of the fired electrode layer on the polished surface.

(수지 함유 전극층 가장자리끝 기점의 크랙의 확인방법)(Method for confirming the crack at the end of the edge of the electrode layer containing the resin)

JEITA에 규격되어 있는 랜드 기판에 LF 솔더를 사용하여 리플로우 실장하고, 일정 휨량(8mm)으로 배선 기판을 5초간 휘게 한 후, 샘플을 기판으로부터 떼어내고, 샘플의 측면을 폭방향의 중앙까지 연마하여, 그 연마면에 있어서의 수지 함유 전극층 가장자리끝을 기점으로 한 크랙의 유무를 확인하였다.After reflow soldering the land substrate standardized in JEITA by reflow soldering and bending the wiring board for 5 seconds with a constant bending amount (8 mm), the sample was removed from the substrate and the side of the sample was polished to the center in the width direction , And the presence or absence of a crack based on the edge of the resin-containing electrode layer on the polished surface was confirmed.

(쇼트 발생의 확인방법)(How to confirm short-circuit occurrence)

각 샘플을 LF 솔더를 사용하여 유리 에폭시 기판에 실장하였다. 그 후, 각 샘플에 대하여, 125℃, 상대 습도 95%RH, 1.2기압의 고온고습조 내에서 정격 전압을 인가하여, 72시간의 내습 부하 가속 시험을 행하였다. 절연 저항값(IR값)이 2자리 이상 저하한 것을 쇼트의 발생으로 판단하였다.Each sample was mounted on a glass epoxy substrate using LF solder. Thereafter, a rated voltage was applied to each sample in a high-temperature, high-humidity bath at 125 캜 and a relative humidity of 95% RH and 1.2 atmospheric pressure, and an accelerated humidity load test for 72 hours was performed. It was judged that a short circuit occurred when the insulation resistance value (IR value) decreased by two digits or more.

(단면에 있어서의 소성 전극층 형성 불량 발생의 확인방법)(Method for confirming occurrence of defective fired electrode layer formation on the cross section)

소성 전극층의 베이킹 후에 2배의 렌즈로 확대하여 단면의 육안 확인을 행하였다. 이 육안 확인에서는 세라믹 소체의 노출이 보여지는 것을 불량으로서 판별하였다.After baking of the fired electrode layer, the film was magnified with a doubled lens to visually confirm the cross section. In this visual confirmation, it was judged that the exposure of the ceramic body was visible as defective.

(비교예 1~16)(Comparative Examples 1 to 16)

상기 실시형태에 따른 제조방법을 사용하여, 상기 실시형태에 따른 세라믹 전자부품(1)으로서, 상기 실시형태에 따른 세라믹 전자부품(1)과 동일한 세라믹 콘덴서를, 각 비교예에 대하여, 상기 각 실시예와 같은 조건으로 20개씩 제작하였다. 치수 A, C를 변경함으로써(후기의 표 1을 참조), A/B의 비율을 8종(비교예 1~8) 설정하여, 크랙의 발생의 유무 및 쇼트의 유무를 확인하였다.By using the manufacturing method according to the above embodiment, the same ceramic capacitor as the ceramic electronic component 1 according to the above-described embodiment as the ceramic electronic component 1 according to the above-described embodiment is compared with each of the above- Twenty samples were produced under the same conditions as in the example. The ratio A / B was set to 8 kinds (Comparative Examples 1 to 8) by changing the dimensions A and C (see Table 1 below), and the presence or absence of occurrence of cracks and the presence or absence of shot were confirmed.

이상의 실시예 1~5 및 비교예 1~8의 결과를 표 1에 나타낸다.The results of Examples 1 to 5 and Comparative Examples 1 to 8 are shown in Table 1.

이상의 결과로부터, A<B<C, 및 A/B≤0.86을 충족하는 세라믹 콘덴서에 의하면, 크랙이 생기는 것을 억제할 수 있고, 가령 크랙이 생긴 경우에도 쇼트를 방지할 수 있는 것을 확인할 수 있었다.From the above results, it was confirmed that cracks can be suppressed by the ceramic capacitor satisfying A <B <C and A / B? 0.86, and a short circuit can be prevented even when cracks occur.

(실시예 6~10)(Examples 6 to 10)

상기 실시형태에 따른 제조방법을 사용하여, 상기 실시형태에 따른 세라믹 전자부품(1)으로서, 상기 실시형태에 따른 세라믹 전자부품(1)과 동일한 세라믹 콘덴서를, 각 실시예에 대하여, 하기의 조건으로 20개씩 제작하였다. 또한 치수 A를 변경함으로써(후기의 표 2를 참조), A/B의 비율을 5종(실시예 6~10) 설정하여 크랙의 발생의 유무 및 쇼트의 유무를 확인하였다.Using the manufacturing method according to the above embodiment, the same ceramic capacitor as the ceramic electronic component 1 according to the above-described embodiment as the ceramic electronic component 1 according to the above-described embodiment was tested under the following conditions Respectively. In addition, by changing the dimension A (see Table 2 below), the ratio of A / B was set to five kinds (Examples 6 to 10), and the presence or absence of occurrence of cracks and the presence or absence of shot were confirmed.

세라믹 콘덴서의 사이즈: 3.2mm(L)×2.5mm(W)×2.5mm(T)(설계값)Size of ceramic capacitor: 3.2mm (L) x 2.5mm (W) x 2.5mm (T) (design value)

세라믹스: BaTiO₃ Ceramics: BaTiO ₃

용량: 4.7μFCapacity: 4.7μF

정격 전압: 50VRated voltage: 50V

외층 영역의 두께: 7.2㎛Thickness of outer layer region: 7.2 탆

내층 영역의 두께: 130㎛Thickness of inner layer region: 130 탆

소성 전극층의 소재: CuMaterial of firing electrode layer: Cu

열경화 온도: 200℃Thermal curing temperature: 200 ℃

이상의 실시예 6~10 및 비교예 9~16의 결과를 표 2에 나타낸다.The results of Examples 6 to 10 and Comparative Examples 9 to 16 are shown in Table 2.

1, 1a, 1b: 세라믹 전자부품 10: 세라믹 소체
10a: 제1의 주면 10b: 제2의 주면
10c: 제1의 측면 10d: 제2의 측면
10e: 제1의 단면 10f: 제2의 단면
10g: 세라믹부 11, 11a: 제1의 내부전극
12, 12a: 제2의 내부전극 13: 제1의 외부전극
13a: 제1의 소성 전극층 13b: 제1의 수지 함유 전극층
13c: 제1의 도금층 14: 제2의 외부전극
14a: 제2의 소성 전극층 14b: 제2의 수지 함유 전극층
14c: 제2의 도금층 a1: 유효 영역
a2, a3: 무효 영역1, 1a, 1b: ceramic electronic part 10: ceramic body
10a: first main surface 10b: second main surface
10c: first side 10d: second side
10e: first cross section 10f: second cross section
10g: ceramic part 11, 11a: first internal electrode
12, 12a: second internal electrode 13: first external electrode
13a: first fired electrode layer 13b: first resin-containing electrode layer
13c: first plating layer 14: second outer electrode
14a: second fired electrode layer 14b: second resin-containing electrode layer
14c: second plating layer a1: effective region
a2, a3: invalid area

Claims

First and second main surfaces extending along the longitudinal direction and the width direction, first and second side surfaces extending along the longitudinal direction and the thickness direction, first and second side surfaces extending along the width direction and the thickness direction, A ceramic body having an end face,
First and second internal electrodes disposed in the ceramic body and facing each other in the thickness direction,
And an external electrode electrically connected to the first or second internal electrode and extending from the first end surface to the second main surface,
In the ceramic body,
An effective region in which the first and second internal electrodes face each other in the thickness direction,
And a region located on the side of the first end face than the effective region and provided with one of the first and second internal electrodes,
The external electrode
A firing electrode layer formed on the ceramic body,
A resin-containing electrode layer including a conductive material and a resin, and covering the fired electrode layer,
A is a distance along a longitudinal direction between the first end face and an edge end of a portion located on the second main face of the firing electrode layer,
A distance along the longitudinal direction between the first end face and the effective region is B,
When the distance along the longitudinal direction between the first end face and the edge end of the portion located on the second main surface of the resin-containing electrode layer is C,
A < B < C, and A / B? 0.86.

The method according to claim 1,
Wherein the A / B is 0.33 or more.