KR20150045300A - Gamma voltage generation circuit and Display device including thereof - Google Patents

Gamma voltage generation circuit and Display device including thereof Download PDF

Info

Publication number
KR20150045300A
KR20150045300A KR20130124853A KR20130124853A KR20150045300A KR 20150045300 A KR20150045300 A KR 20150045300A KR 20130124853 A KR20130124853 A KR 20130124853A KR 20130124853 A KR20130124853 A KR 20130124853A KR 20150045300 A KR20150045300 A KR 20150045300A
Authority
KR
South Korea
Prior art keywords
gamma
voltage
voltages
control signal
offset
Prior art date
Application number
KR20130124853A
Other languages
Korean (ko)
Other versions
KR101521896B1 (en
Inventor
윤성호
이영주
Original Assignee
주식회사 와이드칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 와이드칩스 filed Critical 주식회사 와이드칩스
Priority to KR1020130124853A priority Critical patent/KR101521896B1/en
Publication of KR20150045300A publication Critical patent/KR20150045300A/en
Application granted granted Critical
Publication of KR101521896B1 publication Critical patent/KR101521896B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Disclosed is a gamma voltage generating circuit which generates a gamma voltage to be supplied to a source driver as a driving circuit of a display panel. The gamma voltage generating circuit according to an embodiment of the present invention includes: a voltage distributing part which generates distribution voltages through a voltage distribution between power voltages, a gamma selecting part which selects a plurality of voltage pairs among the distribution voltages in response to gamma selection signals, a gamma buffer part which generates a plurality of gamma reference voltages based on each voltage pair and controls the offset of each gamma reference voltage according to a corresponding offset control signal, and a gradation distributing part which generates the gamma voltages through a voltage distribution between the gamma reference voltages.

Description

감마 전압 발생 회로 및 이를 구비하는 디스플레이 장치. {Gamma voltage generation circuit and Display device including thereof}A gamma voltage generating circuit and a display device having the same. {Gamma voltage generation circuit and Display device including thereof}

본 발명은, 디스플레이 구동 회로에 관한 것으로서, 특히 감마 전압 발생 회로 및 이를 구비한 디스플레이 장치에 관한 것이다. The present invention relates to a display driving circuit, and more particularly, to a gamma voltage generating circuit and a display device having the same.

디스플레이 장치의 화면의 크기 및 해상도가 점차 증가함에 따라, 디스플레이 패널을 구동하기 위하여, 복수개의 디스플레이 구동 칩 (display driver IC)을 이용하는 추세이다. 한편, 디스플레이 구동 칩들간의 구동 특성의 편차로 인하여, 각각의 디스플레이 구동 칩의 소스 드라이버에서 출력되는 계조별 감마 전압간의 편차가 크게 발생할 경우, 디스플레이 패널에서 블록 단위로 색상이 달라지는 블록딤(blick dim)과 같은 현상이 발생하여 디스플레이 장치의 화질이 저하될 수 있다.As the size and resolution of the screen of the display device gradually increase, a plurality of display driver ICs are used to drive the display panel. On the other hand, when a deviation between the gradation gamma voltages output from the source driver of each display driving chip is large due to a deviation in driving characteristics between the display driving chips, a blind dim ) May occur and the image quality of the display device may be deteriorated.

본 발명이 해결하고자 하는 기술적 과제는 감마 기준 전압의 오프셋을 줄일 수 있는 감마 전압 발생 회로 및 이를 구비하는 디스플레이 장치를 제공하는데 있다. SUMMARY OF THE INVENTION It is an object of the present invention to provide a gamma voltage generating circuit capable of reducing an offset of a gamma reference voltage and a display device having the gamma voltage generating circuit.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 감마 전압 발생 회로는, 전원전압들 사이의 전압 분배를 통해 분배전압들을 생성하는 전압 분배부; 감마 선택 신호들에 응답하여, 상기 분배전압들 중 복수의 전압쌍을 선택하는 감마 선택부; 상기 복수의 전압쌍 각각을 기초로, 복수의 감마 기준 전압을 생성하되, 대응하는 오프셋 제어신호에 따라, 상기 복수의 감마 기준 전압 각각의 오프셋을 제어하는 감마 버퍼부; 및 상기 복수의 감마 기준 전압 사이의 전압 분배를 통하여 복수의 감마 전압을 생성하는 계조 분배부를 포함한다. According to an aspect of the present invention, there is provided a gamma voltage generating circuit including: a voltage distributor for generating divided voltages through voltage division between power supply voltages; A gamma selection unit responsive to gamma selection signals for selecting a plurality of voltage pairs of the distribution voltages; A gamma buffer unit for generating a plurality of gamma reference voltages based on each of the plurality of voltage pairs, and controlling an offset of each of the plurality of gamma reference voltages in accordance with a corresponding offset control signal; And a gradation distributor for generating a plurality of gamma voltages through voltage division between the plurality of gamma reference voltages.

일 실시예에 있어서, 상기 감마 버퍼부는, 각각이, 상기 복수의 전압쌍 중 하나의 전압쌍을 인가받아, 인가된 전압쌍의 두 전압을 보간증폭하여 출력전압을 생성하고, 상기 출력전압을 상기 복수의 감마 기준전압 중 하나로서 출력하는, 복수의 감마 엠프를 구비할 수 있다.In one embodiment, the gamma buffer unit may receive one voltage pair of the plurality of voltage pairs, interpolate and amplify two voltages of the applied voltage pair to generate an output voltage, A plurality of gamma amplifiers outputting one of the plurality of gamma reference voltages.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 디스플레이 장치는, 제1 영역 및 제2 영역을 포함하는 디스플레이 패널; 상기 디스플레이 패널의 제1 영역을 구동하는 제1 구동 칩; 및 상기 디스플레이 패널의 제2 영역을 구동하는 제2 구동 칩을 포함하고, 상기 제1 구동칩 및 제2 구동칩 중 적어도 하나의 구동칩은, 감마 기준 전압을 생성하고, 오프셋 제어신호에 기초하여, 상기 감마 기준 전압의 오프셋을 제어하는 감마 전압 발생 회로를 포함한다. According to another aspect of the present invention, there is provided a display device including: a display panel including a first area and a second area; A first driving chip for driving a first region of the display panel; And a second driving chip for driving a second region of the display panel, wherein at least one of the first driving chip and the second driving chip generates a gamma reference voltage, and based on the offset control signal, And a gamma voltage generating circuit for controlling an offset of the gamma reference voltage.

본 발명에 따른 감마 전압 발생 회로는, 두 입력 전압을 보간하여 보간된 출력 전압을 생성하고, 오프셋 제어신호에 따라 출력 전압의 전압레벨이 제어되는 감마 엠프를 이용하여, 감마 기준 전압의 오프셋을 감소시킬 수 있다. The gamma voltage generating circuit according to the present invention reduces an offset of a gamma reference voltage using a gamma amplifier in which an interpolated output voltage is generated by interpolating two input voltages and a voltage level of an output voltage is controlled according to an offset control signal. .

또한, 본 발명에 따른 디스플레이 장치는, 디스플레이 패널을 구동하는 두 구동 칩 각각이 감마 기준 전압을 기초로 감마 전압을 생성하고, 적어도 하나의 구동 칩에서 생성되는 감마 기준 전압의 오프셋을 조절함으로써, 두 구동 칩간에 생성되는 감마 전압의 전압 편차를 줄여, 화질 저하를 방지할 수 있다. Further, a display device according to the present invention is characterized in that each of the two driving chips for driving the display panel generates a gamma voltage based on a gamma reference voltage and adjusts an offset of a gamma reference voltage generated in at least one driving chip, It is possible to reduce the voltage deviation of the gamma voltage generated between the driving chips, thereby preventing the deterioration of image quality.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 감마 전압 발생 회로를 나타낸 도면이다.
도 2는 도 1의 감마 엠프의 일 예를 나타낸 블록도이다.
도 3은 도 2의 감마 엠프의 등가 회로도이다.
도 4는 도 2의 감마 엠프의 출력 전압의 전압레벨을 설명하는 도면이다.
도 5는 도 2의 감마 엠프의 일 구현예를 나타내는 회로도이다.
도 6은 도 1의 감마 엠프의 다른 예를 나타낸 블록도이다.
도 7은 도 6의 감마 엠프의 출력 전압의 전압레벨을 설명하는 도면이다.
도 8은 도 6의 감마 엠프의 일 구현예를 나타내는 회로도이다.
도 9는 본 발명의 실시예에 따른 감마 전압 발생 회로에서 감마 기준 전압을 조정하는 방법을 나타내는 흐름도이다.
도 10은 본 발명의 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치의 구현예를 나타내는 도면이다. BRIEF DESCRIPTION OF THE DRAWINGS A brief description of each drawing is provided to more fully understand the drawings recited in the description of the invention.
1 is a diagram showing a gamma voltage generating circuit according to an embodiment of the present invention.
2 is a block diagram showing an example of the gamma amplifier of FIG.
3 is an equivalent circuit diagram of the gamma amplifier of Fig.
4 is a diagram for explaining the voltage level of the output voltage of the gamma amplifier of FIG.
5 is a circuit diagram showing an embodiment of the gamma amplifier of Fig.
6 is a block diagram showing another example of the gamma amplifier of FIG.
7 is a diagram for explaining the voltage level of the output voltage of the gamma amplifier of Fig.
8 is a circuit diagram showing an embodiment of the gamma amplifier of Fig.
9 is a flowchart showing a method of adjusting a gamma reference voltage in a gamma voltage generating circuit according to an embodiment of the present invention.
10 is a block diagram showing a display device according to an embodiment of the present invention.
11 is a view showing an embodiment of a display device according to another embodiment of the present invention.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. In order to fully understand the present invention, operational advantages of the present invention, and objects achieved by the practice of the present invention, reference should be made to the accompanying drawings and the accompanying drawings which illustrate preferred embodiments of the present invention.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art, and the following embodiments may be modified in various other forms, The present invention is not limited to the following embodiments. Rather, these embodiments are provided so that this disclosure will be more thorough and complete, and will fully convey the concept of the invention to those skilled in the art.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 감마 전압 발생 회로를 나타내는 도면이다. 1 is a diagram showing a gamma voltage generating circuit according to an embodiment of the present invention.

도 1을 참조하면, 감마 전압 발생 회로(100)는 전압 분배부(110), 감마 선택부(120), 감마 버퍼부(130) 및 계조 분배부(140)를 포함한다. Referring to FIG. 1, a gamma voltage generating circuit 100 includes a voltage divider 110, a gamma selector 120, a gamma buffer 130, and a gray level distributor 140.

전압 분배부(110)는 복수의 저항이 직렬로 연결된 저항열로 이루어지며, 저항열 양단에 인가되는 전원전압들, 예컨대 제1 전원전압(GVDD)과 제2 원전압(VSS) 사이를 전압 분배하여 복수의 분배전압들(VD<r:1>)을 생성한다. The voltage divider 110 includes a plurality of resistors connected in series, and the power supply voltages applied across the resistor row, for example, between the first power supply voltage GVDD and the second source voltage VSS, To generate a plurality of distribution voltages (VD < r: 1 >).

감마 선택부(120)는 감마 선택신호들(SGS1, SGS2,..., SGSm)에 응답하여 상기 분배전압들(VD<r:1>) 중 복수의 전압쌍(GVD1_1과 GV1_2, GVD2_1과 GV2_2, ..., GVm_1과 GVm_2)을 선택한다. 이를 위해, 감마 선택부(120)는 복수의 감마 선택기(GS1, GS2,..., GSm)를 구비할 수 있다. 각각의 감마 선택기(121)는 적어도 일부의 분배전압(VD<r:1>)을 수신하고, 대응하는 감마 선택신호(SGS1, SGS2,..., SGSm)에 응답하여, 상기 적어도 일부의 분배전압(VD<r:1>)들 중에서 두 전압, 즉 하나의 전압쌍을 선택하여 출력한다. The gamma selection unit 120 generates a plurality of voltage pairs (GVD1_1 and GV1_2, GVD2_1 and GV2_2) of the distribution voltages VD <r: 1> in response to the gamma selection signals SGS1, SGS2, , ..., GVm_1 and GVm_2). To this end, the gamma selector 120 may include a plurality of gamma selectors GS1, GS2, ..., GSm. Each of the gamma selectors 121 receives at least a portion of the distribution voltage VD < r: 1 >, and responsively to the corresponding gamma selection signals SGS1, SGS2, ..., SGSm, Selects and outputs two voltages, that is, one voltage pair, among the voltages (VD < r: 1 >).

감마 버퍼부(130)는 복수의 감마 엠프(131)를 구비하고, 감마 선택부(120)로부터 출력되는 복수의 전압쌍(GV1_1과 GV1_2, GV2_1과 GV2_2,..., GVm_1과 GVm_2)을 기초로 복수의 감마 기준 전압(GRV1, GRV2, ..., GRVm)을 생성하여 출력한다. The gamma buffer unit 130 includes a plurality of gamma amplifiers 131 and outputs a plurality of voltage pairs GV1_1 and GV1_2, GV2_1 and GV2_2, ..., GVm_1 and GVm_2 output from the gamma selecting unit 120, And generates and outputs a plurality of gamma reference voltages GRV1, GRV2, ..., and GRVm.

복수의 감마 엠프(131) 각각은, 복수의 전압쌍(GV1_1과 GV1_2, GV2_1과 GV2_2,..., GVm_1과 GVm_2) 중 하나의 전압쌍을 인가받고, 인가된 전압쌍의 두 전압을 보간증폭하여 출력전압을 생성하여, 복수의 감마 기준 전압(GRV1, GRV2, ..., GRVm) 중 하나로서 출력할 수 있다. 감마 엠프(131)에 인가되는 전압쌍의 두 전압은 감마 엠프(131)의 양의 입력단자(+)로 인가되고, 감마 엠프(131)의 출력전압이 음의 입력단자(-)에 인가되므로, 감마 엠프(131)는 인가되는 전압쌍의 두 전압에 대한 보간전압을 출력하는 버퍼로서 동작할 수 있다. Each of the plurality of gamma amplifiers 131 receives one voltage pair of a plurality of voltage pairs (GV1_1 and GV1_2, GV2_1 and GV2_2, ..., GVm_1 and GVm_2), and applies the two voltages of the applied voltage pair , And can output an output voltage as one of the plurality of gamma reference voltages GRV1, GRV2, ..., GRVm. Two voltages of the voltage pair applied to the gamma amplifier 131 are applied to the positive input terminal (+) of the gamma amplifier 131 and the output voltage of the gamma amplifier 131 is applied to the negative input terminal (-) , And the gamma amplifier 131 can operate as a buffer for outputting the interpolation voltage for the two voltages of the applied voltage pair.

한편, 복수의 감마 엠프(131) 각각은 대응하는 오프셋 제어신호(SOC1, SOC2,...,SOCm)에 기초하여, 출력전압의 오프셋을 제어할 수 있다. 오프셋 제어신호(SOC1, SOC2,...,SOCm)들 각각은 복수의 데이터 비트를 포함하고, 상기 감마 엠프(131)의 출력전압은 오프셋 제어신호(SOC1, SOC2, ...,SOCm)의 데이터값에 따라 전압 레벨이 단계적으로 조절될 수 있다. 오프셋 제어신호(SOC1, SOC2,...,SOCm)들은 대응하는 감마 엠프(131)의 오프셋 특성 또는 감마 엠프(131)로부터 출력되는 감마 기준 전압(GRV1, GRV2, ..., GRVm)의 오프셋 특성에 기초하여 오프셋이 작아지도록 외부로부터 설정될 수 있다. 복수의 감마 엠프(131) 각각의 출력전압의 오프셋 특성, 예컨대 양의 오프셋인지 또는 음의 오프셋인지 등에 따라 오프셋 제어신호(SOC1, SOC2,...,SOCm)들 각각의 데이터값을 증가시키거나 감소시켜, 출력전압, 즉 감마 기준 전압들(GRV1, GRV2, ..., GRVm)의 오프셋을 감소시키고 원하는 전압레벨의 감마 기준 전압들(GRV1, GRV2, ..., GRVm)을 출력할 수 있다. 감마 엠프(131)의 실시 예 및 감마 엠프(131)에 대한 보다 상세한 설명은 도 2 내지 도 8을 참조하여 후술하기로 한다. On the other hand, each of the plurality of gamma amplifiers 131 can control the offset of the output voltage based on the corresponding offset control signals SOC1, SOC2, ..., SOCm. Each of the offset control signals SOC1, SOC2, ..., SOCm includes a plurality of data bits and the output voltage of the gamma amplifier 131 corresponds to the offset control signals SOC1, SOC2, ..., SOCm The voltage level can be adjusted stepwise according to the data value. The offset control signals SOC1, SOC2, ..., SOCm are offset from the offset characteristic of the corresponding gamma amplifier 131 or the offset of the gamma reference voltages GRV1, GRV2, ..., GRVm output from the gamma amplifier 131 And may be set externally so that the offset is reduced based on the characteristic. The data value of each of the offset control signals SOC1, SOC2, ..., SOCm may be increased according to the offset characteristic of the output voltage of each of the plurality of gamma amplifiers 131, for example, whether the voltage is a positive offset or a negative offset To reduce the offset of the output voltage, i.e., the gamma reference voltages GRV1, GRV2, ..., GRVm, and to output the gamma reference voltages GRV1, GRV2, ..., GRVm of the desired voltage level have. The embodiment of the gamma amplifier 131 and the gamma amplifier 131 will be described later in detail with reference to FIGS. 2 to 8. FIG.

계조 분배부(140)는 감마 버퍼부(130)로부터 출력되는 복수의 감마 기준 전압(GRV1, GRV2,..., GRVm) 사이의 전압 분배를 통하여 각 계조의 전압 레벨을 나타내는 복수의 감마 전압(V<0>, V<1>, ..., V<n-1>)을 생성할 수 있다. 계조 분배부(140)는 복수의 저항이 직렬 연결되는 저항열을 구비한다. 상기 저항들 사이의 노드 중 일부에는 복수의 감마 기준 전압(GRV1, GRV2, ..., GRVm)이 인가된다. 그리고, 감마 기준 전압(GRV1, GRV2, ..., GRVm)이 저항들에 의하여 전압 분배되어, 복수의 감마 전압(V<0>, V<1>, ..., V<n-1>)으로서 출력될 수 있다. 복수의 감마 전압(V<0>, V<1>,..., V<n-1>)들은 디스플레이 패널을 구동하는 소스 드라이버(미도시)의 각 채널로 제공되고, 복수의 감마 전압(V<0>, V<1>, ..., V<n-1>)들 중 픽셀 데이터에 대응하는 전압이 선택되어, 디스플레이 패널의 소스 라인으로 출력될 수 있다. The gradation distributor 140 distributes a plurality of gamma voltages (gradation voltages) representing the voltage level of each gradation through voltage division between the plurality of gamma reference voltages GRV1, GRV2, ..., GRVm output from the gamma buffer unit 130 V <0>, V <1>, ..., V <n-1>). The gradation distribution part 140 has a resistance column in which a plurality of resistors are connected in series. A plurality of gamma reference voltages (GRV1, GRV2, ..., GRVm) are applied to some of the nodes between the resistors. ..., V < n-1 >, and the gamma reference voltages GRV1, GRV2, ..., GRVm are voltage- As shown in Fig. The plurality of gamma voltages V <0>, V <1>, ..., V <n-1> are provided to respective channels of a source driver (not shown) V <0>, V <1>, ..., V <n-1>) may be selected and output to the source line of the display panel.

상술한 바와 같이, 본 발명의 실시예에 따른, 감마 전압 발생 회로(100)는 보간 증폭 방식의 감마 엠프(131)를 구비하고, 감마 엠프(131)가, 인가된 전압쌍의 두 전압을 보간증폭하여 감마 기준 전압(GRV1, GRV2, ..., GRVm)을 생성하되, 오프셋 제어신호(SOC1, SOC2, ...,SOCm)에 응답하여 감마 기준 전압(GRV1, GRV2, ..., GRVm)의 오프셋을 제어함으로써, 원하는 전압 레벨의 감마 기준 전압(GRV1, GRV2, ..., GRVm)을 출력할 수 있다. As described above, the gamma voltage generating circuit 100 according to the embodiment of the present invention includes the gamma amplifier 131 of the interpolation amplification type, and the gamma amplifier 131 interpolates two voltages of the applied voltage pair ..., and GRVm to generate gamma reference voltages GRV1, GRV2, ..., GRVm in response to the offset control signals SOC1, SOC2, ..., SOCm, ), It is possible to output the gamma reference voltages GRV1, GRV2, ..., GRVm at desired voltage levels.

도 2는 도 1의 감마 엠프의 일 예를 나타낸 블록도이다. 도 2를 참조하면, 감마 엠프(131a)는 입력 선택부(10a), 복수의 입력단(21a, 21b, ..., 22a, 22b, ...) 및 출력단(30a)을 구비할 수 있다. 2 is a block diagram showing an example of the gamma amplifier of FIG. 2, the gamma amplifier 131a may include an input selection unit 10a, a plurality of input terminals 21a, 21b, ..., 22a, 22b, ..., and an output terminal 30a.

입력 선택부(10a)는 오프셋 제어신호(SOC)에 따라, 인가된 전압쌍의 두 전압(Vin1, Vin2)을 중복적으로 분배하여, 복수의 입력단(21a, 21b, ..., 22a, 22b,...)에 인가되는 복수의 입력 전압(VD1, VD2, ..., VU1, VU2)으로서 출력한다. 이에 따라, 두 전압 Vin1 및 Vin2 중 하나가 입력 전압(VD1, VD2, ..., VU1, VU2) 각각의 전압으로 설정될 수 있다. 이때, 오프셋 제어신호(SOC)는 복수의 데이터 비트를 포함하는 업신호(UP[u:1]) 및 다운신호(DN[d:1])를 포함할 수 있다. 그리고, 복수의 입력 전압(VD1, VD2, ..., VU1, VU2)중 제1 입력 전압들(VU1, VU2, ...)은 업신호(UP1[u:1])에 의하여 제어되고, 제2 입력 전압들(VD1, VD2, ...)은 다운신호(DN1[d:1])에 의하여 제어될 수 있다. 예를 들어, 업신호(UP[u:1]) 및 다운신호(DN[d:1])가 각각 2 비트 데이터를 포함할 경우, 오프셋 제어신호(SOC)의 업신호(UP[2:1])가 '00', '01', '10', '11' 중 하나이면, 이에 대응하여, 제1 입력 전압들 (VU[2:1])은 'Vin1, Vin1', 'Vin1, Vin2', 'Vin2, Vin1', 'Vin2, Vin2' 중 하나가 선택될 수 있다. 이와 유사하게, 오프셋 제어신호(SOC)의 다운 신호(DN[2:1])가 '00', '01', '10', '11' 중 하나이면, 이에 대응하여, 제2 입력 전압들 (VD[2:1])은 'Vin2, Vin2', 'Vin2, Vin1', 'Vin1, Vin2', 'Vin1, Vin1' 중 하나가 선택될 수 있다.The input selection section 10a repeatedly distributes the two voltages Vin1 and Vin2 of the applied voltage pair according to the offset control signal SOC to generate a plurality of input terminals 21a, 21b, ..., 22a and 22b ..., VU1, VU2 applied to the input terminals (VD1, VD2, ..., VU1, VU2). Thus, one of the two voltages Vin1 and Vin2 can be set to the voltage of each of the input voltages VD1, VD2, ..., VU1, and VU2. At this time, the offset control signal SOC may include an up signal UP [u: 1] and a down signal DN [d: 1] including a plurality of data bits. The first input voltages VU1, VU2, ... among the plurality of input voltages VD1, VD2, ..., VU1, VU2 are controlled by the up signal UP1 [u: 1] The second input voltages VD1, VD2, ... can be controlled by the down signal DN1 [d: 1]. For example, when the up signal UP [u: 1] and the down signal DN [d: 1] each include 2-bit data, the up signal UP [2: 1 The first input voltages VU [2: 1] correspond to Vin1, Vin1, Vin1, and Vin2, ',' Vin2, Vin1 ',' Vin2, Vin2 'can be selected. Similarly, if the down signal DN [2: 1] of the offset control signal SOC is one of '00', '01', '10' and '11' One of Vin2, Vin2, Vin2, Vin1, Vin1, Vin2, Vin1, and Vin1 may be selected as VD [2: 1].

복수의 입력단(21a, 21b,..., 22a, 22b,...)은 입력 선택부(10a)로부터 출력되는 복수의 입력 전압(VD1, VD2, ..., VU1, VU2) 중 하나를 인가받고, 인가된 전압에 기초하여 동작한다. 복수의 입력단(21a, 21b,..., 22a, 22b, ...)은 제1 입력단(21) 및 제2 입력단(22)으로 구분될 수 있다. 제1 입력단(21)에 포함되는 입력단들(21a. 21b,...) 각각은 제1 입력 전압들(VU1, VU2, ...) 중 하나를 인가받고, 제2 입력단(22)에 포함되는 입력단(22a, 22b, ...)들 각각은 제2 입력 전압들(VD1, VD2,...) 중 하나를 인가받을 수 있다. 제1 입력단(21) 및 제2 입력단(22) 각각에 포함된 복수의 입력단(21a, 21b, ..., 22a, 22b, ...)은 서로 다른 이득 파라미터(Gm, Av, Rm 등)를 갖는다. 예를 들어, 이득 파라미터는 트랜스 컨덕턴스(Gm)일 수 있고, 복수의 입력단(21a, 21b, ..., 22a, 22b, ...)의 이득 파라미터는 2nGm, 2n+1Gm, 2n+2Gm , ..., 등 서로 다를 수 있다. 일 예로서, 이득 파라미터들은 서로 2n배의 차이를 갖을 수 있다. 한편, 제1 입력단(21)과 제2 입력단(22)은 인가되는 전압만 다를 뿐 서로 동일한 구조를 가질수 있다.The plurality of input terminals 21a, 21b, ..., 22a, 22b, ... are connected to one of the plurality of input voltages VD1, VD2, ..., VU1, VU2 output from the input selector 10a And operates based on the applied voltage. The plurality of input terminals 21a, 21b, ..., 22a, 22b, ... may be divided into a first input terminal 21 and a second input terminal 22. [ Each of the input terminals 21a ... 21b included in the first input terminal 21 receives one of the first input voltages VU1, VU2, ... and is included in the second input terminal 22 Each of the input terminals 22a, 22b, ... may be supplied with one of the second input voltages VD1, VD2, .... The plurality of input terminals 21a, 21b, ..., 22a, 22b, ... included in the first input terminal 21 and the second input terminal 22 are connected to different gain parameters Gm, Av, Rm, . For example, the gain parameter may be transconductance (Gm) and the gain parameters of the plurality of input stages 21a, 21b, ..., 22a, 22b, ... may be 2 n Gm, 2 n + 1 Gm, 2 n + 2 Gm, ..., and so on. As an example, the gain parameters may be 2 n times different from each other. The first input terminal 21 and the second input terminal 22 may have the same structure only with different voltages applied thereto.

출력단(30a)은 복수의 입력단(21a, 21b, ..., 22a, 22b, ...)의 출력 신호의 합을 기초로 출력전압(Vout)을 생성한다. The output stage 30a generates the output voltage Vout based on the sum of the output signals of the plurality of input stages 21a, 21b, ..., 22a, 22b, ....

도 3은 도2의 감마 엠프(131a)의 등가 회로를 나타내는 도면이고, 도 4는 도 2의 감마 엠프(131a)의 출력 전압의 전압레벨을 설명하는 도면이다. 도 3을 참조하면, 복수의 입력단(21a, 21b,..., 22a, 22b, ...)은 서로 다른 이득 파라미터(2nGm, 2n+1Gm, 2n+2Gm ,..., )를 갖고, 각각에 인가되는 입력전압(VD1, VD2,..., VU1, VU2,...)에 대하여 이득 파라미터가 곱해져 생성된 전류신호를 출력단(30a)으로 제공한다. 출력단(30a)는 개략적으로 출력저항(Ro)으로 나타낼 수 있으며, 복수의 입력단(21a, 21b,..., 22a, 22b,...)으로부터 제공되는 전류 신호의 합을 기초로 출력전압(Vout)을 생성한다.FIG. 3 is a diagram showing an equivalent circuit of the gamma amplifier 131a of FIG. 2. FIG. 4 is a diagram for explaining the voltage level of the output voltage of the gamma amplifier 131a of FIG. Referring to FIG. 3, the plurality of input stages 21a, 21b, ..., 22a, 22b, ... have different gain parameters (2 n Gm, 2 n + 1 Gm, 2 n + 2 Gm, ..., and provides the current signal generated by multiplying the input voltages VD1, VD2, ..., VU1, VU2, ... applied to each of them by the gain parameter to the output terminal 30a. The output stage 30a can be schematically represented by an output resistance Ro and is configured to output the output voltage Ro based on the sum of the current signals provided from the plurality of input stages 21a, 21b, ..., 22a, 22b, Vout).

도 3을 참조하면, 출력 전압(Vout)은 수학식 1으로 나타낼 수 있다. Referring to FIG. 3, the output voltage Vout may be expressed by Equation (1).

Figure pat00001
Figure pat00001

이때, 도 1을 참조하여 설명한 바와 같이, 감마 엠프(131a)의 출력전압(Vout)은 감마 엠프(131a)의 음의 입력단자(-)에 인가되므로, 네거티브 피드백을 고려한 입력전압 Vx'은 Vx-Vout이다. 예컨대, VD1'은 VD1-Vout이다. 수학식 1의 입력전압(VD1, VD2,...,VU1, VU2,...)에 네거티브 피드백을 고려한 입력전압을 대입하면, 출력전압(Vout)은 수학식 2와 같이 나타낼 수 있다. 1, since the output voltage Vout of the gamma amplifier 131a is applied to the negative input terminal (-) of the gamma amplifier 131a, the input voltage Vx 'considering the negative feedback is Vx -Vout. For example, VD1 'is VD1-Vout. The output voltage Vout can be expressed by the following equation (2) when the input voltage considering the negative feedback is substituted into the input voltages (VD1, VD2, ..., VU1, VU2, ...)

Figure pat00002
Figure pat00002

복수의 입력전압(VD1, VD2,..., VU1, VU2)은 Vin1 및 Vin2 전압 중 하나이므로, Vin1 및 Vin2의 보간 전압이 출력 전압(Vout)으로서 출력될 수 있다. 이에 따라, 출력전압(Vout)은 도 4에 도시된 바와 같이, Vin1 전압 이상, Vin2 전압 이하(Vin1<Vin2)의 전압 레벨을 갖게 된다. 오프셋 제어신호(SOC)의 업신호(UP[u:1])와 다운신호(DN[d:1])의 비트 수에 따라 출력가능한, 출력전압(Vout)의 전압 레벨은 총 2u+2d-1개 이며, 상기 전압 레벨들은 서로 균등한 전압차이를 갖을 수 있다. 예를 들어, 오프셋 제어신호(SOC)의 업신호(UP[u:1])와 다운신호(DN[d:1])의 비트가 모두 '0'의 데이터 값을 갖을 경우, 제1 입력 전압들(VU1, VU2,...)에는 Vin1 전압이 선택되고, 제2 입력 전압들(VU1, VU2, ...)에는 Vin2 전압이 선택되어, 출력전압(Vout)의 전압레벨은 (Vin1+Vin2)/2일 수 있다. 그리고, 업신호(UP[u:1])의 데이터값이 일정하게 증가하면, 출력전압(Vout)의 전압레벨도 일정하게 증가하며, 업신호(UP[u:1])의 비트가 모두 '1'일 경우, 출력전압(Vout)의 전압레벨은 Vin2일 수 있다. 다운신호(DN[d:1])의 데이터값이 일정하게 증가하면, 출력전압(Vout)의 전압레벨이 일정하게 감소하며, 다운신호(DN[d:1])의 비트가 모두 '1'일 경우, 출력전압(Vout)의 전압레벨은 Vin1일 수 있다. Since the plurality of input voltages VD1, VD2, ..., VU1, VU2 are one of the voltages Vin1 and Vin2, the interpolation voltages of Vin1 and Vin2 can be output as the output voltage Vout. Accordingly, the output voltage Vout has a voltage level higher than the voltage Vin1 and lower than the voltage Vin2 (Vin1 < Vin2) as shown in Fig. The voltage level of the output voltage Vout that can be output in accordance with the number of bits of the up signal UP [u: 1] of the offset control signal SOC and the number of bits of the down signal DN [d: 1, and the voltage levels may have an equal voltage difference with respect to each other. For example, when both the up signal UP [u: 1] and the down signal DN [d: 1] of the offset control signal SOC have a data value of '0' The voltage Vin1 is selected for the first input voltages VU1, VU2, ... and the voltage Vin2 is selected for the second input voltages VU1, VU2, ... so that the voltage level of the output voltage Vout is (Vin1 + Vin2) / 2. When the data value of the up signal UP [u: 1] constantly increases, the voltage level of the output voltage Vout also steadily increases. When the bits of the up signal UP [u: 1 ', the voltage level of the output voltage Vout may be Vin2. When the data value of the down signal DN [d: 1] is constantly increased, the voltage level of the output voltage Vout is constantly decreased and the bits of the down signal DN [d: , The voltage level of the output voltage Vout may be Vin1.

상술한 바와 같이, 오프셋 제어신호(SOC)의 데이터값에 따라 출력 전압(Vout)의 전압 레벨의 변경될 수 있으므로, 출력전압(Vout)에 오프셋이 발생할 경우, 오프셋 제어신호(SOC)의 데이터를 변경하여, 출력전압(Vout)의 오프셋을 조정할 수 있다. 예컨대, 출력전압(Vout)에 양의 오프셋이 발생할 경우, 오프셋 제어신호(SOC)의 다운 신호(DN[d:1])의 데이터 값을 증가시켜 출력전압(Vout)의 전압레벨을 낮추고, 음의 오프셋이 발생하면, 오프셋 제어신호(SOC)의 업 신호(UP[u:1])의 데이터값을 증가시켜, 출력전압(Vout)의 전압레벨을 높임으로써, 출력전압(Vout)의 오프셋을 감소시킬 수 있다. As described above, since the voltage level of the output voltage Vout can be changed according to the data value of the offset control signal SOC, when an offset occurs in the output voltage Vout, the data of the offset control signal SOC The offset of the output voltage Vout can be adjusted. For example, when a positive offset occurs in the output voltage Vout, the data value of the down signal DN [d: 1] of the offset control signal SOC is increased to lower the voltage level of the output voltage Vout, An offset of the output voltage Vout is increased by increasing the data value of the up signal UP [u: 1] of the offset control signal SOC by raising the voltage level of the output voltage Vout .

표 1은 도2의 감마 엠프(131a)에서 오프셋 제어신호(SOC)의 데이터값에 대한 복수의 입력 전압(VD1, VD2,..., VU1, VU2,...)의 대응관계 및 출력전압(Vout)의 대응관계를 나타내는 표이다. 복수의 입력 전압(VD1, VD2,..., VU1, VU2,...)에 따른 출력전압(Vout)은 수학식 2를 기초로 계산할 수 있다. 설명의 편의를 위하여, 오프셋 제어신호(SOC)의 업신호(UP[u:1])및 다운신호(DN[d:1])는 각각 2 비트의 데이터를 포함하고, 감마엠프(131a)의 제1 입력단(21) 및 제2 입력단(22)은 각각 Gm, 2Gm의 이득 파라미터를 갖는 두개의 입력단(21a, 21b, 22a, 22b)을 포함하는 것으로 가정하였다.Table 1 shows the correspondence relationship of the plurality of input voltages VD1, VD2, ..., VU1, VU2, ... to the data value of the offset control signal SOC in the gamma amplifier 131a of Fig. (Vout). The output voltage Vout according to the plurality of input voltages VD1, VD2, ..., VU1, VU2, ... can be calculated based on the equation (2). For convenience of explanation, the up signal UP [u: 1] and the down signal DN [d: 1] of the offset control signal SOC each include 2-bit data, It is assumed that the first input terminal 21 and the second input terminal 22 include two input terminals 21a, 21b, 22a and 22b each having a gain parameter of Gm and 2 Gm.

SOCSOC VUVU VDVD VoutVout UP[2:1]UP [2: 1] DN[2:1]DN [2: 1] VU2VU2 VU1VU1 VD2VD2 VD1VD1 0000 0000 Vin1Vin1 Vin1Vin1 Vin2Vin2 Vin2Vin2 (3/6)*Vin1+(3/6)*Vin2(3/6) * Vin1 + (3/6) * Vin2 0101 0000 Vin1Vin1 Vin2Vin2 Vin2Vin2 Vin2Vin2 (2/6)* Vin1+(4/6)*Vin2(2/6) * Vin1 + (4/6) * Vin2 1010 0000 Vin2Vin2 Vin1Vin1 Vin2Vin2 Vin2Vin2 (1/6)* Vin1+(5/6)* Vin2(1/6) * Vin1 + (5/6) * Vin2 1111 0000 Vin2Vin2 Vin2Vin2 Vin2Vin2 Vin2Vin2 Vin2Vin2 0000 0101 Vin1Vin1 Vin1Vin1 Vin2Vin2 Vin1Vin1 (4/6)* Vin1+(2/6)* Vin2(4/6) * Vin1 + (2/6) * Vin2 0000 1010 Vin1Vin1 Vin1Vin1 Vin1Vin1 Vin2Vin2 (5/6)* Vin1+(1/6)* Vin2(5/6) * Vin1 + (1/6) * Vin2 0000 1111 Vin1Vin1 Vin1Vin1 Vin1Vin1 Vin1Vin1 Vin1Vin1

표 1을 참조하면, 업신호(UP[2:1])의 데이터값에 따라, 제1 입력 전압들(VU2, VU1)로서 인가되는 전압의 조합, 즉 전압 Vin1과 Vin2의 조합이 달라지며, 다운 신호(DN[2:1])의 데이터값에 따라, 제2 입력 전압들(VD2, VD1)으로서, 인가되는 전압의 조합이 달라진다. 입력단들(21a, 21b, 22a, 22b)의 이득 파라미터 및 입력전압(VD1, VD2, VU1, VU2)으로서 인가되는 전압(Vin1, Vin2)의 조합에 따라 출력전압(Vout)이 가변될 수 있다. 제1 입력단(21) 및 제2 입력단(22) 각각의 두 입력단의 이득 파라미터가 2배 차이를 가지므로, 업신호(UP[2:1])의 데이터값이 1씩 증가하면, Vin1은 1/6씩 감소하고, Vin2는 1/6식 증가하므로, 출력전압(Vout)은 1/6*(Vin2-Vin1)씩 증가하게된다. 또한, 다운신호(DN[2:1])의 데이터값이 1씩 증가하면, Vin1은 1/6씩 증가하고, Vin2는 1/6식 감소하므로, 출력전압(Vout)은 1/6*(Vin2-Vin1)씩 감소하게된다. 오프셋 제어신호(SOC)에 따라 감마 엠프(131a)에서 출력가능한 출력전압(Vout)의 전압레벨은 총 7개 (22+22-1)로서, 도 4를 참조하여 설명한 바와 같음을 알 수 있다. Referring to Table 1, depending on the data value of the up signal UP [2: 1], the combination of the voltages applied as the first input voltages VU2 and VU1, that is, the combination of the voltages Vin1 and Vin2, The combination of the voltages applied as the second input voltages VD2 and VD1 varies depending on the data value of the down signal DN [2: 1]. The output voltage Vout can be varied according to the combination of the gain parameters of the input terminals 21a, 21b, 22a and 22b and the voltages Vin1 and Vin2 applied as the input voltages VD1, VD2, VU1 and VU2. Since the gain parameter of each of the two input terminals of the first input terminal 21 and the second input terminal 22 has a difference of two times, when the data value of the up signal UP [2: 1] increases by one, Vin1 becomes 1 / 6, and Vin2 increases by 1/6, so that the output voltage Vout increases by 1/6 * (Vin2-Vin1). Further, when the data value of the down signal DN [2: 1] is increased by 1, Vin1 increases by 1/6 and Vin2 decreases by 1/6, so that the output voltage Vout becomes 1/6 * Vin2-Vin1). The voltage level of the output voltage Vout output from the gamma amplifier 131a in accordance with the offset control signal SOC is 7 (2 2 + 2 2 -1) in total, which is as described with reference to FIG. have.

도 5는 도 2의 감마 엠프의 일 구현예를 나타내는 회로도이다. 5 is a circuit diagram showing an embodiment of the gamma amplifier of Fig.

도 5는 도 2의 복수의 입력단(21a, 21b,..., 22a, 22b, ...) 및 출력단(30a)의 구조를 보다 상세하게 나타낸다. 설명의 편의를 위하여, 오프셋 제어신호(SOC)의 업신호(UP[u:1])및 다운신호(DN[d:1])는 각각 2 비트의 데이터를 포함하고, 제1 입력단(21) 및 제2 입력단(22)은 각각 두개의 입력단(21a및 21b, 22a 및 22b) 을 포함하는 것으로 가정하였다. 5 shows the structures of the plurality of input terminals 21a, 21b, ..., 22a, 22b, ..., and output terminal 30a in FIG. 2 in more detail. For convenience of explanation, the up signal UP [u: 1] and the down signal DN [d: 1] of the offset control signal SOC each include 2-bit data, And the second input terminal 22 are assumed to include two input terminals 21a and 21b, 22a and 22b, respectively.

도 5를 참조하면, 감마 엠프(131a)는 입력 전압 선택기(10a) 및 복수의 입력단(21a, 21b, 22a, 22b)과 출력단(30b)을 포함하는 차동 증폭기 구조의 증폭 회로로 구현될 수 있다. 복수의 입력단(21a, 21b, 22a, 22b) 및 출력단(30a)은 MOSFET(Metal oxide silicon field effect transister)로 구현될 수 있다. 5, the gamma amplifier 131a may be implemented as an amplifier circuit having a differential amplifier structure including an input voltage selector 10a and a plurality of input terminals 21a, 21b, 22a, and 22b and an output terminal 30b . The plurality of input terminals 21a, 21b, 22a, and 22b and the output terminal 30a may be implemented by a metal oxide silicon field effect transistor (MOSFET).

복수의 입력단(21a, 21b, 22a, 22b) 각각은, 제1 MOSFET(N1~N4)과 제2 MOSFET(N11~N14) 및 바이어스 회로(CSU1~CSU2, CSD1~CSD2)를 포함할 수 있다. 제1 MOSFET(N1~N4)의 게이트는 감마 엠프(131a)의 출력단자에 연결되고, 제2 MOSFET(N11~N14)들의 게이트에는 대응하는 입력 전압(VD1, VD2, VU1, VU2)이 인가된다. 한편, 상술한 바와같이, 복수의 입력단(21a, 21b, 22a, 22b)의 이득 파라미터는 서로 다르다. 이를 위해, 제1 MOSFET들(N1~N4)간의 사이즈(길이 및 폭) 및 제2 MOSFET(N11~N14)간의 사이즈는 서로 다를 수 있다. 또한, 바이어스 회로(CSU1~CSU2, CSD1~CSD2)의 바이어스 전류도 서로 다를 수 있다. 예를 들어, 제1 입력단(21)의 두 입력단(21a, 21b)의 전압 이득이 두배 차이가 날 경우, N12의 사이즈는 N11의 사이즈의 두배이고, 바이어스 회로 CSU2의 바이어스 전류는 바이어스 회로 CSU1의 바이어스 전류의 두 배일 수있다. Each of the plurality of input terminals 21a, 21b, 22a and 22b may include first MOSFETs N1 to N4 and second MOSFETs N11 to N14 and bias circuits CSU1 to CSU2 and CSD1 to CSD2. The gates of the first MOSFETs N1 to N4 are connected to the output terminals of the gamma amplifier 131a and the corresponding input voltages VD1, VD2, VU1 and VU2 are applied to the gates of the second MOSFETs N11 to N14 . On the other hand, as described above, the gain parameters of the plurality of input terminals 21a, 21b, 22a, and 22b are different from each other. To this end, the size (length and width) between the first MOSFETs N1 to N4 and the size between the second MOSFETs N11 to N14 may be different from each other. The bias currents of the bias circuits CSU1 to CSU2 and CSD1 to CSD2 may also be different from each other. For example, when the voltage gain of the two input terminals 21a and 21b of the first input terminal 21 is twice as large, the size of N12 is twice the size of N11, and the bias current of the bias circuit CSU2 is larger than that of the bias circuit CSU1 Can be twice the bias current.

출력단(30a)은 본 기술분야에서 출력버퍼로서 사용되는 다른 차동 증폭기의 증폭단 및 출력단과 유사하다. 도 5에서는 출력단(30a)은 4개의 MOSFET(P1, P2, P9 및 N19)를 포함하는 것으로 도시하였으나, 이는 일 예일뿐이며, 출력단(30a)의 구조 및 MOSFET의 개수는 다양하게 변형 가능하다. The output stage 30a is similar to the amplification stage and the output stage of another differential amplifier used as an output buffer in the art. 5, the output stage 30a includes four MOSFETs P1, P2, P9, and N19. However, this is only an example, and the structure of the output stage 30a and the number of MOSFETs can be variously modified.

도 6은 도 1의 감마 엠프의 다른 예를 나타낸 블록도이고, 도 7은 도 6의 감마 엠프의 출력 전압의 전압레벨을 설명하는 도면이다.FIG. 6 is a block diagram showing another example of the gamma amplifier of FIG. 1, and FIG. 7 is a view for explaining the voltage level of the output voltage of the gamma amplifier of FIG.

도 6을 참조하면 감마 엠프(131b)는 입력 선택부(10b), 복수의 입력단(20a, 20b, 20c,...) 및 출력단(30b)을 구비할 수 있다. 도 6의 감마 엠프(131b)는 도 2의 감마 엠프(131a)와 유사하다. 다만, 입력 선택부(10b) 및 복수의 입력단(20a, 20b, 20c,...)에 있어서 차이가 있다. Referring to FIG. 6, the gamma amplifier 131b may include an input selection unit 10b, a plurality of input stages 20a, 20b, 20c, ..., and an output stage 30b. The gamma amplifier 131b of FIG. 6 is similar to the gamma amplifier 131a of FIG. However, there is a difference between the input selection unit 10b and the plurality of input stages 20a, 20b, 20c, ....

입력 선택부(10b)는 복수의 데이터 비트를 포함하는 오프셋 제어신호(SOC[k:1])에 따라, 인가된 전압쌍의 두 전압(Vin1, Vin2)을 중복적으로 분배하여, 복수의 입력단(20a, 20b, 20c,...)에 인가되는 복수의 입력 전압(VI1, VI2, VI3,...)으로서 출력한다. The input selecting section 10b repeatedly distributes the two voltages Vin1 and Vin2 of the applied voltage pair in accordance with the offset control signal SOC [k: 1] including a plurality of data bits, As a plurality of input voltages VI1, VI2, VI3, ... applied to the respective input terminals 20a, 20b, 20c, ....

복수의 입력단(20a, 20b, 20c,...)은 입력 선택부(10b)로부터 출력되는 복수의 입력 전압(VI1, VI2, VI3, ...)을 인가받는다. 복수의 입력단(20a, 20b, 20c, ...)은 서로 다른 이득 파라미터(Gm)를 갖으며, 이득 파라미터는 서로 2n배의 차이를 갖을 수 있다. 도 2의 감마 엠프(131a)와 달리, 복수의 입력단(20a, 20b, 20c, ...)이 두 그룹으로 구분되지 않는다. The plurality of input terminals 20a, 20b, 20c, ... receive a plurality of input voltages VI1, VI2, VI3, ... output from the input selection section 10b. The plurality of input stages 20a, 20b, 20c, ... have different gain parameters Gm, and the gain parameters may have a difference of 2n times each other. Unlike the gamma amplifier 131a of FIG. 2, the plurality of input stages 20a, 20b, 20c, ... are not divided into two groups.

수학식 2를 참조하여 도 6의 감마 엠프(131b)의 출력전압(Vout)을 계산하면, 수학식 3과 같이 나타낼 수 있다.Referring to Equation (2), the output voltage Vout of the gamma amplifier 131b of FIG. 6 can be calculated as Equation (3).

Figure pat00003
Figure pat00003

복수의 입력전압(VI1, VI2, VI3, ...) 각각에 대하여 Vin1 및 Vin2 전압 중 하나가 선택되므로, Vin1 및 Vin2의 보간 전압이 출력전압(Vout)으로서 출력될 수 있다. 도 7에 도시된 바와 같이, Vin1 및 Vin2 전압 사이의 전압 레벨이 감마 엠프(131b)의 출력전압(Vout)으로 출력될 수 있으며, 오프셋 제어신호(SOC[k:1])의 비트수에 따라 출력가능한 출력전압(Vout)의 전압레벨의 수가 결정될 수 있다. 도시된 바와 같이, 오프셋 제어신호(SOC[k:1])의 비트수가 k일 경우, 출력가능한 출력전압(Vout)의 전압 레벨은 총 2k개이며, 상기 전압레벨들은 서로 균등한 전압차이를 갖을 수 있다. 오프셋 제어신호(SOC[k:1])의 데이터값이 커질수록, 감마 엠프(131b)의 출력전압(Vout)의 전압 레벨이 높아질 수 있다. One of the voltages Vin1 and Vin2 is selected for each of the plurality of input voltages VI1, VI2, VI3, ..., so that the interpolation voltages of Vin1 and Vin2 can be output as the output voltage Vout. 7, the voltage level between the voltages Vin1 and Vin2 can be output as the output voltage Vout of the gamma amplifier 131b, and the voltage level between the voltages Vin1 and Vin2 can be output according to the number of bits of the offset control signal SOC [k: 1] The number of voltage levels of the outputable output voltage Vout can be determined. As shown in the figure, when the number of bits of the offset control signal SOC [k: 1] is k, the output level of the output voltage Vout is 2k in total, and the voltage levels are equal to each other Lt; / RTI &gt; The higher the data value of the offset control signal SOC [k: 1], the higher the voltage level of the output voltage Vout of the gamma amplifier 131b.

상술한 바와 같이, 오프셋 제어신호(SOC SOC[k:1)의 데이터값에 따라 출력 전압(Vout)의 전압 레벨의 변경될 수 있으므로, 출력전압(Vout)에 오프셋이 발생할 경우, 오프셋 제어신호(SOC[k:1])의 데이터를 변경하여, 출력전압(Vout)의 오프셋을 조정할 수 있다. 예컨대, 출력전압(Vout)에 양의 오프셋이 발생할 경우, 오프셋 제어신호(SOC SOC[k:1)의 데이터값을 감소시켜 출력전압(Vout)의 전압레벨을 낮추고, 음의 오프셋이 발생하면, 오프셋 제어신호(SOC)의 데이터값을 증가시켜, 출력전압(Vout)의 전압레벨을 높임으로써, 출력전압(Vout)의 오프셋을 감소시킬 수 있다. As described above, since the voltage level of the output voltage Vout can be changed according to the data value of the offset control signal SOC SOC [k: 1], when an offset occurs in the output voltage Vout, SOC [k: 1]) can be changed to adjust the offset of the output voltage Vout. For example, when a positive offset occurs in the output voltage Vout, the data value of the offset control signal SOC SOC [k: 1] is decreased to lower the voltage level of the output voltage Vout, and when a negative offset occurs, The offset of the output voltage Vout can be reduced by increasing the data value of the offset control signal SOC and raising the voltage level of the output voltage Vout.

표 2는 도 6의 감마 엠프(131b)에서 오프셋 제어신호(SOC[k:1])의 데이터값에 대한 복수의 입력전압(VI1, VI2, VI3, ...)의 대응관계 및 출력전압(Vout)의 대응관계를 나타내는 표이다. 설명의 편의를 위하여, 오프셋 제어신호(SOC[k:1])는 3비트의 데이터를 포함하고, 감마엠프(131b)는 각각 Gm, 2Gm, 4Gm의 이득 파라미터를 갖는 세개의 입력단(20a, 20b, 20c)를 포함하는 것으로 가정하였다. Table 2 shows the correspondence relationship of the plurality of input voltages VI1, VI2, VI3, ... to the data value of the offset control signal SOC [k: 1] in the gamma amplifier 131b of Fig. Vout). For convenience of explanation, the offset control signal SOC [k: 1] includes 3-bit data and the gamma amplifier 131b has three input terminals 20a and 20b having gain parameters of Gm, 2Gm and 4Gm, respectively , 20c).

SOC[3:1]SOC [3: 1] VI3VI3 VI2VI2 VI1VI1 VoutVout 000000 Vin1Vin1 Vin1Vin1 Vin1Vin1 Vin1Vin1 001001 Vin1Vin1 Vin1Vin1 Vin2Vin2 (6/7)* Vin1+(1/7)*Vin2(6/7) * Vin1 + (1/7) * Vin2 010010 Vin1Vin1 Vin2Vin2 Vin1Vin1 (5/7)* Vin1+(2/7)*Vin2(5/7) * Vin1 + (2/7) * Vin2 011011 Vin1Vin1 Vin2Vin2 Vin2Vin2 (4/7)* Vin1+(3/7)*Vin2(4/7) * Vin1 + (3/7) * Vin2 100100 Vin2Vin2 Vin1Vin1 Vin1Vin1 (3/7)* Vin1+(4/7)*Vin2(3/7) * Vin1 + (4/7) * Vin2 101101 Vin2Vin2 Vin1Vin1 Vin2Vin2 (2/7)* Vin1+(5/7)*Vin2(2/7) * Vin1 + (5/7) * Vin2 110110 Vin2Vin2 Vin2Vin2 Vin1Vin1 (1/7)* Vin1+(6/7)*Vin2(1/7) * Vin1 + (6/7) * Vin2 111111 Vin2Vin2 Vin2Vin2 Vin2Vin2 Vin2Vin2

표 2를 참조하면, 오프셋 제어신호(SOC[3:1])의 데이터값에 따라, 입력 전압들(VI[3:1])로서 인가되는 전압의 조합, 즉 전압 Vin1과 Vin2의 조합이 변경된다. 입력단들(20a, 20b, 20c)의 이득 파라미터가 2배씩 차이가 나므로, 오프셋 제어신호(SOC[3:1])의 데이터값이 1씩 증가하면, 출력전압(Vout)은 1/7*(Vin2-Vin1)씩 증가하게된다. 오프셋 제어신호(SOC[3:1])의 비트가 3개이므로, 출력가능한 출력전압(Vout)의 개수는 총 8개(23)개이다. Referring to Table 2, according to the data value of the offset control signal SOC [3: 1], the combination of the voltages applied as the input voltages VI [3: 1], that is, the combination of the voltages Vin1 and Vin2, do. When the data value of the offset control signal SOC [3: 1] is incremented by 1, the output voltage Vout becomes 1/7 * ((2/1)) because the gain parameters of the input stages 20a, 20b, Vin2-Vin1). Since the number of bits of the offset control signal SOC [3: 1] is three, the total number of output voltages Vout that can be output is eight (2 3 ).

도 8은 도 6의 감마 엠프의 일 구현예를 나타내는 회로도이다.8 is a circuit diagram showing an embodiment of the gamma amplifier of Fig.

도 8은 감마 엠프(131b)가 세개의 입력단(20a, 20b, 20c)를 포함하고, 오프셋 제어신호(SOC[k:1])가 3 비트의 데이터를 포함하는 것을 도시하고 있으며, 복수의 입력단(20a, 20b, 20c) 및 출력단(30b)의 구조를 보다 상세하게 나타낸다.8 shows that the gamma amplifier 131b includes three input terminals 20a, 20b and 20c and the offset control signal SOC [k: 1] includes three bits of data. (20a, 20b, 20c) and the output stage 30b are shown in more detail.

출력단(30b)의 구조는 도 5의 출력단(30a)의 구조와 실질적으로 동일하며, 중복되는 설명은 생략하기로 한다. The structure of the output stage 30b is substantially the same as the structure of the output stage 30a of FIG. 5, and a duplicate description will be omitted.

복수의 입력단(20a, 20b, 20c) 각각은, 제1 MOSFET(N21~N23)과 제2 MOSFET(N31~N33) 및 바이어스 회로(CS1~CS3)를 포함할 수 있다. 제1 MOSFET(N21~N23)의 게이트는 감마 엠프(131b)의 출력단자에 연결되고, 제2 MOSFET(N31~N33)들의 게이트에는 대응하는 입력 전압(VI1, VI2, VI3)이 인가된다. 복수의 입력단(20a, 20b, 20c)의 이득 파라미터는 서로 다르며, 이를 위해, 제1 MOSFET들(N21~N23)간의 사이즈(길이 및 폭) 및 제2 MOSFET(N31~N33)간의 사이즈는 서로 다를 수 있다. 또한, 바이어스 회로(CS1~CS3)의 바이어스 전류도 서로 다를 수 있다.Each of the plurality of input terminals 20a, 20b and 20c may include first MOSFETs N21 to N23 and second MOSFETs N31 to N33 and bias circuits CS1 to CS3. The gates of the first MOSFETs N21 to N23 are connected to the output terminals of the gamma amplifier 131b and the corresponding input voltages VI1, VI2 and VI3 are applied to the gates of the second MOSFETs N31 to N33. The gain parameters of the plurality of input stages 20a, 20b and 20c are different from each other. For this purpose, the size (length and width) between the first MOSFETs N21 to N23 and the size between the second MOSFETs N31 to N33 are different . The bias currents of the bias circuits CS1 to CS3 may also be different from each other.

이상, 도 2 내지 도 8을 참조하여, 감마 엠프(131)의 구현 예(131a, 131b) 및 동작에 대하여 설명하였다. 상술한 바와 같이, 본 발명의 실시예에 따른 감마 전압 발생 회로(100)의 입력쌍의 두 전압을 보간하여 증폭하는 감마 엠프(131)를 구비하고, 상기 감마 엠프(131)에 인가되는 오프셋 제어신호(SOC)의 데이터값을 변경하여, 감마 엠프(131)의 출력전압(Vout), 즉 감마 기준 전압의 오프셋을 제어할 수 있다. 이때, 감마 엠프(131)엔 인가되는 전압쌍의 두 전압 Vin1 및 Vin2의 전압차를 작게할수록, 또는 오프셋 제어신호(SOC)의 데이터비트의 수를 늘릴수록, 감마 엠프(131)의 출력전압(Vout)의 오프셋을 보다 정밀하게 조정할 수 있다. Embodiments 131a and 131b and operation of the gamma amplifier 131 have been described above with reference to FIGS. 2 to 8. FIG. As described above, the gamma amplifier 131 includes a gamma amplifier 131 for interpolating and amplifying two voltages of the input pair of the gamma voltage generating circuit 100 according to the embodiment of the present invention. The gamma amplifier 131 includes an offset control The output voltage Vout of the gamma amplifier 131, that is, the offset of the gamma reference voltage can be controlled by changing the data value of the signal SOC. At this time, as the voltage difference between the two voltages Vin1 and Vin2 of the voltage pair applied to the gamma amplifier 131 decreases, or as the number of data bits of the offset control signal SOC is increased, the output voltage of the gamma amplifier 131 Vout) can be adjusted more precisely.

도 9는 본 발명의 실시예에 따른 감마 전압 발생 회로에서 감마 기준 전압의 오프셋을 조정하는 방법을 나타내는 흐름도이다. 도 9를 참조하면, 우선 감마 엠프(131)의 출력전압을 측정한다(S110). 이때, 오프셋 제어신호(SOC)는 디폴트로 미리 설정된 값이며, 이에 따른 감마 엠프(131)의 출력전압을 측정한다. 9 is a flowchart showing a method of adjusting an offset of a gamma reference voltage in a gamma voltage generating circuit according to an embodiment of the present invention. Referring to FIG. 9, first, the output voltage of the gamma amplifier 131 is measured (S110). At this time, the offset control signal SOC is a preset value by default, and the output voltage of the gamma amplifier 131 is measured.

감마 엠프(131)의 출력전압의 측정값과 타겟값을 비교한다(S120). 출력전압의 타겟값은, 감마 엠프(131)에 오프셋이 반영되지 않은 출력값으로서, 디폴트로 설정된 오프셋 제어신호(SOC)의 데이터 값을 기초로 감마 엠프(131)에 인가되는 전압쌍(Vin1, Vin2)에 따른 계산된 출력전압을 의미한다. The measured value of the output voltage of the gamma amplifier 131 is compared with the target value (S120). The target value of the output voltage is a voltage value Vin1 or Vin2 applied to the gamma amplifier 131 based on the data value of the default offset control signal SOC as an output value in which no offset is reflected in the gamma amplifier 131 &Lt; / RTI &gt;

감마 엠프(131)의 출력전압의 측정값과 타겟값의 차이, 즉 오프셋이 기준값보다 큰지 판단한다(S130). 기준값은 감마 엠프(131)의 출력전압의 오프셋으로서 허용되는 최대값을 의미한다. 예를 들어, 감마 전압 발생 회로(도 1의 100)에서 출력하고자 하는 계조의 개수, 최대 및 최소 계조의 전압 편차등을 고려하여 기준값이 설정될 수 있다. It is determined whether the difference between the measured value of the output voltage of the gamma amplifier 131 and the target value, that is, the offset, is greater than the reference value (S130). The reference value means a maximum value allowed as an offset of the output voltage of the gamma amplifier 131. For example, a reference value can be set in consideration of the number of gradations to be output in the gamma voltage generating circuit (100 in FIG. 1), the voltage deviation of the maximum and minimum gradations, and the like.

오프셋이 기준값보다 크면 오프셋 제어신호(SOC)의 데이터를 변경한다(S140). 오프셋이 기준값보다 작아지도록 오프셋 제어신호(SOC)의 데이터를 증가시키거나 감소시킬 수 있다. 예를 들어, 도 2의 감마 엠프(131a)의 경우, 감마 엠프(131a)에 발생한 양의 오프셋이 기준값보다 크면, 오프셋 제어신호(SOC)의 다운 신호(DN[d:1])의 데이터를 증가시켜 출려전압의 전압레벨을 낮추고, 음의 오프셋이 기준값보다 크면, 오프셋 제어신호(SOC)의 업 신호(UP[u:1])의 데이터를 증가시켜, 출력전압의 전압레벨을 높임으로써, 감마 엠프(131a)의 오프셋을 기준값 이하로 감소시킬 수 있다. 또는 도6의 감마 엠프(131b)의 경우, 오프셋 제어신호(SOC)의 데이터를 증가 시키거나 또는 감소시켜, 감마 엠프(131b)의 출력전압의 전압레벨을 높이거나 또는 낮춤으로써, 감마 엠프(131b)의 오프셋을 기준값이하로 감소시킬 수 있다. If the offset is larger than the reference value, the data of the offset control signal SOC is changed (S140). The data of the offset control signal SOC can be increased or decreased such that the offset becomes smaller than the reference value. For example, in the case of the gamma amplifier 131a of FIG. 2, if the positive offset generated in the gamma amplifier 131a is larger than the reference value, the data of the down signal DN [d: 1] of the offset control signal SOC is The voltage level of the applied voltage is lowered and the data of the up signal UP [u: 1] of the offset control signal SOC is increased to raise the voltage level of the output voltage when the negative offset is larger than the reference value, The offset of the gamma amplifier 131a can be reduced to the reference value or less. 6 or increasing or decreasing the data of the offset control signal SOC to raise or lower the voltage level of the output voltage of the gamma amplifier 131b, the gamma amplifier 131b Can be reduced below the reference value.

이후, 조정된 오프셋 제어신호(SOC)에 따른 감마 엠프(131)의 출력전압을 측정 및 분석하고(S110, S120, S130) 감마 엠프(131)의 출력전압의 오프셋이 기준값보다 작으면 오프셋 제어신호(SOC)의 데이터를 별도의 저장영역에 저장한다(S150). 감마 엠프(131)는 저장된 오프셋 제어신호(SOC)에 기초하여 출력전압을 생성함으로써, 오프셋이 최소화된 출력전압을 출력할 수 있다. 감마 엠프(131)의 출력전압은 감마 기준 전압들(GRV1, GRV2, ..., GRVm) 중 하나이므로, 복수의 감마 엠프(131)에 대하여 상술한 단계에 따라 출력전압의 오프셋을 제어함으로써, 복수의 감마 기준 전압(GRV1, GRV2, ..., GRVm)의 오프셋을 조정할 수 있다.Thereafter, the output voltage of the gamma amplifier 131 according to the adjusted offset control signal SOC is measured and analyzed (S110, S120, S130). If the offset of the output voltage of the gamma amplifier 131 is smaller than the reference value, (SOC) data is stored in a separate storage area (S150). The gamma amplifier 131 can generate an output voltage based on the stored offset control signal SOC, thereby outputting an output voltage with an offset minimized. Since the output voltage of the gamma amplifier 131 is one of the gamma reference voltages GRV1, GRV2, ..., GRVm, the offset of the output voltage is controlled for the plurality of gamma amplifiers 131 according to the above- The offset of the plurality of gamma reference voltages GRV1, GRV2, ..., GRVm can be adjusted.

도 10은 본 발명의 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.10 is a block diagram showing a display device according to an embodiment of the present invention.

디스플레이 장치(1000)는 랩탑 컴퓨터(Laptop Computer), 이동 전화기(Mobile Phone), 스마트 폰(Smart Phone), 태블릿(Tablet) PC, PDA(Personal Digital Assistant) 또는 디지털 스틸 카메라(Digital Still Camera)로 구현될 수 있다.The display device 1000 may be implemented as a laptop computer, a mobile phone, a smart phone, a tablet PC, a PDA (Personal Digital Assistant), or a digital still camera .

도 10을 참조하면, 디스플레이 장치(1000)는 디스플레이 패널(200), 타이밍 컨트롤러(500), 소스 드라이버(300), 게이트 드라이버(400), 감마 전압 발생부(100) 및 메모리(600)를 포함할 수 있다. 타이밍 컨트롤러(500), 소스 드라이버(300), 게이트 드라이버(400), 감마 전압 발생부(100) 및 메모리(600)는 하나의 반도체 칩 또는 복수의 반도체 칩으로 구현될 수 있다. 10, a display device 1000 includes a display panel 200, a timing controller 500, a source driver 300, a gate driver 400, a gamma voltage generator 100, and a memory 600 can do. The timing controller 500, the source driver 300, the gate driver 400, the gamma voltage generator 100, and the memory 600 may be implemented as one semiconductor chip or a plurality of semiconductor chips.

디스플레이 패널(200)은 행방향으로 주사신호를 전달하는 게이트 라인들(GL1~GLg)과, 게이트 라인들(GL1~GLg)과 교차하는 방향으로 배치되며 열방향으로 계조 전압을 전달하는 소스 라인들(SL1~SLs)과, 게이트 라인(GL1~GLg) 및 소스 라인들(SL1~SLs)이 교차하는 영역에 배열된 픽셀들(PX)을 포함하며, 픽셀들(PX)에 제공된 계조 전압을 기초로 영상을 표시한다. 디스플레이 패널(200)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이 및 플렉시블(flexible) 디스플레이로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이로 구현될 수 있다.The display panel 200 includes gate lines GL1 to GLg for transmitting scan signals in the row direction and source lines arranged in a direction crossing the gate lines GL1 to GLg, And the pixels PX arranged in the regions where the gate lines GL1 to SLs and the gate lines GL1 to GLg and the source lines SL1 to SLs cross each other, As shown in FIG. The display panel 200 may be implemented as a liquid crystal display (LCD), an LED (light emitting diode) display, an OLED (organic LED) display, an AMOLED (active matrix OLED) display and a flexible display. But may be implemented with other types of flat panel displays.

타이밍 컨트롤러(500)는 소스 드라이버(300) 및 게이트 드라이버(400)를 제어하기 위한 제어 신호(CNT1, CNT2)를 생성하고, 외부로부터 수신한 영상 신호(RGB)를 영상처리하거나 또는 디스플레이 패널(200) 픽셀배역 특성에 맞게 변환하여, 변환된 영상 신호(RGB)드라이버(400)로 전송한다.The timing controller 500 generates control signals CNT1 and CNT2 for controlling the source driver 300 and the gate driver 400 and processes image signals RGB received from the outside or processes the image signals RGB ) Pixel cast characteristics, and transmits them to the converted video signal (RGB) driver 400.

소스 드라이버(300) 및 게이트 드라이버(400)는 타이밍 컨트롤러(500)에서 제공된 제어신호(CNT1, CNT2)에 기초하여, 디스플레이 패널(200)을 구동한다. 게이트 드라이버(400)는 디스플레이 패널(200)의 행에 순차적으로 스캔 신호를 인가하고, 소스 드라이버(300)는 영상 데이터(RGB)에 대응하는 계조별 감마 전압을 소스 라인들(SL1~SLs)을 통해 디스플레이 패널(200)의 픽셀들에 제공한다. The source driver 300 and the gate driver 400 drive the display panel 200 based on the control signals CNT1 and CNT2 provided from the timing controller 500. [ The gate driver 400 sequentially applies a scan signal to the rows of the display panel 200 and the source driver 300 supplies the gradation gamma voltages corresponding to the image data RGB to the source lines SL1 to SLs To the pixels of the display panel 200.

감마 전압 발생 회로(100)는 복수의 감마 전압(V<n-1:0>)을 생성하여, 소스 드라이버(300)로 전송한다. 감마 전압 발생 회로(100)는 보간 증폭 방식의 감마 엠프(도 1의 131)를 구비하고, 감마 엠프(131)가, 인가된 전압쌍의 두 전압을 보간증폭하여 감마 기준 전압(GRV1, GRV2,..., GRVm)을 생성하되, 오프셋 제어신호(SOC1, SOC2,...,SOCm)에 응답하여 감마 기준 전압(GRV1, GRV2,..., GRVm)의 오프셋을 제어함으로써, 원하는 전압 레벨의 감마 기준 전압(GRV1, GRV2,..., GRVm)을 생성할 수 있다. 이에 따라, 상기 감마 기준 전압(GRV1, GRV2,..., GRVm)을 전압 분배하여 생성되는 감마 전압(V<n-1:0>)의 오프셋을 줄일 수 있다. 한편, 원하는 전압 레벨의 감마 기준 전압(GRV1, GRV2,...,GRVm)이 생성되도록 설정된 오프셋 제어신호(SOC)는 메모리(600)에 저장될 수 있다. The gamma voltage generating circuit 100 generates a plurality of gamma voltages (V < n-1: 0 >) and transfers them to the source driver 300. The gamma amplifier 131 has an interpolation gain type gamma amplifier 131. The gamma amplifier 131 interpolates and amplifies two voltages of the applied voltage pair to generate the gamma reference voltages GRV1, ..., and GRVm by controlling the offset of the gamma reference voltages GRV1, GRV2, ..., GRVm in response to the offset control signals SOC1, SOC2, ..., SOCm, And the gamma reference voltages GRV1, GRV2, ..., and GRVm of the first and second transistors Q1 and Q2 can be generated. Accordingly, the offset of the gamma voltage V <n-1: 0> generated by voltage division of the gamma reference voltages GRV1, GRV2, ..., and GRVm can be reduced. On the other hand, the offset control signal SOC set to generate the gamma reference voltages GRV1, GRV2, ..., GRVm of the desired voltage level can be stored in the memory 600. [

도 11은 본 발명의 다른 실시예에 따른 디스플레이 장치의 구현예를 나타내는 도면이다. 도 11을 참조하면, 디스플레이 장치(2000)는 디스플레이 패널(2100) 및 복수의 구동 칩(2110, 2120)을 구비한 구동 회로부(2200)를 구비한다. 11 is a view showing an embodiment of a display device according to another embodiment of the present invention. 11, a display device 2000 includes a display panel 2100 and a driving circuit portion 2200 having a plurality of driving chips 2110 and 2120.

디스플레이 패널(2100)은 각각 복수의 R,G,B 픽셀들을 구비하는 제1 영역(AR1) 및 제2 영역(AR2)을 구비한다. The display panel 2100 includes a first area AR1 and a second area AR2 each having a plurality of R, G, and B pixels.

구동 회로부(2200)는 디스플레이 패널(2100)에 영상을 표시하기 위하여, 디스플레이 패널(2100)의 픽셀들에 구동 전압을 제공한다. 본 실시예에서, 구동 회로부(2200)는 디스플레이 패널(2100)의 제1 영역(AR1)을 구동하는 제1 구동 칩(2210) 및 제2 영역(AR2)를 구동하는 제2 구동 칩(2220)을 구비한다. 한편, 도 11의 구동 회로부(2200)는 두개의 구동 칩(2110, 2120)을 구비하는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 구동 회로부(2200)에 구비되는 구동 칩의 개수는 디스플레이 패널(2100)의 크기 및 각각의 구동 칩이 구동하는 소스 라인의 개수 등에 따라 달라질 수 있다. The driving circuit portion 2200 provides a driving voltage to the pixels of the display panel 2100 in order to display an image on the display panel 2100. The driving circuit 2200 includes a first driving chip 2210 for driving the first area AR1 of the display panel 2100 and a second driving chip 2220 for driving the second area AR2, Respectively. The driving circuit portion 2200 of FIG. 11 includes two driving chips 2110 and 2120, but the present invention is not limited thereto. The number of the driving chips provided in the driving circuit portion 2200 may vary depending on the size of the display panel 2100, the number of source lines driven by the driving chips, and the like.

각각의 구동 칩(2210, 2220)은 감마 전압을 생성하는 감마 전압 발생 회로를 구비한다. 한편, 제1 구동 칩(2210) 및 제2 구동 칩(2220) 중 적어도 하나의 구동 칩은 도 1의 감마 전압 발생 회로(100)를 구비한다. 예를 들어, 제1 구동 칩(2210) 및 제2 구동 칩(2220) 중 제1 구동 칩(2210)이 도 1의 감마 전압 발생 회로(100)를 구비할 경우, 제1 구동 칩(2210)에 구비된 감마 전압 발생 회로(100)에서 오프셋 제어신호(SOC)의 데이터를 조절하여, 제1 구동 칩(2210)에서 생성되는 감마 기준 전압들의 전압 레벨이 제2 구동 칩(2220)의 감마 전압 발생 회로에서 생성되는 감마 기준 전압들의 전압 레벨과 동일해지도록 조절할 수 있다. 또는 제1 구동 칩(2210) 및 제2 구동 칩(2220)이 모두 도 1의 감마 전압 발생 회로(100)를 구비하고, 각각의 구동 칩(2210, 2220)에 구비된 감마 전압 발생 회로(100)는 각각 오프셋 제어신호(SOC)의 데이터를 조절하여, 생성되는 감마 기준 전압들의 오프셋이 최소가 되도록 함으로써, 제1 구동 칩(2210) 및 제2 구동 칩(2220)에서 생성되는 감마 전압의 전압 차이를 줄일 수 있다. Each of the driving chips 2210 and 2220 includes a gamma voltage generating circuit that generates a gamma voltage. The driving chip of at least one of the first driving chip 2210 and the second driving chip 2220 includes the gamma voltage generating circuit 100 of FIG. For example, when the first driving chip 2210 of the first driving chip 2210 and the second driving chip 2220 includes the gamma voltage generating circuit 100 of FIG. 1, the first driving chip 2210, The voltage level of the gamma reference voltages generated by the first driving chip 2210 is adjusted by the gamma voltage of the second driving chip 2220. In this case, To be equal to the voltage level of the gamma reference voltages generated in the generating circuit. Or both the first driving chip 2210 and the second driving chip 2220 are provided with the gamma voltage generating circuit 100 of FIG. 1 and the gamma voltage generating circuit 100 ) Adjust the data of the offset control signal SOC to minimize the offset of the generated gamma reference voltages so that the voltage of the gamma voltage generated by the first drive chip 2210 and the second drive chip 2220 The difference can be reduced.

구동 회로부(2200)가 복수의 구동 칩을 구비하고, 구동 칩 각각에서 계조 별 감마 전압을 생성할 경우, 구동 칩을 생성하는 공정 조건 등에 따라, 감마 엠프에서 출력되는 감마 기준 전압의 오프셋 편차로 인하여 복수의 구동 칩 각각에서 출력되는 감마 전압간에 전압 편차가 발생할 수 있다. 감마 전압간의 편차가 크게 발생할 경우, 디스플레이 패널(2100)에서 블록 단위로 색상이 달라지는 블록딤(blick dim)과 같은 현상이 발생하여 디스플레이 장치의 화질이 저하될 수 있다. 그러나, 본 발명의 실시예에 따른 디스플레이 장치(2000)는 구동 칩들(2210, 2220) 중 적어도 하나가 도 1의 감마 전압 발생 회로(100)를 구비하고, 감마 기준 전압의 출력의 오프셋을 제어함으로써, 구동 칩들(2210, 2220)에서 생성되는 감마 기준 전압의 전압차 및 이에 따른 계조별 감마 전압의 전압차를 감소시켜 화질 저하를 방지할 수 있다. When the driving circuit unit 2200 includes a plurality of driving chips and generates a gamma voltage for each gradation in each of the driving chips, due to an offset deviation of the gamma reference voltage output from the gamma amplifier in accordance with a process condition for generating a driving chip, A voltage deviation may occur between the gamma voltages output from each of the plurality of driving chips. When the deviation between the gamma voltages is large, a phenomenon such as a blind dim where the color changes in block units in the display panel 2100 occurs, and the image quality of the display device may be deteriorated. However, in the display device 2000 according to the embodiment of the present invention, at least one of the driving chips 2210 and 2220 includes the gamma voltage generating circuit 100 of FIG. 1 and controls the offset of the output of the gamma reference voltage , The voltage difference of the gamma reference voltage generated by the drive chips 2210 and 2220 and the voltage difference of the gamma voltage of each gradation according to the voltage difference can be reduced to prevent image deterioration.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, an optimal embodiment has been disclosed in the drawings and specification. Although specific terms have been employed herein, they are used for purposes of illustration only and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100: 감마 전압 발생 회로 110: 전압 분배부
120: 감마 선택부 130: 감마 버퍼부;
140: 계조 분배부 131, 131a, 131b: 감마 엠프100: gamma voltage generating circuit 110: voltage dividing section
120: gamma selector 130: gamma buffer;
140: Gradient distribution part 131, 131a, 131b: Gamma amplifier

Claims (12)

전원전압들 사이의 전압 분배를 통해 분배전압들을 생성하는 전압 분배부;
감마 선택 신호들에 응답하여, 상기 분배전압들 중 복수의 전압쌍을 선택하는 감마 선택부;
상기 복수의 전압쌍 각각을 기초로, 복수의 감마 기준 전압을 생성하되, 대응하는 오프셋 제어신호에 따라, 상기 복수의 감마 기준 전압 각각의 오프셋을 제어하는 감마 버퍼부; 및
상기 복수의 감마 기준 전압 사이의 전압 분배를 통하여 복수의 감마 전압을 생성하는 계조 분배부를 포함하는 감마 전압 발생 회로.A voltage distribution section for generating distribution voltages through a voltage distribution between the power supply voltages;
A gamma selection unit responsive to gamma selection signals for selecting a plurality of voltage pairs of the distribution voltages;
A gamma buffer unit for generating a plurality of gamma reference voltages based on each of the plurality of voltage pairs, and controlling an offset of each of the plurality of gamma reference voltages in accordance with a corresponding offset control signal; And
And a gradation distribution unit for generating a plurality of gamma voltages through voltage division between the plurality of gamma reference voltages. 제1 항에 있어서, 상기 감마 버퍼부는,
각각이, 상기 복수의 전압쌍 중 하나의 전압쌍을 인가받아, 인가된 전압쌍의 두 전압을 보간증폭하여 출력전압을 생성하고, 상기 출력전압을 상기 복수의 감마 기준전압 중 하나로서 출력하는, 복수의 감마 엠프를 구비하는 것을 특징으로 하는 감마 전압 발생 회로. The apparatus of claim 1, wherein the gamma buffer unit comprises:
Each of which receives one of the plurality of voltage pairs to generate an output voltage by interpolating and amplifying the two voltages of the applied voltage pair and outputting the output voltage as one of the plurality of gamma reference voltages, A gamma voltage generating circuit comprising: a plurality of gamma amplifiers; 제2 항에 있어서,
상기 오프셋 제어신호는 복수의 데이터 비트를 포함하고, 상기 감마 엠프의 출력전압은, 상기 오프셋 제어신호의 데이터값에 따라 전압 레벨이 단계적으로 조절되는 것을 특징으로 하는 감마 전압 발생 회로.3. The method of claim 2,
Wherein the offset control signal includes a plurality of data bits and the voltage level of the output voltage of the gamma amplifier is adjusted stepwise according to a data value of the offset control signal. 제3 항에 있어서,
상기 감마 엠프의 출력전압의 오프셋 특성에 따라, 상기 오프셋 제어신호의 데이터값을 증가시키거나 감소시켜 상기 감마 엠프의 출력전압의 오프셋을 감소시키는 것을 특징으로 하는 감마 전압 발생 회로. The method of claim 3,
Wherein an offset of the output voltage of the gamma amplifier is decreased by increasing or decreasing a data value of the offset control signal according to an offset characteristic of an output voltage of the gamma amplifier. 제3 항에 있어서,
상기 오프셋 제어신호는, 각각 복수의 데이터 비트롤 포함하는 업신호 및 다운신호를 포함하고,
상기 감마 엠프의 출력전압에 음의 오프셋이 발생하면, 상기 업신호의 데이터값을 증가시키고, 상기 감마엠프의 출력전압에 양의 오프셋이 발생하면, 상기 다운신호의 데이터값을 증가시키는 것을 특징으로 하는 감마 전압 발생 회로. The method of claim 3,
Wherein the offset control signal includes an up signal and a down signal each including a plurality of data bit rolls,
The data value of the up signal is increased when a negative offset occurs in the output voltage of the gamma amplifier and the data value of the down signal is increased when a positive offset is generated in the output voltage of the gamma amplifier. Wherein the gamma voltage generating circuit comprises: 제2 항에 있어서, 상기 감마 엠프의 출력전압은,
상기 오프셋 제어신호의 데이터값에 따라 전압레벨이 가변되고, 상기 오프셋 제어신호의 데이터값의 증감비율에 따른, 상기 출력전압의 전압레벨의 증감비율은 일정한 것을 특징으로 하는 감마 전압 발생 회로. 3. The gamma amplifier according to claim 2,
Wherein the voltage level is varied according to the data value of the offset control signal, and the rate of increase / decrease of the voltage level of the output voltage according to the increase / decrease ratio of the data value of the offset control signal is constant. 제2 항에 있어서, 상기 감마 엠프는,
서로 다른 이득 파라미터를 갖고, 상기 오프셋 제어신호에 기초하여, 상기 인가된 전압쌍의 두 전압 중 하나의 전압을 각각 인가받아 동작하는 복수의 입력단; 및
상기 복수의 입력단의 출력 신호의 합을 기초로 상기 출력전압을 생성하는 출력단을 구비하는 것을 특징으로 하는 감마 전압 발생 회로.The apparatus of claim 2, wherein the gamma amplifier comprises:
A plurality of input terminals having different gain parameters and operating based on the offset control signal, respectively receiving one of two voltages of the applied voltage pair; And
And an output terminal for generating the output voltage based on a sum of output signals of the plurality of input terminals. 제7 항에 있어서, 상기 감마 엠프는,
상기 오프셋 제어신호에 따라, 상기 인가된 전압쌍의 두 전압을 중복적으로 분배하여 상기 복수의 입력단 각각의 입력단자로 제공하는 입력 선택부를 더 포함하는 것을 특징으로 하는 감마 전압 발생 회로. 8. The gamma amplifier according to claim 7,
Further comprising an input selector for dividing the two voltages of the applied voltage pair in accordance with the offset control signal and providing the divided voltages to input terminals of the plurality of input terminals. 제7 항에 있어서, 상기 복수의 입력단의 이득 파라미터들은 서로 2n배(n은 2이상의 정수)의 차이를 갖는 것을 특징으로 하는 감마 전압 발생 회로. The gamma voltage generating circuit according to claim 7, wherein the gain parameters of the plurality of input terminals have a difference of 2n times (n is an integer of 2 or more). 제1 영역 및 제2 영역을 포함하는 디스플레이 패널;
상기 디스플레이 패널의 제1 영역을 구동하는 제1 구동 칩; 및
상기 디스플레이 패널의 제2 영역을 구동하는 제2 구동 칩을 포함하고,
상기 제1 구동칩 및 제2 구동칩 중 적어도 하나의 구동칩은,
감마 기준 전압을 생성하고, 오프셋 제어신호에 기초하여, 상기 감마 기준 전압의 오프셋을 제어하는 감마 전압 발생 회로를 포함하는 것을 특징으로 하는 디스플레이 장치. A display panel including a first region and a second region;
A first driving chip for driving a first region of the display panel; And
And a second driving chip for driving a second region of the display panel,
Wherein at least one of the first driving chip and the second driving chip includes:
And a gamma voltage generating circuit that generates a gamma reference voltage and controls an offset of the gamma reference voltage based on the offset control signal. 제10 항에 있어서, 상기 감마 전압 발생 회로는,
인가받은 두 전압을 보간증폭하여 상기 감마 기준 전압을 생성하고, 상기 오프셋 제어신호에 기초하여, 상기 감마 기준 전압의 전압레벨을 가변시키는 감마 엠프를 구비하는 것을 특징으로 하는 디스플레이 장치. The apparatus of claim 10, wherein the gamma voltage generating circuit comprises:
And a gamma amplifier that generates the gamma reference voltage by interpolating and amplifying the two applied voltages and varies the voltage level of the gamma reference voltage based on the offset control signal. 제11 항에 있어서, 상기 감마 엠프는,
서로 다른 이득 파라미터를 갖고, 상기 오프셋 제어신호에 기초하여 상기 두 전압 중 하나의 전압을 인가받는 복수의 입력단을 구비하고,
상기 오프셋 제어신호에 기초하여, 상기 복수의 입력단에 인가되는 전압이 결정되는 것을 특징으로 하는 디스플레이 장치. The apparatus of claim 11, wherein the gamma amplifier comprises:
And a plurality of input terminals having different gain parameters and adapted to receive one of the two voltages based on the offset control signal,
And a voltage applied to the plurality of input terminals is determined based on the offset control signal.
KR1020130124853A 2013-10-18 2013-10-18 Gamma voltage generation circuit and Display device including thereof KR101521896B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130124853A KR101521896B1 (en) 2013-10-18 2013-10-18 Gamma voltage generation circuit and Display device including thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130124853A KR101521896B1 (en) 2013-10-18 2013-10-18 Gamma voltage generation circuit and Display device including thereof

Publications (2)

Publication Number Publication Date
KR20150045300A true KR20150045300A (en) 2015-04-28
KR101521896B1 KR101521896B1 (en) 2015-05-20

Family

ID=53037322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130124853A KR101521896B1 (en) 2013-10-18 2013-10-18 Gamma voltage generation circuit and Display device including thereof

Country Status (1)

Country Link
KR (1) KR101521896B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229628B2 (en) 2015-12-04 2019-03-12 Samsung Display Co., Ltd. Gamma voltage generator and display device including the same
CN114420033A (en) * 2022-02-23 2022-04-29 深圳市爱协生科技有限公司 Display driving chip, display device and full-screen electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498549B1 (en) * 2003-01-30 2005-07-01 주식회사 실리콘웍스 Source Driver Integrated Circuit And Source Driving System using That Circuit Of Liquid Crystal Display Module
KR20080025556A (en) * 2006-09-18 2008-03-21 엘지전자 주식회사 Circuit for supplying gamma reference voltage
KR100918698B1 (en) * 2007-11-20 2009-09-22 주식회사 실리콘웍스 Offset compensation gamma buffer and gray scale voltage generation circuit using the same
KR101921990B1 (en) * 2012-03-23 2019-02-13 엘지디스플레이 주식회사 Liquid Crystal Display Device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229628B2 (en) 2015-12-04 2019-03-12 Samsung Display Co., Ltd. Gamma voltage generator and display device including the same
CN114420033A (en) * 2022-02-23 2022-04-29 深圳市爱协生科技有限公司 Display driving chip, display device and full-screen electronic device
CN114420033B (en) * 2022-02-23 2024-01-16 深圳市爱协生科技股份有限公司 Display driving chip, display device and full-screen electronic device

Also Published As

Publication number Publication date
KR101521896B1 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
US7649528B2 (en) Display device comprising display driver having display driving section formed between transistors providing electric current thereto
US8471633B2 (en) Differential amplifier and data driver
KR20130128933A (en) Source driver
US7304655B2 (en) Image display apparatus
US20120032944A1 (en) Operational amplifier circuit, signal driver, display device, and offset voltage adjusting method
US20080100646A1 (en) Display device and display panel driver using grayscale voltages which correspond to grayscales
US11120772B1 (en) Source driving circuit, display apparatus and operation method of display apparatus
US11663970B2 (en) Display device, CMOS operational amplifier, and driving method of display device
US20140239846A1 (en) Organic electroluminescence device
US9396677B2 (en) Display panel driver, display apparatus, and related control method
US20220277705A1 (en) Display driver and display device
US10847091B2 (en) Display driver and semiconductor device comprising display driver
US20100085344A1 (en) Operational amplifier circuit and display apparatus
KR102690525B1 (en) Display device, method for compensation data signal of display device, and a method of generating a compensation model based on a deep learning of a display device
US10176747B2 (en) Display driver having output electrical current capacity setting portion
US20140253423A1 (en) Display panel driver and display device
JP2020162099A (en) Semiconductor device and data driver
KR101521896B1 (en) Gamma voltage generation circuit and Display device including thereof
US7812834B2 (en) DC stabilization circuit for organic electroluminescent display device and power supply using the same
US11393407B2 (en) Display driver IC and electronic apparatus including the same
KR20210083063A (en) Drive unit for display device
JP2011135158A (en) Differential amplifier circuit, amplifier circuit, and liquid crystal display driver
JP3903770B2 (en) Data line drive circuit
US11996064B2 (en) Display drive device, reference gamma voltage supply device, and display device
US12067954B2 (en) Display driver, semiconductor device, and amplifier circuit having a response-speed increase circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 6