KR20150029436A

KR20150029436A - 표시장치

Info

Publication number: KR20150029436A
Application number: KR20130108640A
Authority: KR
Inventors: 황인재; 송세영; 정광철
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-09-10
Filing date: 2013-09-10
Publication date: 2015-03-18

Abstract

본 발명의 일 실시예에 따른 표시장치는, 화소 전극 및 화소 전극과 절연 되어 배치되는 제어 전극을 포함하는 제1 기판; 제1 기판과 대향하며 공통전극을 포함하는 제2 기판; 및 제1 및 제2 기판 사이에 개재되는 광 제어층을 포함하며, 화소 전극에는 제1 방향과 수직하는 제2 방향으로 인접하여 배열되는 제1 도메인 및 제2 도메인들이 정의되며, 제어 전극은 제1 및 제2 도메인의 경계를 따라 제1 방향으로 연장되고, 블랙 계조를 표시하도록 광 제어층을 제어한다. 따라서, 도메인 경계에서 발생할 수 있는 액정의 오배열에 의한 텍스쳐(texture)의 발생은 억제되며, 그 결과, 표시장치의 표시 품질이 향상된다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시패널에 관한 것으로, 보다 상세하게는 휘어진 형상을 갖는 표시패널에 관한 것이다.

액정표시장치는 평판표시장치 중 하나로, 티브이, 모니터, 노트북 및 휴대폰 등 다양한 장치들에 영상을 표시하는 용도로 사용되고 있다.

액정표시장치는 두 기판 사이에 개재되어 있는 액정 물질에 전계(electric field)를 인가 하고 이 전계의 세기를 조절하여 외부의 광원(백라이트)으로부터 기판에 투과되는 빛의 양을 조절함으로써 원하는 영상을 얻는다.

최근에는 휘어진 액정표시장치가 개발되고 있는데, 휘어진 액정표시장치는 곡면의 표시 영역을 제공하여 사용자에게 입체감, 몰입감 및 임장감이 향상된 영상을 제공할 수 있다.

본 발명의 목적은 곡면 형상을 갖는 표시영역에서 표시되는 영상의 표시품질이 향상된 표시패널을 제공하는 데 있다.

본 발명의 일 실시예에 따른 표시장치는 제1 방향을 따라 절곡되는 표시패널에 있어서,화소 전극 및 상기 화소 전극과 절연 되어 배치되는 제어 전극을 포함하는 제1 기판; 상기 제1 기판과 대향하며 공통전극을 포함하는 제2 기판; 및 상기 제1 및 제2 기판 사이에 개재되는 광 제어층을 포함하며, 상기 화소 전극에는 상기 제1 방향과 수직하는 제2 방향으로 인접하여 배열되는 제1 도메인 및 제2 도메인들이 정의되며, 상기 제어 전극은 상기 제1 및 제2 도메인의 경계를 따라 상기 제1 방향으로 연장되고, 블랙 계조를 표시하도록 상기 광 제어층을 제어하는 것을 특징으로 한다.

상기 광제어층은 액정분자들을 구비하는 액정층이며, 상기 제1 및 제2 도메인의 액정분자들은 평면상에서 서로 반대방향으로 배열되는 것을 특징으로 한다.

상기 화소 전극은, 상기 제1 도메인에 위치하고, 상기 제1 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제1 가지부들; 및 상기 제2 도메인에 위치하고, 상기 제2 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제2 가지부들을 포함하는 것을 특징으로 한다.

상기 제1 가지부들의 상기 제2 가지부들과 마주하는 제1 에지는 상기 제2 가지부들의 상기 제1 가지부들과 마주하는 제2 에지와 상기 제1 및 제2 도메인의 경계를 기준으로 상기 제2 방향으로 소정 간격 이격하여 배치되며, 상기 화소 전극은 상기 제1 에지 및 제2 에지 사이에 배치되며, 상기 제1 및 제2 가지부를 전기적으로 연결시키는 연결부를 더 포함하는 것을 특징으로 한다.

상기 제어 전극은 상기 제1 및 제2 에지 사이에 배치되는 것을 특징으로 한다.

상기 화소 전극은, 상기 제1 도메인의 상기 제2 방향 측에 배열되는 제3 도메인; 상기 제2 도메인의 상기 제2 방향의 반대방향 측에 배열되는 제4 도메인을 더 포함하며, 상기 제1 내지 제4 도메인의 액정분자들은 서로 다른 방향으로 배열되는 것을 특징으로 한다.

상기 화소 전극은, 상기 제3 도메인에 위치하고, 상기 제3 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제3 가지부들; 및 상기 제4 도메인에 위치하고, 상기 제4 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제4 가지부들을 더 포함하는 것을 특징으로 한다.

상기 화소 전극은, 상기 제1 및 제3 도메인의 경계에서 상기 제1 방향으로 연장되며, 상기 제1 및 제3 가지부들과 연결되는 제1 줄기부; 및 상기 제2 및 제4 도메인의 경계에서 상기 제1 방향으로 연장되며, 상기 제2 및 제4 가지부들과 연결되는 제2 줄기부를 더 포함하는 것을 특징으로 한다.

상기 제어 전극은 상기 줄기부와 오버랩되어 배치 되는 더미 제어 전극을 더 포함 하는 것을 특징으로 한다.

상기 제어 전극은 상기 공통전극과 동일한 전위의 전압을 수신하는 것을 특징으로 한다.

상기 제1 방향으로 연장되는 게이트 라인, 상기 제2 방향으로 연장되는 데이터 라인, 상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극과 전기적으로 절연되어 배치되며, 상기 데이터 라인과 오버랩되는 차폐 전극을 더 포함하며, 상기 제어 전극은 상기 차폐 전극으로부터 분기되어 형성되는 것을 특징으로 한다.

상기 제2 기판에 배치되며, 차광 물질로 이루어진 블랙 매트릭스를 더 포함하며, 상기 블랙 매트릭스는 상기 데이터 라인 상에는 구비되지 않는 것을 특징으로 한다.

상기 화소 전극의 적어도 일부분과 평면상에서 오버랩되며, 상기 화소 전극과 절연되어 형성되는 커먼 스토리지 전극을 더 포함하며, 상기 제어 전극은 상기 스토리지 전극으로부터 분기되어 형성되는 것을 특징으로 한다.

게이트 전극, 반도체층 및 게이트 절연막을 사이에 두고 상기 게이트 전극과 절연되어 배치되는 서로 절연되어 배치되는 소스 전극 및 드레인 전극을 구비하는 박막트랜지스터를 더 포함하며, 기 스토리지 전극은 상기 게이트 전극 또는 상기 드레인 전극 중 어느 하나와 같은 층에 구비되는 것을 특징으로 한다.

상기 화소 전극은 상기 제2 방향으로 배열되는 제1 서브 화소전극 및 제2 서브 화소전극을 포함하는 것을 특징으로 한다.

제1 서브 화소전극에 제1 데이터 전압을 제공하는 제1 데이터 라인; 및 제2 서브 화소전극에 제2 데이터 전압을 제공하는 제2 데이터 라인을 더 포함하는 것을 특징으로 한다.

상기 광 제어층은 음의 유전율을 갖는 액정분자를 포함하는 액정층인 것을 특징으로 한다.

본 발명에 따르면, 화소 전극의 각 도메인의 경계를 따라 구비된 액정분자들은 해당 영역에서 블랙 계조가 표시하도록 재배열된다. 따라서, 각 도메인 경계에서 발생할 수 있는 액정의 오배열에 의한 텍스쳐(texture)의 발생은 억제되며, 그 결과, 표시패널의 표시 품질이 향상될 수 있다.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 1b는 도 1a에 도시된 표시패널의 측면도이다.
도 2는 도 1a에 도시된 표시패널(500)의 화소를 나타내는 평면도이다.
도 3은 도 2의 I-I`을 따라 절취된 면을 나타내는 단면도이다.
도 4는 도 2에 정의된 도메인들을 나타내는 평면도이다.
도 5a, 도 5b, 도 5c 및 도 5d는 제1 기판 및 제2 기판 사이에 형성된 전계에 의한 액정분자의 배열 나타내는 사시도들이다.
도 6는 도 1a에 도시된 표시패널(500)의 또 다른 실시예에 따른 화소를 나타내는 평면도이다.
도 7은 도 6의 Ⅱ-Ⅱ`을 따라 절취된 면을 나타내는 단면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 ?璨? 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1a는 본 발명의 일 실시예에 따른 표시장치의 사시도이고, 도 1b는 도 1a에 도시된 표시패널의 측면도이다.

도 1a 및 도 1b를 참조하면, 표시패널(500)은 영상이 표시되는 표시 영역(DA)을 갖고, 표시장치(500)는 휘어진 형상을 갖는다. 따라서, 표시패널(500)은 곡면의 형상을 갖는 표시 영역(DA)을 이용하여 입체감, 몰입감 및 임장감이 향상된 영상을 표시할 수 있다.

표시패널(500)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광표시패널(organic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시장치(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다.

표시패널(500)은 제1 기판(100), 제2 기판(300) 및 광 제어층(미도시)을 포함할 수 있다. 제2 기판(300)은 제1 기판(100)에 대향하여 제1 기판(100)과 결합되고, 광 제어층은 제1 기판(100)과 제2 기판(300) 사이에 개재된다. 본 발명의 일 실시예로, 광제어층은 액정층(200, 도 2)일 수 있다.

표시패널(500)은 표시영역(DA)상에 매트릭스 형태로 배열된 다수의 화소를 포함한다. 각 화소는 수신 받은 신호에 대응하여 단위 영상을 생성한다.

표시패널(500)는 평면상에서 제1 방향(D1)을 따라 휘어진다. 이에 따라, 제1 기판(100)의 일부 또는 전부(全部)는 제1 방향(D1)을 따라 휘어진 형상을 갖고, 표시 영역(DA)은 제1 방향(D1)을 따라 굴곡진 곡면 형상 형상을 가질 수 있다. 또한, 제2 기판(300)은 제1 기판(100)과 함께 휘어진 형상을 가질 수 있다.

한편, 측면상에서 제1 기판(100)의 휘어진 부분에 제1 포인트(P1)를 정의하고, 제1 포인트(P1)를 지나는 제1 기판(100)의 상면의 법선(10)을 정의하고, 제2 기판(300)에 법선(10)과 만나는 제2 포인트(P2)를 정의한다. 또한, 제1 포인트(P1)에서 사용자의 시야 방향과 나란한 시선 라인(15)을 정의하고, 제2 기판(300)에서 시선 라인(15)과 만나는 제3 포인트(P3)를 정의한다. 이 경우에, 제1 기판(100) 및 제2 기판(300)이 휘어진 형상을 가지므로 제2 기판(300)에서 제2 포인트(P2)의 위치는 제3 포인트(P3)의 위치와 상이할 수 있다.

상술한 바와 같이, 제2 및 제3 포인트들(P2, P3)의 위치들이 서로 일치하지 않는 현상을 제1 기판(100) 및 제2 기판(300) 간의 오정렬(miss-alignment)이라고 정의한다. 이하, 오정렬에 의해 표시영역(DA)에서 표시되는 영상의 표시품질이 저하되는 것이 방지될 수 있는 표시패널(500)의 구조가 설명된다.

도 2는 도 1a에 도시된 표시패널(500)의 화소를 나타내는 평면도이고, 도 3은 도 2의 Ⅰ-Ⅰ'을 따라 절취된 면을 나타내는 단면도이며, 도 4는 도 2에 정의된 도메인들을 나타내는 평면도 이다. 각 화소의 기능 및 구조는 동일하므로, 도 2에서는 다수의 화소들 중 하나의 화소만을 도시하였으며, 나머지 화소들의 도시는 생략된다. 또한, 도 2에서는 제1 기판(100)의 구조가 주로 도시되며 제2 기판(300)의 구조는 도 4에서 도시된다.

도 2 및 도 3을 참조하면, 제1 기판(100)은 제1 베이스 기판(BS1), 게이트 라인(GL), 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 박막 트랜지스터(TR1), 제2 박막 트랜지스터(TR2), 화소 전극(PE) 및 제1 배향막(OL1)을 포함한다. 제2 기판(300)은 제2 배향막(OL2), 제2 베이스 기판(BS2), 블랙 매트릭스(BM), 컬러필터(CF) 및 공통 전극(CE)을 포함한다.

제1 베이스 기판(S1)은 플라스틱 기판과 같이 높은 광 투과 특성 및 플렉서블 특성을 갖는 절연기판일 수 있다.

게이트 라인(GL)은 제1 베이스 기판(BS1) 위에 배치되고, 제1 및 제2 박막 트랜지스터들(TR1, TR2) 측으로 게이트 신호를 전송한다. 게이트 라인(GL)은 제1 방향(D1)으로 연장되며, 제1 및 제2 박막 트랜지스터들(TR1, TR2)와 전기적으로 연결된다.

제1 및 제2 데이터 라인(DL1, DL2)은 게이트 라인(GL)과 절연되어 제1 베이스 기판(BS1) 위에 배치되며, 제1 및 제2 박막 트랜지스터들(TR1, TR2) 측으로 데이터 신호를 전송한다. 제1 및 제2 데이터 라인(DL1, DL2)은 제1 방향(D1)과 수직한 제2 방향(D2)으로 소정 간격 이격하여 연장되며, 제1 및 제2 박막 트랜지스터들(TR1, TR2)과 전기적으로 연결된다. 제1 데이터 라인(DL1)은 제1 데이터 신호를 제1 박막 트랜지스터(TR1)에 전송하고, 제2 데이터 라인(DL2)은 제2 데이터 신호를 제2 박막 트랜지스터(TR2)에 전송한다.

화소 영역(PA)은 제1 및 제2 데이터 라인(DL1, DL2)에 의하여 정의되며, 제2 방향(D2)으로 소정의 길이만큼 연장되어 게이트 라인(GL)과 일부 중첩된다. 화소 영역(PA)은 제2 방향(D2)을 따라 배열되는 제1 서브 화소 영역(PA1) 및 제2 서브 화소 영역(PA2)을 포함할 수 있다. 이 경우에, 화소 전극(PE)은 제1 서브 화소 영역(PA1)에 배치되는 제1 서브 화소 전극(PE1) 및 제2 서브 화소 영역(PA2)에 배치되는 제2 서브 화소 전극(PE2)을 포함할 수 있다. 제1 서브 화소 영역(PA1)은 제1 내지 제4 도메인(DM1~DM4)을 포함하며, 제2 서브 화소 영역(PA2)는 제5 내지 제8 도메인(DM5~ DM8)을 포함한다.

제1 박막 트랜지스터(TR1)는 게이트 라인(GL), 제1 데이터 라인(DL1) 및 제1 서브 화소 전극(PE1)과 전기적으로 연결된다. 따라서, 제1 박막 트랜지스터(TR1)가 게이트 신호에 의해 턴-온 되는 경우에, 제1 데이터 신호가 제1 서브 화소 전극(PE1) 측으로 제공될 수 있다.

제1 박막 트랜지스터(TR1)는 제1 게이트 전극(GE1), 제1 반도체층(AL1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 제1 게이트 전극(GE1)은 게이트 라인(GL)으로부터 분기되고, 제1 반도체층(AL1)은 게이트 절연층(GI)을 사이에 두고 제1 게이트 전극(GE1) 위에 배치될 수 있다. 제1 소스 전극(SE1)은 제1 데이터 라인(DL1)으로부터 분기되어 제1 반도체층(AL1)과 접촉되고, 제1 드레인 전극(DE1)은 제1 소스 전극(SE1)과 이격되어 제1 반도체층(AL1)과 접촉된다.

제1 절연층(PV1)은 제1 박막 트랜지스터(TR1)를 커버하며, 제2 절연층(PV2)은 제1 절연층(PV1) 상에 구비된다. 콘택홀은 제1 드레인 전극(DE1)이 노출되도록 제1 및 제2 절연층(PV1, PV2)를 개구하여 형성된다.

제1 서브 화소 전극(PE1)은 제2 절연층(PV2) 위에 배치되고, 제1 서브 화소 전극(PE1)은 콘택홀을 통해 제1 드레인 전극(DE1)과 접촉된다.

제2 박막 트랜지스터(TR2)는 게이트 라인(GL), 제1 데이터 라인(DL1) 및 제1 서브 화소 전극(PE1)과 전기적으로 연결된다. 따라서, 제2 박막 트랜지스터(TR2)가 게이트 신호에 의해 턴-온 되는 경우에, 제1 데이터 신호가 제1 서브 화소 전극(PE1) 측으로 제공될 수 있다.

제2 박막 트랜지스터(TR2)는 제2 게이트 전극(GE2), 제2 반도체층(AL2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 제2 게이트 전극(GE2)은 게이트 라인(GL)으로부터 분기되고, 제2 반도체층(AL2)은 게이트 절연층(GI)을 사이에 두고 제2 게이트 전극(GE2) 위에 배치될 수 있다. 제2 소스 전극(SE2)은 제2 데이터 라인(DL2)으로부터 분기되어 제2 반도체층(AL2)과 접촉되고, 제2 드레인 전극(DE2)은 제2 소스 전극(SE2)과 이격되어 제2 반도체층(AL2)과 접촉된다.

제1 절연층(PV1)은 제2 박막 트랜지스터(TR2)를 커버하며, 제2 절연층(PV2)은 제1 절연층(PV2) 상에 구비된다. 콘택홀은 제2 드레인 전극(DE2)이 노출되도록 제1 및 제2 절연층(PV1, PV2)를 개구하여 형성된다.

제2 서브 화소 전극(PE2)은 제2 절연층(PV2) 위에 배치되고, 제2 서브 화소 전극(PE1)은 콘택홀을 통해 제2 드레인 전극(DE2)과 접촉된다.

상술한 바와 같이, 제1 및 제2 박막 트랜지스터들(TR1, TR2)은 게이트 신호에 의해 턴-온 된다. 이 경우에, 제1 박막 트랜지스터(TR1)을 통해 제1 서브 화소 전극(PE1) 측으로 제1 데이터 신호가 제공되고, 제2 박막 트랜지스터(TR2)를 통해 제2 서브 화소 전극(PE2) 측으로 제1 데이터 신호와 상이한 제2 데이터 신호가 제공될 수 있다. 따라서, 제1 및 제2 서브 화소 전극들(PE1, PE2)이 서로 다른 데이터 신호들로 구동되어, 제1 및 제2 서브 화소 영역들(PA1, PA2)에서 서로 다른 계조들이 표시될 수 있다.

액정층(200)은 제1 및 제2 기판(100, 300) 사이에 배치되며, 액정층(200)을 투과되는 광의 세기를 제어한다. 액정층(200)은 유전율 이방성을 가지는 복수의 액정분자를 포함한다. 액정분자는 음의 유전율 이방성을 갖고 있어, 인가된 전계와 액정분자의 장축이 수직한 방향으로 배열될 수도 있다. 이에 한정되지 않고 액정분자는 양의 유전율 이방성을 갖고 있어, 인가된 전계와 액정분자의 장축이 평행한 방향으로 배열될 수도 있다. 액정분자는 상기 제1 기판(100)과 상기 제2 기판(300) 사이에서 두 기판(100, 300)에 수직한 방향으로 수직 배향(homeotropic)된다. 또한, 액정분자는, 다른 실시예로, 두 기판(100, 300)에 수평한 방향으로 수평 배향(homogeneous)될 수 있다.

제1 및 제2 기판(100, 300) 사이에 전계가 인가되면 상기 액정분자들이 특정 방향으로 재배열되며, 재배열된 액정분자를 통과하는 광의 편광은 재배열된 액정분자의 광학적 이방성에 의해 변한다. 그에 따라, 광은 제1 및 제2 기판(100, 300)에 구비된 편광판(미도시)에 의해 투과되거나 차단된다.

여기서, '재배열된다' 라는 용어는 주로 상기 액정분자들이 상기 제1 기판(100) 또는 상기 제2 기판(300)과 수평한 방향으로 회전하거나, 수직 방향으로 기울거나 눕는 것을 의미한다.

제1 배향막(OL1)은 화소 전극(PE) 위에 배치되어 액정층(200)과 접촉된다. 제1 기판(100) 및 제2 기판(300) 사이에 전계가 형성되지 않을 때, 제1 배향막(OL1)은 액정층(200)이 갖는 액정 분자들을 제1 배향막(OL1)에 대해 경사지도록 배향시킨다.

제2 기판(300)은 제2 베이스 기판(BS2), 컬러필터(CF), 차광층(BM), 공통 전극(CE) 및 제2 배향막(310)을 포함한다. 제2 베이스기판(S2)은 플라스틱과 같이 높은 광 투과 특성 및 플렉서블 특성을 갖는 절연기판일 수 있다.

공통 전극(CE)은 제2 베이스 기판(BS2) 위에 배치되어 화소 전극(PE)과 함께 액정층(200)에 작용하는 전계를 발생한다. 차광층(BM)은 게이트 라인(GL), 제1 및 제2 박막 트랜지스터들(TR1, TR2)의 위치에 대응하여 제2 베이스 기판(BS2) 위에 배치될 수 있고, 차광층(BM)은 광을 차단한다. 그러나, 차광층(BM)은 후술 할 바와 같이, 제1 및 제2 데이터 라인들(DL1, DL2) 위에는 배치되지 않는다. 또한, 컬러 필터(CF)는 제2 베이스 기판(BS2) 위에 배치되어 액정층을 투과한 광을 컬러광으로 필터링한다.

차광층(BM) 및 컬러필터(CF)는 제2 베이스 기판(BS2) 위에 배치되나, 본 발명이 이에 한정되는 것은 아니다. 예를 들면, 다른 실시예에서는 차광층(BM) 및 컬러필터(CF) 중 적어도 하나는 제1 베이스 기판(BS1) 위에 배치될 수도 있다.

제1 서브 화소 전극(PE1)은 제1 가로 줄기부(HS1), 제2 가로 줄기부(HS2), 제1 세로 줄기부(VS1), 제2 세로 줄기부(VS2) 및 제1 내지 제4 가지부들(B1, B2, B3, B4)을 포함한다.

제1 세로 줄기부(VS1)는 제1 가로 줄기부(HS1), 제1 가지부들(B1)의 에지들 및 제2 가지부들(B2)의 에지들과 연결되고, 제2 세로 줄기부(VS2)는 제2 가로 줄기부(HS2), 제3 가지부들(B3)의 에지들 및 제4 가지부들(B4)의 에지들과 연결된다. 제1 및 제2 세로 줄기부들(VS1, VS2) 각각은 제2 방향(D2)으로 연장된다.

제1 가로 줄기부(HS1)는 제1 세로 줄기부(VS1), 제1 가지부들(B1)의 에지들 및 제2 가지부들(B2)의 에지들과 연결된다. 제1 가로 줄기부(HS1)는 제1 방향(D1)으로 연장되어 제1 세로 줄기부(VS1)의 중앙 부분으로부터 분기될 수 있다. 제1 가지부들(B1)은 제1 가로 줄기부(HS1)에 대해 제2 가지부들(B2)과 대칭인 형상을 가질 수 있고, 제1 가로 줄기부(HS1)는 제1 및 제2 도메인들(DM1, DM2) 사이에 위치할 수 있다.

제2 가로 줄기부(HS2)는 제2 세로 줄기부(VS2), 제3 가지부들(B3)의 에지들 및 제4 가지부들(B4)의 에지들과 연결된다. 이 실시예에서는, 제2 가로 줄기부(HS2)는 제1 방향(D1)으로 연장되어 제2 세로 줄기부(VS2)의 중앙 부분으로부터 분기될 수 있다. 제3 가지부들(B3)은 제2 가로 줄기부(HS2)에 대해 제4 가지부들(B4)과 대칭인 형상을 가질 수 있고, 제2 가로 줄기부(HS2)는 제3 및 제4 도메인들(DM3, DM4) 사이에 위치할 수 있다.

제1 가지부(B1)은 제1 도메인(DM1)에 위치하며, 제1 가지부들(B1) 중 일부는 제1 가로 줄기부(HS1)로부터 분기되고, 제1 가지부들(B1) 중 다른 일부는 제1 세로 줄기부(VS1)로부터 분기된다. 또한, 제1 가지부들(B1) 각각은 평면상에서 제1 방향(D1) 및 제2 방향(D2)과 경사진 제3 방향(D3)으로 연장되고, 제1 가지부들(B1)은 서로 이격되어 배열된다.

제2 가지부(B2)는 제2 도메인(DM2)에 위치하며, 제2 가지부들(B2) 중 일부는 제1 가로 줄기부(HS1)로부터 분기되고, 제2 가지부들(B2) 중 다른 일부는 제1 세로 줄기부(VS1)로부터 분기된다. 또한, 제2 가지부들(B2) 각각은 평면상에서 제1 및 제2 방향들(D1, D2)과 경사진 제4 방향(D4)으로 연장되고, 제2 가지부들(B2)은 서로 이격되어 배열된다.

평면상에서 제4 방향(D4)은 제3 방향(D3)과 교차할 수 있다. 예를 들면, 평면상에서 제3 및 제4 방향들(D3, D4)은 서로 직교할 수 있고, 평면상에서 제3 및 제4 방향들(D3, D4) 각각은 제1 방향(D1) 또는 제2 방향(D2)과 45도를 형성할 수 있다.

제3 가지부(B3)는 제3 도메인(DM3)에 위치하며, 제3 가지부들(B3) 중 일부는 제2 가로 줄기부(HS2)로부터 분기되고, 제3 가지부들(B3) 중 다른 일부는 제2 세로 줄기부(VS2)로부터 분기된다. 또한, 제3 가지부들(B3) 각각은 평면상에서 제1 및 제2 방향들(D1, D2)과 경사진 제5 방향(D5)으로 연장되고, 제3 가지부들(B)은 서로 이격되어 배열된다.

제4 가지부(B4)는 제4 도메인(DM4)에 위치하며, 제4 가지부들(B4) 중 일부는 제2 가로 줄기부(HS2)로부터 분기되고, 제4 가지부들(B4) 중 다른 일부는 제2 세로 줄기부(VS2)로부터 분기된다. 또한, 제4 가지부들(B4) 각각은 평면상에서 제1 및 제2 방향들(D1, D2)과 경사진 제6 방향(D6)으로 연장되고, 제4 가지부들(B4)은 서로 이격되어 배열된다.

평면상에서 제6 방향(D6)은 제5 방향(D5)과 교차할 수 있다. 예를 들면, 평면상에서 제5 및 제6 방향들(D5, D6)은 서로 직교할 수 있고, 평면상에서 제5 및 제6 방향들(D5, D6) 각각은 제1 방향(D1) 또는 제2 방향(D2)과 45도를 형성할 수 있다.

제2 서브 화소 전극(PE2)의 크기는 제1 서브 화소 전극(PE1)의 크기와 상이할 수 있으나, 제2 서브 화소 전극(PE2)의 형상은 제1 서브 화소 전극(PE1)의 형상과 유사할 수 있다.

제2 서브 화소 전극(PE2)은 제3 가로 줄기부(HS3), 제4 가로 줄기부(HS4), 제3 세로 줄기부(VS3), 제4 세로 줄기부(VS4) 및 제5 내지 제8 가지부들(B5, B6, B7, B8)을 포함한다.

제3 세로 줄기부(VS3)는 제2 방향(D2)으로 연장되어 제3 가로 줄기부(HS3), 제5 가지부들(B5)의 에지들 및 제6 가지부들(B6)의 에지들과 연결된다. 제4 세로 줄기부(VS4)는 제2 방향(D2)으로 연장되어 제4 가로 줄기부(HS4), 제7 가지부들(B7)의 에지들 및 제8 가지부들(B8)의 에지들과 연결된다.

제3 가로 줄기부(HS3)는 제3 세로 줄기부(VS3)로부터 분기되어 제1 방향(D1)으로 연장되고, 제4 가로 줄기부(HS4)는 제4 세로 줄기부(VS4)로부터 분기되어 제1 방향(D1)으로 연장된다. 이 실시예에서는, 제3 가로 줄기부(HS3)는 제3 세로 줄기부(VS3)의 중앙 부분으로부터 분기될 수 있고, 제4 가로 줄기부(HS4)는 제4 세로 줄기부(VS4)의 중앙 부분으로부터 분기될 수 있다.

제5 가지부(B5)는 제5 도메인(DM5)에 위치하며, 제5 가지부들(B5) 중 일부는 제3 가로 줄기부(HS3)로부터 분기되고, 제5 가지부들(B5) 중 다른 일부는 제3 세로 줄기부(VS3)로부터 분기된다. 제5 가지부들(B5) 각각은 평면상에서 제3 방향(D3)으로 연장되고, 제5 가지부들(B5)은 서로 이격되어 배열된다.

제6 가지부(B6)는 제6 도메인(DM6)에 위치하며, 제6 가지부들(B6) 중 일부는 제3 가로 줄기부(HS3)로부터 분기되고, 제6 가지부들(B6) 중 다른 일부는 제3 세로 줄기부(VS3)로부터 분기된다. 제6 가지부들(B6) 각각은 평면상에서 제4 방향(D4)으로 연장되고, 제6 가지부들(B6)은 서로 이격되어 배열된다.

제7 가지부(B7)는 제7 도메인(DM7)에 위치하며, 제7 가지부들(B7) 중 일부는 제4 가로 줄기부(HS4)로부터 분기되고, 제7 가지부들(B7) 중 다른 일부는 제4 세로 줄기부(VS4)로부터 분기된다. 제7 가지부들(B7) 각각은 평면상에서 제5 방향(D5)으로 연장되고, 제7 가지부들(B7)은 서로 이격되어 배열된다.

제8 가지부(B8)는 제8 도메인(DM8)에 위치하며, 제8 가지부들(B8) 중 일부는 제4 가로 줄기부(HS4)로부터 분기되고, 제8 가지부들(B8) 중 다른 일부는 제4 세로 줄기부(VS4)로부터 분기된다. 제8 가지부들(B8) 각각은 평면상에서 제6 방향(D6)으로 연장되고, 제8 가지부들(B8)은 서로 이격되어 배열된다.

제1 서브 화소 전극(PE1)은 제1 도메인 연결부(LP1)를 더 포함하고, 제2 서브 화소 전극(PE2)은 제2 도메인 연결부(LP2)를 더 포함할 수 있다.

제2 가지부(B2)는 제2 가지부(B2)의 제3 가지부(B3)와 마주하는 제1 에지를 구비하며, 제3 가지부(B3)는 제3 가지부(B3)들의 제2 가지부(B2)와 마주하는 제2 에지를 구비한다. 제1 및 제2 에지는 상기 제2 및 제3 도메인(DM2, DM3)의 경계를 기준으로 제2 방향(D2)으로 소정 간격 이격하여 배치된다. 제1 및 제2 에지 사이에는 제2 및 제3 도메인(DM2, DM3)의 경계를 따라 상기 제1 방향(D1)으로 연장되고, 제1 폭(W1)을 갖는 제1 영역(IDA1)이 정의된다. 이와 마찬가지로, 제6 및 제 7가지부(B6, B7)은 제3 및 제4 에지를 구비하며, 제6 및 제7 도메인(DM6, DM7)의 경계를 따라 제1 방향(D1)으로 연장되고 제2 폭(W2)를 갖는 제2 영역(IDA2)가 정의된다.

제1 도메인 연결부(LP1)는 제2 도메인(DM2) 및 제3 도메인(DM3) 사이에 배치되어 제2 및 제3 가지부들(B2, B3)을 전기적으로 연결하고, 제2 도메인 연결부(LP2)는 제6 도메인 및 제7 도메인 사이에 배치되어 제6 및 제7 가지부들(B6, B7)을 전기적으로 연결한다.

제1 도메인 연결부(LP1)는 제2 및 제3 도메인들(DM2, DM3) 간의 경계 영역의 중앙에 위치할 수 있고, 제2 도메인 연결부(LP2)는 제6 및 제7 도메인들(DM6, DM7) 간의 경계 영역의 중앙에 위치할 수 있다.

도 5a, 도 5b, 도 5c 및 도 5d는 제1 기판 및 제2 기판 사이에 형성된 전계에 의한 액정분자의 배열을 나타내는 사시도들이다. 각 도메인(DM1~DM4)내에서의 액정분자들의 배열 방향은 일정하므로, 각 도면에서는 분자의 배열 방향의 변화를 명확히 나타내기 위해 각 도메인(DM1~DM4, 도 4)내에 구비된 액정분자들 중 하나의 액정분자의 방향자만을 도시하였다.

보다 상세하게는, 도 5a는 전계에 의해 제1 가지부들(B1) 위에 위치한 액정분자가 배향된 상태를 나타내는 사시도이고, 도 5b는 전계에 의해 제2 가지부들(B2) 위에 위치한 액정분자가 배향된 상태를 나타내는 사시도이고, 도 5c는 전계에 의해 제3 가지부들(B3) 위에 위치한 액정분자가 배향된 상태를 나타내는 사시도이고, 도 5d는 전계에 의해 제4 가지부들(B4) 위에 위치한 액정분자가 배향된 상태를 나타내는 사시도이다.

도 4 및 도 5a를 참조하면, 앞서 상술한 바와 같이, 제1 가지부들(B1) 각각은 제3 방향(D3)으로 연장된다. 제1 기판(도 3A의 100) 및 제2 기판(도 3A의 300) 사이에 전계가 형성되지 않을 때, 제1 도메인(DM1)내의 제1 액정분자(미도시)는 프리 틸트(pre-tilt) 되어 제1 액정분자의 방향자(P1)는 제1 경사각(Y1) 및 제1 방위각(X1)을 갖는다. 제1 방위각(X1)은 제3 방향(D3)과 제1 방향(D1)이 이루는 각도일 수 있다.

여기서, 방향자는 액정분자의 장축과 평행한 가상벡터를 말한다. 또한, 방위각은 제1 및 제2 방향(D1, D2)에 의해 이루어지는 가상 평면(P1)상에서, 가상 평면(P1)상으로 투영된 방향자와 제1 방향(D1) 사이의 각도를 말하며, 경사각은 가상 평면(P1)과 수직하는 제7 방향(D7)과 방향자가 이루는 각도를 말한다.

전계가 형성되면, 전계에 응답하여 제1 액정 분자들이 더 기울어져 평면상에서 제1 가지부들(B1)과 나란하게 제3 방향(D3)으로 배향된다. 즉, 제1 방향자(P1)의 제1 방위각(X1)은 유지되며 제1 경사각(Y1)이 커지도록 기울어진다. 결론적으로, 전계 인가시 제1 도메인(DM1)의 액정분자들의 평면상에서의 배향 방향과 제1 가지부(B1)의 연장방향은 제3 방향(D3)으로서 동일하다.

도 4, 도 5b, 도 5c 및 도 5d를 참조하면, 앞서 상술한 제1 도메인(DM1)과 마찬가지로, 제2 내지 제4 도메인(DM2~DM4)내의 각 제2 내지 제4 액정분자(미도시)는 프리 틸트(pre-tilt) 되어 제2 내지 제4 액정분자(LM2~LM4)의 각 제2 내지 제4 방향자(P2~P4)는 각각 제2 내지 제4 경사각(Y2~Y4) 및 제2 내지 제4 방위각(X2~X4)을 갖는다. 제2 내지 제4 방위각(X2~X4)은 각각 제4 내지 제6 방향(D4~D6)과 제1 방향(D1)이 이루는 각도일 수 있으며, 제2 내지 제4 경사각(Y2~Y4)은 제1 경사각(Y1)과 동일 할 수 있다.

전계가 형성되면, 제2 내지 제4 방향자(P2~P4)의 각 제2 내지 제4 방위각(X2~X4)은 유지되며 제2 내지 제4 경사각(Y2~Y4)이 커지도록 기울어진다.

상술한 내용을 종합하면, 제1 내지 제4 도메인들(DM1-DM4)에서 전계에 응답하여 액정 분자들이 배향되는 액정 배향 방향들은 모두 상이하다. 따라서, 제1 서브 화소 영역(PA1)에 대한 시야 범위가 확대될 수 있다.

상술한 제1 서브 화소 영역(PA1)과 마찬가지로, 제2 서브 화소 영역(PA2)은 제2 방향(D2)으로 순차적으로 배열되는 제5 내지 제8 도메인들(DM5-DM8)을 갖고, 제5 내지 제8 도메인들(DM5~DM8)에서 전계에 응답하여 액정 분자들이 배향되는 액정 배향 방향들은 모두 상이할 수 있다.

상술한 특징을 갖는 제1 내지 제8 도메인들(DM1~DM8)이 제1 및 제2 서브 화소 영역들(PA1, PA2)에 정의되는 경우에, 발생되는 효과를 제1 및 제2 도메인들(DM1, DM2)을 예를 들어 설명하면 다음과 같다.

도 1b, 도 5a 및 도 5를 참조하면, 앞서 상술한 바와 같이, 표시패널(500)가 제1 방향(D1)을 따라 휘어짐에 따라 제1 기판(100) 및 제2 기판(300) 간에 오정렬이 발생될 수 있다. 이 경우에, 오정렬에 의해 제1 기판(100) 및 제2 기판(300) 간에 제1 길이(L1)만큼 정렬이 어긋날 수 있다.

하지만, 본 발명의 실시예에서는, 제1 내지 제8 도메인들(DM1-DM8)은 제1 방향(D1)과 수직인 제2 방향(D2)으로 배열되므로, 오정렬에 의해 제1 도메인(DM1)에서 배향 불량이 발생되지 않는다.

보다 상세하게는, 제1 기판(100)에 배치된 제1 배향막(OL1)에 의해 액정 분자들이 배향된 영역을 하부 배향 영역(AR1)으로 정의하고, 제2 기판(300)에 배치된 제2 배향막(310)에 의해 액정 분자들이 배향된 영역을 상부 배향 영역(AR2)으로 정의할 때, 제2 기판(300)이 쉬프트 되어 하부 배향 영역(AR1)의 위치가 상부 배향 영역(AR2)의 위치가 부분적으로 일치하지 않더라도, 제1 도메인(DM1)에서 하부 배향 영역(AR1)은 상부 배향 영역(AR2)과 중첩된다. 즉, 제1 도메인(DM1)에서 하부 배향 영역(AR1)은 상부 배향 영역(AR2)과 상이한 방향으로 배향된 다른 상부 배향 영역과 중첩되지 않는다.

따라서, 본 발명의 실시예에서는 제1 도메인(DM1)에서 서로 다른 방향들로 배향된 상부 배향 영역 및 하부 배향 영역이 중첩됨에 따라 발생되는 배향 불량이 발생되지 않고, 그 결과, 배향 불량에 의해 제1 도메인(DM1)에서 국부적으로 광의 투과도가 저하되는 현상이 발생되지 않는다.

제1 기판(100)은 차폐 전극을 포함한다. 차폐 전극은 제1 및 제2 데이터 라인(DL1, DL2)과 오버랩 되어 제1 및 제2 데이터 라인(DL1, DL2)측으로 빛이 통과되지 않도록 한다. 차폐전극은 제1 차폐 전극(SDE1) 및 제2 차폐 전극(SDE2)를 포함한다. 제1 및 제2 차폐 전극(SDE1, SDE2)는 제2 방향(D2)으로 연장되어 각각 제1 및 제2 데이터 라인(DL1, DL2)과 전기적으로 절연되어 오버랩 된다. 제1 및 제2 차폐전극(SDE1, SDE2)에는 공통전극(CE)에 전송되는 전압의 크기와 동일한 크기를 갖는 전압이 인가된다. 따라서, 제1 및 제2 차폐 전극(SDE1, SDE)과 공통전극(CE)사이에는 무전계가 형성되므로, 액정분자들은 제1 기판(100)과 수직배향이 되도록 재정렬된다. 그에 따라, 수직 배향된 액정분자들 측으로 입사된 광은 편광이 변하지 않으므로, 제2 기판(200)의 편광판에 의하여 차광된다.

앞서 상술한 바와 같이, 표시패널(500)가 제1 방향(D1)을 따라 휘어짐에 따라 제1 기판(100) 및 제2 기판(300) 간에 오정렬이 발생되더라도, 오정렬의 정도에 관계 없이 제1 및 제2 데이터 라인(DL1, DL2) 상에는 무전계가 형성되므로, 화소 영역(PA)내에 세로줄 암부가 형성되는 것을 방지 할 수 있다.

제어 전극은 제1 내지 제8 도메인(DM1~DM8)의 경계를 따라 제1 방향(D1) 연장되며, 화소 전극(PE)과 절연되어 배치된다. 제어 전극은 제1 내지 제8 도메인(DM1~DM8)의 경계에서 가로줄 텍스쳐가 발생하는 것을 방지한다. 여기서 가로줄 텍스쳐란, 서로 액정분자들의 배열 방향이 다른 도메인의 경계 사이에서 액정분자들간의 오배열로 인해 해당 영역에서 광 투과율이 왜곡되는 것을 말한다.

제어 전극(TCE)은 제1 내지 제4 제어 전극(TCE1~TCE4) 및 제1 및 제2 더미 제어 전극(DCE1, DCE2)을 포함한다. 제1 내지 제4 제어 전극(TCE1~TCE4) 및 제1 및 제2 더미 제어 전극(DCE1, DCE2)은 대응되는 도메인들(DM1~DM8)의 경계를 따라 구비된다.

보다 상세하게는, 제1 내지 제4 제어 전극(TCE1~TCE4)은 각각 제1, 제2, 제3 및 제4 가로줄기부(HS1~HS2)와 오버랩되어 배치되며, 제1 및 제2 더미 제어 전극(DCE2, DCE2)은 각각 제1 및 제2 영역(IDA1, IDA2)에 배치된다.

제어 전극들(TCE1~TCE4, DCE1, DCE2)은 차폐 전극들(SE1, SE2)로부터 분기되어 형성된다. 따라서, 제어 전극들(TCE1~TCE6)에 인가되는 전압은 차폐 전극들(SE1, SE2)에 인가되는 전압과 동일하다.

제어 전극들(TCE1~TCE4, DCE1, DCE2)은 블랙 계조를 표시하도록 액정층(200)을 제어한다. 제어 전극들(TCE1~TCE4, DCE1, DCE2)에 전압이 인가되면, 공통 전극(CE)과 제어 전극들(TCE1~TCE4, DCE1, DCE2) 사이에는 전계가 형성된다. 액정층(200)의 액정 분자들은 제어 전극들(TCE1~TCE4, DCE1, DCE2)에 의하여 인가된 전계에 의하여 재배열되며, 재배열된 액정에 인접한 영역은 블랙 계조를 표시한다. 본 발명의 실시예에서는 제어 전극들(TCE1~TCE4, DCE1, DCE2)은 공통 전극(CE)에 인가되는 전압의 크기와 동일한 크기의 전압을 수신한다. 따라서, 액정층(200)에는 무전계가 형성되므로, 액정분자들은 무전계가 형성된 영역에서 수직배향을 한다. 따라서, 액정층(200)을 통과한 광은 편광되지 않으므로, 제2 기판(300)에 구비된 편광판(미도시)에 의하여 차광된다.

이상을 종합해 보면, 제어 전극들(TCE1~TCE4, DCE1, DCE2)은 도메인들(DM1~DM8)의 경계에서 액정분자들을 재정렬시켜 해당 영역에서 블랙 계조를 표시하게 하므로, 제어 도메인들(DM1~DM8)의 경계에서 발생하는 가로줄 텍스쳐의 발생이 방지되며, 표시패널의 표시품질은 향상된다.

또한, 제1 영역(IDA1)의 제1 폭(W1)을 감소시키는 경우 가로줄 텍스쳐가 더욱 뚜렷하게 나타나며, 제1 폭(W1)이 커짐에 따라 화소의 개구율이 감소되었다. 그러나, 더미 제어 전극(DCE1, DCE2)에 의하여 가로줄 텍스쳐의 발생이 방지 되므로, 제1 영역(IDA1)의 제1 폭(W1)을 감소시켜 화소의 개구율을 향상시킬 수 있다.

도 6는 도 1a에 도시된 표시패널(500)의 또 다른 실시예에 따른 화소를 나타내는 평면도이고, 도 7은 도 6의 Ⅱ-Ⅱ`을 따라 절취된 면을 나타내는 단면도이다. 각 화소의 기능 및 구조는 동일하므로, 도 6에서는 다수의 화소들 중 하나의 화소만을 도시하였으며, 나머지 화소들의 도시는 생략된다. 도 2 내지 도 5의 도면 부호와 유사한 도면 부호를 갖는 구성은 해당 부호가 인용하는 구성과 유사한 구성이므로 이에 대한 중복되는 설명은 생략한다.

도 6 및 도 7을 참조하면, 제1 기판(100)은 스토리지 전극) 및 제1 내지 제6 제어 전극들(TCE1~TCE6)을 포함한다.

스토리지 전극은 화소 전극(PE)과 절연되어 오버랩되어, 박막 트랜지스터들(TR1, TR2)가 턴-오프 된 동안 화소 전극(PE)에 인가된 전압을 유지한다. 스토리지 전극은 제1 스토리지 전극(Cst1) 및 제2 스토리지 전극(Cst2)를 포함한다.

제1 스토리지 전극(Cst1)은 제1 베이스 기판(BS1) 위에 배치되며, 화소 전극(PE) 및 제1 스토리지 전극(Cst1) 사이에는 게이트 절연층(GI) 및 제1 절연층(PV1)이 차례로 개재된다. 제1 스토리지 전극(Cst1)은 제1 서브 화소 영역(SPA1) 측에 배치되며, 제1 방향(D1)으로 연장되는 제1 메인 스토리지 라인(Mst1) 및 제1 메인 스토리지 라인(Mst1)로부터 분기되어 제2 방향(D2)과 반대방향으로 연장되는 2개의 제1 서브 스토리지 라인(Sst1)을 포함한다. 제1 메인 스토리지 라인(Mst1)는 제4 가지부들(B4)과 제1 방향(D1)을 따라 부분적으로 오버랩된다. 제1 서브 스토리지 라인들(Sst1)은 제1 서브 화소 전극(PE1)의 제2 방향(D2)의 반대 방향을 따라 제1 서브 화소 전극(PE1)의 양측과 부분적으로 오버랩된다.

제2 스토리지 전극(Cst2)은 제1 베이스 기판(BS1) 위에 배치되며, 화소 전극(PE) 및 제2 스토리지 전극(Cst2) 사이에는 게이트 절연층(GI) 및 제1 절연층(PV1)이 차례로 개재된다. 제2 스토리지 전극(Cst2)은 제2 서브 화소 영역(SPA2) 측에 배치되며, 제1 방향(D1)으로 연장되는 제2 메인 스토리지 라인(Mst2) 및 제2 메인 스토리지 라인(Mst2)로부터 분기되어 제2 방향(D2)으로 연장되는 2개의 제2 서브 스토리지 라인(Sst1)을 포함한다. 제2 메인 스토리지 라인(Mst2)는 제5 가지부들(B5)과 제1 방향(D1)을 따라 부분적으로 오버랩된다. 제2 서브 스토리지 라인들(Sst2)은 제2 서브 화소 전극(PE2)의 제2 방향(D2)을 따라 제2 서브 화소 전극(PE2)의 양측과 부분적으로 오버랩된다.

제어 전극들(TCE1~TCE4, DCE1, DCE2)은 스토리지 전극들(Cst1, Cst2)로부터 분기되어 형성된다. 따라서, 제어 전극들(TCE1~TCE4, DCE1, DCE2)에 인가되는 전압은 스토리지 전극들(Cst1, Cst2)에 인가되는 전압과 동일하다.

제어 전극들(TCE1~TCE4, DCE1, DCE2)은 블랙 계조를 표시하도록 액정층(200)을 제어한다. 제어 전극들(TCE1~TCE4, DCE1, DCE2)에 전압이 인가되면, 공통 전극(CE), 제어 전극들(TCE1~TCE4, DCE1, DCE2) 사이에는 전계가 형성된다. 액정층(200)의 액정 분자들은 제어 전극들(TCE1~TCE4, DCE1, DCE2)에 의하여 인가된 전계에 의하여 재배열되며, 재배열된 액정에 인접한 영역은 블랙 계조를 표시한다. 따라서, 액정층(200)에는 무전계가 형성되므로, 액정분자들은 무전계가 형성된 영역에서 수직배향을 한다. 따라서, 액정층(200)을 통과한 광은 편광되지 않으므로, 제2 기판(300)에 구비된 편광판(미도시)에 의하여 차광된다.

이상을 종합해 보면, 제어 전극들(TCE1~TCE4, DCE1, DCE2)은 도메인들(DM1~DM8)의 경계에서 액정분자들을 재정렬시켜 해당 영역에서 블랙 계조를 표시하게 하므로, 도메인들(DM1~DM8)의 경계에서 발생하는 가로줄 텍스쳐의 발생이 방지되며, 표시패널의 표시품질은 향상된다.

또한, 제2 영역(IDA2)의 제2 폭(W2)을 감소시키는 경우 가로줄 텍스쳐가 더욱 뚜렷하게 나타나며, 제2 폭(W2)이 커짐에 따라 화소의 개구율이 감소되었다. 그러나, 더미 제어 전극(DCE1, DCE2)에 의하여 가로줄 텍스쳐의 발생이 방지 되므로, 제2 영역(IDA2)의 제2 폭(W2)을 감소시켜 화소의 개구율을 향상시킬 수 있다.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

100: 제1 기판 200: 액정층
300: 제2 기판 PE: 화소 전극
DM1~DM8: 제1 내지 제8 도메인 B1~B8: 제1 내지 제8 가지부들
SE1, SE2: 제1 및 제2 차폐전극 TCE1~TCE4: 제어 전극
DCE1, DCE2: 더미 제어 전극

Claims

제1 방향을 따라 절곡되는 표시패널에 있어서,
화소 전극 및 상기 화소 전극과 절연 되어 배치되는 제어 전극을 포함하는 제1 기판;
상기 제1 기판과 대향하며 공통전극을 포함하는 제2 기판; 및
상기 제1 및 제2 기판 사이에 개재되는 광 제어층을 포함하며,
상기 화소 전극에는 상기 제1 방향과 수직하는 제2 방향으로 인접하여 배열되는 제1 도메인 및 제2 도메인들이 정의되며, 상기 제어 전극은 상기 제1 및 제2 도메인의 경계를 따라 상기 제1 방향으로 연장되고, 블랙 계조를 표시하도록 상기 광 제어층을 제어하는 것을 특징으로 하는 표시패널.
제1 항에 있어서,
상기 광제어층은 액정분자들을 구비하는 액정층이며,
상기 제1 및 제2 도메인의 액정분자들은 평면상에서 서로 반대방향으로 배열되는 것을 특징으로 하는 표시패널.
제2 항에 있어서, 상기 화소 전극은,
상기 제1 도메인에 위치하고, 상기 제1 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제1 가지부들; 및
상기 제2 도메인에 위치하고, 상기 제2 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제2 가지부들을 포함하는 것을 특징으로 하는 표시패널.
제3 항에 있어서,
상기 제1 가지부들의 상기 제2 가지부들과 마주하는 제1 에지는 상기 제2 가지부들의 상기 제1 가지부들과 마주하는 제2 에지와 상기 제1 및 제2 도메인의 경계를 기준으로 상기 제2 방향으로 소정 간격 이격하여 배치되며,
상기 화소 전극은 상기 제1 에지 및 제2 에지 사이에 배치되며, 상기 제1 및 제2 가지부를 전기적으로 연결시키는 연결부를 더 포함하는 것을 특징으로 하는 표시패널.
제4 항에 있어서, 상기 제어 전극은 상기 제1 및 제2 에지 사이에 배치되는 것을 특징으로 하는 표시패널.
제2 항에 있어서, 상기 화소 전극은,
상기 제1 도메인의 상기 제2 방향 측에 배열되는 제3 도메인;
상기 제2 도메인의 상기 제2 방향의 반대방향 측에 배열되는 제4 도메인을 더 포함하며,
상기 제1 내지 제4 도메인의 액정분자들은 서로 다른 방향으로 배열되는 것을 특징으로 하는 표시패널.
제6 항에 있어서, 상기 화소 전극은,
상기 제3 도메인에 위치하고, 상기 제3 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제3 가지부들; 및
상기 제4 도메인에 위치하고, 상기 제4 도메인의 액정분자들의 평면상의 배열방향과 동일한 방향으로 연장된 다수의 제4 가지부들을 더 포함하는 것을 특징으로 하는 표시패널.
제7 항에 있어서, 상기 화소 전극은,
상기 제1 및 제3 도메인의 경계에서 상기 제1 방향으로 연장되며, 상기 제1 및 제3 가지부들과 연결되는 제1 줄기부; 및
상기 제2 및 제4 도메인의 경계에서 상기 제1 방향으로 연장되며, 상기 제2 및 제4 가지부들과 연결되는 제2 줄기부를 더 포함하는 것을 특징으로 하는 표시패널.
제8 항에 있어서,
상기 제어 전극은 상기 줄기부와 오버랩되어 배치 되는 더미 제어 전극을 더 포함 하는 것을 특징으로 하는 표시패널.
제1 항에 있어서,
상기 제어 전극은 상기 공통전극과 동일한 전위의 전압을 수신하는 것을 특징으로 하는 표시패널
제1 항에 있어서,
상기 제1 방향으로 연장되는 게이트 라인, 상기 제2 방향으로 연장되는 데이터 라인, 상기 게이트 라인, 상기 데이터 라인 및 상기 화소 전극과 전기적으로 절연되어 배치되며, 상기 데이터 라인과 오버랩되는 차폐 전극을 더 포함하며,
상기 제어 전극은 상기 차폐 전극으로부터 분기되어 형성되는 것을 특징으로 하는 표시패널.
제11 항에 있어서,
상기 제2 기판에 배치되며, 차광 물질로 이루어진 블랙 매트릭스를 더 포함하며,
상기 블랙 매트릭스는 상기 데이터 라인 상에는 구비되지 않는 것을 특징으로 하는 표시패널.
제1 항에 있어서,
상기 화소 전극의 적어도 일부분과 평면상에서 오버랩되며, 상기 화소 전극과 절연되어 형성되는 커먼 스토리지 전극을 더 포함하며,
상기 제어 전극은 상기 스토리지 전극으로부터 분기되어 형성되는 것을 특징으로 하는 표시패널.
제13 항에 있어서,
게이트 전극, 반도체층 및 게이트 절연막을 사이에 두고 상기 게이트 전극과 절연되어 배치되는 서로 절연되어 배치되는 소스 전극 및 드레인 전극을 구비하는 박막트랜지스터를 더 포함하며,
상기 스토리지 전극은 상기 게이트 전극 또는 상기 드레인 전극 중 어느 하나와 같은 층에 구비되는 것을 특징으로 하는 표시패널.
제1항에 있어서,
상기 화소 전극은 상기 제2 방향으로 배열되는 제1 서브 화소전극 및 제2 서브 화소전극을 포함하는 것을 특징으로 하는 표시패널.
제15항에 있어서,
제1 서브 화소전극에 제1 데이터 전압을 제공하는 제1 데이터 라인; 및
제2 서브 화소전극에 제2 데이터 전압을 제공하는 제2 데이터 라인을 더 포함하는 것을 특징으로 하는 표시패널.
제1 항에 있어서,
상기 광 제어층은 음의 유전율을 갖는 액정분자를 포함하는 액정층인 것을 특징으로 하는 곡명 표시패널.