KR20150022579A - Power supply device - Google Patents

Power supply device Download PDF

Info

Publication number
KR20150022579A
KR20150022579A KR20130100669A KR20130100669A KR20150022579A KR 20150022579 A KR20150022579 A KR 20150022579A KR 20130100669 A KR20130100669 A KR 20130100669A KR 20130100669 A KR20130100669 A KR 20130100669A KR 20150022579 A KR20150022579 A KR 20150022579A
Authority
KR
South Korea
Prior art keywords
voltage
output
diode
inrush current
power supply
Prior art date
Application number
KR20130100669A
Other languages
Korean (ko)
Other versions
KR102119666B1 (en
Inventor
신범수
허동영
이재삼
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130100669A priority Critical patent/KR102119666B1/en
Publication of KR20150022579A publication Critical patent/KR20150022579A/en
Application granted granted Critical
Publication of KR102119666B1 publication Critical patent/KR102119666B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/12Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/32Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

According to the embodiment of the present invention, the voltage stress of a semiconductor device can be reduced by using a power device which has a first and a second amplification part which shares an energy storage device. A output voltage outputted to the first and the second amplification part can be constantly controlled while independently controlling the amplification rate of the first and the second amplification part. An inrush current applied to the first and the second amplification part in an initial driving process can be prevented.

Description

전원 장치{POWER SUPPLY DEVICE}POWER SUPPLY DEVICE

본 발명은 전원 장치에 관한 것이다.The present invention relates to a power supply device.

일반적으로 전자기기용 전원으로 이용되는 스위칭 전원으로 대부분 커패시터 입력형의 정류 회로가 사용된다. 이러한 커패시터로 인해 펄스 형태의 입력 전류가 발생하고, 펄스 형태의 입력 전류는 각각의 전자, 정보, 통신 기기의 입력에서 동시에 발생하기 때문에 배전선에서 동 위상으로 더해져 전력 계통에 고조파 왜곡 및 상용 전원의 역률 저하를 초래한다. Generally, a capacitor input type rectifier circuit is used as a switching power source used as a power source for an electronic device. These capacitors cause pulse-like input currents, and pulse-type input currents occur simultaneously at the inputs of each electronic, information, and communication device, so they are added in phase to the power distribution line to produce harmonics in the power system and power factor .

이러한 문제를 해결하기 위해 역률 보정 기능을 가지는 부스트(boost) 형 PFC(Power Factor Corrections)의 제어회로에 대한 연구가 활발하다.In order to solve this problem, a study on a control circuit of a boost type PFC (Power Factor Correction) having a power factor correction function is actively studied.

도 1은 종래의 부스트 컨버터(Boost Converter) 타입의 전원 장치에 대한 도면이다.1 is a diagram of a conventional boost converter type power supply.

도 1을 참조하면, 종래의 전원 장치(1)는 정류기(2) 양단에 입력 전원이 연결되고, 상기 정류기(2)와 스위칭 소자(4) 사이에는 에너지 저장 소자인 인덕터(3)가 연결되고, 상기 스위칭 소자(4)와 커패시터 사이에는 다이오드가 연결되는 구조를 가진다.1, an input power source is connected to both ends of a rectifier 2, and an inductor 3, which is an energy storage element, is connected between the rectifier 2 and the switching device 4 , And a diode is connected between the switching element (4) and the capacitor.

이러한 전원 장치(1)는 입력 측의 전압을 일정 비율만큼 증폭 시켜 출력단(5)으로 출력한다. The power supply device 1 amplifies the voltage on the input side by a predetermined ratio and outputs the amplified voltage to the output stage 5.

3상 계통에서의 선간 전압과 같은 고전압이 전원 장치(1)에 인가되는 경우 출력 단(5)에는 매우 큰 고 전압이 인가된다. 따라서 출력 단의 반도체 소자의 전압 스트레스가 높아져 스위칭 소자로 FET(Field Effect Transistor) 소자 보다 IGBT(Insulated Gate Bipolar Transistor) 소자를 사용하게 된다. 따라서 상기 IGBT 소자를 사용함에 따라 낮은 스위칭 주파수를 사용해야 하는 단점이 있다. 또한 수동 소자의 사이즈 증가 및 제반 비용 상승 등 전원 장치 설계에 제약이 있다.When a high voltage such as a line-to-line voltage in the three-phase system is applied to the power supply device 1, a very large high voltage is applied to the output stage 5. Therefore, the voltage stress of the semiconductor element at the output stage is increased, and an IGBT (Insulated Gate Bipolar Transistor) element is used as a switching element rather than a FET (Field Effect Transistor) element. Therefore, there is a disadvantage that a low switching frequency must be used as the IGBT element is used. In addition, there is a limitation in the design of the power supply device, such as an increase in the size of a passive element and an increase in cost.

실시예는 전원 장치 내의 반도체 소자의 전압 스트레스를 줄이는 전원 장치를 제공한다.The embodiment provides a power supply device for reducing voltage stress of a semiconductor device in a power supply device.

실시예는 전원 장치의 내의 제1 및 제2 출력부의 출력 전압을 일정하게 제어하는 전원 장치를 제공한다.Embodiments provide a power supply that constantly controls the output voltage of the first and second output units within the power supply.

실시예는 전원 장치의 초기 구동 시 형성되는 돌입 전류의 경로를 형성하는 전원 장치를 제공한다.The embodiment provides a power supply device that forms a path of an inrush current formed at the time of initial operation of the power supply device.

실시예에 따른 전원 장치는 교류 전압을 제1 전압으로 정류하는 정류부, 그리고 상기 정류부로부터 상기 제1 전압을 받아 승압하고, 상기 승압된 전압을 분배하여 제2 전압 및 제3 전압으로 출력하는 증폭부 및 상기 증폭부를 경유하는 돌입 전류의 경로를 제공하는 돌입 전류 경로부를 포함하는 전원 장치.The power supply unit according to the embodiment includes a rectifying unit for rectifying an AC voltage to a first voltage, a boosting unit for boosting the voltage by receiving the first voltage from the rectifying unit, and outputting the boosted voltage as a second voltage and a third voltage, And an inrush current path portion providing a path of an inrush current via the amplifying portion.

실시예에 따른 전원 장치에서 상기 증폭부는 상기 제1 전압을 받아 증폭하여 상기 제2 전압을 출력하는 제1 증폭부, 상기 제1 전압을 받아 증폭하여 상기 제3 전압을 출력하는 제2 증폭부, 및 상기 제1 및 제2 증폭부 사이에 연결된 상기 돌입 전류 경로부와 인덕터를 포함하는 전원 장치. In the power supply apparatus according to the embodiment, the amplifying unit may include a first amplifying unit receiving the first voltage and outputting the second voltage, a second amplifying unit amplifying the first voltage and outputting the third voltage, And an inrush current path portion connected between the first and second amplifying portions and an inductor.

실시예에 따른 전원 장치에서 상기 제1 증폭부는 제1 및 제2 노드 사이에 연결된 상기 제1 스위칭 소자 및 제1 출력부를 포함하고, 상기 제2 증폭부는 제3 및 제4 노드 사이에 연결된 상기 제2 스위칭 소자 및 제2 출력부를 포함하는 전원 장치.In the power supply apparatus according to the embodiment, the first amplifying unit includes the first switching unit and the first output unit connected between the first and second nodes, and the second amplifying unit includes the first switching unit and the second output unit, 2 switching element and a second output.

실시예에 따른 전원 장치에서 상기 제1 출력부는 제1 다이오드 및 제1 커패시터-저항부를 포함하고, 상기 제2 출력부는 제2 다이오드 및 제2 커패시터-저항부를 포함하는 전원 장치.In a power supply apparatus according to an embodiment, the first output unit includes a first diode and a first capacitor-resistor unit, and the second output unit includes a second diode and a second capacitor-resistor unit.

실시예에 따른 전원 장치에서 상기 제1 및 제2 커패시터-저항부에 포함된 커패시터와 저항은 서로 병렬 연결되고, 상기 제1 다이오드는 상기 제2 노드 및 제5 노드 사이에 연결되고, 상기 제2 다이오드는 상기 제3 노드 및 제6 노드 사이에 연결되고, 상기 제1 커패시터-저항부는 상기 제1 및 제5 노드 사이에 연결되고, 상기 제2 커패시터-저항부는 상기 제4 및 제6 노드 사이에 연결되며, 상기 인덕터는 상기 제2 및 제3 노드 사이에 연결되는 전원 장치.In the power supply device according to the embodiment, the capacitors and the resistors included in the first and second capacitor-resistor portions are connected in parallel to each other, the first diode is connected between the second node and the fifth node, A diode is connected between the third node and the sixth node, the first capacitor-resistor portion is connected between the first and fifth nodes, and the second capacitor-resistor portion is connected between the fourth and sixth nodes And the inductor is connected between the second and third nodes.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는, 일단이 상기 제1 다이오드와 연결되고, 타단이 상기 제2 다이오드와 연결되는 전원 장치.In the power supply apparatus according to the embodiment, the inrush current path unit has one end connected to the first diode and the other end connected to the second diode.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는 제3 다이오드인 전원 장치.In a power supply apparatus according to an embodiment, the inrush current path portion is a third diode.

실시예에 따른 전원 장치에서 상기 제3 다이오드는 상기 제5 및 제6 노드 사이에 연결되는 전원 장치.Wherein the third diode in the power supply device according to the embodiment is connected between the fifth and sixth nodes.

실시예에 따른 전원 장치에서 상기 제3 다이오드는 애노드 단자가 상기 제1 다이오드의 애노드 단자에 연결되며, 캐소드 단자가 상기 제2 다이오드의 캐소드 단자에 연결되는 전원 장치.In the power supply apparatus according to the embodiment, the third diode has an anode terminal connected to the anode terminal of the first diode, and a cathode terminal connected to the cathode terminal of the second diode.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는 돌입 전류 제어 다이오드 및 돌입 전류 제어 저항을 포함하는 전원 장치.In a power supply apparatus according to an embodiment, the inrush current path portion includes an inrush current control diode and an inrush current control resistor.

실시예에 따른 전원 장치에서 상기 돌입 전류 경로부는 상기 제5 및 제6 노드 사이에 연결되며, 상기 돌입 전류 제어 다이오드 및 돌입 전류 제어 저항은 서로 직렬 연결되는 전원 장치.In the power supply apparatus according to the embodiment, the rush current path portion is connected between the fifth and sixth nodes, and the rush current control diode and the inrush current control resistor are connected in series with each other.

실시예에 따른 전원 장치에서 전원 장치의 초기 구동 시, 돌입 전류는 상기 제1 커패시터, 상기 돌입 전류 방지부 및 제2 커패시터를 경유하여 흐르는 전원 장치.In the power supply apparatus according to the embodiment, when the power supply apparatus is initially driven, an inrush current flows through the first capacitor, the inrush current preventing unit, and the second capacitor.

실시예에 따른 전원 장치에서 상기 제2 및 제3 전압은 서로 동일한 전원 장치.In the power supply apparatus according to the embodiment, the second and third voltages are equal to each other.

실시예에 따른 전원 장치에서 상기 제1 및 제2 스위칭 소자는 동시에 턴-온(Turn-On)되고 동시에 턴-오프(Turn-Off)되는 전원 장치.In the power supply apparatus according to the embodiment, the first and second switching elements are simultaneously turned on and turned off.

실시예에 따른 전원 장치에서 상기 제1 스위칭 소자는 제1 시점에 턴-오프되고,In the power supply apparatus according to the embodiment, the first switching element is turned off at a first time point,

상기 제2 스위칭 소자는 제2 시점에 턴-오프되며, 상기 제1 전압이 상기 제2 전압보다 큰 값을 가지는 경우, 상기 제1 시점은 제2 시점 이후에 도래하는 전원 장치.The second switching element is turned off at a second time point and the first time point arrives after a second time point when the first voltage has a value larger than the second voltage.

실시예에 따른 전원 장치에서 상기 제1 및 제2 스위칭 소자는 동시에 턴-온되는 전원 장치.Wherein the first and second switching elements are simultaneously turned on in the power supply apparatus according to the embodiment.

실시예에 따르면 에너지 저장 소자를 공유하는 제1 및 제2 증폭부를 구비한 전원 장치를 이용하여 반도체 소자의 전압 스트레스를 줄일 수 있다. 그리고 상기 제1 및 제2 증폭부의 증폭 비율을 개별적으로 조절하여 상기 제1 및 제2 증폭부에 출력되는 출력 전압을 일정하게 유지할 수 있다. 또한 전원 장치의 초기 구동 시 상기 제1 및 제2 증폭부에 형성되는 돌입 전류의 경로를 형성하여 스위칭 소자 등 각종 회로 소자의 파손을 방지할 수 있다.The voltage stress of the semiconductor device can be reduced by using the power supply device including the first and second amplifying units sharing the energy storage device. The first and second amplifying units may individually adjust amplification ratios to maintain the output voltages of the first and second amplifying units constant. In addition, it is possible to prevent breakage of various circuit elements such as a switching element by forming an inrush current path formed in the first and second amplifying units when the power source apparatus is initially driven.

도 1은 종래의 부스트 컨버터(Boost Converter) 타입의 전원 장치에 대한 도면
도 2는 본 발명의 실시예에 따른 전원 장치(1000)의 블록도
도 3a 및 3b는 본 발명의 실시예에 따른 전원 장치를 나타낸 도면
도 4는 본 발명의 제1 실시예에 따른 전원 장치의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면
도 5는 본 발명의 제1 실시예에 따른 전원 장치의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면
도 6은 본 발명의 제1 실시예에 따른 전원 장치의 제1 스위칭 소자(Qs)가 턴-오프 되고, 제2 스위칭 소자(Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면
도 7은 본 발명의 제1 실시예에 따른 전원 장치의 제1 스위칭 소자(Qs)가 턴-온 되고, 제2 스위칭 소자(Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면
도 8은 본 발명의 제2 실시예에 따른 전원 장치를 나타낸 도면
도 9는 본 발명의 제2 실시예에 따른 전원 장치의 제어부를 나타낸 도면
도 10은 본 발명의 제2 실시예에 따른 전원 장치의 아날로그 제어부를 나타낸 도면
도 11은 제1 및 제2 듀얼 피드백부의 회로도를 나타낸 도면이다.
도 12 및 13은 본 발명의 실시예에 따른 전원 장치 및 상기 전원 장치를 구동하기 위한 제어부의 회로도
도 14는 본 발명의 실시예에 따른 전원 장치의 시뮬레이션 결과를 나타낸 도면
1 is a diagram of a conventional boost converter type power supply device
2 is a block diagram of a power supply apparatus 1000 according to an embodiment of the present invention.
Figures 3a and 3b show a power supply device according to an embodiment of the present invention;
4 is a diagram illustrating an operation method when the first and second switching elements Qs and Qm of the power supply device according to the first embodiment of the present invention are turned on
5 is a view showing an operation method when the first and second switching elements Qs and Qm of the power supply device according to the first embodiment of the present invention are turned off
6 is a diagram illustrating an operation method when the first switching device Qs of the power supply device according to the first embodiment of the present invention is turned off and the second switching device Qm is turned on
7 is a diagram illustrating an operation method when the first switching device Qs of the power supply device according to the first embodiment of the present invention is turned on and the second switching device Qm is turned off
8 is a view showing a power supply device according to a second embodiment of the present invention
9 is a view showing a control unit of a power supply apparatus according to a second embodiment of the present invention
10 is a diagram showing an analog control unit of a power supply device according to a second embodiment of the present invention;
11 is a circuit diagram of the first and second dual feedback units.
12 and 13 are circuit diagrams of a power supply device according to an embodiment of the present invention and a control section for driving the power supply device
14 is a diagram showing a simulation result of a power supply device according to an embodiment of the present invention

이하, 본 발명의 실시예에 의한 전원 장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. Hereinafter, a power supply device according to an embodiment of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms.

도 2는 본 발명의 실시예에 따른 전원 장치(1000)의 블록도이고, 도 3a 및 3b는 본 발명의 실시예에 따른 전원 장치(1000)를 나타낸 도면이다.FIG. 2 is a block diagram of a power supply apparatus 1000 according to an embodiment of the present invention, and FIGS. 3A and 3B illustrate a power supply apparatus 1000 according to an embodiment of the present invention.

본 발명의 실시예에 따른 전원 장치(1000)는 특히 입력 전압보다 높은 출력 전압, 즉 전력 승압을 필요로 하는 시스템에서 사용될 수 있다. The power supply apparatus 1000 according to the embodiment of the present invention can be used in a system that requires an output voltage higher than the input voltage, that is, a power boost.

예를 들어 배터리, 솔라 패널(Solar panel), 정류기 및 직류 생성 장치 등에서 사용될 수 있으며, LED패널의 전압 공급 장치로 사용되거나, LCD 패널의 게이트 드라이브 전압 승압용 장치로 사용될 수 있으나 이에 한정되는 것은 아니다.For example, it can be used in a battery, a solar panel, a rectifier and a direct current generating device, and can be used as a voltage supply device for an LED panel or as an apparatus for boosting a gate drive voltage of an LCD panel .

도 2, 3a 및 3b를 참조하면, 본 발명의 실시예에 따른 전원 장치(1000)는 정류부(10)를 포함하는 전원부(11), 제1 및 제2 증폭부(20, 30), 에너지 저장 소자인 인덕터(40) 및 돌입 전류 경로부(60)를 포함할 수 있다.2, 3A and 3B, a power supply apparatus 1000 according to an embodiment of the present invention includes a power supply unit 11 including a rectifying unit 10, first and second amplifying units 20 and 30, An inductor 40 and an inrush current path portion 60, which are elements.

정류부(10)는 입력 교류 전원을 인가 받아 정류하여 출력한다. 상기 정류부(10)는 브릿지 정류기일 수 있으며, 제1 내지 제4 다이오드(D1~D4)를 포함할 수 있다. The rectifier (10) receives the input AC power and rectifies it and outputs it. The rectifying unit 10 may be a bridge rectifier and may include first to fourth diodes D1 to D4.

상기 정류부(10)는 제1 및 제2 노드로 입력 교류 전원을 인가 받아 정류하여 제3 노드 및 제4 노드로 출력할 수 있다.The rectifying unit 10 may rectify the input AC power to the first and second nodes and output the rectified current to the third node and the fourth node.

상기 정류부(10)의 제1 내지 제4 다이오드(D1~D4)의 연결관계를 설명한다.The connection relationship of the first to fourth diodes D1 to D4 of the rectifying unit 10 will be described.

상기 제1 내지 제4 다이오드(D1~D4)의 P영역에 연결된 전극인 애노드(anode)와 N영역에 연결된 전극인 캐소드(cathode)를 포함한다. And an anode connected to the P region of the first through fourth diodes D1 through D4 and a cathode connected to the N region.

상기 제1 다이오드(D1)의 애노드 단자는 제1 노드(N1)에 연결되고, 캐소드 단자는 제3 노드(N3)에 연결된다. The anode terminal of the first diode D1 is connected to the first node N1, and the cathode terminal is connected to the third node N3.

상기 제2 다이오드(D2)의 애노드 단자는 제4 노드(N4)에 연결되고, 캐소드 단자는 제2 노드(N2)에 연결된다.The anode terminal of the second diode D2 is connected to the fourth node N4, and the cathode terminal is connected to the second node N2.

상기 제3 다이오드(D3)의 애노드 단자는 제2 노드(N2)에 연결되고, 캐소드 단자는 제3 노드(N3)에 연결된다.The anode terminal of the third diode D3 is connected to the second node N2, and the cathode terminal is connected to the third node N3.

상기 제4 다이오드(D4)의 애노드 단자는 제4 노드(N4)에 연결되고, 캐소드 단자는 제2 노드(N2)에 연결된다. The anode terminal of the fourth diode D4 is connected to the fourth node N4, and the cathode terminal is connected to the second node N2.

제1 및 제2 스위칭 소자(Qs, Qm)의 동작에 동기되는 에너지 저장 소자인 인덕터(40)는 에너지를 축적하고, 이 축적한 에너지를 제1 및 제2 증폭부(20, 30)로 공급하는 동작을 반복할 수 있다.The inductor 40, which is an energy storage element synchronized with the operation of the first and second switching elements Qs and Qm, accumulates energy and supplies the accumulated energy to the first and second amplifying units 20 and 30 Can be repeated.

제1 및 제2 증폭부(20, 30)는 인덕터(40)와 동기화되고 입력 전압을 증폭하여 출력할 수 있다. The first and second amplifying units 20 and 30 are synchronized with the inductor 40 and can amplify and output the input voltage.

제1 증폭부(20), 제2 증폭부(30) 및 인덕터(40)는 서로 직렬 연결될 수 있다. 도면 상으로 인덕터(40)가 제1 증폭부(20) 및 제2 증폭부(30) 사이에 배치되고 있으나 이에 한정되는 것은 아니다. The first amplifier 20, the second amplifier 30, and the inductor 40 may be connected in series with each other. The inductor 40 is disposed between the first amplifying unit 20 and the second amplifying unit 30, but the present invention is not limited thereto.

인덕터(40), 제1 증폭부(20) 및 제2 증폭부(30) 순으로 직렬 배치되거나, 제1 증폭부(20), 제2 증폭부(30) 및 인덕터(40) 순으로 직렬 배치될 수 있다. The inductor 40, the first amplifying unit 20 and the second amplifying unit 30 are arranged in series in this order or the first amplifying unit 20, the second amplifying unit 30 and the inductor 40 are arranged in series .

돌입 전류 경로부(60)는 전원 장치(1000)의 초기 구동 시 발생될 수 있는 돌입 전류(Inrush-Current)가 흐르는 경로를 제공하여, 돌입 전류의 경로 상에 존재하는 반도체 소자로서 전류 정격이 높은 소자를 적용해야만 하는 문제를 해결할 수 있다.The inrush current path unit 60 provides a path through which an inrush current that may be generated at the time of initial operation of the power supply apparatus 1000 flows so that the current flowing through the inrush current path unit 60 It is possible to solve the problem that the device must be applied.

돌입 전류 경로부(60)는 제1 증폭부(20)와 제2 증폭부(30) 사이에 연결될 수 있다.The inrush current path unit 60 may be connected between the first amplifying unit 20 and the second amplifying unit 30.

상기 제1 및 제2 증폭부(20, 30)는 도3a과 같은 회로 구성을 가질 수 있다.The first and second amplifying units 20 and 30 may have a circuit configuration as shown in FIG. 3A.

이하 제5 노드(N5)는 제6 노드(N6) 및 제7 노드(N7)의 슈퍼노드(SuperNode)라고 정의한다.Hereinafter, the fifth node N5 is defined as a super node of the sixth node N6 and seventh node N7.

상기 제1 증폭부(20)는 제 3노드(N3) 및 제5 노드(N5) 사이에 연결될 수 있다. The first amplifying unit 20 may be connected between the third node N3 and the fifth node N5.

제2 증폭부(30)는 제5 노드(N5) 및 제4 노드(N4) 사이에 연결될 수 있다. 따라서 상기 제1 및 제2 증폭부(20, 30)는 서로 직렬 연결일 수 있다.The second amplifying unit 30 may be connected between the fifth node N5 and the fourth node N4. Therefore, the first and second amplifying units 20 and 30 may be connected in series with each other.

상기 제6 노드(N6) 및 제7 노드(N7) 사이에는 인덕터(40)가 연결될 수 있다. An inductor 40 may be connected between the sixth node N6 and the seventh node N7.

상기 인덕터(40)의 위치는 전술한 바에 한정되는 것은 아니다. The position of the inductor 40 is not limited to that described above.

정류기(10)와 제1 증폭부(20) 사이의 제3 노드(N3) 상에 연결될 수 있고, 상기 정류기(10)와 제2 증폭부(30) 사이의 제4 노드(N4) 상에 연결될 수도 있다. 따라서 상기 정류기(10)와 제1 및 제2 증폭부(20, 30) 및 인덕터(40)는 서로 직렬 연결일 수 있다.Can be connected on the third node N3 between the rectifier 10 and the first amplifying part 20 and connected on the fourth node N4 between the rectifier 10 and the second amplifying part 30 It is possible. Therefore, the rectifier 10, the first and second amplifying units 20 and 30, and the inductor 40 may be connected in series with each other.

상기 제1 증폭부(20)는 제1 스위칭 소자(Qs) 및 이와 병렬 연결인 제1 출력부(21)를 포함할 수 있다. The first amplification unit 20 may include a first switching device Qs and a first output unit 21 connected in parallel with the first switching device Qs.

상기 제2 증폭부(30)는 제2 스위칭 소자(Qm) 및 이와 병렬 연결인 제2 출력부(31)를 포함할 수 있다.The second amplifying unit 30 may include a second switching unit Qm and a second output unit 31 connected in parallel with the second switching unit Qm.

상기 제1 출력부(21)는 제1 커패시터(22), 제1 저항(23) 및 제1 출력부 다이오드(24)를 포함할 수 있다. The first output portion 21 may include a first capacitor 22, a first resistor 23, and a first output portion diode 24.

상기 제1 커패시터(22)와 제1 저항(23)은 서로 병렬 연결될 수 있으며, 이들과 직렬로 상기 제1 출력부 다이오드(24)가 연결될 수 있다. The first capacitor 22 and the first resistor 23 may be connected in parallel to each other, and the first output sub-diode 24 may be connected to the first capacitor 22 and the first resistor 23 in series.

도면 3a상으로는 제1 출력부 다이오드(24)가 제5 노드(N5)와 제8 노드(N8)사이에 연결되어 있지만 이에 한정되는 것은 아니고 상기 제1 출력부 다이오드(24)가 제1 스위칭 소자(Qs)와 제1 커패시터(22) 사이에서 순방향으로 제3 노드(N3) 상에 연결될 수 있다.3A, the first output sub-diode 24 is connected between the fifth node N5 and the eighth node N8, but the present invention is not limited thereto. The first output sub-diode 24 may be connected to the first switching sub- Qs and the first capacitor 22 on the third node N3 in the forward direction.

상기 제2 출력부(31)는 제2 커패시터(32), 제2 저항(33) 및 제2 출력부 다이오드(34)를 포함할 수 있다.  The second output portion 31 may include a second capacitor 32, a second resistor 33, and a second output portion diode 34.

상기 제2 커패시터(32)와 제2 저항(33)은 서로 병렬 연결될 수 있고, 이들과 직렬로 상기 제2 출력부 다이오드(34)가 연결될 수 있다. The second capacitor 32 and the second resistor 33 may be connected in parallel with each other, and the second output sub-diode 34 may be connected in series with the second capacitor 32 and the second resistor 33.

도면 상으로는 제2 출력부 다이오드(34)가 제5 노드(N5)와 제9 노드(N9)사이에 연결되어 있지만 이에 한정되는 것은 아니다. In the drawing, the second output unit diode 34 is connected between the fifth node N5 and the ninth node N9, but is not limited thereto.

상기 제2 출력부 다이오드(34)는 제2 스위칭 소자(Qm)와 제2 커패시터(32) 사이에서 순방향으로 제4 노드(N4) 상에 연결될 수 있다.The second output sub-diode 34 may be connected on the fourth node N4 between the second switching device Qm and the second capacitor 32 in the forward direction.

도면 3a를 참조하면, 상기 돌입 전류 경로부(60)는 제1 커패시터(22)와 제1 출력부 다이오드(24)가 연결되는 제10 노드(N10)와 제2 커패시터(32)와 제2 출력부 다이오드(34)가 연결되는 제11 노드(N11) 사이에 연결될 수 있다. 3A, the inrush current path unit 60 includes a tenth node N10, a second capacitor 32, and a second output node N10 to which the first capacitor 22 and the first output sub- And an eleventh node N11 to which the subdiode 34 is connected.

돌입 전류 경로부(60)는 다이오드로 구성될 수 있고, 상기 돌입 전류 경로부(60)의 애노드 단자는 상기 제1 출력부 다이오드(24)의 애노드 단자에 연결되며, 상기 돌입 전류 경로부(60)의 캐소드 단자는 상기 제2 출력부 다이오드(34)의 캐소드 단자와 연결될 수 있다.The inrush current path portion 60 may be composed of a diode and the anode terminal of the inrush current path portion 60 is connected to the anode terminal of the first output side diode 24 and the inrush current path portion 60 May be connected to the cathode terminal of the second output-side diode 34. The cathode terminal of the second output-

전원 장치(1000)의 초기 구동 시 제1 및 제2 커패시터(22, 32)의 양단 전압은 0V가 된다. 따라서 상기 제1 및 제2 커패시터(22, 32)는 순간적으로 단락회로처럼 동작한다. The voltage across the first and second capacitors 22 and 32 becomes 0 V when the power supply apparatus 1000 is initially driven. Therefore, the first and second capacitors 22 and 32 instantaneously operate as a short circuit.

최초 입력 전원(Vi)이 전원 장치(1000)에 인가되는 경우 순간 단락회로처럼 동작하는 제1 커패시터(22)및 제2 커패시터(32)로 큰 충전 전류가 흐를 수 있다. 특히 상기 입력 전원(Vi)의 전압이 최대이며 위상이 90도가 되는 경우 돌입 전류는 최댓값을 가질 수 있다. A large charge current can flow through the first capacitor 22 and the second capacitor 32, which act like an instantaneous short circuit when the initial input power Vi is applied to the power supply 1000. [ In particular, when the voltage of the input power source Vi is the maximum and the phase is 90 degrees, the inrush current may have the maximum value.

전원 장치(1000)의 초기 구동 시 돌입 전류는 제1 커패시터(22)를 지나 인덕터(40)가 아닌 상대적으로 임피던스가 작은 돌입 전류 경로부(60)를 경유하여 제2 커패시터(32)로 흐를 수 있다. 돌입 전류에 의하여 제1 및 제2 커패시터(22, 32)가 충전되고 상기 제1 및 제2 커패시터(22, 32)의 단자 전압이 상승하며 상기 제1 및 제2 커패시터(22, 32)의 충전 전류인 돌입 전류는 정상상태로 떨어진다. The inrush current can flow through the first capacitor 22 to the second capacitor 32 via the inrush current path portion 60 having a relatively small impedance rather than the inductor 40 have. The first and second capacitors 22 and 32 are charged by the inrush current and the terminal voltages of the first and second capacitors 22 and 32 are raised to charge the first and second capacitors 22 and 32 The inrush current, which is the current, falls to a steady state.

예를 들어 입력 전원이 피크치가 460V인 교류 전원인 경우 정류부(10)를 통과한 교류 전원의 실효치는 약 650V가 될 수 있고, 정상상태에서 제1 및 제2 출력부(21, 31) 각각이 400V 크기의 전압을 출력하는 경우, 돌입 전류 경로부(60)의 애노드 단자는 250V가 걸리고, 캐소드 단자는 400V가 걸린다. 즉 상기 돌입 전류 경로부(60)의 다이오드에 역방향 전압이 걸리므로 상기 돌입 전류 경로부(60)의 다이오드는 개방 상태로 동작할 수 있다.For example, when the input power source is an AC power source having a peak value of 460 V, the effective value of the AC power passing through the rectifying unit 10 may be about 650 V, and in a steady state, the first and second output units 21 and 31 In the case of outputting a voltage of 400V, the anode terminal of the inrush current path portion 60 takes 250V and the cathode terminal takes 400V. That is, since a reverse voltage is applied to the diode of the inrush current path unit 60, the diode of the inrush current path unit 60 can operate in the open state.

도 3b를 참조하면, 돌입 전류 경로부(60)는 돌입 전류 제어 다이오드(61) 및 돌입 전류 제어 저항(62)을 포함할 수 있다. Referring to FIG. 3B, the inrush current path portion 60 may include an inrush current control diode 61 and an inrush current control resistor 62.

상기 돌입 전류 제어 다이오드(61) 및 돌입 전류 제어 저항(62)은 서로 직렬 연결될 수 있다.The inrush current control diode 61 and the inrush current control resistor 62 may be connected in series with each other.

상기 돌입 전류 제어 다이오드(61)의 애노드 단자는 제10 노드(N10)에 연결될 수 있고, 상기 돌입 전류 제어 다이오드(61)의 캐소드 단자는 돌입 전류 제어 저항(62)의 일 단자에 연결될 수 있다. The anode terminal of the inrush current control diode 61 may be connected to the tenth node N10 and the cathode terminal of the inrush current control diode 61 may be connected to one terminal of the inrush current control resistor 62. [

상기 돌입 전류 제어 저항(62)의 타 단자는 제11 노드(N11) 상에 연결 될 수 있다.The other terminal of the inrush current control resistor 62 may be connected on the eleventh node N11.

전원 장치(1000)의 초기 구동 시 발생되는 돌입 전류는 제1 커패시터(22)와 돌입 전류 경로부(60) 및 제2 커패시터(32)를 경유하여 흐를 수 있다. An inrush current generated in the initial operation of the power supply apparatus 1000 may flow through the first capacitor 22, the inrush current path unit 60, and the second capacitor 32.

상기 돌입 전류 경로부(60) 상의 돌입 전류 제어 저항(62)은 돌입 전류의 크기를 제한할 수 있다.The rush current control resistor 62 on the rush current path portion 60 can limit the magnitude of the rush current.

한편 상기 제1 및 제2 커패시터(22, 32)는 제1 및 제2 저항(23, 33)에 공급되는 전류를 안정화 시킬 수 있고, 상기 제1 및 제2 출력부 다이오드(24, 34)는 정류 다이오드 기능을 하여 역방향 전류가 흐르지 않도록 할 수 있다.The first and second capacitors 22 and 32 can stabilize the current supplied to the first and second resistors 23 and 33 and the first and second output diodes 24 and 34 A reverse current can be prevented from flowing through the rectifying diode function.

제1 및 제2 스위칭 소자(Qs, Qm)는 인덕터(40)로부터 제1 및 제2 출력부(21, 31)로 공급되는 전류를 제어하는 역할을 한다. The first and second switching elements Qs and Qm control the current supplied from the inductor 40 to the first and second output sections 21 and 31.

즉, 제1 및 제2 스위칭 소자(Qs, Qm)는 펄스폭 변조신호(PWM)에 의해 온 또는 오프 동작을 반복함으로써, 상기 인덕터(40)로부터 상기 제1 및 제2 출력부(21, 31)로 공급되는 전류의 크기를 제어할 수 있다.That is, the first and second switching devices Qs and Qm repeatedly turn on or off by the pulse width modulation signal PWM to thereby output the first and second output portions 21 and 31 Can be controlled.

도면 상에서 제1 및 제2 스위칭 소자(Qs, Qm)는 편의상 전력용 MOSFET으로 표기되어 있을 뿐 이에 한정되는 것은 아니다. 따라서 상기 제1 및 제2 스위칭 소자(Qs, Qm)는 전력 용량에 따라 온-오프 제어 가능한 소자가 될 수 있다.Although the first and second switching elements Qs and Qm are shown as power MOSFETs for convenience, the present invention is not limited thereto. Therefore, the first and second switching elements Qs and Qm can be turned on and off according to the power capacity.

전원 장치(1000)는 입력 전압을 인가 받는다. 그리고 제1 스위칭 소자(Qs)의 동작에 따라 제1 출력부(21)로 제1 출력 전압을 발생할 수 있다. 또한 제2 스위칭 소자(Qm)의 동작에 따라 제2 출력부(31)로 제2 출력 전압을 발생할 수 있다. The power supply apparatus 1000 receives an input voltage. The first output unit 21 can generate a first output voltage according to the operation of the first switching device Qs. And the second output unit 31 can generate a second output voltage according to the operation of the second switching device Qm.

다시 말해 상기 제1 증폭부(20) 및 제2 증폭부(30)는 입력 전원부(11)로부터의 입력 전압을 n배 증폭할 수 있다. In other words, the first amplification unit 20 and the second amplification unit 30 can amplify the input voltage from the input power supply unit 11 by n times.

출력 전압이 입력 전압보다 낮은 Buck 컨버터와는 달리 실시예에 따른 전원 장치(1000)는 출력 전압이 입력 전압보다 클 수 있다. 따라서 상기 n은 1보다 큰 실수 값을 가질 수 있다. 그리고 수학식1과 같은 전압 전달비를 가질 수 있다.Unlike the Buck converter whose output voltage is lower than the input voltage, the power supply 1000 according to the embodiment may have an output voltage greater than the input voltage. Thus, n may have a real value greater than one. And can have a voltage transfer ratio as shown in Equation (1).

Figure pat00001
Figure pat00001

수학식1에서

Figure pat00002
는 입력 전압을 의미하고
Figure pat00003
는 증폭부(50)의 출력 전압을 의미한다. In Equation (1)
Figure pat00002
Means the input voltage
Figure pat00003
Means an output voltage of the amplifying unit 50.

전압전달비

Figure pat00004
와 듀티비
Figure pat00005
의 관계는
Figure pat00006
에 반비례한다. Voltage transfer ratio
Figure pat00004
And duty ratio
Figure pat00005
The relationship
Figure pat00006
.

전압전달비

Figure pat00007
는 듀티비
Figure pat00008
가 0일 때 최소인 1이되며, 듀티비
Figure pat00009
가 1일 때 최대인 무한대의 값이 된다. Voltage transfer ratio
Figure pat00007
The duty ratio
Figure pat00008
1 ", and the duty ratio
Figure pat00009
Is a maximum value of infinity when it is 1.

듀티비

Figure pat00010
를 0에서 1까지 변경시켜 증폭부(50)의 출력 전압을 제어할 수 있다.Duty ratio
Figure pat00010
The output voltage of the amplifier 50 can be controlled.

상기 제1 증폭부(20)는 입력 전압의 n1배에 해당하는 제1 출력 전압을 제1 출력부(21)로 출력할 수 있다. 그리고 상기 제2 증폭부(30)는 제2 출력부(31)로 입력 전압의 n2배에 해당하는 제2 출력 전압을 출력할 수 있다.The first amplification unit 20 may output a first output voltage corresponding to n1 times the input voltage to the first output unit 21. The second amplifying unit 30 may output a second output voltage corresponding to n2 times the input voltage to the second output unit 31.

상기 제1 증폭부(20)의 증폭비는 제1 스위칭 소자(Qs)의 스위칭 주파수에 따라서 제어될 수 있고, 상기 제2 증폭부(20)의 증폭비는 제2 스위칭 소자(Qm)의 동작에 따라 제어될 수 있다.The amplification ratio of the first amplifying part 20 can be controlled according to the switching frequency of the first switching device Qs and the amplification ratio of the second amplifying part 20 can be controlled by the operation of the second switching device Qm . ≪ / RTI >

증폭부(50)의 증폭비와 상기 증폭부(50)를 구성하는 제1 및 제2 증폭부(20, 30)의 증폭비는 수학식2과 같은 관계가 성립한다.The amplification ratio of the amplification unit 50 and the amplification ratio of the first and second amplification units 20 and 30 constituting the amplification unit 50 satisfy the relationship shown in Equation (2).

Figure pat00011
Figure pat00011

즉 증폭부(50)는 입력 전압을 n배 증폭할 수 있다. 이렇게 증폭 전압은 제1 증폭부(20)에 의하여 n1배 증폭된 입력 전압과 제2 증폭부(30)에 의하여 n2배 증폭된 입력 전압의 합과 같다. That is, the amplifier 50 can amplify the input voltage n times. The amplification voltage is equal to the sum of the input voltage amplified n1 times by the first amplifier 20 and the input voltage amplified n2 times by the second amplifier 30.

상기 n1 및 n2는 서로 동일한 값을 가지거나 상이한 값을 가질 수 있다.N1 and n2 may have the same value or may have different values.

상기 n1 및 n2가 동일한 값을 가지는 경우에는 제1 및 제2 증폭부(20, 30) 각각에서 입력 전압의 증폭 정도가 동일하다. 따라서 제1 및 제2 출력부(21, 31)로부터 동일한 출력 전압을 얻을 수 있다.If n1 and n2 have the same value, the degree of amplification of the input voltage in each of the first and second amplifying units 20 and 30 is the same. Therefore, the same output voltage can be obtained from the first and second output sections 21 and 31.

상기 n1 및 n2가 서로 상이한 값을 가지는 경우에는 제1 및 제2 증폭부(20, 30) 각각에서 입력 전압의 증폭 정도가 다르다. 따라서 제1 및 제2 출력부(21, 31)로부터 서로 상이한 출력 전압을 얻을 수 있다.When n1 and n2 are different from each other, the degree of amplification of the input voltage in the first and second amplifying units 20 and 30 is different. Therefore, output voltages different from each other can be obtained from the first and second output sections 21 and 31. [

이하에서는 도면 4 내지 7을 통해서 본 발명 제1 실시예에 따른 전원 장치(1000)의 동작 방식을 설명한다. 다만 설명의 편의를 위하여 각 소자는 이상적인 특성에 가까운 것으로 전제하고 설명한다.Hereinafter, an operation method of the power supply apparatus 1000 according to the first embodiment of the present invention will be described with reference to FIGS. However, for convenience of explanation, it is assumed that each device is close to an ideal characteristic.

제1 및 제2 스위칭 소자(Qs, Qm)의 동작 방식에 따라서 4가지 동작모드를 가질 수 있다.  And may have four operation modes depending on the operation mode of the first and second switching elements Qs and Qm.

제1 및 제2 스위칭 소자(Qs, Qm)의 온 오프에 의해 제1 및 제2 출력부(21, 31)의 출력 전압을 제어할 수 있다. The output voltages of the first and second output sections 21 and 31 can be controlled by turning on and off the first and second switching elements Qs and Qm.

도 4는 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면이다. 4 is a diagram illustrating an operation method when the first and second switching elements Qs and Qm of the power supply apparatus 1000 according to the first embodiment of the present invention are turned on.

도 4를 참조하면, 제1 동작 모드에서 제1 및 제2 스위칭 소자(Qs, Qm)가 동시에 턴-온된다. 이 경우 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 걸리는 전압은 0V가 될 수 있다. 그리고 제1 및 제2 스위칭 소자(Qs, Qm)에 흐르는 전류는 인덕터(40)에 흐르는 전류가 될 수 있다. Referring to FIG. 4, in the first operation mode, the first and second switching elements Qs and Qm are simultaneously turned on. In this case, the voltage applied to the first and second switching elements Qs and Qm may be 0V. The current flowing in the first and second switching elements Qs and Qm may be a current flowing in the inductor 40. [

제1 및 제2 출력부 다이오드(24, 34)에 흐르는 전류는 0A가 된다. 그리고 상기 제1 및 제2 출력부 다이오드(24, 34) 각각에는 입력 전압의 분배 전압이 인가 된다. The currents flowing through the first and second output side diodes 24 and 34 become 0A. A divided voltage of the input voltage is applied to the first and second output diodes 24 and 34, respectively.

인덕터(40)에는 정류된 입력 전압이 인가되고 상기 인덕터(40)에 흐르는 전류는 증가한다.The rectified input voltage is applied to the inductor 40 and the current flowing in the inductor 40 increases.

도 5는 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면이다.5 is a diagram illustrating an operation method when the first and second switching elements Qs and Qm of the power supply apparatus 1000 according to the first embodiment of the present invention are turned off.

도 5를 참조하면, 제2 동작 모드에서 제1 및 제2 스위칭 소자(Qs, Qm)가 동시에 턴 오프된다. 이 경우 상기 제1 및 제2 스위칭 소자(Qs, Qm)에는 입력 전압이 전압 분배되어 걸리게 된다. 그리고 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 흐르는 전류는 0 A가된다. Referring to FIG. 5, in the second operation mode, the first and second switching elements Qs and Qm are simultaneously turned off. In this case, the first and second switching devices Qs and Qm are divided into the input voltages. The current flowing through the first and second switching elements Qs and Qm is 0 A.

제1 및 제2 출력부 다이오드(24, 34)는 온 되므로 상기 제1 및 제2 출력부 다이오드(24, 34)에 걸리는 전압은 0V가 된다. 그리고 상기 제1 및 제2 출력부 다이오드(24, 34)에 흐르는 전류는 인덕터(40)에 흐르는 전류가 된다. Since the first and second output diodes 24 and 34 are turned on, the voltage applied to the first and second output diodes 24 and 34 becomes 0V. The current flowing in the first and second output diodes 24 and 34 becomes a current flowing in the inductor 40.

상기 인덕터(40)에 인가되는 전압은 입력 전압에서 제1 출력부(21)의 전압과 제2 출력부(31)의 전압을 뺀 전압이 되므로 음의 전압이 걸리게 된다. 따라서 상기 인덕터(40)에 흐르는 전류는 감소하게 된다. The voltage applied to the inductor 40 becomes a voltage obtained by subtracting the voltage of the first output unit 21 and the voltage of the second output unit 31 from the input voltage, so that a negative voltage is applied. Therefore, the current flowing in the inductor 40 is reduced.

이하 제1 및 제2 동작 모드가 교번하는 경우를 설명한다.Hereinafter, a case where the first and second operation modes alternate will be described.

제1 동작 모드 시 인덕터(40)에 흐르는 전류는 증가한다. 이 때 전원장치(1000)가 제2 동작 모드로 들어가는 경우 상기 인덕터(40)에 흐르는 전류를 유지하기 위하여 상기 인덕터(40) 양단 전압이 높아진다. 그리고 제1 및 제2 출력부(21, 31) 상에 전류가 흐르게 된다. 그리고 상기 인덕터(40) 전류가 점점 감소하는 중에 다시 제1 동작 모드로 전환 시 상기 제1 및 제2 스위칭 소자(Qs, Qm)가 턴-온되어 상기 인덕터(40)에 흐르는 전류는 증가한다. The current flowing in the inductor 40 increases in the first operation mode. At this time, when the power supply apparatus 1000 enters the second operation mode, the voltage across the inductor 40 is increased to maintain the current flowing through the inductor 40. Then, a current flows on the first and second output portions 21 and 31. When the current in the inductor 40 is gradually reduced, the first and second switching elements Qs and Qm are turned on when the mode is switched to the first operation mode, so that the current flowing in the inductor 40 increases.

전술한 바와 같이 상기 제1 및 제2 스위칭 소자가 동시에 턴-온 및 턴-오프 되어 제1 및 제2 동작 모드가 반복할 때, 즉 제1 및 제2 스위칭 소자(Qs, Qm)의 온/오프 비율은 제1 및 제2 출력부(21, 31)의 출력 전압을 감지하여 결정하게 된다. 따라서 일정한 제1 및 제2 출력 전압을 얻을 수 있다. 또한 입력 전압이 증폭되고, 상기 증폭된 전압은 제1 및 제2 출력부(21, 31)에 균등하게 전압 분배될 수 있다.When the first and second operation modes are repeated, that is, the on / off states of the first and second switching elements Qs and Qm are turned on and off as the first and second switching elements are simultaneously turned on and off as described above, Off ratio is determined by sensing the output voltage of the first and second output units 21 and 31. [ Therefore, constant first and second output voltages can be obtained. Also, the input voltage is amplified, and the amplified voltage can be equally divided in voltage to the first and second output portions 21 and 31.

입력전압이 제1 및 제2 출력부(21, 31)에 전달되는 전압 전달 비에 관한 식은 다음과 같은 수학식 3을 충족한다. The equation relating to the voltage transfer ratio at which the input voltage is transmitted to the first and second output sections 21 and 31 satisfies the following equation (3).

Figure pat00012
Figure pat00012

이 때, 듀티비 D를 0에서 1사이 범위 내에서 변경함으로써 제1 및 제2 출력부(21, 31)의 전압을 조절할 수 있다.At this time, the voltages of the first and second output sections 21 and 31 can be adjusted by changing the duty ratio D within the range from 0 to 1. [

전술한 바와 같이 본 발명의 전원 장치(1000)에 따르면 입력 전압을 증폭하여 증폭된 전압을 제1 및 제2 출력부(21, 31)에 분배하여 인가한다. 따라서 회로 소자의 전압 스트레스가 감소된다. 따라서 스위칭 소자로서 IGBT뿐만 아니라 FET소자를 이용할 수가 있다. As described above, according to the power supply apparatus 1000 of the present invention, the amplified voltage is amplified and distributed to the first and second output units 21 and 31 and applied. Thus, the voltage stress of the circuit element is reduced. Therefore, an FET device as well as an IGBT can be used as a switching device.

즉, 본 발명에 적용될 부품 소자의 선택의 제한이 완화되어 각종 소자의 사이즈나 비용 증가 등을 회피할 수 있도록 설계 가능성을 높여준다.That is, restrictions on selection of parts to be applied to the present invention are alleviated, thereby enhancing the design possibility so as to avoid the size and cost increase of various devices.

각종 소자의 전압 스트레스를 낮추는 효과뿐만 아니라 출력부를 두 개로 분할 구동함으로써 각 출력부 서로 다른 기능을 가지는 회로 측에 각각 전력을 전달할 수 있다. 이로써 본 발명의 실시예에 따른 전원 장치(1000)는 하나의 전력 공급원을 이용하여 복수의 전력 공급원을 제공할 수 있는 이점을 가지고 이를 통해 회로 전체의 사이즈 축소 및 비용 절감 등의 효과를 가질 수 있다.Not only the effect of lowering the voltage stress of the various devices but also the power can be transmitted to the circuit side having different functions for each output part by dividing the output part into two parts. Thus, the power supply apparatus 1000 according to the embodiment of the present invention has an advantage that it can provide a plurality of power supply sources using one power supply source, thereby reducing the size of the entire circuit and reducing the cost thereof .

전술한 바에 의하면 제1 및 제2 스위칭 소자(Qs, Qm)는 동시에 턴온되고, 동시에 턴 오프되는 것으로 설명되어 있으나 이에 한정되는 것은 아니다. According to the above description, the first and second switching elements Qs and Qm are simultaneously turned on and turned off simultaneously, but the present invention is not limited thereto.

전원 장치(1000)가 사용되는 제품에 따라서 서로 다른 전압을 가지는 두 개의 출력부가 필요할 수 있다. 따라서 이 경우는 상기 제1 및 제2 스위칭 소자(Qs, Qm)를 개별적으로 구동시킬 수 있다. 즉, 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 인가되는 PWM 신호를 개별적으로 공급하여 상기 제1 및 제2 스위칭 소자(Qs, Qm)를 개별적 제어할 수 있다. 그리하여 제1 및 제2 출력부(21, 31)에 서로 상이한 전압이 출력되도록 할 수 있다.Depending on the product in which the power supply apparatus 1000 is used, two output units having different voltages may be required. Therefore, in this case, the first and second switching elements Qs and Qm can be driven individually. That is, the PWM signals applied to the first and second switching devices Qs and Qm may be individually supplied to individually control the first and second switching devices Qs and Qm. Thus, voltages different from each other can be output to the first and second output units 21 and 31.

도 6은 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 스위칭 소자(Qs)가 턴-오프 되고, 제2 스위칭 소자(Qm)가 턴-온 되는 경우의 동작 방식을 나타낸 도면이다.6 is a diagram illustrating an operation method when the first switching device Qs of the power supply apparatus 1000 according to the first embodiment of the present invention is turned off and the second switching device Qm is turned on to be.

도 6을 참조하면, 제3 동작모드에 의하여 제1 스위칭 소자(Qs)는 턴 오프되고, 동시에 제2 스위칭 소자(Qm)는 턴 온 될 수 있다. Referring to FIG. 6, the first switching device Qs may be turned off by the third operation mode, and the second switching device Qm may be turned on at the same time.

상기 제1 스위칭 소자(Qs)가 턴 오프되고, 제2 스위칭 소자(Qm)가 턴 온되는 경우, 상기 제1 스위칭 소자(Qs)에 걸리는 전압은 0V가 되고 흐르는 전류는 인덕터(40)에 흐르는 전류가 된다. 그리고 상기 제2 스위칭 소자(Qm)에는 입력 전압이 증폭되어 걸리게 되고 흐르는 전류는 0A가 된다. 또한 상기 인덕터(40)에는 입력전압과 제2 스위칭 소자(Qm)에 걸리는 전압의 차 전압이 걸리게 되고, 상기 차 전압은 음의 전압이 되면서 상기 인덕터(40)에 흐르는 전류는 감소하게 된다. When the first switching device Qs is turned off and the second switching device Qm is turned on, the voltage applied to the first switching device Qs becomes 0 V and the current flowing in the inductor 40 Current. The input voltage is amplified in the second switching device Qm, and the current is 0A. Also, the difference voltage between the input voltage and the voltage applied to the second switching device Qm is applied to the inductor 40, and the difference voltage becomes a negative voltage, so that the current flowing in the inductor 40 decreases.

도 7은 본 발명의 제1 실시예에 따른 전원 장치(1000)의 제1 스위칭 소자(Qs)가 턴-온 되고, 제2 스위칭 소자(Qm)가 턴-오프 되는 경우의 동작 방식을 나타낸 도면이다.7 is a diagram illustrating an operation method when the first switching device Qs of the power supply apparatus 1000 according to the first embodiment of the present invention is turned on and the second switching device Qm is turned off to be.

도 7을 참조하면, 제4 동작모드에 의하여 제1 스위칭 소자(Qs)는 턴 온되고, 동시에 제2 스위칭 소자(Qm)는 턴 오프 될 수 있다. Referring to FIG. 7, the first switching device Qs may be turned on by the fourth operation mode, and the second switching device Qm may be turned off at the same time.

상기 제1 스위칭 소자(Qs)가 턴 온되고, 제2 스위칭 소자(Qm)가 턴 오프되는 경우, 상기 제1 스위칭 소자(Qs)에는 입력 전압이 증폭되어 걸리게 되고 흐르는 전류는 0A가된다. 그리고 상기 제2 스위칭 소자(Qm)에 걸리는 전압은 0V가 되고, 이에 흐르는 전류는 인덕터(40)에 흐르는 전류가 된다. 또한 상기 인덕터(40)에는 입력전압과 제1 스위칭 소자(Qs)에 걸리는 전압의 차 전압이 걸리게 되고, 상기 차 전압은 음의 전압이 되면서 상기 인덕터(40)에 흐르는 전류는 감소하게 된다.When the first switching device Qs is turned on and the second switching device Qm is turned off, the input voltage is amplified in the first switching device Qs, and the current is 0A. The voltage across the second switching device Qm becomes 0 V, and the current flowing through the second switching device Qm becomes the current flowing through the inductor 40. Further, the difference voltage between the input voltage and the voltage applied to the first switching element Qs is applied to the inductor 40, and the difference voltage becomes negative voltage, so that the current flowing in the inductor 40 decreases.

전술한 제3 및 제4 동작 모드에서도 듀티비에 따라서 제1 및 제2 출력부(21, 31)에 걸리는 전압의 증폭 정도를 조절할 수 있다. The amplification degree of the voltage applied to the first and second output sections 21 and 31 can be adjusted according to the duty ratio even in the third and fourth operation modes.

종합하면, 본 발명에 제1 실시예에 따른 전원 장치(1000)는 제1 내지 제4 동작 모드 방식의 조합에 따라서 다양한 방식으로 동작하도록 할 수 있다. 예를 들어 제1 및 제2 동작 모드 방식을 주 동작 모드 방식으로 하는 경우에는 제1 및 제2 출력부(21, 31)에 증폭 전압을 분배 시켜 반도체 소자의 전압 스트레스를 감소 시킬 수 있고, 제1 및 제2 출력부(21, 31)에서 출력되는 전압을 하나의 용도 또는 서로 다른 용도로 사용할 수 있다. 그리고, 상기 제1 및 제2 출력부(21, 31)에 출력되는 전압을 간헐적으로 서로 달리하는 경우에는 상기 제1 및 제2 스위칭 소자(Qs, Qm)에 인가되는 PWM 신호의 듀티비를 서로 달리함으로써 그 목적을 달성 할 수 있다. 그리고 제1 및 제2 동작 모드 방식을 주 동작 모드 방식으로 사용하는 경우 제1 및 제2 출력부(21, 31)에 서로 동일한 값을 가지는 증폭 전압이 인가될 것이다. 그러나 회로 소자의 비 이상적 특성이나 외부적 요인에 의하여 상기 제1 및 제2 출력부(21, 31)에 서로 동일한 크기를 가지는 증폭 전압이 지속되지 못할 수 있다. 이러한 경우 제3 및 제4 동작모드 방식을 추가하면서 상기 제1 및 제2 출력부(21, 31)에 서로 동일한 크기를 가지는 증폭 전압이 유지되도록 할 수 있다.In summary, the power supply apparatus 1000 according to the first embodiment of the present invention can operate in various ways according to the combination of the first to fourth operation mode schemes. For example, when the first and second operation mode schemes are set to the main operation mode schemes, the voltage stress of the semiconductor device can be reduced by distributing the amplified voltage to the first and second output portions 21 and 31, 1 and the second output units 21 and 31 may be used for one application or for different purposes. When the voltages output to the first and second output units 21 and 31 are intermittently different from each other, the duty ratios of the PWM signals applied to the first and second switching devices Qs and Qm are set to be different from each other The purpose can be accomplished by doing otherwise. When the first and second operation mode schemes are used in the main operation mode scheme, amplification voltages having the same value will be applied to the first and second output sections 21 and 31, respectively. However, amplification voltages having the same magnitude may not be maintained in the first and second output portions 21 and 31 due to non-ideal characteristics of the circuit elements or external factors. In this case, amplification voltages having the same magnitude can be maintained in the first and second output sections 21 and 31 while adding the third and fourth operation mode schemes.

이하에서는 본 발명의 제2 실시예에 따른 전원 장치(3000)를 설명한다. Hereinafter, a power supply apparatus 3000 according to a second embodiment of the present invention will be described.

전술한 제1 실시예의 전원 장치(1000)에 따르면 입력 전압을 분압하여 두 출력부 측에 제공하고, 제1 내지 제4 동작 모드를 통해서 입력 전압을 균등히 분배하여 두 출력부 측에 걸리게 할 수 있다. According to the power supply apparatus 1000 of the first embodiment described above, the input voltage is divided and provided to the two output sections, and the input voltages can be evenly distributed through the first to fourth operation modes to be applied to the two output sections .

이와 달리 두 출력부 측에 증폭된 입력 전압이 서로 상이하게 분배되도록 동작하는 방식이 될 수 있다. 또한 일정 시간 동안은 증폭된 입력 전압이 두 출력부 측에 균등 분배되고, 또 일정 시간 동안은 증폭된 입력 전압이 두 출력부 측에 서로 상이한 값으로 분배되도록 할 수 있다.Alternatively, the amplified input voltages may be distributed to the two output units differently from each other. In addition, the amplified input voltage is uniformly distributed to the two output units for a predetermined time, and the amplified input voltages are distributed to the two output units at different values for a predetermined time.

제2 실시예에서는 입력 전압을 균등하게 분배하여 두 단의 출력 단에 제공하고, 상기 두 단의 출력단에 전압 불균형이 생긴 경우 이를 바로 잡는 전원 장치(1000)에 대해서 설명한다.In the second embodiment, a description will be given of a power supply apparatus 1000 that equally distributes an input voltage to the output stages of two stages, and corrects a voltage imbalance at the output stages of the two stages.

제1 실시 예에서 설명한 전원 장치(1000)가 제1 및 제2 동작 모드로 교번적으로 동작하는 경우에 제1 및 제2 출력부(21, 31)의 부하측에 흐르는 전류 량이 상이해질 수 있다. 이 경우 전류가 많이 흐르는 출력부의 커패시터에는 충전되는 에너지는 다른 출력부의 커패시터에 충전된 에너지와 비교해 상대적으로 적을 수 있다. 그리하여 상대적으로 적은 에너지를 충전한 커패시터를 포함하는 출력부의 출력 전압이 낮아질 수 있다. 이 경우 입력 전압의 균등 분배가 일어나지 않게 되고 밸런스 출력이 나타나지 않게 된다. 그리고 어느 한 쪽 반도체 소자에 상대적으로 높은 전압이 걸리면서 높은 전압이 걸린 회로 내의 반도체 소자의 전압 스트레스가 증가할 수 있다. When the power supply apparatus 1000 described in the first embodiment operates alternately in the first and second operation modes, the amount of current flowing in the load side of the first and second output sections 21 and 31 can be different. In this case, the energy to be charged to the capacitors of the current-carrying output portion may be relatively small compared with the energy to be charged to the capacitors of the other output portion. Thus, the output voltage of the output section including the capacitor charged with relatively little energy can be lowered. In this case, the equal distribution of the input voltage will not occur and the balanced output will not appear. And a relatively high voltage is applied to one of the semiconductor elements, so that the voltage stress of the semiconductor element in the circuit in which a high voltage is applied can be increased.

본 발명의 제2 실시예에 따르면 제1 및 제2 출력부(21, 31)에 흐르는 전류가 상이하여 출력 전압이 불균형 해지는 경우 이를 바로 잡을 수 있다.According to the second embodiment of the present invention, if the currents flowing through the first and second output units 21 and 31 are different from each other and the output voltage becomes unbalanced, it can be corrected.

이하 도면을 참조하여 본 발명의 제2 실시예에 따른 전원 장치(3000)의 동작 방식을 설명한다.Hereinafter, an operation method of the power supply apparatus 3000 according to the second embodiment of the present invention will be described with reference to the drawings.

도 8은 본 발명의 제2 실시예에 따른 전원 장치를 도시한 것이고, 도9는 도8의 제어부의 상세 구성을 나타내는 회로도이다.FIG. 8 shows a power supply device according to a second embodiment of the present invention, and FIG. 9 is a circuit diagram showing a detailed configuration of the control unit of FIG.

도 8 및 도 9를 참고하면, 전원 장치(1000)는 전원부(1000) 및 제어부(2000)를 포함할 수 있다.Referring to FIGS. 8 and 9, the power supply apparatus 1000 may include a power supply unit 1000 and a control unit 2000.

상기 전원부(1000)는 도 2 내지 도 7에서 설명한 전원 장치(1000)일 수 있으며, 제어부(2000)는 상기 전원 장치(1000)의 스위칭 소자(Qs, Qm)를 온-오프하는 제어 신호를 생성한다.2 to 7, and the controller 2000 generates a control signal for turning on and off the switching elements Qs and Qm of the power supply apparatus 1000 do.

도 8 및 9를 참조하면, 본 발명의 제2 실시예에 따른 전원 장치(3000)는 전압 제어기(100), 역률개선회로(200), 삼각파 발생회로(400), 제1 비교기(310), 제2 비교기(320), 제1 미세 변위 제어기(610) 및 제2 미세 변위 제어기(620)를 포함할 수 있다. 그리고 추가적으로 제1 내지 제3 덧셈기(510, 520, 530)를 포함할 수 있다. 8 and 9, a power supply apparatus 3000 according to a second embodiment of the present invention includes a voltage controller 100, a power factor correction circuit 200, a triangle wave generator circuit 400, a first comparator 310, A second comparator 320, a first fine displacement controller 610, and a second fine displacement controller 620. And may additionally include first through third adders 510, 520, and 530.

제어부(2000)를 이루는 각 구성의 연결관계를 살펴보면, 제1 덧셈기(510)는 제1 및 제2 출력 출압이 인간되는 단자 및 전압 제어기(100)의 입력 단자 사이에 연결될 수 있고, 상기 전압 제어기(100)는 제1 기준 전압 단자, 제1 덧셈기(510)의 출력 단자 및 역률개선회로(200)의 입력 단자 사이에 연결될 수 있고, 상기 역률개선회로(200)는 상기 전압 제어기(100)의 출력 단자, 센싱된 입력 전압이 인가된 단자, 센싱된 출력 전류가 인가되는 단자 및 제2 및 제3 덧셈기(520, 530)의 입력 단자 사이에 연결될 수 있다. 그리고 상기 제2 덧셈기(520)는 제1 미세 변위 제어기(610)의 출력 단자와 제1 비교기(310)의 입력 단자 사이에 연결 될 수 있고, 상기 제3 덧셈기(530)는 제2 미세 변위 제어기(620)의 출력 단자와 제2 비교기(320)의 입력 단자 사이에 연결 될 수 있고, 상기 제1 미세 변위 제어기(610)는 제2 출력 전압이 인가되는 단자와 제2 기준 전압이 인가되는 단자 사이에 연결 될 수 있고, 제2 미세 변위 제어기(610)는 제1 출력 전압이 인가되는 단자와 제3 기준 전압이 인가되는 단자 사이에 연결되어 상기 제3 덧셈기(530)로 신호를 출력할 수 있다. 또한 상기 제1 비교기(310)는 삼각파 발생회로(400)의 출력 신호 단자와 제2 덧셈기(520)의 출력 신호 단자 및 제1 스위칭 소자(Qs)의 제어 단자 사이에 연결될 수 있고, 상기 제2 비교기(320)는 삼각파 발생회로(400)의 출력 신호 단자와 제3 덧셈기(530)의 출력 신호 단자 및 제2 스위칭 소자(Qm)의 제어 단자 사이에 연결될 수 있다.The first adder 510 may be connected between the input terminal of the voltage controller 100 and the first and second output output terminals of the controller 2000, The power factor correction circuit 200 may be connected between the first reference voltage terminal and the output terminal of the first adder 510 and the input terminal of the power factor correction circuit 200, An output terminal, a terminal to which the sensed input voltage is applied, a terminal to which the sensed output current is applied, and an input terminal of the second and third adders 520 and 530. The second adder 520 may be connected between an output terminal of the first fine displacement controller 610 and an input terminal of the first comparator 310 and the third adder 530 may be connected to the second fine displacement controller 610. [ And the first micro displacement controller 610 may be connected between the output terminal of the first comparator 620 and the input terminal of the second comparator 320. The first micro displacement controller 610 may include a terminal to which the second output voltage is applied, And the second fine displacement controller 610 may be connected between the terminal to which the first output voltage is applied and the terminal to which the third reference voltage is applied to output the signal to the third adder 530 have. The first comparator 310 may be connected between the output signal terminal of the triangle wave generating circuit 400 and the output terminal of the second adder 520 and the control terminal of the first switching device Qs, The comparator 320 may be connected between the output signal terminal of the triangular wave generating circuit 400 and the output signal terminal of the third adder 530 and the control terminal of the second switching device Qm.

이하 본 발명의 제2 실시예에 따른 전원 장치(3000)의 동작 방식을 설명한다. 이 경우 예로써 입력 교류 전압의 피크치가 400V이고 이를 두 배 증폭하여 제1 및 제2 출력부(21, 31)에서 각각 400V씩 출력되는 경우를 살펴본다. 제시된 수치는 발명의 설명의 편의를 위한 것일 뿐 이에 한정되는 것은 아니다.Hereinafter, an operation method of the power supply apparatus 3000 according to the second embodiment of the present invention will be described. In this case, for example, a case where the peak value of the input AC voltage is 400 V, and the peak value of the input AC voltage is amplified twice and output by 400 V at the first and second output units 21 and 31, respectively. The presented numerical values are for convenience of description of the invention, but are not limited thereto.

전압 제어기(100)은 제1 및 제2 출력부(21, 31)의 출력 전압의 합 신호를 인가 받아 제1 기준 전압(Vref1)과 비교한다. The voltage controller 100 receives the sum signal of the output voltages of the first and second output units 21 and 31 and compares the sum signal with the first reference voltage Vref1.

즉, 상기 전압 제어기(100)는 비반전 단자에 인가되는 제1 기준 전압(Vref1)과, 반전 단자에 인가되는 제1 및 제2 출력부(21,31)의 출력 전압의 차를 증폭하여 제1 제어 신호를 출력하는 연산 증폭기로 구성될 수 있다.That is, the voltage controller 100 amplifies the difference between the first reference voltage Vref1 applied to the non-inverting terminal and the output voltage of the first and second output sections 21 and 31 applied to the inverting terminal, And an operational amplifier for outputting one control signal.

상기 제1 기준 전압(Vref1)은 입력 교류 전압의 피크치 400V를 두 배 증폭한 800V가 될 수 있다. 상기 제1 기준 전압(Vref1)과 제1 및 제2 출력부(21, 31)의 출력 전압의 합 신호와 비교하고 그 차이를 증폭한 제1 제어 신호를 역률개선회로(200) 측으로 출력할 수 있다. The first reference voltage Vref1 may be 800V, which is obtained by doubling the peak value 400V of the input AC voltage. The first reference voltage Vref1 is compared with the sum signal of the output voltages of the first and second output sections 21 and 31 and the first control signal obtained by amplifying the difference is output to the power factor improving circuit 200 have.

한편 상기 제1 및 제2 출력부(21, 31)의 출력 전압은 제1 덧셈기(510)에 의하여 합 신호가 될 수 있다.Meanwhile, the output voltages of the first and second output units 21 and 31 may be summed by the first adder 510.

역률개선회로(200)는 전압 제어기(100)로부터 출력된 제1 제어신호와 센싱된 입력 전압(Vi)과 센싱된 출력 전류를 받아드려 제2 제어 신호를 출력할 수 있다. The power factor correction circuit 200 receives the first control signal output from the voltage controller 100 and the sensed input voltage Vi and the sensed output current to output the second control signal.

즉, 역률개선회로(200)는 비반전 단자에 인가되는 센싱된 입력 전압 신호 및 상기 제1 제어 신호와 반전 단자에 인가되는 센싱 전류 신호의 차를 증폭하여 제2 제어 신호로 출력하는 연산 증폭기로 구성될 수 있다. That is, the power factor correction circuit 200 amplifies the difference between the sensed input voltage signal applied to the non-inverting terminal and the sensing current signal applied to the inverting terminal, and outputs the amplified difference as a second control signal Lt; / RTI >

상기 센싱된 출력 전류는 인덕터(40)에 흐르는 전류로 정의될 수 있다. 또는 상기 센싱된 출력 전류를 인덕터(40)에 흐르는 평균 전류가 될 수 있고, 제1 스위칭 소자(Qs) 또는 제2 스위칭 소자(Qm)에 흐르는 전류가 될 수 있다.The sensed output current may be defined as the current flowing through the inductor 40. Alternatively, the sensed output current may be an average current flowing in the inductor 40, and may be a current flowing in the first switching device Qs or the second switching device Qm.

제1 미세 변위 제어기(610)는 제1 출력부(21)의 출력 전압과 제2 기준 전압(Vref2)을 비교하여 제1 미세변위 신호를 출력하고, 제2 미세 변위 제어기(620)는 제2 출력부(31)의 출력 전압과 제3 기준 전압(Vref2)를 비교하여 제2 미세 변위 신호를 출력할 수 있다. The first fine displacement controller 610 compares the output voltage of the first output section 21 with the second reference voltage Vref2 to output a first fine displacement signal and the second fine displacement controller 620 outputs the first fine displacement signal The second fine displacement signal can be outputted by comparing the output voltage of the output unit 31 with the third reference voltage Vref2.

한편 제1 미세 변위 제어기(610)는 비반전 단자로 제2 출력부의 출력을 인가 받고, 반전 단자로 제2 기준 전압(Vref2)를 인가 받아 이들의 차이를 증폭하여 제1 미세 변위 신호를 출력하는 연산증폭기로 구성될 수 있다. 그리고 제2 미세 변위 제어기(620)는 비반전 단자로 제1 출력부의 출력을 인가 받고, 반전 단자로 제3 기준 전압(Vref2)를 인가 받아 이들의 차이를 증폭하여 제2 미세 변위 신호를 출력하는 연산증폭기로 구성될 수 있다.Meanwhile, the first fine displacement controller 610 receives the output of the second output unit with the non-inverting terminal, applies the second reference voltage Vref2 to the inverting terminal, amplifies the difference, and outputs the first fine displacement signal And an operational amplifier. The second fine displacement controller 620 receives the output of the first output unit with the non-inverting terminal, applies the third reference voltage Vref2 to the inverting terminal, amplifies the difference, and outputs the second fine displacement signal And an operational amplifier.

상기 제2 및 제3 기준 전압(Vref2, Vref3)은 서로 동일한 값을 가질 수 있다. The second and third reference voltages Vref2 and Vref3 may have the same value.

한편 상기 제2 및 제3 기준 전압(Vref2, Vref3)은 입력 전압이 증폭되고 증폭된 전압이 균등하게 제1 및 제2 출력부(21,31)에 걸렸을 때 상기 제1 및 제2 출력부(21, 31)에 나타나는 전압이 되는 400V가 될 것이고 상기 400V 전압을 상기 제2 및 제3 기준 전압(Vref2, Vref3)으로 삼을 수 있다.On the other hand, the second and third reference voltages Vref2 and Vref3 are generated when the input voltage is amplified and the amplified voltage is uniformly applied to the first and second output portions 21 and 31, 21, and 31, and the 400V voltage may be used as the second and third reference voltages Vref2 and Vref3.

역률개선회로(200)로부터 출력된 제2 제어 신호와 상기 제1 미세 변위신호는 제2 덧셈기(520)에 의하여 합 신호인 제1 비교 신호로 전환되어 제1 비교기(310)로 공급될 수 있고, 상기 역률개선회로(200)로부터 출력된 제2 제어 신호와 상기 제2 미세 변위신호는 제3 덧셈기(530)에 의하여 합 신호인 제2 비교 신호로 전환되어 제2 비교기(320)로 공급될 수 있다.The second control signal output from the power factor correction circuit 200 and the first fine displacement signal may be converted to a first comparison signal which is a sum signal by the second adder 520 and supplied to the first comparator 310 The second control signal output from the power factor correction circuit 200 and the second fine displacement signal are converted into a second comparison signal by the third adder 530 and supplied to the second comparator 320 .

상기 제1 및 제2 비교기(310, 320)는 아날로그 신호와 기준 신호를 비교하여 이진 신호로 출력하는 회로로서, 아날로그 신호를 디지털 신호로 변환하는 과정에서 사용된다. 그리고 상기 제1 및 제2 비교기(310, 320)는 높은 이득을 갖는 일반적인 연산 증폭기와 대부분 동일한 특성을 가진다.The first and second comparators 310 and 320 are circuits for comparing an analog signal with a reference signal and outputting the analog signal as a binary signal, and are used in a process of converting an analog signal to a digital signal. The first and second comparators 310 and 320 have substantially the same characteristics as a general operational amplifier having a high gain.

제1 비교기(310)는 삼각파 발생 회로(400)로부터 출력된 삼각파 신호와 상기 제1 비교 신호를 비교하여 제1 PWM 신호를 제1 스위칭 소자(Qs)에 공급하여 상기 제1 스위칭 소자(Qs)의 턴/오프를 제어할 수 있고, 제2 비교기(320)는 삼각파 발생 회로(400)로부터 출력된 삼각파 신호와 상기 제2 비교 신호를 비교하여 제2 PWM 신호를 제2 스위칭 소자(Qm)에 공급하여 상기 제2 스위칭 소자(Qm)의 턴/오프를 제어할 수 있다. The first comparator 310 compares the triangle wave signal output from the triangle wave generating circuit 400 with the first comparison signal and supplies a first PWM signal to the first switching device Qs to output the first switching device Qs, And the second comparator 320 compares the triangular wave signal output from the triangular wave generating circuit 400 with the second comparison signal to control the second PWM signal to the second switching device Qm And turn on / off of the second switching device Qm.

구체적으로 제1 비교기(310)의 연산 증폭기의 비반전 단자에 제1 미세 변위 신호 및 제2 제어 신호를 인가 받고, 반전 단자에 삼각파 신호를 인가 받아 이 두 신호를 비교하여 제1 PWM 신호를 출력할 수 있고, 제2 비교기(320)의 연산 증폭기의 비반전 단자에 제2 미세 변위 신호 및 제2 제어 신호를 인가 받고, 반전 단자에 삼각파 신호를 인가 받아 이 두 신호를 비교하여 제2 PWM 신호를 출력할 수 있다.Specifically, a first fine displacement signal and a second control signal are applied to a non-inverting terminal of the operational amplifier of the first comparator 310, a triangular wave signal is applied to an inverting terminal, and the two signals are compared to output a first PWM signal A second fine displacement signal and a second control signal are applied to the non-inverting terminal of the operational amplifier of the second comparator 320 and the triangular wave signal is applied to the inverting terminal to compare the two signals, Can be output.

상기 제1 및 제2 PWM 신호는 제1 및 제2 스위칭 소자의 온/오프의 시간을 조절하는 신호가 된다. 즉 제1 및 제2 PWM 신호의 듀티비, 즉 1%~100% 범위 내에서 조절함으로써 선형적으로 제어될 수 있다.The first and second PWM signals are signals for controlling the on / off times of the first and second switching elements. That is, within the range of 1% to 100% of the duty ratio of the first and second PWM signals.

한편 상기 삼각파 발생 회로(400)에서 발생되는 삼각파는 제2 제어 신호와 제1 및 제2 미세 변위 신호에 따라 펄스폭 변조 듀티비를 조절하기 위해 적절한 주기와 크기로 설정될 수 있다.On the other hand, the triangular wave generated in the triangular wave generating circuit 400 may be set to a proper period and magnitude to adjust the duty ratio of the pulse width modulation according to the second control signal and the first and second micro displacement signals.

한편 도면 9의 전압 제어부(100), 역률개선회로(200), 제1 미세 변위 제어기(610) 및 제2 미세 변위 제어기(620)에 포함된 제1 내지 제8 임피던스(Z1~Z8)는 순 저항 소자 및 용량성 소자가 될 수 있다. 특히 제1, 제3, 제5 및 제7 임피던스(Z1, Z3, Z5, Z7)는 저항이 될 수 있고, 특히 제2, 제4, 제6 및 제8 임피던스(Z2, Z4, Z6, Z8)는 연산 증폭기의 음의 피드백으로서 저항과 상기 저항에 직렬 연결된 커패시터로 구성될 수 있다.The first to eighth impedances Z1 to Z8 included in the voltage controller 100, the power factor correction circuit 200, the first fine displacement controller 610, and the second fine displacement controller 620 shown in FIG. A resistive element and a capacitive element. In particular, the first, third, fifth and seventh impedances Z1, Z3, Z5 and Z7 can be resistances, and particularly the second, fourth, sixth and eighth impedances Z2, Z4, Z6 and Z8 ) May comprise a resistor as a negative feedback of the operational amplifier and a capacitor connected in series with the resistor.

도 4 내지 도7을 참조하여, 출력이 언밸런스(Unbalance)한 경우 이를 밸런스(Balance)하도록 조절하는 동작 방식을 설명한다.Referring to FIGS. 4 to 7, an operation method for balancing the output when the output is unbalanced will be described.

예를 들어 증폭부(50)가 입력 전원부(11)로부터의 입력 전압을 n(n은 양의 실수) 배 증폭하는 경우를 살펴본다. For example, the case where the amplifying unit 50 amplifies the input voltage from the input power supply unit 11 by n (n is a positive real number) will be described.

상기 증폭부(50)에 포함된 제1 증폭부(20)가 상기 입력 전압의 n1(n1은 양의 실수)배에 해당하는 제1 출력 전압을 출력하고, 상기 제2 증폭부(30)가 상기 입력 전압의 n2(n2는 양의 실수)배에 해당하는 제2 출력 전압을 출력한다. The first amplifying unit 20 included in the amplifying unit 50 outputs a first output voltage corresponding to n1 (n1 is a positive real number) of the input voltage, and the second amplifying unit 30 And outputs a second output voltage corresponding to n2 (n2 is a positive real number) of the input voltage.

이 때 상기 제2 증폭부(30)에 포함된 제2 출력부(31)의 출력 전압이 감소하여 n1의 값이 n2보다 큰 값, 즉 n1>n2라는 관계가 되는 경우, 제1 출력부(21)의 제1 스위칭 소자(Qs)의 온 시간을 증가, 즉 제1 스위칭 소자(Qs)의 턴-오프 시점을 제2 스위칭 소자(Qm)의 턴-오프 시점보다 뒤지도록 함으로서 제1 및 제2 출력부(21, 31)의 출력 전압이 균형을 이루도록 조절할 수 있다.At this time, when the output voltage of the second output unit 31 included in the second amplifying unit 30 decreases and a value of n1 is greater than n2, that is, n1> n2, the first output unit By setting the turn-on time of the first switching device Qs to be later than the turn-off time of the second switching device Qm by increasing the on time of the first switching device Qs of the first switching device Qs, The output voltages of the two output units 21 and 31 can be adjusted to be balanced.

즉 도면 4 및 5와 같이 전원 장치(1000)가 제1 및 제2 동작 모드를 교번하는 경우에 회로 내부 소자의 비 이상적인 특성 및 외부 요인에 의하여 제2 출력부(31)의 출력 전압이 감소하는 현상이 발생하는 경우 일시적으로 도면 6과 같은 제3 동작 모드로 전환하는 방식을 통해 제1 및 제2 출력부(21, 31)의 출력 전압을 조절할 수 있다.That is, as shown in FIGS. 4 and 5, when the power supply apparatus 1000 alternates between the first and second operation modes, the output voltage of the second output section 31 decreases due to the non-ideal characteristics of the internal elements of the circuit and external factors The output voltage of the first and second output units 21 and 31 can be adjusted through a method of temporarily switching to a third operation mode as shown in FIG.

이하 제1 및 제2 출력부(21, 31)의 출력 전압이 불 균등한 경우 제어부의 동작 방식을 살펴본다.Hereinafter, the operation of the control unit will be described when the output voltages of the first and second output units 21 and 31 are uneven.

예로써 제2 출력부(31)의 출력 전압이 감소하면, 제1 미세 변위 제어부(610)의 반전 단자에 인가되는 전압이 감소한다. 그리고 그에 따라 제1 미세 변위 제어부(610)의 출력 전압인 제1 미세 변위 신호의 전압이 증가(하이(High) 신호)되어 출력될 수 있다. 그리고 제2 출력부(31)의 출력 전압이 감소하면, 제1 출력부(21)의 출력 전압은 증가를 하고, 제2 미세 변위 제어부(620)의 반전 단자에 인가되는 전압이 증가한다. 따라서 제2 미세 변위 제어부(620)의 출력 전압인 제2 미세 변위 신호가 증가(로우(Low) 신호)할 수 있다. For example, when the output voltage of the second output section 31 decreases, the voltage applied to the inverting terminal of the first micro displacement control section 610 decreases. Accordingly, the voltage of the first fine displacement signal which is the output voltage of the first fine displacement control unit 610 can be increased (high signal) and output. When the output voltage of the second output unit 31 decreases, the output voltage of the first output unit 21 increases and the voltage applied to the inverted terminal of the second micro displacement control unit 620 increases. Therefore, the second fine displacement signal, which is the output voltage of the second fine displacement control unit 620, can increase (low signal).

이와 같이 전압이 증가한 제1 미세 변위 신호와 전압이 감소한 제2 미세 변위 신호 각각은 제2 제어 신호와의 합 신호인 제1 및 제2 비교 신호로 전환되어 이들 각각은 제1 및 제2 비교기(310, 320)에 인가될 수 있다. The first fine displacement signal with increased voltage and the second fine displacement signal with decreased voltage are respectively converted into first and second comparison signals which are the sum of the first fine displacement signal and the second control signal, 310, and 320, respectively.

상기 제1 및 제2 비교 신호를 인가 받은 제1 및 제2 비교기(310, 320)는 인가된 제1 및 제2 비교 신호 각각을 삼각파 신호와 비교하여 펄스 폭이 변화된 PWM 출력 신호를 생성하여 출력할 수 있다. The first and second comparators 310 and 320, receiving the first and second comparison signals, compare the applied first and second comparison signals with the triangular wave signal to generate a PWM output signal having a changed pulse width, can do.

구체적으로 하이 신호인 제1 미세 변위 신호에 의하여 제1 비교기(310)의 반전 단자에 인가되는 신호의 크기가 커지고 그에 따라 제1 PWM 출력 신호의 듀티비가 증가할 수 있고, 로우 신호인 제2 미세 변위 신호에 의하여 제2 비교기(320)의 반전 단자에 인가되는 신호의 크기가 감소되고 그에 따라 제2 PWM 출력 신호의 듀티비가 감소할 수 있다. The duty ratio of the first PWM output signal can be increased by increasing the magnitude of the signal applied to the inverting terminal of the first comparator 310 by the first fine displacement signal which is a high signal, The magnitude of the signal applied to the inverting terminal of the second comparator 320 may be reduced by the displacement signal and accordingly the duty ratio of the second PWM output signal may be reduced.

이와 같이 듀티비가 증가된 제1 PWM 출력 신호에 의하여 제1 스위칭 소자(Qs)의 턴-온 시간은 길어지게 되고, 제2 스위칭 소자(Qm)의 턴-온 시간은 짧아지게 될 수 있다. 즉 제1 및 제2 스위칭 소자(Qs, Qm)의 턴-온 시점은 동일하게 하면서 턴-오프 시점은 상이하게 조절할 수 있고 그에 따라 제1 및 제2 출력부(21, 31)의 전압이 균형을 이루도록 제어할 수 있다.The turn-on time of the first switching device Qs becomes longer and the turn-on time of the second switching device Qm becomes shorter due to the first PWM output signal having the increased duty ratio. That is, the turn-on points of the first and second switching elements Qs and Qm are the same while the turn-off points of the first and second switching elements Qs and Qm are the same, Respectively.

한편 상기 제1 및 제2 비교기(310, 320)에 인가되는 신호를 반대로 하여 제1 및 제2 비교 신호가 반전 단자에 인가되고, 삼각파 신호가 비 반전 단자가 되는 경우 상기 제1 및 제2 비교기(310, 320)은 반대의 동작을 수행하면서 제1 비교기(310)는 듀티비가 감소하는 제1 PWM 출력 신호를 생성하고 제2 비교기(320)는 듀티비가 증가하는 제2 PWM 출력 신호를 생성할 수 있다.Meanwhile, when the first and second comparison signals are applied to the inverting terminal by reversing the signals applied to the first and second comparators 310 and 320 and the triangular wave signal becomes the non-inverting terminal, The first comparator 310 generates a first PWM output signal whose duty ratio is decreased while the second comparator 320 generates a second PWM output signal whose duty ratio is increased while the first comparator 310 and the second comparator 320 perform the opposite operation .

또한 상기 전압 제어기(100), 역률 개선 회로(200), 제1 및 제2 미세 변위 제어기(610, 620)의 대역폭을 선정하면 상기 역률 개선 회로(200)의 대역폭이 가장 크고 다음으로 전압 제어기(100)의 대역폭을 크게 하는 것이 바람직하다.When the bandwidths of the voltage controller 100, the power factor correction circuit 200 and the first and second micro displacement controllers 610 and 620 are selected, the bandwidth of the power factor improving circuit 200 is the largest, It is desirable to increase the bandwidth of the signal transmission path.

본 발명의 제2 실시예에 따른 전원 장치(1000)의 제어부(2000)는 디지털 제어기로서 설명되었으나 이와 달리 아날로그 PFC IC(Power Factor Controller Intergrated circuit)를 이용하여 구현 할 수 있다. The controller 2000 of the power supply apparatus 1000 according to the second embodiment of the present invention has been described as a digital controller. Alternatively, the controller 2000 may be implemented using an analog PFC IC (Power Factor Controller Integrated Circuit).

도 10은 본 발명의 제2 실시예에 따른 전원 장치(3000)의 아날로그 제어부(2000)를 나타낸 도면이다.10 is a diagram showing an analog control unit 2000 of the power supply apparatus 3000 according to the second embodiment of the present invention.

도 10을 참고하면, 본 발명의 제2 실시예에 따른 전원 장치(3000)의 제어부(2000)는 제1 및 제2 PFC IC(1100, 1200), 제1 및 제2 덧셈기(1300, 1400)를 포함할 수 있다.10, the controller 2000 of the power supply 3000 according to the second embodiment of the present invention includes first and second PFC ICs 1100 and 1200, first and second adders 1300 and 1400, . ≪ / RTI >

상기 제1 및 제2 PFC IC(1100, 1200)은 센싱된 교류 입력 전압과 센싱된 전류 및 삼각파를 인가 받고, 제1 및 제2 덧셈기(1300, 1400) 각각으로부터 피드백 신호를 인가 받아 제1 및 제2 스위칭 소자(Qs, Qm)를 제어하는 제1 및 제2 PWM 신호를 각각 출력할 수 있다.The first and second PFC ICs 1100 and 1200 receive the sensed AC input voltage, the sensed current, and the triangular wave, receive feedback signals from the first and second adders 1300 and 1400, respectively, It is possible to output first and second PWM signals for controlling the second switching elements Qs and Qm, respectively.

상기 제1 덧셈기(1300)는 제2 출력부(31)의 출력 전압 및 제1 및 제2 출력부(21, 31)의 입력 전압을 더하여 상기 제1 PFC IC(1100)으로 출력 할 수 있다. 그리고 상기 제2 덧셈기(1400)는 제1 출력부(21)의 출력 전압 및 제1 및 제2 출력부(21, 31)의 입력 전압을 더하여 상기 제2 PFC IC(1200)으로 출력 할 수 있다.The first adder 1300 may add the output voltage of the second output unit 31 and the input voltages of the first and second output units 21 and 31 to the first PFC IC 1100. The second adder 1400 may add the output voltage of the first output unit 21 and the input voltages of the first and second output units 21 and 31 to the second PFC IC 1200 .

상기 제1 및 제2 덧셈기(1300, 1400)를 대신하여 출력 전압을 피드백하는 역할을 할 수 있는 431계열의 소자를 이용하여 제1 및 제2 듀얼(Dual) 피드백부(1500, 1600)을 구현할 수 있다.The first and second dual feedback units 1500 and 1600 may be implemented by using a 431 series element capable of feeding back the output voltage instead of the first and second adders 1300 and 1400 .

도 11은 제1 및 제2 듀얼 피드백부의 회로도를 나타낸 도면이다.11 is a circuit diagram of the first and second dual feedback units.

도 11을 참조하여 제1 및 제2 듀얼 피드백부(1500. 1600)의 구체적인 회로 구성을 살펴본다.A detailed circuit configuration of the first and second dual feedback units 1500, 1600 will be described with reference to FIG.

출력 전압 피드백 구조를 가진 제1 및 제2 듀얼 피드백부(1500, 1600) 중 어느 하나의 회로 구조는 나머지 하나와 동일할 수 있으므로 제1 듀얼 피드백부(1500)를 중심으로 설명한다.Since the circuit structure of any one of the first and second dual feedback units 1500 and 1600 having the output voltage feedback structure may be the same as the other, the first dual feedback unit 1500 will be mainly described.

제1 듀얼 피드백부(1500)는 제1 내지 제4 저항(R1~R4), 커패시터(C) 및 제너 다이오드(ZD)를 포함할 수 있다.The first dual feedback unit 1500 may include first through fourth resistors R1 through R4, a capacitor C, and a Zener diode ZD.

상기 제1 저항(R1)은 제8 노드(N8)와 제1 및 제2 출력부(21, 31)의 출력전압이 인가되는 단자 사이에 연결된다.The first resistor R1 is connected between the eighth node N8 and a terminal to which an output voltage of the first and second output sections 21 and 31 is applied.

상기 제2 저항(R2)은 상기 제8 노드(N8)와 제2 출력부(31)의 출력 전압이 인가되는 단자 사이에 연결된다. The second resistor R2 is connected between the eighth node N8 and the terminal to which the output voltage of the second output unit 31 is applied.

서로 직렬 연결된 제3 저항(R3) 및 커패시터(C)는 상기 제8 노드(N8)과 제9 노드(N9) 사이에 연결된다. A third resistor R3 and a capacitor C connected in series to each other are connected between the eighth node N8 and the ninth node N9.

상기 제너 다이오드(ZD)는 상기 제8 노드(N8), 제9 노드(N9) 및 접지 사이에 연결된다. 제1 PFC IC(1100)로 피드백 출력은 상기 제9 노드(N9) 상에 인가된다.The Zener diode ZD is connected between the eighth node N8, the ninth node N9, and the ground. The feedback output to the first PFC IC 1100 is applied on the ninth node N9.

상기 제1 저항(R1)의 크기는 제2 저항(R2)의 저항의 크기보다 작은 것으로 선택함으로써 가중치를 줄 수 있다.The magnitude of the first resistor R1 may be weighted by selecting the magnitude of the resistance smaller than the magnitude of the resistance of the second resistor R2.

도 12 및 13은 본 발명에 제2 실시예에 따른 전원 장치(3000)를 시뮬레이션 하기 위한 회로를 나타내었다. 12 and 13 show circuits for simulating the power supply device 3000 according to the second embodiment of the present invention.

도 12 및 13의 전원 장치(3000)에 따른 시뮬레이션 결과를 나타낸 도 14을 참조하여 본 발명의 제2 실시예에 따른 전원 장치(2000)의 동작 방식과 효과를 설명한다.The operation method and effect of the power supply apparatus 2000 according to the second embodiment of the present invention will be described with reference to FIG. 14, which shows the simulation results of the power supply apparatus 3000 of FIGS. 12 and 13.

도 14를 참조하면, T1 시점에 제1 출력부(21)에 흐르는 전류가 증가하여 제1 및 제2 출력부(21, 31)에 흐르는 전류가 불균형 해질 때, 제2 출력부(31)의 전압(V02)이 증가하고, 제1 출력부(21)의 전압(V01)이 감소하는 것을 알 수 있다. 이 경우 제1 미세 변위 제어부(610)으로부터의 하이 신호인 제1 미세 변위 신호가 출력되고 그에 따라 제1 비교기(310)의 반전 단자에 인가되는 신호의 크기가 커지고 그에 따라 제1 PWM 출력 신호의 듀티비가 증가할 수 있고, 제2 미세 변위 제어부(620)으로부터의 로우 신호인 제2 미세 변위 신호에 의하여 제2 비교기(320)의 반전 단자에 인가되는 신호의 크기가 감소되고 그에 따라 제2 PWM 출력 신호의 듀티비가 감소되면서 제1 및 제2 출력부(21, 31)의 출력 전압(V01, V02)이 T2 시점 이후로 서로 균등해지는 것을 확인 할 수 있다. Referring to FIG. 14, when the current flowing through the first output unit 21 increases at the time T1 and the currents flowing through the first and second output units 21 and 31 become unbalanced, It can be seen that the voltage V02 increases and the voltage V01 of the first output section 21 decreases. In this case, the first fine displacement signal, which is a high signal from the first fine displacement control unit 610, is output, and accordingly, the magnitude of the signal applied to the inverting terminal of the first comparator 310 becomes large, The duty ratio can be increased and the magnitude of the signal applied to the inverting terminal of the second comparator 320 is reduced by the second fine displacement signal which is the low signal from the second fine displacement control unit 620, It can be confirmed that the output voltages V01 and V02 of the first and second output units 21 and 31 become equal to each other after the time point T2 as the duty ratio of the output signal decreases.

반대로 T3 시점에 제2 출력부(31)에 흐르는 전류가 증가하여 제1 및 제2 출력부(21, 31)에 흐르는 전류가 불균형 해질 때, 제1 출력부(21)의 전압(V01)이 증가하고, 제2 출력부(31)의 전압(V02)이 감소하는 것을 알 수 있다. 이 경우 제1 미세 변위 제어부(610)으로부터의 로우 신호인 제1 미세 변위 신호가 출력되고 그에 따라 제1 비교기(310)의 반전 단자에 인가되는 신호의 크기가 작아지고 그에 따라 제1 PWM 출력 신호의 듀티비가 감소할 수 있고, 제2 미세 변위 제어부(620)으로부터의 하이 신호인 제2 미세 변위 신호에 의하여 제2 비교기(320)의 반전 단자에 인가되는 신호의 크기가 증가하게 되고 그에 따라 제2 PWM 출력 신호의 듀티비가 증가되면서 제1 및 제2 출력부(21, 31)의 출력 전압(V01, V02)이 T4 시점 이후로 서로 균등해지는 것을 그래프를 통해서 확인 할 수 있다.In contrast, when the current flowing through the second output unit 31 increases at time T3 and the currents flowing through the first and second output units 21 and 31 become unbalanced, the voltage V01 of the first output unit 21 becomes And the voltage V02 of the second output section 31 decreases. In this case, the first fine displacement signal, which is a low signal from the first fine displacement control unit 610, is output, and accordingly, the magnitude of the signal applied to the inverting terminal of the first comparator 310 becomes small, The duty ratio of the second fine displacement control unit 620 can be reduced and the magnitude of the signal applied to the inverting terminal of the second comparator 320 is increased by the second fine displacement signal which is a high signal from the second fine displacement control unit 620, The output voltages V01 and V02 of the first and second output units 21 and 31 become equal to each other after the time T4 as the duty ratio of the second PWM output signal increases.

이와 같이 본 발명에 따른 전원 장치(1000)는 제1 및 제2 출력부(21, 31)의 출력 전압이 불균등 해지는 경우 제1 및 제2 미세 변위부(610, 620)와 제1 및 제2 비교기(310, 320)의 동작에 따라서 제1 및 제2 PWM 신호의 듀티비가 조절되면서 상기 제1 및 제2 출력부(21, 31)의 출력 전압을 균등하게 조절하는 효과를 가진다.As described above, in the power supply apparatus 1000 according to the present invention, when the output voltages of the first and second output sections 21 and 31 become uneven, the first and second micro displacement sections 610 and 620 and the first and second The duty ratio of the first and second PWM signals is adjusted according to the operation of the comparators 310 and 320 so that the output voltages of the first and second output units 21 and 31 are controlled evenly.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술할 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

1. 종래의 전원 장치
2. 정류기
3. 인덕터
4. 스위칭 소자
5. 출력부
10. 정류부
11. 입력 전원부
20. 제1 증폭부
21. 제1 출력부
22. 제1 커패시터
23. 제1 저항
24. 제1 출력부 다이오드
30. 제2 증폭부
31. 제2 출력부
32. 제2 커패시터
33. 제2 저항
34. 제2 출력부 다이오드
40. 인덕터
50. 증폭부
60. 돌입 전류 경로부
61. 돌입 전류 제어 다이오드
62. 돌입 전류 제어 저항
100. 전압 제어부
200. 역률개선회로
310. 제1 비교기
320. 제2 비교기
400. 삼각파 발생기
510. 제1 덧셈기
520. 제2 덧셈기
530. 제3 덧셈기
610. 제1 미세 변위 제어기
620. 제2 미세 변위 제어기
1000. 전원 장치, 전원부
1100. 제1 PFC IC
1200. 제2 PFC IC
1300. 제1 덧셈기
1400. 제2 덧셈기
1500. 제1 듀얼 피드백부
1600. 제2 듀얼 피드백부
2000. 제어부
3000. 전원 장치.
1. Conventional power supply
2. Rectifier
3. Inductor
4. Switching element
5. Output
10. Rectifier
11. Input power section
20. The first amplifying unit
21. First output section
22. A capacitor
23. The first resistor
24. The first output sub-
30. The second amplifying unit
31. Second output section
32. Second capacitor
33. Second resistance
34. Second output section diode
40. Inductor
50. Amplification unit
60. Inrush current path portion
61. Inrush current control diode
62. Inrush current control resistor
100. Voltage control section
200. Power factor improvement society
310. A first comparator
320. Second comparator
400. Triangular wave generator
510. The first adder
520. Second adder
530. The third adder
610. First fine displacement controller
620. Second fine displacement controller
1000. Power supply unit, power supply unit
1100. First PFC IC
1200. Second PFC IC
1300. First adder
1400. Second adder
1500. The first dual feedback section
1600. The second dual feedback section
2000. Control section
3000. Power supply.

Claims (16)

교류 전압을 제1 전압으로 정류하는 정류부, 그리고 상기 정류부로부터 상기 제1 전압을 받아 승압하고, 상기 승압된 전압을 분배하여 제2 전압 및 제3 전압으로 출력하는 증폭부 및 상기 증폭부를 경유하는 돌입 전류의 경로를 제공하는 돌입 전류 경로부를 포함하는 전원 장치.A rectifying section for rectifying the AC voltage to a first voltage, an amplifying section for receiving the first voltage from the rectifying section to step up, dividing the stepped up voltage and outputting it as a second voltage and a third voltage, And an inrush current path portion providing a path of current. 제1 항에 있어서,
상기 증폭부는
상기 제1 전압을 받아 증폭하여 상기 제2 전압을 출력하는 제1 증폭부,
상기 제1 전압을 받아 증폭하여 상기 제3 전압을 출력하는 제2 증폭부, 및
상기 제1 및 제2 증폭부 사이에 연결된 상기 돌입 전류 경로부와 인덕터를 포함하는 전원 장치.
The method according to claim 1,
The amplifying unit
A first amplifying unit receiving the first voltage and outputting the amplified second voltage,
A second amplifier for receiving and amplifying the first voltage to output the third voltage,
And an inrush current path part connected between the first and second amplifying parts and an inductor.
제2 항에 있어서,
상기 제1 증폭부는 제1 및 제2 노드 사이에 연결된 상기 제1 스위칭 소자 및 제1 출력부를 포함하고,
상기 제2 증폭부는 제3 및 제4 노드 사이에 연결된 상기 제2 스위칭 소자 및 제2 출력부를 포함하는 전원 장치.
3. The method of claim 2,
Wherein the first amplifying part includes the first switching element and the first output part connected between the first and second nodes,
And the second amplifying part includes the second switching element and the second output part connected between the third and fourth nodes.
제3 항에 있어서,
상기 제1 출력부는 제1 다이오드 및 제1 커패시터-저항부를 포함하고,
상기 제2 출력부는 제2 다이오드 및 제2 커패시터-저항부를 포함하는 전원 장치.
The method of claim 3,
Wherein the first output comprises a first diode and a first capacitor-resistor portion,
And the second output portion includes a second diode and a second capacitor-resistor portion.
제5 항에 있어서,
상기 제1 및 제2 커패시터-저항부에 포함된 커패시터와 저항은 서로 병렬 연결되고,
상기 제1 다이오드는 상기 제2 노드 및 제5 노드 사이에 연결되고,
상기 제2 다이오드는 상기 제3 노드 및 제6 노드 사이에 연결되고,
상기 제1 커패시터-저항부는 상기 제1 및 제5 노드 사이에 연결되고,
상기 제2 커패시터-저항부는 상기 제4 및 제6 노드 사이에 연결되며,
상기 인덕터는 상기 제2 및 제3 노드 사이에 연결되는 전원 장치.
6. The method of claim 5,
The capacitors and resistors included in the first and second capacitor-resistor portions are connected in parallel with each other,
The first diode being connected between the second node and the fifth node,
The second diode being connected between the third node and the sixth node,
Wherein the first capacitor-resistor portion is connected between the first and fifth nodes,
The second capacitor-resistor portion being connected between the fourth and sixth nodes,
And the inductor is connected between the second and third nodes.
제4 항에 있어서,
상기 돌입 전류 경로부는,
일단이 상기 제1 다이오드와 연결되고,
타단이 상기 제2 다이오드와 연결되는 전원 장치.
5. The method of claim 4,
Wherein the inrush current path unit comprises:
One end is connected to the first diode,
And the other end is connected to the second diode.
제5 항에 있어서,
상기 돌입 전류 경로부는 제3 다이오드인 전원 장치.
6. The method of claim 5,
And the inrush current path portion is a third diode.
제7 항에 있어서,
상기 제3 다이오드는 상기 제5 및 제6 노드 사이에 연결되는 전원 장치.
8. The method of claim 7,
And the third diode is connected between the fifth and sixth nodes.
제8 항에 있어서,
상기 제3 다이오드는
애노드 단자가 상기 제1 다이오드의 애노드 단자에 연결되며,
캐소드 단자가 상기 제2 다이오드의 캐소드 단자에 연결되는 전원 장치.
9. The method of claim 8,
The third diode
An anode terminal is connected to an anode terminal of the first diode,
And a cathode terminal is connected to the cathode terminal of the second diode.
제5 항에 있어서,
상기 돌입 전류 경로부는 돌입 전류 제어 다이오드 및 돌입 전류 제어 저항을 포함하는 전원 장치.
6. The method of claim 5,
Wherein the inrush current path portion includes an inrush current control diode and an inrush current control resistor.
제10 항에 있어서,
상기 돌입 전류 경로부는 상기 제5 및 제6 노드 사이에 연결되며,
상기 돌입 전류 제어 다이오드 및 돌입 전류 제어 저항은 서로 직렬 연결되는 전원 장치.
11. The method of claim 10,
The inrush current path portion is connected between the fifth and sixth nodes,
Wherein the inrush current control diode and the inrush current control resistor are connected in series with each other.
제6 항에 있어서,
전원 장치의 초기 구동 시,
돌입 전류는 상기 제1 커패시터, 상기 돌입 전류 방지부 및 제2 커패시터를 경유하여 흐르는 전원 장치.
The method according to claim 6,
During the initial operation of the power supply,
And an inrush current flows via the first capacitor, the inrush current preventing portion, and the second capacitor.
제1 항에 있어서,
상기 제2 및 제3 전압은 서로 동일한 전원 장치.
The method according to claim 1,
And the second and third voltages are equal to each other.
제3 항에 있어서,
상기 제1 및 제2 스위칭 소자는 동시에 턴-온(Turn-On)되고 동시에 턴-오프(Turn-Off)되는 전원 장치.
The method of claim 3,
Wherein the first and second switching elements are simultaneously turned on and turned off.
제3 항에 있어서,
상기 제1 스위칭 소자는 제1 시점에 턴-오프되고,
상기 제2 스위칭 소자는 제2 시점에 턴-오프되며,
상기 제1 전압이 상기 제2 전압보다 큰 값을 가지는 경우, 상기 제1 시점은 제2 시점 이후에 도래하는 전원 장치.
The method of claim 3,
The first switching element is turned off at a first time point,
The second switching element is turned off at a second time point,
Wherein the first point of time arrives after the second point of time if the first voltage has a value greater than the second voltage.
제15 항에 있어서,
상기 제1 및 제2 스위칭 소자는 동시에 턴-온되는 전원 장치.
16. The method of claim 15,
Wherein the first and second switching elements are simultaneously turned on.
KR1020130100669A 2013-08-23 2013-08-23 Power supply device KR102119666B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130100669A KR102119666B1 (en) 2013-08-23 2013-08-23 Power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130100669A KR102119666B1 (en) 2013-08-23 2013-08-23 Power supply device

Publications (2)

Publication Number Publication Date
KR20150022579A true KR20150022579A (en) 2015-03-04
KR102119666B1 KR102119666B1 (en) 2020-06-08

Family

ID=53020547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130100669A KR102119666B1 (en) 2013-08-23 2013-08-23 Power supply device

Country Status (1)

Country Link
KR (1) KR102119666B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847949A (en) * 1997-10-07 1998-12-08 Lucent Technologies Inc. Boost converter having multiple outputs and method of operation thereof
JP2000287441A (en) * 1999-03-31 2000-10-13 Shindengen Electric Mfg Co Ltd Two output chopper circuit
US20070075689A1 (en) * 2005-10-03 2007-04-05 Texas Instruments Incorporated Dual buck-boost converter with single inductor
KR20100023302A (en) * 2008-08-21 2010-03-04 엘지이노텍 주식회사 Boost power factor correction circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847949A (en) * 1997-10-07 1998-12-08 Lucent Technologies Inc. Boost converter having multiple outputs and method of operation thereof
JP2000287441A (en) * 1999-03-31 2000-10-13 Shindengen Electric Mfg Co Ltd Two output chopper circuit
US20070075689A1 (en) * 2005-10-03 2007-04-05 Texas Instruments Incorporated Dual buck-boost converter with single inductor
KR20100023302A (en) * 2008-08-21 2010-03-04 엘지이노텍 주식회사 Boost power factor correction circuit

Also Published As

Publication number Publication date
KR102119666B1 (en) 2020-06-08

Similar Documents

Publication Publication Date Title
US7276886B2 (en) Dual buck-boost converter with single inductor
US9948181B2 (en) Circuits and methods to linearize conversion gain in a DC-DC converter
EP2564497B1 (en) Direct current voltage conversion circuit
US7564229B2 (en) Method and apparatus for power conversion and regulation in a power converter having a plurality of outputs
KR101637650B1 (en) Dc-dc converter
US20100102789A1 (en) Switch-mode power supply method and apparatus using switch-node feedback
TWI420276B (en) System and method for equalizing the small signal response of variable phase voltage regulators
TW200926565A (en) Multi-phase DC-DC controller and controlling method thereof
TWI479780B (en) Synchronous buck converter
CN105103426A (en) Voltage droop control in voltage-regulated switched mode power supply
CN104852568B (en) Current source based on Cuk
KR102091584B1 (en) Power supply device
CN109921627B (en) Apparatus and method for limiting electromagnetic interference in a switching converter
KR20150022161A (en) Power supply device
JP4591887B2 (en) Power supply device and portable device
JP6949632B2 (en) Power supply and voltage adjustment circuit
RU2675626C1 (en) Control device of direct voltage to dc inverter
KR101988089B1 (en) Circuit having variable output and controller comprising the same
JP2021507671A (en) Wide range of power supplies for use in meters and other devices
KR102119666B1 (en) Power supply device
US10700518B2 (en) Constant current limiting protection for series coupled power supplies
KR101673662B1 (en) Dc-dc converter
CN116345908B (en) Buck circuit and DC-DC chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant