JP2000287441A - Two output chopper circuit - Google Patents

Two output chopper circuit

Info

Publication number
JP2000287441A
JP2000287441A JP11091277A JP9127799A JP2000287441A JP 2000287441 A JP2000287441 A JP 2000287441A JP 11091277 A JP11091277 A JP 11091277A JP 9127799 A JP9127799 A JP 9127799A JP 2000287441 A JP2000287441 A JP 2000287441A
Authority
JP
Japan
Prior art keywords
switch element
inductor
capacitor
circuit
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11091277A
Other languages
Japanese (ja)
Inventor
Hiroyuki Haga
浩之 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP11091277A priority Critical patent/JP2000287441A/en
Publication of JP2000287441A publication Critical patent/JP2000287441A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for reducing the number of parts when a single output chopper is changed into a two output chopper. SOLUTION: A serial circuit of an inductor 4 and a first switching element 3 is connected in parallel with an input power supply 1, and a serial circuit of a first rectifying element 6 and a first capacitor 8 is connected in parallel with the first switching element 3 in a chopper circuit. A second switching element 2 is connected between the input power supply 1 and the inductor 4. A serial circuit of a second rectifying element 7 and a second capacitor 9 is connected in parallel with a serial circuit of the inductor 4 and the first switching circuit 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【発明の属する技術分野】TECHNICAL FIELD OF THE INVENTION

【0001】本発明は二出力チョッパ回路の回路構成に
関するものである。
The present invention relates to a circuit configuration of a two-output chopper circuit.

【従来の技術】[Prior art]

【0002】図10は単純に通常の1出力チョッパを2
出力チョッパにしたもの回路図である。ここで1は入力
電源、2、3はスイッチ素子、4、5はインダクタ、
6、7は整流素子、8、9はコンデンサである。コンデ
ンサ8、9の電圧をV1、V2とする。3、4、6、8には
昇圧チョッパが構成されている。これによりコンデンサ
8に直流電圧V1が得られる。2、5、7、9により昇降
圧チョッパが構成されている。これによりコンデンサ9
に直流電圧V2が得られる。
FIG. 10 simply shows a conventional one-output chopper as two
FIG. 9 is a circuit diagram of an output chopper. Here, 1 is an input power supply, 2 and 3 are switch elements, 4 and 5 are inductors,
6 and 7 are rectifying elements, and 8 and 9 are capacitors. The voltages of the capacitors 8 and 9 are V1 and V2. 3, 4, 6, and 8 are provided with boost choppers. This allows the capacitor
8, a DC voltage V1 is obtained. 2, 5, 7, and 9 constitute a step-up / step-down chopper. This allows the capacitor 9
To obtain a DC voltage V2.

【0003】さて、図10の問題点は部品点数の増加に
よる大型化である。単出力の場合、部品は3、4、6、
8の4点である。これを2出力にするには、通常図10
のように部品2、5、7、9を増やす。こうすることに
よって単出力チョッパを2出力チョッパすることができ
出力を増やすことができる。しかしこの方法では、部品
2、5、7、9が増えて部品点数は倍の8点になってし
まう。小型化、軽量化の要求が厳しくなっているなか
で、この部品点数増加が許されない場合も多い。
The problem shown in FIG. 10 is that the number of parts increases to increase the size. In the case of single output, the parts are 3, 4, 6,
8 points. In order to make this into two outputs, usually, FIG.
The parts 2, 5, 7, 9 are increased as shown in FIG. By doing so, a single output chopper can be replaced with a two-output chopper, and the output can be increased. However, in this method, the number of components 2, 5, 7, and 9 increases, and the number of components doubles to eight. With increasing demands for miniaturization and weight reduction, it is often not possible to increase the number of components.

【発明が解決しようとする課題】[Problems to be solved by the invention]

【0004】以上のように、従来はチョッパ回路の出力
を単出力から二出力に増やすために部品点数の大幅な増
加を招いていた。本発明の目的は、チョッパ回路の出力
を単出力から二出力に増やす際に、部品点数をできるだ
け少なくしても2出力チョッパを提供するものである。
As described above, conventionally, since the output of the chopper circuit is increased from a single output to two outputs, the number of components has been significantly increased. SUMMARY OF THE INVENTION It is an object of the present invention to provide a two-output chopper with a minimum number of components when increasing the output of a chopper circuit from a single output to two outputs.

【課題を解決するための手段】[Means for Solving the Problems]

【0005】本発明は二つのインダクタ4と5を共用す
ることにより部品点数の削減を図ったものである。
In the present invention, the number of components is reduced by sharing the two inductors 4 and 5.

【発明の実施の形態】図1は請求項1の発明の一実施例
図であり、入力電源1に並列にインダクタ4と第一のス
イッチ素子3の直列回路を接続し、第一のスイッチ素子
3に並列に第一の整流素子6と第一のコンデンサ8の直
列回路を並列に接続したチョッパ回路において、入力電
源1とインダクタ4の間に第二のスイッチ素子2を接続
し、第二の整流素子7と第二のコンデンサ9の直列回路
をインダクタ4と第一のスイッチ素子3の直列回路に並
列に接続したことを特徴とする。図6は請求項2の発明
の一実施例図であり、入力電源1に並列にインダクタ4
と第一のスイッチ素子3の直列回路を接続し、第一のス
イッチ素子3に並列に第一の整流素子6と第一のコンデ
ンサ8の直列回路を並列に接続したチョッパ回路におい
て、入力電源1とインダクタ4の間に第二のスイッチ素
子2を接続し、第2の整流素子7と第2のコンデンサ9の
直列回路を第2のスイッチ素子2に並列に接続したこと
を特徴とする。また、図9は本発明の更に具体的な実施
例で、図1に対してコンデンサ8とコンデンサ9の直列
回路に並列に第三のスイッチ素子10と第四のスイッチ
素子11の直列回路を接続し、かつ第一のコンデンサ8
と第二のコンデンサ9の接続点及び第三のスイッチ素子
10と第四のスイッチ素子11の接続点の間に第二のイ
ンダクタ12と第三のコンデンサ13よりなる直列回路
を接続したことを特徴とする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a diagram showing an embodiment of the first aspect of the present invention. In FIG. In a chopper circuit in which a series circuit of a first rectifying element 6 and a first capacitor 8 are connected in parallel with a third switch element 3, a second switch element 2 is connected between an input power supply 1 and an inductor 4, A series circuit of the rectifying element 7 and the second capacitor 9 is connected in parallel to a series circuit of the inductor 4 and the first switch element 3. FIG. 6 is a diagram showing an embodiment of the second aspect of the present invention.
And a series circuit of a first switch element 3 and a series circuit of a first rectifying element 6 and a first capacitor 8 connected in parallel with the first switch element 3. The second switch element 2 is connected between the second switch element 2 and the inductor 4, and a series circuit of the second rectifier element 7 and the second capacitor 9 is connected in parallel to the second switch element 2. FIG. 9 shows a more specific embodiment of the present invention, in which a series circuit of a third switch element 10 and a fourth switch element 11 is connected in parallel to a series circuit of a capacitor 8 and a capacitor 9 in FIG. And the first capacitor 8
A series circuit consisting of a second inductor 12 and a third capacitor 13 is connected between a connection point of the second capacitor 9 and a connection point of the third switching element 10 and a connection point of the fourth switching element 11. And

【0006】次に、本発明の回路動作について説明す
る。図2は図1の回路の動作波形である。
Next, the circuit operation of the present invention will be described. FIG. 2 shows operation waveforms of the circuit of FIG.

【0007】回路動作の説明の前に、時刻と状態を規定
する。一周期はスイッチ素子2、3のオン、オフの組み
合わせにより四つの状態に分けられる。各状態の始まり
の時刻、終わりの時刻、及びスイッチ素子2、3のオ
ン、オフを以下のように規定する。時刻t0からt1までを
状態1とする。状態1ではスイッチ素子2、3は共にオ
ンである。時刻t1からt2までを状態2とする。状態2で
はスイッチ素子2がオフ、スイッチ素子3がオンであ
る。時刻t2からt3までを状態3とする。状態3ではスイ
ッチ素子2、3は共にオンである。時刻t3からt4までを
状態4とする。状態4ではスイッチ素子2がオン、スイ
ッチ素子3がオフである。次に状態1より、順に動作を
説明していく。
Before describing the circuit operation, a time and a state are defined. One cycle is divided into four states by a combination of ON and OFF of the switch elements 2 and 3. The start time and end time of each state, and ON / OFF of the switch elements 2 and 3 are defined as follows. State 1 is from time t0 to t1. In state 1, both switch elements 2 and 3 are on. State 2 is from time t1 to t2. In state 2, switch element 2 is off and switch element 3 is on. State 3 is from time t2 to t3. In state 3, both switch elements 2 and 3 are on. State 4 is from time t3 to t4. In state 4, switch element 2 is on and switch element 3 is off. Next, the operation will be described in order from state 1.

【0008】状態1ではスイッチ素子2、3は共にオン
している。これにより整流素子6、7は逆バイアスされ
るため電流は流れない。したがって状態1の等価回路は
図3となる。インダクタ4には入力電圧が印加され、そ
の電流は直線的に増えてゆく。
In state 1, both switch elements 2 and 3 are on. As a result, no current flows because the rectifying elements 6 and 7 are reverse-biased. Therefore, the equivalent circuit in state 1 is as shown in FIG. An input voltage is applied to the inductor 4, and the current increases linearly.

【0009】状態2ではスイッチ素子2がオフ、スイッ
チ素子3がオンである。時刻t1でスイッチ素子2がター
ンオフすると、インダクタ4はそれまでと同じ向きに電
流を流し続けるように動作するため、インダクタ4→ス
イッチ素子3→コンデンサ9→整流素子7→インダクタ
4のルートで電流が流れる。一方、スイッチ素子3はオ
ンしたままであるので、整流素子6は逆バイアスされて
いる。したがってこの時の等価回路は図4となる。イン
ダクタ4は出力電圧V2でクランプされ、その電流は直線
的に減ってゆく。
In state 2, switch element 2 is off and switch element 3 is on. When the switch element 2 is turned off at the time t1, the inductor 4 operates so as to continue to flow the current in the same direction as before, so that the inductor 4 → the switch element 3 → the capacitor 9 → the rectifying element 7 → the inductor.
Current flows through route 4. On the other hand, since the switching element 3 remains on, the rectifying element 6 is reverse-biased. Therefore, the equivalent circuit at this time is as shown in FIG. The inductor 4 is clamped at the output voltage V2, and its current decreases linearly.

【0010】状態3はスイッチのオン、オフが状態1と
同じであり、動作も同じである。インダクタ4の電流は
直線的に増えてゆく。
In state 3, the on / off state of the switch is the same as in state 1, and the operation is the same. The current of the inductor 4 increases linearly.

【0011】状態4ではスイッチ素子2がオン、スイッ
チ素子3がオフである。時刻t3でスイッチ素子3がター
ンオフすると、インダクタ4はそれまでと同じ向きに電
流を流し続けるように動作するため、インダクタ4→整
流素子6→コンデンサ8→入力電源1→スイッチ素子2
→インダクタ4のルートで電流が流れる。一方、スイッ
チ素子2はオンしたままであるので、整流素子7は逆バ
イアスされている。したがってこの時の等価回路は図5
となる。インダクタ4は(出力電圧V1−入力電圧)でク
ランプされ、その電流は直線的に減ってゆく。時刻t4で
再びスイッチ素子3がターンオンしたところで一周期が
終わり、再び状態1に戻る。
In state 4, switch element 2 is on and switch element 3 is off. When the switching element 3 is turned off at the time t3, the inductor 4 operates so as to continue to flow the current in the same direction as before, so that the inductor 4 → the rectifying element 6 → the capacitor 8 → the input power supply 1 → the switching element 2
→ Current flows through the route of the inductor 4. On the other hand, since the switching element 2 remains on, the rectifying element 7 is reverse-biased. Therefore, the equivalent circuit at this time is shown in FIG.
Becomes The inductor 4 is clamped at (output voltage V1−input voltage), and its current decreases linearly. One cycle ends when the switch element 3 is turned on again at the time t4, and the state returns to the state 1 again.

【0012】以上の説明から明らかなように、状態1、
2は昇降圧チョッパの動作であり、状態3、4は昇圧チ
ョッパの動作である。したがって、本発明は二つのチョ
ッパを一体化した回路であるといえる。
As is clear from the above description, state 1,
2 is an operation of the step-up / step-down chopper, and states 3 and 4 are operations of the step-up chopper. Therefore, it can be said that the present invention is a circuit in which two choppers are integrated.

【0013】出力電圧V1、V2は下記の式で表わされる。
但し、Viは入力電圧、Liはインダクタ4のインダクタン
ス、Tはスイッチング周期、ton1はスイッチ素子3のオ
ン時間、ton2はスイッチ素子2のオン時間、Io1はV1の
出力電流、Io2はV2の出力電流である。Io1、Io2の流れ
る向きは図1に示した。
The output voltages V1 and V2 are represented by the following equations.
Where Vi is the input voltage, Li is the inductance of the inductor 4, T is the switching cycle, ton 1 is the on time of the switch element 3, ton 2 is the on time of the switch element 2, Io 1 is the output current of V1, and Io 2 is the output current of V1. This is the output current of V2. The flow directions of Io 1 and Io 2 are shown in FIG.

【数1】 (Equation 1)

【数2】 数1、数2から分かるように、ton2/Tを制御することに
より出力電圧を制御することが可能である。例えば、T
を一定つまり固定周波数とした場合、出力電圧はton2
比例する。
(Equation 2) As can be seen from Expressions 1 and 2, it is possible to control the output voltage by controlling ton 2 / T. For example, T
If a constant that is fixed frequency, the output voltage is proportional to the ton 2.

【0014】図6は本発明のもう一つの回路構成を示す
もので、図1と同一符号の回路部,部品は同一内容を示
す。図6のように、コンデンサ8、9の中点の接続を入
力電源1のマイナス側ではなくプラス側に変更しても問
題無く動作する。この場合動作が逆転し、状態1、2が
昇圧チョッパ、状態3、4が昇降圧チョッパの動作とな
る。これは電流が流れるルートが変わるためである。状
態1、3は図1でも図6でも同じ動作なので、説明を省
略する。状態2では電流がインダクタ4→スイッチ素子
3→入力電源1→コンデンサ9→整流素子7→インダク
タ4のルートで流れる。この時の等価回路を図7に示す。
ルートに入力電源を含むことからこれは昇圧チョッパの
動作であることが分かる。状態4では電流がインダクタ
4→整流素子6→コンデンサ8→スイッチ素子2→イン
ダクタ4のルートで流れる。この時の等価回路を図8に
示す。ルートに入力電源を含まないことからこれは昇降
圧チョッパの動作であることが分かる。
FIG. 6 shows another circuit configuration of the present invention, in which circuit portions and components having the same reference numerals as those in FIG. 1 have the same contents. As shown in FIG. 6, even if the connection between the middle points of the capacitors 8 and 9 is changed to the plus side of the input power supply 1 instead of the minus side, the operation can be performed without any problem. In this case, the operation is reversed, and states 1 and 2 are operations of the step-up chopper, and states 3 and 4 are operations of the step-up / step-down chopper. This is because the route through which the current flows changes. Since the operations in states 1 and 3 are the same in both FIG. 1 and FIG. 6, the description is omitted. In state 2, the current flows through the route of inductor 4 → switch element 3 → input power supply 1 → capacitor 9 → rectifier element 7 → inductor 4. FIG. 7 shows an equivalent circuit at this time.
Since the input power is included in the route, it is understood that this is the operation of the boost chopper. In state 4, the current flows through the route of the inductor 4, the rectifier 6, the capacitor 8, the switch 2, and the inductor 4. FIG. 8 shows an equivalent circuit at this time. Since the input power supply is not included in the route, it is understood that this is the operation of the step-up / step-down chopper.

【0015】この時の出力電圧は、昇圧、昇降圧が入れ
替わることから下記のようになる。
The output voltage at this time is as follows because the step-up and step-up and step-down are switched.

【数3】 (Equation 3)

【数4】 (Equation 4)

【0016】以上のように、コンデンサ8、9の中点の
接続は入力電源1のプラス側でもマイナス側でもどちら
でも構わない。これは入力電源がプラス接地であっても
マイナス接地であっても、本発明の回路を使うことがで
きることを意味する。
As described above, the connection between the middle points of the capacitors 8 and 9 may be either on the plus side or the minus side of the input power supply 1. This means that the circuit of the present invention can be used regardless of whether the input power is positive or negative.

【0017】図9は本発明のより具体的な実施例であ
り、図1と同一符号の回路部,部品は同一内容を示す。
本実施例は出力の一端が入力の一端に接続されたインバ
ータであって、リンガーと呼ばれる電話機のベルを鳴ら
すための信号発生装置の例である。交流出力は直流に重
畳されて使用される。図1と比べてスイッチ素子10、
11、インダクタ12、コンデンサ13が追加されてい
るが、これらの部品でハーフブリッジインバータを構成
している。その動作であるが、スイッチ素子10とスイ
ッチ素子11により直流電圧V1、V2をスイッチングし
て、必要な交流波形に対応した矩形波の集合に変換す
る。この矩形波列をインダクタ12、コンデンサ13で
構成されるフィルターに通して波形整形することによ
り、交流電圧を得るのである。図9では交流出力が直流
入力のマイナス側に接続されているが、これは「-48V重
畳」と呼ばれる方式である。通信機器ではDC48Vをプラ
ス側接地で使用するため、このように呼ばれる。一方、
直流入力のプラス側に接続する方式もあり、これは「G
重畳」と呼ばれる。本発明の回路構成では、コンデンサ
8、9の中点を入力電源のプラス側に接続してもマイナ
ス側に接続しても良いことは前に説明した通りである。
したがって、切り替え手段を設けるだけで一つの機器で
-48V重畳とG重畳の両方に対応可能である。本発明の特
徴をうまく利用した例である。
FIG. 9 shows a more specific embodiment of the present invention. Circuit parts and components having the same reference numerals as those in FIG. 1 have the same contents.
This embodiment is an inverter in which one end of an output is connected to one end of an input, and is an example of a signal generator for ringing a telephone called a ringer. The AC output is used by being superimposed on the DC. As compared to FIG.
11, an inductor 12, and a capacitor 13 are added. These components constitute a half-bridge inverter. In the operation, the DC voltages V1 and V2 are switched by the switch elements 10 and 11, and converted into a set of rectangular waves corresponding to a required AC waveform. An AC voltage is obtained by shaping the waveform of this rectangular wave train through a filter composed of an inductor 12 and a capacitor 13. In FIG. 9, the AC output is connected to the negative side of the DC input, which is a method called “−48 V superposition”. Telecommunications equipment is so named because it uses DC48V with positive ground. on the other hand,
There is also a method of connecting to the positive side of the DC input.
It is called "superposition." As described above, in the circuit configuration of the present invention, the midpoint of the capacitors 8 and 9 may be connected to the plus side or the minus side of the input power supply.
Therefore, just by providing switching means, one device
It can handle both -48V superimposition and G superimposition. This is an example in which the features of the present invention are successfully used.

【発明の効果】以上の様に本発明を用いれば、部品点数
の増加を抑制しつつ単出力を二出力とすることができ、
産業上利用可能性大なるものである。
As described above, when the present invention is used, a single output can be changed to two outputs while suppressing an increase in the number of parts.
It has great industrial applicability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の回路構成FIG. 1 is a circuit configuration of the present invention.

【図2】図1の動作波形FIG. 2 is an operation waveform of FIG.

【図3】図1の状態1、3の等価回路FIG. 3 is an equivalent circuit of states 1 and 3 in FIG. 1;

【図4】図1の状態2の等価回路FIG. 4 is an equivalent circuit of state 2 in FIG.

【図5】図1の状態4の等価回路FIG. 5 is an equivalent circuit of state 4 in FIG. 1;

【図6】本発明の他の回路構成FIG. 6 shows another circuit configuration of the present invention.

【図7】図6の状態2の等価回路FIG. 7 is an equivalent circuit of state 2 in FIG. 6;

【図8】図6の状態4の等価回路8 is an equivalent circuit of state 4 in FIG.

【図9】本発明の一実施例FIG. 9 shows an embodiment of the present invention.

【図10】従来の回路構成FIG. 10 shows a conventional circuit configuration.

【符号の説明】[Explanation of symbols]

1 入力電源 2 スイッチ素子 3 スイッチ素子 4 インダクタ 5 インダクタ 6 整流素子 7 整流素子 8 コンデンサ 9 コンデンサ 10 スイッチ素子 11 スイッチ素子 12 インダクタ 13 コンデンサ REFERENCE SIGNS LIST 1 input power supply 2 switch element 3 switch element 4 inductor 5 inductor 6 rectifier 7 rectifier 8 capacitor 9 capacitor 10 switch element 11 switch element 12 inductor 13 capacitor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】入力電源1に並列にインダクタ4と第一の
スイッチ素子3の直列回路を接続し、前記第一のスイッ
チ素子3に並列に第一の整流素子6と第一のコンデンサ
8の直列回路を並列に接続したチョッパ回路において、
前記入力電源1と前記インダクタ4の間に第二のスイッ
チ素子2を接続し、第二の整流素子7と第二のコンデン
サ9の直列回路を前記インダクタ4と第一のスイッチ素
子3の直列回路に並列に接続したことを特徴とする二出
力チョッパ回路。
A series circuit of an inductor and a first switch element is connected in parallel to an input power supply, and a first rectifying element and a first capacitor are connected in parallel to the first switch element. In a chopper circuit in which series circuits are connected in parallel,
A second switch element 2 is connected between the input power supply 1 and the inductor 4, and a series circuit of a second rectifier element 7 and a second capacitor 9 is connected to a series circuit of the inductor 4 and the first switch element 3. A two-output chopper circuit, which is connected in parallel to the chopper.
【請求項2】入力電源1に並列にインダクタ4と第一の
スイッチ素子3の直列回路を接続し、前記第一のスイッ
チ素子3に並列に第一の整流素子6と第一のコンデンサ
8の直列回路を並列に接続したチョッパ回路において、
前記入力電源1と前記インダクタ4の間に第二のスイッ
チ素子2を接続し、第2の整流素子7と第2のコンデンサ
9の直列回路を第2のスイッチ素子2に並列に接続した
ことを特徴とする二出力チョッパ回路。
2. A series circuit of an inductor 4 and a first switch element 3 is connected in parallel with an input power supply 1, and a first rectifier element 6 and a first capacitor 8 are connected in parallel with the first switch element 3. In a chopper circuit in which series circuits are connected in parallel,
A second switch element 2 is connected between the input power supply 1 and the inductor 4, and a series circuit of a second rectifier element 7 and a second capacitor 9 is connected in parallel to the second switch element 2. Features a two-output chopper circuit.
【請求項3】前記第一のコンデンサ8と前記第2のコン
デンサ9の直列回路に並列に第三のスイッチ素子10と
第四のスイッチ素子11の直列回路を接続し、かつ前記
第一のコンデンサ8と前記第二のコンデンサ9の接続点
及び前記第三のスイッチ素子10と第四のスイッチ素子
11の接続点の間に第二のインダクタ12と第三のコン
デンサ13よりなる直列回路を接続したことを特徴とす
る請求項1または請求項2の二出力チョッパ回路。
3. A series circuit of a third switch element 10 and a fourth switch element 11 is connected in parallel with a series circuit of the first capacitor 8 and the second capacitor 9; A series circuit composed of a second inductor 12 and a third capacitor 13 was connected between a connection point of the second capacitor 9 and the second capacitor 9 and a connection point of the third switch element 10 and the fourth switch element 11. 3. The two-output chopper circuit according to claim 1, wherein:
JP11091277A 1999-03-31 1999-03-31 Two output chopper circuit Pending JP2000287441A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11091277A JP2000287441A (en) 1999-03-31 1999-03-31 Two output chopper circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11091277A JP2000287441A (en) 1999-03-31 1999-03-31 Two output chopper circuit

Publications (1)

Publication Number Publication Date
JP2000287441A true JP2000287441A (en) 2000-10-13

Family

ID=14021973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11091277A Pending JP2000287441A (en) 1999-03-31 1999-03-31 Two output chopper circuit

Country Status (1)

Country Link
JP (1) JP2000287441A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1298781A1 (en) * 2001-09-27 2003-04-02 ABB Schweiz AG Power converter device and method for adjusting a variable DC voltage
US7342436B2 (en) 2001-12-21 2008-03-11 Fujitsu Limited Bipolar supply voltage generator and semiconductor device for same
WO2010043499A1 (en) * 2008-10-13 2010-04-22 Audioasics A/S A multi-state dc-dc converter
JP2010530206A (en) * 2007-06-15 2010-09-02 エスエムエー ソーラー テクノロジー アーゲー Device for supplying electrical energy to a power supply network and DC voltage transformer used in said device
KR101005463B1 (en) 2008-07-28 2011-01-05 (주)제이디에이테크놀로지 Dc/dc converter and driving method thereof
EP2278696A1 (en) * 2009-07-23 2011-01-26 STMicroelectronics (Tours) SAS Step-up and inverting power converter and operation of such
CN101330253B (en) * 2007-06-20 2012-06-20 株式会社理光 Switching regulator and motion control method thereof
JP2012533980A (en) * 2009-07-20 2012-12-27 エス・ビー リモーティブ カンパニー リミテッド Series circuit of switching regulators for energy transfer in battery systems
KR20150022579A (en) * 2013-08-23 2015-03-04 엘지이노텍 주식회사 Power supply device
EP3550703A1 (en) * 2018-04-04 2019-10-09 Rolls-Royce plc Dc-ac converter and method of dc-ac conversion

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822883B2 (en) 2001-09-27 2004-11-23 Abb Schweiz Ag Converter circuit arrangement, as well as a method for matching a variable DC voltage
EP1298781A1 (en) * 2001-09-27 2003-04-02 ABB Schweiz AG Power converter device and method for adjusting a variable DC voltage
US7342436B2 (en) 2001-12-21 2008-03-11 Fujitsu Limited Bipolar supply voltage generator and semiconductor device for same
KR100894667B1 (en) 2001-12-21 2009-04-24 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Bipolar supply voltage generator and semiconductor device for the same
JP2010530206A (en) * 2007-06-15 2010-09-02 エスエムエー ソーラー テクノロジー アーゲー Device for supplying electrical energy to a power supply network and DC voltage transformer used in said device
CN101330253B (en) * 2007-06-20 2012-06-20 株式会社理光 Switching regulator and motion control method thereof
KR101005463B1 (en) 2008-07-28 2011-01-05 (주)제이디에이테크놀로지 Dc/dc converter and driving method thereof
US8710822B2 (en) 2008-10-13 2014-04-29 Analog Devices, Inc. Multi-state DC-DC converter having undirectional switches
WO2010043499A1 (en) * 2008-10-13 2010-04-22 Audioasics A/S A multi-state dc-dc converter
CN102227864B (en) * 2008-10-13 2014-06-04 亚德诺半导体股份有限公司 Multi-state dc-dc converters
CN102227864A (en) * 2008-10-13 2011-10-26 音频专用集成电路公司 Multi-state dc-dc converters
JP2012533980A (en) * 2009-07-20 2012-12-27 エス・ビー リモーティブ カンパニー リミテッド Series circuit of switching regulators for energy transfer in battery systems
CN102013803A (en) * 2009-07-23 2011-04-13 意法半导体(图尔)公司 Boost/buck converter and method for controlling it
US8461814B2 (en) 2009-07-23 2013-06-11 Stmicroelectronics (Tours) Sas Boost/buck converter and method for controlling it
EP2278696A1 (en) * 2009-07-23 2011-01-26 STMicroelectronics (Tours) SAS Step-up and inverting power converter and operation of such
KR20150022579A (en) * 2013-08-23 2015-03-04 엘지이노텍 주식회사 Power supply device
KR102119666B1 (en) * 2013-08-23 2020-06-08 엘지이노텍 주식회사 Power supply device
EP3550703A1 (en) * 2018-04-04 2019-10-09 Rolls-Royce plc Dc-ac converter and method of dc-ac conversion

Similar Documents

Publication Publication Date Title
US6304065B1 (en) Power electronic circuits with all terminal currents non-pulsating
JPH04351465A (en) Dc/dc converter
US10177671B2 (en) Modified dual active half bridge DC/DC converter with transformer DC bias
KR20110110805A (en) Dc/dc-converter and ac/dc-converter
JPH06502294A (en) High power factor voltage doubler rectifier
JP5130542B2 (en) Step-down switching DC / DC converter
JP2000287441A (en) Two output chopper circuit
JP2000295852A (en) Power supply device
JP2003018853A (en) Common mode current reduction method
WO2015133118A1 (en) Power conversion device
EP0534422B1 (en) A power supply device
JPH0723560A (en) Switching power supply
JPH01218352A (en) Switching power source circuit
JP3400160B2 (en) Switching power supply
JPH07327366A (en) Power supply
EP3629457B1 (en) Power module
JP3525148B2 (en) converter
JP3743712B2 (en) DC power supply
CN111181432B (en) Inverter circuit
JP3327754B2 (en) Gate drive device for semiconductor switching element
JP2002078358A (en) Power supply for vehicle
JP3594049B2 (en) Rectifier circuit
JP2000232781A (en) Switching power supply device
JP2002218753A (en) Switching power supply unit
JP3501132B2 (en) Power supply for magnetron drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202