KR20150012242A - 수용성-기반 전기 이중층 캐패시터 - Google Patents

수용성-기반 전기 이중층 캐패시터 Download PDF

Info

Publication number
KR20150012242A
KR20150012242A KR1020147029382A KR20147029382A KR20150012242A KR 20150012242 A KR20150012242 A KR 20150012242A KR 1020147029382 A KR1020147029382 A KR 1020147029382A KR 20147029382 A KR20147029382 A KR 20147029382A KR 20150012242 A KR20150012242 A KR 20150012242A
Authority
KR
South Korea
Prior art keywords
edlc
electrodes
frame
electrode
capacitor
Prior art date
Application number
KR1020147029382A
Other languages
English (en)
Inventor
마이클 코코토브
마이클 러너
얼빈 탈-구텔마허
에레츠 슈라이버
Original Assignee
엘비트 시스템즈 랜드 앤드 씨4아이 - 타디란 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘비트 시스템즈 랜드 앤드 씨4아이 - 타디란 리미티드 filed Critical 엘비트 시스템즈 랜드 앤드 씨4아이 - 타디란 리미티드
Publication of KR20150012242A publication Critical patent/KR20150012242A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/14Arrangements or processes for adjusting or protecting hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/04Hybrid capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12Stacked hybrid or EDL capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/30Electrodes characterised by their material
    • H01G11/32Carbon-based
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/52Separators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54Electrolytes
    • H01G11/58Liquid electrolytes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66Current collectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02TCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00Road transport of goods or passengers
    • Y02T10/60Other road transportation technologies with climate change mitigation effect
    • Y02T10/70Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

전기 이중층 캐패시터(EDLC) 및 이를 제조하는 방법. ELDC는 2개의 병렬 집전체, 2개의 대향 극성 전극, 격리판, 강성 유전체 프레임, 및 적어도 하나의 배출 메커니즘을 가진 적어도 하나의 캐패시터 셀을 포함한다. 각 전극은 각각의 집전체 상에 배치되고, 수용성 전해질이 함침된 활성 탄소로 구성된다. 프레임은 전극을 에워싸며 집전체 표면 상에 둘레를 따라서 배치된다. 배출 메커니즘은 캐패시터 셀 내부로부터 과잉의 유체 물질을 제거한다. 배출 메커니즘은 전극으로부터 새어 나오는 잔류 전해질을 수집하도록 동작하는, 프레임 내에 격실이거나, 프레임 내에 형성되고 전극의 부분 내로 확장하며, 다공성 소수성 물질로 구성되고 전극으로부터 방출된 기체를 EDLC 밖으로 배출하도록 동작하는 모세관일 수 있다.

Description

수용성-기반 전기 이중층 캐패시터{AQUEOUS-BASED ELECTRIC DOUBLE-LAYER CAPACITOR}
개시된 기술은 일반적으로 캐패시터에 관한 것으로, 특히 전기 이중층 캐패시터에 관한 것이다.
"슈퍼캐패시터" 또는 "울트라캐패시터"라고도 알려진 전기 이중층 캐패시터(EDLC)는 통상적인 캐패시터에 비해 매우 고 에너지 밀도인 것이 특징인 전기화학 캐패시터의 한 유형이다. 통상의 유전체 물질에 의해 분리되는 2개의 금속판 대신에, EDLC는 전해질과 큰 표면적의 도체 사이에 계면에 형성되는 이중 전계 내 전하들의 분리를 수반한다. 기본적인 EDLC 셀 구성은, 집전체로서 알려진 병렬 도전성 판의 서로 대향하는 면들 상에 배치된, 전형적으로 활성 탄소를 포함하는, 한 쌍의 매우 다공성인 전극들이다. 전극들은 전해질이 함침(impregnate)되고, 다공성 전기적 절연 및 이온-투과성 막으로 구성된 격리판에 의해 분리된다. 전극들 사이에 전압이 인가되었을 때, 전해질로부터 음이온이 양 전극으로 흐르며, 반면 전해질로부터 양이온이 음 전극으로 흘러, 축적된 이온 전하에 의해 전기 이중층이 각 전극/전해질 계면에 형성된다. 결국, 에너지가 각 계면에 양 및 음 전하의 분리에 의해 저장된다. 격리판은 도전성 전극들 간에 전기적 접촉을 방지하지만 이온들은 교환될 수 있게 한다. 이를테면 외부 전기장치에 파워를 공급함으로써, EDLC가 방전될 때, 전극들에 걸린 전압은 이온들이 전극 표면들로부터 방전하기 때문에 전류 흐름을 야기한다. EDLC는 복수의 충전 사이클을 반복하여 다시 재충전 및 방전될 수 있다.
나노미터 정도의(정전기 캐패시터를 위한 밀리미터와 전해질 캐패시터를 위한 마이크로미터에 비해) 전기 이중층 사이의 이격 거리와 더불어, 활성 탄소 전극의 극히 큰 표면적은 단위 질량당 상당수의 이온이 흡수될 수 있게 하며, 이에 따라, 통상의 캐패시터보다 에너지 밀도 크기가 몇 자리수 더 커지게 할 수 있다. 전해질은 수용성-기반 용액(예를 들면, 수산화칼륨(KOH) 또는 황산(H2S04)의 수용액) 또는 유기-기반(예를 들면, 아세토니트릴(CH3CN), 폴리프로필렌카보네이트)일 수 있다. 수용성-기반 전해질에서, 전압은 대략 1V(이 이상에서 물은 분해된다)로 제한되는 반면, 유기-기반 전해질은 약 2.5 ~ 3.0V의 더 높은 최대 전압을 갖는다. 각 개개의 EDLC 셀은 비교적 낮은 전압으로 제한되기 때문에, 더 높은 전압 동작을 가능하게 하기 위해 복수의 EDLC 셀이 직렬로 연결될 수 있다. 그러나, 직렬 연결은 총 캐패시턴스를 감소시키며 또한 전압-밸런싱을 요구한다.
단위 무게당 저장되는 에너지량은 전기화학 배터리와 비교하여 EDLC에서는 일반적으로 낮지만, EDLC는 훨씬 더 큰 파워 밀도 및 고 충전/방전률을 갖는다. 또한, EDLC는 배터리보다 훨씬 더 긴 수명을 가지며, 거의 열화없이 더욱 많은 충전 사이클(일반 재충전가능 배터리에 있어 수백 번에 비해, 수 백만 충전 사이클)이 행해질 수 있다. 결국, 배터리는 장기간 동안 더 많은 량의 에너지를 공급하기 위해 사용되지만, EDLC은 빈번하고 빠른 파워 밀도를 요구하는 응용, 이를테면 거듭하여 제동 및 가속하는 하이브리드 차량에 이상적이다. 또한, EDLC는 친환경적이고(긴 수명을 가지며 재활용할 수 있다), 안전하며(안전한 처분을 요하는 부식성 전해질 및 이외 다른 유독성 물질이 없다), 경량이며, 매우 낮은 내부 저항(ESR)을 갖는다. 또한, EDLC의 충전 프로세스는 필요한 량만을 인출하며 과충전되지 않기 때문에, 상대적으로 간단하다. EDLC는 다른 캐패시터 및 전기화학 배터리에 비해 높은 자체-방전을 갖는다.
고 동작 온도 및/또는 고 동작 전압에서 EDLC 동작 동안에, 다양한 잠재적으로 이롭지 못한 기생적 영향들이 발생하는 경향이 있다. 특히, 전기화학 반응은 전극 조성물에 과도한 압력을 야기하여, 기체의 방출을 초래한다. 방출된 기체의 높아진 압력은 캐패시터 요소를 부풀게 하거나 파열되게 할 수도 있을 것이다.
최근에 물질 및 제조 방법에 진보로 EDLC의 성능이 개선되고 비용이 낮아지고, 이들을 다양한 응용에 활용되게 하였다. 예를 들면, EDLC는 저-파워 전기 장비를 동작시키기 위해서, 그리고 하이브리드 또는 연료-셀 차량을 위한 피크-부하 향상을 제공하기 위해 채용될 수 있다. 또한, EDLC는 일반적으로 배터리를 보완하기 위해서, 이를테면 무정전 파워 서플라이에서 짧은 파워 중단을 잇기 위해서, 사용된다.
"Electric double layer capacitor" 명칭의 Watanabe 등의 미국특허 4,697,224는 전기적으로 절연성이고 이온-투과성인 격리판, 및 격리판의 서로 대향한 양측 상에 서로 대향하여 배치된 고체 탄소질 물질의 한 쌍의 분극가능 전극을 포함하는 EDLC에 관한 것이다. 격리판 및 전극은 절연 고무의 가스켓 내에 시일링된다. 격리판 및 전극들 중 적어도 하나의 전극은 전극들의 가능한 변위와 상호 접촉을 통한 단락을 방지하기 위해서, 전극이 격리판과 직면하는 영역의 부분에서 접착 또는 응집제에 의해 서로 부착된다.
"Capacitor with a double electrical layer" 명칭의 Varakin의 유럽특허 786,786는 니켈 산화물로 만들어진 한 전극과 바람직하게 니켈-판 또는 구리-판 섬유성 탄소 물질로 만들어진 다른 전극을 가진 EDLC을 개시한다. 전해질은 알칼리 금속 카보네이트 또는 수산화물의 수용액이다.
"Ultracapacitor current collector" 명칭의 Jerabek 등의 미국특허 6,201,685은 내화 금속의 질화물, 카바이드 또는 붕소화물로 코팅된, 알루미늄과 같은, 도전성 금속 기판을 포함하는 집전체를 가진 비수성 울트라캐패시터를 개시한다. 코팅은 집전체 상에 매우 저항성의 알루미늄 산화물층이 형성되고 두꺼워지는 것을 방지하기 위한 것이다.
"Electrochemical capacitor and method for making the same" 명칭의 Belyakov 등의 미국특허 6,594,138는 직렬 연결된 내부 요소 및 단부 요소로 구성된 한 뱅크의 요소들을 가진 전기화학 캐패시터에 관한 것이다. 각 내부 요소는 전자-도통 콜렉터, 콜렉터의 대향하는 양측 상에 배치된 다공성의 서로 다른-극성 전극들, 및 전극 상에 실장된 전자-절연 격리판을 포함한다. 각 단부 요소는 콜렉터 및 이의 양측 중 한 측 상에 배치된 적합한 극성의 전극을 포함한다. 전극 및 격리판(separator)은 전해질이 함침된다. 전극의 고상-액상 비는 조립 동안 전해질 누설의 확률을 낮추고 캐패시터의 내부 저항을 최소화하게 선택된다. 캐패시터 몸체는 직렬 연결된 요소 내 전압을 평준화하기 위해 전자 도체로 상호연결된 홀드-다운을 포함한다. 인근의 요소들이 전해질에 단락회로가 되는 것을 방지하기 위해, 도체에 폴리머 코팅이 도포된다. 뱅크 또한 요소들을 시일링하기 위한 폴리머 조성물로 코팅되고, 코팅은 중화 성분이 폴리머 경화율에 미치는 영향을 제거하는 추가의 층을 포함한다. 뱅크는 홀드-다운 사이에 실장하기 전에 9.8 ~ 19.6 kPa의 잔류 압력으로 배출되어, 전극 매스(mass)를 콜로이드 밀링하는 동안 전해질 내 용해된 과잉의 공기를 제거할 수 있게 한다.
"Method of making electrochemical capacitor using a printable composition" 명칭의 Lang의 미국특허 6,773,468는 평행하게 놓여진 한 쌍의 집전체 판; 집전체의 서로 대향한 면 상에 인쇄된 수용성 전해질을 내포하는 평탄한 전극; 및 전극 사이에 개재된 격리판을 포함하는 전기화학 캐패시터 셀에 대한 준비 방법에 관한 것이다. 전극은 전극에 의해 덮이지 않은 주변 영역이 집전체의 면들 각각 상에 정의되게 인쇄된다. 격리판의 기하학적 형태 및 크기는 집전체 판의 형태 및 크기와 동일하다. 격리판은 전해질 불-투과성의 주변이 마스킹된 영역에 의해 둘러싸인 전해질 투과성인 중앙 영역을 포함하고 투과성 영역은 전극과 일치한다. 실란트는 격리판의 주변 영역 내 구멍 내에 함침된다. 적어도 하나의 접착층이 실란트 상에 피착된다. 전극은 적합한 인쇄가능한 조성물을 사용하여 제작된다.
이에 따라, 개시된 기술의 일 측면에 따라, 적어도 하나의 캐패시터 셀을 포함하는 전기 이중층 캐패시터(EDLC)가 제공되며, 캐패시터 셀은 2개의 집전체(current collector), 대향 극성의 2개의 전극, 격리판(separator), 강성 유전체 프레임, 및 프레임 내에 적어도 하나의 배출 메커니즘을 포함한다. 집전체들은 이들의 면들이 나란하게 정렬된다. 집전체는 도전성 물질로 만들어진다. 전극 각각은 각각의 집전체 상에 배치된다. 전극은 수용성 전해질이 함침된 활성 탄소를 포함한다. 격리판은 전극들 사이에 배치된다. 격리판은 불활성의 전기적 절연 이온-투과성 물질을 포함한다. 프레임은 전극들을 에워싸며 집전체의 적어도 하나의 표면 상에 둘레를 따라서 배치된다. 배출 메커니즘은 캐패시터 셀 내부로부터 과잉의 유체 물질을 제거하게 동작한다. 배출 메커니즘은 프레임 내에 배치된 적어도 하나의 격실 일 수 있고 격실은 전극으로부터 새어 나오는 잔류 전해질을 수집하도록 동작한다. 배출 메커니즘은 캐패시터 셀의 각각의 전극 개개에 적어도 하나의 모세관일 수 있고 모세관은 프레임 내에 형성되고 전극의 부분 내로 확장한다. 모세관은 다공성 소수성 물질로 구성되고, 전극으로부터 방출된 기체를 EDLC 밖으로 배출하도록 동작한다. EDLC는 직렬로 연결된 복수의 이러한 캐패시터 셀로 구성되는 EDLC 스택일 수 있다. 프레임은 프레임의 안쪽 둘레에 형성되고 적어도 하나의 격실까지 확장하는 적어도 하나의 노치를 더 포함할 수 있다. EDLC의 모세관의 원단부들은 EDLC 밖으로 확장하는 채널에 결합될 수 있다. 채널은 EDLC 내로 산소의 통과를 방지하도록 동작하는 적어도 하나의 메커니즘을 포함할 수 있다. 메커니즘은 채널 내 배치된 단방향(unidirectional) 밸브를 포함하고, 밸브는 EDLC 내로 기체 진입을 방지하면서 방출된 기체가 EDLC를 빠져나가는 것을 가능하도록 동작한다. 메커니즘은 EDLC 내로 산소의 통과를 제한하는 길이 및 두께를 갖는 튜브를 포함할 수 있다. EDLC 스택은 2개의 금속판을 포함하고, 이들 사이에 캐패시터 셀이 고정되고 함께 가압된다. EDLC 스택은 캐패시터 셀을 시일링하기 위한 폴리머 실란트로 코팅될 수 있다. EDLC 스택은 판을 함께 유지하기 위한 적어도 하나의 고정 메커니즘(fastening mechanism)을 포함할 수 있다. 고정 메커니즘은 판의 둘레에 판을 관통하여 배치된, 홀드-다운 나사를 포함할 수 있다. 고정 메커니즘은 두 판들을 빙 둘러 에워싸는 스트랩을 포함할 수 있다. EDLC 스택은 적어도 하나의 판의 바깥 표면에 맞대어 배치되고 스트랩에 의해 묶인 적어도 하나의 지지 로드를 포함할 수 있다. 로드는 판을 일직선으로 하고(straighten) 판들 사이에 전극의 표면을 따라 압력이 고르게 퍼지게 동작한다. EDLC 스택은 판 중 하나와 인접 캐패시터 셀 사이에 배치된 적어도 하나의 그래파이트 필름(graphite film)을 포함할 수 있다. 그래파이트 필름은 전기 전도도를 유지하면서 전해질 누설을 방지하도록 동작한다.
개시된 기술의 또 다른 측면에 따라, 적어도 하나의 캐패시터 셀을 포함하는 EDLC를 제조하는 방법이 제공된다. 방법은 수용성 전해질이 함침된 활성 탄소를 포함하는, 대향 극성의 2개의 전극들을 준비하는 단계; 도전성 물질로 만들어지고 나란하게 정렬된 2개의 집전체 각각에 전극들 각각을 배치하는 단계; 불활성의 전기적 절연 이온-투과성 막을 포함하는 격리판을 전극들 사이에 배치하는 단계; 전극들을 에워싸는 강성 유전체 프레임을 집전체의 적어도 하나의 표면 상의 둘레를 따라 배치하는 단계; 및 캐패시터 셀의 내부로부터 과잉의 유체 물질을 제거하도록 동작하는 적어도 하나의 배출 메커니즘을 프레임 내에 제공하는 단계를 포함한다. 적어도 하나의 배출 메커니즘을 제공하는 단계는 프레임 내에 적어도 하나의 격실을 형성하는 단계를 포함할 수 있고, 격실은 전극들로부터 새어 나오는 잔류 전해질을 수집하도록 동작한다. 적어도 하나의 배출 메커니즘을 제공하는 단계는 프레임 내에, 캐패시터 셀의 각 전극 각각에, 전극의 부분 내로 확장하는 적어도 하나의 모세관을 형성하는 단계를 포함할 수 있고, 모세관은 다공성 소수성 물질로 구성되고, 전극들로부터 방출된 기체를 EDLC 밖으로 배출하도록 동작한다. 2개의 전극들을 준비하는 단계는, 활성 탄소를 포함하는 전극 혼합물을 열처리하는 단계; 혼합물에 콜로이드 밀링을 가하면서 전극 혼합물을 전해질 용액에 함침하는 단계; 콜로이드 밀을 종료하여, 전극/전해질 페이스트를 생성하는 단계; 및 페이스트를 선택된 두께를 가진 시트로 롤링(rolling)하고, 시트를 선택된 치수를 가진 복수의 전극 구획들로 절단하는 단계를 포함한다. 방법은 EDLC 스택을 준비하기 위해서, 복수의 캐패시터 셀들을 직렬로 연결하는 단계를 더 포함할 수 있다. 방법은 프레임의 안쪽 둘레에, 적어도 하나의 격실까지 확장하는 적어도 하나의 노치를 형성하는 단계를 더 포함할 수 있다. 방법은 EDLC 밖으로 확장하는 적어도 하나의 채널을 주조하는 단계를 더 포함할 수 있고, 적어도 하나의 모세관으로 이루어진 복수의 모세관의 원단부는 적어도 하나의 채널에 결합된다. 방법은 EDLC 내로 산소의 통과를 방지하도록 동작하는 적어도 하나의 메커니즘을 채널 내에 제공하는 단계를 더 포함할 수 있다. 방법은 2개의 금속 판 사이에 캐패시터 셀을 고정하고 함께 가압하는 단계를 더 포함할 수 있고, 판은 적어도 하나의 고정 메커니즘으로 함께 유지된다.
개시된 기술은 도면에 관련하여 취해진 다음의 상세한 설명으로부터 더 완전하게 이해되고 알게 될 것이다.
도 1a는 개시된 기술의 실시예에 따라 구성되어 동작하는 단일 EDLC 셀의 컴포넌트의 개략적 단면도이다.
도 1b는 EDLC 셀을 형성할 때 상대적으로 위치되는 도 1a의 컴포넌트들의 개략적인 등각도이다.
도 1c는 도 1a 및 도 1b의 형성된 EDLC 셀의 개략적인 측면도이다.
도 2a는 개시된 기술의 실시예에 따라 구성되고 동작되는 EDLC 셀의 개개의 필름의 상세한 단면 개요도이다.
도 2b는 개시된 기술의 실시예에 따라 구성되고 동작되는 EDLC 셀의 개개의 필름의 상세한 단면 개요도이다.
도 3은 개시된 기술의 실시예에 따라 구성되고 동작되는 복수의 EDLC 셀로 구성되는 EDLC 스택의 등각 단면 개요도이다.
도 4는 개시된 기술의 실시예에 따라 구성되고 동작되는, 나사를 사용하여 체결되는 EDLC 스택의 개략적인 등각도이다.
도 5는 개시된 기술의 실시예에 따라 구성되고 동작되는, 로드 및 스트랩을 사용하여 체결되는 EDLC 스택의 개략적인 등각도이다.
개시된 기술은 전기 이중층 캐패시터(EDLC)를 위한 신규한 설계와 배열 및 이를 준비하는 방법을 제공함으로써 종래 기술의 결점을 극복한다. EDLC는 바람직하게 복수의 캐패시터 셀 스택에 의해 구현되고, 각 셀은 각각의 집전체 필름 상에 배치된 대향-극성 전극, 전극 상에 함침되는 수용성 전해질, 격리판, 및 집전체 필름의 둘레를 따라 전극을 에워싸는 강성 유전체 프레임을 포함한다. 프레임은 캐패시터 셀의 내부로부터 과잉의 유체 물질을 제거하기 위한 적어도 하나의 배출 메커니즘을 포함한다. 배출 메커니즘은 특히 제작 프로세스 동안 전극으로부터 새어 나오는 잔류 전해질의 안전한 저장을 제공하여 캐패시터 요소들 간에 누설 전류 및 전해질 가교를 방지하는, 프레임 내에 배치된 격실일 수 있다. 배출 메커니즘은, 프레임 내에 형성되고 전극 내로 확장하는 모세관일 수 있고, 모세관은 방출된 기체들을 전극으로부터 멀리 EDLC 밖으로 배출하여, 특히 고 동작 온도 또는 고 동작 전압에서 캐패시터가 부풀거나 파열되는 것을 방지한다. EDLC는 EDLC 스택을 관통하여 확장하는 채널 내 배치된 단방향 밸브와 같은, 산소 진입을 방지하기 위한 적어도 하나의 메커니즘을 더 포함한다.
이제 도 1a, 도 1b 및 도 1c를 참조한다. 도 1a는 개시된 기술의 실시예에 따라 구성되어 동작하는, 전체가 110으로 참조된, 단일 EDLC 셀의 컴포넌트들의 개략적 단면도이다. 도 1b는 EDLC 셀(110)을 형성하는 동안 상대적으로 위치되는 도 1a의 컴포넌트들의 개략적인 등각도이다. 도 1c는 도 1a 및 도 1b의 형성된 EDLC 셀(110)의 개략적인 측면도이다. 개시된 기술의 예시적 EDLC 셀(110)은 한 쌍의 필름(111, 112) 및 격리판(116)로 구성된다. 각 필름(111, 112)은 집전체(122)로 구성되고 이 위에는 전해질(125)이 함침된 전극(124)이 있다. 강성 유전체 프레임(126)은 이하 면밀히 검토되는 바와 같이, 전극(124)에 테두리를 이루어 집전체(122) 위에 위치된다. 격리판(116)는 필름(111, 112) 사이에 배치된다.
집전체(122)는 도전성 폴리머 물질과 같은, 전기 전도도가 이방성인, 도전성 물질로 만들어지고, 집전체 시트의 표면에 수직한 전도도가 표면을 따른 전도도보다 커지게 된다. 대안적으로, 집전체(122)는 전해질(125)에 불활성인 금속 또는 이외 다른 물질로 만들어진다. 전극(124)은 활성 탄소 및 다양한 첨가물과 나노입자들(예를 들면, 금속 산화물, 탄소 나노튜브, 금속 나노입자, 등)의 혼합물로 구성된다. 활성 탄소는 차콜(charcoal), 탄소, 및 코크스와 같은 원료 물질로부터 준비된다. 전해질(125)는 이를테면 수산화칼륨(KOH) 또는 황산(H2S04)의 수용액과 같은, 알칼리 및/또는 산 및 염들을 포함하는 수용성-기반 용액이다. 격리판(116)는 이온-투과성(즉, 이를 통해 이온이 교환될 수 있게 하는) 및 전기적 절연(즉, 이를 통해 전자가 전달되지 못하게 하는)인 불활성막이다. 격리판(116)는 선택적으로 복수의 층(예를 들면, 연속적으로 배열된 다수의 개별적인 이온-투과성 및 전기적 절연 막들)을 포함할 수 있다.
전극에 대한 준비 프로세스는 활성 탄소의 열처리와, 이에 이어 전극-전해질 혼합물에 콜로이드 밀링을 가하면서 동시에 전극 물질을 전해질 용액에 함침하는 것을 포함한다. 콜로이드 밀링 프로세스가 완료되어, 점성 페이스트 재료가 얻어진다. 선택적으로, 격리판(116)의 하나 또는 두 표면에도 전해질 용액(125)으로 함침된다. 전극/전해질 페이스트는 적합한 두께(예를 들면, 대략 700㎛)를 가진 시트로 롤링되고, 시트는 선택된 치수를 가진 복수의 전극 구획들로 정밀하게 절단된다. 이어, 개개의 전극 구획은 집전체 필름 상에 배치된다. 각 EDLC 셀(110)은 대향 극성을 가진 적어도 2개의 전극(124A, 124B), 및 이들 사이에 격리판(116)를 포함한다. 전극(124A, 124B) 간에 전압의 인가는 전해질 이온 전달 및 각 전극과 전해질 계면에 전기 이중층이 형성되게 한다.
복수의 셀이 서로의 위에 배열되고 직렬로 연결되어 스택을 형성하여, 고 전압(개개의 EDLC 셀의 전압에 비해서)을 견딜 수 있는 EDLC를 제공한다. 이제, 도 2a, 도 2b 및 도 3을 참조한다. 도 2a는 개시된 기술의 실시예에 따라 구성되고 동작되는, EDLC 셀(110)의 개개의 필름(111)의 상세한 단면 개요도이다. 도 2b는 개시된 기술의 또 다른 실시예에 따라 구성되고 동작되는 EDLC 셀(110)의, 211로 참조된, 개개의 필름의 상세한 단면 개요도이다. 도 3은 개시된 기술의 실시예에 따라 구성되고 동작되는, 복수의 EDLC 셀(110)로 구성되는, 전체가 150으로 참조된, EDLC 스택의 개요적 등각 단면도이다. 필름(111)은 집전체(122), 전극(124), 및 프레임(126)을 포함한다. 도 2a를 참조하면, 프레임(126)은 복수의 격실(131), 적어도 하나의 모세관(132), 및 적어도 하나의 노치(133)를 포함한다. 중공 채널(134)은 모든 셀(110)을 가로질러(즉, 각 EDLC 셀에 의해 정의된 단면 평면 내로) 확장하여 일방향 밸브(one-way valve)(148)(도 4 및 도 5에 도시됨)에서 종단되게 EDLC 스택(150)을 관통하여 놓여진다. 스택(150)은 제 1 외부 단자 리드-아웃(142) 및 제 2 외부 단자 리드-아웃(144)(도 4 및 도 5에 도시됨)을 포함한다. 스택의 모든 셀은 2개의 금속 판(146) 사이에 고정되고 EDLC 셀(110)의 크기 및 치수에 따라 충분한 압력(예를 들면, 10 kgF/cm2)으로 함께 가압된다. 2개의 판(146)은 이를테면 홀드-다운 나사(138)(도 4) 또는 로드(152) 및 스트랩(154)(도 5)과 같은, 적어도 하나의 고정 메커니즘을 통해 함께 유지된다. 판(146)은 전해질(125)에 불활성인 금속으로 만들어진다. 스택(150)은 모든 셀(110)을 시일링하기 위해 폴리머 실란트(139)로 코팅된다. 시일링 프로세스 동안에, 2개의 중공 채널(134)은, 각 셀로부터 돌출하는 모세관(132)이 채널(134)의 내부에서 조립되어 모세관이 확실하게 실란트(139)로 채워지지 않게, 주조된다. 대안적으로 스택(150)은 단일 채널(134) 또는 2 이상의 채널(134)을 포함할 수 있다. 채널(134)은 스택(150) 내에 주조된 영역을 통과하여 스택(150) 밖으로 나가는 별도의 튜브에 의해 구현될 수 있다. 모든 EDLC 셀(110)의 음 전극(124A)은 제 1 단자 리드-아웃(142)에 전기적으로 결합되고, 모든 EDLC 셀(110)의 양 전극(124B)은 제 2 단자 리드-아웃(144)에 전기적으로 결합된다. 제 1 단자 리드-아웃(142) 및 제 2 단자 리드-아웃(144)의 외부 단부는 외부 전원의 각각의 단자에 전기적으로 연결된다.
프레임(126)은 전극(124)의 둘레에 필름(111)의 에지 상의 집전체(122) 위에 배치되는 강성 테두리이다. 프레임(126)은 수용성 전해질(125)에 불활성인 유전체 물질로 만들어진다. 프레임(126)을 위한 가능한 물질은 폴리비닐 클로라이드(PVC), 폴리프로필렌(PP), 테플론이라고 알려진 폴리테트라플루오로에칠렌(PTFE), EPDM 고무, 및 이외 다른 폴리머들을 포함한다. 필름(111)의 두 표면(즉, 전면 및 이면)은 각각의 프레임(126)을 포함한다. 프레임(126)은 적합한 접착 물질 및/또는 접착 기술(예를 들면, 글루, 가열, 레이저, 납땜, 등)을 사용하여 집전체(122) 상에 부착된다. 이에 이어, 격리판(116)는 접착제 또는 실란트를 통해 프레임(126) 상에 부착된다(반면 격리판의 대향 표면은 인접 집전체/전극 필름(112)의 각각의 프레임 상에 부착된다). 제작 프로세스를 용이하게 하기 위해서, 필름의 개개의 층은 개별적으로 준비되고 이어, 서로 부착될 수 있다(예를 들면, 한 프레임(126)은 제 1 필름(111)의 제 1 표면에 부착되고, 또 다른 프레임(126)이 제 2 필름(112)의 제 1 표면에 부착되고, 이어 필름(111)의 제 2 표면이 필름(112)의 제 1 표면에 부착된다). 바람직하게, 맨 첫 번째(즉, 맨 위에) 필름 및 맨 마지막(즉, 맨 아래에) 필름을 제외하고, EDLC 스택(150)의 매 필름의 각 표면(즉, 전면 상에 하나 그리고 이면 상에 하나) 상엔 전극(124)이 있다.
프레임(126)은 필름의 전극 영역의 범위를 정하게 작용하여, 스택을 준비할 때 복수의 필름을 함께 가압할 수 있게 하고 스택 내 층들을 더욱 조여 캐패시터의 내부 저항을 최소화한다. 또한, 프레임(126)은 인접 필름(111, 112) 간을 격리시키고 특히 스택 내 필름을 압축하는 동안 수용성 전해질(125)이 필름의 에지를 통해 누설을 방지하여, 그럼으로써 단락 회로(즉, "전해질 가교")를 초래할 수도 있을 전극(122A, 122B) 간에 전하 전달을 방지하도록 동작한다. 개시된 기술의 프레임(126)은 가변 두께들을 가진 전극과 함께 이용될 수 있어, 다양한 충전 전류에서 재현성 및 안정된 전기적 수행 특징을 보증하는 것을 가능하게 함을 알 것이다.
격실(131)(도 2a)은 프레임(126) 도처에 배치된다. 바람직하게, 격실(131)은 프레임(126) 내에 함몰 또는 홈을 형성하기 위해 프레임(126)의 평탄한 표면에 관하여 약간 안쪽으로 돌출한다. 격실(131)은 프레임(126)의 에지까지 계속 확장하거나 프레임 마진 내에 전체가 놓여질 수 있음에 유의한다. 노치(133)는 프레임(126)의 안쪽 둘레에 형성되고 격실(131)까지 확장되어, 노치(133)가 한 단부에서 격실(131)에 연결되고 다른 단부가 전극(124)의 에지에서 집전체 영역(122)에 연결된다. 프레임(126) 내 적어도 하나의 격실(131)은 적어도 하나의 노치(133)에 연결되는데, 즉, 프레임(126)은 노치(133)(단지 예시 목적을 위해 도 2a에는 단일 노치(133)만이 도시된 것에 유의한다)에 연결되지 않는 몇몇 격실(131)을 포함할 수 있다. 모세관(132)은 격실(131) 내에 배치되고 프레임(126)으로부터 채널(134) 내로 돌출한다. EDLC 스택(150) 내 각 전극(124)은 적어도 하나의 모세관(132)에 연관된다(즉, 각 EDLC 셀(110)은 적어도 하나의 쌍의 모세관(132)에 연관된다). 스택(150) 내 개개의 셀(110)로부터 모든 모세관(132)은 채널(134) 내에 조립된다.
격실(131)은, 이를테면 EDLC 셀(110)의 제작 프로세스 동안에 필름(111, 112)이 함께 가압될 때와 같은 외부에서 인가되는 압력에 기인하여 전극(124)으로부터 새어 나오는 잔류 전해질(125)에 대한 저장 영역으로서 작용한다. 이 잔류 전해질(125)은 격실(131) 내에 수집되어, 전해질(125)이 프레임(126)에서 나간다면(예를 들면, 스택(150)이 불량한 시일링을 갖는다면) 초래될 수도 있을 누설 전류를 방지하고, 전극(124A, 124B) 간에 전해질 가교를 방지한다(프레임(126)이 전극(124)으로부터 전해질(125)의 격리를 유지하기 때문에). 또한, 격실(131) 내에 수집되는 잔류 전해질(125)은 EDLC 스택(150)의 전해질 탈수(dehydration)를 제한하도록 작용한다. 격실(131)은 선택적이며, 개시된 기술의 프레임은 대안적으로 도 2b에 도시된 바와 같이(이하 여기에서 더욱 논의된다) 격실을 포함하지 않음을 알 것이다.
모세관(132)은 특히 고 동작 온도 및/또는 고 동작 전압에서, EDLC 동작 동안에 다양한 기생적 영향에 기인하여 전극(124)에 의해 유출되는 과잉의 기체에 대한 배출 메커니즘을 제공한다. 이들 기체는 모세관(132) 및 노치(133)를 통해 배출되어, EDLC 셀(110) 내 상승된 압력이 해제될 수 있게 하며, 이러한 조건에서 캐패시터가 부풀거나 심지어 파열되는 것을 피하게 한다. 모세관(132)은 기체가 모세관 벽을 통해 통과할 수는 있지만 액체는 할 수 없게, 이를테면 PTFE(테플론) 또는 또 다른 적합한 소수성 폴리머와 같은 다공성 소수성 물질로 만들어진다. 이에 따라, 모세관(132)은 내부에 수용성 전해질(125)을 유지하면서도 유출된 기체를 제거할 수 있게 하여, 그럼으로써 전해질 탈수를 최소화한다. 따라서, 위에 언급된 기생적 영향에 의해 야기된 기체는 노치(133) 및 모세관(132)의 벽을 통해 EDLC 셀(110)의 전극 영역(124)에서 나가며, 이로부터 기체는 EDLC 채널(134)을 통해 스택(150) 밖으로 외부의 단방향 밸브(148)를 통해 수송된다. 모세관 벽의 비교적 작은 두께(예를 들면, 대략 0.17mm)는 모세관(132)을 통해 EDLC 스택으로부터 밖으로 기체가 효율적이고 신속하게 배출될 수 있게 함을 알 것이다. 모세관(132)의 원단부(distal end)(즉, 채널(134) 내로 도출하는 단부)는 바람직하게 초기에 개선된 부착을 제공하는 화학 조성물로 처리되어, 최종의 실란트(139)가 적용된 후에 모세관이 EDLC 스택(150)에 부착된 채로 있을 수 있게 한다. 또한, 모세관(132)은 모세관(132) 주위로부터 기체의 탈출을 방지하기 위해서 어떤 방법으로든 화학적으로 처리될 수도 있다.
단방향 밸브(148)는, 인입되는 산소가 전류 누설을 초래할 수도 있기 때문에, 외부 산소가 EDLC 스택(150)에 들어가 채널(134) 및 모세관(132)을 반대로 통과함으로써(즉, 배출된 기체와는 반대의 방향으로) 전극(124)에 도달하지 않게 한다. 또한, 채널(134)은 비교적 길고 좁은 튜브(예를 들면, 실질적으로 스택(150) 의 폭과 동일한 최소 길이를 가지며 실질적으로 모세관(132)의 직경과 동일한 최소 두께를 갖는 튜브)을 포함할 수 있는데, 이것은 과잉의 기체 및 전해질의 확산을 방지 또는 최소화하며, 또한 EDLC 스택(150) 내로 역으로 산소 통과를 제한하도록 작용한다. 일반적으로, 개시된 기술은 단방향 밸브의 사용, 및 상기 EDLC 내로 산소의 통과를 제한하는 길이 및 두께를 갖는 튜브의 사용을 포함하여 -그러나 이들로 제한되지 않는다- EDLC 스택(150) 내로 산소의 통과를 방지하기 위한 적어도 하나의 메커니즘을 채용한다.
이제 도 2b를 참조하면, 필름(211)은 집전체(222), 전극(224A), 프레임(226), 및 적어도 하나의 모세관(232)을 포함한다. 전극(224A)은 도 2a의 실질적으로 정방형 및 대칭 전극(124A)과는 대조적으로, 자유형 및 비대칭 형상을 갖는다. 전극(224A)의 자유형 형상은 주어진 크기의 집전체 필름(211)에 대해서 전극(124A)과 비교하였을 때 더 큰 전극 표면적을 제공하고, 이에 따라 캐패시터에 대한 더 큰 최대 에너지 밀도(전극 표면적에 비례하는)를 제공함을 알 것이다. 또한, 프레임(226)의 안쪽에 에지는 전극(224A)의 형상에 따르게 하기 위해 비대칭 형상이다. 모세관(232)은 프레임 내 놓여진 격실 내에 배치되기보다는(도 2a의 모세관(132) 및 격실(131)에서와 같이), 프레임(226)을 직접 관통한다. 모세관(232)은 전극(224A)의 일부를 따라 확장하고 프레임(226)으로부터 채널(234) 내로 돌출한다. 스택(150) 내 각 셀(211)로부터 돌출하는 모세관(232)은 채널(234)의 내부 내에 조립되어, 채널(134)에서와 같이(도 3), 스택(150)의 외부로 통과한다. 모세관(232)은 모세관(132)(도 2a)과 유사하게, 전극(124)에 의해 방출되는(기생적 영향으로부터 비롯되는) 기체를 모세관 벽을 통해 EDLC 스택(150) 밖으로 배출하도록 동작한다. 모세관(232)은 기체가 모세관 벽을 통과할 수는 있지만 액체는 할 수 없게, 다공성 소수성 물질로 구성된다. 모세관(232)은 선택적으로 U-형상으로 형성되어, 수용성 전해질(125)이 모세관(232)의 내부를 통해 전극(224A)에서 나가는 것을 방지하는데 도움을 주며(모세관의 소수성 물질은 액체만이 모세관 벽을 통과하지 못하게 하기 때문에), 그럼으로써 전해질 탈수를 최소화함에 유의한다. 따라서, 모세관 내부를 통해 수용성 전해질(125)의 유출을 방지하기 위해, 모세관(232)은 이의 단부가 묶이거나 폐쇄될 수도 있다.
이제 도 4 및 도 5를 참조한다. 도 4는 개시된 기술의 실시예에 따라 구성되어 동작되는, 나사를 사용하여 체결되는, 전체가 160으로 참조된, EDLC 스택의 개략적인 등각도이다. 도 5는 개시된 기술의 실시예에 따라 구성되고 동작되는, 로드 및 스트랩을 사용하여 체결되는, 전체가 170으로 참조된, EDLC 스택의 개략적인 등각도이다. 고정 메커니즘은 압력이 판(146) 간에 확실히 유지되게 한다. 이 압력은 또한, EDLC 스택의 병행성, 두께 및 그외 다른 파라미터들에 있어 사소한 불일치를 극복하는데 도움을 주어, EDLC의 내부 저항을 감소시킨다. 도 4를 참조하면, 스택(160)의 바깥 금속판(146)은 판(146)의 둘레에 두 판(146)과 셀(110)을 관통하여 배치되는, 클램프 나사와 같은 복수의 홀드-다운 나사(138)를 통해 함께 체결된다. 도 5를 참조하면, 스택(170)의 바깥 금속판(146)은 두 판(146) 및 모든 셀(110)을 빙 둘러 에워싸는 복수의 스트랩(154)을 통해 함께 체결된다. 스트랩(154)의 사용은 EDLC의 전체 무게를 감소시키고 공간을 덜 요구하기 때문에, 나사(138)보다 더 나음을 알 것이다. 또한, 홀드-다운 나사(138)의 사용은 판(146)의 둘레를 따라 나사(138)에 의해 행사되는 압력에서 비롯되는 판의 중심과 에지 사이에 힘의 차이에 기인하여 판(146)의 만곡을 야기하는 경향이 있다. 그러므로, 스트랩(154)의 사용은 이러한 만곡을 피하게 하는 추가된 이익을 갖는다. 대안적으로, 판(146)은 이러한 영향을 보상하기 위해서, 나사(138)가 사용되고 적합한 병행성이 유지된 후에 판(146)이 결과적으로 일직선으로 되게, 처음엔 오목하게 혹은 기정의된 수준의 만곡을 갖게 제공될 수도 있다. 로드(152)가 판(146)의 바깥 표면에 대고 놓여지고 스트랩(154)에 의해 묶인다. 로드(152)는 판(148) 내 만곡을 일직선으로 하고 인가된 압력이 전극(124)의 전체 표면을 따라 고르게 퍼지게 하고, 그럼으로써 내부 저항을 최소화하게 작용한다. 전기 전도도를 유지하면서도 전해질 누설을 방지하기 위해서, EDLC 스택 내 마지막 필름과 인접 금속 판(146) 사이에, 바람직하게 스택의 두 측 상에, 적어도 하나의 그래파이트층(도시되지 않음)이 배치된다.
개시된 기술의 예시적 EDLC는 일반적으로 종래의 유기-기반 캐패시터에 비해, 실질적으로 고온 레벨 및 실질적으로 고 명목/작동 전압에서 연장된 수명동안 동작함을 알 것이다. 예를 들면, 개시된 기술의 EDLC는 대략 -40℃ 및 75℃ 사이의 온도 범위에서 동작할 수 있다. 또한, 개시된 기술의 EDLC는 외부 밸런싱(즉, 직렬로 연결된 EDLC 셀에 걸쳐 밸런스된 전압을 유지하는 것)을 요구하지 않으며, "자체-밸런싱"인 것으로서 간주될 수 있음에 유의한다. 특히, 개시된 기술의 EDLC는 실질적으로 견고한 구조를 가지며, 실질적으로 전압 서지에 둔감하다. 또한, 서로 다른 셀들 간에 캐패시턴스에 있어 변화(즉, 공차)는 매우 작다(예를 들면, 상용 유기 캐패시터에서 30%까지의 캐패시턴스 변화와 비교했을 때, 몇 퍼센트). 이것은 다수의 요인에 기인한다. 첫 번째로, 비교적 두꺼운 전극(예를 들면, 대략 700㎛의 두께)의 사용. 두 번째로, 스택 내 개개의 셀의 명목 작동 전압은 대략 0.9V(전해질 한도에 대응하는 1V가 아니라)이다. 세 번째로, 개시된 기술의 EDLC는 전기분해가 일어날지라도, 모세관은 수증기 및 그외 다른 기체를 배출하고 캐패시터가 부풀거나 파열되는 것을 방지하지만 전극은 탈수될 것이기 때문에, "폐루프" 전기화학 시스템을 수반한다. 전극 탈수는 전극의 내부 저항의 증가, 이에 따라 전압에 증가를 야기하여, 전기분해에 대한 전체적 전압 한계가 낮아지게 한다(그럼으로써 전기분해가 일어나지 못하게 한다).
개시된 기술에 따라 EDLC를 제조하는 방법은 수용성 전해질이 함침된 활성 탄소를 포함하는, 대향 극성의 2개의 전극을 준비함으로써 적어도 하나의 캐패시터 셀을 준비하는 단계, 전극 각각을 나란하게 정렬되고 도전성 물질을 포함하는 2개의 집전체 각각 상에 배치하는 단계, 불활성의 전기적 절연 이온-투과성 물질을 포함하는 격리판을 전극들 사이에 배치하는 단계, 및 전극을 에워싸는 강성 유전체 프레임을 집전체 중 적어도 하나의 표면 상에 둘레를 따라 배치하는 단계를 포함한다.
개시된 기술은 위에 특정하게 도시되고 기술된 것으로 제한되지 않음을 당업자는 알 것이다.

Claims (26)

  1. 적어도 하나의 캐패시터 셀을 포함하는 전기 이중층 캐패시터(EDLC)에 있어서, 상기 캐패시터 셀은,
    그것들의 면들이 나란하게 정렬된 2개의 집전체(current collector)들로서, 상기 집전체들은 도전성 물질을 포함하는, 상기 집전체들;
    대향 극성의 2개의 전극들로서, 상기 전극들 각각은 각각의 상기 집전체들 상에 배치되고, 상기 전극들은 수용성 전해질(aqueous electrolyte)이 함침된(impregnated) 활성 탄소를 포함하는 것인, 상기 2개의 전극들;
    상기 전극들 사이에 배치된 격리판으로서, 상기 격리판은 불활성의 전기적 절연 이온-투과성의 물질을 포함하는, 상기 격리판;
    상기 집전체들 중 적어도 하나의 표면 상에 둘레를 따라 배치되고 상기 전극들을 에워싸는, 강성 유전체 프레임; 및
    상기 캐패시터 셀의 내부로부터의 과잉의 유체 물질을 제거하도록 동작하는, 상기 프레임 내에 적어도 하나의 배출 메커니즘을 포함하는, 전기 이중층 캐패시터.
  2. 청구항 1에 있어서, 상기 배출 메커니즘는 상기 프레임 내에 배치된 적어도 하나의 격실을 포함하고, 상기 격실은 상기 전극들로부터 새어 나오는 잔류 전해질을 수집하도록 동작하는, 전기 이중층 캐패시터.
  3. 청구항 2에 있어서, 상기 배출 메커니즘은 상기 캐패시터 셀의 각 전극 각각에 적어도 하나의 모세관(capillary)을 포함하고, 상기 모세관은 상기 프레임에 형성되고 상기 전극의 부분 내로 확장하며, 상기 모세관은 다공성 소수성 물질을 포함하고 상기 전극들로부터 방출된 기체들을 상기 EDLC 밖으로 배출하도록 동작하는, 전기 이중층 캐패시터.
  4. 직렬로 연결된 청구항 1에 복수의 캐패시터 셀들을 포함하는, EDLC 스택.
  5. 청구항 1에 있어서, 상기 프레임은
    폴리비닐 클로라이드(PVC);
    폴리프로필렌(PP);
    폴리테트라플루오로에칠렌(PTFE);
    EPDM 고무; 및
    유전체 폴리머로 구성된 목록에서 선택된 물질로부터 만들어지는, 전기 이중층 캐패시터.
  6. 청구항 2에 있어서, 상기 프레임의 안쪽의 둘레에 형성되고 적어도 하나의 상기 격실까지 확장하는 적어도 하나의 노치를 더 포함하는, 전기 이중층 캐패시터.
  7. 청구항 3에 있어서, 상기 적어도 하나의 모세관은 복수의 모세관을 포함하고, 상기 모세관의 원단부들은 상기 EDLC로부터 확장하는 채널에 결합되는, 전기 이중층 캐패시터.
  8. 청구항 7에 있어서, 상기 채널은 상기 EDLC 내로 산소의 통과를 방지하도록 동작하는 적어도 하나의 메커니즘을 포함하는, 전기 이중층 캐패시터.
  9. 청구항 8에 있어서, 상기 메커니즘은 상기 채널에 배치된 단방향 밸브를 포함하고, 상기 밸브는 상기 EDLC 내로 가스 유입을 방지하면서 상기 방출된 가스를 상기 EDLC 를 빠져나가는 것을 가능하게 하도록 동작하는, 전기 이중층 캐패시터.
  10. 청구항 8에 있어서, 상기 메커니즘은 상기 EDLC 내로 산소의 통과를 제한하는 길이 및 두께를 갖는 튜브를 포함하는, 전기 이중층 캐패시터.
  11. 청구항 4에 있어서, 상기 스택은 상기 캐패시터 셀들을 시일링하기 위한 폴리머 실란트로 코팅된, 전기 이중층 캐패시터.
  12. 청구항 4에 있어서, 2개의 금속판들을 포함하고, 이들 사이에 상기 캐패시터 셀들이 고정되고 함께 가압되는, 전기 이중층 캐패시터.
  13. 청구항 12에 있어서, 상기 판들을 함께 유지하기 위한 적어도 하나의 고정 메커니즘을 더 포함하는, 전기 이중층 캐패시터.
  14. 청구항 13에 있어서, 상기 고정 메커니즘은 상기 판들의 둘레에 상기 판들을 관통하여 배치된 홀드-다운 나사들(hold-down screw)을 포함하는, 전기 이중층 캐패시터.
  15. 청구항 13에 있어서, 상기 고정 메커니즘은 상기 판들 둘 다를 빙 둘러 에워싸는 스트랩(strap)들을 포함하는, 전기 이중층 캐패시터.
  16. 청구항 15에 있어서, 상기 판들 중 적어도 하나의 상기 바깥 표면에 맞대어 배치되고 상기 스트랩들에 의해 묶이는 적어도 하나의 지지 로드를 더 포함하고, 상기 로드는 상기 판들을 일직선으로 하고(straighten) 상기 판들 사이의 상기 전극들의 상기 표면을 따라 압력이 고르게 분산되도록 동작하는, 전기 이중층 캐패시터.
  17. 청구항 12에 있어서, 상기 판들 중 하나와 상기 인접 캐패시터 셀 사이에 배치된 적어도 하나의 그래파이트 필름(graphite film)을 더 포함하고, 상기 그래파이트 필름은 전기 전도도를 유지하면서도 전해질 누설을 방지하도록 동작하는, 전기 이중층 캐패시터.
  18. 적어도 하나의 캐패시터 셀을 포함하는 전기 이중층 캐패시터(EDLC)를 제조하는 방법에 있어서, 상기 방법은
    수용성 전해질이 함침된 활성 탄소를 포함하는, 대향 극성의 2개의 전극들을 준비하는 단계;
    도전성 물질을 포함하고 나란하게 정렬된 2개의 집전체들 각각에 상기 전극들 각각을 배치하는 단계;
    불활성, 전기적 절연 및 이온-투과성 막을 포함하는 격리판을 상기 전극들 사이에 배치하는 단계;
    상기 집전체들의 적어도 하나의 표면 상에 둘레를 따라 강성 유전체 프레임을 배치하는 단계로서, 상기 프레임은 상기 전극들을 에워싸는, 상기 프레임을 배치하는 단계; 및
    상기 프레임 내에 적어도 하나의 배출 메커니즘을 제공하는 단계로서, 상기 배출 메커니즘은 상기 캐패시터 셀의 내부로부터 과잉의 유체 물질을 제거하도록 동작하는, 상기 배출 메커니즘을 제공하는 단계를 포함하는, 전기 이중층 캐패시터 제조 방법.
  19. 청구항 18에 있어서, 상기 적어도 하나의 배출 메커니즘을 제공하는 단계는 상기 프레임 내에 적어도 하나의 격실을 형성하는 단계를 포함하고, 상기 격실은 상기 전극들로부터 새어 나오는 잔류 전해질을 수집하도록 동작하는, 전기 이중층 캐패시터 제조 방법.
  20. 청구항 18에 있어서, 상기 적어도 하나의 배출 메커니즘을 제공하는 단계는 상기 프레임 내에, 상기 캐패시터 셀의 각각의 전극 개개에 그리고 상기 전극의 일부 내로 확장하는 적어도 하나의 모세관을 형성하는 단계를 포함하고, 상기 모세관은 다공성 소수성 물질을 포함하고, 상기 전극들로부터 방출된 기체들을 상기 EDLC 밖으로 배출하도록 동작하는, 전기 이중층 캐패시터 제조 방법.
  21. 청구항 18에 있어서, 상기 2개의 전극들을 준비하는 단계는,
    활성 탄소를 포함하는 전극 혼합물을 열처리하는 단계;
    상기 혼합물에 콜로이드 밀링을 가하면서 상기 전극 혼합물을 전해질 용액에 함침하는 단계;
    상기 콜로이드 밀링을 종료하여 전극/전해질 페이스트를 생성하는 단계; 및
    상기 페이스트를 선택된 두께를 가진 시트로 롤링(rolling)하고, 상기 시트를 선택된 치수들을 가진 복수의 전극 구획들로 절단하는 단계를 포함하는, 전기 이중층 캐패시터 제조 방법.
  22. 청구항 18에 있어서, EDLC 스택을 준비하기 위해서, 복수의 상기 캐패시터 셀들을 직렬로 연결하는 단계를 더 포함하는, 전기 이중층 캐패시터 제조 방법.
  23. 청구항 19에 있어서, 상기 프레임의 안쪽의 둘레에 그리고 적어도 하나의 상기 격실까지 확장하는 적어도 하나의 노치를 형성하는 단계를 더 포함하는, 전기 이중층 캐패시터 제조 방법.
  24. 청구항 20에 있어서, 상기 EDLC 밖으로 확장하는 적어도 하나의 채널을 주조하는 단계를 더 포함하고, 상기 적어도 하나의 모세관으로 이루어진 복수의 모세관의 상기 원단부들은 적어도 하나의 상기 채널에 결합되는, 전기 이중층 캐패시터 제조 방법.
  25. 청구항 24에 있어서, 상기 EDLC 내로 산소의 통과를 방지하도록 동작하는 적어도 하나의 메커니즘을 상기 채널 내에 제공하는 단계를 더 포함하는, 전기 이중층 캐패시터 제조 방법.
  26. 청구항 22에 있어서, 2개의 금속 판들 사이에 상기 캐패시터 셀들을 고정하고 함께 가압하는 단계를 더 포함하고, 상기 판들은 적어도 하나의 고정 메커니즘으로 함께 유지되는, 전기 이중층 캐패시터 제조 방법.
KR1020147029382A 2012-03-18 2013-03-13 수용성-기반 전기 이중층 캐패시터 KR20150012242A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IL218691A IL218691A (en) 2012-03-18 2012-03-18 Get a two-layer electric water-based and method for making it
IL218691 2012-03-18
PCT/IL2013/050233 WO2013140392A1 (en) 2012-03-18 2013-03-13 Aqueous-based electric double-layer capacitor

Publications (1)

Publication Number Publication Date
KR20150012242A true KR20150012242A (ko) 2015-02-03

Family

ID=46467034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147029382A KR20150012242A (ko) 2012-03-18 2013-03-13 수용성-기반 전기 이중층 캐패시터

Country Status (6)

Country Link
US (1) US9190221B2 (ko)
EP (1) EP2834821A1 (ko)
KR (1) KR20150012242A (ko)
CN (1) CN104272408B (ko)
IL (1) IL218691A (ko)
WO (1) WO2013140392A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102787A (ko) 2018-02-27 2019-09-04 울산과학기술원 마이크로-수퍼커패시터 및 이의 제조방법
KR20220098881A (ko) 2021-01-05 2022-07-12 재단법인대구경북과학기술원 마이크로 슈퍼캐패시터용 전극의 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330855B2 (en) 2012-03-18 2016-05-03 Elbit Systems Land And C4I Ltd Aqueous-based electric double-layer capacitor
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process
WO2018122850A2 (en) 2016-12-29 2018-07-05 POCell Tech Ltd. Supercapacitor current collectors, separators, stacks and modules
CN111433873B (zh) 2017-10-03 2022-04-29 快帽系统公司 芯片形式超级电容器
CN109873616A (zh) * 2019-01-14 2019-06-11 清华大学 一种低频滤波电路及电路板
CN110931261B (zh) * 2019-12-18 2021-10-29 中原工学院 以石墨烯/聚吡咯为活性物质的柔性织物超级电容器电极材料的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174337B1 (en) * 1997-01-06 2001-01-16 Pinnacle Research Institute, Inc. Method of construction of electrochemical cell device using capillary tubing and optional permselective polymers
US6449139B1 (en) * 1999-08-18 2002-09-10 Maxwell Electronic Components Group, Inc. Multi-electrode double layer capacitor having hermetic electrolyte seal
DE60113195T2 (de) * 2000-06-27 2006-07-06 Asahi Glass Co., Ltd. Aktivkohlematerial, Verfahren zu dessen Herstellung und elektrischer Doppelschichtkondensator, welcher dieses verwendet
DE60045778D1 (de) * 2000-08-29 2011-05-05 Universal Resources Ag Elektrochemischer doppelschichtkondensator
US8451582B2 (en) * 2004-07-23 2013-05-28 Sundew Technologies, Llc Capacitors with high energy storage density and low ESR
US8090482B2 (en) * 2007-10-25 2012-01-03 Lord Corporation Distributed active vibration control systems and rotary wing aircraft with suppressed vibrations
US7463478B2 (en) 2005-04-21 2008-12-09 Mitsubishi Denki Kabushiki Kaisha Electric double layer capacitor
JP4994603B2 (ja) * 2005-04-21 2012-08-08 三菱電機株式会社 電気二重層キャパシタ
GB0700556D0 (en) * 2007-01-11 2007-02-21 Honeywell Int Inc Electrochemical gas sensor
US8027147B2 (en) * 2007-01-29 2011-09-27 Daramic Llc Ultracapacitor and method of manufacturing the same
JP4899898B2 (ja) 2007-02-02 2012-03-21 株式会社明電舎 電気二重層キャパシタ
KR101329636B1 (ko) * 2008-04-11 2013-11-14 가와사키 쥬코교 가부시키가이샤 밀폐식 각형 전지 및 이것을 사용한 전지 모듈
WO2010144153A2 (en) * 2009-01-09 2010-12-16 The Regents Of The University Of California Mesoporous nanocrystalline film architecture for capacitive storage devices
US7867290B2 (en) * 2009-01-12 2011-01-11 Medtronic, Inc. Separator filled with electrolyte
US20120050946A1 (en) 2010-08-27 2012-03-01 Samsung Electro-Mechanics Co., Ltd. Supercapacitor module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102787A (ko) 2018-02-27 2019-09-04 울산과학기술원 마이크로-수퍼커패시터 및 이의 제조방법
KR20220098881A (ko) 2021-01-05 2022-07-12 재단법인대구경북과학기술원 마이크로 슈퍼캐패시터용 전극의 제조방법

Also Published As

Publication number Publication date
US9190221B2 (en) 2015-11-17
CN104272408A (zh) 2015-01-07
CN104272408B (zh) 2016-10-26
EP2834821A1 (en) 2015-02-11
IL218691A (en) 2014-01-30
IL218691A0 (en) 2012-05-31
WO2013140392A1 (en) 2013-09-26
US20150049416A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
US9190221B2 (en) Aqueous-based electric double-layer capacitor
EP2214247B1 (en) Manufacturing method of bipolar cell and bipolar cell
JP6877041B2 (ja) エネルギ貯蔵デバイスのための縦方向の拘束
US9543077B2 (en) Separator with heat resistant insulation layer
US7006346B2 (en) Positive electrode of an electric double layer capacitor
US8752573B2 (en) Non-aqueous electrolyte secondary battery with filling function, and non-aqueous electrolyte secondary battery and non-aqueous electrolyte filling device used therefor
US9330855B2 (en) Aqueous-based electric double-layer capacitor
EP1592077A1 (en) Storage battery
KR20170033601A (ko) 탈기 과정의 공정성이 향상된 이차전지의 제조 방법
KR20130130715A (ko) 용융염 전지
US7198654B1 (en) Separator sheet and method for manufacturing electric double layer capacitor using the same
KR102183772B1 (ko) 전해액 토출 방지용 부재를 사용하는 전지셀 제조방법
KR20170095729A (ko) 전기 화학 디바이스 및 전기 화학 디바이스의 제조 방법
KR20180113417A (ko) 리튬 이차전지의 제조방법
JP2002008730A (ja) リチウム二次電池
CN219591464U (zh) 圆柱形锂金属二次电池
CN116247280A (zh) 一种卷绕电芯结构和二次电池
CN115911506A (zh) 圆柱形锂金属二次电池
KR102028677B1 (ko) 그래핀 전극을 적용한 적층형 리튬 이온 커패시터
CA3103488A1 (en) Bipolar lead acid battery cells with increased energy density
US11631900B2 (en) Lithium-ion battery formation process
JP2004022298A (ja) 蓄電素子およびその製造方法
KR101205846B1 (ko) 플레이트형 집전체를 갖는 리튬 이온 커패시터
CN219457703U (zh) 一种卷绕电芯结构和二次电池
US20070139865A1 (en) Electrochemical device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application