KR20140146022A - Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same - Google Patents
Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same Download PDFInfo
- Publication number
- KR20140146022A KR20140146022A KR20140154766A KR20140154766A KR20140146022A KR 20140146022 A KR20140146022 A KR 20140146022A KR 20140154766 A KR20140154766 A KR 20140154766A KR 20140154766 A KR20140154766 A KR 20140154766A KR 20140146022 A KR20140146022 A KR 20140146022A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- main
- auxiliary
- unit
- power
- Prior art date
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Abstract
Description
본 발명은 스위칭 손실이 저감된 역률 보정 장치, 이를 갖는 전원 공급 장치 및 모터 구동 장치에 관한 것이다.
BACKGROUND OF THE
최근 들어, 여러 국가의 각 정부에서 에너지 효율 정책에 따른 에너지의 효율적인 사용을 권장하고 있으며, 특히 이러한 에너지의 효율적인 사용은 전자 제품, 가전 제품에 널리 권장되고 있다.
In recent years, governments in various countries have been encouraging the efficient use of energy in accordance with energy efficiency policies. In particular, the efficient use of such energy is widely recommended for electronics and home appliances.
이러한 권장에 따라 에너지를 효율적으로 사용하는 데 있어서, 전자 제품, 가전 제품 등에 전원을 공급하는 전원 장치가 주로 에너지의 효율적인 사용에 따른 개선 회로가 적용되고 있다.
In order to efficiently use energy in accordance with this recommendation, a power supply device for supplying power to electronic products and household appliances is mainly applied to an improvement circuit for efficient use of energy.
이러한 개선 회로로는 역률 보정 회로를 예로 들 수 있는데, 역률 보정 회로는 입력된 전원을 스위칭하여 입력된 전원의 전류와 전압의 위상차(역률)를 조정하여 후단에 전달되는 전원이 효율적으로 전달되도록 하는 회로이다. 그러나, 이러한 역률 보정 회로 또한 입력된 전원을 스위칭함으로써 스위칭 손실이 발생하는 문제점이 있다.
The power factor correcting circuit may switch the input power source to adjust the phase difference (power factor) between the current and the voltage of the input power source so as to efficiently transmit the power to the subsequent stage Circuit. However, such a power factor correction circuit also has a problem in that switching loss is generated by switching the input power source.
한편, 전자 제품, 가전 제품 등에는 제품이 사전에 설정된 동작을 수행하기 위한 모터가 채용되는 경우가 빈번하며, 이러한 모터를 구동하기 위해서는 적절한 전원이 공급되어야 하고, 마찬가지로 전원을 공급하기 위한 전원 장치에 에너지 효율 개선을 위한 역률 보정 회로가 적용되어 입력된 전원을 스위칭하여 입력된 전원의 전류와 전압의 위상차를 조정할 수 있으나, 입력된 전원의 스위칭시에 스위칭 손실이 발생하는 문제점이 있다.
On the other hand, in many cases, a motor for performing an operation set in advance by a product is frequently employed in an electronic product, a household electric appliance, and the like. In order to drive such a motor, an appropriate power supply must be supplied, A power factor correcting circuit for improving energy efficiency can be used to adjust the phase difference between the current and the voltage of the input power source by switching the input power source. However, there is a problem that switching loss occurs when the input power source is switched.
이를 해소하기 위해, 선행 기술 문헌과 같이 역률 개선 회로에서 복수의 스위치를 구비하여 스위칭 손실을 저감시키는 기술이 공개되었으나, 스위치를 구동시키기 위한 회로가 복잡해져서 회로 면적이 증가하고 제조 비용이 증가하게 되는 문제점이 있다.
In order to solve this problem, there has been disclosed a technique for reducing switching loss by providing a plurality of switches in a power factor improving circuit as in the prior art document. However, the circuit for driving the switch is complicated, There is a problem.
본 발명의 과제는 상기한 문제점을 해결하기 위한 것으로, 본 발명은 하나의 구동 신호로 메인 스위치와 보조 스위치를 구동시킬 수 있는 역률 보정 장치, 이를 갖는 전원 공급 장치 및 모터 구동 장치를 제안한다.
In order to solve the above problems, the present invention proposes a power factor correcting device capable of driving a main switch and an auxiliary switch with one driving signal, a power supply device having the power factor correcting device, and a motor driving device.
상술한 본 발명의 과제를 해결하기 위해, 본 발명의 하나의 기술적인 측면으로는 입력 전원을 스위칭하여 상기 입력 전원의 역률을 보정하는 메인 스위치 및 상기 메인 스위치의 턴 온 전에 턴 온하여 잉여 전원의 전달 경로를 형성하는 보조 스위치를 갖는 역률 보정부; 및 단일 입력 신호에 기초하여 상기 메인 스위치 및 상기 보조 스위치의 동작을 제어하는 제어부를 포함하는 역률 보정 장치를 제안하는 것이다.
According to one technical aspect of the present invention, there is provided a power supply apparatus including a main switch for switching an input power source to correct a power factor of the input power source, and a main switch for turning on the main power switch, A power factor correcting part having an auxiliary switch forming a transmission path; And a control unit for controlling operations of the main switch and the auxiliary switch based on the single input signal.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제어부는 상기 단일 입력 신호의 라이징 타이밍 및 폴링 타이밍을 각각 사전에 설정된 시간 동안 지연시킨 메인 신호를 생성하는 메인 신호 생성부; 및 상기 단일 입력 신호와 라이징 타이밍이 동일하고, 폴링 타이밍의 타이밍이 짧은 보조 신호를 생성하는 보조 신호 생성부를 포함할 수 있다.
According to one technical aspect of the present invention, the control unit includes: a main signal generator for generating a main signal in which a rising timing and a polling timing of the single input signal are delayed for a predetermined time, respectively; And an auxiliary signal generator for generating an auxiliary signal having the same rising timing as the single input signal and having a short timing of the polling timing.
본 발명의 하나의 기술적인 측면에 따르면, 상기 메인 신호 생성부의 메인 신호 및 상기 보조 신호 생성부의 보조 신호를 각각 입력받아 메인 스위칭 신호 및 보조 스위칭 신호를 출력하는 출력부를 더 포함할 수 있다.
According to an aspect of the present invention, the apparatus may further include an output unit receiving the main signal of the main signal generator and the auxiliary signal of the auxiliary signal generator, and outputting the main switching signal and the auxiliary switching signal, respectively.
본 발명의 하나의 기술적인 측면에 따르면, 상기 출력부는 상기 메인 신호 생성부의 상기 메인 신호의 신호 레벨을 인버팅하는 제1 인버터와, 구동 전원과 접지 사이에 형성된 제1 PMOS 트랜지스터 및 상기 제1 PMOS 트랜지스터 및 접지 사이에 연결된 제1 NMOS 트랜지스터를 가지며, 상기 메인 신호의 라이징 타이밍 및 폴링 타이밍을 조정하 메인 스위칭 신호를 출력하는 제1 트랜지스터부를 갖는 제1 출력 유닛; 및 상기 보조 신호 생성부의 상기 보조 신호의 신호 레벨을 인버팅하는 제2 인버터 및 구동 전원과 접지 사이에 형성된 제2 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터 및 접지 사이에 연결된 제2 NMOS 트랜지스터를 가지며, 상기 보조 신호의 라이징 타이밍 및 폴링 타이밍을 조정하여 상기 입력 신호의 라이징 타이밍보다 지연된 라이징 타이밍을 갖는 보조 스위칭 신호를 출력하는 제2 트랜지스터부를 갖는 제2 출력 유닛을 포함할 수 있다.
According to one technical aspect of the present invention, the output unit includes a first inverter inverting the signal level of the main signal of the main signal generator, a first PMOS transistor formed between the driving power source and the ground, A first output unit having a first NMOS transistor connected between a transistor and ground, and having a first transistor unit for outputting a main switching signal to adjust a rising timing and a polling timing of the main signal; A second inverter for inverting the signal level of the auxiliary signal of the auxiliary signal generator, and a second PMOS transistor formed between the driving power supply and the ground and a second NMOS transistor connected between the second PMOS transistor and the ground, And a second transistor unit having a second transistor unit for adjusting the rising timing and the polling timing of the auxiliary signal and outputting an auxiliary switching signal having rising timing that is delayed from the rising timing of the input signal.
본 발명의 하나의 기술적인 측면에 따르면, 상기 제1 트랜지스터부는 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터의 사이 또는 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터의 연결점과 출력단 사이에는 각각 적어도 하나의 저항이 연결될 수 있다.
According to one technical aspect of the present invention, at least one resistor is connected between the connection point and the output terminal of the first PMOS transistor and the first NMOS transistor or between the connection point and the output terminal of the first PMOS transistor and the first NMOS transistor, .
본 발명의 하나의 기술적인 측면에 따르면, 상기 제2 트랜지스터부는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터의 사이 또는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터의 연결점과 출력단 사이에는 각각 적어도 하나의 저항이 연결될 수 있다.
According to one technical aspect of the present invention, at least one resistor is connected between the connection point and the output node of the second PMOS transistor and the second NMOS transistor or between the connection point and the output node of the second PMOS transistor and the second NMOS transistor, .
본 발명의 하나의 기술적인 측면에 따르면, 상기 메인 신호 생성부 및 상기 보조 신호 생성부 각각은 상기 단일 입력 신호의 라이징 타이밍 또는 폴링 타이밍을 지연시키는 지연 유닛을 포함할 수 있다.
According to one technical aspect of the present invention, each of the main signal generator and the auxiliary signal generator may include a delay unit for delaying a rising timing or a polling timing of the single input signal.
본 발명의 하나의 기술적인 측면에 따르면, 상기 보조 신호 생성부는 상기 지연 유닛으로부터의 출력 신호의 레벨을 인버팅하는 인버터 및 상기 인버터의 출력 신호와 상기 단일 입력 신호를 논리곱하는 논리곱게이트를 더 포함할 수 있다.
According to one technical aspect of the present invention, the auxiliary signal generator further includes an inverter for inverting a level of an output signal from the delay unit and an AND gate for logically multiplying the output signal of the inverter and the single input signal can do.
본 발명의 하나의 기술적인 측면에 따르면, 상기 보조 신호 생성부는 상기 메인 신호 생성부에 의해 지연된 신호의 라이징 타이밍 또는 폴링 타이밍을 지연시킬 수 있다.
According to one technical aspect of the present invention, the auxiliary signal generator may delay the rising timing or the polling timing of the signal delayed by the main signal generator.
본 발명의 하나의 기술적인 측면에 따르면, 상기 지연 유닛은 직렬 연결된 적어도 둘의 인버터 및 상기 둘의 인버터 사이의 연결점과 접지 사이에 연결된 캐패시터를 포함할 수 있다.
According to one technical aspect of the present invention, the delay unit may include at least two inverters connected in series and a capacitor connected between a connection point between the two inverters and ground.
본 발명의 하나의 기술적인 측면에 따르면, 상기 메인 신호 생성부의 지연 유닛의 캐패시터의 용량은 상기 보조 신호 생성부의 지연 유닛의 캐패시터의 용량 보다 클 수 있다.
According to one technical aspect of the present invention, the capacity of the capacitor of the delay unit of the main signal generator may be larger than the capacity of the capacitor of the delay unit of the auxiliary signal generator.
본 발명의 하나의 기술적인 측면에 따르면, 상기 지연 유닛은 상기 둘의 인버터 사이에 연결되는 트랜지스터, 저항 및 전류원 중 적어도 둘을 더 포함할 수 있다.
According to one technical aspect of the present invention, the delay unit may further include at least two of a transistor, a resistor and a current source connected between the two inverters.
본 발명의 하나의 기술적인 측면에 따르면, 상기 역률 보정부는 정류된 전원을 입력받는 일단 및 상기 메인 스위치의 드레인에 연결되는 타단을 갖는 제1 인덕터; 및 상기 제1 인덕터의 타단에 연결된 일단 및 상기 보조 스위치의 드레인에 연결되는 타단을 갖는 제2 인덕터를 더 포함할 수 있다.
According to one technical aspect of the present invention, the power factor correction unit includes a first inductor having one end receiving a rectified power source and the other end connected to a drain of the main switch; And a second inductor having one end connected to the other end of the first inductor and the other end connected to the drain of the auxiliary switch.
상술한 본 발명의 과제를 해결하기 위해, 본 발명의 다른 하나의 기술적인 측면으로는 정류된 전원을 스위칭하여 상기 입력 전원의 역률을 보정하는 메인 스위치와 상기 메인 스위치의 턴 온 전에 턴 온하여 잉여 전원의 전달 경로를 형성하는 보조 스위치와 정류된 전원을 입력받는 일단 및 상기 메인 스위치의 드레인에 연결되는 타단을 갖는 제1 인덕터와 상기 제1 인덕터의 타단에 연결된 일단 및 상기 보조 스위치의 드레인에 연결되는 타단을 갖는 제2 인덕터를 갖는 역률 보정부를 구비하고, 단일 입력 신호에 기초하여 상기 메인 스위치 및 상기 보조 스위치의 동작을 제어하는 제어부를 구비하는 역률 보정 회로; 및 상기 역률 보정 회로로부터의 역률 보정된 전원을 사전에 설정된 전압 레벨을 갖는 전원으로 변환하는 전원 변환 회로를 포함하는 전원 공급 장치를 제안하는 것이다.
According to another technical aspect of the present invention, there is provided a power supply apparatus for a vehicle, comprising: a main switch for switching a rectified power source to correct a power factor of the input power source; A first inductor having one end receiving a rectified power supply and the other end connected to a drain of the main switch, one end connected to the other end of the first inductor, and one end connected to a drain of the auxiliary switch, A power factor correcting circuit having a power factor correcting section having a second inductor having the other end, and a control section for controlling the operation of the main switch and the auxiliary switch based on a single input signal; And a power conversion circuit for converting the power factor corrected power from the power factor correction circuit into a power having a predetermined voltage level.
본 발명의 다른 하나의 기술적인 측면에 따르면, 상기 전원 변환 회로는 상기 역률 보정된 전원을 인버팅하여 사전에 설정된 교류 전원으로 변환하는 인버터 회로일 수 있다.
According to another technical aspect of the present invention, the power conversion circuit may be an inverter circuit for converting the power factor corrected power source into a predetermined AC power source by inverting the power factor corrected power source.
상술한 본 발명의 과제를 해결하기 위해, 본 발명의 또 다른 하나의 기술적인 측면으로는 정류된 전원을 스위칭하여 상기 입력 전원의 역률을 보정하는 메인 스위치와 상기 메인 스위치의 턴 온 전에 턴 온하여 잉여 전원의 전달 경로를 형성하는 보조 스위치와 정류된 전원을 입력받는 일단 및 상기 메인 스위치의 드레인에 연결되는 타단을 갖는 제1 인덕터와 상기 제1 인덕터의 타단에 연결된 일단 및 상기 보조 스위치의 드레인에 연결되는 타단을 갖는 제2 인덕터를 갖는 역률 보정부를 구비하고, 단일 입력 신호에 기초하여 상기 메인 스위치 및 상기 보조 스위치의 동작을 제어하는 제어부를 구비하는 역률 보정 회로; 및 상기 역률 보정 회로로부터의 역률 보정된 전원을 인버팅해서 사전에 설정된 교류 전원으로 변환하여 모터를 구동시키는 인버터 회로를 포함하는 모터 구동 장치를 제안하는 것이다.
According to another technical aspect of the present invention, there is provided a method of controlling a power factor of an input power source by switching a rectified power source to correct a power factor of the input power source, A first inductor having one end receiving the rectified power and the other end connected to the drain of the main switch, one end connected to the other end of the first inductor, and one end connected to the drain of the auxiliary switch, A power factor correcting circuit having a power factor correcting section having a second inductor having another end connected thereto and a control section for controlling the operation of the main switch and the auxiliary switch based on a single input signal; And an inverter circuit for inverting the power factor corrected circuit from the power factor correction circuit to convert the power factor corrected circuit into a predetermined AC power source to drive the motor.
본 발명에 따르면, 하나의 구동 신호로 메인 스위치와 보조 스위치를 구동시킬 수 있어 회로 면적 및 제조 비용이 저감되는 효과가 있다.
According to the present invention, the main switch and the auxiliary switch can be driven by one driving signal, thereby reducing the circuit area and manufacturing cost.
도 1은 본 발명의 전원 공급 장치(모터 구동 장치)의 개략적인 회로도.
도 2는 본 발명의 전원 공급 장치에 채용된 역률 보정 회로의 제어부의 개략적인 회로도.
도 3a 내지 도 3d는 도 2에 도시된 제어부에 의한 메인 스위칭 신호 및 보조 스위칭 신호의 신호 파형 그래프.
도 4a 내지 도 4d는 도 2에 도시된 제어부의 지연 유닛의 다양한 실시형태를 개략적으로 나타내는 회로도.
도 5a 내지 도 5c는 도 2에 도시된 제어부의 트랜지스터부의 다양한 실시형태를 개략적으로 나타내는 회로도.1 is a schematic circuit diagram of a power supply device (motor drive device) of the present invention.
2 is a schematic circuit diagram of a control unit of a power factor correction circuit employed in the power supply apparatus of the present invention.
3A to 3D are graphs of signal waveforms of the main switching signal and the auxiliary switching signal by the controller shown in FIG.
Figs. 4A to 4D are circuit diagrams schematically showing various embodiments of the delay unit of the control unit shown in Fig. 2. Fig.
5A to 5C are circuit diagrams schematically showing various embodiments of the transistor portion of the control unit shown in Fig.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, in order that those skilled in the art can easily carry out the present invention.
다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다라고 판단되는 경우에는 그 상세한 설명을 생략한다.
In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 또는 유사한 부호를 사용한다.
The same or similar reference numerals are used throughout the drawings for portions having similar functions and functions.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때는 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. In addition, in the entire specification, when a part is referred to as being 'connected' with another part, it is not only a case where it is directly connected, but also a case where it is indirectly connected with another element in between do.
또한, 어떤 구성요소를 포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
Also, to include an element means to include other elements, not to exclude other elements unless specifically stated otherwise.
이하, 도면을 참조하여 본 발명을 상세히 설명하도록 한다.
Hereinafter, the present invention will be described in detail with reference to the drawings.
도 1은 본 발명의 전원 공급 장치(모터 구동 장치)의 개략적인 회로도이다.1 is a schematic circuit diagram of a power supply device (motor drive device) of the present invention.
도 1을 참조하면, 본 발명의 전원 공급 장치(100)는 역률 보정 회로(110) 및 인버터 회로(120)를 포함할 수 있다.
Referring to FIG. 1, the
역률 보정 회로(110)는 브리지 다이오드(D1)를 통해 교류 전원을 정류한 정류 전원을 스위칭하여 전류와 전압간의 위상차를 조정하여 역률을 보정할 수 있다.
The power
이를 위해, 역률 보정 회로(110)는 역률 보정부(111)와 제어부(112)를 포함할 수 있으며, 역률 보정부(111)는 스위칭에 따라 에너지를 충방전하는 제1 및 제2 인더터(L1,L2)와 정류된 전원을 스위칭하여 역률을 보정하는 메인 스위치(S1)와 메인 스위치(S1)의 스위칭 동작에 의해 발생된 잉여 전원의 전달 경로를 형성하는 보조 스위치(S2)를 구비할 수 있다.The power
보조 스위치(S2)는 메인 스위치(S1)이 턴 온되기 전에 턴 온되고, 메인 스위치(S1)이 턴 오프되기 전에 턴 오프되어 메인 스위치(S1)의 스위칭 동작에 의해 발생된 잉여 전원의 전달 경로를 형성하여 스위칭 손실을 저감할 수 있다.The auxiliary switch S2 is turned on before the main switch S1 is turned on and is turned off before the main switch S1 is turned off so that the surplus power of the surplus power generated by the switching operation of the main switch S1 So that the switching loss can be reduced.
더하여, 역률 보정부(1110)는 역률 보정된 전원을 안정화시키는 다이오드(D2) 및 캐패시터(C1)을 포함할 수 있다.
In addition, the power factor correcting unit 1110 may include a diode D2 and a capacitor C1 for stabilizing the power factor corrected power source.
상술한 메인 스위치(S1) 및 보조 스위치(S2)의 스위칭 동작을 제어하기 위해 제어부(112)는 메인 신호 생성부(112a), 보조 신호 생성부(112b) 및 출력부(112c)를 포함할 수 있다.The
제어부(112)는 단일 입력 신호에 기초하여 메인 스위치(S1) 및 보조 스위치(S2)의 스위칭 동작을 제어하는 메인 스위칭 신호(ss1) 및 보조 스위칭 신호(ss2)를 제공하여 회로 면적 및 제조 비용을 저감시킬 수 있다.
The
인버터 회로(120)는 인버터(121) 및 인버터 제어부(122)를 포함할 수 있으며, 인버터(121)는 역률 보정된 직류 전원을 인버팅하여 사전에 설정된 전압 레벨을 갖는 교류 전원을 출력할 수 있고, 출력된 교류 전원은 모터를 구동시킬 수 있다.The
인버터 제어부(122)는 인버팅 동작을 제어하여 교류 전원의 출력을 제어할 수 있으며, 인버터(121)로부터의 교류 전원이 모터에 공급되는 경우 인버터 제어부(122)는 모터 구동을 제어할 수 있다.The
이에 따라, 본원 발명의 전원 공급 장치(100)는 모터 구동 장치일 수 있다.
Accordingly, the
도 2는 본 발명의 전원 공급 장치에 채용된 역률 보정 회로의 제어부의 개략적인 회로도이다.2 is a schematic circuit diagram of a control section of the power factor correction circuit employed in the power supply apparatus of the present invention.
도 2를 참조하면, 본 발명의 전원 공급 장치에 채용된 역률 보정 회로(110)의 제어부(112)는 상술한 바와 같이, 메인 신호 생성부(112a), 보조 신호 생성부(112b) 및 출력부(112c)를 포함할 수 있다.
2, the
메인 신호 생성부(112a) 및 보조 신호 생성부(112b)는 각각 하나의 지연 유닛(Da, Db)을 포함할 수 있으며, 보조 신호 생성부(112b)는 인버터(INV3) 및 논리곱 게이트(AND)를 더 포함할 수 있다.
The
지연 유닛(Da, Db)은 직렬 연결된 둘의 인버터(INV1,INV2 또는 INV4,INV5)와 둘의 인버터(INV1,INV2 또는 INV4,INV5) 사이의 연결점과 접지 간에 연결된 캐패시터를 포함할 수 있다.The delay units Da and Db may comprise capacitors connected between the ground and the connection point between the two inverters INV1, INV2 or INV4 and INV5 connected in series and the inverters INV1, INV2 or INV4 and INV5.
직렬 연결된 둘의 인버터(INV1,INV2 또는 INV4,INV5)는 입력된 신호의 레벨은 반전시킨 후 다시 재반전시킬 수 있고, 캐패시터는 캐패시턴스에 따라 입력된 신호의 라이징 타이밍 또는 폴링 타이밍을 지연시킬 수 있다.The two inverters INV1, INV2 or INV4 and INV5 connected in series can invert the level of the input signal and then re-invert the signal again, and the capacitor can delay the rising timing or the polling timing of the input signal in accordance with the capacitance .
논리곱 게이트(AND)는 지연 유닛(Db)의 출력을 인버팅한 인버터(INV3)의 출력 신호와 입력 신호를 논리곱 연산하여 그 결과를 출력부(112c)에 전달할 수 있다.The AND gate ANDs the logical product of the output signal of the inverter INV3 inverting the output of the delay unit Db and the input signal, and transmits the result to the
도시되지 않았지만, 보조 신호 생성부(112b)의 지연 유닛(Db)는 메인 스위칭 신호(ss1)의 라이징 타이밍보다 빠른 라이징 타이밍을 갖는 보조 스위칭 신호(ss2)를 생성하기 위해 메인 신호 생성부(112a)의 지연 유닛(Da)의 출력 신호를 입력받아 인버팅할 수 있다.
Although not shown, the delay unit Db of the auxiliary
도 4a 내지 도 4d는 도 2에 도시된 제어부의 지연 유닛의 다양한 실시형태를 개략적으로 나타내는 회로도이다.4A to 4D are circuit diagrams schematically showing various embodiments of the delay unit of the control unit shown in Fig.
도 4a 내지 도 4d를 참조하면, 지연 유닛은 제1 및 제2 인버터(I1,I2) 사이에 캐패시터(C)에 더하여 저항(R) 및 트랜지스터(M), 또는 전류원(So) 및 트랜지스터(M)이 더 연결될 수 있다. 4A to 4D, the delay unit includes a resistor R and a transistor M, or a current source So and a transistor M (not shown) in addition to the capacitor C between the first and second inverters I1 and I2 ) Can be connected.
보다 상세하게 설명하면, 도 4a 및 도 4b를 참조하면, 제1 인버터(I1)의 출력단과 제2 인버터(I2)의 입력단 사이에는 제1 인버터(I1)의 출력단에 연결된 게이트, 저항(R)의 일단에 연결된 드레인 및 접지에 연결된 소스를 갖는 트랜지스터(M)가 연결될 수 있고, 저항(R)의 타단은 전원단에 연결될 수 있으며, 캐패시터(C)는 트랜지스터(M)의 드레인 및 제2 인버터(I2)의 입력단과 접지사이에 연결될 수 있다.4A and 4B, between the output terminal of the first inverter I1 and the input terminal of the second inverter I2, a gate connected to the output terminal of the first inverter I1, a resistor R, The other end of the resistor R may be connected to the power supply terminal and the capacitor C may be connected to the drain of the transistor M and the source of the transistor M, Lt; RTI ID = 0.0 > I2 < / RTI >
더하여, 제1 인버터(I1)의 출력단과 제2 인버터(I2)의 입력단 사이에는 제1 인버터(I1)의 출력단에 연결된 게이트, 전원단에 연결된 드레인 및 캐패시터(C)에 연결된 소스를 갖는 트랜지스터(M)가 연결될 수 있고, 캐패시터(C)는 트랜지스터(M)의 소스와 접지사이에 연결될 수 있으며, 저항(R)은 트랜지스터(M)의 소스 및 제2 인버터(I2)의 입력단과 접지 사이에 연결될 수 있다.
In addition, between the output terminal of the first inverter I1 and the input terminal of the second inverter I2, a transistor having a gate connected to the output terminal of the first inverter I1, a drain connected to the power terminal, and a source connected to the capacitor C M can be connected and the capacitor C can be connected between the source of the transistor M and ground and the resistor R is connected between the source of the transistor M and the input of the second inverter I2 and the ground Can be connected.
도 4c 및 도 4d를 참조하면, 제1 인버터(I1)의 출력단과 제2 인버터(I2)의 입력단 사이에는 제1 인버터(I1)의 출력단에 연결된 게이트, 전류원(So)의 일단에 연결된 드레인 및 접지에 연결된 소스를 갖는 트랜지스터(M)가 연결될 수 있고, 전류원(So)의 타단은 전원단에 연결될 수 있으며, 캐패시터(C)는 트랜지스터(M)의 드레인 및 제2 인버터(I2)의 입력단과 접지사이에 연결될 수 있다.4C and 4D, a gate connected to the output terminal of the first inverter I1 and a drain connected to one end of the current source So are connected between the output terminal of the first inverter I1 and the input terminal of the second inverter I2, The other end of the current source So may be connected to the power terminal and the capacitor C may be connected to the drain of the transistor M and the input terminal of the second inverter I2, Can be connected between ground.
더하여, 제1 인버터(I1)의 출력단과 제2 인버터(I2)의 입력단 사이에는 제1 인버터(I1)의 출력단에 연결된 게이트, 전원단에 연결된 드레인 및 캐패시터(C)에 연결된 소스를 갖는 트랜지스터(M)가 연결될 수 있고, 캐패시터(C)는 트랜지스터(M)의 소스와 접지사이에 연결될 수 있으며, 전류원(So)은 트랜지스터(M)의 소스 및 제2 인버터(I2)의 입력단과 접지 사이에 연결될 수 있다.
In addition, between the output terminal of the first inverter I1 and the input terminal of the second inverter I2, a transistor having a gate connected to the output terminal of the first inverter I1, a drain connected to the power terminal, and a source connected to the capacitor C M can be connected and the capacitor C can be connected between the source of the transistor M and the ground and the current source So is connected between the source of the transistor M and the input of the second inverter I2 and the ground Can be connected.
출력부(112c)는 적어도 둘의 인버터를 포함할 수 있고, 상기 둘의 인버터의 출력단에 각각 연결된 제1 및 제2 트랜스지터부(O1,O2)를 포함할 수 있다.The
제1 및 제2 트랜스지터부(O1,O2) 각각은 P MOS 트랜지스터와 N MOS 트랜지스터가 전원단과 접지단 사이에 직렬 연결되어 구성될 수 있다.Each of the first and second transducer units O1 and O2 may be configured such that a PMOS transistor and an NMOS transistor are connected in series between a power supply terminal and a ground terminal.
도 5a 내지 도 5c는 도 2에 도시된 제어부의 트랜지스터부의 다양한 실시형태를 개략적으로 나타내는 회로도이다.5A to 5C are circuit diagrams schematically showing various embodiments of the transistor portion of the control unit shown in Fig.
도 5a 내지 도 5c를 참조하면, P MOS 트랜지스터와 N MOS 트랜지스터(M1,M2) 사이에는 적어도 하나의 저항(R1~R3)이 연결될 수 있다.5A to 5C, at least one resistor R1 to R3 may be connected between the P-MOS transistor and the N-MOS transistors M1 and M2.
보다 상세하게 설명하면, P MOS 트랜지스터(M1)의 소스와 N MOS 트랜지스터(M2) 드레인 사이에는 서로 직렬 연결된 제1 및 제2 저항(R1,R2)이 연결될 수 있으며, 제1 및 제2 저항(R1,R2)의 연결점은 메인 스위칭 신호 또는 보조 스위칭 신호가 출력되는 출력단과 연결될 수 있다.More specifically, the first and second resistors R1 and R2 connected in series can be connected between the source of the PMOS transistor M1 and the drain of the NMOS transistor M2, and the first and second resistors R1, R2) may be connected to an output terminal for outputting the main switching signal or the auxiliary switching signal.
또한, P MOS 트랜지스터(M1)의 소스와 N MOS 트랜지스터(M2) 드레인의 연결점과 메인 스위칭 신호 또는 보조 스위칭 신호가 출력되는 출력단 사이에 제1 저항(R1)이 연결될 수 있으며, P MOS 트랜지스터(M1)의 소스와 N MOS 트랜지스터(M2) 드레인 사이에는 서로 직렬 연결된 제1 및 제2 저항(R1,R2)이 연결되고, 제1 및 제2 저항(R1,R2)의 연결점과 메인 스위칭 신호 또는 보조 스위칭 신호가 출력되는 출력단 사이에 제3 저항(R3)이 연결될 수 있다.
The first resistor R1 may be connected between the connection point of the source of the PMOS transistor M1 and the drain of the NMOS transistor M2 and the output terminal of the main switching signal or the auxiliary switching signal. The first and second resistors R1 and R2 connected in series are connected between the source of the first and second resistors R1 and R2 and the drain of the N MOS transistor M2, And a third resistor R3 may be connected between the output terminal to which the switching signal is output.
도 3a 내지 도 3d는 도 2에 도시된 제어부에 의한 메인 스위칭 신호 및 보조 스위칭 신호의 신호 파형 그래프이다.3A to 3D are graphs of signal waveforms of the main switching signal and the auxiliary switching signal by the control unit shown in FIG.
도 1 및 도 2와 함께, 먼저 도 3a를 참조하면, 보조 신호 생성부(112b)는 입력 신호(A)에 대비하여 폴링 타이밍이 단축된 보조 신호(C)를 출력할 수 있다.Referring to FIG. 3A and FIG. 3B, the
다음으로 도 3b를 참조하면, 메인 신호 생성부(112a)는 입력 신호(A)에 대비하여 라이징 타이밍 및 폴링 타이밍이 각각 지연된 메인 신호(B)를 출력할 수 있다.Referring to FIG. 3B, the
도 3a 및 도 3b와 함께 도 3d를 참조하면, 메인 스위치(S1)과 보조 스위치(S2)의 동작 영역은 도시된 바와 같이 a,b,c,d의 네 영역으로 구분될 수 있다.Referring to FIGS. 3A and 3B together with FIG. 3D, the operation area of the main switch S1 and the auxiliary switch S2 can be divided into four areas a, b, c, and d as shown in FIG.
a영역은 메인 스위치(S1)의 스위칭에 의한 스위칭 손실을 제거하기 위해 보조 스위치(S2)만 턴 온 동작하는 영역이고, 이는 도 3b의 Ton1영역과 동일하며, Ton1영역은 지연 유닛(Da)의 인버터(INV4,INV5) 및 캐패시터(C4)의 캐패시턴스에 의해 형성될 수 있다. 이에 따라, 메인 신호 생성부(112a)의 지연 유닛(Da)의 캐패시터(C4)의 캐패시턴스는 보조 신호 생성부(112b)의 지연 유닛(Db)의 캐패시터(C3)의 캐패시턴스 보다 큰 것이 바람직하다.The area a is an area in which only the auxiliary switch S2 is turned on in order to remove the switching loss due to the switching of the main switch S1. This area is the same as the area Ton1 in FIG. 3b, The capacitances of the inverters INV4 and INV5 and the capacitor C4. Accordingly, it is preferable that the capacitance of the capacitor C4 of the delay unit Da of the main
한편, b영역은 메인 스위치(S1)와 보조 스위치(S2)가 동시에 턴 온 동작하는 영역이며, a 영역과 b 영역은 도 3a의 보조 신호(C)의 하이 레벨의 폭인 Tw영역과 동일하며, Tw영역은 지연 유닛(Db)의 인버터(INV1,INV2) 및 캐패시터(C3)의 캐패시턴스에 의해 형성될 수 있다.On the other hand, the b region is a region where the main switch S1 and the auxiliary switch S2 simultaneously turn on. The a region and the b region are the same as the Tw region, which is the high level width of the auxiliary signal C in Fig. The Tw region can be formed by the capacitances of the inverters INV1 and INV2 and the capacitor C3 of the delay unit Db.
마지막으로, c 영역은 메인 스위치(S1)만 턴 온 동작하는 영역이고, d 영역은 메인 스위치(S1) 및 보조 스위치(S2)가 턴 오프되어 동작하지 않는 영역일 수 있다.
Finally, the area c is the area where only the main switch S1 is turned on, and the area d is the area where the main switch S1 and the auxiliary switch S2 are turned off and not operated.
도 3c를 참조하면, 출력부(112c)로부터 출력되는 메인 스위칭 신호(ss1) 및 보조 스위칭 신호(ss2)는 도시된 바와 같이 입력 신호(IN)를 기준하여 입력 신호(IN)의 라이징 타이밍보다 지연되고 메인 스위칭 신호(ss1)의 라이징 타이밍보다 빠른 라이징 타이밍을 갖는 보조 스위칭 신호(ss2)가 형성되고, 입력 신호(IN)의 폴링 타이밍보다 느린 폴링 타이밍을 갖는 메인 스위칭 신호(ss1)가 형성될 수 있다. 도시된 타이밍 간격(Tonss1, Toffss1, Tonss2, Tw_s)은 제어부(112)의 메인 신호 생성부(112a), 보조 신호 생성부(112b) 및 출력부(112c)에 의해 형성될 수 있다.
3C, the main switching signal ss1 and the auxiliary switching signal ss2 output from the
상술한 바와 같이, 본 발명에 따르면, 하나의 구동 신호로 메인 스위치와 보조 스위치를 구동시킬 수 있어 회로 면적 및 제조 비용이 저감될 수 있다.
As described above, according to the present invention, it is possible to drive the main switch and the auxiliary switch with one driving signal, thereby reducing the circuit area and manufacturing cost.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular forms disclosed. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
100: 전원 공급 장치(모터 구동 장치)
110: 역률 보정 회로
111: 역률 보정부
112: 제어부
112a: 메인 신호 생성부
112b: 보조 신호 생성부
112c: 출력부
120: 인버터 회로
121: 인버터
122: 인버터 제어부100: Power supply unit (motor drive unit)
110: Power factor correction circuit
111: power factor correction unit
112:
112a: main signal generating unit
112b: auxiliary signal generating unit
112c:
120: inverter circuit
121: Inverter
122:
Claims (12)
단일 입력 신호에 기초하여 상기 메인 스위치 및 상기 보조 스위치의 동작을 제어하는 제어부를 포함하고,
상기 제어부는
상기 단일 입력 신호의 라이징 타이밍 및 폴링 타이밍을 각각 사전에 설정된 시간 동안 지연시켜 상기 단일 입력 신호의 폴링 타이밍보다 늦은 폴링 타이밍을 갖는 메인 신호를 생성하는 메인 신호 생성부; 및
상기 단일 입력 신호와 라이징 타이밍이 동일하고, 폴링 타이밍의 타이밍이 짧은 보조 신호를 생성하는 보조 신호 생성부
를 포함하는 역률 보정 장치.
A power factor correcting part having a main switch for switching an input power source to correct a power factor of the input power source and an auxiliary switch for turning on the main power before turning on the main switch to form a transfer path of surplus power; And
And a control unit for controlling operations of the main switch and the auxiliary switch based on a single input signal,
The control unit
A main signal generator for generating a main signal having a polling timing that is later than the polling timing of the single input signal by delaying the rising timing and the polling timing of the single input signal for a predetermined time; And
Generating an auxiliary signal having the same rising timing as the single input signal and having a short timing of the polling timing,
Lt; / RTI >
상기 메인 신호 생성부의 메인 신호 및 상기 보조 신호 생성부의 보조 신호를 각각 입력받아 메인 스위칭 신호 및 보조 스위칭 신호를 출력하는 출력부를 더 포함하는 역률 보정 장치.
The method according to claim 1,
And an output unit receiving the main signal of the main signal generation unit and the auxiliary signal of the auxiliary signal generation unit and outputting the main switching signal and the auxiliary switching signal, respectively.
상기 출력부는
상기 메인 신호 생성부의 상기 메인 신호의 신호 레벨을 인버팅하는 제1 인버터와, 구동 전원과 접지 사이에 형성된 제1 PMOS 트랜지스터 및 상기 제1 PMOS 트랜지스터 및 접지 사이에 연결된 제1 NMOS 트랜지스터를 가지며, 상기 메인 신호의 라이징 타이밍 및 폴링 타이밍을 조정하 메인 스위칭 신호를 출력하는 제1 트랜지스터부를 갖는 제1 출력 유닛; 및
상기 보조 신호 생성부의 상기 보조 신호의 신호 레벨을 인버팅하는 제2 인버터 및 구동 전원과 접지 사이에 형성된 제2 PMOS 트랜지스터 및 상기 제2 PMOS 트랜지스터 및 접지 사이에 연결된 제2 NMOS 트랜지스터를 가지며, 상기 보조 신호의 라이징 타이밍 및 폴링 타이밍을 조정하여 상기 입력 신호의 라이징 타이밍보다 지연된 라이징 타이밍을 갖는 보조 스위칭 신호를 출력하는 제2 트랜지스터부를 갖는 제2 출력 유닛
을 포함하는 역률 보정 장치.
3. The method of claim 2,
The output
A first inverter for inverting the signal level of the main signal of the main signal generator, a first PMOS transistor formed between the driving power supply and the ground, and a first NMOS transistor connected between the first PMOS transistor and the ground, A first output unit having a first transistor unit for outputting a main switching signal to adjust the rising timing and the polling timing of the main signal; And
A second inverter for inverting the signal level of the auxiliary signal of the auxiliary signal generator, a second PMOS transistor formed between the driving power supply and the ground, and a second NMOS transistor connected between the second PMOS transistor and the ground, A second output unit having a second transistor unit for adjusting an rising timing and a polling timing of a signal to output an auxiliary switching signal having a rising timing delayed with a rising timing of the input signal,
Lt; / RTI >
상기 제1 트랜지스터부는 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터의 사이 또는 제1 PMOS 트랜지스터 및 제1 NMOS 트랜지스터의 연결점과 출력단 사이에는 각각 적어도 하나의 저항이 연결된 역률 보정 장치.
The method of claim 3,
Wherein the first transistor unit has at least one resistor connected between a connection point and an output terminal of the first PMOS transistor and the first NMOS transistor or between the first PMOS transistor and the first NMOS transistor.
상기 제2 트랜지스터부는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터의 사이 또는 제2 PMOS 트랜지스터 및 제2 NMOS 트랜지스터의 연결점과 출력단 사이에는 각각 적어도 하나의 저항이 연결된 역률 보정 장치.
The method of claim 3,
Wherein at least one resistor is connected between the second PMOS transistor and the second NMOS transistor or between the connection point and the output terminal of the second PMOS transistor and the second NMOS transistor, respectively.
상기 메인 신호 생성부 및 상기 보조 신호 생성부 각각은 상기 단일 입력 신호의 라이징 타이밍 또는 폴링 타이밍을 지연시키는 지연 유닛을 포함하는 역률 보정 장치.
The method according to claim 1,
Wherein each of the main signal generator and the auxiliary signal generator includes a delay unit for delaying a rising timing or a polling timing of the single input signal.
상기 보조 신호 생성부는 상기 지연 유닛으로부터의 출력 신호의 레벨을 인버팅하는 인버터 및 상기 인버터의 출력 신호와 상기 단일 입력 신호를 논리곱하는 논리곱게이트를 더 포함하는 역률 보정 장치.
The method according to claim 6,
Wherein the auxiliary signal generator further comprises an inverter for inverting the level of an output signal from the delay unit and an AND gate for logically multiplying the output signal of the inverter and the single input signal.
상기 보조 신호 생성부는 상기 메인 신호 생성부에 의해 지연된 신호의 라이징 타이밍 또는 폴링 타이밍을 지연시키는 역률 보정 장치.
The method according to claim 6,
Wherein the auxiliary signal generator delays the rising timing or the polling timing of the signal delayed by the main signal generator.
상기 지연 유닛은 직렬 연결된 적어도 둘의 인버터 및 상기 둘의 인버터 사이의 연결점과 접지 사이에 연결된 캐패시터를 포함하는 역률 보정 장치.
The method according to claim 6,
Wherein the delay unit comprises at least two inverters connected in series and a capacitor connected between a connection point between the two inverters and ground.
상기 메인 신호 생성부의 지연 유닛의 캐패시터의 용량은 상기 보조 신호 생성부의 지연 유닛의 캐패시터의 용량 보다 큰 역률 보정 장치.
10. The method of claim 9,
Wherein the capacity of the capacitor of the delay unit of the main signal generator is larger than the capacity of the capacitor of the delay unit of the auxiliary signal generator.
상기 지연 유닛은 상기 둘의 인버터 사이에 연결되는 트랜지스터, 저항 및 전류원 중 적어도 둘을 더 포함하는 역률 보정 장치.
10. The method of claim 9,
Wherein the delay unit further comprises at least two of a transistor, a resistor and a current source connected between the two inverters.
상기 역률 보정부는
정류된 전원을 입력받는 일단 및 상기 메인 스위치의 드레인에 연결되는 타단을 갖는 제1 인덕터; 및
상기 제1 인덕터의 타단에 연결된 일단 및 상기 보조 스위치의 드레인에 연결되는 타단을 갖는 제2 인덕터
를 더 포함하는 역률 보정 장치.The method according to claim 1,
The power factor correction unit
A first inductor having one end receiving a rectified power supply and the other end connected to a drain of the main switch; And
A second inductor having one end connected to the other end of the first inductor and the other end connected to the drain of the auxiliary switch,
The power factor correction device further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140154766A KR101630076B1 (en) | 2014-11-07 | 2014-11-07 | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140154766A KR101630076B1 (en) | 2014-11-07 | 2014-11-07 | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120129450A Division KR20140062997A (en) | 2012-11-15 | 2012-11-15 | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140146022A true KR20140146022A (en) | 2014-12-24 |
| KR101630076B1 KR101630076B1 (en) | 2016-06-13 |
Family
ID=52675529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140154766A KR101630076B1 (en) | 2014-11-07 | 2014-11-07 | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101630076B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06311738A (en) * | 1993-04-15 | 1994-11-04 | Sanken Electric Co Ltd | Step-up chopper-type switching power-supply |
| JP2000232775A (en) * | 1999-02-11 | 2000-08-22 | Delta Electronics Inc | Soft switching cell for reducing switching loss in pwm(pulse width modulation) converter |
| JP2004072893A (en) * | 2002-08-06 | 2004-03-04 | Fuji Electric Holdings Co Ltd | Boosting chopper circuit |
| JP2009296851A (en) * | 2008-06-09 | 2009-12-17 | Sanken Electric Co Ltd | Power supply unit and method of controlling the same |
| JP2010273431A (en) | 2009-05-20 | 2010-12-02 | Cosel Co Ltd | Power factor improved type switching power supply unit |
-
2014
- 2014-11-07 KR KR1020140154766A patent/KR101630076B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06311738A (en) * | 1993-04-15 | 1994-11-04 | Sanken Electric Co Ltd | Step-up chopper-type switching power-supply |
| JP2000232775A (en) * | 1999-02-11 | 2000-08-22 | Delta Electronics Inc | Soft switching cell for reducing switching loss in pwm(pulse width modulation) converter |
| JP2004072893A (en) * | 2002-08-06 | 2004-03-04 | Fuji Electric Holdings Co Ltd | Boosting chopper circuit |
| JP2009296851A (en) * | 2008-06-09 | 2009-12-17 | Sanken Electric Co Ltd | Power supply unit and method of controlling the same |
| JP2010273431A (en) | 2009-05-20 | 2010-12-02 | Cosel Co Ltd | Power factor improved type switching power supply unit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101630076B1 (en) | 2016-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20140062997A (en) | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same | |
| US10181813B2 (en) | Half-bridge inverter modules with advanced protection through high-side to low-side control block communication | |
| JP3694545B2 (en) | Circuit arrangement with inverter | |
| JPH09131075A (en) | Inverter equipment | |
| TWI531141B (en) | Noise eliminating method and adapter | |
| TW201531011A (en) | Power conversion system and method of operating the same | |
| US20180019747A1 (en) | Signal transmission circuit and driving device for switching element | |
| KR101903231B1 (en) | High Efficiency Rectifier for Piezoelectric Energy Harvesting | |
| WO2018150789A1 (en) | Switch circuit | |
| KR101630076B1 (en) | Power factor corection apparatus and power supplying apparatus having the same and motor driving apparatus having the same | |
| JP2018507677A (en) | Induction current transmission method | |
| WO2017063571A1 (en) | Discharging apparatus and discharging method for uninterruptible-power-supply direct-current bus | |
| TWI553986B (en) | Inverter apparatus applied to dual grids and solar energy grid-connected power generation system | |
| KR101367679B1 (en) | Driving apparatus for motor | |
| TW334635B (en) | Skew logic circuit device | |
| CN103178760B (en) | A kind of asynchronous starting permanent magnet synchronous motor soft-starting method and soft starter | |
| KR101422961B1 (en) | Driver device for power factor correction circuit | |
| CN102545620A (en) | Power supply device used for arc machining | |
| KR20160108910A (en) | Apparatus for cutting off standby power | |
| JP2015204636A (en) | Driving circuit and semiconductor device using the same | |
| CN107017794B (en) | Isolated non-inductance electric heating source converting system and its method | |
| JP5885544B2 (en) | Piezoelectric transformer drive circuit, power supply device, and piezoelectric transformer drive method | |
| WO2016132714A1 (en) | Electric power transmitting device and electric power transmitting system | |
| TWI571041B (en) | Power inverter circuit | |
| US20090134922A1 (en) | Start-up circuit for bias circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 4 |