KR20140142607A - 메모리 모듈과 이를 포함하는 메모리 시스템 - Google Patents

메모리 모듈과 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20140142607A
KR20140142607A KR1020130064274A KR20130064274A KR20140142607A KR 20140142607 A KR20140142607 A KR 20140142607A KR 1020130064274 A KR1020130064274 A KR 1020130064274A KR 20130064274 A KR20130064274 A KR 20130064274A KR 20140142607 A KR20140142607 A KR 20140142607A
Authority
KR
South Korea
Prior art keywords
memory
packages
optical
converter
light source
Prior art date
Application number
KR1020130064274A
Other languages
English (en)
Inventor
변현일
래거번 고팔
조인성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130064274A priority Critical patent/KR20140142607A/ko
Priority to US14/284,787 priority patent/US20140355327A1/en
Publication of KR20140142607A publication Critical patent/KR20140142607A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Communication System (AREA)

Abstract

메모리 모듈은 인쇄 회로 기판(PCB)과, 상기 PCB의 위(on)에 마운트된 메모리 패키지들과, 상기 PCB의 위(on)에 마운트된 광-전 변환기와, 상기 PCB의 위(on)에 마운트되고 상기 광-전 변환기로부터 출력된 전기 신호들을 상기 메모리 패키지들 중 일부의 메모리 패키지들이 처리할 수 있도록 상기 일부의 메모리 패키지들을 선택하는 선택 회로를 포함한다.

Description

메모리 모듈과 이를 포함하는 메모리 시스템{MEMORY MODULE AND MEMORY SYSTEM HAVING THE SAME}
본 발명은 광 접속 시스템에 관한 것으로, 특히 광 파워(optical power)를 줄일 수 있는 메모리 모듈과 이를 포함하는 메모리 시스템에 관한 것이다.
종래의 메모리 시스템은 메모리 컨트롤러와 메모리 모듈 사이에 전기 신호를 이용하고 있으나, 전기 신호를 이용하는 경우 신호 충실도의 문제가 발생한다. 이를 개선하고자 광 채널로 연결된 메모리 시스템이 제안되고 있으나, 이러한 시스템은 광원의 스위치 손실로 인해 더 많은 광 파워를 필요로 하여 전력 소비가 증가할 수 있다.
본 발명의 해결하고자 하는 과제는 메모리 모듈에 연결되는 광원의 스위치 손실을 제거하여 적은 광 파워를 갖는 광원으로부터 출력된 광신호를 이용하여 데이터를 전송할 수 있는 메모리 모듈을 제공하는 것이다.
각 메모리 모듈에 마운트되고, 상기 각 메모리 모듈에 마운트된 메모리 패키지들 중에서 일부의 메모리 패키지들을 선택할 수 있는 선택 회로를 이용할 수 있는 메모리 시스템을 제공하는 것이다.
본 발명의 실시 예에 따른 메모리 모듈은 인쇄 회로 기판(printed circuit board(PCB))와, 상기 PCB의 위(on)에 마운트된 메모리 패키지들과, 상기 PCB의 위(on)에 마운트된 광-전 변환기와, 상기 PCB의 위(on)에 마운트되고, 상기 광-전 변환기로부터 출력된 전기 신호들을 상기 메모리 패키지들 중 일부의 메모리 패키지들이 처리할 수 있도록 상기 일부의 메모리 패키지들을 선택하는 선택회로를 포함한다.
상기 선택 회로는 메모리 컨트롤러로부터 출력된 스위치 신호에 응답하여 상기 전기 신호들을 상기 일부의 메모리 패키지들로 전송하는 스위치 회로일 수 있고, 메모리 컨트롤러로부터 출력된 제어 신호에 응답하여 상기 일부의 메모리 패키지들만을 인에이블시킬 수 있다.
상기 메모리 모듈은 상기 PCB의 위(on)에 마운트된 광원을 더 포함할 수 있고, 상기 광-전 변환기는 상기 광원으로부터 출력된 광 신호에 응답하여 입력 광 신호들을 상기 전기 신호들로 변환한다. 또한, 상기 광-전 변환기와 상기 광원은 하나의 패키지에 패키징될 수 있고, 상기 광원을 포함하는 칩은 상기 광-전 변환기를 포함하는 칩에 플립-칩 본딩 방식으로 본딩될 수 있다. 상기 광-전 변환기는 시리얼라이즈된 입력 광 신호를 디시리얼라이즈하여 상기 전기 신호들을 생성할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 모듈들과, 상기 복수의 메모리 모듈들 각각을 제어하는 메모리 컨트롤러를 포함하며, 상기 복수의 메모리 모듈들 각각은, 인쇄 회로 기판(printed circuit board(PCB))과, 상기 PCB의 위(on)에 마운트된 메모리 패키지들과, 상기 PCB의 위(on)에 마운트된 광-전 변환기와, 상기 PCB의 위(on)에 마운트되고, 상기 광-전 변환기로부터 출력된 전기 신호들을 상기 메모리 패키지들 중 일부의 메모리 패키지들이 처리할 수 있도록 상기 일부의 메모리 패키지들을 선택하는 선택회로를 포함한다.
상기 메모리 시스템은 각각이 상기 복수의 메모리 모듈들 각각에 할당된 광원들을 더 포함할 수 있고, 상기 복수의 메모리 모듈들 각각의 상기 광-전 변환기는 상기 광원들 각각으로부터 출력된 광 신호에 응답하여 입력 광 신호들을 상기 전기 신호들로 변환한다. 또한, 상기 광원들 각각은 상기 복수의 메모리 모듈들 각각의 위에 마운트될 수 있고 상기 복수의 메모리 모듈들 각각의 상기 광-전 변환기와 상기 광원들 각각은 하나의 패키지에 패키징될 수 있다.
상기 메모리 시스템은 메모리 컨트롤러와 상기 복수의 메모리 모듈들 각각의 상기 광-전 변환기 사이에 직접 접속된 광 채널들을 더 포함할 수 있고, 상기 선택 회로는 상기 메모리 컨트롤러로부터 출력된 스위치 신호에 응답하여 상기 전기 신호들을 상기 일부의 메모리 패키지들로 전송하는 스위치 회로일 수 있다. 상기 선택 회로는 상기 메모리 컨트롤러로부터 출력된 제어 신호에 응답하여 상기 일부의 메모리 패키지들만을 인에이블시킬 수 있다.
상기 메모리 컨트롤러는 광원과, 상기 광원으로부터 출력된 광 신호에 응답하여 상기 복수의 메모리 모듈들 각각으로 전송될 전송 전기 신호들을 광 신호들로 변환하는 전-광 변환기를 포함하며, 상기 광원과 상기 전-광 변환기는 하나의 패키지에 패키징될 수 있다.
본 발명의 실시 예에 따른 광 채널로 연결된 메모리 시스템은 광원의 스위치 손실을 제거하고, 광원을 메모리 모듈에 마운트하거나 상기 광원을 광 변환기 내에 집적함으로써 광원의 제조 비용과 상기 메모리 시스템의 크기를 줄이는 효과가 있다.
본 발명의 실시 예에 따른 선택 회로를 포함하는 메모리 모듈과 상기 메모리 모듈을 포함하는 메모리 시스템은 적은 광 파워로 데이터를 전송할 수 있는 효과가 있다.
본 발명은 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1부터 도 4는 본 발명의 일 실시 예에 따라 스위치를 이용하는 메모리 시스템들의 블록도이다.
도 5부터 도 7은 본 발명의 다른 실시 예에 따라 칩 선택 신호를 이용하는 메모리 시스템들의 블록도이다.
도 8은 메모리 컨트롤러와 메모리 모듈들의 광 연결 관계를 설명하기 위한 개념도이다.
도 9부터 도 10은 본 발명의 또 다른 실시 예에 따른 광 스플리터를 이용하는 메모리 시스템들의 블록도이다.
도 11과 도 12는 본 발명의 또 다른 실시 예에 따른 파장 다중 분할 디멀티플렉서를 이용하는 메모리 시스템들의 블록도이다.
도 13은 5개의 메모리 모듈들을 포함하는 메모리 시스템의 블록도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본 명세서에서 전기 신호는 직렬 전기 신호 또는 병렬 전기 신호를 의미할 수 있고, 또한 상기 전기 신호는 직렬 데이터 또는 병렬 데이터를 의미할 수 있다.
도 1부터 도 4는 본 발명의 일 실시 예에 따라 스위치를 이용하는 메모리 시스템들의 블록도이다.
도 1을 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(110), 복수의 메모리 모듈들(130, 150, 및 170), 및 복수의 광원들(210, 220, 230, 및 240)을 포함한다.
메모리 시스템(100)은 PC(personal computer), 랩탑(laptop) 컴퓨터, 서버, 데이터 서버, 또는 웹 서버로 구현될 수 있다.
설명의 편의를 위해, 메모리 시스템(100)은 3개의 메모리 모듈들(130, 150, 및 170)을 포함하고, 각 메모리 모듈들(130, 150, 및 170)은 9개의 메모리 패키지들(140~148, 160~168, 180~188)을 포함한다고 가정한다.
각 메모리 패키지(140~148, 160~168, 및 180~188)는 하나 또는 그 이상의 메모리 칩들을 포함할 수 있다. 메모리 칩은 휘발성 메모리 칩 또는 불휘발성 메모리 칩으로 구현될 수 있다.
각 메모리 패키지(140~148, 160~168, 및 180~188)에 포함된 2개 이상의 메모리 칩들은 본딩 와이어들(bonding wires) 또는 TSV들(through silicon vias)을 통해 접속될 수 있다.
메모리 컨트롤러(110)는 복수의 메모리 모듈들(130, 150, 및 170) 각각의 작동을 제어할 수 있다.
메모리 컨트롤러(110)는 선택(또는 스위치) 신호 생성기(111)와 전-광 변환기(113)를 포함한다.
선택(또는 스위치) 신호 생성기(111)는 각 메모리 모듈(130, 150, 및 170)에 포함된 선택 회로(133, 153, 및 173)를 제어하기 위한 선택(또는 스위치) 신호들(SW1, SW2, 및 SW3) 각각을 생성할 수 있다.
전-광 변환기(113)는 제1광원(210)으로부터 출력된 광신호(L1)을 이용하여 전기 신호(들)를 광신호(들)로 변환하고, 변환된 광신호(들)를 채널들(CH1, CH2, 및 CH3) 각각을 통해 복수의 메모리 모듈들(130, 150, 및 170) 각각으로 전송할 수 있다.
예컨대, 채널들(CH1, CH2, 및 CH3) 각각의 버스 폭(bus width)은 서로 동일할 수 있다.
전-광 변환기(113)는 채널들(CH1, CH2, CH3) 각각을 통해 데이터 신호 및/또는 제어 신호를 포함하는 광신호(들)를 복수의 메모리 모듈들(130, 150, 및 170) 각각으로 전송할 수 있다.
도 1에서는 설명의 편의를 위해 라이트 작동(write operation)을 위한 구성 요소들을 도시하고 설명한다.
예컨대, 전-광 변환기(113)는 광 시리얼라이저(optical serializer)를 포함할 수 있고, 상기 광 시리얼라이저는 병렬 전기 신호들을 광신호(L1)를 이용하여 직렬 광신호로 시리얼라이즈할 수 있다. 이때, 채널들(CH1, CH2, 및 CH3) 각각은 시리얼라이즈된 광신호를 전송하기 위한 구성을 가질 수 있다.
복수의 메모리 모듈들(130, 150, 및 170)은 채널들(CH1, CH2, 및 CH3) 각각을 통해 메모리 컨트롤러(110)로부터 출력된 광신호들 또는 시리얼라이즈된 광신호를 수신할 수 있다.
예컨대, 복수의 메모리 모듈들(130, 150, 및 170) 각각은 광학적 DIMM(optical dual in-line memory module), 광학적 FB-DIMM(fully buffered DIMM), 광학적 SO-DIMM(small outline DIMM), 광학적 RDIMM(Registered DIMM), 광학적 LRDIMM(Load Reduced DIMM), UDIMM(Unbuffered DIMM), 광학적 MicroDIMM 또는 광학적 SIMM(single in-line memory module)으로 구현될 수 있다.
제1 메모리 모듈(130)은 제1 광-전 변환기(131), 제1 선택회로(133), 및 복수의 메모리 패키지들(140 내지 148)를 포함한다.
예컨대, 제1메모리 모듈(130)은 인쇄 회로 기판(printed circuit board(PCB))의 위(on)에 마운트된 제1광-전 변환기(131), 제1선택 회로(133), 및 복수의 메모리 패키지들(140~148)을 포함한다.
제1광-전 변환기(131)는 메모리 컨트롤러(110)의 전-광 변환기(113)로부터 출력된 광신호를 제1광 채널(CH1)을 통해 수신하고, 수신된 광신호를 광신호(L2)를 이용하여 전기 신호로 변환할 수 있다.
제1광-전 변환기(131)는 광 디시리얼라이저(optical deserializer)를 포함할 수 있고, 상기 광 디시리얼라이저는 시리얼라이즈된 광신호를 광신호(L2)를 이용하여 병렬 전기 신호들로 디시리얼라이즈할 수 있다.
제1선택 회로(133)는, 메모리 컨트롤러(110)로부터 출력된 제1선택 신호(SW1)에 응답하여, 제1광-전 변환기(131)로부터 출력된 전기 신호를 복수의 메모리 패키지들(140~148) 중에서 일부의 메모리 패키지들(140, 141, 및 142)이 처리할 수 있도록 제1광-전 변환기(131)와 복수의 메모리 패키지들(140~148) 사이의 신호 전송 경로들(signal transmission paths)을 제어할 수 있다.
제2메모리 모듈(150)은 제2광-전 변환기(151), 제2선택 회로(153), 및 복수의 메모리 패키지들(160~168)을 포함한다.
예컨대, 제2메모리 모듈(150)은 PCB의 위(on)에 마운트된 제2광-전 변환기(151), 제2선택 회로(153), 및 복수의 메모리 패키지들(160~168)을 포함한다.
제2광-전 변환기(151)는 메모리 컨트롤러(110)의 전-광 변환기(113)로부터 출력된 광신호를 제2광 채널(CH2)을 통해 수신하고, 수신된 광신호를 광신호(L3)을 이용하여 전기 신호로 변환할 수 있다.
제2선택 회로(153)는, 메모리 컨트롤러(110)로부터 출력된 제2선택 신호(SW2)에 응답하여, 광-전 변환기(151)로부터 출력된 전기 신호를 복수의 메모리 패키지들(160~168) 중에서 일부의 메모리 패키지들(163, 164, 및 165)이 처리할 수 있도록 제2광-전 변환기(151)와 복수의 메모리 패키지들(160~168) 사이의 신호 전송 경로들을 제어할 수 있다.
제3 메모리 모듈(170)은 제3광-전 변환기(171), 제3선택 회로(173), 및 복수의 메모리 패키지들(180~188)을 포함한다.
예컨대, 제3메모리 모듈(170)은 PCB의 위(on)에 마운트된 제3광-전 변환기(171), 제3선택 회로(173), 및 복수의 메모리 패키지(180~188)을 포함한다.
제3광-전 변환기(171)는 메모리 컨트롤러(110)의 전-광 변환기(113)로부터 출력된 광신호를 제3광 채널(CH3)을 통해 수신하고, 수신된 광신호를 광신호(L4)를 이용하여 전기 신호로 변환할 수 있다.
제3선택 회로(173), 메모리 컨트롤러(110)로부터 출력된 제3선택 신호(SW3)에 응답하여, 광-전 변환기(171)로부터 출력된 전기 신호를 복수의 메모리 패키지들(180~188) 중에서 일부의 메모리 패키지들(186, 187, 및 188)이 처리할 수 있도록 제3광-전 변환기(171)와 복수의 메모리 패키지들(180~188) 사이의 신호 전송 경로들을 제어할 수 있다.
각 광원(210, 220, 230, 및 240)은 각 구성요소(110, 130, 150, 및 170)의 외부 또는 내부에 구현될 수 있다.
각 랭크(rank)를 구성하는 방법은 도 1부터 도 4를 참조하여 예시적으로 설명된다.
도 2에 도시된 바와 같이, 제1메모리 모듈(130a)에서 선택된 3개의 메모리 패키지들(140, 141, 및 142), 제2메모리 모듈(150a)에서 선택된 3개의 메모리 패키지들(163, 164, 및 165), 및 제3메모리 모듈(170a)에서 선택된 3개의 메모리 패키지들(186, 187, 및 188)은 제1랭크를 구성할 수 있다.
도 3에 도시된 바와 같이, 제1메모리 모듈(130b)에서 선택된 3개의 메모리 패키지들(143, 144, 및 145), 제2메모리 모듈(150b)에서 선택된 3개의 메모리 패키지들(166, 167, 및 168), 및 제3메모리 모듈(170b)에서 선택된 3개의 메모리 패키지들(180, 181, 및 182)은 제2랭크를 구성할 수 있다.
도 4에 도시된 바와 같이, 제1메모리 모듈(130c)에서 선택된 3개의 메모리 패키지들(146, 147, 및 148), 제2메모리 모듈(150c)에서 선택된 3개의 메모리 패키지들(160, 161, 및 162), 및 제3메모리 모듈(170c)에서 선택된 3개의 메모리 패키지들(183, 184, 및 185)은 제3랭크를 구성할 수 있다.
각 구성요소(110, 130, 150, 및 170)별로 할당된 각 광원(210, 220, 230, 및 240)은 각 광 변환기(113, 131, 151, 및 171)의 작동에 필요한 광신호(L1, L2, L3, 및 L4)를 생성할 수 있다.
예컨대, 각 광원(210, 220, 230, 및 240)은 레이저 다이오드(laser diode(LD), 또는 발광 다이어드(light emitting diode(LED))로 구현될 수 있다.
예컨대, 제1광원(210)은 메모리 컨트롤러(110)의 전-광 변환기(113)의 전-광 변환 작동(즉, 전기 신호를 광신호로 변환하는 작동)에 필요한 광신호(L1)를 생성할 수 있다.
제2광원(220)은 제1메모리 모듈(130)의 제1광-전 변환기(131)의 광-전 변환 작동(즉, 광신호를 전기 신호로 변환하는 작동)에 필요한 광신호(L2)를 생성할 수 있다.
제3광원(230)은 제2메모리 모듈(150)의 제2광-전 변환기(151)의 광-전 변환 작동에 필요한 광신호(L3)를 생성할 수 있다.
제4광원(240)은 제3메모리 모듈(170)의 제3광-전 변환기(171)의 광-전 변환 작동에 필요한 광신호(L3)를 생성할 수 있다.
각 광신호(L1, L2, L3, 및 L4)의 파장 및/또는 파워(power)는 서로 동일하게 구현될 수도 있고 서로 다르게 구현될 수도 있다.
도 1에 도시된 바와 같이, 각 광원(220, 230, 및 240)은 각 메모리 모듈(130, 150, 및 170)의 외부에 구현된다.
도 1 및 도 2를 참조하면, 메모리 시스템(100a)은 메모리 컨트롤러(110a), 복수의 메모리 모듈들(130a, 150a, 및 170a), 및 복수의 광원들(210, 220, 230, 및 240)을 포함한다.
도 1의 메모리 컨트롤러(110)의 구조와 작동은 도 2의 메모리 컨트롤러(110a)의 구조와 작동과 실질적으로 동일하다.
제1메모리 모듈(130a)은 제1광-전 변환기(131), 제1스위치(132), 및 복수의 메모리 패키지들(140~148)을 포함한다.
도 1의 제1선택 회로(133)가 도 2의 제1스위치(132)로 대체된 것을 제외하면, 도 1의 제1메모리 모듈(130)과 도 2의 제1메모리 모듈(130a)의 구조는 실질적으로 동일하다.
제1스위치(132)는 제1선택 신호(SW1), 즉 제1스위치 신호에 응답하여 제1광-전 변환기(131)로부터 출력된 전기신호를 3개의 메모리 패키지들(140, 141, 및 142)로 전송한다.제1스위치(132)는 제1선택회로(133)의 일 실시 예이다.
제2메모리 모듈(150a)은 제1광-전 변환기(151), 제2스위치(152), 및 복수의 메모리 패키지들(160~168)을 포함한다.
도 1의 제2선택 회로(153)가 도 2의 제2스위치(152)로 대체된 것을 제외하면, 도 1의 제2메모리 모듈(150)과 도 2의 제2메모리 모듈(150a)의 구조는 실질적으로 동일하다.
제2스위치(152)는 제2선택 신호(SW2), 즉 제2스위치 신호에 응답하여 제2광-전 변환기(151)로부터 출력된 전기 신호를 3개의 메모리 패키지들(163, 164, 및 165)로 전송한다. 제2스위치(152)는 제2선택 회로(153)의 일 실시 예이다.
제3메모리 모듈(170a)은 제3광-전 변환기(171), 제3스위치(172), 및 복수의 메모리 패키지들(180~188)을 포함한다.
도 1의 제3선택 회로(173)가 도 2의 제3스위치(172)로 대체된 것을 제외하면, 도 1의 제3메모리 모듈(170)과 도 2의 제3메모리 모듈(170a)의 구조는 실질적으로 동일하다.
제3스위치(172)는 제3선택 신호(SW3), 즉 제3스위치 신호에 응답하여 제3광-전 변환기(171)로부터 출력된 전기 신호를 3개의 메모리 패키지들(186, 187, 및 188)로 전송한다. 제3스위치(172)는 제3선택 회로(173)의 일 실시 예이다.
도 1과 도 2를 참조하여 설명한 바와 같이, 제1메모리 모듈(130 또는 130a)에서 선택된 3개의 메모리 패키지들(140, 141, 및 142), 제2메모리 모듈(150 또는 150a)에서 선택된 3개의 메모리 패키지들(163, 164, 및 165), 및 제3메모리 모듈(170 또는 170a)에서 선택된 3개의 메모리 패키지들(186, 187, 및 188)은 하나의 랭크를 구성할 수 있다.
제1스위치(132)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(140~148) 중에서 3개의 메모리 패키지들이 선택될 수 있고, 제2스위치(152)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(160~168) 중에서 3개의 메모리 패키지들이 선택될 수 있고, 제3스위치(12)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(180~188) 중에서 3개의 메모리 패키지들이 선택될 수 있다.
따라서, 제1메모리 모듈(130a)에서 선택된 3개의 메모리 패키지들, 제2메모리 모듈(150a)에서 선택된 3개의 메모리 패키지들, 및 제3메모리 모듈(170a)에서 선택된 3개의 메모리 패키지들은 하나의 랭크를 구성할 수 있다.
그러나, 실시 예에 따라 하나의 랭크를 구성하기 위해, 각 메모리 모듈(130a, 150a, 및 170a)에서 선택되는 메모리 패키지의 개수는 서로 다를 수 있다.
도 1과 도 3을 참조하면, 메모리 시스템(100b)은 메모리 컨트롤러(110b)와 복수의 메모리 모듈들(130b, 150b, 및 170b)을 포함한다.
메모리 컨트롤러(110b)는 스위치 신호 생성기(111), 전-광 변환기(113), 및 제1광원(210)을 포함한다. 즉, 도 1에 도시된 메모리 컨트롤러(110a)와 달리 도 2의 메모리 컨트롤러(110b)는 내장된 제1광원(210)을 포함한다.
제1메모리 모듈(130b)은 PCB의 위(on)에 마운트된 제1광-전 변환기(131), 제1스위치(132), 복수의 메모리 패키지들(140~148), 및 제2광원(220)을 포함한다.
제1스위치(132)는 제1선택 신호(SW1), 즉 제1스위치 신호에 응답하여 제1광-전 변환기(131)로부터 출력된 전기 신호를 3개의 메모리 패키지들(143, 144, 및 145)로 전송한다.
제2메모리 모듈(150b)은 PCB의 위(on)에 마운트된 제2광-전 변환기(151), 제2스위치(152), 복수의 메모리 패키지들(160~168), 및 제3광원(230)을 포함한다.
제2스위치(152)는 제2선택 신호(SW2), 즉 제2스위치 신호에 응답하여 제2광-전 변환기(151)로부터 출력된 전기 신호를 3개의 메모리 패키지들(166, 167, 및 168)로 전송한다.
제3메모리 모듈(170b)은 PCB의 위(on)에 마운트된 제3광-전 변환기(171), 제3스위치(172), 복수의 메모리 패키지들(180~188), 및 제4광원(240)을 포함한다.
제3스위치(172)는 제3선택 신호(SW2), 즉 제3스위치 신호에 응답하여 제3광-전 변환기(171)로부터 출력된 전기 신호를 3개의 메모리 패키지들(180, 181, 및 182)로 전송한다.
제1스위치(132)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들 (140~148) 중에서 3개의 메모리 패키지들이 선택될 수 있고, 제2스위치(152)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(160~168) 중에서 3개의 메모리 패키지들이 선택될 수 있고, 제3스위치(172)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(180~188) 중에서 3개의 메모리 패키지들이 선택될 수 있다.
따라서, 제1메모리 모듈(130b)에서 선택된 3개의 메모리 패키지들, 제2메모리 모듈(150b)에서 선택된 3개의 메모리 패키지들, 및 제3메모리 모듈(170b)에서 선택된 3개의 메모리 패키지들은 하나의 랭크를 구성할 수 있다.
그러나, 실시 예에 따라 하나의 랭크를 구성하기 위해, 각 메모리 모듈 (130b, 150b, 및 170b)에서 선택되는 메모리 패키지의 개수는 서로 다를 수 있다.
도 1과 도 4를 참조하면, 메모리 시스템(100c)은 메모리 컨트롤러(110c)와 복수의 메모리 모듈들(130c, 150c, 및 170c)을 포함한다.
메모리 컨트롤러(110c)는 제1광원(210)을 포함하는 전-광 변환기(113c)와 스위치 신호 생성기(111)를 포함한다.
실시 예에 따라, 제1광원(210)과 전-광 변환기(113c)는 하나의 패키지(package)로 패키징될 수 있다. 즉, 제1광원(210)은 VCSEL(vertical cavity surface emitting laser)를 포함하는 다이(die)로 제작되고, 상기 다이는 전-광 변환기(113c)를 포함하는 다이에 플립-칩(flip-chip)방식으로 본딩될 수 있다.
이에 따라, 광원을 제조하는 비용은 절감되고 상기 광원을 포함하는 시스템, 예컨대 메모리 컨트롤러(110c)의 크기도 줄일 수 있다.
전-광 변환기(113c)는 제1광원(210)으로부터 출력된 광신호를 이용하여 전-광 변환 작동을 수행하고, 생성된 광신호를 대응되는 채널(CH1, CH2, 및 CH3)을 통해 대응되는 메모리 모듈(130c, 150c, 및 170c)로 전송할 수 있다.
제1메모리 모듈(130c)은 PCB의 위(on)에 마운트된 제1패키지(131c), 제1스위치(132), 및 복수의 메모리 패키지들(140~148)을 포함한다.
제1패키지(131c)는 제1광-전 변환기(O/E)와 제2광원(220)을 포함한다. 제1광-전 변환기(O/E)를 포함하는 다이와 제2광원(220)을 포함하는 다이는 플립-칩 방식으로 본딩될 수 있다.
제1패키지(131c)의 제1광-전 변환기(O/E)는 제1채널(CH1)을 통해 입력된 광신호를 제2광원(220)으로부터 출력된 광원을 이용하여 광-전 변환 작동을 수행할 수 있다.
제1스위치(132)는 제1광-전 변환기(O/E)로부터 출력된 전기 신호를 복수의 메모리 패키지들(140~148) 중에서 3개의 메모리 패키지들(146, 147, 및 148)로 전송할 수 있다.
제2메모리 모듈(150c)은 PCB의 위(on)에 마운트된 제2패키지(151c), 제2스위치(152), 및 복수의 메모리 패키지들(160~168)을 포함한다.
제2패키지(151c)는 제2광-전 변환기(O/E)와 제3광원(230)을 포함한다. 제2광-전 변환기(O/E)를 포함하는 다이와 제3광원(230)을 포함하는 다이는 플립-칩 방식으로 본딩될 수 있다.
제2패키지(151c)의 제2광-전 변환기(O/E)는 제2채널(CH2)를 통해 입력된 광신호를 제3광원(220)으로부터 출력된 광원을 이용하여 광-전 변환 작동을 수행할 수 있다.
제2스위치(152)는 제2광-전 변환기(O/E)로부터 출력된 전기 신호를 복수의 메모리 패키지들(160~168) 중에서 3개의 메모리 패키지들(160, 161, 및 162)로 전송할 수 있다.
제3메모리 모듈(170c)은 PCB의 위(on)에 마운트된 제3패키지(171c), 제3스위치(172), 및 복수의 메모리 패키지들(180~188)을 포함한다.
제3패키지(171c)는 제3광-전 변환기(O/E)와 제4광원(240)을 포함한다. 제3광-전 변환기(O/E)를 포함하는 다이와 제4광원(240)을 포함하는 다이는 플립-칩 방식으로 본딩될 수 있다.
제3패키지(171c)의 제3광-전 변환기(O/E)는 제3채널(CH3)을 통해 입력된 광신호를 제4광원(220)으로부터 출력된 광원을 이용하여 광-전 변환 작동을 수행할 수 있다.
제3스위치(172)는 제3광-전 변환기(O/E)로부터 출력된 전기 신호를 복수의 메모리 패키지들(180~188) 중에서 3개의 메모리 패키지들(183, 184, 및 185)로 전송할 수 있다.
각 광원(220, 230, 및 240)은 VCSEL로 제작될 수 있다.
제1스위치(132)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(140~148) 중에서 3개의 메모리 패키지들이 선택될 수 있고, 제2스위치(152)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(160~168) 중에서 3개의 메모리 패키지들이 선택될 수 있고, 제3스위치(172)를 어떻게 구성하는지에 따라 9개의 메모리 패키지들(180~188) 중에서 3개의 메모리 패키지들이 선택될 수 있다.
따라서, 제1메모리 모듈(130c)에서 선택된 3개의 메모리 패키지들, 제2메모리 모듈(150c)에서 선택된 3개의 메모리 패키지들, 및 제3메모리 모듈(170c)에서 선택된 3개의 메모리 패키지들은 하나의 랭크를 구성할 수 있다.
그러나, 실시 예에 따라 하나의 랭크를 구성하기 위해, 각 메모리 모듈(130c, 150c, 및 170c)에서 선택되는 메모리 패키지의 개수는 서로 다를 수 있다.
도 5부터 도 7은 본 발명의 다른 실시 예에 따라 칩 선택 신호를 이용하는 메모리 시스템들의 블록도이다.
도 5를 참조하면, 메모리 시스템(100d)은 메모리 컨트롤러(110d)와 복수의 메모리 모듈들(130d, 150d, 및 170d)을 포함한다.
메모리 컨트롤러(110d)의 전-광 변환기(113)는 메모리 컨트롤러(110d) 외부의 제1광원(210)으로부터 출력된 광신호(L1)을 이용하여 전-광 변환 작동을 수행하고, 생성된 광신호를 대응되는 채널(CH1, CH2, 및 CH3)을 통해 대응되는 메모리 모듈(130d, 150d, 및 170d)로 전송할 수 있다.
제1메모리 모듈(130d)은 PCB의 위(on)에 마운트된 제1광-전 변환기(131d)와 복수의 메모리 패키지들(D0~D8)을 포함한다. 제2광원(220)은 제1메모리 모듈(130d)의 외부에 구현된다.
제1메모리 모듈(130d)의 복수의 메모리 패키지들(DO, D3, 및 D6)은 제1광-전 변환기(131d)로부터 출력된 제1데이터 신호들을 공유하고, 제1메모리 모듈(130d)의 복수의 메모리 패키지들(D1, D4, 및 D7)은 제1광-전 변환기(131d)로부터 출력된 제2데이터 신호들을 공유하고, 제1메모리 모듈(130d)의 복수의 메모리 패키지들(D2, D5, 및 D8)은 제1광-전 변환기(131d)로부터 출력된 제3데이터 신호들을 공유한다.
제1광-전 변환기(131d)는 제1칩 선택 신호 생성기(134d)를 포함할 수 있다.
제1광-전 변환기(131d) 또는 제1칩 선택 신호 생성기(134d)는 선택 회로의 기능을 수행할 수 있다.
제1칩 선택 신호 생성기(134d)는 메모리 컨트롤러(110d)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
예컨대, 제1칩 선택 신호(CS1)는 컬럼 방향으로 배열된 메모리 패키지들(DO, D1, 및 D2)의 온(ON) 또는 오프(OFF)를 제어한다.
제2칩 선택 신호(CS2)는 컬럼 방향으로 배열된 메모리 패키지들(D3, D4, 및 D5)의 온(ON) 또는 오프(OFF)를 제어한다.
제3칩 선택 신호(CS3)는 컬럼 방향으로 배열된 메모리 패키지들(D6, D7, 및 D8)의 온(ON) 또는 오프(OFF)를 제어한다.
칩 선택 신호(CS1)가 온(ON)될 때, 메모리 패키지는 정상 작동(normal operation)을 수행하고, 칩 선택 신호(CS1)가 오프(OFF)는 메모리 패키지는 스탠바이 상태로 작동한다.
제1메모리 모듈(130d)에서, 제1칩 선택 신호(CS1)가 온(ON)이고, 제2칩 선택 신호(CS2)가 오프(OFF)이고, 제3칩 선택 신호(CS3)가 오프(OFF)일 때, 메모리 패키지들(D0, D1, 및 D2)이 선택되고 선택된 메모리 패키지들(D0, D1, 및 D2)은 정상 작동을 수행하고, 나머지 메모리 패키지들(D3~D8)은 스탠바이 상태로 작동한다.
제2메모리 모듈(150d)은 PCB의 위(on)에 마운트된 제2광-전 변환기(151d)와 복수의 메모리 패키지들(D0~D8)을 포함한다. 제3광원(230)은 제2메모리 모듈(150d)의 외부에 구현된다.
복수의 메모리 패키지들(D0, D3, 및 D6)은 제2광-전 변환기(151d)로부터 출력된 제1데이터 신호들을 공유하고, 복수의 메모리 패키지들(D1, D4, 및 D7)은 제2광-전 변환기(151d)로부터 출력된 제2데이터 신호들을 공유하고, 복수의 메모리 패키지들(D2, D5, 및 D8)은 제2광-전 변환기(151d)로부터 출력된 제3데이터 신호들을 공유한다.
제2광-전 변환기(151d)는 제2칩 선택 신호 생성기(154d)를 포함할 수 있다.
제2광-전 변환기(151d) 또는 제2칩 선택 신호 생성기(154d)는 선택 회로의 기능을 수행할 수 있다.
제2칩 선택 신호 생성기(154d)는 메모리 컨트롤러(110d)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
예컨대, 제1칩 선택 신호(CS1)는 컬럼 방향으로 배열된 메모리 패키지들(D0, D1, 및 D2)의 온(ON) 또는 오프(OFF)를 제어한다.
제2칩 선택 신호(CS2)는 컬럼 방향으로 배열된 메모리 패키지들(D3, D4, 및 D5)의 온(ON) 또는 오프(OFF)를 제어한다.
제3칩 선택 신호(CS3)는 컬럼 방향으로 배열된 메모리 패키지들(D6, D7, 및 D8)의 온(ON) 또는 오프(OFF)를 제어한다.
제2메모리 모듈(150d)에서, 제2칩 선택 신호(CS2)가 온(ON)이고, 제1칩 선택 신호(CS1)가 오프(OFF)이고, 제3칩 선택 신호(CS3)가 오프(OFF)일 때, 메모리 패키지들(D3, D4, 및 D5)이 선택되고 선택된 메모리 패키지들(D3, D4, 및 D5)은 정상 작동을 수행하고, 나머지 메모리 패키지들 (D0~D2, 및 D6~D8)은 스탠바이 상태로 작동한다.
제3메모리 모듈(170d)은 PCB의 위(on)에 마운트된 제3광-전 변환기(171d)와 복수의 메모리 패키지들(D0~D8)을 포함한다. 제4광원(240)은 제3메모리 모듈(170d)의 외부에 구현된다.
로우 방향으로 배열된 복수의 메모리 패키지들(DO, D3, 및 D6)은 제3광-전 변환기(171d)로부터 출력된 제1데이터 신호들을 공유하고, 로우 방향으로 배열된 복수의 메모리 패키지들(D1, D4, 및 D7)은 제3광-전 변환기(171d)로부터 출력된 제2데이터 신호들을 공유하고, 로우 방향으로 배열된 복수의 메모리 패키지들(D2, D5, 및 D8)은 제3광-전 변환기(171d)로부터 출력된 제3데이터 신호들을 공유한다.
제3광-전 변환기(171d)는 제3칩 선택 신호 생성기(174d)를 포함할 수 있다.
제3광-전 변환기(171d) 또는 제3칩 선택 신호 생성기(174d)는 선택 회로의 기능을 수행할 수 있다.
제3칩 선택 신호 생성기(174d)는 메모리 컨트롤러(110d)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
예컨대, 제1칩 선택 신호(CS1)는 메모리 패키지들(D0, D1, 및 D2)의 온(ON) 또는 오프(OFF)를 제어한다. 제2칩 선택 신호(CS2)는 메모리 패키지들(D3, D4, 및 D5)의 온(ON) 또는 오프(OFF)를 제어한다. 제3칩 선택 신호(CS3)는 메모리 패키지들(D6, D7, 및 D8)의 온(ON) 또는 오프(OFF)를 제어한다.
제3메모리 모듈(170d)에서, 제3칩 선택 신호(CS3)가 온(ON)이고, 제1칩 선택 신호(CS1)가 오프(OFF)이고, 제2칩 선택 신호(CS2)가 오프(OFF)일때, 메모리 패키지들(D6, D7, 및 D8)이 선택되고 선택된 메모리 패키지들(D6, D7, 및 D8)은 정상 작동을 수행하고, 나머지 메모리 패키지들 (D0~D5)은 스탠바이 상태로 작동한다.
제1메모리 모듈(130d)에서 정상 작동하는 3개의 메모리 패키지들(D0, D1, 및 D2), 제2메모리 모듈(150c)에서 정상 작동하는 3개의 메모리 패키지들(D3, D4, 및, D5) 및 제3메모리 모듈(170c)에서 정상 작동하는 3개의 메모리 패키지들(D6, D7, 및 D8)은 하나의 랭크를 구성할 수 있다.
도 1과 도 6을 참조하면, 메모리 시스템(100e)은 메모리 컨트롤러(110e)와 복수의 메모리 모듈들(130e, 150e, 및 170e)을 포함한다.
메모리 컨트롤러(110e)는 전-광 변환기(113)와 제1광원(210)을 포함하고, 전-광 변환기(113)는 제1광원(210)으로부터 출력된 광신호(L1)을 이용하여 전-광 변환 작동을 수행하고, 생성된 광신호를 대응되는 채널(CH1, CH2, 및 CH3)을 통해 대응되는 메모리 모듈(130e, 150e, 및 170e)로 전송할 수 있다.
제1메모리 모듈(130e)은 PCB의 위(on)에 마운트된 제1광-전 변환기(131e), 제2광원(220), 및 복수의 메모리 패키지들(D0~D8)을 포함한다.
제1메모리 모듈(130e)에 제2광원(220)이 마운트된 것을 제외하면, 도 5의 제1메모리 모듈(130d)의 구조와 작동은 도 6의 제1메모리 모듈(130e)의 구조와 작동과 실질적으로 동일하다.
제1광-전 변환기(131e)는 제1칩 선택 신호 생성기(134e)를 포함할 수 있다.
제1칩 선택 신호 생성기(134e)는 메모리 컨트롤러(110e)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
제2메모리 모듈(150e)은 PCB의 위(on)에 마운트된 제2광-전 변환기(151e), 제3광원(230), 및 복수의 메모리 패키지들(D0~D8)을 포함한다.
제2메모리 모듈(150e)에 제3광원(230)이 마운트된 것을 제외하면, 도 5의 제2메모리 모듈(150d)의 구조와 작동은 도 6의 제2메모리 모듈(150e)의 구조와 작동과 실질적으로 동일하다.
제2광-전 변환기(151e)는 제2칩 선택 신호 생성기(154e)를 포함할 수 있다.
제2칩 선택 신호 생성기(154e)는 메모리 컨트롤러(110e)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
제3메모리 모듈(170e)은 PCB의 위(on)에 마운트된 제3광-전 변환기(171e), 제4광원(240), 및 복수의 메모리 패키지들(D0~D8)을 포함한다.
제3메모리 모듈(170e)에 제4광원(240)이 마운트된 것을 제외하면, 도 5의 제3메모리 모듈(170d)의 구조와 작동은 도 6의 제3메모리 모듈(170e)의 구조와 작동과 실질적으로 동일하다.
제3광-전 변환기(171e)는 제3칩 선택 신호 생성기(174e)를 포함할 수 있다.
제3칩 선택 신호 생성기(174e)는 메모리 컨트롤러(110e)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
제1메모리 모듈(130e)에서 정상 작동하는 3개의 메모리 패키지들(D0, D1, 및 D2), 제2메모리 모듈(150e)에서 정상 작동하는 3개의 메모리 패키지들(D3, D4, 및, D5) 및 제3메모리 모듈(170e)에서 정상 작동하는 3개의 메모리 패키지들(D6, D7, 및 D8)은 하나의 랭크를 구성할 수 있다.
도 7을 참조하면, 메모리 시스템(100f)은 메모리 컨트롤러(110f)와 복수의 메모리 모듈들(130f, 150f, 및 170f)을 포함한다.
메모리 컨트롤러(110f)는 제1광원(210)을 포함하는 전-광 변환기(113f)를 포함한다.
상술한 바와 같이, 제1광원(210)을 포함하는 전-광 변환기(113f)는 하나의 패키지로 패키징될 수 있다. 즉, 제1광원(210)은 VCSEL를 포함하는 다이로 제작되고, 상기 다이는 전-광 변환기(113f)를 포함하는 다이에 플립-칩 방식으로 본딩될 수 있다.
전-광 변환기(113f)는 제1광원(210)으로부터 출력된 광신호를 이용하여 전-광 변환을 수행하고, 생성된 광신호를 대응되는 채널(CH1, CH2, 및/또는 CH3)을 통해 대응되는 메모리 모듈(130f, 150f, 및/또는 170f)로 전송할 수 있다.
제1메모리 모듈(130f)은 PCB의 위(on)에 마운트된 제1패키지(131f)와 복수의 메모리 패키지들(D0~D8)을 포함한다.
제1패키지(131f)는 제1광-전 변환기(O/E), 제2광원(220), 및 제1칩 선택 신호 생성기(134f)를 포함할 수 있다.
제1광-전 변환기(O/E)는 제2광원(220)으로부터 출력된 광신호를 이용하여 광-전 변환을 수행하고, 생성된 전기 신호를 복수의 메모리 패키지들(D0~D8)로 공급한다.
제1칩 선택 신호 생성기(134f)는 메모리 컨트롤러(110f)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
제1패키지(131f)를 제외하면, 도 5의 제1메모리 모듈(130d)의 구조와 작동은 도 7의 제1메모리 모듈(130f)의 구조와 작동과 실질적으로 동일하다.
제2메모리 모듈(150f)은 PCB의 위(on)에 마운트된 제2패키지(151f)와 복수의 메모리 패키지들(D0~D8)을 포함한다.
제2패키지(151f)는 제2광-전 변환기(O/E), 제3광원(230), 및 제2칩 선택 신호 생성기(154f)를 포함할 수 있다.
제2광-전 변환기(O/E)는 제3광원(230)으로부터 출력된 광신호를 이용하여 광-전 변환을 수행하고, 생성된 전기 신호를 복수의 메모리 패키지들(D0~D8)로 공급한다.
제2칩 선택 신호 생성기(154f)는 메모리 컨트롤러(110f)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
제2패키지(151f)를 제외하면, 도 5의 제2메모리 모듈(150d)의 구조와 작동은 도 7의 제2메모리 모듈(150f)의 구조와 작동과 실질적으로 동일하다.
제3메모리 모듈(170f)은 PCB의 위(on)에 마운트된 제3패키지(171f)와 복수의 메모리 패키지들(D0~D8)을 포함한다.
제3패키지(171f)는 제3광-전 변환기(O/E), 제4광원(240), 및 제3칩 선택 신호 생성기(174f)를 포함할 수 있다.
제3광-전 변환기(O/E)는 제4광원(240)으로부터 출력된 광신호를 이용하여 광-전 변환을 수행하고, 생성된 전기 신호를 복수의 메모리 패키지들(D0~D8)로 공급한다.
제3칩 선택 신호 생성기(174f)는 메모리 컨트롤러(110f)로부터 출력된 제어 신호에 응답하여 칩 선택 신호들(CS1, CS2, 및 CS3) 각각을 생성한다.
제3패키지(171f)를 제외하면, 도 5의 제3메모리 모듈(170d)의 구조와 작동은 도 7의 제3메모리 모듈(170f)의 구조와 작동과 실질적으로 동일하다.
도 8은 메모리 컨트롤러와 메모리 모듈들의 광 연결 관계를 설명하기 위한 개념도이다.
도 1부터 도 8을 참조하면, 메인 보드(main board) 또는 마더 보드(mother board; 120)는 메모리 컨트롤러(110a, 100b, 100c, 100d, 100e, 또는 100f, 집합적으로 100), 복수의 메모리 모듈들(130, 150, 및 170), 및 복수의 광원들(210, 220, 230, 및 240)을 포함한다.
도 8에는 복수의 광원들(210, 220, 230, 및 240) 각각이 마더 보드(120)에 마운트되는 실시 예가 도시되어 있다.
실시 예에 따라, 복수의 광원들(210, 220, 230, 및 240) 각각은 도 3 또는 도 6에 도시된 바와 같이 복수의 메모리 모듈들(130, 150, 및 170) 각각에 마운트될 수 있다.
다른 실시 예에 따라 복수의 광원들(210, 220, 230, 및 240) 각각은 도 4 또는 도 7에 도시된 바와 같이 대응되는 패키지에 내장(embedded) 될 수 있다.
도 9부터 도 10은 본 발명의 또 다른 실시 예에 따른 광 스플리터를 이용하는 메모리 시스템들의 블록도이다.
도 9를 참조하면, 메모리 시스템(100g)은 메모리 컨트롤러(110g), 복수의 메모리 모듈들(130g, 150g, 및 170g), 광원(200), 및 광 스플리터(300)를 포함한다.
도 2의 메모리 컨트롤러(110a)의 구조와 작동은 도 9의 메모리 컨트롤러 (110g)의 구조와 작동과 실질적으로 동일하다.
도 2의 각 메모리 모듈(130a, 150a, 및 170a)의 구조와 작동은 도 9의 각 메모리 모듈(130g, 150g, 및 170g)의 구조와 작동과 실질적으로 동일하다.
도 2에서 각 광원(210, 220, 230, 및 240)은 서로 독립적으로 작동하나, 도 8에서 하나의 광원(200)으로부터 출력된 광신호는 광 스플리터(300)에 의해 복수의 광신호들(L1, L2, L3, 및 L4)로 분할되고, 분할된 복수의 광신호들(L1, L2, L3, 및 L4) 각각은 각 구성 요소(110g, 130g, 150g, 및 170g)로 공급된다.
도 10을 참조하면, 메모리 시스템(100h)은 메모리 컨트롤러(110h), 복수의 메모리 모듈들(130h, 150h, 및 170h), 광원(200), 및 광 스플리터(300)를 포함한다.
도 5의 메모리 컨트롤러(110d)의 구조와 작동은 도 10의 메모리 컨트롤러 (110h)의 구조와 작동과 실질적으로 동일하다.
도 5의 각 메모리 모듈(130d, 150d, 및 170d)의 구조와 작동은 도 10의 각 메모리 모듈(130h, 150h, 및 170h)의 구조와 작동과 실질적으로 동일하다.
또한, 도 5의 각 구성 요소(131d, 151d, 및 171d)의 구조와 작동은 도 10의 각 구성 요소(131h, 151h, 및 171h)의 구조와 작동과 실질적으로 동일하다.
도 5의 각 구성 요소(134d, 154d, 및 174d)의 구조와 작동은 도 10의 각 구성 요소(134, 154, 및 174)의 구조와 작동과 실질적으로 동일하다.
도 5에서 각 광원(210, 220, 230, 및 240)은 서로 독립적으로 작동하나, 도 10에서 하나의 광원(200)으로부터 출력된 광신호는 광 스플리터(300)에 의해 복수의 광신호들(L1, L2, L3, 및 L4)로 분할되고, 분할된 복수의 광신호들(L1, L2, L3, 및 L4) 각각은 각 구성 요소(110h, 130h, 150h, 및 170h)로 공급된다.
도 11과 도 12는 본 발명의 또 다른 실시 예에 따른 파장 다중 분할 디멀티플렉서를 이용하는 메모리 시스템들의 블록도이다.
도 11을 참조하면, 메모리 시스템(100i)은 메모리 컨트롤러(110i), 복수의 메모리 모듈들(130i, 150i, 및 170i), 광원(200), 및 파장 다중 분할(wavelength division multiplexing(WDM)) 디멀티플렉서(400)를 포함한다.
WDM 디멀티플렉서(400)는 광원(200)에서 생성된 광신호(L)를 수신하고, 수신된 광신호(L)를 파장에 따라 분할하고, 각각이 서로 다른 파장을 가진 복수의 광신호들(L1, L2, L3, 및 L4)을 생성하고, 생성된 복수의 광신호들(L1, L2, L3, 및 L4) 각각을 각 구성 요소(110i, 130i, 150i, 및 170i)로 공급된다.
도 12를 참조하면, 메모리 시스템(100j)은 메모리 컨트롤러(110j), 복수의 메모리 모듈들(130j, 150j, 및 170j), 광원(200), 및 파장 다중 분할(wavelength division multiplexing(WDM)) 디멀티플렉서(400)를 포함한다.
도 10의 메모리 컨트롤러(110h)의 구조와 작동은 도 12의 메모리 컨트롤러 (110i)의 구조와 작동과 실질적으로 동일하다.
도 10의 각 메모리 모듈(130h, 150h, 및 170h)의 구조와 작동은 도 12의 각 메모리 모듈(130j, 150j, 및 170j)의 구조와 작동과 실질적으로 동일하다.
또한, 도 10의 각 구성 요소(131h, 151h, 및 171h)의 구조와 작동은 도 12의 각 구성 요소(131j, 151j, 및 171j)의 구조와 작동과 실질적으로 동일하다.
도 13은 5개의 메모리 모듈들을 포함하는 메모리 시스템의 블록도이다.
도 13을 참조하면, 메모리 시스템(100k)은 메모리 컨트롤러(110k), 복수의 메모리 모듈들(500-1, 500-2, ..., 500-5), 및 복수의 광원들(210, 220, 230, ..., 260)을 포함한다.
도 1과 도 13을 참조하면, 도 1의 메모리 컨트롤러(110)의 구조와 작동은 도 13의 메모리 컨트롤러(110k)의 구조와 작동과 실질적으로 동일하다.
스위치 신호 생성기(111)는 각 메모리 모듈(500-1, 500-2, ..., 500-5)에 마운트된 각 선택 회로(131, 151, ..., 193)의 작동을 제어하기 위한 각 선택 신호를 생성한다.
전-광 변환기(113)는 제1광원(210)으로부터 출력된 광신호(L1)를 이용하여 전광 변환을 수행하고, 생성된 광신호를 각 채널(CH1~CH5)을 통하여 각 메모리 모듈(500-1, 500-2, ..., 500-5)로 전송한다.
각 광-전 변환기(131, 151, ..., 191)는 각 채널(CH1~CH5)을 통해 수신된 각 광신호를 각 광원(220, 230, ..., 260)으로부터 출력된 각 광신호(L2, L3, ..., L6)를 이용하여 전기 신호로 변환한다.
각 선택 회로(133, 153, ..., 193)는 각 선택 신호에 응답하여 각 광-전 변환기(131, 151, ..., 191)로부터 출력된 전기 신호를 대응되는 적어도 하나의 메모리 패키지로 전송한다.
예컨대, 첫 번째 메모리 모듈로부터 4번째 메모리 모듈까지 2개씩의 메모리 패키지가 선택될 수 있으나, 5번째 메모리 모듈(500-5)에서는 하나의 메모리 패키지(199)가 선택될 수 있다.
100, 100a~100k; 메모리 시스템
110, 110a~110k ; 메모리 컨트롤러
111; 신호생성기
113; 전-광 변환기(E/O)
131, 151, 171; 광-전 변환기(O/E)
130, 130a~130k; 제1메모리 모듈
150, 150a~150k; 제2메모리 모듈
170, 170a~170k; 제3메모리 모듈
132, 152, 172; 스위치
134, 154, 174; 칩 신호 생성기
210, 220, 230, 240; 광원
300; 광 스플리터
400; WDM 디멀티플렉서

Claims (10)

  1. 인쇄 회로 기판(printed circuit board(PCB));
    상기 PCB의 위(on)에 마운트된 메모리 패키지들;
    상기 PCB의 위(on)에 마운트된 광-전 변환기; 및
    상기 PCB의 위(on)에 마운트되고, 상기 광-전 변환기로부터 출력된 전기 신호들을 상기 메모리 패키지들 중 일부의 메모리 패키지들이 처리할 수 있도록 상기 일부의 메모리 패키지들을 선택하는 선택회로를 포함하는 메모리 모듈.
  2. 제1항에 있어서,
    상기 선택 회로는 메모리 컨트롤러로부터 출력된 스위치 신호에 응답하여 상기 전기 신호들을 상기 일부의 메모리 패키지들로 전송하는 스위치 회로인 메모리 모듈.
  3. 제1항에 있어서,
    상기 선택 회로는 메모리 컨트롤러로부터 출력된 제어 신호에 응답하여 상기 일부의 메모리 패키지들만을 인에이블시키는 메모리 모듈.
  4. 제1항에 있어서,
    상기 PCB의 위(on)에 마운트된 광원을 더 포함하고,
    상기 광-전 변환기는 상기 광원으로부터 출력된 광 신호에 응답하여 입력 광 신호들을 상기 전기 신호들로 변환하는 메모리 모듈.
  5. 제4항에 있어서,
    상기 광-전 변환기와 상기 광원은 하나의 패키지에 패키징되는 메모리 모듈.
  6. 제5항에 있어서,
    상기 광원을 포함하는 칩은 상기 광-전 변환기를 포함하는 칩에 플립-칩 본딩 방식으로 본딩되는 메모리 모듈.
  7. 제1항에 있어서, 상기 광-전 변환기는
    시리얼라이즈된 입력 광 신호를 디시리얼라이즈하여 상기 전기 신호들을 생성하는 메모리 모듈.
  8. 복수의 메모리 모듈들; 및
    상기 복수의 메모리 모듈들 각각을 제어하는 메모리 컨트롤러를 포함하며,
    상기 복수의 메모리 모듈들 각각은,
    인쇄 회로 기판(printed circuit board(PCB));
    상기 PCB의 위(on)에 마운트된 메모리 패키지들;
    상기 PCB의 위(on)에 마운트된 광-전 변환기; 및
    상기 PCB의 위(on)에 마운트되고, 상기 광-전 변환기로부터 출력된 전기 신호들을 상기 메모리 패키지들 중 일부의 메모리 패키지들이 처리할 수 있도록 상기 일부의 메모리 패키지들을 선택하는 선택회로를 포함하는 메모리 시스템.
  9. 제8항에 있어서, 상기 메모리 시스템은
    각각이 상기 복수의 메모리 모듈들 각각에 할당된 광원들을 더 포함하고,
    상기 복수의 메모리 모듈들 각각의 상기 광-전 변환기는 상기 광원들 각각으로부터 출력된 광 신호에 응답하여 입력 광 신호들을 상기 전기 신호들로 변환하는 메모리 시스템.
  10. 제9항에 있어서,
    상기 광원들 각각은 상기 복수의 메모리 모듈들 각각의 위에 마운트되는 메모리 시스템.






KR1020130064274A 2013-06-04 2013-06-04 메모리 모듈과 이를 포함하는 메모리 시스템 KR20140142607A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130064274A KR20140142607A (ko) 2013-06-04 2013-06-04 메모리 모듈과 이를 포함하는 메모리 시스템
US14/284,787 US20140355327A1 (en) 2013-06-04 2014-05-22 Memory module and memory system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064274A KR20140142607A (ko) 2013-06-04 2013-06-04 메모리 모듈과 이를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20140142607A true KR20140142607A (ko) 2014-12-12

Family

ID=51984932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064274A KR20140142607A (ko) 2013-06-04 2013-06-04 메모리 모듈과 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US20140355327A1 (ko)
KR (1) KR20140142607A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US10193377B2 (en) 2013-10-30 2019-01-29 Samsung Electronics Co., Ltd. Semiconductor energy harvest and storage system for charging an energy storage device and powering a controller and multi-sensor memory module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6961259B2 (en) * 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US7289386B2 (en) * 2004-03-05 2007-10-30 Netlist, Inc. Memory module decoder
US20060168407A1 (en) * 2005-01-26 2006-07-27 Micron Technology, Inc. Memory hub system and method having large virtual page size
JP4561782B2 (ja) * 2007-06-21 2010-10-13 ソニー株式会社 半導体メモリ装置、半導体メモリ装置の動作方法
US7925168B2 (en) * 2007-10-16 2011-04-12 Hewlett-Packard Development Company, L.P. Optical interconnect system providing communication between computer system components
US8032033B2 (en) * 2007-10-23 2011-10-04 Hewlett-Packard Development Company, L.P. Synchronous optical bus providing communication between computer system components
KR101990856B1 (ko) * 2012-05-21 2019-06-19 삼성전자주식회사 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템

Also Published As

Publication number Publication date
US20140355327A1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
JP5559492B2 (ja) 中央処理装置とメモリモジュールとの間に光コネクションを有する半導体装置
JP4065426B2 (ja) 高速メモリーシステムにおける光相互接続
KR101990856B1 (ko) 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
TWI502689B (zh) 光子材料中介層的方法及系統
US7095620B2 (en) Optically connectable circuit board with optical component(s) mounted thereon
US9551838B2 (en) Optical bridge
CN113759477A (zh) 多信道光引擎的封装型小芯片及共同封装型光电模块
CN115769118A (zh) 通过单片封装内光学i/o使能的远程存储器架构
US20150365740A1 (en) Transmission apparatus and transmission method
US20210250098A1 (en) Light source backup method, apparatus, and system
US20100080567A1 (en) Parallel optical transceiver module having a balanced laser driver arrangement
CN110365411B (zh) 一种光模块
US20170123173A1 (en) Optical Integrated Circuit Package
US20240313862A1 (en) Bit-wise inverse multiplexing for optical channels utilizing microleds
KR20140142607A (ko) 메모리 모듈과 이를 포함하는 메모리 시스템
CN113917631A (zh) 共封装集成光电模块及共封装光电交换芯片结构
US20130129340A1 (en) Dual optical electrical conversion module
CN212543788U (zh) 一种光模块
US20140270785A1 (en) Electro-photonic memory system
Byun et al. FPGA-based DDR3 DRAM interface using bulk-Si optical interconnects
US10230473B2 (en) Optical transmitters including photonic integrated circuit
KR20070060175A (ko) 반도체 집적 회로
KR100730989B1 (ko) 반도체 칩 사이의 광연결을 위한 소켓식 전광/광전 변환기
US20220173825A1 (en) Optical network on chip for processor communication
TW201327190A (zh) 一種電腦資料傳輸系統及其電腦主板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid