KR20140134743A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20140134743A
KR20140134743A KR1020130049284A KR20130049284A KR20140134743A KR 20140134743 A KR20140134743 A KR 20140134743A KR 1020130049284 A KR1020130049284 A KR 1020130049284A KR 20130049284 A KR20130049284 A KR 20130049284A KR 20140134743 A KR20140134743 A KR 20140134743A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
light emitting
layer
conductivity type
Prior art date
Application number
KR1020130049284A
Other languages
English (en)
Other versions
KR102042444B1 (ko
Inventor
정성이
최미경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130049284A priority Critical patent/KR102042444B1/ko
Publication of KR20140134743A publication Critical patent/KR20140134743A/ko
Application granted granted Critical
Publication of KR102042444B1 publication Critical patent/KR102042444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자에 관한 것이다. 실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되며, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 소정거리로 이격되어 배치되는 복수의 패턴 및 상기 복수의 패턴 및 제2 도전형 반도체층 상에 배치되고, 상기 복수의 패턴을 기준으로 형성되는 V-형상의 결함구조를 가지는 제3 도전형 반도체층을 포함할 수 있다.

Description

발광소자{Light emitting device}
실시예는 발광소자에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 광의 형태로 변환시키는 소자로, 가정용 가전제품, 리모컨, 전광판, 표시기, 각종 자동화 기기 등에 사용되고 있으며, 점차 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높아지는 바, LED의 발광휘도를 증가시키기 위해서는 발광효율을 증가시키는 것이 필요하다.
이러한 발광소자를 형성하는 복수의 반도체층 사이에는 격자 상수 및 열팽창계수의 차이가 커서 많은 수의 결함이 발생하며, 이에 의해 발광효율이 저하된다는 문제점이 있다.
이에 대해, 한국공개특허 10-2012-0111364에서는 기판과 제1 도전형 반도체층 사이에 전위차단층이 배치된 발광소자를 개시하고 있다.
그러나, p형 반도체층이 서로 다른 물질을 포함하는 복수의 층으로 형성되는경우, 상기 복수의 층 사이에는 격자 부정합으로 인한 전위 발생이 증가하여, p형 반도체층의 전기적 특성과 발광소자의 전체적인 특성을 저하시키는 문제가 있다.
복수의 패턴을 포함하는 p형 반도체층을 형성하여, 하부에서 올라오는 전위를 차단할 수 있으며, 전위 생성을 최소화할 수 있는 발광소자를 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 활성층, 상기 활성층 상에 배치되며, 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 소정거리로 이격되어 배치되는 복수의 패턴 및 상기 복수의 패턴 및 제2 도전형 반도체층 상에 배치되고, 상기 복수의 패턴을 기준으로 형성되는 V-형상의 결함구조를 가지는 제3 도전형 반도체층을 포함할 수 있다.
실시예에 따른 발광소자는 다른 물질로 형성되는 p형 반도체층 사이에 복수의 패턴을 형성함으로써, 하부에서 올라오는 전위를 차단할 수 있고, 새로 발생되는 전위 생성을 최소화할 수 있으며, 이에 따라, 발광소자의 발광효율을 증가시킬 수 있다.
도 1은 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.
도 2는 도 1의 A부분을 확대한 도이다.
도 3은 실시예에 따른 수직형 발광소자의 단면을 나타내는 단면도이다.
도 4 내지 도 8은 실시예에 따른 발광소자의 제조공정을 나타내는 도이다.
도 9는 실시예에 따른 발광소자를 포함하는 발광소자 패키지의 단면도이다.
도 10a는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도이며, 도 10b는 도 10a의 조명장치의 C-C´도시한 단면도이다.
도 11 및 도 12는 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
또한, 실시예에서 발광소자의 구조를 설명하는 과정에서 언급하는 각도와 방향은 도면에 기재된 것을 기준으로 한다. 명세서에서 발광소자를 이루는 구조에 대한 설명에서, 각도에 대한 기준점과 위치관계를 명확히 언급하지 않은 경우, 관련 도면을 참조하도록 한다.
도 1은 실시예에 따른 수평형 발광소자의 단면을 나타내는 단면도이다.
도 1을 참조하면, 실시예에 따른 발광소자(100)는 성장기판(110), 버퍼층(120), 제1 도전형 반도체층(131), 활성층(132), 제2 도전형 반도체층(141), 복수의 패턴(145), 제3 도전형 반도체층(142), 제1 전극(160) 및 제2 전극(150)을 포함할 수 있다.
성장기판(110)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다. 이러한 성장기판(110)은 습식세척을 하여 표면의 불순물을 제거할 수 있고, 성장기판(110)은 광추출효율을 향상시키기 위해 표면이 패터닝(Patterned SubStrate, PSS)될 수 있으나, 이에 한정하지는 않는다.
성장기판(110) 상에는 성장기판(110)과 제1 도전형 반도체층(131)간의 격자 부정합을 완화하고 도전형 반도체층들이 용이하게 성장될 수 있도록 버퍼층(120)을 형성할 수 있다.
버퍼층(120)은 AlN, GaN를 포함하여 AlInN/GaN 적층 구조, InGaN/GaN 적층 구조, AlInGaN/InGaN/GaN의 적층 구조 등의 구조로 형성될 수 있다.
발광구조물(130)은 성장기판(110) 상에 위치하며, 제1 도전형 반도체층(131), 활성층(132), 제2 도전형 반도체층(141), AlInN층(142) 및 제3 도전형 반도체층(143)을 포함할 수 있고, 제1 도전형 반도체층(131)과 제2 도전형 반도체층(141) 사이에 활성층(132)이 개재된 구성으로 이루어질 수 있다.
제1 도전형 반도체층(131)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다. 또한 N를 대신하여 다른 5족 원소를 이용하여 형성될 수 있다. 예를 들어, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP 및 InP 중 어느 하나 이상으로 형성될 수 있다. 또한, 제1 도전형 반도체층(131)이 일 예로, n형 반도체층인 경우는, n형 불순물로서, Si, Ge, Sn, Se, Te 등을 포함할 수 있다. 이하, 제1 도전형 반도체층은 n형 반도체층인 것을 예로 들어 설명하기로 한다.
제1 도전형 반도체층(131)상에는 활성층(132)이 형성될 수 있다. 활성층(132)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(132)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다.
따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
활성층(132)상에는 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 형성될 수 있다. 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)은 p형 반도체층으로 구현되어, 활성층(132)에 정공을 주입할 수 있다. 예를 들어 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 불순물로 도핑될 수 있다. 예를 들면, 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)은 AlxGa(1-x)N(0<x<1)층이고, 제3 도전형 반도체층(143)의 알루미늄(Al) 함량이 상기 제2 도전형 반도체층의 알루미늄(Al) 함량보다 높을 수 있다. 다른 예를 들면, 제2 도전형 반도체층(141)은 AlxGa(1-x)N(0≤x≤1)층이고, 제3 도전형 반도체층(143)은 AlxGa(1-x)N(0≤x≤1)층일 수 있다.
이하, 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)이 모두 p형 불순물이 도핑된 AlGaN층이거나, 제2 도전형 반도체층(141)은 p형 불순물이 도핑된 AlGaN층이고, 제3 도전형 반도체층(142)은 p형 불순물이 도핑된 GaN층인 것을 예로 들어 설명한다.
이때, 제2 도전형 반도체층(141)의 알루미늄(Al) 함량은 제3 도전형 반도체층의 알루미늄(Al) 함량보다 많을 수 있다. 예를 들어, 제2 도전형 반도체층(141)에서 알루미늄(Al) 조성비는 0.3 내지 0.9일 수 있으며, 제3 도전형 반도체층(142)에서 알루미늄(Al) 조성비는 0.1 이하일 수 있다.
한편, 제2 도전형 반도체층(141)상에 소정거리로 이격된 복수의 패턴(145)이 형성될 수 있다. 이때, 패턴(145)의 재료로는 SiO2 및 SiNx 중 적어도 어느 하나를 포함할 수 있다. 예를 들면, 패턴(145)은 Si, O2, N 중 적어도 어느 하나를 포함할 수 있다.
복수의 패턴(145)이 형성되면, 제2 도전형 반도체층(141) 및 복수의 패턴(145) 상에는 제3 도전형 반도체층(142)이 형성될 수 있다.
제3 도전형 반도체층(142)은 복수의 층으로 형성될 수 있으며, 각 층의 알루미늄(Al) 함량이 서로 다를 수 있고, 성장방향을 따라, 알루미늄(Al) 함량이 감소할 수 있다.
도 2를 참조하면, 복수의 패턴(145)을 형성한 후, 제3 도전형 반도체층(142)을 성장시키면, 제3 도전형 반도체층(142)은 (1,1,-2,2) 면에서 (1,1,-2,0)면으로 성장되며, 최종적으로 (0,0,0,2)면으로 합쳐질 수 있다. 이에 따라, 제3 도전형 반도체층(142)의 상면은 평평한 면으로 형성될 수 있다.
한편, 제3 도전형 반도체층(142)은 상술한 바와 같이, 성장하는 과정에서, 평평한 면과 경사면을 가지는 V-형상의 결함구조를 가지게 되며, 상기 V-형상의 결함구조의 경사면은 제3 도전형 반도체층(142)의 성장방향에 따라 완만해질 수 있다.
또한, 결함구조의 경사면은 패턴(145)과 적어도 일부가 수직적으로 중첩되는 위치에 형성될 수있으며, 결함구조를 따라 전위가 생성될 수 있다.
상술한 바와 같이, 패턴(145)에 의해 제3 도전형 반도체층(142)의 성장방향을 변화시켜, 하부에서 올라오는 전위를 차단할 수 있으며, 일정한 V-형상의 결함구조에 의하여, 제3 도전형 반도체층(145)에서의 전위 생성을 최소화할 수 있다.
도 2를 참조하면, 패턴(145)의 폭(w1)은 1um 내지 100um일 수 있다. 패턴(145)의 폭(w1)이 1um보다 작으면, 하부에서 올라오는 전위를 효과적으로 차단할 수 없다.
반면에, 패턴(145)의 폭(w1)이 100um보다 크면, 패턴(145)이 배치되는 영역이 증가하게 됨에 따라 패턴(145) 사이의 제3 도전형 반도체층(142)이 성장되는 영역이 감소하게 되어, 제3 도전형 반도체층(142)을 효율적으로 성장시킬 수 없으며, 제3 도전형 반도체층(142)의 품질이 저하될 수 있다.
따라서, 패턴(145)의 폭(w1)은 1um 내지 100um일 수 있다.
또한, 패턴(145)의 높이(h1)는 1um 내지 100um일 수 있다. 패턴(145)의 높이(h1)가 1um보다 작으면, 하부에서 올라오는 전위를 효과적으로 차단할 수 없다.
반면에, 패턴(145)의 높이(h1)가 100um보다 크면, 제3 도전형 반도체층(142)에 형성되는 V-형상의 결함구조가 심화되어, 전위발생이 증가할 수 있다.
따라서, 패턴(145)의 높이(h1)은 1um 내지 100um일 수 있다.
한편, 상술한 제1 도전형 반도체층(131), 활성층(132), 제2 도전형 반도체층(141) 및 제3 도전형 반도체층(142)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
다시 도 1을 참조하면, 제1 도전형 반도체층(131) 상에는 제1 전극(160)이 형성될 수 있고, 제3 도전형 반도체층(142) 상에는 제2 전극(150)이 형성될 수 있다.
이때, 제3 도전형 반도체층(142)부터 제1 도전형 반도체층(131)의 일부분까지 메사 식각함으로써, 제1 전극(160)을 형성할 수 있는 공간을 확보할 수 있다. 제1 도전형 반도체층(131) 표면의 식각되어 노출된 영역에 제1 전극(160)을 형성할 수 있다.
또한, 제1 전극(160) 및 제2 전극(150)은 전도성 물질로 형성될 수 있으며, 예를 들어 인듐(In), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 금(Au), 팔라듐(Pd), 백금(Pt), 루테늄(Ru), 레늄(Re), 마그네슘(Mg), 아연(Zn), 하프늄(Hf), 탄탈(Ta), 로듐(Rh), 이리듐(Ir), 텅스텐(W), 티타늄(Ti), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 니오브(Nb), 알루미늄(Al), 니켈(Ni) 및 구리(Cu) 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.
도 3은 실시예에 따른 수직형 발광소자의 단면을 나타내는 단면도이다.
도 3을 참조하면, 실시예에 따른 수직형 발광소자(200)는 지지기판(210), 제1 도전형 반도체층(231), 활성층(232), 및 제2 도전형 반도체층(241), 복수의 패턴(245) 및 제3 도전형 반도체층(242)을 포함하는 발광구조물(230), 제2 전극층(260), 전도층(270) 및 제1 전극(250)을 포함할 수 있다. 도 1의 실시예와 비교하면, 지지기판(210), 전도층(270), 제2 전극층(240)을 더 포함한다는 차이가 있다. 이하 동일한 구성요소에 대한 설명은 생략한다.
지지기판(210)은 전도성 물질로 형성 될 수 있으며, 예를 들어, 금(Au), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 구리(Cu), 알루미늄(Al), 탄탈(Ta), 은(Ag), 백금(Pt), 크롬(Cr), Si, Ge, GaAs, ZnO, GaN, Ga2O3 또는 SiC, SiGe, CuW 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 서로 다른 둘 이상의 물질을 적층하여 형성할 수 있다.
이와 같은 지지기판(210)은 발광소자(200)에서 발생하는 열의 방출을 용이하게 하여 발광소자(200)의 열적 안정성을 향상시킬 수 있다.
지지기판(210) 상으로는 지지기판(210)과 전도층(270)의 결합을 위하여 결합층(미도시)을 형성할 수 있다. 결합층(미도시)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.
전도층(270)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W), 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다.
전도층(270)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, 전도층(270)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 전도층(270)은 복수의 레이어로 형성될 수도 있다.
전도층(270)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다.
또한, 전도층(270)은 지지기판(210) 또는 결합층(미도시)을 구성하는 금속 물질이 발광 구조물(230)으로 확산되는 것을 방지하는 효과가 있다.
다시 도 3을 참조하면, 제2 전극층(260)은 금속과 투광성 전도층을 선택적으로 사용할 수 있으며, 발광구조물(230)에 전원을 제공한다. 제2 전극층(260)은 전도성 재질을 포함하여 형성될 수 있다. 예를 들면, 니켈(Ni), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 탄탈(Ta), 몰리브덴(Mo), 티탄(Ti), 은(Ag), 텅스텐(W), 구리(Cu), 크롬(Cr), 팔라듐(Pd), 바나듐(V), 코발트(Co), 니오브(Nb), 지르코늄(Zr), 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide), 인듐 아연 산화물(IZO, Indium Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) ), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나로 형성될 수 있다. 다만 이에 한정되는 것은 아니다.
또한, 제2 전극층(260)은 오믹 특성을 갖는 반사 전극 재료로 단층 또는 다층으로 형성될 수 있다.
제2 전극층(260)은 오믹층(261)/반사층(262)/본딩층(미도시)의 구조이거나, 오믹층(261)/반사층(262)의 적층 구조이거나, 반사층(오믹 포함)(262)/본딩층(미도시)의 구조일 수 있으나, 이에 대해 한정하지는 않는다.
오믹층(261)은 발광 구조물(예컨대, 제2 도전형 반도체층(233))의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 상기 오믹층(261)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(261)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다. 반사층(262)은 발광구조물(230)의 활성층(232)에서 발생된 광 중 일부가 지지기판(210) 방향으로 향하는 경우, 발광소자(200)의 상부 방향으로 향하도록 광을 반사시켜 발광소자(200)의 광 추출 효율을 향상시킬 수 있다.
반사층(262)은 알루미늄(Al), 은(Ag), 니켈(Ni), 백금(Pt), 로듐(Rh), 혹은 Al이나 Ag이나 Pt나 Rh를 포함하는 합금을 포함하는 금속층으로 이루어지거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(262)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(262)을 발광 구조물(예컨대, 제2 도전형 반도체층(233))과 오믹 접촉하는 물질로 형성할 경우, 오믹층(261)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
반사층(262)과 오믹층(261)은 폭 및 길이가 동일한 것으로 설명하지만, 폭 및 길이 중 적어도 하나가 상이할 수 있으며 이에 한정을 두지 않는다.
본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, 티탄(Ti), 금(Au), 주석(Sn), 니켈(Ni), 크롬(Cr), 갈륨(Ga), 인듐(In), 비스무트(Bi), 구리(Cu), 은(Ag) 또는 탄탈(Ta) 중 적어도 하나를 포함할 수 있다.
도 4 내지 도 8은 실시예에 따른 발광소자의 제조공정을 나타내는 도이다.
도 4를 참조하면, 먼저, 성장기판(110) 상에 순차적으로 버퍼층(120), 제 1도전형 반도체층(131), 활성층(132)이 형성된다.
성장기판(110)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다.
버퍼층(120)은 3족과 5족 원소가 결합된 형태이거나 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중에서 어느 하나로 이루어질 수 있으며, 도펀트가 도핑될 수도 있다.
이러한 성장기판(110) 또는 버퍼층(120) 위에는 언도프드 반도체(미도시)층이 형성될 수 있으며, 버퍼층(120)과 언도프드 도전형 반도체층(미도시) 중 어느 한 층 또는 두 층 모두 형성하거나 형성하지 않을 수도 있으며, 이러한 구조에 대해 한정되지는 않는다.
성장기판(110)상에 제1 도전형 반도체층(131), 활성층(132)을 순차적으로 형성할 수 있다.
제1 도전형 반도체층(131)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2) 및 실리콘(Si)과 같은 N형 불순물을 포함하는 실란 가스(SiH4)를 주입하여 형성할 수 있다.
활성층(132)은 트리메틸 갈륨 가스(TMGa) 및 트리메틸 인듐 가스(TMIn)를 주입하면서 질소 분위기에서 성장시킬 수 있으며, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
도 5를 참조하면, 활성층(132)상에 제2 도전형 반도체층(141)을 성장시키고, 제2 도전형 반도체층(141) 상에 복수의 패턴(145)을 형성하고, 다시 제3 도전형 반도체층(142)을 성장시킬 수 있다.
제2 도전형 반도체층(141) 및 제3 도전형 반도체층(143)은 챔버에 960? 이상의 고온에서 수소를 캐리어 가스로 하여 트리메틸 갈륨 가스(TMGa), 트리메틸 알루미늄 가스(TMAl), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2} 등을 주입하여 성장시킬 수 있으나, 이에 한정하는 것은 아니다.
한편, 패턴(145)은, PECVD에 의하여, SiO2나 SiNx를 소정의 두께로 증착한 후, 포토리소그래피(photolithography) 공정을 이용하여, 형성할 수 있다. 패턴의 개수, 형상 및 배치는 다양하게 변형이 가능하다.
이후, 수평형 발광소자와 수직형 발광소자의 제조공정이 달라진다.
도 6은 도 5에 나타낸 공정이후에 수평형 발광소자의 제조공정을 나타내는 도이다.
도 6을 참조하면, 제3 도전형 반도체층(143)에서 제1 도전형 반도체층(131)의 일부분까지 RIE(Reactive Ion Etching)방식으로 메사(Mesa) 식각한다. 예를 들어, 사파이어 기판과 같이 절연성 기판을 사용하는 경우 기판 하부에 전극을 형성할 수 없기 때문에, 제3 도전형 반도체층(142)부터 제1 도전형 반도체층(131)의 일부분까지 메사식각함으로써, 전극을 형성할 수 있는 공간을 확보할 수 있다. 따라서, 제1 도전형 반도체층(131) 표면의 식각되어 노출된 영역에 제1 전극(160)을 형성할 수 있다.
제3 도전형 반도체층(142) 상에 제2 전극(150)을 형성할 수 있다.
도 7 및 도 8은 도 5에 나타낸 공정이후에 수직형 발광소자의 제조공정을 나타내는 도이다.
도 7을 참조하면, 제3 도전형 반도체층(142)상에는 제2 전극층(260)이 형성될 수 있으며, 전도층(270)이 배치된 지지기판(210)이 본딩 접착될 수 있다. 이때 제1 도전형 반도체층(131) 상에 배치된 성장기판(110)을 분리시킬 수 있다.
이때, 성장기판(210)은 물리적 또는/및 화학적 방법으로 제거할 수 있으며, 물리적 방법은 일 예로 LLO(laser lift off) 방식으로 제거할 수 있다.
한편, 성장기판(110)의 제거 후 버퍼층(120)을 제거해 줄 수 있다. 이 때 버퍼층(120)은 건식 또는 습식 식각 방법, 또는 연마 공정을 통해 제거할 수 있다.
또한, 도시하지는 않았으나, 발광 구조물(230)의 외곽부 영역에 대해 에칭을 수행하여 경사를 가지게 할 수 있으며, 발광구조물(230)의 외주면 일부 또는 전체 영역에 패시베이션(미도시)이 형성될 수 있고, 패시베이션(미도시)은 절연성 재질로 형성될 수 있다
제1 도전형 반도체층(231)의 표면에는 제1 전극(260)을 형성할 수 있다.
도 4 내지 도 8에 나타낸 공정 순서에서 적어도 하나의 공정은 순서가 바뀔 수 있으며 이에 한정을 두지 않는다.
도 9는 실시예에 따른 발광소자를 포함하는 발광소자패키지의 단면을 도시한 단면도이다.
도 9를 참조하면, 실시예에 따른 발광소자패키지(300)는 캐비티가 형성된 몸체(310), 몸체(310)의 캐비티에 실장된 광원부(320) 및 캐비티에 충진되는 봉지재(350)를 포함할 수 있다.
몸체(310)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board), 세라믹 중 적어도 하나로 형성될 수 있다. 몸체(310)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
광원부(320)는 몸체(310)의 바닥면에 실장되며, 일 예로 광원부(320)는 도 1 내지 도 3에서 도시하고 설명한 발광소자 중 어느 하나일 수 있다. 발광소자는 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 유색 발광 소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광 소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광 소자는 한 개 이상 실장될 수 있다.
몸체(310)는 제1 전극(330) 및 제2 전극(340)을 포함할 수 있다. 제1 전극(330) 및 제2 전극(340)은 광원부(320)와 전기적으로 연결되어 광원부(320)에 전원을 공급할 수 있다.
또한, 제1 전극(330) 및 제2 전극(340)은 서로 전기적으로 분리되며, 광원부(320)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있고, 또한 광원부(320)에서 발생된 열을 외부로 배출시킬 수 있다.
도 9에는 제1 전극(330)과 제2 전극(340) 모두가 와이어(360)에 의해 광원부(320)와 본딩된 것을 도시하나, 이에 한정하지 않으며, 특히 수직형 발광소자의 경우는 제1 전극(330) 및 제2 전극(340) 중 어느 하나가 와이어(360)에 의해 광원부(320)와 본딩될 수 있으며, 플립칩 방식에 의해 와이어(360) 없이 광원부(320)와 전기적으로 연결될 수도 있다.
이러한 제1 전극(330) 및 제2 전극(340)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 전극(330) 및 제2 전극(340)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
봉지재(350)는 캐비티에 충진될 수 있으며, 형광체(미도시)를 포함할 수 있다. 봉지재(350)는 투명한 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 종류가 선택되어 발광소자패키지(300)가 백색광을 구현하도록 할 수 있다.
봉지재(350)에 포함되어 있는 형광체(미도시)는 광원부(320)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체(미도시)는 광원부(320)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 광원부(320)가 청색 발광 다이오드이고 형광체(미도시)가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자패키지(300)는 백색 빛을 제공할 수 있다.
도 10a는 실시예에 따른 발광소자 모듈을 포함하는 조명장치를 도시한 사시도이며, 도 10b는 도 10a의 조명장치의 C-C´단면을 도시한 단면도이다.
즉, 도 10b는 도 10a의 조명장치(400)를 길이방향(Z)과 높이방향(X)의 면으로 자르고, 수평방향(Y)으로 바라본 단면도이다.
도 10a 및 도 10b를 참조하면, 조명장치(400)는 몸체(410), 몸체(410)와 체결되는 커버(430) 및 몸체(410)의 양단에 위치하는 마감캡(450)을 포함할 수 있다.
몸체(410)의 하부면에는 발광소자 모듈(440)이 체결되며, 몸체(410)는 발광소자 패키지(444)에서 발생한 열이 몸체(410)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있고, 이에 한정하지 아니한다.
특히, 발광소자 모듈(440)는 발광소자 패키지(444)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 조명장치(400)의 구현이 가능해진다.
발광소자 패키지(444)는 기판(442) 상에 다색, 다열로 실장되어 모듈을 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 기판(442)으로 MCPCB(Metal Core PCB) 또는 FR4 재질의 PCB 를 사용할 수 있다.
커버(430)는 몸체(410)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(430)는 내부의 발광소자 모듈(440)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(430)는 발광소자 패키지(444)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(430)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(444)에서 발생하는 광은 커버(430)를 통해 외부로 방출되므로, 커버(430)는 광투과율이 우수하여야 하며, 발광소자 패키지(444)에서 발생하는 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는 바, 커버(430)는 폴리에틸렌 테레프탈레이트(Polyethylen?Terephthalate;?PET), 폴리카보네이트(Polycarbonate;?PC), 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(450)은 몸체(410)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(450)에는 전원 핀(452)이 형성되어 있어, 실시예에 따른 조명장치(400)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 11 및 도 12는 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다.
도 11은 에지-라이트 방식으로, 액정 표시 장치(500)는 액정표시패널(510)과 액정표시패널(510)로 빛을 제공하기 위한 백라이트 유닛(570)을 포함할 수 있다.
액정표시패널(510)은 백라이트 유닛(570)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(510)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(512) 및 박막 트랜지스터 기판(514)을 포함할 수 있다.
컬러 필터 기판(512)은 액정표시패널(510)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(514)은 구동 필름(517)을 통해 다수의 회로부품이 실장되는 인쇄회로기판(518)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(514)은 인쇄회로기판(518)으로부터 제공되는 구동 신호에 응답하여 인쇄회로기판(518)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(514)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(570)은 빛을 출력하는 발광소자 모듈(520), 발광소자 모듈(520)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(510)로 제공하는 도광판(530), 도광판(530)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(550, 566, 564) 및 도광판(530)의 후방으로 방출되는 빛을 도광판(530)으로 반사시키는 반사 시트(540)로 구성된다.
발광소자 모듈(520)은 복수의 발광소자 패키지(524)와 복수의 발광소자 패키지(524)가 실장되어 모듈을 이룰 수 있도록 PCB기판(522)을 포함할 수 있다.
특히, 발광소자 모듈(520)는 발광소자 패키지(524)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 백라이트 유닛(570)의 구현이 가능해진다.
한편, 백라이트유닛(570)은 도광판(530)으로부터 입사되는 빛을 액정 표시 패널(510) 방향으로 확산시키는 확산필름(566)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(550)으로 구성될 수 있으며, 프리즘필름(550)를 보호하기 위한 보호필름(564)을 포함할 수 있다.
도 12은 실시예에 따른 광학시트를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 11에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 12는 직하 방식으로, 액정 표시 장치(600)는 액정표시패널(610)과 액정표시패널(610)로 빛을 제공하기 위한 백라이트 유닛(670)을 포함할 수 있다.
액정표시패널(610)은 도 9에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(670)은 복수의 발광소자 모듈(623), 반사시트(624), 발광소자 모듈(623)과 반사시트(624)가 수납되는 하부 섀시(630), 발광소자 모듈(623)의 상부에 배치되는 확산판(640) 및 다수의 광학필름(660)을 포함할 수 있다.
발광소자 모듈(623) 복수의 발광소자 패키지(622)와 복수의 발광소자 패키지(622)가 실장되어 모듈을 이룰 수 있도록 PCB기판(621)을 포함할 수 있다.
특히, 발광소자 모듈(623)는 발광소자 패키지(622)를 둘러싸는 밀봉부(미도시)를 포함하여 이물질의 침투가 방지될 수 있어서 신뢰성이 향상될 수 있고, 아울러 신뢰성 있는 백라이트 유닛(670)의 구현이 가능해진다.
반사 시트(624)는 발광소자 패키지(622)에서 발생한 빛을 액정표시패널(610)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자 모듈(623)에서 발생한 빛은 확산판(640)에 입사하며, 확산판(640)의 상부에는 광학 필름(660)이 배치된다. 광학 필름(660)은 확산 필름(666), 프리즘필름(650) 및 보호필름(664)를 포함하여 구성된다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
110: 성장기판 120: 버퍼층
131: 제1 도전형 반도체층 132: 활성층
141: 제2 도전형 반도체층 145: 패턴
150: 제2 전극 160: 제1 전극

Claims (9)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되는 활성층;
    상기 활성층 상에 배치되며, 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 위치하는 복수의 패턴; 및
    상기 제2 도전형 반도체층 상에 배치되고 상기 복수의 패턴상에 형성되는 V-형상의 결함구조를 가지는 제3 도전형 반도체층을 포함하는 발광소자.
  2. 제1항에 있어서,
    상기 제3 도전형 반도체층은 복수의 층을 포함하고,
    상기 V-형상의 결함구조의 경사진 면은, 상기 복수의 층의 적층방향을 따라 완만해지는 발광소자.
  3. 제1항에 있어서,
    상기 V-형상의 결함구조는 경사진 면과 평평한 면을 포함하며, 상기 경사진면은 상기 패턴과 적어도 일부가 수직적으로 중첩되는 발광소자.
  4. 제1항에 있어서,
    상기 패턴은 Si, O2, N 중 적어도 어느 하나를 포함하는 발광소자.
  5. 제1항에 있어서,
    상기 패턴의 폭은 1um 내지 100um인 발광소자.
  6. 제1항에 있어서,
    상기 패턴의 높이는 1um 내지 100um인 발광소자.
  7. 제1항에 있어서,
    상기 제2 도전형 반도체층 및 제3 도전형 반도체층은 AlxGa(1-x)N(0<x<1)층이고, 상기 제3 도전형 반도체층의 알루미늄(Al) 함량이 상기 제2 도전형 반도체층의 알루미늄(Al) 함량보다 높은 발광소자.
  8. 제1항에 있어서,
    상기 제2 도전형 반도체층은 AlxGa(1-x)N(0≤x≤1)층이고, 상기 제3 도전형 반도체층은 AlxGa(1-x)N(0≤x≤1)층을 포함하는 발광소자.
  9. 제1항에 있어서,
    상기 제2 도전형 반도체층 및 제3 도전형 반도체층은 p형 반도체층인 발광소자.
KR1020130049284A 2013-05-02 2013-05-02 발광소자 KR102042444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130049284A KR102042444B1 (ko) 2013-05-02 2013-05-02 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130049284A KR102042444B1 (ko) 2013-05-02 2013-05-02 발광소자

Publications (2)

Publication Number Publication Date
KR20140134743A true KR20140134743A (ko) 2014-11-25
KR102042444B1 KR102042444B1 (ko) 2019-12-02

Family

ID=52455638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130049284A KR102042444B1 (ko) 2013-05-02 2013-05-02 발광소자

Country Status (1)

Country Link
KR (1) KR102042444B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518432A (ja) * 2008-04-02 2011-06-23 エルジー イノテック カンパニー リミテッド 発光素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011518432A (ja) * 2008-04-02 2011-06-23 エルジー イノテック カンパニー リミテッド 発光素子及びその製造方法

Also Published As

Publication number Publication date
KR102042444B1 (ko) 2019-12-02

Similar Documents

Publication Publication Date Title
KR101860320B1 (ko) 발광소자
KR101778161B1 (ko) 발광소자
US9112114B2 (en) Light emitting device with metal electrode layer having protrusion portions
KR20120089897A (ko) 발광소자, 발광소자 패키지 및 조명 시스템
KR101978632B1 (ko) 발광소자
KR101778159B1 (ko) 발광소자 및 발광소자 패키지
KR102075119B1 (ko) 발광소자
KR101709991B1 (ko) 발광소자 및 이의 제조방법
KR20140097899A (ko) 발광소자
KR102019745B1 (ko) 발광 소자 및 그를 포함하는 발광소자 패키지
KR102017496B1 (ko) 발광소자
KR20130027303A (ko) 발광소자
KR101722632B1 (ko) 발광소자패키지
KR20130025457A (ko) 발광소자
KR20130053512A (ko) 발광소자
KR102042444B1 (ko) 발광소자
KR20140098519A (ko) 발광소자 및 그 제조방법
KR20140098521A (ko) 발광소자
KR102042258B1 (ko) 발광소자
KR20130066994A (ko) 발광소자
KR102057715B1 (ko) 발광소자
KR20140097723A (ko) 발광소자
KR102065383B1 (ko) 발광소자
KR20130061980A (ko) 발광소자
KR101824885B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant