KR20140118138A - 메모리 관리 장치 및 방법 - Google Patents

메모리 관리 장치 및 방법 Download PDF

Info

Publication number
KR20140118138A
KR20140118138A KR1020130033535A KR20130033535A KR20140118138A KR 20140118138 A KR20140118138 A KR 20140118138A KR 1020130033535 A KR1020130033535 A KR 1020130033535A KR 20130033535 A KR20130033535 A KR 20130033535A KR 20140118138 A KR20140118138 A KR 20140118138A
Authority
KR
South Korea
Prior art keywords
bit
cell
programmed
program
programming
Prior art date
Application number
KR1020130033535A
Other languages
English (en)
Other versions
KR101460881B1 (ko
Inventor
진영택
정재욱
Original Assignee
주식회사 티엘아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티엘아이 filed Critical 주식회사 티엘아이
Priority to KR1020130033535A priority Critical patent/KR101460881B1/ko
Publication of KR20140118138A publication Critical patent/KR20140118138A/ko
Application granted granted Critical
Publication of KR101460881B1 publication Critical patent/KR101460881B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

메모리에 포함되는 적어도 하나의 셀을 관리하는 방법이 제공된다. 상기 방법은 상기 적어도 하나의 셀의 제1 비트를 프로그램하는 제1 프로그램 단계 및 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 프로그램하는 제2 프로그램 단계를 포함한다.

Description

메모리 관리 장치 및 방법{APPARATUS AND METHOD FOR KNOWLEDGE INFORMATION MANAGEMENT}
메모리 장치에 데이터를 프로그램하는 방법 및 장치에 연관되며, 보다 특정하게는 멀티 레벨 셀 낸드 플래시 메모리 장치에 데이터를 프로그램하고 판독하는 방법 및 장치에 연관된다.
싱글 레벨 셀(SLC: Single Level Cell) 메모리는 하나의 메모리 셀에 1비트의 데이터를 저장하는 메모리이며, 멀티 레벨 셀(MLC: Multi Level Cell) 메모리는 하나의 메모리 셀에 2비트 이상의 데이터를 저장하는 메모리이다. 상기 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC)의 메모리 셀에 데이터를 저장하는 과정은 프로그램이라고 하며, 상기 SLC 또는 MLC의 메모리 셀로부터 데이터를 읽어오는 과정을 리딩이라고 한다.
상기 멀티 레벨 셀(MLC) 프로그램은, 이를테면 1차적으로 LSB 페이지 프로그램을 수행하고, 2차적으로 MSB 페이지 프로그램을 수행한다. 상기 SLC는 셀 당 1개의 비트를 저장할 수 있기 때문에 처리 속도가 빠르며, 신뢰성이 높은 반면 상기 MLC는 상기 SLC에 비해 데이터를 대용량으로 저장할 수 있는 장점을 갖는다.
기존에는 메모리 장치에서 FTL(Flash Translation Layer) 또는 메타 데이터와 같은 중요 데이터는 상기 MLC 보다 신뢰성이 높은 상기 SLC로 프로그램하고, 기타 데이터는 대용량으로 저장할 수 있는 MLC로 프로그램하는 방식이 사용되고 있다.
그러나, 메모리 내에서 SLC 및 MLC가 혼용되어 사용되기 때문에 블록 관리 매커니즘이 복잡해지고 회로가 복잡하다.
일측에 따르면, 메모리에 포함되는 적어도 하나의 셀을 관리하는 방법이 제공된다. 상기 방법은 상기 적어도 하나의 셀의 제1 비트를 프로그램하는 제1 프로그램 단계 및 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 프로그램하는 제2 프로그램 단계를 포함할 수 있다.
일실시예에 따르면, 상기 미리 정의된 비트 값은 상기 제2 프로그램 단계에서의 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값으로 미리 정의될 수 있다.
일실시예에 따르면, 상기 제1 프로그램이 LSB 프로그램일 경우 상기 제2 프로그램은 MSB 프로그램일 수 있다.
일실시예에 따르면, 상기 제1 프로그램이 상기 MSB 프로그램일 경우 상기 제2 프로그램은 상기 LSB 프로그램일 수 있다.
다른 일측에 따르면, 메모리에 프로그램된 적어도 하나의 셀을 관리하는 방법이 제공된다. 상기 방법은 상기 프로그램된 적어도 하나의 셀에 대해 MLC로 리딩하는 단계, 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC로 리딩을 완료한 후 상기 프로그램된 적어도 하나의 셀에 연관되는 플래그 비트를 확인하는 단계 및 상기 프로그램된 적어도 하나의 셀에 연관되는 상기 플래그 비트가 확인되지 않는 경우 상기 프로그램된 적어도 하나의 셀에 대해 SLC 리딩을 수행할 지의 여부를 판단하는 단계를 포함할 수 있다.
일실시예에 따르면, 상기 플래그 비트는 상기 프로그램된 적어도 하나의 셀 중 적어도 하나의 비트가 미리 정의된 비트 값으로 프로그램 되었는지의 여부를 나타내는 비트일 수 있다.
일실시예에 따르면, 상기 미리 정의된 비트 값은 상기 프로그램된 적어도 하나의 셀의 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값으로 미리 정의될 수 있다.
일실시예에 따르면, 상기 판단하는 단계에서 상기 플래그 비트가 확인되지 않는 경우, 상기 프로그램된 적어도 하나의 셀을 무시하거나 또는 상기 프로그램된 적어도 하나의 셀에 대해 SLC 리딩을 수행할 수 있다.
일실시예에 따르면, 상기 플래그 비트가 확인되는 경우 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC 리딩을 수행할 수 있다.
또 다른 일측에 따르면, 메모리에 포함되는 적어도 하나의 셀을 관리하는 방법이 제공된다. 상기 방법은 상기 적어도 하나의 셀의 제1 비트를 LSB 프로그램하는 단계 및 상기 제1 비트가 상기 LSB 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 MSB 프로그램하는 단계를 포함할 수 있다.
일실시예에 따르면, 상기 미리 정의된 비트 값이 1일 수 있다.
또 다른 일측에 따르면, 상기 적어도 하나의 셀의 제1 비트를 프로그램하는 제1 프로그래밍부 및 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 프로그램하는 제2 프로그래밍부를 포함하는 메모리 관리 장치가 제공된다.
일실시예에 따르면, 상기 미리 정의된 비트 값은 상기 제2 프로그래밍부에서 상기 제2 비트를 프로그램하는 경우 인코딩 전압 산포가 서로 멀어지도록 미리 정의될 수 있다.
일실시예에 따르면, 상기 제1 프로그래밍부에서 LSB 프로그램을 수행하는 경우 상기 제2 프로그래밍부는 MSB 프로그램을 수행하고, 및 상기 제1 프로그래밍부에서 MSB 프로그램을 수행하는 경우 상기 제2 프로그래밍부는 LSB 프로그램을 수행할 수 있다.
일실시예에 따르면, 상기 메모리 관리 장치는 상기 프로그램된 적어도 하나의 셀을 MLC로 리딩하는 리딩부, 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC로 리딩을 완료한 후 상기 프로그램된 적어도 하나의 셀에 연관되는 플래그 비트를 확인하는 제어부 및 상기 프로그램된 적어도 하나의 셀에 연관되는 상기 플래그 비트가 확인되지 않는 경우 상기 프로그램된 적어도 하나의 셀에 대해 SLC 리딩을 수행할 지의 여부를 판단하는 판단부를 포함할 수 있다.
일실시예에 따르면, 상기 플래그 비트는 상기 적어도 하나의 셀의 제2 비트가 상기 미리 지정된 비트 값으로 프로그램 되었는지의 여부를 나타내는 비트일 수 있다.
일실시예에 따르면, 상기 메모리 관리 장치의 상기 판단부는 상기 플래그 비트가 확인되지 않는 경우 상기 프로그램된 적어도 하나의 셀을 무시하도록 하거나 또는 상기 프로그램된 적어도 하나의 셀에 대해 SLC로 리딩하도록 할 수 있다.
일실시예에 따르면, 상기 메모리 관리 장치의 상기 리딩부는 상기 제어부에 의해 상기 플래그 비트가 확인되는 경우 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC 리딩을 수행할 수 있다.
도 1은 일실시예에 따른, 메모리 관리 장치의 블록도이다.
도 2는 일실시예에 따른, 메모리 관리 방법의 흐름도이다.
도 3은 다른 일실시예에 따른, 메모리 관리 방법의 흐름도이다.
도 4는 또 다른 일실시예에 따른, 메모리 관리 방법의 흐름도이다.
도 5는 일실시예에 따른, LSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 MSB 프로그램을 수행하는 실시예를 도시한다.
도 6은 다른 일실시예에 따른, LSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 MSB 프로그램을 수행하는 실시예를 도시한다.
도 7은 일실시예에 따른, MSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 LSB 프로그램을 수행하는 실시예를 도시한다.
도 8은 다른 일실시예에 따른, MSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 LSB 프로그램을 수행하는 실시예를 도시한다.
이하에서, 일부 실시예들을, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 관례, 새로운 기술의 출현 등에 따라 달라질 수 있다.
또한 특정한 경우는 이해를 돕거나 및/또는 설명의 편의를 위해 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
메모리 장치는 데이터를 저장할 수 있는 복수 개의 셀을 포함할 수 있다. 상기 복수 개의 셀에 대해 데이터를 입력하는 과정을 프로그램 과정이라 할 수 있으며, 입력된 데이터를 읽는 과정을 리딩하는 과정이라 한다. 상기 메모리 장치는 플래시 메모리일 수 있다. 본 명세서에서는 이해를 돕기 위한 목적으로 상기 플래시 메모리 중 MLS NAND 플래시 메모리에 대해 설명하며, 이에 국한되는 것으로 해석되어서는 안 된다.
싱글 레벨 셀(SLC: Single Level Cell)(이하 SLC라 함) 메모리는 복수 개의 셀 중 적어도 하나의 셀에 1비트의 데이터를 저장하는 메모리일 수 있다. 또한, 멀티 레벨 셀(MLC: Multi Level Cell)(이하 MLC라 함) 메모리는 복수 개의 셀 중 적어도 하나의 셀에 2비트 이상의 데이터를 저장하는 메모리이다. 상기 SLC는 하나의 셀에 1비트의 데이터를 저장하기 때문에 신뢰성이 높으며 처리 속도가 빠르다. 반대로 상기 MLC는 SLC에 비해 신뢰성이 낮으나 데이터를 대용량으로 저장할 수 있다는 장점을 갖는다.
상기 SLC와 상기 MLC의 각각의 특징에 따라 메모리에서 중요 데이터는 신뢰성이 높은 SLC 메모리로 데이터를 저장하며, 기타 다른 데이터는 대용량의 데이터를 저장할 수 있는 MLC 메모리에 데이터를 저장한다.
위에서 설명한 바와 같이, 기존의 메모리는 중요 데이터와 그 외의 데이터를 저장하는 데에 있어서, 상기 SLC 및 상기 MLC 두 가지의 매커니즘으로 데이터를 저장하고 관리한다. 따라서, 상기 메모리를 관리하는 경우, 관리 매커니즘의 복잡도가 증가하고 회로도가 복잡해지는 등등의 문제점을 갖고 있다.
한편, 본 명세서 전반에 걸쳐 특정한 비트 인코딩 기법이 예시적으로 설명되나, 인코딩 기법에 따라 다양한 변형이 가능하다.
또한 멀티 레벨 셀의 프로그램 순서에 있어서 LSB 프로그램과 MSB 프로그램 중 어느 것이 먼저 수행되는 지에 따라, 아래 내용은 다양한 변형 실시예를 가질 수 있으며, 별다른 언급이 없더라도 이러한 변형은 본 발명의 사상을 벗어나지 않는 범위에서는 배제되는 것이 아님이 명확히 이해되어야 한다.
도 1은 일실시예에 따른, 메모리 관리 장치(100)의 블록도이다. 상기 메모리 관리 장치(100)는 제1 프로그래밍부(110), 제2 프로그래밍부(120)를 포함할 수 있다.
일실시예에 따르면, 상기 메모리 관리 장치(100)의 상기 제1 프로그래밍부(110)는 적어도 하나의 셀의 제1 비트를 프로그램할 수 있다. 또한 상기 제2 프로그래밍부(120)는 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 프로그램할 수 있다.
일실시예에 따르면, 상기 미리 정의된 비트 값은 사전에 미리 정의될 수 있다. 상기 미리 정의된 비트 값은 상기 제2 프로그래밍부(120)에서 상기 제2 비트를 프로그램하는 경우 상기 제1 프로그래밍부(110)에서 프로그램된 상기 제1 비트의 인코딩 전압 산포가 서로 멀어지도록 미리 정의될 수 있다. 이에 연관되는 실시예들은 도 2 내지 도 5의 도면을 참조하여 보다 상세히 후술된다.
일실시예에 따르면, 상기 제1 프로그래밍부(110)에서 LSB(Least Significant Bit) 프로그램을 수행하는 경우에는 상기 제2 프로그래밍부(120)에서 MSB(Most Significant Bit) 프로그램을 수행할 수 있다. 반대로 상기 제1 프로그래밍부(110)에서 상기 MSB 프로그램을 수행하는 경우 상기 제2 프로그래밍부(120)는 상기 LSB 프로그램을 수행할 수 있다.
여기서, 상기 LSB는 최하위 비트며, 2 진수의 데이터에서 가장 낮은 자리(가장 오른 쪽)의 비트나 그 내용을 의미한다. 이를 테면, 상기 LSB는 최소 유효 바이트(least significant byte)라고도 불린다. 상기 MSB는 최상위 비트이며, 하나의 데이터를 나타내는 비트 열 중 가장 왼쪽에 있는 자리의 비트를 의미한다. 상기 MSB는 비트 단위의 연산에서 그 숫자의 크기에 가장 크게 영향을 미치는 유효 숫자이며, 비트 중에서 가장 왼쪽의 비트를 의미한다.
일실시예에 따르면, 상기 메모리 관리 장치(100)는 상기 프로그램된 적어도 하나의 셀을 MLC로 리딩하는 리딩부(130)를 포함할 수 있다. 상기 제1 프로그래밍부(110) 및 상기 제2 프로그래밍부(120)에서 각각 LSB 및 MSB 프로그램 과정을 통해 데이터가 저장되면, 상기 리딩부(130)를 통해 프로그램된 데이터를 리딩할 수 있다. 여기서 상기 리딩부(130)는 모든 데이터를 MLC로 리딩할 수 있다.
일실시예에 따르면, 상기 메모리 관리 장치(100)는 제어부(140) 및 판단부(150)를 더 포함할 수 있다. 상기 제어부(140)는 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC로 리딩을 완료한 후 상기 프로그램된 적어도 하나의 셀에 연관되는 플래그 비트를 확인할 수 있다. 앞서 기술된 바와 같이, 상기 제1 프로그래밍부(110)는 상기 적어도 하나의 셀의 상기 제1 비트를 프로그램하고, 상기 제2 프로그래밍부(120)는 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 상기 제2 비트에 상기 미리 정의된 비트 값으로 프로그램할 수 있다.
이를 테면, 실시예들에 따르면 멀티 레벨 셀 프로그래밍 전압 분포가 (전압이 낮은 순서부터 또는 전압이 높은 순서부터 차례로) '11', '01, '00' 및 '10'인 경우라면, 상기 제1 비트 프로그램 수행 시 실제 데이터를 LSB 프로그램하고, 상기 제2 비트 프로그램에서는 일률적으로 MSB 값이 '1'이 되도록 프로그램하여 셀의 신뢰성이 더 높아질 수 있다.
또한, 이렇게 됨으로써 SLC 블록 관리와 MLC 블록 관리를 이중으로 수행할 필요가 없어, 회로의 복잡도가 낮아지며 또한 관리 리소스도 줄어들 수 있다.
나아가, 프로그램 된 비트를 판독할 때는, 상기 플래그 비트를 확인함으로써 신뢰성에 대한 추가 검증도 가능하다. 이러한 내용은 아래에서 보다 상세히 설명한다.
일실시예에 따르면, 상기 플래그 비트는 상기 제2 프로그래밍부(120)에 의해 상기 제2 비트에 프로그램된 상기 미리 정의된 비트 값이 바람직하게 프로그램되었는 지의 여부를 나타내는 비트일 수 있다.
일실시예에 따르면, 상기 판단부(150)는 상기 프로그램된 적어도 하나의 셀에 연관되는 상기 플래그 비트가 확인되지 않은 경우(상기 플래그 비트가 미리 지정된 비트 값으로 프로그램되지 않았거나 또는 신뢰할 수 없다고 확인(판단)되는 경우) 상기 프로그램된 적어도 하나의 셀에 대해 상기 SLC 리딩을 수행할 지의 여부를 판단할 수 있다.
상기 판단부(150)는 상기 플래그 비트가 확인되지 않은 경우 상기 프로그램된 적어도 하나의 셀을 무시하도록 하거나 또는 상기 프로그램된 적어도 하나의 셀에 대해 SLC로 리딩하도록 할 수 있다.
일실시예에 따르면, 상기 제어부(140)에 의해 상기 플래그 비트가 확인되는 경우, 상기 프로그램된 적어도 하나의 셀에 대해 상기 리딩부(130)는 상기 MLC 리딩을 수행한다. 상기 제어부(140)에 의해 상기 플래그 비트가 확인되지 않고, 상기 판단부(150)에 의해 상기 프로그램된 적어도 하나의 셀에 대해 상기 SLC로 리딩하도록 판단되면, 상기 리딩부(130)는 상기 프로그램된 적어도 하나의 셀에 대해 상기 SLC로 리딩을 수행할 수 있다.
도 2는 일실시예에 따른, LSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 MSB 프로그램을 수행하는 실시예를 도시한다. 도 2의 (a)는 상기 적어도 하나의 셀의 상기 제1 비트를 LSB 프로그램을 수행한 결과이다. 설명의 편의를 위해, 하나의 셀을 2 개의 비트로 구성되는 낸드 플래시 메모리를 가정하여 설명한다.
상기 LSB는 최하위 비트며 비트 열 중 가장 낮은 자리인 가장 오른 쪽 비트나 또는 그 내용을 의미한다. 이와 같이, 좌측 산포의 상기 제1 비트 값을 1로 LSB 프로그램을 수행하고, 우측 산포의 상기 제1 비트 값을 0으로 LSB 프로그램을 수행한다. 그 후, 도 2의 (b)와 같이 나머지 비트(X)에 대하여 MSB 프로그램을 수행하게 된다. 여기서 상기 MSB 프로그램을 수행하는 경우, MSB 프로그램 대상이 되는 제2 비트(상기 LSB 프로그램된 제1 비트를 포함하는 적어도 하나의 셀의 제2 비트를 의미)에는 미리 정의된 비트 값으로 동일하게 프로그램한다.
일실시예에 따르면, 도 2의 (b)에서는 상기 미리 정의된 비트 값은 '1'이 될 수 있다. 상기 미리 정의된 값은 전술된 바와 같이, 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값일 수 있다. 도 2의 (a)에서 도시된 실시예에서는 상기 미리 정의된 비트 값이 '1'이어야만 상기 인코딩 전압 산포가 서로 멀어질 수 있다. 따라서, 상기 MSB 프로그램은 모두 동일하게 '1'로 수행될 수 있다.
도 3은 다른 일실시예에 따른, LSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 MSB 프로그램을 수행하는 실시예를 도시한다. 도 3의 (a)는 상기 적어도 하나의 셀의 상기 제1 비트를 LSB 프로그램을 수행한 결과이다. 도 3도 마찬가지로 설명의 편의를 위해, 하나의 셀이 2 개의 비트로 구성되는 낸드 플래시 메모리를 가정하여 설명한다.
상기 LSB 프로그램을 하는 경우, 좌측 산포의 상기 제1 비트 값을 0으로 LSB 프로그램하고, 우측 산포의 상기 제1 비트 값을 1로 LSB 프로그램한다. 그 후, 도 3의 (b)와 같이 나머지 비트(X)에 대하여 MSB 프로그램을 수행하게 된다. 여기서 상기 MSB 프로그램을 수행하는 경우, MSB 프로그램 대상이 되는 제2 비트(상기 LSB 프로그램된 제1 비트를 포함하는 적어도 하나의 셀의 제2 비트를 의미)에는 미리 정의된 비트 값으로 동일하게 프로그램한다.
일실시예에 따르면, 도 3의 (b)에서는 상기 미리 정의된 비트 값은 '0'이 될 수 있다. 상기 미리 정의된 값은 전술된 바와 같이, 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값일 수 있다. 도 3의 (a)에서 도시된 실시예에서는 상기 미리 정의된 비트 값이 '0'일 경우 상기 인코딩 전압 산포가 서로 멀어질 수 있다. 따라서, 상기 MSB 프로그램은 모두 동일하게 '0'으로 수행될 수 있다.
도 4는 일실시예에 따른, MSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 LSB 프로그램을 수행하는 실시예를 도시한다. 도 4의 (a)는 상기 적어도 하나의 셀의 상기 제1 비트를 MSB 프로그램을 수행한 결과이다. 마찬가지로 설명의 편의를 위해, 하나의 셀이 2 개의 비트로 구성되는 낸드 플래시 메모리를 가정하여 설명한다.
상기 MSB 프로그램을 하는 경우, 좌측 산포의 상기 제1 비트 값을 1로 MSB 프로그램하고, 우측 산포의 상기 제1 비트 값을 0으로 MSB 프로그램한다. 그 후, 도 4의 (b)와 같이 나머지 비트(X)에 대하여 LSB 프로그램을 수행하게 된다. 여기서 상기 LSB 프로그램을 수행하는 경우, LSB 프로그램 대상이 되는 제2 비트(상기 MSB 프로그램된 제1 비트를 포함하는 적어도 하나의 셀의 제2 비트를 의미)에는 미리 정의된 비트 값으로 동일하게 프로그램한다.
일실시예에 따르면, 도 4의 (b)에서는 상기 미리 정의된 비트 값은 '1'이 될 수 있다. 상기 미리 정의된 값은 전술된 바와 같이, 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값일 수 있다. 도 4의 (a)에서 도시된 실시예에서는 상기 미리 정의된 비트 값이 '1'일 경우 상기 인코딩 전압 산포가 서로 멀어질 수 있다. 따라서, 상기 LSB 프로그램은 모두 동일하게 '1'로 수행될 수 있다.
도 5는 다른 일실시예에 따른, MSB 프로그램을 수행한 후 미리 정의된 비트 값에 따라 LSB 프로그램을 수행하는 실시예를 도시한다. 도 5의 (a)는 상기 적어도 하나의 셀의 상기 제1 비트를 MSB 프로그램을 수행한 결과이다. 설명의 편의를 위해, 하나의 셀이 2 개의 비트로 구성되는 낸드 플래시 메모리를 가정하며, 다른 실시예에서는 이에 국한되지 않는다.
상기 MSB 프로그램을 하는 경우, 좌측 산포의 상기 제1 비트 값을 1로 MSB 프로그램하고, 우측 산포의 상기 제1 비트 값을 0으로 MSB 프로그램한다. 그 후, 도 5의 (b)와 같이 나머지 비트(X)에 대하여 LSB 프로그램을 수행하게 된다. 여기서 상기 LSB 프로그램을 수행하는 경우, LSB 프로그램 대상이 되는 제2 비트(상기 MSB 프로그램된 제1 비트를 포함하는 적어도 하나의 셀의 제2 비트를 의미)에는 미리 정의된 비트 값으로 동일하게 프로그램한다.
일실시예에 따르면, 도 5의 (b)에서는 상기 미리 정의된 비트 값은 '0'이 될 수 있다. 상기 미리 정의된 값은 전술된 바와 같이, 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값일 수 있다. 도 5의 (a)에서 도시된 실시예에서는 상기 미리 정의된 비트 값이 '0'일 경우 상기 인코딩 전압 산포가 서로 멀어질 수 있다. 따라서, 상기 LSB 프로그램은 모두 동일하게 '0'으로 수행되어야 한다(상기 미리 정의된 비트 값이 '0'으로 설정되어야 한다).
도 6은 일실시예에 따른, 메모리 관리 방법(600)의 흐름도이다. 상기 메모리 관리 방법(600)은 메모리에 포함되는 복수 개의 셀 중 적어도 하나의 셀에 대해 프로그램을 수행하는 제1 프로그램 단계(610) 및 제2 프로그램 단계(620)를 포함할 수 있다.
일실시예에 따르면, 상기 제1 프로그램 단계(610)는 상기 적어도 하나의 셀의 제1 비트를 프로그램할 수 있다. 이어서 상기 제2 프로그램 단계(620)는 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 프로그램할 수 있다. 상기 제2 프로그램 단계(620)에서 상기 적어도 하나의 셀의 상기 제2 비트를 프로그램하는 경우, 미리 정의된 비트 값으로 동일하게 프로그램할 수 있다.
여기서, 상기 미리 정의된 비트 값은 상기 제2 프로그램 단계(620)에서의 인코딩 전압 산포가 서로 멀어지는 방향으로 선택되도록 사전에 정의될 수 있는 비트 값일 수 있다.
상기 제2 프로그램 단계(620)에서 상기 미리 정의된 비트 값을 프로그램하는 것은 상기 인코딩 전압 산포들 사이에 더미를 삽입하는 것으로 이해될 수 있으며, 이로 인해 단순히 SLC 프로그램을 수행하던 종래 기술에 비해 셀 신뢰성이 더욱 높아질 수 있다.
상기 미리 정의된 비트 값은 상기 제1 프로그램 단계(610) 및 상기 제2 프로그램 단계(620)의 인코딩 기법에 따라 달라 질 수 있으며, 상기한 바와 같이, 경우에 따라 상기 LSB 또는 상기 MSB 중 어떠한 프로그램을 먼저 수행하는 지에 따라 변경될 수 있는 것으로 이해되어야 한다.
도 7은 다른 일실시예에 따른, 메모리 관리 방법(700)의 흐름도이다. 상기 메모리 관리 방법(700)은 상기 메모리 관리 방법(600)에서 상기 제1 프로그램 단계(610)에서 상기 LSB 프로그램을 수행하고, 상기 제2 프로그램 단계(620)에서 상기 MSB 프로그램을 수행하는 방법이다.
보다 상세하게 설명하면, 상기 메모리 관리 방법(700)은 상기 적어도 하나의 셀의 제1 비트를 LSB 프로그램할 수 있다(710)(도 2의 (a) 참조). 그 후, 상기 LSB 프로그램된 제1 비트를 포함하는 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 상기 MSB 프로그램을 수행할 수 있다(720)(도 5의 (b)참조).
일실시예에 따르면, 상기 메모리 관리 방법(700)에서 상기 미리 정의된 비트 값은 1 일 수 있다. 상기 미리 정의된 비트 값은 상기 MSB 프로그램을 수행하는 단계에서 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값이다. 위와 같이 상기 적어도 하나의 셀의 상기 제1 비트 및 상기 제2 비트에 대해 상기 LSB 프로그램 수행 후 상기 MSB 프로그램을 하는 경우(도 2 참조) 미리 정의된 비트 값이 1로 설정되어야 상기 인코딩 전압 산포가 서로 멀어지게 될 수 있다. 이에 대한 추가적인 내용은 도 2 내지 도 5의 도면을 참조하여 앞서 기술되었다.
따라서, 상기 제1 비트를 상기 LSB 프로그램한 후 상기 제2 비트를 동일한 비트 값(상기 미리 정의된 비트 값인)인 1로 MSB 프로그램을 수행함으로써 상기 인코딩 전압 산포가 서로 멀어지게 되어 신뢰성이 증가하고, 프로그램된 데이터를 리딩하는 경우 모두 MLC로 리딩할 수 있다.
도 8는 또 다른 일실시예에 따른, 메모리 관리 방법(800)의 흐름도이다. 앞서 도 6 및 도 7을 참조하여 상기 메모리 장치에 데이터를 프로그램하는 방법(600 및 700)에 대해 설명하였다. 도 8에서는 또 다른 일실시예에 따른 메모리 관리 방법(800)으로 상기 메모리 장치에 프로그램된 데이터를 리딩하는 방법에 대해 설명된다.
일실시예에 따르면, 상기 메모리 관리 방법(800)은 상기 프로그램된 데이터를 리딩하는 방법일 수 있다. 상기 메모리 장치에 프로그램된 복수 개의 셀에 대해 모두 MLC로 리딩을 수행할 수 있다(810). 모든 셀에 대해 상기 MLC로 리딩을 수행한 후에, 상기 복수 개의 셀 중 적어도 하나의 셀에 연관되는 플래그 비트가 미리 정의된 비트 값인 지의 여부를 확인할 수 있다(820).
여기서, 상기 플래그 비트는 상기 제2 프로그램 단계(820)에서 상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 상기 제2 비트에 상기 미리 정의된 비트 값이 바람직하게 프로그램되었는 지의 여부를 나타내는 비트일 수 있다.
만약, 상기 플래그 비트가 상기 미리 정의된 비트 값으로 확인되는 경우에는, 상기 제1 프로그램 단계(610) 및 상기 제2 프로그램 단계(620)에서 데이터가 바람직하게 프로그램 되었다고 판단하여 모든 셀에 대해서 MLC 리딩을 수행할 수 있다(840). 반대로, 상기 플래그 비트가 상기 미리 정의된 비트 값으로 확인되지 않는 경우에는, 상기 판단부(150)는 해당 비트를 상기 SLC로 리딩할 지의 여부를 판단할 수 있다(830).
일실시예에 따르면, 상기 판단부(150)는 상기 제어부(140)에 의해 상기 플래그 비트가 적절하지 않다고 확인되는 해당 비트를 무시하고 다른 셀들에 대해 리딩을 수행되도록 할 수 있다. 또한, 상기 판단부(150)는 상기 제어부(140)에 의해 상기 플래그 비트가 적절하지 않다고(바람직하지 않다고) 확인되는 해당 비트를 상기 SLC로 리딩하도록 할 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (19)

  1. 메모리에 포함되는 적어도 하나의 셀을 관리하는 방법에 있어서,
    상기 적어도 하나의 셀의 제1 비트를 프로그램하는 제1 프로그램 단계; 및
    상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 프로그램하는 제2 프로그램 단계
    를 포함하는 메모리 관리 방법.
  2. 제1항에 있어서,
    상기 미리 정의된 비트 값은,
    상기 제2 프로그램 단계에서의 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값으로 미리 정의되는 메모리 관리 방법.
  3. 제1항에 있어서,
    상기 제1 프로그램이 LSB 프로그램일 경우 상기 제2 프로그램은 MSB 프로그램인 메모리 관리 방법.
  4. 제1항에 있어서,
    상기 제1 프로그램이 상기 MSB 프로그램일 경우 상기 제2 프로그램은 상기 LSB 프로그램인 메모리 관리 방법.
  5. 메모리에 프로그램된 적어도 하나의 셀을 관리하는 방법에 있어서,
    상기 프로그램된 적어도 하나의 셀에 대해 MLC로 리딩하는 단계
    상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC로 리딩을 완료한 후 상기 프로그램된 적어도 하나의 셀에 연관되는 플래그 비트를 확인하는 단계; 및
    상기 프로그램된 적어도 하나의 셀에 연관되는 플래그 비트가 확인되지 않는 경우 상기 프로그램된 적어도 하나의 셀에 대해 SLC 리딩을 수행할 지의 여부를 판단하는 단계
    를 포함하는 메모리 관리 방법.
  6. 제5항에 있어서,
    상기 플래그 비트는,
    상기 프로그램된 적어도 하나의 셀 중 적어도 하나의 비트가 미리 정의된 비트 값으로 프로그램 되었는지의 여부를 나타내는 비트인 메모리 관리 방법.
  7. 제6항에 있어서,
    상기 미리 정의된 비트 값은,
    상기 프로그램된 적어도 하나의 셀의 인코딩 전압 산포가 서로 멀어지도록 하는 비트 값으로 미리 정의되는 메모리 관리 방법.
  8. 제5항에 있어서,
    상기 판단하는 단계에서 상기 플래그 비트가 확인되지 않는 경우, 상기 프로그램된 적어도 하나의 셀을 무시하거나 또는 상기 프로그램된 적어도 하나의 셀에 대해 SLC 리딩을 수행하는 메모리 관리 방법.
  9. 제5항에 있어서,
    상기 플래그 비트가 확인되는 경우 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC 리딩을 수행하는 메모리 관리 방법.
  10. 메모리에 포함되는 적어도 하나의 셀을 관리하는 방법에 있어서,
    상기 적어도 하나의 셀의 제1 비트를 LSB 프로그램하는 단계; 및
    상기 제1 비트가 상기 LSB 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 MSB 프로그램하는 단계
    를 포함하는 메모리 관리 방법.
  11. 제10항에 있어서,
    상기 미리 정의된 비트 값이 1인 메모리 관리 방법.
  12. 적어도 하나의 셀의 제1 비트를 프로그램하는 제1 프로그래밍부; 및
    상기 제1 비트가 프로그램된 상기 적어도 하나의 셀의 제2 비트를 미리 정의된 비트 값으로 프로그램하는 제2 프로그래밍부
    를 포함하는 메모리 관리 장치.
  13. 제12항에 있어서,
    상기 미리 정의된 비트 값은,
    상기 제2 프로그래밍부에서 상기 제2 비트를 프로그램하는 경우 인코딩 전압 산포가 서로 멀어지도록 미리 정의되는 메모리 관리 장치.
  14. 제12항에 있어서,
    상기 제1 프로그래밍부에서 LSB 프로그램을 수행하는 경우 상기 제2 프로그래밍부는 MSB 프로그램을 수행하고, 및 상기 제1 프로그래밍부에서 MSB 프로그램을 수행하는 경우 상기 제2 프로그래밍부는 LSB 프로그램을 수행하는 메모리 관리 장치.
  15. 제12항에 있어서,
    상기 프로그램된 적어도 하나의 셀을 MLC로 리딩하는 리딩부;
    상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC로 리딩을 완료한 후 상기 프로그램된 적어도 하나의 셀에 연관되는 플래그 비트를 확인하는 제어부; 및
    상기 프로그램된 적어도 하나의 셀에 연관되는 상기 플래그 비트가 확인되지 않는 경우 상기 프로그램된 적어도 하나의 셀에 대해 SLC 리딩을 수행할 지의 여부를 판단하는 판단부
    를 더 포함하는 메모리 관리 장치.
  16. 제15항에 있어서,
    상기 플래그 비트는,
    상기 적어도 하나의 셀의 제2 비트가 상기 미리 지정된 비트 값으로 프로그램 되었는지의 여부를 나타내는 비트인 메모리 관리 장치.
  17. 제15항에 있어서,
    상기 판단부는 상기 플래그 비트가 확인되지 않는 경우 상기 프로그램된 적어도 하나의 셀을 무시하도록 하거나 또는 상기 프로그램된 적어도 하나의 셀에 대해 SLC로 리딩하도록 하는 메모리 관리 장치.
  18. 제15항에 있어서,
    상기 리딩부는 상기 제어부에 의해 상기 플래그 비트가 확인되는 경우 상기 프로그램된 적어도 하나의 셀에 대해 상기 MLC 리딩을 수행하는 메모리 관리 방법.
  19. 제1항 내지 제11항 중 어느 한 항의 메모리 관리 방법을 수행하는 프로그램을 수록한 컴퓨터 판독 가능 기록 매체.
KR1020130033535A 2013-03-28 2013-03-28 메모리 관리 장치 및 방법 KR101460881B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130033535A KR101460881B1 (ko) 2013-03-28 2013-03-28 메모리 관리 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130033535A KR101460881B1 (ko) 2013-03-28 2013-03-28 메모리 관리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140118138A true KR20140118138A (ko) 2014-10-08
KR101460881B1 KR101460881B1 (ko) 2014-11-20

Family

ID=51991036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130033535A KR101460881B1 (ko) 2013-03-28 2013-03-28 메모리 관리 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101460881B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7366013B2 (en) * 2005-12-09 2008-04-29 Micron Technology, Inc. Single level cell programming in a multiple level cell non-volatile memory device
US7917685B2 (en) * 2006-05-04 2011-03-29 Micron Technology, Inc. Method for reading a multilevel cell in a non-volatile memory device
KR100771521B1 (ko) 2006-10-30 2007-10-30 삼성전자주식회사 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법
KR20120061565A (ko) * 2010-12-03 2012-06-13 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR101460881B1 (ko) 2014-11-20

Similar Documents

Publication Publication Date Title
TWI512617B (zh) 用於改良向量分割迴圈之效能的方法、處理器及系統
CN102341806B (zh) 软件保护
US11127471B2 (en) Read retry threshold voltage selection
US10481901B2 (en) System and method for performing firmware update by patching
KR101544309B1 (ko) 스트림 기반의 비휘발성 메모리 제어 방법 및 장치
US9436450B2 (en) Method and apparatus for optimising computer program code
US10067826B2 (en) Marker programming in non-volatile memories
TW201719663A (zh) 資料配置方法及應用其之電子系統
CN105183429A (zh) 解码被一个或多个其它指令修改的指令
KR102560424B1 (ko) 와이드 데이터 타입들의 비교
US10209958B2 (en) Reproducible stochastic rounding for out of order processors
TWI710956B (zh) 用於處理資料之設備及方法和電腦程式
US9256434B2 (en) Generalized bit manipulation instructions for a computer processor
CN108446538B (zh) 基于状态、符号执行和单点逻辑的源代码加固方法及装置
KR101460881B1 (ko) 메모리 관리 장치 및 방법
KR101512927B1 (ko) 비휘발성 메모리의 페이지 관리 방법 및 장치
US20150278299A1 (en) External merge sort method and device, and distributed processing device for external merge sort
US10254994B2 (en) Methods for migrating data to avoid read disturbance and apparatuses using the same
CN108537066B (zh) 安全代码跳转和执行选通
US9678752B2 (en) Scheduling apparatus and method of dynamically setting the size of a rotating register
US20230058282A1 (en) Memory device overhead reduction using artificial intelligence
US10770155B2 (en) Determining a read apparent voltage infector page and infected page
US10204699B2 (en) Methods for migrating data to avoid read disturbance and apparatuses using the same
CN113129974A (zh) 跟踪在存储器装置处执行的操作
US20200034556A1 (en) Data access management for a composition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6