KR20140117135A - solid state drive structure - Google Patents

solid state drive structure Download PDF

Info

Publication number
KR20140117135A
KR20140117135A KR1020130032146A KR20130032146A KR20140117135A KR 20140117135 A KR20140117135 A KR 20140117135A KR 1020130032146 A KR1020130032146 A KR 1020130032146A KR 20130032146 A KR20130032146 A KR 20130032146A KR 20140117135 A KR20140117135 A KR 20140117135A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
solid state
flash memory
state drive
Prior art date
Application number
KR1020130032146A
Other languages
Korean (ko)
Other versions
KR101478721B1 (en
Inventor
김종명
Original Assignee
(주) 나온텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 나온텍 filed Critical (주) 나온텍
Priority to KR20130032146A priority Critical patent/KR101478721B1/en
Publication of KR20140117135A publication Critical patent/KR20140117135A/en
Application granted granted Critical
Publication of KR101478721B1 publication Critical patent/KR101478721B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

The present invention relates to a solid state drive structure and, more specifically, to a solid state drive structure capable of minimizing a size and securing a space for a signal line by forming a solid state drive (SSD) in which flash memory chips are vertically laminated and capable of minimizing costs for electromagnetic shield by covering a printed circuit board with a plastic shielding cover in which a conductive material is coated. The solid state drive structure comprises the printed circuit board and the plastic shielding cover. The printed circuit board, where a plurality of flash memory chips are laminated on one side of an upper part and a controller and passive devices are mounted on the other side of the upper part, has a conformal coating layer on the upper part for protecting the flash memory chips, the controller, and the passive devices. The plastic shielding cover is positioned on the edge of the upper part of the printed circuit board and is arranged by covering the conformal coating layer.

Description

솔리드 스테이트 드라이브 구조{solid state drive structure}Solid state drive structure < RTI ID = 0.0 >

본 발명은 솔리드 스테이트 드라이브 구조에 관한 것으로, 특히 플래시 메모리 칩들을 수직으로 적층 실장하여 SSD(Solid State Drive)를 구성함으로써, 사이즈를 최소화할 수 있음과 동시에 신호선을 위한 공간을 확보할 수 있고, 전도성 물질이 코팅된 플라스틱 쉴딩 커버를 이용하여 인쇄회로기판을 커버링함으로써, 전자파 차폐를 위한 비용을 최소화할 수 있는 솔리드 스테이트 드라이브 구조에 관한 것이다.
The present invention relates to a solid state drive structure, and more particularly, to a solid state drive (SSD) structure in which flash memory chips are vertically stacked to form a solid state drive, thereby minimizing the size and securing a space for a signal line, The present invention relates to a solid state drive structure capable of minimizing the cost for electromagnetic wave shielding by covering a printed circuit board with a material-coated plastic shielding cover.

종래의 일반적인 솔리드 스테이트 드라이브(SSD, Solid State Drive)는 플래시 메모리, 이 플래시 메모리를 제어하기 위한 컨트롤러, SSD의 각종 전원을 제어하는 전원부품, 각 컨트롤러와 플래시 메모리의 전원 및 로직기능을 안정화시키는 저항, 커패시터, 코일 등의 수동소자, 데이터를 저장하기 위한 플래시 메모리를 포함한 각 종 부품을 실장하기 위한 인쇄회로기판(PCB) 및 SSD의 전원과 데이터 연결을 위한 커넥터로 구성된다. Conventional solid state drives (SSDs) generally include a flash memory, a controller for controlling the flash memory, a power supply component for controlling various power supplies of the SSD, a resistor for stabilizing the power and logic functions of each controller and the flash memory, , A passive element such as a capacitor and a coil, a flash memory for storing data, a printed circuit board (PCB) for mounting various components, and a connector for power and data connection of the SSD.

상기와 같이 구성되는 일반적인 SSD에서는 플래시 메모리와 플래시 메모리 컨트롤러는 수백 MHz의 높은 주파수로 데이터가 전송되며, 이런 높은 주파수로 데이터를 전송할 때 발생하는 신호의 왜곡 및 크로스토크(Crosstalk)로 인해 PCB 설계상의 제약이 따른다.In a general SSD configured as described above, flash memory and a flash memory controller transmit data at a high frequency of several hundred MHz. Due to distortion and crosstalk of signals generated when data is transmitted at such a high frequency, There are restrictions.

대표적인 제약사항은 부품의 실장 배치와 임피던스를 설계시 복합적으로 고려하여 반영해야 하며, 이런 물성적 제약으로 인해 PCB 공정상의 유전율 및 물성적인 특성 파라미터가 제품의 성능 및 품질에 영향을 주게 된다. Typical constraints must be taken into account when designing the placement and impedance of components in a complex manner. Due to these physical constraints, the permittivity and physical property parameters in the PCB process will affect the performance and quality of the product.

또한, 일반적인 SSD는 통상적으로 6~8층의 다층기판을 사용함으로써 제조상의 원가증가 및 제조상 품질관리 부분에서 많은 문제점이 다수 발생하게 되는 단점을 가지고 있으며, 고속메모리와 데이터 전송으로 인해 PCB 및 회로설계에 대한 난이도가 높아지는 약점을 가지고 있다.In addition, since a general SSD uses a multi-layer substrate of 6 to 8 layers, there are disadvantages that cost increase in manufacturing and many problems are caused in manufacturing quality control part, and PCB and circuit design The difficulty with the degree of difficulty.

또한, 전자파 차폐를 위하여 고가의 금속 소재를 이용하고 있고, 고속 회로의 임피던스 및 불요 방사 에너지들을 흡수 및 상쇄시키기 위하여 필요 이상의 고가의 금속 재료를 사용함으로써, 제조상 원가가 증가하고, 제조 공정이 복잡해지는 단점을 가지고 있다.
In addition, an expensive metal material is used for shielding electromagnetic waves. By using a metal material which is higher in price than necessary in order to absorb and cancel impedance and unnecessary radiant energies of a high-speed circuit, manufacturing cost increases and manufacturing process becomes complicated It has disadvantages.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 플래시 메모리 칩들을 수직으로 적층 실장하여 SSD(Solid State Drive)를 구성함으로써, 사이즈를 최소화할 수 있음과 동시에 신호선을 위한 공간을 확보할 수 있고, 전도성 물질이 코팅된 플라스틱 쉴딩 커버를 이용하여 인쇄회로기판을 커버링함으로써, 전자파 차폐를 위한 비용을 최소화할 수 있는 솔리드 스테이트 드라이브 구조를 제공하는 것을 그 목적으로 한다.
Disclosure of the Invention The present invention was conceived in order to solve the problems of the related art as described above, and it is an object of the present invention to provide an SSD (Solid State Drive) by vertically stacking and mounting flash memory chips, And it is an object of the present invention to provide a solid state drive structure capable of minimizing the cost for electromagnetic wave shielding by covering a printed circuit board with a plastic shielding cover coated with a conductive material.

상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 솔리드 스테이트 드라이브 구조를 이루는 구성수단은, 솔리드 스테이트 드라이브 구조에 있어서, 상부면 일측에 복수의 플래시 메모리 칩들이 적층 실장되고, 상부면 타측에 컨트롤러와 수동소자들이 실장되며, 상기 플래시 메모리 칩들과 상기 컨트롤러 및 수동소자들을 보호하기 위한 컨포멀 코팅층이 상부에 형성되는 인쇄회로기판, 상기 인쇄회로기판의 상부면 가장자리 부분에 안착되되, 상기 컨포멀 코팅층을 커버링하여 배치되는 플라스틱 쉴딩 커버를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a solid state drive structure comprising: a plurality of flash memory chips stacked and mounted on one side of a top surface of the solid state drive; A printed circuit board on which passive elements are mounted and on which a conformal coating layer for protecting the flash memory chips, the controller and the passive elements is formed; a printed circuit board which is seated on an upper edge portion of the printed circuit board, And a plastic shielding cover which is disposed in a covering manner.

여기서, 상기 플라스틱 쉴딩 커버는 하부면이 개방되는 구조이되, 두개의 내부 공간으로 분할되어 있고, 상기 두개의 내부 공간 중, 일측의 내부 공간은 상기 적층 실장되는 복수의 플래시 메모리 칩들을 커버링하고, 타측의 내부 공간은 상기 컨트롤러와 수동소자들을 커버링하도록 배치되는 것을 특징으로 한다.Here, the plastic shielding cover has a structure in which a lower surface is opened, and is divided into two internal spaces. One of the two internal spaces covers a plurality of flash memory chips to be stacked and mounted, Is arranged to cover the controller and the passive elements.

여기서, 상기 플라스틱 쉴딩 커버의 내측면과 상기 인쇄회로기판에 안착되는 안착면에는 전도성 물질로 코팅되는 것을 특징으로 한다.Here, the inner surface of the plastic shielding cover and the seating surface seated on the printed circuit board are coated with a conductive material.

여기서, 상기 인쇄회로기판의 가장자리에는 상기 플라스틱 쉴딩 커버의 안착면과 전기적으로 연결되는 한 쌍의 쉴딩 비아가 형성되고, 상기 인쇄회로기판의 내부에는 상기 한 쌍의 쉴드 비아를 전기적으로 연결하는 쉴딩 라인이 형성되는 것을 특징으로 한다.
A pair of shielding vias electrically connected to a seating surface of the plastic shielding cover is formed at an edge of the printed circuit board. A shielding line, which electrically connects the pair of shielding vias, Is formed.

상기와 같은 과제 및 해결수단을 가지는 본 발명인 솔리드 스테이트 드라이브 구조에 의하면, 플래시 메모리 칩들을 수직으로 적층 실장하여 SSD(Solid State Drive)를 구성하기 때문에, 사이즈를 최소화할 수 있음과 동시에 신호선을 위한 공간을 확보할 수 있고, 전도성 물질이 코팅된 플라스틱 쉴딩 커버를 이용하여 인쇄회로기판을 커버링하기 때문에, 전자파 차폐를 위한 비용을 최소화할 수 있는 장점이 있다.
According to the solid state drive structure of the present invention having the above-described problems and the solution, since the SSD (Solid State Drive) is formed by stacking the flash memory chips vertically, the size can be minimized, And covering the printed circuit board with the plastic shielding cover coated with the conductive material, there is an advantage that the cost for shielding the electromagnetic wave can be minimized.

도 1은 본 발명의 실시예에 따른 솔리드 스테이트 드라이브 구조의 평면도이다.
도 2는 본 발명의 실시예에 따른 솔리드 스테이트 드라이브 구조의 단면도이다.
도 3은 본 발명의 실시예에 적용되는 플라스틱 쉴딩 커버의 평면도이다.
도 4는 본 발명의 실시예에 적용되는 플라스틱 쉴딩 커버의 단면도이다.1 is a plan view of a solid state drive structure according to an embodiment of the present invention.
2 is a cross-sectional view of a solid state drive structure according to an embodiment of the present invention.
3 is a plan view of a plastic shielding cover applied to an embodiment of the present invention.
4 is a cross-sectional view of a plastic shielding cover applied to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 상기와 같은 과제, 해결수단 및 효과를 가지는 본 발명인 솔리드 스테이트 드라이브 구조에 관한 바람직한 실시예를 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of a solid state drive structure according to the present invention will be described in detail with reference to the accompanying drawings.

이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. The sizes and shapes of the components shown in the drawings may be exaggerated for clarity and convenience. In addition, terms defined in consideration of the configuration and operation of the present invention may be changed according to the intention or custom of the user, the operator.

도 1은 본 발명의 실시예에 따른 솔리드 스테이트 드라이브 구조의 평면도이고, 도 2는 본 발명의 실시예에 따른 솔리드 스테이트 드라이브 구조의 수직 단면도이다.FIG. 1 is a plan view of a solid state drive structure according to an embodiment of the present invention, and FIG. 2 is a vertical sectional view of a solid state drive structure according to an embodiment of the present invention.

도 1에 도시된 바와 같이 본 발명의 실시예에 따른 솔리드 스테이트 드라이브는 인쇄회로기판(10)과 상기 인쇄회로기판(10) 상의 전자파를 차폐하고 회로를 보호하기 위하여 상기 인쇄회로기판(10) 상부를 커버링하는 플라스틱 쉴딩 커버(20)를 포함하여 이루어진다.1, a solid state drive according to an exemplary embodiment of the present invention includes a printed circuit board 10 and an upper portion of the printed circuit board 10 to shield electromagnetic waves on the printed circuit board 10 and protect the circuit. And a plastic shielding cover (20) covering the opening.

도 1 및 도 2에 도시된 바와 같이, 상기 플라스틱 쉴딩 커버(20)는 상기 인쇄회로기판(10) 상부를 덮는 구조로 이루어져 있고, 구체적으로 하부면이 개방되어 있는 구조를 가지면서, 상기 인쇄회로기판(10)의 상부면 가장자리에 접촉 안착되어 상기 인쇄회로기판(10)의 상부를 커버링한다.1 and 2, the plastic shielding cover 20 has a structure for covering the upper portion of the printed circuit board 10, and specifically has a structure in which a lower surface is opened, And contacts the upper edge of the substrate 10 to cover the upper portion of the printed circuit board 10.

상기 인쇄회로기판(10)은 솔리드 스테이트 드라이브를 구성하는 각 종 부품들이 실장된다. 즉, 상기 인쇄회로기판(10) 상에는 데이터를 저장하는 플래시 메모리 칩(31), 상기 플래시 메모리 칩(31)의 데이터 입출력을 제어하는 컨트롤러(33) 및 회로 구성을 위한 각 종 수동소자들(34)이 실장된다.The printed circuit board 10 is mounted with various components constituting the solid state drive. That is, on the printed circuit board 10, a flash memory chip 31 for storing data, a controller 33 for controlling data input / output of the flash memory chip 31, and various kinds of passive elements 34 ) Is mounted.

구체적으로, 상기 인쇄회로기판(10)의 상부면 일측에는 복수의 플래시 메모리 칩(31)들이 적층 실장된다. 종래의 솔리드 스테이트 드라이브는 패키지 형태의 플래시 메모리들이 기판에 수평하게 실장되어 형성되거나, 패키지 형태의 플래시 메모리들이 실장된 기판들이 복수개가 적층되어 구성되지만, 본 발명에 따른 솔리드 스테이트 드라이브 구조는 플래시 메모리 칩들(31)이 수직 방향으로 적층 실장되는 구조는 가진다.Specifically, a plurality of flash memory chips 31 are stacked and mounted on one side of the upper surface of the printed circuit board 10. In the conventional solid state drive, the solid state drive structure according to the present invention is formed by stacking the flash memory chips in the package type flash memory, (31) are laminated and mounted in the vertical direction.

상기 수직 방향으로 적층되는 플래시 메모리 칩들(31)은 상호간의 전기적인 간섭과 절연을 위하여 유전체(32)를 사이에 두고 적층된다. 즉, 상기 플래시 메모리 칩들(31) 사이에는 절연을 위한 유전체(32)가 개재된다.The flash memory chips 31 stacked in the vertical direction are stacked with a dielectric 32 interposed therebetween for electrical interference and insulation therebetween. That is, a dielectric 32 for insulation is interposed between the flash memory chips 31.

상기와 같이 수직 방향으로 적층 형성되는 플래시 메모리 칩들(31)은 상기 인쇄회로기판(10)의 상면에 형성되되, 한 쪽 상면, 즉 인쇄회로기판(10)의 일측에 형성된다. 이와 같이, 상기 플래시 메모리 칩들(31)이 상기 인쇄회로기판(10)의 상면 일측에 적층 형성됨으로써, 솔리드 스테이트 드라이브를 구성하기 위한 다른 부품, 즉 컨트롤러(33) 및 각 종 수동소자들(34)을 실장하기 위한 공간을 확보할 수 있고, 신호선들을 형성하기 위한 충분한 공간을 확보할 수 있다. 결과적으로, 상기 솔리드 스테이트 드라이브의 구조를 소형화시킬 수 있는 장점이 있다.The flash memory chips 31 stacked in the vertical direction are formed on the upper surface of the printed circuit board 10 and are formed on one upper surface, that is, one side of the printed circuit board 10. The flash memory chips 31 are stacked on one side of the upper surface of the printed circuit board 10 so that the other components for constituting the solid state drive, that is, the controller 33 and the various passive elements 34, It is possible to secure a space for mounting the signal lines and to secure a sufficient space for forming the signal lines. As a result, the structure of the solid state drive can be miniaturized.

상기 플래시 메모리 칩들(31)이 적층 형성되는 상기 인쇄회로기판(10)의 상부면의 일측 이외의 공간, 즉 상기 인쇄회로기판(10)의 상부면 타측에는 상기 컨트롤러(33)와 각 종 수동소자들(34)이 실장된다. 결과적으로, 상기 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 수동소자(34)는 상기 인쇄회로기판(10) 상부면에서 서로 분리된 상태로 실장된다. The controller 33 and the passive elements 33 are provided on the other side of the upper surface of the printed circuit board 10 in a space other than one side of the upper surface of the printed circuit board 10 on which the flash memory chips 31 are laminated, (34) are mounted. As a result, the flash memory chips 31, the controller 33, and the passive elements 34 are mounted on the upper surface of the printed circuit board 10 while being separated from each other.

이와 같이 상기 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 수동소자(34)를 상기 인쇄회로기판(10) 상부면에서 서로 분리된 상태로 실장하는 이유는 상호간의 전기적인 간섭을 최소화하고 방지하기 위함이다. 이에 대해서는 후술하겠다.The reason why the flash memory chips 31, the controller 33, and the passive elements 34 are mounted on the upper surface of the printed circuit board 10 in a state that they are separated from each other is that the electrical interference between the flash memory chips 31 is minimized . This will be described later.

상기와 같이 상기 인쇄회로기판(10)의 상부면에 실장되는 플래시 메모리 칩들(31), 컨트롤러(33) 및 각 종 수동소자들(34)은 컨포멀(Confomal) 코팅층(35)에 의하여 고정되고 보호된다. 구체적으로, 상기 인쇄회로기판(10)의 상부에는 상기 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)을 보호하기 위한 컨포멀 코팅층(35)이 형성된다.As described above, the flash memory chips 31, the controller 33, and the passive elements 34 mounted on the upper surface of the printed circuit board 10 are fixed by the conformal coating layer 35 Protected. Specifically, a conformal coating layer 35 for protecting the flash memory chips 31, the controller 33, and various passive elements 34 is formed on the printed circuit board 10.

상기와 같이 인쇄회로기판(10) 상에 실장되는 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)은 상기 인쇄회로기판(10)의 내부에 형성되는 수동소자 회로 신호선(13) 및 인터페이스 라인(14)에 의하여 전기적으로 연결되고 인터페이싱된다.The flash memory chips 31 mounted on the printed circuit board 10 and the controller 33 and the passive elements 34 of each kind are mounted on the passive element circuit And are electrically connected and interfaced by the signal line 13 and the interface line 14.

구체적으로, 상기 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)은 각각의 비아를 통하여 상기 인쇄회로기판(10)의 내부에 형성되는 수동소자 회로 신호선(13)에 전기적으로 연결되고, 상기 플래시 메모리 칩들(31)은 상기 인쇄회로기판(10)에 형성된 해당 비아를 통하여 상기 인쇄회로기판(10) 내부에 형성된 인터페이스 라인(14)에 전기적으로 접속되고, 상기 인터페이스 라인(14)은 상기 수동소자 회로 신호선(13)과 전기적으로 연결됨으로써, 상기 인쇄회로기판(10) 상에 실장되는 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)은 서로 전기적으로 연결 및 접속되어 있다.Specifically, the flash memory chips 31, the controller 33, and the passive elements 34 are connected to passive element circuit signal lines 13 formed in the printed circuit board 10 through respective vias, And the flash memory chips 31 are electrically connected to an interface line 14 formed in the printed circuit board 10 through corresponding vias formed in the printed circuit board 10, The line 14 is electrically connected to the passive element circuit signal line 13 so that the flash memory chips 31 mounted on the printed circuit board 10 and the controller 33 and the passive elements 34 Are electrically connected and connected to each other.

이와 같은 구조를 가지는 본 발명에 따른 솔리드 스테이트 드라이브 구조는 상기 플래시 메모리 칩들(31)이 인쇄회로기판(10)의 상부면 일측에 적층 형성되고, 나머지 공간, 즉 인쇄회로기판(10)의 타측에 컨트롤러(33) 및 각 종 수동소자들(34)이 실장되기 때문에, 공간 활용을 최적화할 수 있고, 소형의 솔리드 스테이트 드라이브 구조를 달성할 수 있으며, 플래시 메모리 칩들(31)이 수동소자들(34)로부터 전기적 간섭을 받는 것을 최소화할 수 있는 장점이 있다.The solid state drive structure according to the present invention having such a structure is characterized in that the flash memory chips 31 are laminated on one side of the upper surface of the printed circuit board 10 and the remaining space is formed on the other side of the printed circuit board 10 Since the controller 33 and the various passive elements 34 are mounted, space utilization can be optimized, a compact solid state drive structure can be achieved, and flash memory chips 31 can be mounted on the passive elements 34 It is possible to minimize the possibility of receiving the electrical interference from the antenna.

한편, 본 발명은 상기와 같은 구조로 이루어진 솔리드 스테이트 드라이브의 전자파 차폐를 극대화하고, 상기 인쇄회로기판(10) 상에 실장되는 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)의 보호를 증강시키기 위하여 상기 인쇄회로기판(10) 상에 플라스틱 쉴딩 커버(20)를 덮는다.In the meantime, the present invention maximizes the electromagnetic wave shielding of the solid state drive having the above-described structure, and the flash memory chips 31 mounted on the printed circuit board 10, the controller 33, (20) on the printed circuit board (10) to enhance the protection of the printed circuit board (34).

상기 플라스틱 쉴딩 커버(20)는 도 1 및 도 2에 도시된 바와 같이, 상기 인쇄회로기판(10)의 상부면 가장자리 부분에 안착되되, 상기 컨포멀 코팅층(35)을 커버링하여 배치된다.1 and 2, the plastic shielding cover 20 is seated on the upper surface edge portion of the printed circuit board 10, and is disposed by covering the conformal coating layer 35. As shown in FIG.

구체적으로, 상기 플라스틱 쉴딩 커버(20)는 내부가 비어 있고, 하부면이 개방된 구조를 가진다. 따라서, 상기 하부가 개방된 구조를 가지는 상기 플라스틱 쉴딩 커버(20)는 상기 인쇄회로기판(10)의 가장자리 부분에 접촉 안착되면서, 상기 인쇄회로기판(10) 상에 실장되는 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)들을 보호하기 위하여 코팅되는 컨포멀 코팅층(35)을 덮게 된다.Specifically, the plastic shielding cover 20 has a structure in which the inside is empty and the bottom surface is open. The plastic shielding cover 20 having the lower open structure is mounted on the edge of the printed circuit board 10 and the flash memory chips 31 mounted on the printed circuit board 10, And the conformal coating layer 35 coated to protect the controller 33 and the passive elements 34 of each kind.

이와 같은 구조를 통하여 상기 인쇄회로기판(10) 상에 실장되는 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)은 상기 플라스틱 쉴딩 커버(20)에 의하여 보호될 수 있다.The flash memory chips 31 mounted on the printed circuit board 10 and the controller 33 and the various passive elements 34 can be protected by the plastic shielding cover 20 have.

한편, 상기 플라스틱 쉴딩 커버(20)는 두개의 내부 공간으로 분할되는 구조를 가질 수 있다. 구체적으로, 도 3 및 도 4에 도시된 바와 같이, 상기 플라스틱 쉴딩 커버(20)는 하부면이 개방된 구조이되, 두개의 내부 공간(24a, 24b)으로 분할되어 형성될 수 있다. Meanwhile, the plastic shielding cover 20 may have a structure divided into two internal spaces. 3 and 4, the plastic shielding cover 20 may be divided into two internal spaces 24a and 24b, each of which has an open bottom surface.

상기 플라스틱 쉴딩 커버(20)는 내측면 상부로부터 하방향으로 연장되어 형성되는 공간 분리판(21)을 통하여 두개의 내부 공간(24a, 24b)으로 분할될 수 있다. The plastic shielding cover 20 may be divided into two inner spaces 24a and 24b through a space separating plate 21 extending downward from the upper portion of the inner side.

이와 같이 두개의 내부공간(24a, 24b)으로 분할된 구조를 가지는 상기 플라스틱 쉴딩 커버(20)가 상기 인쇄회로기판(10)의 상부를 커버링하는 경우, 상기 플라스틱 쉴딩 커버(20)의 두개의 내부공간(24a, 24b) 중, 일측의 내부 공간(24b)은 상기 적층 실장되는 복수의 플래시 메모리 칩들(31)을 커버링하고, 타측의 내부공간(24a)은 상기 컨트롤러(33)와 각 종 수동소자들(34)을 커버링하도록 배치된다.When the plastic shielding cover 20 having a structure divided into two internal spaces 24a and 24b covers the upper portion of the printed circuit board 10, One of the spaces 24a and 24b covers the plurality of flash memory chips 31 that are stacked and mounted and the other internal space 24a covers the controller 33, (34).

이와 같은 상기 두개의 내부공간으로 분리된 상기 플라스틱 쉴딩 커버(20)가 상기 인쇄회로기판(10)의 상부를 커버링하기 때문에, 상기 플래시 메모리 칩들(31)과 상기 컨트롤러(33) 및 각 종 수동소자들(34)은 서로 전기적 간섭을 최소화할 수 있다.Since the plastic shielding cover 20 separated by the two internal spaces covers the upper portion of the printed circuit board 10, the flash memory chips 31, the controller 33, (34) can minimize electrical interference with each other.

이와 같은 두개의 내부 공간으로 분리된 구조 또는 상기 공간 분리판(21)이 없는 상태의 구조를 가지는 상기 플라스틱 쉴딩 커버(20)가 내부를 보호함과 동시에 전자파 차폐 기능을 수행하기 위하여 접지 라인을 형성시키는 것이 바람직하다.The plastic shielding cover 20 having a structure separated from the two internal spaces or without the space dividing plate 21 protects the inside and forms a ground line to perform an electromagnetic wave shielding function .

따라서, 본 발명에 따른 상기 플라스틱 쉴딩 커버(20)는 도 4에 도시된 바와 같이, 상기 플라스틱 쉴딩 커버(20)의 내측면과 상기 인쇄회로기판(10)에 안착되는 안착면(23)에 전도성 물질로 코팅된다. 즉, 상기 플라스틱 쉴딩 커버(20)의 내측면과 안착면(23)에 전도성 코팅층(22)을 형성시킴으로써, 상기 플라스틱 쉴딩 커버(20)에 접지라인을 형성시킨다.4, the plastic shielding cover 20 according to the present invention has a conductive surface 23 on the inner side surface of the plastic shielding cover 20 and the seating surface 23 seated on the printed circuit board 10, Lt; / RTI > That is, the conductive coating layer 22 is formed on the inner surface and the seating surface 23 of the plastic shielding cover 20, thereby forming a ground line in the plastic shielding cover 20.

이와 같이, 상기 플라스틱 쉴딩 커버(20)의 내측면과 안착면(23)에 전도성 코팅층(22)을 형성함으로써, 솔리드 스테이트 드라이브의 내외부로 영향을 미치는 전자파를 차폐시킬 수 있고, 더 나아가 상기 플라스틱 쉴딩 커버(20)가 두개의 내부 공간을 가지는 구조인 경우에는, 상기 각 종 수동소자들(34)이 상기 플래시 메모리 칩들(31)에게 미치는 전자기적 영향을 차폐할 수 있다.By forming the conductive coating layer 22 on the inner surface and the seating surface 23 of the plastic shielding cover 20 as described above, it is possible to shield the electromagnetic waves influencing the inside and the outside of the solid state drive, In the case where the cover 20 has a structure having two internal spaces, it is possible to shield electromagnetic effects of the passive elements 34 on the flash memory chips 31.

상기 플라스틱 쉴딩 커버(20) 자체를 금속 물질로 형성하지 않고, 플라스틱 재질로 형성한 다음, 내측면과 안착면에만 전도성 물질로 코팅하여 전자파 차폐 기능을 수행함으로써, 전도성 금속 재질의 커버를 활용하는 것에 비하여 상대적으로 비용이 감소하는 장점이 있다.The plastic shielding cover 20 itself is not formed of a metal material but is formed of a plastic material and then coated with a conductive material only on the inner surface and the seating surface to perform an electromagnetic wave shielding function, The cost is relatively reduced.

상기 플라스틱 쉴딩 커버(20)에 형성된 전도성 코팅층에 바로 접지라인을 연결할 수도 있지만, 본 발명에서는 상기 인쇄회로기판(10) 내부에 형성된 쉴딩 라인(12)에 그라운드를 연결하고, 상기 쉴딩 라인(12)과 상기 플라스틱 쉴딩 커버(20)에 형성된 전도성 코팅층을 전기적으로 연결한다.In the present invention, the ground is connected to the shielding line 12 formed in the printed circuit board 10, and the shielding line 12 is connected to the conductive coating layer formed on the plastic shielding cover 20. However, And the conductive coating layer formed on the plastic shielding cover 20 are electrically connected.

구체적으로, 도 2에 도시된 바와 같이, 상기 인쇄회로기판(10)의 가장자리(상기 플라스틱 쉴딩 커버(20)의 안착면(23)이 접촉 안착되는 부분)에는 상기 플라스틱 쉴딩 커버(20)의 안착면(23)과 전기적으로 연결되는 한 쌍의 쉴딩 비아(11)가 형성된다.2, at the edge of the printed circuit board 10 (a portion where the seating surface 23 of the plastic shielding cover 20 is seated), there are provided seats of the plastic shielding cover 20 A pair of shielding vias 11 electrically connected to the surface 23 are formed.

그리고, 상기 인쇄회로기판(10)의 내부에는 상기 한 쌍의 쉴드 비아(11)를 전기적으로 연결하는 쉴딩 라인(12)이 형성됨으로써, 상기 플라스틱 쉴딩 커버(20)에 형성된 전도성 코팅층(22)과 쉴딩 비아(11) 그리고 상기 쉴딩 라인(12)을 전기적으로 연결하여 접지라인을 형성한다. 상기 쉴딩 라인(12)에 외부 전원의 접지를 연결하면 된다.A shielding line 12 for electrically connecting the pair of shield vias 11 is formed in the printed circuit board 10 so that the conductive coating layer 22 formed on the plastic shielding cover 20, The shielding via 11 and the shielding line 12 are electrically connected to each other to form a ground line. The grounding of the external power source may be connected to the shielding line 12.

상기 쉴딩 비아(11)는 상기 인쇄회로기판(10)의 양측 가장자리 부분에 각각 형성되어 한 쌍으로 구성하고, 각각의 쉴딩 비아(11)는 상기 쉴딩 라인(12)과 상기 플라스틱 쉴딩 커버(20)에 형성된 전도성 코팅층(22)을 전기적으로 연결하여 접지라인이 형성되도록 한다.The shielding vias 11 are formed on both side edges of the printed circuit board 10 so that the shielding vias 11 are connected to the shielding line 12 and the plastic shielding cover 20, The conductive coating layer 22 is electrically connected to form a ground line.

한편, 상기 인쇄회로기판(10)의 내부에 형성되는 상기 쉴딩 라인(12)은 상기 인쇄회로기판(10)의 내부 하측에 형성된다. 구체적으로, 상기 쉴딩 라인(12) 상측에 모든 전자 부품 및 신호선들이 형성되도록 함으로써, 전자파 차폐 기능이 최대화될 수 있도록 한다.On the other hand, the shielding line 12 formed inside the printed circuit board 10 is formed inside the printed circuit board 10. More specifically, all the electronic components and signal lines are formed on the shielding line 12, thereby maximizing the electromagnetic wave shielding function.

따라서, 상기 인쇄회로기판(10) 내부에 형성되는 수동소자 회로 신호선(13) 및 인터페이스 라인(14)은 상기 쉴딩 라인(12)의 상측에 형성된다. 결과적으로, 상기 수동소자 회로 신호선(13) 및 인터페이스 라인(14)가 외부로부터 전자파 영향을 받거나, 외부에 전자파 영향을 주는 것을 상기 쉴딩 라인(12)에 의하여 방지할 수 있다.Therefore, the passive element circuit signal line 13 and the interface line 14 formed in the printed circuit board 10 are formed on the shielding line 12. As a result, the shielding line 12 can prevent the passive element circuit signal line 13 and the interface line 14 from being affected by electromagnetic waves from the outside or externally influencing electromagnetic waves.

이상에서 설명한 본 발명에 따른 솔리드 스테이트 드라이브 구조는 종래와 같이 패키지화된 부품을 실장하는 형태가 아닌 실리콘 칩(플래시 메모리 팁)을 직접 인쇄회로기판에 실장하여 고속메모리 장치(SSD)의 기술적인 문제들(임피던스 설계 및 크로스토크 해결을 위한 회로 설계 등)을 해결할 수 있는 장점을 가진다.The above-described solid state drive structure according to the present invention is a structure in which a silicon chip (a flash memory chip) is mounted directly on a printed circuit board instead of mounting a packaged component as in the prior art, (Circuit design for impedance design and crosstalk resolution, etc.) can be solved.

또한 고속데이터 전송신호가 존재하는 플래시 메모리 칩들을 수직 적층하여 회로설계의 간소화, 제조공정의 간소화, 고속전송신호의 왜곡현상 감소의 장점을 가지며, 전도성 코팅층이 형성된 복합 플라스틱 재질의 플라스틱 쉴딩 커버를 이용하여 인쇄회로기판의 상부를 커버링함으로써, 솔리드 스테이트 드라이브의 제작 원가를 낮추고, 온도 및 습도 내충격성과 같은 신뢰성을 확보할 수 있는 장점을 가질 수 있다.In addition, it has advantages of simplifying the circuit design, simplifying the manufacturing process, and reducing the distortion of the high speed transmission signal by vertically stacking the flash memory chips in which the high speed data transmission signal exists, and using the plastic shielding cover of the conductive plastic layer formed with the conductive coating layer Thereby covering the upper portion of the printed circuit board, it is possible to lower the manufacturing cost of the solid state drive and secure reliability such as temperature and humidity impact resistance.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention as defined by the appended claims. Accordingly, the true scope of the present invention should be determined by the following claims.

10 : 인쇄회로기판 11 : 쉴딩 비아
12 : 쉴딩 라인 13 : 수동소자 회로 신호선
14 : 인터페이스 라인 20 : 플라스틱 쉴딩 커버
21 : 공간 분리판 22 : 전도성 코팅층
23 : 안착면 24a, 24b : 내부 공간
31 : 플래시 메모리 칩 32 : 유전체
33 : 컨트롤러 34 : 수동소자들
35 : 컨포멀 코팅층10: printed circuit board 11: shielding via
12: shielding line 13: passive element circuit signal line
14: Interface line 20: Plastic shielding cover
21: Space separation plate 22: Conductive coating layer
23: seat surface 24a, 24b: inner space
31: flash memory chip 32: dielectric
33: controller 34: passive elements
35: Conformal coating layer

Claims (4)

솔리드 스테이트 드라이브 구조에 있어서,
상부면 일측에 복수의 플래시 메모리 칩들이 적층 실장되고, 상부면 타측에 컨트롤러와 수동소자들이 실장되며, 상기 플래시 메모리 칩들과 상기 컨트롤러 및 수동소자들을 보호하기 위한 컨포멀 코팅층이 상부에 형성되는 인쇄회로기판;
상기 인쇄회로기판의 상부면 가장자리 부분에 안착되되, 상기 컨포멀 코팅층을 커버링하여 배치되는 플라스틱 쉴딩 커버를 포함하여 구성되는 것을 특징으로 하는 솔리드 스테이트 드라이브 구조.
In the solid state drive structure,
A plurality of flash memory chips are stacked and mounted on one side of the upper surface, a controller and passive elements are mounted on the other side of the upper surface, and a printed circuit in which a conformal coating layer for protecting the flash memory chips, Board;
And a plastic shielding cover which is seated on an edge of an upper surface of the printed circuit board and which is disposed to cover the conformal coating layer.
청구항 1에 있어서,
상기 플라스틱 쉴딩 커버는 하부면이 개방되는 구조이되, 두개의 내부 공간으로 분할되어 있고, 상기 두개의 내부 공간 중, 일측의 내부 공간은 상기 적층 실장되는 복수의 플래시 메모리 칩들을 커버링하고, 타측의 내부 공간은 상기 컨트롤러와 수동소자들을 커버링하도록 배치되는 것을 특징으로 하는 솔리드 스테이트 드라이브 구조.
The method according to claim 1,
Wherein the plastic shielding cover has a structure in which a lower surface is opened and is divided into two internal spaces, one of the two internal spaces covers a plurality of flash memory chips to be stacked and mounted, Wherein the space is arranged to cover the controller and the passive elements.
청구항 1 또는 청구항 2에 있어서,
상기 플라스틱 쉴딩 커버의 내측면과 상기 인쇄회로기판에 안착되는 안착면에는 전도성 물질로 코팅되는 것을 특징으로 하는 솔리드 스테이트 드라이브 구조.
The method according to claim 1 or 2,
Wherein the inner surface of the plastic shielding cover and the seating surface seated on the printed circuit board are coated with a conductive material.
청구항 3에 있어서,
상기 인쇄회로기판의 가장자리에는 상기 플라스틱 쉴딩 커버의 안착면과 전기적으로 연결되는 한 쌍의 쉴딩 비아가 형성되고, 상기 인쇄회로기판의 내부에는 상기 한 쌍의 쉴드 비아를 전기적으로 연결하는 쉴딩 라인이 형성되는 것을 특징으로 하는 솔리드 스테이트 드라이브 구조.
The method of claim 3,
A pair of shielding vias electrically connected to a seating surface of the plastic shielding cover is formed at an edge of the printed circuit board, and a shielding line for electrically connecting the pair of shielding vias is formed inside the printed circuit board Wherein the solid state drive structure is a solid state drive structure.
KR20130032146A 2013-03-26 2013-03-26 solid state drive KR101478721B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130032146A KR101478721B1 (en) 2013-03-26 2013-03-26 solid state drive

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130032146A KR101478721B1 (en) 2013-03-26 2013-03-26 solid state drive

Publications (2)

Publication Number Publication Date
KR20140117135A true KR20140117135A (en) 2014-10-07
KR101478721B1 KR101478721B1 (en) 2015-01-02

Family

ID=51990588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130032146A KR101478721B1 (en) 2013-03-26 2013-03-26 solid state drive

Country Status (1)

Country Link
KR (1) KR101478721B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847319B2 (en) 2015-07-24 2017-12-19 Samsung Electronics Co., Ltd. Solid state drive package and data storage system including the same
CN113707202A (en) * 2021-08-30 2021-11-26 中科美嘉半导体(北京)有限公司 Solid state disk structure
CN114188312A (en) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 Package shielding structure and manufacturing method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101961316B1 (en) 2018-05-16 2019-03-25 썬시스템(주) Electromagnetic shielding structure of solid state drive
KR102553021B1 (en) 2018-12-18 2023-07-07 삼성전자주식회사 Housing for receiving electronic devices and electronic system having the same
KR102460079B1 (en) 2021-04-01 2022-10-28 (주)메가일렉트로닉스 Media Server Module in Solid State Drive

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851048B1 (en) 2007-03-02 2008-08-12 하나 마이크론(주) Usb memory package and the method for production the same
KR101431157B1 (en) * 2010-06-10 2014-08-18 에스티에스반도체통신 주식회사 Solid state drive

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847319B2 (en) 2015-07-24 2017-12-19 Samsung Electronics Co., Ltd. Solid state drive package and data storage system including the same
CN113707202A (en) * 2021-08-30 2021-11-26 中科美嘉半导体(北京)有限公司 Solid state disk structure
CN114188312A (en) * 2022-02-17 2022-03-15 甬矽电子(宁波)股份有限公司 Package shielding structure and manufacturing method thereof
CN114188312B (en) * 2022-02-17 2022-07-08 甬矽电子(宁波)股份有限公司 Package shielding structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR101478721B1 (en) 2015-01-02

Similar Documents

Publication Publication Date Title
KR101478721B1 (en) solid state drive
US11705444B2 (en) Semiconductor memory system
US7537962B2 (en) Method of fabricating a shielded stacked integrated circuit package system
US8921993B2 (en) Semiconductor package having EMI shielding function and heat dissipation function
KR101961316B1 (en) Electromagnetic shielding structure of solid state drive
US20080012097A1 (en) Semiconductor device and wireless device using the semiconductor device
KR100835061B1 (en) A semiconductor chip package
US7667979B2 (en) Protective circuit board for battery pack
KR20180000668A (en) Solid State Drive
EP2849227B1 (en) Chip package and packaging method
US9780047B1 (en) Semiconductor package
KR20130105151A (en) Sip module having electromagnetic wave shielding function
JP6438183B2 (en) module
US20140305686A1 (en) Multilayer wiring substrate and module including same
TWI484616B (en) Package module with emi shielding
JP6102770B2 (en) High frequency module
EP3270412B1 (en) Integrated circuit apparatus
US20150216034A1 (en) Multilayer wiring board
US20230230951A1 (en) Circuit module
KR20110029541A (en) Semiconductor package device for shielding electromagnetic waves
KR20090026612A (en) Semiconductor package
KR102460079B1 (en) Media Server Module in Solid State Drive
JP2006294769A (en) Multilayer printed circuit board
US20150181708A1 (en) Semiconductor package module
JP2005050868A (en) Electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee