KR20140115951A - Power supply deivce and power supply deivce for arc machining - Google Patents

Power supply deivce and power supply deivce for arc machining Download PDF

Info

Publication number
KR20140115951A
KR20140115951A KR1020140021213A KR20140021213A KR20140115951A KR 20140115951 A KR20140115951 A KR 20140115951A KR 1020140021213 A KR1020140021213 A KR 1020140021213A KR 20140021213 A KR20140021213 A KR 20140021213A KR 20140115951 A KR20140115951 A KR 20140115951A
Authority
KR
South Korea
Prior art keywords
control
power
power supply
output
pdm
Prior art date
Application number
KR1020140021213A
Other languages
Korean (ko)
Other versions
KR102132036B1 (en
Inventor
히사유끼 스기무라
Original Assignee
가부시키가이샤 다이헨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 다이헨 filed Critical 가부시키가이샤 다이헨
Publication of KR20140115951A publication Critical patent/KR20140115951A/en
Application granted granted Critical
Publication of KR102132036B1 publication Critical patent/KR102132036B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Abstract

An objective of the present invention is to provide a power supply (power supply for arc machining) for a phase shift modulation (PSM) control, in which a phase difference between a pair of control pulse signals is increased so that an operation requiring low power, in which a difference between on-times of a pair of switching devices is increased, may be improved. A control circuit (20) of a power supply (11) performs the PSM control by which phase differences (α) between the control pulse signals (S1, S2) for a pair of switching devices (TR1, TR2) and between the control pulse signals (S3, S4) for a pair of switching devices (TR3, TR4) are controlled when power is transferred while a higher power than a predetermined requested power is output, and switches from the PSM control to a pulse density modulation (PDM) control when power is transferred while a lower power than the predetermined requested power is output is output.

Description

전원 장치 및 아크 가공용 전원 장치{POWER SUPPLY DEIVCE AND POWER SUPPLY DEIVCE FOR ARC MACHINING}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a power supply device,

본 발명은 전원 장치의 출력 전력의 생성 과정에 있어서, 직류 전력으로부터 고주파 교류 전력으로의 전력 변환을 행하는 인버터 회로를 구비하는 전원 장치 및 아크 가공용 전원 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply apparatus including an inverter circuit for performing power conversion from direct current power to high frequency alternating current power in an output power generation process of a power supply apparatus and a power supply apparatus for arc processing.

인버터 회로를 구비하는 전원 장치로서, 예를 들어 특허문헌 1에 개시된 아크 가공용 전원 장치가 알려져 있다. 특허문헌 1의 전원 장치는, 입력되는 상용 교류 전력을 정류 회로에서 직류 전력으로 변환하고, 변환한 직류 전력을 하프 브리지형 인버터 회로의 스위칭 동작에 의해 고주파 교류 전력으로 변환하고, 변환한 고주파 교류 전력을 트랜스를 통해 2차측에 공급하고, 상기 2차측에 있어서 아크 용접 등의 아크 가공에 적합한 직류 출력 전력으로 변환하는 구성으로 되어 있다. 출력 전력을 조정하기 위해서는, 인버터 회로의 스위칭 동작을 제어함으로써 행해진다.As a power supply device having an inverter circuit, for example, an arc power supply power supply device disclosed in Patent Document 1 is known. The power supply device of Patent Document 1 converts input commercial AC power into DC power from a rectifying circuit, converts the converted DC power into high frequency AC power by a switching operation of a half bridge inverter circuit, converts the converted high frequency AC power Is supplied to the secondary side through a transformer and is converted into DC output power suitable for arc processing such as arc welding in the secondary side. The output power is adjusted by controlling the switching operation of the inverter circuit.

인버터 회로의 스위칭 제어의 하나로, 예를 들어 특허문헌 2에 개시되어 있는 위상 시프트 제어(PSM 제어)가 있다. 또한, 특허문헌 2의 인버터 회로는, 풀브릿지형의 것이 사용되고 있다. 그리고, 그때마다에 있어서 출력 전력을 크게 하는 경우에는, 인버터 회로의 쌍을 이루는 스위칭 소자의 동시 온 기간을 길게 하는 것이 행해지고, 스위칭 소자에 출력하는 제어 펄스 신호의 위상차(위상 시프트 각)가 작게 설정된다. 이에 대해, 출력 전력을 작게 하는 경우에는, 인버터 회로의 쌍을 이루는 스위칭 소자의 동시 온 기간을 짧게 하는 것이 행해지고, 스위칭 소자에 출력하는 제어 펄스 신호의 위상차(위상 시프트 각)가 크게 설정된다. PSM 제어에 있어서는, 인버터 회로의 스위칭 소자에 출력하는 제어 펄스 신호의 온 펄스 폭을 충분히 광폭(예를 들어, 최대폭)으로 설정할 수 있으므로, 스위칭 소자가 잘못 온 하는 것을 방지할 수 있어, 출력 불안정, 트랜스 편자(偏磁) 등의 발생 방지를 도모할 수 있다.As one example of the switching control of the inverter circuit, there is a phase shift control (PSM control) disclosed in, for example, Patent Document 2. [ In addition, a full bridge type inverter circuit of Patent Document 2 is used. When the output power is increased each time, the simultaneous turn-on period of the pair of switching elements constituting the pair of inverter circuits is made long, and the phase difference (phase shift angle) of the control pulse signal output to the switching element is set to be small do. On the other hand, when the output power is reduced, the simultaneous turn-on period of the switching elements forming the pair of inverter circuits is shortened, and the phase difference (phase shift angle) of the control pulse signal output to the switching element is set to be large. In the PSM control, the ON pulse width of the control pulse signal to be output to the switching element of the inverter circuit can be set to a sufficiently wide width (for example, the maximum width), thereby preventing the switching element from erroneously turning on, It is possible to prevent occurrence of transverse magnetic polarizations and the like.

그런데, 특허문헌 1의 하프 브리지형 인버터 회로에 있어서는, 상부 아암 및 하부 아암의 각 스위칭 소자(제1, 제2 스위칭 소자)의 각각에 직렬 접속되고 전력 전달에 있어서 쌍으로 동작하는 스위칭 소자(제1, 제2 전력 개폐용 스위칭 소자)가 구비되어 있다. 그로 인해, 전력 전달에 있어서 쌍으로 동작하는 스위칭 소자에 대해 특허문헌 2와 같은 PSM 제어를 행하면, 하프 브리지형 인버터 회로를 사용하는 전원 장치이면서도, PSM 제어에 의한 출력 조정을 행하는 것이 가능하다.In the half bridge type inverter circuit disclosed in Patent Document 1, the switching elements (first and second switching elements) connected in series to each of the switching elements (first and second switching elements) of the upper arm and the lower arm, 1, a second power switching switching element). Therefore, when the PSM control as in Patent Document 2 is performed for a switching element that operates in pairs in power transmission, it is possible to perform output adjustment by PSM control while being a power supply apparatus using a half bridge inverter circuit.

일본 특허 공개 제2005-279774호 공보Japanese Patent Application Laid-Open No. 2005-279774 일본 특허 공개 제2006-280120호 공보Japanese Patent Application Laid-Open No. 2006-280120

그러나, 저출력 요구 시의 쌍의 제어 펄스 신호의 위상차가 더욱 커서, 쌍의 스위칭 소자의 온 기간의 어긋남이 더욱 커지는 조건에서는, 전력 전달에 기여하지 않는 순환 전류가 크고, 그 손실도 커진다. 또한, PSM 제어는, 쌍의 스위칭 소자의 온 기간을 어긋나게 하는 제어인 점에서, 위상차를 크게 하였을 때에 중성점 전위가 불안정해지기 때문에 트랜스 전류가 한쪽의 극성에 치우쳐 트랜스가 편자를 일으키는 경우가 있다. 특히 트랜스의 편자나 순환 전류의 증대 등의 문제는, 위상차가 클수록 현저해진다.However, under the condition that the phase difference of the pair of control pulse signals at the time of the low output power demand is larger, and the deviation of the ON period of the pair of switching elements becomes larger, the circulating current not contributing to the power transmission is large and the loss becomes large. In addition, since the PSM control is a control for shifting the ON period of the pair of switching elements, when the phase difference is increased, the neutral point potential becomes unstable, so that the transcurrent is biased to one polarity and the transformer may cause the horn. Particularly, problems such as an increase in the number of a winding of a transformer and an increase in a circulating current become more significant as the phase difference becomes larger.

본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 그 목적은, 위상 시프트 제어(PSM 제어)에 있어서, 특히 쌍의 제어 펄스 신호의 위상차가 커서 쌍의 스위칭 소자의 온 기간의 어긋남이 커지는 저출력 요구 시의 동작 개선을 도모할 수 있는 전원 장치 및 아크 가공용 전원 장치를 제공하는 것에 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems, and an object of the present invention is to provide a low-power-consumption control apparatus and a control method thereof, And to provide a power supply apparatus and an arc power supply power supply apparatus capable of improving operation of the power supply apparatus.

상기 과제를 해결하는 전원 장치는, 전원 장치의 출력 전력의 생성 과정에 있어서 직류 전력으로부터 고주파 교류 전력으로의 전력 변환을 행하는 인버터 회로를 구비하는 전원 장치에 있어서, 상부 아암 및 하부 아암에 스위칭 소자를 구비함과 함께, 각 아암의 스위칭 소자의 각각에 직렬 접속되고 전력 전달에 있어서 쌍으로 동작하는 스위칭 소자를 더 구비하여 이루어지는 하프 브리지형 인버터 회로와, 상기 인버터 회로의 각 스위칭 소자에 제어 펄스 신호를 출력하여 각 스위칭 소자의 온 오프 동작을 제어하고, 전원 장치의 출력 전력을 제어하는 제어 회로를 구비한 전원 장치로서, 상기 제어 회로는, 전력 전달에 있어서 쌍을 이루는 상기 스위칭 소자의 제어 펄스 신호의 위상차를 조정하는 PSM 제어와, 상기 제어 펄스 신호의 온 펄스의 밀도를 조정하는 PDM 제어가 실시 가능하게 구성되고, 상기 제어 회로의 제어에 있어서, 소정 출력 요구보다 고출력측에서는 상기 PSM 제어를 행하게 하고, 소정 출력 요구보다도 저출력측에서는 상기 PDM 제어로 절환하는 제어 절환부를 구비하였다.A power supply device for solving the above problems is a power supply device including an inverter circuit for performing power conversion from direct current power to high frequency alternating current power in the process of generating output power of a power supply device, A half bridge type inverter circuit which is connected in series to each of the switching elements of each arm and which operates in pairs in power transmission, and a half bridge type inverter circuit in which a control pulse signal is applied to each switching element of the inverter circuit And a control circuit for controlling the on / off operation of each switching element and controlling the output power of the power supply device, wherein the control circuit controls the switching elements to be turned on in response to the control pulse signal of the pair of switching elements A PSM control for adjusting the phase difference, and a control circuit for controlling the density of the on- In the control of the control circuit is configured to set the PDM control to be carried out, high-output side than the predetermined output request, and perform the PSM control, than the predetermined low power output demand side was comprising a control switch for switching to the PDM control.

이 구성에 의하면, 소정 출력 요구보다 고출력측에서는, 전력 전달에 있어서 쌍을 이루는 스위칭 소자의 제어 펄스 신호의 위상차를 조정하는 PSM 제어가 행해지고, 소정 출력 요구보다도 저출력측이 되면, 제어 펄스 신호의 온 펄스의 밀도를 조정하는 PDM 제어로 절환된다. 즉, 저출력 요구 시에 PSM 제어를 실시하면, 쌍의 제어 펄스 신호의 위상차가 커서 쌍의 스위칭 소자의 온 기간의 어긋남이 커지고, 회로 내에 발생하는 순환 전류가 증대한다고 하는 문제나, 인버터 회로의 후단에 트랜스를 구비하는 구성의 경우에서는 트랜스의 편자의 문제의 발생이 우려되기 때문에, 이 저출력 요구 시에 있어서는 제어 펄스 신호의 온 펄스를 적절히 씨닝(thinning)하여 스위칭 소자(인버터 회로)의 동작을 정지하는 PDM 제어로 절환함으로써, 앞선 문제를 해소하면서 저출력 요구에 따르는 것이 가능하게 된다.According to this configuration, the PSM control for adjusting the phase difference of the control pulse signal of the pair of switching elements in the power transmission is performed on the higher output side than the predetermined output request, and when the output signal is lower than the predetermined output request, Is switched to the PDM control for adjusting the density of the PDM. In other words, when the PSM control is performed at the time of a low output request, the phase difference of the pair of control pulse signals is large, so that the deviation of the ON period of the switching elements of the pair becomes large and the circulating current generated in the circuit increases. In the case of a configuration including a transformer, it is feared that a problem of a coil of a transformer may occur. Therefore, when the low output is requested, the ON pulse of the control pulse signal is appropriately thinned to stop the operation of the switching element The PDM control is switched to the PDM control. Thus, it is possible to meet the low output requirement while solving the above problems.

또한, 상기 전원 장치에 있어서, 상기 제어 절환부는, 상기 제어 펄스 신호의 위상차가 제로로부터 소정값으로 될 때까지 상기 PSM 제어를 행하게 하고, 그 이하의 저출력 요구 시에는 상기 제어 펄스 신호의 위상차를 상기 소정값에서 고정으로 하면서 온 펄스의 밀도를 조정하는 상기 PDM 제어로 절환하도록 하는 것이 바람직하다.In the power supply unit, the control switching unit causes the PSM control to be performed until the phase difference of the control pulse signal becomes zero from a predetermined value, and when the lower output is requested, It is preferable to switch to the PDM control for adjusting the density of the on-pulse while keeping the fixed value at a predetermined value.

이 구성에 의하면, PSM 제어와 PDM 제어의 절환 시에 제어 펄스 신호의 위상차가 소정값으로서 계승되도록 한 것에 의해, 제어의 절환 시의 출력 과도 변화를 작게 할 수 있어, 출력 안정화에 기여할 수 있다.According to this configuration, since the phase difference of the control pulse signal is inherited as a predetermined value at the time of switching between the PSM control and the PDM control, the change in the output transient at the time of switching the control can be reduced, and the output can be stabilized.

또한, 상기 전원 장치에 있어서, 상기 PDM 제어는, 상기 제어 펄스 신호의 일정 주기분을 PDM 제어 주기로 하고, 그 PDM 제어 주기 중 어느 하나의 온 펄스를 씨닝하여 온 펄스의 밀도를 조정하도록 하는 것이 바람직하다.In the power supply apparatus, it is preferable that the PDM control is performed such that a certain period of the control pulse signal is set as a PDM control period, and the density of the on-pulse is adjusted by thinning any one of the on- Do.

이 구성에 의하면, PDM 제어에 있어서, 제어 펄스 신호의 일정 주기분이 PDM 제어 주기로 되고, 그 PDM 제어 주기 중 어느 하나의 온 펄스가 씨닝되어 온 펄스의 밀도의 조정이 행해진다. 즉, 이 PDM 제어는, PDM 제어 주기가 항상 제어 펄스 신호의 일정 주기분에서 행해지므로, 제어의 간략화에 기여할 수 있다.According to this configuration, in the PDM control, the period of the control pulse signal becomes the PDM control period, and the density of the pulse on which any one of the ON-pulses during the PDM control period is thinned is adjusted. In other words, this PDM control can contribute to simplification of control since the PDM control cycle is always performed at a constant cycle of the control pulse signal.

또한, 상기 전원 장치에 있어서, 상기 PDM 제어는, 상기 PDM 제어 주기의 후단측으로부터 온 펄스를 순서대로 씨닝하여 온 펄스의 밀도를 조정하도록 하는 것이 바람직하다.In the power supply device, it is preferable that the PDM control adjusts the density of the on-pulse by sequentially thinning the pulses from the rear end side of the PDM control period.

이 구성에 의하면, PDM 제어에 있어서, PDM 제어 주기의 후단측으로부터 온 펄스가 순서대로 씨닝되어 온 펄스의 밀도가 조정된다. 즉, PDM 제어 주기의 후단측으로부터 단순하게 온 펄스가 씨닝되기 때문에, 이 점에서도 제어의 간략화에 기여할 수 있다.According to this configuration, in the PDM control, the density of the pulses on which pulses from the rear end side of the PDM control cycle are sequentially thinned is adjusted. That is, since the on-pulse is simply thinned from the rear end side of the PDM control cycle, the control can be simplified also from this point.

또한, 상기 전원 장치를, 아크 가공용의 직류 출력 전력을 생성하는 아크 가공용 전원 장치에 적용하는 것이 바람직하다.It is also preferable that the power supply device is applied to a power supply for arc processing that generates DC output power for arc processing.

이 구성에 의하면, 아크 가공용 전원 장치에 있어서, PSM 제어의 실시시에 특히 쌍의 제어 펄스 신호의 위상차가 커서 쌍의 스위칭 소자의 온 기간의 어긋남이 커지는 저출력 요구 시의 동작 개선을 도모하는 것이 가능하게 된다.According to this configuration, in the power supply for arc machining, it is possible to improve the operation at the time of the request of the low output power, in which the phase difference of the pair of control pulse signals is large in the PSM control, .

본 발명의 전원 장치 및 아크 가공용 전원 장치에 의하면, 위상 시프트 제어(PSM 제어)에 있어서, 특히 쌍의 제어 펄스 신호의 위상차가 커서 쌍의 스위칭 소자의 온 기간의 어긋남이 커지는 저출력 요구 시의 동작 개선을 도모할 수 있다.According to the power supply device and the arc power source power supply device of the present invention, in the phase shift control (PSM control), particularly in the case of a low output power demand improvement in which the phase difference of the pair of control pulse signals is large, .

도 1은 일 실시 형태에 있어서의 아크 용접용 전원 장치를 도시하는 회로도.
도 2는 고출력 요구 시의 PSM 제어에 따른 전원 장치 각 부분의 파형도.
도 3은 중출력 요구 시에 있어서의 PSM-PDM 임계시의 전원 장치 각 부분의 파형도.
도 4는 저출력 요구 시의 PDM 제어에 따른 전원 장치 각 부분의 파형도.1 is a circuit diagram showing a power supply device for arc welding according to an embodiment;
2 is a waveform diagram of each portion of the power supply apparatus according to the PSM control when a high output is requested;
Fig. 3 is a waveform diagram of each portion of the power supply device at the time of the PSM-PDM criticality at the middle output request. Fig.
4 is a waveform diagram of each part of a power supply device according to PDM control when a low output is requested;

이하, 전원 장치로서의 아크 용접용 전원 장치의 일 실시 형태에 대해 설명한다.Hereinafter, an embodiment of a power supply device for arc welding as a power supply device will be described.

도 1에 도시한 바와 같이, 아크 용접기(10)는 이것에 사용하는 아크 용접용 전원 장치(11)의 플러스측의 출력 단자(o1)에 용접 토치(TH)의 전극(WE)을 접속하고, 마이너스측의 출력 단자(o2)에 용접 대상(모재)(M)을 접속하여, 전원 장치(11)에서 생성한 직류 출력 전력에 기초하여 전극(WE)의 선단에서 아크를 발생시키고, 용접 대상(M)의 아크 용접을 행하는 것이다. 아크 용접기(10)는, 예를 들어 소모 전극식의 아크 용접기이며, 전극(WE)으로서 사용하는 와이어 전극이 아크에 의해 소모되므로, 상기 전극(WE)을 그 소모에 따라 송급(送給)하는 송급 장치(도시 생략)를 사용한다.1, an arc welder 10 connects an electrode WE of a welding torch TH to a positive output terminal o1 of an arc welding power supply device 11 used for the arc welding machine 10, The welding target (base material) M is connected to the minus side output terminal o2 to generate an arc at the tip of the electrode WE based on the DC output power generated by the power source device 11, M). The arc welder 10 is, for example, a consumable electrode type arc welding machine. Since the wire electrode used as the electrode WE is consumed by the arc, the electrode WE is fed (fed) A feeder (not shown) is used.

아크 용접용 전원 장치(11)는 입력 변환 회로(12), 인버터 회로(13), 트랜스(INT) 및 출력 변환 회로(14)를 구비하고, 입력되는 상용 교류 전력으로부터 아크 용접에 적합한 직류 출력 전력을 생성한다.The arc welding power supply device 11 is provided with an input conversion circuit 12, an inverter circuit 13, a transformer INT and an output conversion circuit 14 and receives DC output power .

입력 변환 회로(12)는 다이오드 브리지 회로로 이루어지는 1차측 정류 회로(DRa)와, 상기 정류 회로(DRa)의 출력 단자간에 직렬 접속되는 평활 캐패시터(C1, C2)를 구비하고, 3상의 상용 교류 전력을 직류 전력으로 변환한다. 직류 입력 전력은, 후단의 인버터 회로(13)에 공급된다.The input conversion circuit 12 includes a primary side rectification circuit DRa formed of a diode bridge circuit and smoothing capacitors C1 and C2 connected in series between the output terminal of the rectification circuit DRa and a three- To DC power. The DC input power is supplied to the inverter circuit 13 in the subsequent stage.

인버터 회로(13)는 IGBT 등의 반도체 스위칭 소자로 이루어지는 제1∼제4 스위칭 소자(TR1∼TR4)와, 각 스위칭 소자(TR1∼TR4)에 부수되는 다이오드(DR1∼DR4)와, 이들과는 별도로 클램프 다이오드(Dc1, Dc2)와 스너버 캐패시터(Cs1, Cs2)를 구비하고 있다.The inverter circuit 13 includes first to fourth switching elements TR1 to TR4 which are semiconductor switching elements such as IGBTs and diodes DR1 to DR4 attached to the respective switching elements TR1 to TR4, Clamp diodes Dc1 and Dc2 and snubber capacitors Cs1 and Cs2 are separately provided.

인버터 회로(13)는 하프 브리지형 인버터로 구성되는 것이며, 한쪽의 상부 아암에 제2 스위칭 소자(TR2)가 구비되고, 하부 아암에 제3 스위칭 소자(TR3)가 구비되어 있다. 제2 및 제3 스위칭 소자(TR2, TR3)에는 각각 다이오드(DR2, DR3)가 역접속되어 있다. 또한, 제2 및 제3 스위칭 소자(TR2, TR3)와는 병렬을 이루는 다른 한쪽의 상부 아암에는 다이오드(Dc1)가 구비되고, 하부 아암에는 다이오드(Dc2)가 구비되어 있다. 이 직렬 접속의 다이오드(Dc1, Dc2)[스위칭 소자(TR2, TR3)]에는 또한 캐패시터(Cs1, Cs2)가 각각 병렬 접속되어 있다.The inverter circuit 13 is constituted by a half bridge type inverter, and the second switching element TR2 is provided on one of the upper arms and the third switching element TR3 is provided on the lower arm. The diodes DR2 and DR3 are connected to the second and third switching elements TR2 and TR3, respectively. A diode Dc1 is provided on the upper arm and a diode Dc2 is provided on the other arm in parallel with the second and third switching elements TR2 and TR3. The diodes Dc1 and Dc2 (switching elements TR2 and TR3) of this series connection are also connected in parallel with capacitors Cs1 and Cs2, respectively.

제2 스위칭 소자(TR2)와 정류 회로(DRa)의 플러스측 출력 단자와의 사이에는 제1 스위칭 소자(TR1)가 구비되고, 상기 스위칭 소자(TR1)는 제2 스위칭 소자(TR2)와 쌍으로 동작한다. 또한, 제3 스위칭 소자(TR3)와 정류 회로(DRa)의 마이너스측 출력 단자와의 사이에는 제4 스위칭 소자(TR4)가 구비되고, 상기 스위칭 소자(TR4)는 제3 스위칭 소자(TR3)와 쌍으로 동작한다. 제1 및 제4 스위칭 소자(TR1, TR4)에는 각각 다이오드(DR1, DR4)가 역접속되어 있다. 이와 관련하여, 캐패시터(Cs1, Cs2)는, 스위칭 소자(TR1, TR4)의 온 오프시의 전위차를 해소하기 위해 충방전 동작하고, 스위칭 소자(TR1, TR4)를 제로 전압에서 스위칭 동작시키는 소위 소프트 스위칭 동작을 행하게 하기 위해 설치되어 있다.A first switching device TR1 is provided between the second switching device TR2 and the positive side output terminal of the rectifying circuit DRa and the switching device TR1 is paired with the second switching device TR2 . The fourth switching device TR4 is provided between the third switching device TR3 and the negative side output terminal of the rectifying circuit DRa and the switching device TR4 is connected to the third switching device TR3 Lt; / RTI > Diodes DR1 and DR4 are connected to the first and fourth switching elements TR1 and TR4, respectively, in reverse. In this connection, the capacitors Cs1 and Cs2 are charged and discharged in order to solve the potential difference when the switching elements TR1 and TR4 are turned on and off, and the switching elements TR1 and TR4 are switched to zero voltage, So as to perform a switching operation.

제2 및 제3 스위칭 소자(TR2, TR3) 사이는 인버터 회로(13)의 출력 단자(a)이며, 다이오드(Dc1, Dc2) 사이는 인버터 회로(13)의 출력 단자(b)이다. 출력 단자(a)는 트랜스(INT)의 1차측 코일(L1)의 일단부측과 접속되고, 출력 단자(b)는 트랜스(INT)의 1차측 코일(L1)의 일단부측과 접속됨과 함께 평활 캐패시터(C1, C2) 사이와도 접속되어 있다.The output terminal a of the inverter circuit 13 is between the second and third switching devices TR2 and TR3 and the output terminal b of the inverter circuit 13 is between the diodes Dc1 and Dc2. The output terminal a is connected to one end side of the primary coil L1 of the transformer INT and the output terminal b is connected to one end of the primary coil L1 of the transformer INT, (C1, C2).

그리고, 인버터 회로(13)는 제1 및 제2 스위칭 소자(TR1, TR2)와, 제3 및 제4 스위칭 소자(TR3, TR4)가 교대로 스위칭 동작함으로써, 평활 캐패시터(C1, C2)의 충전 전력을 교대로 사용하여 고주파 교류 전력을 생성하고, 트랜스(INT)의 1차측 코일(L1)에 공급한다. 이들 스위칭 소자(TR1∼TR4)의 스위칭 동작은, 제어 회로(20)로부터 입력되는 제어 펄스 신호(S1∼S4)에 기초하여 행해진다.The inverter circuit 13 is configured such that the first and second switching elements TR1 and TR2 and the third and fourth switching elements TR3 and TR4 alternately perform switching operations to charge the smoothing capacitors C1 and C2 Power is alternately used to generate high-frequency alternating-current power and supplies it to the primary coil L1 of the transformer INT. The switching operation of these switching elements TR1 to TR4 is performed based on the control pulse signals S1 to S4 input from the control circuit 20. [

트랜스(INT)의 2차측에서는, 인버터 회로(13)에서 생성된 고주파 교류 전력이 소정 전압으로 변환되고, 2차측 코일(L2)로부터 출력된다. 2차측 코일(L2)에는, 출력 변환 회로(14)가 접속된다.On the secondary side of the transformer INT, the high-frequency alternating-current power generated by the inverter circuit 13 is converted to a predetermined voltage, and is output from the secondary coil L2. An output conversion circuit 14 is connected to the secondary coil L2.

출력 변환 회로(14)는 2차측 정류 회로(DRb)와, 직류 리액터(DCL)를 구비하고 있다. 2차측 정류 회로(DRb)는, 한 쌍의 다이오드(Ds1, Ds2)를 사용한 전파 정류 회로로 이루어지고, 각 다이오드(Ds1, Ds2)의 애노드가 2차측 코일(L2)의 양측 단자에 각각 접속되고, 각 다이오드(Ds1, Ds2)의 캐소드는 모두 직류 리액터(DCL)의 일단부에 접속되어 있다. 직류 리액터(DCL)의 타단부는, 전원 장치(11)의 플러스측의 출력 단자(o1)에 접속되어 있다. 전원 장치(11)의 마이너스측의 출력 단자(o2)는, 2차측 코일(L2)의 중간 단자와 접속되어 있다. 이와 같은 출력 변환 회로(14)는 트랜스(INT)의 2차측 코일(L2)로부터의 고주파 교류 전력을 아크 용접용의 직류 출력 전력으로 변환하고, 출력 단자(o1, o2)로부터 출력한다.The output conversion circuit 14 includes a secondary rectifier circuit DRb and a DC reactor DCL. The secondary rectifier circuit DRb is constituted by a full-wave rectification circuit using a pair of diodes Ds1 and Ds2 and the anodes of the diodes Ds1 and Ds2 are connected to both terminals of the secondary coil L2 , And the cathodes of the diodes Ds1 and Ds2 are all connected to one end of the DC reactor DCL. The other end of the DC reactor DCL is connected to the output terminal o1 on the positive side of the power supply device 11. [ The minus-side output terminal o2 of the power supply device 11 is connected to the intermediate terminal of the secondary coil L2. The output conversion circuit 14 converts the high frequency AC power from the secondary coil L2 of the transformer INT into DC output power for arc welding and outputs it from the output terminals o1 and o2.

전원 장치(11)에는, CPU 등을 포함하는 제어 회로(20)가 구비되어 있다. 제어 회로(20)에는, 전원 장치(11)의 출력측 전원선 상에 설치한 전류 검출기(21)로부터 출력 전류(Io)에 대응하는 검출 신호(Id)와, 사용자 등에 의해 조작 가능한 출력 전류 설정기(22)로부터 출력 전류 목표값에 대응하는 설정 신호(Ir)가 각각 입력되어 있다. 제어 회로(20)는 입력된 검출 신호(Id) 및 설정 신호(Ir)로부터 얻어지는 출력 전류(Io)의 실제값 및 그 목표값 등을 포함하는 각종 파라미터에 기초하여, 그때마다 적절한 출력을 행하기 위한 내부 연산을 행하고 있다. 그리고, 제어 회로(20)는 그 내부 연산에 기초하여 인버터 회로(13)의 스위칭 소자(TR1∼TR4)에 대해 스위칭 제어를 실시한다.The power supply device 11 is provided with a control circuit 20 including a CPU and the like. The control circuit 20 is supplied with a detection signal Id corresponding to the output current Io from the current detector 21 provided on the output side power line of the power source device 11, And the setting signal Ir corresponding to the output current target value is input from the output terminal 22. The control circuit 20 performs appropriate output every time based on various parameters including the actual value of the output current Io obtained from the input detection signal Id and the setting signal Ir and the target value thereof Internal operations are performed. Then, the control circuit 20 performs switching control on the switching elements TR1 to TR4 of the inverter circuit 13 based on the internal calculation.

본 실시 형태의 스위칭 제어로서는, 고∼중출력 요구 시에 있어서는 위상 시프트 제어(PSM 제어)가 사용되고, 저출력 요구 시에 있어서는 펄스 밀도 변조 제어(PDM 제어)가 사용되고, PSM 제어와 PDM 제어가 적절히 절환된다. 제어의 절환에 대해 본 실시 형태에서는, 우선 제어 회로(20)의 위상차 설정부(20a)에서, 출력 전류(Io)의 실제값 및 목표값 등에 기초하여 그때마다 적절한 제어 펄스 신호(S1, S2) 사이[제어 펄스 신호(S3, S4) 사이]의 위상차(α)(도 3 등 참조)가 산출되고, 계속해서 그 위상차(α)의 산출값에 기초하여 제어 절환부(20b)에서 PSM 제어나 PDM 제어의 절환이 행해진다.As the switching control of the present embodiment, the phase shift control (PSM control) is used at the time of high-middle output power demand, the pulse density modulation control (PDM control) is used at the time of low power demand and the PSM control and the PDM control are appropriately switched do. Control Switching In the present embodiment, the phase difference setting section 20a of the control circuit 20 first sets appropriate control pulse signals S1 and S2 on the basis of the actual value and the target value of the output current Io, (See Fig. 3 and the like) between the control pulse signals S3 and S4 (between the control pulse signals S3 and S4) is calculated and then the control switching unit 20b performs PSM control The switching of the PDM control is performed.

이어서, 도 2∼도 4를 사용하여 본 실시 형태의 동작(작용)을 설명한다.Next, operations (actions) of the present embodiment will be described with reference to Figs. 2 to 4. Fig.

[고∼중출력 요구 시:PSM 제어][When high to medium output is required: PSM control]

인버터 회로(13)[스위칭 소자(TR1∼TR4)]에 출력하는 제어 펄스 신호(S1, S2) 사이[제어 펄스 신호(S3, S4) 사이]의 위상차(α)의 산출에 기초하여, 그 산출값이 도 2에 나타내는 제로로부터 도 3에 나타내는 본 실시 형태에서의 최대값(임계값)까지의 사이에 있는 경우, 산출값이 그대로 위상차(α)로서 설정된다. 즉, 이 고∼중출력 요구 시에 있어서는, 위상차(α)가 도 2의 제로로부터 도 3의 임계값까지의 사이에서 조정되는 PSM 제어에 의해 전원 장치(11)의 출력이 조정된다.On the basis of the calculation of the phase difference alpha between the control pulse signals S1 and S2 (between the control pulse signals S3 and S4) output to the inverter circuit 13 (switching elements TR1 to TR4) When the value is within the range from zero shown in Fig. 2 to the maximum value (threshold value) in the present embodiment shown in Fig. 3, the calculated value is set as it is as the phase difference alpha. That is, at the time of this high-to-medium output request, the output of the power supply device 11 is adjusted by the PSM control in which the phase difference alpha is adjusted from zero in Fig. 2 to the threshold value in Fig.

즉, 제1 및 제2 스위칭 소자(TR1, TR2)는, 캐패시터(C1)의 충전 전력을 트랜스(INT)측에 전달하는 것이며, 제어 펄스 신호(S1, S2)의 위상차(α)가 작아 스위칭 소자(TR1, TR2)의 온 기간의 어긋남이 작을수록, 동시 온 기간(전력 전달 기간)이 커서, 트랜스(INT)측으로의 전력 전달은 크다. 한편, 제어 펄스 신호(S1, S2)의 위상차(α)가 커서 스위칭 소자(TR1, TR2)의 온 기간의 어긋남이 커질수록, 동시 온 기간(전력 전달 기간)이 작아져, 트랜스(INT)측으로의 전력 전달은 작아진다.That is, the first and second switching devices TR1 and TR2 transfer the charging power of the capacitor C1 to the side of the transformer INT, and the phase difference? Of the control pulse signals S1 and S2 is small, The smaller the deviation of the ON periods of the elements TR1 and TR2, the larger the simultaneous ON period (power transmission period) and the greater the power transmission to the transformer INT side. On the other hand, as the phase difference [alpha] of the control pulse signals S1 and S2 becomes larger and the shift of the ON period of the switching elements TR1 and TR2 becomes larger, the simultaneous on period (power transmission period) becomes smaller, Is reduced.

제3 및 제4 스위칭 소자(TR3, TR4)에 대해서도 제1 및 제2 스위칭 소자(TR1, TR2)와 마찬가지이다. 제3 및 제4 스위칭 소자(TR3, TR4)는, 캐패시터(C2)의 충전 전력을 트랜스(INT)측에 전달하는 것이며, 제어 펄스 신호(S3, S4)의 위상차(α)가 작아 스위칭 소자(TR3, TR4)의 온 기간의 어긋남이 작을수록, 동시 온 기간이 커서, 트랜스(INT)측으로의 전력 전달은 크다. 한편, 제어 펄스 신호(S3, S4)의 위상차(α)가 커서 스위칭 소자(TR3, TR4)의 온 기간의 어긋남이 커질수록, 동시 온 기간이 작아져, 트랜스(INT)측으로의 전력 전달은 작아진다.The third and fourth switching elements TR3 and TR4 are the same as the first and second switching elements TR1 and TR2. The third and fourth switching devices TR3 and TR4 transfer the charging power of the capacitor C2 to the side of the transformer INT and the phase difference alpha of the control pulse signals S3 and S4 is small, TR3, and TR4 is small, the simultaneous on period is large and the power transmission to the transformer INT side is large. On the other hand, as the phase difference a of the control pulse signals S3 and S4 becomes larger and the shift of the ON period of the switching elements TR3 and TR4 becomes larger, the simultaneous on period becomes smaller and the power transmission to the transformer INT side becomes smaller Loses.

본 실시 형태에서는, 제1 및 제4 스위칭 소자(TR1, TR4)의 제어 펄스 신호(S1, S4)가 기준상(고정상)으로 되어 있고, 180°보다 약간 작은 온 펄스 폭을 가짐과 함께, 서로가 180°의 위상차를 갖고 있다. 이에 대해, 제2 및 제3 스위칭 소자(TR2, TR3)의 제어 펄스 신호(S2, S3)가 제어상이지만, 제1 및 제4 스위칭 소자(TR1, TR4)의 제어 펄스 신호(S1, S4)와 동일 폭의 온 펄스 폭으로 설정되어 있다. 그리고, 위상차(α)가 설정되면, 제어상인 제어 펄스 신호(S2, S3)는 제어 펄스 신호(S1, S4)보다도 그 위상차(α)분만큼 지연측으로 위상 시프트되어, 제2 및 제3 스위칭 소자(TR2, TR3)의 온 기간이 제1 및 제4 스위칭 소자(TR1, TR4)의 온 기간보다도 지연측으로 어긋나게 된다.In the present embodiment, the control pulse signals S1 and S4 of the first and fourth switching elements TR1 and TR4 are set to the reference phase (fixed phase), the ON pulse width is slightly smaller than 180 degrees, Has a phase difference of 180 degrees. On the other hand, although the control pulse signals S2 and S3 of the second and third switching elements TR2 and TR3 are in the control phase, the control pulse signals S1 and S4 of the first and fourth switching elements TR1 and TR4, And the on-pulse width of the same width. When the phase difference alpha is set, the control-target control pulse signals S2 and S3 are phase-shifted toward the delay side by the phase difference alpha of the control pulse signals S1 and S4, The ON periods of the first and second switching elements TR2 and TR3 are shifted to the delay side from the ON period of the first and fourth switching elements TR1 and TR4.

도 2 및 도 3(후술하는 도 4도 동일함)에 있어서, 인버터 회로(13)의 출력 단자(a, b)간 전압을 Vab, 스위칭 소자(TR1∼TR4)를 흐르는 전류를 ITR1∼ITR4, 스위칭 소자(TR1∼TR4)에 인가되는 전압을 VTR1∼VTR4로 한다. 제어 펄스 신호(S1, S2) 사이 및 제어 펄스 신호(S3, S4) 사이의 위상차(α)에 따라 인버터 회로(13)의 출력 전압(Vab)이 변화됨으로써, 트랜스(INT)의 2차측에서 생성되는 전원 장치(11)의 출력 전력의 조정이 이루어진다.The voltage between the output terminals a and b of the inverter circuit 13 is represented by Vab and the current flowing through the switching elements TR1 to TR4 is represented by I TR1 to I (i) in Figs. 2 and 3 TR4 and the voltages applied to the switching elements TR1 to TR4 are V TR1 to V TR4 . The output voltage Vab of the inverter circuit 13 is changed in accordance with the phase difference between the control pulse signals S1 and S2 and between the control pulse signals S3 and S4, The output power of the power supply device 11 is adjusted.

그런데, 제어 펄스 신호(S1, S2) 및 제어 펄스 신호(S3, S4)의 위상차(α)의 임계값은, 도 3에 나타내는 바와 같이, 본 실시 형태에서는, 예를 들어 90°(온 펄스 폭의 약 절반)로 설정되어 있다. 즉, 제1 스위칭 소자(TR1)에 대한 제2 스위칭 소자(TR2)의 온 기간의 어긋남, 제4 스위칭 소자(TR4)에 대한 제3 스위칭 소자(TR3)의 온 기간의 어긋남에 수반하여 트랜스(INT)의 1차측 회로에서 발생하는 순환 전류가 더 이상 증대하지 않도록 하고 있다. 그로 인해, 출력 요구에 따른 위상차(α)의 산출이 임계값보다 커진 경우, 위상차(α)를 임계값에 고정한 상태에서 온 펄스의 밀도를 조정(온 펄스를 씨닝)하는 PDM 제어로 이행한다. 환언하면, 상기한 PSM 제어에서는 매주기에서 온 기회가 부여되고, 온 펄스의 밀도(PDM 듀티 사이클)로서는 100％, 최대이다.3, the threshold value of the phase difference alpha between the control pulse signals S1 and S2 and the control pulse signals S3 and S4 is set to, for example, 90 degrees (on-pulse width Approximately half of that of FIG. That is, with the shift of the on period of the second switching device TR2 with respect to the first switching device TR1 and the shift of the on period of the third switching device TR3 with respect to the fourth switching device TR4, INT) is prevented from further increasing. Therefore, when the calculation of the phase difference? According to the output demand is larger than the threshold value, the process shifts to the PDM control in which the density of the on-pulse is adjusted (thinned on-pulse) while the phase difference? Is fixed to the threshold value. In other words, in the PSM control described above, an on-chance is given in every cycle, and the density of on-pulses (PDM duty cycle) is 100% and the maximum.

[저출력 요구 시:PDM 제어][Low power request: PDM control]

위상차(α)의 산출값이 임계값보다 큰 값으로 된 경우에는, 위상차(α)는 임계값에서 고정하고, 그 온 펄스의 밀도가 작게 설정된다. 즉, 이 저출력 요구 시에 있어서는, 온 펄스수가 조정되는 PDM 제어에 의해 전원 장치(11)의 출력이 조정된다.When the calculated value of the phase difference alpha is a value larger than the threshold value, the phase difference alpha is fixed at the threshold value, and the density of the on-pulse is set to be small. That is, at the time of requesting the low output power, the output of the power supply device 11 is adjusted by the PDM control in which the number of on-pulses is adjusted.

구체적으로는, 본 실시 형태에서는 도 4에 나타내는 바와 같이, 제어 펄스 신호(S1∼S4)의 온 펄스가, 예를 들어 10개, 즉 상기한 PSM 제어시의 제어 주기의 10주기분이 PDM 제어 주기(TD)의 1주기로 되고, 각 제어 주기(TD)마다 위상차(α)의 산출값에 따라 씨닝하는 수가 결정된다. 위상차(α)의 산출값이 커질수록 씨닝하는 수가 많아진다. 또한, 불필요하게 된 온 펄스는, PDM 제어 주기(TD)의 후단으로부터 순서대로 씨닝되어, 온 펄스의 밀도가 작게 된다. 또한, 제어 펄스 신호(S1, S4) 및 이것에 부수하는 제어 펄스 신호(S2, S3)는 마찬가지로 씨닝된다. 이와 관련하여, 도 4는 PDM 듀티 사이클이 50％, PDM 제어의 1주기의 내에서 전반 5개의 온 펄스는 그대로 설정되고[위상차(α)는 고정], 후반 5개의 온 펄스는 씨닝되어 소실된다.Specifically, in the present embodiment, as shown in Fig. 4, for example, ten pulses of the control pulses S1 to S4 are ON, i.e., 10 pulses of the control cycle at the time of the PSM control are PDM control cycles (TD), and the number of times of thinning is determined according to the calculated value of the phase difference (alpha) for each control period (TD). As the calculated value of the phase difference? Increases, the number of thinning increases. Further, the unnecessary on-pulses are sequentially thinned from the rear end of the PDM control period (TD), and the density of the on-pulses becomes small. In addition, the control pulse signals S1 and S4 and the control pulse signals S2 and S3 associated therewith are similarly thinned. In this regard, in Fig. 4, the PDM duty cycle is 50%, and the first five on-pulses are set as they are within one period of the PDM control (the phase difference alpha is fixed), and the latter five on- .

여기서, 본 실시 형태의 PDM 제어에서는, 제어 펄스 신호(S1∼S4)의 온 펄스의 씨닝은 제어 회로(20)에서 행하므로, 스위칭 소자(TR1∼TR4)를 온 시키지 않는 것은 의도하여 행하고 있다. 즉, 상부 아암측의 스위칭 소자(TR1, TR2)와 하부 아암측의 스위칭 소자(TR3, TR4)와의 스위칭 동작(온 오프)의 밸런스는, 트랜스(INT)에서 발생할 수 있는 편자의 억제 등을 고려하여 행해진다.Here, in the PDM control of the present embodiment, since the control circuit 20 performs the thinning of the on-pulse of the control pulse signals S1 to S4, it is intended that the switching elements TR1 to TR4 are not turned on. That is, the balance of the switching operation (on-off) between the switching elements TR1 and TR2 on the upper arm side and the switching operations TR3 and TR4 on the lower arm side considers the suppression of the hori- zontal .

이와 같이 하여, 제어 펄스 신호(S1, S2) 사이 및 제어 펄스 신호(S3, S4) 사이의 위상차(α)의 산출값이 PSM-PDM 제어의 임계값보다도 큰 값으로 되는 저출력 요구가 있었던 경우에서는, 온 펄스 자체를 적절히 씨닝하여 온 펄스의 밀도를 작게 함으로써, 전원 장치(11)로서는 최저 출력까지 출력 요구에 따르는 것이 가능하다.In the case where there is a low output request in which the calculated value of the phase difference between the control pulse signals S1 and S2 and the control pulse signals S3 and S4 becomes larger than the threshold value of the PSM-PDM control , The on-pulse itself can be appropriately thinned to reduce the density of the on-pulses, so that the power supply device 11 can meet the output request up to the minimum output.

이와 관련하여 도 4에 나타내는 바와 같이, 제어 펄스 신호(S1∼S4)의 개개의 온 펄스에 대한 인버터 회로(13)의 출력 전압(Vab)은, PSM-PDM 제어 임계시의 도 3과 마찬가지이지만, 거기서 온 펄스를 씨닝한 만큼, 출력 전압(Vab)의 평균 전압은 저하된다. 그로 인해, 트랜스(INT)의 2차측에서 생성되는 전원 장치(11)의 출력 전력도 저출력으로 된다.4, the output voltage Vab of the inverter circuit 13 for each on-pulse of the control pulse signals S1 to S4 is the same as that of Fig. 3 in the case of the PSM-PDM control threshold , And the average voltage of the output voltage (Vab) decreases as the pulses are turned on. As a result, the output power of the power supply device 11 generated on the secondary side of the transformer INT also becomes low.

이어서, 본 실시 형태의 특징적인 효과를 기재한다.Next, characteristic effects of the present embodiment will be described.

(1) 소정 출력 요구보다 고출력측에서는, 전력 전달에 있어서 쌍을 이루는 스위칭 소자(TR1, TR2)의 제어 펄스 신호(S1, S2) 사이 및 스위칭 소자(TR3, TR4)의 제어 펄스 신호(S3, S4) 사이의 위상차(α)를 조정하는 PSM 제어가 행해지고, 소정 출력 요구보다도 저출력측으로 되면, 제어 펄스 신호(S1∼S4)의 온 펄스의 밀도를 조정하는 PDM 제어로 절환된다. 즉, 저출력 요구 시에 PSM 제어를 실시하면, 쌍의 제어 펄스 신호(S1, S2) 사이 및 제어 펄스 신호(S3, S4) 사이의 위상차(α)가 커서 쌍의 스위칭 소자(TR1, TR2) 사이 및 스위칭 소자(TR3, TR4) 사이의 온 기간의 어긋남이 커지고, 트랜스(INT)의 1차측 회로 내에 발생하는 순환 전류가 증대한다고 하는 문제나, 인버터 회로(13)의 후단에 트랜스(INT)를 구비하는 본 실시 형태의 경우에서는 트랜스(INT)의 편자의 문제의 발생이 우려되기 때문에, 이 저출력 요구 시에 있어서 본 실시 형태에서는, 제어 펄스 신호(S1∼S4)의 온 펄스를 적절히 씨닝하여 스위칭 소자(TR1∼TR4)[인버터 회로(13)]의 동작을 정지하는 PDM 제어로 절환함으로써, 앞선 문제를 해소하면서 저출력 요구에 따를 수 있다.(1) The control pulse signals S1 and S2 of the switching elements TR1 and TR2 paired in power transmission and the control pulse signals S3 and S4 of the switching elements TR3 and TR4 Is switched to the PDM control for adjusting the density of the on-pulses of the control pulse signals S1 to S4 when the output power is lower than the predetermined output demand. That is, when the PSM control is performed at the time of a low output request, the phase difference? Between the pair of control pulse signals S1 and S2 and between the control pulse signals S3 and S4 is large and between the switching elements TR1 and TR2 And the switching element TR3 and the switching elements TR3 and TR4 increase and the circulation current generated in the primary circuit of the transformer INT increases. The ON pulse of the control pulse signals S 1 to S 4 is appropriately thinned in the present embodiment at the time of this low output power demand, By switching to the PDM control for stopping the operation of the elements TR1 to TR4 (inverter circuit 13), it is possible to meet the low output requirement while solving the above problems.

(2) PSM 제어와 PDM 제어의 절환 시에 제어 펄스 신호(S1, S2) 및 제어 펄스 신호(S3, S4)의 위상차(α)가 임계값(본 실시 형태의 최대값)으로서 계승되도록 한 것에 의해, 제어 절환 시의 출력 과도 변화가 작아 출력 안정화에 기여할 수 있다.(2) The phase difference [alpha] between the control pulse signals S1 and S2 and the control pulse signals S3 and S4 at the time of switching between the PSM control and the PDM control is to be passed as a threshold value (the maximum value in this embodiment) The change in the output transient at the time of the control switching is small, which contributes to the stabilization of the output.

(3) PDM 제어에 있어서, 제어 펄스 신호(S1∼S4)의 일정 주기분(예를 들어, 10주기분)이 PDM 제어 주기(TD)로 되고, 그 PDM 제어 주기(TD) 중 어느 하나의 온 펄스가 씨닝되어 온 펄스의 밀도의 조정이 행해진다. 즉, 이 PDM 제어는, PDM 제어 주기(TD)가 항상 제어 펄스 신호(S1∼S4)의 일정 주기분에서 행해지기 때문에, 제어의 간략화에 기여할 수 있다.(3) In the PDM control, the PDM control cycle (TD) is set to a predetermined cycle (for example, 10 cycles) of the control pulse signals S1 to S4 and any one of the PDM control cycles The density of the pulse on which the on-pulse has been thinned is adjusted. In other words, this PDM control can contribute to simplification of control since the PDM control cycle TD is always performed at a constant cycle of the control pulse signals S1 to S4.

(4) PDM 제어에 있어서, PDM 제어 주기(TD)의 후단측으로부터 온 펄스가 순서대로 씨닝되어 온 펄스의 밀도가 조정된다. 즉, PDM 제어 주기(TD)의 후단측으로부터 단순히 온 펄스가 씨닝되기 때문에, 이 점으로부터도 제어의 간략화에 기여할 수 있다.(4) In the PDM control, the density of the pulses on which pulses from the rear end side of the PDM control cycle TD are sequentially thinned is adjusted. That is, since the ON pulse is simply thinned from the rear end side of the PDM control period TD, the control can be simplified from this point as well.

또한, 상기 실시 형태는, 이하와 같이 변경해도 된다.The above embodiment may be modified as follows.

·PDM 제어 주기(TD)를 제어 펄스 신호(S1∼S4)의 10주기에서 일정하게 설정하였지만, 주기수는 이것으로 한정되지 않고 적절히 변경해도 된다. 또한, PDM 제어 주기(TD)는 일정하지 않고, 그때마다 변경해도 된다.Although the PDM control cycle TD is set constantly in 10 cycles of the control pulse signals S1 to S4, the number of cycles is not limited to this and may be changed appropriately. Further, the PDM control cycle TD is not constant, and may be changed every time.

·PDM 제어 주기(TD)의 후단으로부터 순서대로 온 펄스를 씨닝하였지만, 전단으로부터 순서대로 씨닝해도 되고, 적당한 개소로부터 씨닝하도록 해도 된다. 이 경우, 온 펄스간의 간격이 동일하게 되도록(온 펄스간의 간격의 차가 작아지도록) 씨닝해도 된다.Although the on-pulse is sequentially thinned from the rear end of the PDM control period (TD), it may be thinned in order from the front end, or may be thinned out from an appropriate spot. In this case, the thinning may be performed such that the intervals between the on-pulses become equal (the difference between the on-pulses becomes smaller).

·제어 펄스 신호(S1∼S4)의 위상차(α)의 임계값을 온 펄스의 약 절반으로 하였지만, 이것으로 한정되지 않고 적절히 변경해도 된다. 또한, 이 경우, 스위칭 소자(TR1∼TR4)의 소프트 스위칭 동작이 가능한 범위 내에서 위상차(α)를 설정하는 것이 바람직하다. 또한, PSM 제어와 PDM 제어에서 위상차(α)를 계승시키지 않아도 되고, PDM 제어에 있어서 위상차 제로도 포함하여 독자적으로 위상차(α)를 설정해도 된다.Although the threshold value of the phase difference? Of the control pulse signals S1 to S4 is set to about half of the on-pulse, this is not restrictive but may be changed appropriately. In this case, it is preferable to set the phase difference alpha within a range in which the soft switching operation of the switching elements TR1 to TR4 is possible. In addition, the phase difference? May not be inherited in the PSM control and the PDM control, and the phase difference? May be independently set in the PDM control, including the phase difference.

·출력 요구로서의 제어 펄스 신호(S1∼S4)의 위상차(α)의 산출값의 대소에 기초하여 제어를 절환하는 것은 아니고, 전류 검출기(21)에서 검출되는 출력 전류(Io) 등의 실제 출력값의 대소나, 출력 전류 설정기(22)에 의한 출력 전류 목표값 등의 출력 목표값의 대소에 기초하여 제어를 절환하도록 해도 된다.The control is not switched based on the magnitude of the calculated value of the phase difference alpha of the control pulse signals S1 to S4 as the output request but the actual output value such as the output current Io detected by the current detector 21 The control may be switched on the basis of the magnitude of the output target value such as the output current target value by the output current setting device 22,

·도 1에 도시하는 상기 실시 형태의 전원 장치(11)는 일례이며, 그 구성을 적절히 변경해도 된다. 예를 들어, 하프 브리지형 인버터 회로(13)의 구성은 이것으로 한정되지 않고, 적절히 변경해도 된다.The power supply device 11 of the above-described embodiment shown in Fig. 1 is merely an example, and the configuration thereof may be appropriately changed. For example, the configuration of the half bridge inverter circuit 13 is not limited to this, and may be changed as appropriate.

·전원 장치(11)는 아크 용접용 전원 장치이었지만, 아크 용접 이외의 아크 가공용 전원 장치나, 이 이외의 다른 전원 장치이어도 된다.The power supply device 11 is a power supply device for arc welding, but may be a power supply device for arc processing other than arc welding or other power supply device.

이어서, 상기 실시 형태 및 다른 예로부터 파악할 수 있는 기술적 사상을 이하에 추기한다.Next, technical ideas that can be grasped from the above-described embodiment and other examples will be added to the following.

(가) 전원 장치의 출력 전력의 생성 과정에 있어서, 상부 아암 및 하부 아암에 스위칭 소자를 구비함과 함께 각 아암의 스위칭 소자의 각각에 직렬 접속되고 전력 전달에 있어서 쌍으로 동작하는 스위칭 소자를 더 구비하여 직류 전력으로부터 고주파 교류 전력으로의 전력 변환을 행하는 하프 브리지형 인버터 회로에 대해 각 스위칭 소자에 제어 펄스 신호를 출력하여 각 스위칭 소자의 온 오프 동작을 제어하고, 전원 장치의 출력 전력을 제어하는 전원 장치의 제어 방법으로서,(A) In the process of generating the output power of the power supply device, a switching element is provided in the upper arm and the lower arm, and a switching element which is connected in series to each of the switching elements of each arm and operates in pairs in power transmission Off operation of each switching element by outputting a control pulse signal to each switching element for a half bridge type inverter circuit which performs power conversion from direct current power to high frequency alternating current power and controls the output power of the power source device A control method for a power supply apparatus,

전력 전달에 있어서 쌍을 이루는 상기 스위칭 소자의 제어 펄스 신호의 위상차를 조정하는 PSM 제어와, 상기 제어 펄스 신호의 온 펄스의 밀도를 조정하는 PDM 제어가 실시 가능하고, 소정 출력 요구보다 고출력측에서는 PSM 제어를 실시하고, 소정 출력 요구보다도 저출력측에서는 PDM 제어로 절환하여 실시하도록 한 것을 특징으로 하는 전원 장치의 제어 방법.The PSM control for adjusting the phase difference of the control pulse signals of the switching elements paired in the power transmission and the PDM control for adjusting the density of the on pulses of the control pulse signal can be performed, And the control is switched to the PDM control on the lower output side than the predetermined output request.

11 : 아크 용접용 전원 장치(전원 장치, 아크 가공용 전원 장치)
13 : 인버터 회로
20 : 제어 회로
20b : 제어 절환부
S1∼S4 : 제어 펄스 신호
TD : PDM 제어 주기
TR1∼TR4 : 스위칭 소자
α : 위상차11: Power supply for arc welding (power supply, power supply for arc processing)
13: Inverter circuit
20: Control circuit
20b: control switching section
S1 to S4: control pulse signal
TD: PDM control cycle
TR1 to TR4: Switching element
α: phase difference

Claims (5)

전원 장치의 출력 전력의 생성 과정에서 직류 전력으로부터 고주파 교류 전력으로의 전력 변환을 행하는 인버터 회로를 구비하는 전원 장치에 있어서,
상부 아암 및 하부 아암에 스위칭 소자를 구비함과 함께, 각 아암의 스위칭 소자의 각각에 직렬 접속되고 전력 전달에 있어서 쌍으로 동작하는 스위칭 소자를 더 구비하여 이루어지는 하프 브리지형 인버터 회로와,
상기 인버터 회로의 각 스위칭 소자에 제어 펄스 신호를 출력하여 각 스위칭 소자의 온 오프 동작을 제어하여, 전원 장치의 출력 전력을 제어하는 제어 회로
를 구비한 전원 장치로서,
상기 제어 회로는, 전력 전달에 있어서 쌍을 이루는 상기 스위칭 소자의 제어 펄스 신호의 위상차를 조정하는 PSM 제어와, 상기 제어 펄스 신호의 온 펄스의 밀도를 조정하는 PDM 제어가 실시 가능하게 구성되고,
상기 제어 회로의 제어에 있어서, 소정 출력 요구보다 고출력측에서는 상기 PSM 제어를 행하게 하고, 소정 출력 요구보다도 저출력측에서는 상기 PDM 제어로 절환하는 제어 절환부를 구비한 것을 특징으로 하는 전원 장치.A power supply device comprising an inverter circuit for performing power conversion from direct current power to high frequency alternating current power in the process of generating output power of a power supply device,
A half bridge inverter circuit having a switching element at an upper arm and a lower arm and a switching element connected in series to each of the switching elements of each arm and operating in pairs in power transmission;
A control circuit for outputting a control pulse signal to each switching element of the inverter circuit to control the ON / OFF operation of each switching element to control the output power of the power supply device
The power supply device comprising:
Wherein the control circuit is configured to be able to perform PSM control for adjusting the phase difference of the control pulse signals of the pair of switching elements in power transmission and PDM control for adjusting the density of the on pulse of the control pulse signal,
And a control switching unit for controlling the control circuit to perform the PSM control on a higher output side than the predetermined output request and switch to the PDM control on a lower output side than a predetermined output request. 제1항에 있어서,
상기 제어 절환부는, 상기 제어 펄스 신호의 위상차가 제로로부터 소정값으로 될 때까지 상기 PSM 제어를 행하게 하고, 그 이하의 저출력 요구 시에는 상기 제어 펄스 신호의 위상차를 상기 소정값으로 고정하면서 온 펄스의 밀도를 조정하는 상기 PDM 제어로 절환하는 것을 특징으로 하는 전원 장치.The method according to claim 1,
Wherein the control switching unit causes the control unit to perform the PSM control until the phase difference of the control pulse signal becomes zero from a predetermined value and to set the phase difference of the control pulse signal at the predetermined value when a low- And switches to the PDM control for adjusting the density. 제1항 또는 제2항에 있어서,
상기 PDM 제어는, 상기 제어 펄스 신호의 일정 주기분을 PDM 제어 주기로 하고, 그 PDM 제어 주기 중 어느 하나의 온 펄스를 씨닝(thinning)하여 온 펄스의 밀도를 조정하는 것을 특징으로 하는 전원 장치.3. The method according to claim 1 or 2,
Wherein the PDM control unit sets a predetermined period of the control pulse signal to a PDM control period and thinning any one of the on-pulse during the PDM control period to adjust the density of the on-pulse. 제3항에 있어서,
상기 PDM 제어는, 상기 PDM 제어 주기의 후단측으로부터 온 펄스를 순서대로 씨닝하여 온 펄스의 밀도를 조정하는 것을 특징으로 하는 전원 장치.The method of claim 3,
Wherein the PDM control adjusts the density of on-pulses by sequentially thinning the pulses from the rear end side of the PDM control cycle. 제1항 내지 제4항 중 어느 한 항에 기재된 전원 장치는, 아크 가공용의 직류 출력 전력을 생성하도록 구성된 것을 특징으로 하는 아크 가공용 전원 장치.A power supply device for arc processing, wherein the power supply device according to any one of claims 1 to 4 is configured to generate DC output power for arc processing.
KR1020140021213A 2013-03-21 2014-02-24 Power supply deivce and power supply deivce for arc machining KR102132036B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-058812 2013-03-21
JP2013058812 2013-03-21

Publications (2)

Publication Number Publication Date
KR20140115951A true KR20140115951A (en) 2014-10-01
KR102132036B1 KR102132036B1 (en) 2020-07-08

Family

ID=51552842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140021213A KR102132036B1 (en) 2013-03-21 2014-02-24 Power supply deivce and power supply deivce for arc machining

Country Status (3)

Country Link
JP (1) JP6161998B2 (en)
KR (1) KR102132036B1 (en)
CN (1) CN104065270B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104625333B (en) * 2014-12-12 2016-06-01 杭州凯尔达电焊机有限公司 A kind of novel DC/AC arc welding equipment
JP6009133B1 (en) * 2015-02-16 2016-10-19 三菱電機株式会社 Drive control device for power supply device, power supply device and electric discharge machine
JP6259955B2 (en) * 2015-06-18 2018-01-10 株式会社三社電機製作所 Arc welding equipment
CN107124106B (en) * 2017-05-23 2019-08-16 广东工业大学 A kind of mixing control method and device suitable for bidirectional DC-DC converter
JP7439671B2 (en) 2020-07-15 2024-02-28 Tdk株式会社 Switching power supplies and power supply systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005279774A (en) 2004-03-01 2005-10-13 Daihen Corp Arc machining power unit and inverter power unit
JP2006280120A (en) 2005-03-30 2006-10-12 Daihen Corp Inverter power supply unit
CN101436821A (en) * 2008-12-25 2009-05-20 西安电子科技大学 PWM/PDM double-mode modulation selective circuit and double-mode modulation method
JP2009296763A (en) * 2008-06-04 2009-12-17 Denso Corp Switching power supply

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374175B2 (en) * 2000-01-27 2003-02-04 名古屋大学長 Data transmission device with data transmission function for position display
JP5033596B2 (en) * 2007-11-21 2012-09-26 株式会社ダイヘン Power supply device and power supply device for arc machining
JP5917097B2 (en) * 2011-11-11 2016-05-11 株式会社ダイヘン Power supply device and power supply device for arc machining
JP5901949B2 (en) * 2011-11-21 2016-04-13 株式会社ダイヘン Power supply device and power supply device for arc machining
JP6116920B2 (en) * 2013-01-18 2017-04-19 株式会社ダイヘン Arc machining power supply

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005279774A (en) 2004-03-01 2005-10-13 Daihen Corp Arc machining power unit and inverter power unit
JP2006280120A (en) 2005-03-30 2006-10-12 Daihen Corp Inverter power supply unit
JP2009296763A (en) * 2008-06-04 2009-12-17 Denso Corp Switching power supply
CN101436821A (en) * 2008-12-25 2009-05-20 西安电子科技大学 PWM/PDM double-mode modulation selective circuit and double-mode modulation method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hisayuki Sugimura, Three-Level Phase Shifted soft transition PWM DC-DC power converter with high frequency link for arc welders and its extended version, IEEE PEMC Conference, pp.1288-1294(2009.5.20)* *

Also Published As

Publication number Publication date
KR102132036B1 (en) 2020-07-08
CN104065270B (en) 2018-01-09
JP6161998B2 (en) 2017-07-12
JP2014205190A (en) 2014-10-30
CN104065270A (en) 2014-09-24

Similar Documents

Publication Publication Date Title
US20120140524A1 (en) Power supply and arc processing power supply
JP5254357B2 (en) Power converter
US9318971B2 (en) Switching power supply apparatus
US9692307B2 (en) Power conversion apparatus
US10164546B2 (en) Electric power conversion device
KR20140115951A (en) Power supply deivce and power supply deivce for arc machining
US20120014139A1 (en) Power converting apparatus
US9966861B1 (en) Active clamp converter and control method for the same
JP6930214B2 (en) Power supply
KR102099988B1 (en) Power supply deivce and power supply deivce for arc machining
US10239144B2 (en) Welding device
JP6081148B2 (en) Arc machining power supply
JP6552774B1 (en) Power converter
JP6084436B2 (en) Arc machining power supply
JP6370565B2 (en) Power supply device and power supply device for arc machining
JP6880436B2 (en) Welding power supply
JP7106799B2 (en) welding power supply
JP5917097B2 (en) Power supply device and power supply device for arc machining
JP6510972B2 (en) Inverter control circuit and power supply
JP2015223056A (en) Exciting current detection circuit, exciting current detection method, control circuit of inverter circuit, and power supply device
JP2018187645A (en) Welding power supply device
JP6239361B2 (en) Power supply device and power supply device for welding
JP6911253B2 (en) Welding power supply
JP2022177970A (en) Power supply device
JP6638436B2 (en) Power converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant