KR20140113522A

KR20140113522A - 표시 장치, 및 주사선 구동 장치

Info

Publication number: KR20140113522A
Application number: KR1020140030214A
Authority: KR
Inventors: 데루카즈 스기모토
Original assignee: 후다바 덴시 고교 가부시키가이샤
Priority date: 2013-03-14
Filing date: 2014-03-14
Publication date: 2014-09-24
Also published as: US9361832B2; TWI522991B; JP2014178433A; TW201443854A; US20140267199A1; JP5798585B2; CN104050909A; KR101640299B1; CN104050909B

Abstract

(과제) 주사선을 양단으로부터 구동하는 방식에 있어서, 동일한 주사선 구동부을 이용해도 부적절한 주사 신호 출력 동작이 행해지지 않도록 한다.
(해결 수단) 주사선의 양단에 제 1, 제 2 주사선 구동부를 배치하여 각 주사선을 양단 구동한다. 제 1 주사선 구동부는, 제 1 ~ 제 m 출력 단자가, 각각 제 1 ~ 제 m 주사선에 접속된 상태에서, 제 1 출력 단자로부터 제 m 출력 단자를 향해서 순차적으로 주사선을 선택하는 순방향 주사 신호 출력을 행하고, 제 2 주사선 구동부는, 제 m ~ 제 1 출력 단자가, 각각 제 1 ~ 제 m 주사선에 접속된 상태에서, 제 m 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선을 선택하는 역방향 주사 신호 출력을 행한다. 이 경우에, 제 1 주사선 구동부는, 홀수번째의 출력 단자의 주사 신호는 제 1 블랭킹 기간, 짝수번째의 출력 단자의 주사 신호는 제 2 블랭킹 기간을 가지도록 하고, 제 2 주사선 구동부는, 홀수번째의 출력 단자의 주사 신호는 제 2 블랭킹 기간, 짝수번째의 출력 단자의 주사 신호는 제 1 블랭킹 기간을 가지도록 한다. 이에 따라 양단으로부터 상이한 주사 신호가 출력되는 경우가 없도록 한다.

Description

표시 장치, 및 주사선 구동 장치{DISPLAY DEVICE AND SCANNING LINE DRIVER}

본 발명은, 표시 장치, 및 표시 장치에 이용되는 주사선 구동 장치에 대한 기술 분야에 관한 것이다.

(선행 기술 문헌)

(특허 문헌)

특허 문헌 1 : 일본 특허 공개 공보 제H02-88호

특허 문헌 2 : 일본 특허 공개 공보 제2004-325879호

특허 문헌 3 : 일본 특허 공개 공보 제H08-129360호

화상을 표시하는 표시 패널로서, OLED(Organic Light Emitting Diode: 유기 발광 다이오드)를 이용하는 표시 장치, LCD(Liquid Crystal Display: 액정 디스플레이)를 이용하는 표시 장치, VFD(Vacuum Fluorescent Display: 형광 표시관)을 이용하는 표시 장치, FED(Field Emission Display: 전계 방출 디스플레이)를 이용하는 표시 장치 등이 알려져 있다.

많은 표시 장치에서는, 열 방향으로 배열된 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 배열된 복수의 화소에 공통으로 접속된 주사선이 매트릭스 형상으로 배치되어 있는 표시부를 갖는다.

이러한 표시 장치에 대한 기술로서, 상기 특허 문헌 1에는 액정 패널의 대형화에 따라 주사선이나 데이터선으로서의 전극의 구동단으로부터 선단까지의 저항분 및 용량의 영향으로 화질이 저하하는 것을 해결하기 위해서, 전극을 양단으로부터 각각 별도의 구동 회로로 구동하는 것이 개시되어 있다.

상기 특허 문헌 2에는, 표시 면적의 대형화에 따라 리셋 및 프리셋시의 충방전 전류가 커지므로, 주사선을 2 이상의 주사선군으로 나누는 것이 기재되어 있다.

상기 특허 문헌 3에는, 마스크 신호를 이용하여 인접하는 선택 신호의 선택 기간의 오버랩을 없애는 것이 개시되어 있다.

상기 특허 문헌 1과 같이, 예를 들면 주사선을 그 양단으로부터 각각 별도의 주사선 구동부로 구동하는 것은 표시 품질 향상에 유효하다.

특히 이러한 경우에, 2개의 주사선 구동부로서 동일한 주사선 구동 장치를 채용함으로써 부품 효율의 향상, 제조 비용 등의 점에서 유리해진다.

그런데 이 경우, 주사선에 대한 배선의 상황상, 한쪽의 주사선 구동 장치는, 예를 들면 제 1 출력 단자로부터 제 m 출력 단자를 향하는 방향으로 주사를 행하고, 다른쪽의 주사선 구동 장치는, 예를 들면 제 m 출력 단자로부터 제 1 출력 단자를 향하는 방향으로 주사를 행하도록 접속된다(ｍ은 주사선 수에 상당). 예를 들면 제 1 주사선(첫째줄의 수평 라인의 화소에 대한 주사선)의 주사 타이밍에서는, 한쪽의 주사선 구동 장치는 제 1 출력 단자로부터 제 1 주사선을 선택하는 주사 신호를 출력하고, 동시에 다른쪽의 주사선 구동 장치는, 제 m 출력 단자로부터 제 1 주사선을 선택하는 주사 신호를 출력한다. 이에 따라 제 1 주사선이 양단으로부터 동시에 선택 상태가 된다.

이 때에, 양쪽의 주사선 구동 장치가, 제 1 주사선에 대하여 완전히 동일한 주사 신호를 출력하면 문제 없다. 그런데, 주사 신호에 포함되는 블랭킹 기간의 상황상, 각 주사 신호의 레벨이 상이하게 되는 것이 발생하는 경우가 있다. 당연히, 적절한 주사 신호가 인가되지 않는 상태가 되고, 노이즈, 발열 등의 바람직하지 못한 현상이 생기는 경우가 있다.

그래서 본 발명은, 주사선을 양단으로부터 구동하는 방식에 있어서, 동일한 주사선 구동부(주사선 구동 장치)를 이용해도 부적절한 주사 신호 출력 동작이 행해지지 않도록 표시 장치 및 그것에 이용되는 주사선 구동 장치를 제공한다.

첫번째로, 본 발명에 따른 표시 장치는, 열 방향으로 배열되는 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 배열되는 복수의 화소에 공통으로 접속된 주사선이 매트릭스 형상으로 배치되어 있는 표시부와, 상기 데이터선에 대하여 표시 데이터에 따른 신호를 인가하는 데이터선 구동부와, 상기 주사선에 대하여 일단측으로부터 주사 신호를 인가하는 제 1 주사선 구동부와, 상기 주사선에 대하여 타단측으로부터 주사 신호를 인가하는 제 2 주사선 구동부를 구비한다. 그리고 m을 짝수값으로 했을 때에, 상기 제 1 주사선 구동부는, 제 1 출력 단자 내지 제 m 출력 단자가, 각각 제 1 주사선 내지 제 m 주사선에 접속된 상태에서, 제 1 출력 단자로부터 제 m 출력 단자를 향해서 순차적으로 주사선을 선택하는 순방향 주사 신호 출력을 행하고, 상기 제 2 주사선 구동부는, 제 m 출력 단자 내지 제 1 출력 단자가, 각각 제 1 주사선 내지 제 m 주사선에 접속된 상태에서, 제 m 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선을 선택하는 역방향 주사 신호 출력을, 상기 제 1 주사선 구동부와 동기시켜서 행한다. 또한, 상기 제 1 주사선 구동부는, 홀수번째의 출력 단자에서는 제 1 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력함과 아울러, 짝수번째의 출력 단자에서는 상기 제 1 블랭킹 기간과는 타이밍이 상이한 제 2 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력하고, 상기 제 2 주사선 구동부는, 홀수번째의 출력 단자로부터는 상기 제 2 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력함과 아울러, 짝수번째의 출력 단자로부터는 상기 제 1 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력한다.

제 1 주사선 구동부와 제 2 주사선 구동부가, 순방향 주사 신호 출력과 역방향 주사 신호 출력을 행함으로써, 각 주사선의 양단측으로부터, 동일한 주사선을 선택 상태로 하는 주사가 실행된다. 여기서 주사 신호에 포함되는 블랭킹 기간은, 짝수번째의 출력 단자로부터의 주사 신호와, 홀수번째의 출력 단자로부터의 주사 신호에서 상이한 블랭킹 기간(제 1, 제 2 블랭킹 기간)에 의해 규정된다. 「m」이 짝수인 경우, 양단으로부터 동시에 주사되는 주사선은, 한쪽의 주사선 구동부의 짝수번째의 출력 단자와, 다른쪽의 주사선 구동부의 홀수번째의 출력 단자가 접속되어 있기 때문에, 블랭킹 기간이 어긋나면 주사선의 양단으로부터 상이한 레벨의 주사 신호가 인가되는 기간이 생길 가능성이 있다. 본 발명의 상기 구성에 의하면, 제 1, 제 2 블랭킹 신호가 인가되는 출력 단자의 홀수번째, 짝수번째가 각 주사선 구동부에서 전환됨으로써 상기와 같은 것을 방지할 수 있다.

두번째로, 상기의 본 발명에 따른 표시 장치에 있어서는, 상기 제 1 주사선 구동부와 상기 제 2 주사선 구동부는, 상기 제 1 블랭킹 기간을 규정하는 상기 제 1 블랭킹 신호와 상기 제 2 블랭킹 기간을 규정하는 상기 제 2 블랭킹 신호 중 한쪽을, 홀수번째의 출력 단자의 주사 신호 생성계에 인가하는 제 1 셀렉터와, 상기 제 1 블랭킹 신호와 상기 제 2 블랭킹 신호 중 다른쪽을 짝수번째의 출력 단자의 주사 신호 생성계에 인가하는 제 2 셀렉터를 갖는 것이 바람직하다.

제 1, 제 2 셀렉터에 의해, 제 1, 제 2 블랭킹 신호의 출력처(홀수번째/짝수번째)의 전환이 가능해진다.

세번째로, 상기의 본 발명에 따른 표시 장치에 있어서는, 상기 제 1 주사선 구동부와 상기 제 2 주사선 구동부는, 주사 방향 제어 신호에 따라서, 한쪽이 상기 순방향 주사 신호 출력, 다른쪽이 상기 역방향 주사 신호 출력을 행하는 구성으로 됨과 아울러, 상기 제 1, 제 2 셀렉터는 상기 주사 방향 제어 신호에 따라 선택을 행하는 구성으로 되어 있는 것이 바람직하다.

순방향 주사 신호 출력인지 역방향 주사 신호 출력인지에 따라 제 1, 제 2 블랭킹 신호의 출력처가 설정됨으로써, 동일 주사선에 대하여 동일한 블랭킹 기간을 인가하는 상태로 할 수 있다.

본 발명에 따른 주사선 구동 장치는, 첫번째로, 열 방향으로 배열되는 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 배열되는 복수의 화소에 공통으로 접속된 주사선이 매트릭스 형상으로 배치되어 있는 표시부에 대하여, 상기 주사선에 주사 신호를 인가하는 주사선 구동 장치이다. 그리고, m을 짝수값으로 했을 때에, m개의 출력 단자가 제 1 주사선 내지 제 m 주사선에 각각 접속되어, 제 1 출력 단자로부터 제 m 출력 단자를 향해서 순차적으로 주사선을 선택하는 순방향 주사 신호 출력, 또는 제 m 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선을 선택하는 역방향 주사 신호 출력을 선택적으로 행하는 주사 신호 출력부와, 주사 신호에 포함되는 제 1 블랭킹 기간을 규정하는 상기 제 1 블랭킹 신호와, 상기 제 1 블랭킹 기간과는 상이한 타이밍에서 주사 신호에 포함되는 제 2 블랭킹 기간을 규정하는 상기 제 2 블랭킹 신호 중 한쪽을, 홀수번째의 출력 단자의 주사 신호 생성계에 인가하는 제 1 셀렉터와, 상기 제 1 블랭킹 신호와, 상기 제 2 블랭킹 신호 중 다른쪽을, 짝수번째의 출력 단자의 주사 신호 생성계에 인가하는 제 2 셀렉터를 갖는 것이다.

이 구성에 의해, 제 1, 제 2 블랭킹 신호가 인가되는 출력 단자의 홀수번째, 짝수번째가 전환 가능해진다.

두번째로, 본 발명에 따른 주사선 구동 장치는, 상기 제 1, 제 2 셀렉터는, 상기 주사 신호 출력부가 상기 순방향 주사되는 경우와 상기 역방향 주사되는 경우에 따라 전환되는 것이 바람직하다.

이에 따라 순방향 주사 신호 출력인지 역방향 주사 신호 출력인지에 따라 제 1, 제 2 블랭킹 신호의 출력처가 설정되는 구성이 된다.

본 발명에 의하면, 주사선을 양단 구동하는 방식에 있어서, 동일한 주사선 구동부을 이용해도 부적절한 주사 신호 출력 동작이 행해지지 않게 되고, 동작이 안정된 표시 장치를 실현할 수 있다. 또한 이에 의해, 제조 효율 향상, 비용 절감을 촉진할 수 있다.

도 1은 본 발명의 제 1 실시 형태의 표시 장치의 블럭도이다.
도 2는 제 1 실시 형태의 구동계의 블럭도이다.
도 3은 제 1 실시 형태의 시프트 레지스터 방향 전환의 설명도이다.
도 4는 제 1 실시 형태의 셀렉터 동작의 설명도이다.
도 5는 제 1 실시 형태의 주사선 구동 파형의 설명도이다.
도 6은 비교를 위한 셀렉터를 마련하지 않는 구동 구성의 설명도이다.
도 7은 드라이브 회로 출력과 양단 구동시의 단락의 설명도이다.
도 8은 동일 IC를 주사선의 양단에 배치하는 경우의 설명도이다.
도 9는 제 2 실시 형태의 표시 장치의 블럭도이다.
도 10은 제 2 실시 형태의 구동계의 블럭도이다.

이하, 본 발명의 실시 형태를 다음 순서로 설명한다.

<1. 제 1 실시 형태의 표시 장치 및 주사선 구동 장치의 구성>

<2. 제 1 실시 형태의 개발에 도달한 사정 및 실시 형태의 효과>

<3. 제 2 실시 형태>

<4. 변형예>

<1. 제 1 실시 형태>

도 1은 제 1 실시 형태의 표시 장치(1)와, 표시 장치(1)의 표시 동작 제어를 실행하는 MPU(Micro Processing Unit: 연산 장치)(2)를 나타내고 있다.

표시 장치(1)는, 표시 화면을 구성하는 표시부(10)와, 컨트롤러 IC(Integrated Circuit)(20)와, 캐소드 드라이버(21L, 21R)를 갖는다.

또한 캐소드 드라이버(21L, 21R)의 각각이 본 발명 청구항의 주사선 구동 장치에 상당하는 실시 형태이다.

표시부(10)는, 예를 들면 240개의 도트가 수평 방향으로 배치되고, 136개의 도트가 수직 방향으로 배치된다. 따라서 표시부(10)는, 표시 화상을 구성하는 유효 화소로서 240×136 = 32640개의 도트를 갖는다. 본 실시 형태의 경우, 각 도트는 OLED를 이용한 자기 발광 소자로서 형성된다.

이들의 도트에 대하여, 표시 데이터선(DL)(DL1 ~ DL240) 및 주사선(SL)(SL1 ~ SL136)이 배치되어 있다.

240개의 표시 데이터선(DL1 ~ DL240)의 각각은, 표시부(10)의 열 방향(수직 방향)으로 배열된 136개의 도트에 공통으로 접속되어 있다. 또한 136개의 주사선(SL1 ~ SL136)의 각각은, 행 방향(수평 방향)으로 배열된 240개의 도트에 공통으로 접속되어 있다.

주사선(SL)에서 선택된 라인의 240개의 도트에, 표시 데이터선(DL)으로부터 표시 데이터 신호(휘도 신호)가 인가됨으로써, 해당 라인의 각 도트가, 표시 데이터 신호에 따른 휘도로 발광 구동된다.

이 표시부(10)의 표시 구동을 위하여 컨트롤러 IC(20), 캐소드 드라이버(21L, 21R)가 마련된다.

컨트롤러 IC(20)는, 구동 제어부(31), 표시 데이터 기억부(32), 애노드 드라이버(33)를 갖는다. 애노드 드라이버(33)는, 표시 데이터선(DL1 ~ DL240)에 대하여 표시 데이터 신호(휘도 신호)를 출력한다. 즉 애노드 드라이버(33)는, 데이터선 구동부로서 기능하는 구성 요소가 된다.

구동 제어부(31)는, MPU(2)와의 사이에서 커맨드나 표시 데이터의 통신을 행하고, 커맨드에 따른 표시 동작을 제어한다. 예를 들면 구동 제어부(31)는, 표시 개시의 커맨드를 수신하면, 그것에 따라 타이밍 설정을 행하여, 캐소드 드라이버(21L, 21R)에 의한 주사선(SL)의 주사를 개시시킨다. 또한 캐소드 드라이버(21L, 21R)에 의한 주사에 동기시켜서 애노드 드라이버(33)로부터 240개의 표시 데이터선(DL)에 대한 표시 데이터 신호의 출력을 개시시킨다.

또한 구동 제어부(31)는, MPU(2)로부터 수신한 표시 데이터를 표시 데이터 기억부(32)에 기억시킴과 함께, 상기의 주사 타이밍에 맞추어, 표시 데이터 신호를 애노드 드라이버(33)에 공급한다.

이러한 제어에 의해, 선택되어 있는 라인, 즉 선택 레벨의 주사 신호가 인가되고 있는 1개의 주사선(SL)상의 각 도트가 발광 구동된다. 순차적으로 각 라인이 발광 구동됨으로써, 프레임 화상 표시가 실현된다.

본 실시 형태의 경우, 2개의 캐소드 드라이버(21L, 21R)가 표시부(10)의 양단측에 배치된다.

캐소드 드라이버(21L)는, 주사선(SL)의 일단으로부터 주사 신호를 인가하는 주사선 구동부로서 기능한다. 또한 캐소드 드라이버(21R)는, 주사선(SL)의 타단으로부터 주사 신호를 인가하는 주사선 구동부로서 기능한다.

캐소드 드라이버(21L)는, 그 Q1 출력 단자 ~ Q136 출력 단자가, 각각 주사선(SL1 ~ SL136)에 접속된 상태로 배치되어 있다. 그리고 주사 방향(SD1L)으로서 도 1에 도시하는 바와 같이, Q1 출력 단자로부터 Q136 출력 단자를 향해서 선택 레벨의 주사 신호를 순차 출력함으로써, 순차적으로 주사선(SL1 ~ SL136)을 선택 상태로 하는 주사를 행한다. 설명에서, Q1 출력 단자로부터 Q136 출력 단자를 향해서 선택 레벨의 주사 신호를 순차 출력하는 것을 「순방향 주사 신호 출력」으로 칭한다.

캐소드 드라이버(21R)는, Q136 출력 단자 ~ Q1 출력 단자가, 각각 주사선(SL1 ~ SL136)에 접속된 상태로 배치되어 있다. 그리고 주사 방향(SD1R)으로서 도시하는 바와 같이, Q136 출력 단자로부터 Q1 출력 단자를 향해서 선택 레벨의 주사 신호를 순차 출력함으로써, 순차적으로 주사선(SL1 ~ SL136)을 선택 상태로 하는 주사를 행한다. 설명에서, Q136 출력 단자로부터 Q1 출력 단자를 향해서 선택 레벨의 주사 신호를 순차 출력하는 것을 「역방향 주사 신호 출력」으로 칭한다.

이와 같이, 캐소드 드라이버(21L)는 순방향 주사 신호 출력, 캐소드 드라이버(21R)는 역방향 주사 신호 출력을 행하지만, 주사선(SL)에서 보면, 주사선(SL1 ~ SL136)이 순차 선택되는 것이 된다.

즉, 주사선(SL1)의 선택 타이밍에서는, 캐소드 드라이버(21L)의 Q1 출력 단자와 캐소드 드라이버(21R)의 Q136 출력 단자에서, 선택 레벨의 주사 신호가 동시에 출력된다. 다음에 주사선(SL2)의 선택 타이밍에서는, 캐소드 드라이버(21L)의 Q2 출력 단자와 캐소드 드라이버(21R)의 Q135 출력 단자에서, 선택 레벨의 주사 신호가 동시에 출력된다.

이와 같이, 어디까지나 각 주사선(SL1 ~ SL136)은, 주사 신호가 동시에 인가되어 순차 선택 상태가 된다.

캐소드 드라이버(21R)가 역방향 주사 신호 출력을 행하는 것은, 주사선(SL1 ~ SL136)과 Q1 출력 단자 ~ Q136 출력 단자의 접속 관계가, 캐소드 드라이버(21L)와 반대로 되어 있기 때문이다. 이러한 접속으로 되는 이유에 대해서는 도 8에서 후술한다.

도 2는, 도 1의 캐소드 드라이버(21L, 21R), 애노드 드라이버(33), 및 표시부(10)를 추출하여 상세하게 나타내고 있다.

애노드 드라이버(33)는, 시프트 레지스터(61), 래치 회로(62), 드라이브 회로(63)를 갖는다. 표시 구동을 행하는 경우, 애노드 드라이버(33)에는 도 1에 나타낸 컨트롤러 IC(20)의 구동 제어부(31)로부터 클럭 신호(CLK)와 표시 데이터 신호(DT)가 공급된다.

시프트 레지스터(61)는 표시 데이터선(DL1 ~ DL240)에 대응하는 출력(Q1 ~ Q240)을 얻는다. 시프트 레지스터(61)는 클럭 신호(CLK)를 이용하여 표시 데이터 신호(DT)를 취입하여, 순차 출력(Q1 ~ Q240)으로 한다. 이 출력(Q1 ~ Q240), 즉 1라인만큼의 표시 데이터 신호(DT)가 래치 회로(62)에 래치되고, 래치 회로(62)의 출력(Q1 ~ Q240) 출력으로서 드라이브 회로(63)에 전송된다. 드라이브 회로(63)는, 그 출력(Q1 ~ Q240)으로서의 출력 단자가 각각 표시 데이터선(DL1 ~ DL240)에 접속되어 있다. 이 구성에 의해, 1라인마다 표시 데이터 신호(DT)가 표시 데이터선(DL1 ~ DL240)에 출력된다.

캐소드 드라이버(21L, 21R)는, 각각 동일한 구성으로 되어 있고, 시프트 레지스터(41), 래치 회로(42), 앤드 게이트(43)(43-1 ~ 43-136), 드라이브 회로(44), 제 1 셀렉터(45), 제 2 셀렉터(46), 인버터(47, 48)를 갖는다.

캐소드 드라이버(21L, 21R)의 각각은, 컨트롤러 IC(20)의 구동 제어부(31)로부터, 스캔 신호(SK), 클럭 신호(CLK), 주사 방향 제어 신호(FR), 래치 신호(LAT), 블랭킹 신호(BKa, BKb)가 공급된다.

스캔 신호(SK)는, 예를 들면 프레임 주사 타이밍의 지시 신호가 된다. 시프트 레지스터(41)는, 스캔 신호(SK)에 근거하는 선택 레벨의 신호를 순차적으로 전송하여 각 주사선(SL1 ~ SL136)에 대응한 출력(Q1 ~ Q136)을 행한다.

여기에서, 시프트 레지스터(41)는, 전송 방향이 주사 방향 제어 신호(FR)에 따라 설정되는 구성으로 되어 있다. 그리고 캐소드 드라이버(21L)의 시프트 레지스터(41)는, Q1 단자측으로부터 Q136 단자측을 향하는 데이터 전송을 행한다. 즉 상기의 순방향 주사 신호 출력을 행하기 위한 데이터 전송이다.

한편, 캐소드 드라이버(21R)의 시프트 레지스터(41)는, Q136 단자측으로부터 Q1 단자측을 향하는 데이터 전송을 행한다. 상기의 역방향 주사 신호 출력을 행하기 위한 데이터 전송이다.

이러한 전송 방향이 주사 방향 제어 신호(FR)로 제어되는 시프트 레지스터(41)의 구성을 도 3a에서 설명한다. 도 3a는 시프트 단수 = 4의 시프트 레지스터의 모델이다.

도 3a에 있어서 신호(SIL)는, 도면의 왼쪽으로부터 오른쪽 방향으로 시프트시키는 경우의 입력 신호, 신호(SIR)는 도면의 오른쪽으로부터 왼쪽 방향으로 시프트시키는 경우의 입력 신호이다.

도 3a의 모델과 같이, D 플립플롭(101, 102, 103, 104)이, 각각 전단의 Q 출력을 셀렉터(111, 112, 113, 114)를 거쳐서 D 입력으로서 받고, 클럭 신호(CLK)의 타이밍에서 래치하여 Q 출력으로 한다. 셀렉터(111, 112, 113, 114)의 입력 1에는, 도면의 왼쪽측의 D 플립플롭으로부터의 전송 데이터 또는 입력 데이터가 공급되고, 입력 0에는 도면의 오른쪽측의 D 플립플롭으로부터의 전송 데이터 또는 입력 데이터가 공급된다. 그리고 셀렉터(111, 112, 113, 114)는, 각각 주사 방향 제어 신호(FR)에 의해 입력 1, 입력 0을 선택하여 출력한다.

예를 들면 주사 방향 제어 신호(FR)가 H 레벨이 되면, 각 셀렉터(111, 112, 113, 114)는, 입력 1을 선택한다. 이 경우, 신호(SIL)가 D 플립플롭 101→102→103→104으로 전송되고(시프트 방향(DR1)), 그 전송 과정에서 출력(Q1 ~ Q4)이 얻어진다.

또한 주사 방향 제어 신호(FR)가 L 레벨로 되면, 각 셀렉터(111, 112, 113, 114)는, 입력 0을 선택한다. 이 경우, 신호(SIR)가 D 플립플롭 104→103→102→101으로 전송되고(시프트 방향(DR2)), 그 전송 과정에서 출력(Q4 ~ Q1)이 얻어진다.

도 3b는, 주사 방향 제어 신호(FR)가 H 레벨이 되는 기간과 L 레벨이 되는 기간을 각각 나타내고 있다.

주사 방향 제어 신호(FR)가 H 레벨인 기간은, 입력 신호(SIL)가 D 플립플롭(101)에 래치되어 출력(Q1)에 반영되고, 그 후 순차적으로 전송됨으로써, 순차 출력(Q2, Q3, Q4)에 입력 신호(SIL)의 레벨(이 예에서는 L 레벨)이 반영되게 된다.

한편, 주사 방향 제어 신호(FR)가 L 레벨인 기간은, 입력 신호(SIR)가 D 플립플롭(104)에 래치되어 출력(Q4)에 반영되고, 그 후 순차적으로 전송됨으로써, 순차 출력(Q3, Q2, Q1)에 입력 신호(SIR)의 L 레벨이 반영되게 된다.

시프트 단수가 136개인 것을 제외하고, 도 2의 시프트 레지스터(41)는, 예를 들면 이 도 3a와 같이 구성되고, 순방향 또는 역방향의 데이터 시프트를 주사 방향 제어 신호(FR)에 따라 행한다.

캐소드 드라이버(21L)측에는, 주사 방향 제어 신호(FR)로서 H 레벨의 신호(예를 들면 순방향 주사 신호 출력을 지시하는 신호)가 입력된다. 이 경우, 캐소드 드라이버(21L)의 시프트 레지스터(41)는 순방향(Q1→Q2→···→Q136 방향)의 시프트를 행하고, 출력(Q1 ~ Q136)을 얻는다.

한편, 캐소드 드라이버(21R)측에는, 주사 방향 제어 신호(FR)로서 L 레벨의 신호(예를 들면 역방향 주사 신호 출력을 지시하는 신호)가 입력된다. 이 경우, 캐소드 드라이버(21R)의 시프트 레지스터(41)는 역방향(Q136→Q135→···→Q1 방향)의 시프트를 행하고, 출력(Q136 ~ Q1)을 얻는다.

도 2에 도시하는 바와 같이, 캐소드 드라이버(21L)에 있어서는, 시프트 레지스터(41)의 출력(Q1 ~ Q136)은, 래치 회로(42)에서 래치된다. 그리고 래치 회로(42)의 출력(Q1 ~ Q136)이, 앤드 게이트(43)(43-1 ~ 43-136)를 거쳐서 드라이브 회로(44)에 공급된다. 캐소드 드라이버(21L)의 이 드라이브 회로(44)의 출력(Q1 ~ Q136)이, 도 1에 나타낸 Q1 단자 ~ Q136 단자의 출력에 상당한다. 즉 드라이브 회로(44)의 출력(Q1 ~ Q136)이 주사 신호로서 주사선(SL1 ~ SL136)에 인가된다.

캐소드 드라이버(21R)도 마찬가지로, 시프트 레지스터(41)의 출력(Q1 ~ Q136)은, 래치 회로(42)에서 래치된다. 그리고 래치 회로(42)의 출력(Q1 ~ Q136)이, 앤드 게이트(43)(43-1 ~ 43-136)를 거쳐서 드라이브 회로(44)에 공급된다. 이 드라이브 회로(44)의 출력(Q1 ~ Q136)이, 도 1에 나타낸 Q1 단자 ~ Q136 단자의 출력에 상당한다. 그리고 드라이브 회로(44)의 출력(Q1 ~ Q136)이 주사 신호로서 주사선(SL136 ~ SL1)에 인가된다.

캐소드 드라이버(21L, 21R)의 각각은, 앤드 게이트(43-1 ~ 43-136) 중, 홀수번째의 앤드 게이트(43)(43-1, 43-3···43-135)에는, 셀렉터(45)의 출력(BK_ODD)이 인버터(47)를 거쳐서 입력되어 있다.

또한 짝수번째의 앤드 게이트(43)(43-2, 43-4···43-136)에는, 셀렉터(46)의 출력(BK_EVEN)이 인버터(48)를 거쳐서 입력되어 있다.

셀렉터(45, 46)의 입력 0에는 블랭킹 신호(BKa)가 입력되고, 입력 1에는 블랭킹 신호(BKb)가 입력된다. 도 4a에 셀렉터(45, 46)를 확대해서 나타내고 있다.

셀렉터(45, 46)는 주사 방향 제어 신호(FR)에 따라 입력을 선택한다. 셀렉터(45)에는 주사 방향 제어 신호(FR)가 선택 제어 신호로서 그대로 입력되고, 한편 셀렉터(46)에는 주사 방향 제어 신호(FR)가 반전되어 선택 제어 신호로서 입력된다. 그리고 셀렉터(45, 46)는, 선택 제어 신호로서의 입력이 H 레벨이면 입력 1, L 레벨이면 입력 0을 선택한다.

따라서 셀렉터(45, 46)는 도 4b에 도시하는 바와 같이 선택을 행하게 된다.

주사 방향 제어 신호(FR)가 H 레벨인 때에는, 셀렉터(45)는 입력 1, 셀렉터(46)는 입력 0을 선택하기 때문에, 셀렉터(45)의 출력(BK_ODD) = BKb가 되고, 셀렉터(46)의 출력(BK_EVEN) = BKa가 된다.

주사 방향 제어 신호(FR)가 L 레벨인 때에는, 셀렉터(45)는 입력 0, 셀렉터(46)는 입력 1을 선택하기 때문에, 셀렉터(45)의 출력(BK_ODD) = BKa가 되고, 셀렉터(46)의 출력(BK_EVEN) = BKb가 된다.

이하, 캐소드 드라이버(21L)측을 예로 하여, 그 동작을 도 5을 참조하여 설명한다.

캐소드 드라이버(21L)의 시프트 레지스터(41)에 대해서는, 도 5에 도시하는 바와 같이 클럭 신호(CLK), H 레벨의 주사 방향 제어 신호(FR), 및 스캔 신호(SK)가 입력된다.

시프트 레지스터(41)는 스캔 신호(SK)를 수신하고, 상술의 순방향 시프트(Q1→Q2→···→Q136 방향의 시프트)를 행한다. 이에 따라 도 5에 도시하는 바와 같이 시프트 레지스터(41)의 출력(Q1 ~ Q136)이 얻어진다.

이 시프트 레지스터(41)의 출력(Q1 ~ Q136)에 대해서, 래치 회로(42)가 래치 신호(LAT)의 타이밍에서 래치하고, 도시와 같이 래치 회로 출력(Q1 ~ Q136)이 얻어진다(도 5에서는 래치 회로 출력(Q1, Q2, Q3)만을 나타내고 있다).

이 래치 회로 출력(Q1 ~ Q136)이, 앤드 게이트(43)에 공급되지만, 캐소드 드라이버(21L)의 경우, 주사 방향 제어 신호(FR) = H 레벨이므로, 블랭킹 신호(BKb)가 셀렉터(45)의 출력(BK_ODD)이 된다. 따라서 도시의 블랭킹 신호(BKb)가, 인버터(47)에서 반전되어 홀수번째의 앤드 게이트(43-1, 43-3···43-135)에 공급되고, 래치 회로 출력(Q1, Q3···135)과 논리곱이 취해진다.

또한 블랭킹 신호(BKa)가 셀렉터(46)의 출력(BK_EVEN)이 되고, 따라서 도시의 블랭킹 신호(BKa)가, 인버터(48)에서 반전되어 짝수번째의 앤드 게이트(43-2, 43-4···43-136)에 공급되고, 래치 회로 출력(Q2, Q4···Q136)과 논리곱이 취해진다.

그리고 앤드 게이트(43)의 출력에 따라서, 도시하는 드라이브 회로 출력(Q1 ~ Q136)(도 5에서는 드라이브 회로 출력(Q1, Q2, Q3)만을 나타내고 있다)이, 주사 신호로서, 각 주사선(SL1 ~ SL136)에 출력된다.

드라이브 회로 출력(Q1 ~ Q136), 즉 주사선(SL1 ~ SL136)에 출력되는 주사 신호는, L 레벨이 주사선(SL)을 선택 상태로 하는 신호로 하고 있다. 따라서 도 5의 예에서는, 드라이브 회로 출력(Q1, Q2, Q3···)으로 순차 L 레벨이 됨으로써, 주사선(SL1, SL2, SL3···)이 순차 선택되는 주사 신호가 된다.

즉, 캐소드 드라이버(21L)가 순방향 주사 신호 출력을 행함으로써, 주사선(SL1)으로부터 주사선(SL136)을 향하는 방향의 주사가 행해진다.

여기에서, 앤드 게이트(43)에는, 블랭킹 신호(BKb) 또는 블랭킹 신호(BKa)가 반전되어 입력되어 있는 것에 의해, 드라이브 회로 출력(Q1 ~ Q136)(주사 신호)에는, 도시와 같이 블랭킹 기간(BTa) 또는 블랭킹 기간(BTb)이 부가된 것이 된다. 블랭킹 기간(BTa)은 블랭킹 신호(BKa)에 의해 규정된다. 블랭킹 기간(BTb)은 블랭킹 신호(BKb)에 의해 규정된다.

짝수번째의 주사선의 주사 신호에 부가되는 블랭킹 기간(BTa)과, 홀수번째의 주사선의 주사 신호에 부가되는 블랭킹 기간(BTb)은, 서로 다른 타이밍으로 되어 있다. 이 예에서는 블랭킹 신호(BKa, BKb)가 그 지속기간의 절반만큼 어긋난 신호로 되어 있는 것에 의해, 블랭킹 기간(BTa, BTb)은 그 지속기간의 절반만큼 어긋나 있다.

이상은 캐소드 드라이버(21L)의 동작으로서 설명했지만, 캐소드 드라이버(21R)의 동작도 개략적으로 마찬가지이다. 단, 캐소드 드라이버(21R)에는, L 레벨의 주사 방향 제어 신호(FR)가 공급됨으로써, 시프트 레지스터(41)는, 역방향 시프트(Q136→Q135→···→Q1 방향의 시프트)를 행한다.

또한 L 레벨의 주사 방향 제어 신호(FR)에 의해, 캐소드 드라이버(21R)의 셀렉터(45, 46)의 출력은, 캐소드 드라이버(21L)측의 셀렉터(45, 46)와는 반대가 된다. 즉 블랭킹 신호(BKa)가 셀렉터(45)의 출력(BK_ODD)이 되고, 인버터(47)에서 반전되어 홀수번째의 앤드 게이트(43-1, 43-3···43-135)에 공급되고, 래치 회로 출력(Q1, Q3···Q135)과 논리곱이 취해진다.

또한 블랭킹 신호(BKb)가 셀렉터(46)의 출력(BK_EVEN)이 되고, 인버터(48)에서 반전되어 짝수번째의 앤드 게이트(43-2, 43-4···43-136)에 공급되고, 래치 회로 출력(Q2, Q4···Q136)과 논리곱이 취해진다.

이 때문에 캐소드 드라이버(21R)측의 동작 파형으로서는, 도 5에 나타내고 있는 시프트 레지스터 출력(Q1, Q2, Q3···Q136)을, 시프트 레지스터 출력(Q136, Q135, Q134···Q1)으로 생각하면 좋다. 또한 도 5의 래치 회로 출력(Q1, Q2, Q3)은, 래치 회로 출력(Q136, Q135, Q134)이 된다. 또한 도 5의 드라이브 회로 출력(Q1, Q2, Q3)은, 드라이브 회로 출력(Q136, Q135, Q134)이 된다.

결과적으로, 각 주사선(SL1 ~ SL136)에는, 캐소드 드라이버(21L, 21R)에 의해, 양단으로부터 동일한 주사 신호가 인가된다.

또한, 캐소드 드라이버(21L, 21R)에는, 구동 제어부(31)가 동시에 공통의 스캔 신호(SK), 클럭 신호(CLK), 래치 신호(LAT)를 공급함으로써, 주사선(SL)에 대한 주사 신호 출력은 동기시켜서 행해지게 된다.

이상과 같은 본 실시 형태의 동작 및 효과에 대해 설명한다.

도 6은 비교예로서, 주사선(SL1 ~ SL136)을 상기 실시 형태와 같은 양단 구동으로는 하지 않고, 종래의 1개의 캐소드 드라이버(21)로 구동하는 경우의 구성을 나타내고 있다. 또한 각 부에는 도 2과 동일 부분에 동일 부호를 인가하여 설명을 생략한다. 이 도 6의 구성은, 셀렉터(45, 46)를 마련하지 않고, 블랭킹 신호(BKb, BKa)가 그대로 인버터(47)에서 반전되어 앤드 게이트(43)에 공급되는 것이다. 블랭킹 신호(BKa)는 인버터(48)에서 반전되어 짝수번째의 앤드 게이트(43-2, 43-4···43-136)에 공급되고, 블랭킹 신호(BKb)가, 인버터(47)에서 반전되어 홀수번째의 앤드 게이트(43-1, 43-3···43-135)에 공급된다.

우선, 이와 같이 블랭킹 신호(BKb, BKa)를 이용하여, 홀수번째의 주사선과 짝수번째의 주사선에서 블랭킹 기간을 어긋나게 하고 있는 것에 대해서 설명한다.

이른바 음극 리셋법으로서의 구동 방식에서는, 한 주사선의 선택 타이밍과 다음 주사선의 선택 타이밍의 사이에 있어서, 각 주사 신호에 각 주사선을 L 레벨로 떨어뜨리는 기간으로서 블랭킹 기간을 마련하고 있다.

도 7a에는, 가령 블랭킹 기간을 어긋나지 않게 하고 있는 경우의 주사 신호(드라이브 회로 출력(Q1, Q2, Q3, Q4···)을 나타내고 있다. 1개의 블랭킹 신호(BK)를 각 라인의 주사 신호에 반영시킴으로써, 각 주사선(SL)의 주사 신호에 블랭킹 기간(BT)이 부가된다. 즉 각 주사선이 일제히 L 레벨이 되는 기간이 된다.

또한, 도 7에 애노드 드라이버(33)로부터의 표시 데이터 출력(애노드 드라이버 출력)의 파형을 병기하고 있지만, 블랭킹 기간(BT)은 애노드 드라이버(33)로부터의 표시 데이터 신호의 출력을 행하지 않고 있는 기간으로 하고 있다. 이에 따라 블랭킹 기간의 부가는, 표시 화상에는 직접 영향을 미치지 않는다.

이와 같이 블랭킹 기간(BT)을 마련함으로써, 블랭킹 기간(BT)이 종료한 타이밍에서, 선택 상태(L 레벨)가 되는 1개의 주사선 이외에는, 일제히 H 레벨이 된다. 예를 들면, 도 7a의 t0 시점에서는, 주사선(SL2)을 선택하는 타이밍이기 때문에, 주사선(SL2)에 대한 주사 신호(Q2)는 계속하여 L 레벨이 되지만, 다른 주사 신호(Q1, Q3 ~ Q136)는, 일제히 H 레벨로 상승한다.

이에 따라, 애노드 드라이버(33)로부터 표시 데이터선(DL1 ~ DL240)에 인가하는 표시 데이터 신호의 상승을 개선할 수 있다. 애노드 드라이버(33)의 드라이브 회로(63)는 정전류 드라이버이며, 표시 데이터 신호의 상승이 둔해지는 문제가 있었다. 이에 대하여 블랭킹 기간의 종료 시점에서 비선택 라인이 되는 모든 주사선을 H 레벨로 상승시킴으로써, 표시 데이터 신호의 상승을 개선할 수 있고, 각 화소의 표시 응답성을 개선할 수 있다.

그런데, 비선택 상태의 많은 주사선(예를 들면 136-1의 135개의 주사선)을 동시에 H 레벨로 하면, 상기의 상승 개선 효과가 과도하게 얻어져서, 표시 데이터선(DL)에 전류가 과도하게 흘러 버리는 경우가 생긴다. 이에 따라 소비 전류의 증대, 노이즈 증대 등의 문제가 발생해 버린다.

그래서, 도 6의 구성예와 같이, 2개의 블랭킹 신호(BKa, BKb)를 이용하여 블랭킹 기간을 짝수번째의 주사선과 홀수번째의 주사선으로 나누도록 한다. 이에 의해 한번에 상승하는 주사 신호를 대략 절반으로 하여, 적절한 정도로 상승의 개선 효과가 얻어지도록 하고 있다.

여기서 도 6의 구성에서 이용한 캐소드 드라이버(21)를 그대로 이용하여, 주사선(SL)을 양단 구동하는 구성을 실현하는 것을 생각한다. 그 경우, 도 6의 캐소드 드라이버(21)로서의 IC 칩을, 표시부(10)의 우측에도 배치하는 것이 된다.

도 8a에, 캐소드 드라이버(21)로서의 IC 칩을 모식적으로 나타내고 있다. 통상, 캐소드 드라이버(21)로서의 IC 칩은, 한 변에 주사선(SL)에 접속되는 출력 단자(Q1 ~ Q136)가 통합하여 배치된다. 주사선(SL1 ~ SL136)에 대한 배선 레이아웃에 적절하기 때문이다. 또한, 도 8a의 예에서는 각종 신호 입력 단자(예를 들면 클럭 신호(CLK), 블랭킹 신호(BKa, BKb), 스캔 신호(SK) 등의 단자)는 다른 변에 마련되어 있다. 이것도 기판상의 배선 레이아웃에 유리하기 때문이다.

이러한 캐소드 드라이버(21)로서의 IC 칩을 2개, 각각 표시부(10)의 양단측에 배치하면, 도 8b과 같이 된다. 즉 좌측의 캐소드 드라이버(21L)와, 우측의 캐소드 드라이버(21R)로서의 각 IC 칩은, 상하 반전시켜서 배치할 필요가 생긴다. 배선 레이아웃상, 어느 쪽도 출력 단자(Q1 ~ Q136)를 표시부(10)측(주사선(SL)측)을 향하게 하는 것이 바람직하기 때문이다.

당연히, 주사선 구동에 있어서, 선택 상태의 주사선은 맞출 필요가 있기 때문에, 캐소드 드라이버(21L)측은 순방향 주사 신호 출력(Q1→Q136 방향으로 순차 선택 상태로 하는 출력)을 행하고, 캐소드 드라이버(21R)측은 역방향 주사 신호 출력(Q136→Q1 방향으로 순차 선택 상태로 하는 출력)을 행하도록 한다.

이 경우, 이전의 실시 형태의 구성에서도 설명한 바와 같이, 주사선(SL1)에 대하여, 캐소드 드라이버(21L)의 Q1 출력 단자와, 캐소드 드라이버(21R)의 Q136 출력 단자가 접속된다. 또한 주사선(SL2)은 캐소드 드라이버(21L)의 Q2 출력 단자와, 캐소드 드라이버(21R)의 Q135 출력 단자가 접속된다. 마찬가지로 주사선(SL3 ~ SL136)도 다른 번호의 출력 단자가 양단에 접속된 상태가 된다.

그리고 주사선 총수가 짝수이면, 각 주사선(SL1 ~ SL136)은, 모두 일단이 캐소드 드라이버(21L)의 홀수번째의 출력 단자, 타단이 캐소드 드라이버(21R)의 짝수번째의 출력 단자에 접속된다.

이러한 전제에서, 도 6과 같은 구성의 캐소드 드라이버(21)를 도 8b의 캐소드 드라이버(21L, 21R)로서 이용하여, 각각 홀수번째, 짝수번째의 주사 신호에 다른 블랭킹 기간(BT)을 인가하는 것을 생각하면, 부적절한 상황이 생긴다.

도 7b에, 주사선(SL1)을 선택 상태로 하는 타이밍의 전후에서의 캐소드 드라이버(21L)의 Q1 출력, 및 캐소드 드라이버(21R)의 Q136 출력을 나타내고 있다.

캐소드 드라이버(21L)는, 주사 방향 제어 신호(FR) = H에 의해 순방향 주사 신호 출력을 행하고 있다. 그리고 Q1 출력은, 홀수번째의 출력 단자에서의 출력이기 때문에, 블랭킹 신호(BKb)에 따라 도시와 같이 블랭킹 기간(BTb)이 규정된다.

캐소드 드라이버(21R)는, 주사 방향 제어 신호(FR) = L에 의해 역방향 주사 신호 출력을 행하고 있다. 그리고 Q136 출력은, 짝수번째의 출력 단자에서의 출력이기 때문에, 블랭킹 신호(BKa)에 따라 도시와 같이 블랭킹 기간(BTa)이 규정된다.

이 Q1 출력과 Q136 출력은, 함께 주사선(SL1)에 인가되는 주사 신호이다. 이와 같이 하면, 기간(Tst)은, 주사선(SL1)에 일단으로부터 H 레벨, 타단으로부터 L 레벨이 인가되는 기간이 되어 버린다.

기간(Tst)은, 어느 하나의 블랭킹 기간(BTa, BTb)에 포함되는 기간으로서, 상술한 바와 같이 블랭킹 기간(BTa, BTb)에는 애노드 드라이버(33)로부터의 표시 데이터 신호 출력은 행해지지 않고 있기 때문에, 기간(Tst)에서 주사선(SL1)의 양단 전위가 상이한 것은 표시 화상 자체에는 직접 영향을 미치지 않는다. 그런데, 양단 전위가 상이함으로써, 기간(Tst)에 있어서 주사선(SL1) 상에 H 레벨측으로부터 L 레벨측으로의 쓸모없는 전류가 흐르게 된다.

여기에서는 주사선(SL1)에서 설명했지만, 다른 주사선(SL2 ~ SL136)에서도 마찬가지이다.

이와 같이 하면, 각 주사선(SL)에서 쓸모없는 전류가 발생하고, 소비 전력의 증대, 발열, 노이즈 발생이라고 하는 바람직하지 못한 현상이 발생한다. 또한, 경우에 따라서는, 이 전류 증가가 IC 고장을 야기하는 원인이 될 수도 있다.

본 실시 형태의 표시 장치는, 이러한 쓸모없는 전류가 발생하는 일이 없도록 하여, 안정적인 표시 구동을 실현하는 것이다.

즉, 도 2의 구성에 의하면, 도 7b의 기간(Tst)이 발생하지 않는 주사선 구동이 실현된다.

상술한 바와 같이, 캐소드 드라이버(21L, 21R)는 각각, 구동 제어부(31)로부터 공급되는 블랭킹 신호(BKa, BKb)를 셀렉터(45, 46)에서 선택할 수 있게 하고 있다. 특히, 주사 방향 제어 신호(FR)에 의해 선택이 행해진다.

결과적으로 캐소드 드라이버(21L)에서는, 도 5과 같이, 홀수 번호의 출력 단자로부터의 주사 신호에 블랭킹 신호(BKb)에 따른 블랭킹 기간(BTb)이 부가되고, 짝수 번호의 출력 단자로부터의 주사 신호에 블랭킹 신호(BKa)에 따른 블랭킹 기간(BTa)이 부가된다.

반대로 캐소드 드라이버(21R)에서는 홀수 번호의 출력 단자로부터의 주사 신호에 블랭킹 신호(BKa)에 따른 블랭킹 기간(BTa)이 부가되고, 짝수 번호의 출력 단자로부터의 주사 신호에 블랭킹 신호(BKb)에 따른 블랭킹 기간(BTb)이 부가된다.

이에 따라, 각 주사선(SL)에는, 양단으로부터 동일한 블랭킹 기간이 부가된 동일 파형의 주사 신호가 인가되게 된다. 예를 들면 캐소드 드라이버(21R)의 드라이브 회로 출력(Q136)은, 도 5에 나타낸 캐소드 드라이버(21L)의 드라이브 회로 출력(Q1)과 동일한 주사 신호가 된다.

각 주사선(SL1 ~ SL136)에 있어서, 이와 같이 좌우 양단으로부터 동일한 주사 신호가 인가되는 상태가 되기 때문에, 본 실시 형태에서는, 도 7b의 기간(Tst)은 발생하지 않고, 따라서 쓸모없는 전류가 흐르는 일도 없어진다.

정리하면, 본 실시 형태에서는, 캐소드 드라이버(21L, 21R)로 주사선(SL)을 양단 구동함과 아울러, 블랭킹 기간으로서 블랭킹 신호(BKa, BKb)에 따른 2종류의 타이밍이 상이한 기간을 인가하는 구성이다.

그리고, 주사선 구동부인 캐소드 드라이버(21L)는, 제 1 출력 단자(드라이브 회로 출력(Q1)의 출력 단자)에서 제 136 출력 단자(드라이브 회로 출력(Q136)의 출력 단자)가, 각각 주사선(SL1 ~ SL136)에 접속된 상태에서, 제 1 출력 단자로부터 제 136 출력 단자를 향해서 순차적으로 주사선(SL)을 선택하는 순방향 주사 신호 출력을 행한다.

또한, 다른 하나의 주사선 구동부인 캐소드 드라이버(21R)는, 제 136 출력 단자 내지 제 1 출력 단자가, 각각 주사선(SL1 ~ SL136)에 접속된 상태에서, 제 136 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선을 선택하는 역방향 주사 신호 출력을, 캐소드 드라이버(21L)와 동기시켜서 행한다.

또한, 캐소드 드라이버(21L)는, 홀수번째의 출력 단자로부터는 블랭킹 신호(BKb)에 따른 블랭킹 기간(BTb)을 갖는 주사 신호를 접속된 주사선에 출력함과 아울러, 짝수번째의 출력 단자로부터는 블랭킹 신호(BKa)에 따른 블랭킹 기간(BTa)을 갖는 주사 신호를 접속된 주사선에 출력한다.

반대로, 캐소드 드라이버(21R)는, 홀수번째의 출력 단자로부터는 블랭킹 신호(BKa)에 따른 블랭킹 기간(BTa)을 갖는 주사 신호를 접속된 주사선에 출력함과 아울러, 짝수번째의 출력 단자로부터는 블랭킹 신호(BKb)에 따른 블랭킹 기간(BTb)을 갖는 주사 신호를 접속된 주사선에 출력한다.

이러한 구성을 구비함으로써, 본 실시 형태의 표시 장치에서는 다음의 효과가 얻어진다.

우선, 주사선(SL)을 캐소드 드라이버(21L, 21R)로 양단 구동함으로써, 대화면화가 이루어져도 표시 품질을 양호하게 유지할 수 있다.

또한, 블랭킹 기간을 홀수번째·짝수번째의 주사선에서 상이한 타이밍으로 함으로써, 애노드 드라이버(33)로부터의 표시 데이터 신호 출력을 적정화할 수 있고, 이것도 표시 품질 향상에 기여한다.

그리고, 이와 같이 양단 구동, 및 짝수·홀수 라인에서의 2종류의 블랭킹 기간의 부여를 행하는 경우에, 각 주사선의 양단에, 캐소드 드라이버(21L, 21R)의 짝수번째의 출력 단자와 홀수번째의 출력 단자가 접속되는 상태이더라도, 1개의 주사선에 양단으로부터 인가되는 주사 신호는 완전히 동일하게(블랭킹 기간의 어긋남이 없음) 되기 때문에, 쓸모없는 전류가 흐르는 기간을 생기게 하지 않는다. 이에 의해, 소비 전력 확대, 발열, 노이즈, 불량 발생과 같은 사태를 초래하지 않는다. 따라서 동작이 안정된 표시 장치를 실현할 수 있다.

또한, 동일 구성의 IC 칩을, 캐소드 드라이버(21L, 21R) 중 어느 한쪽에도 사용할 수 있고, 캐소드 드라이버(21L, 21R)의 각각에 전용 IC를 제조하지 않아도 좋다. 이에 따라 제조 비용 저하, 부품 수 삭감, 제조 효율의 향상이라는 이점이 얻어진다.

또한 실시 형태에서는, 캐소드 드라이버(21L, 21R)는, 블랭킹 기간(BTa, BTb)을 각각 규정하는 블랭킹 신호(BKa, BKb)의 한쪽을, 홀수번째의 출력 단자의 주사 신호 생성계에 인가하는 셀렉터(45)와, 블랭킹 신호(BKa, BKb)의 다른쪽을 짝수번째의 출력 단자의 주사 신호 생성계에 인가하는 셀렉터(46)를 갖는다.

셀렉터(45, 46)를 이용함으로써, 블랭킹 신호(BKa, BKb)의 출력처(홀수번째/짝수번째)의 전환이 가능해지고, 1개의 IC 칩을 캐소드 드라이버(21L, 21R) 중 어느 한쪽에도 사용할 수 있는 구성이 된다.

또한, 주사 신호 생성계라는 것은, 최종적으로 주사선(SL)에 출력되는 주사 신호의 생성 과정의 처리를 행하는 회로 전반을 나타내고, 상기 예에서는 시프트 레지스터(41), 래치 회로(42), 앤드 게이트(43), 드라이브 회로(44), 인버터(47, 48)가 이에 상당한 것이다.

또한 실시 형태에서는, 캐소드 드라이버(21L, 21R)는, 주사 방향 제어 신호(FR)에 따라서, 한쪽이 순방향 주사 신호 출력, 다른쪽이 역방향 주사 신호 출력을 행하는 구성으로 됨과 아울러, 셀렉터(45, 46)는 주사 방향 제어 신호(FR)에 따라 블랭킹 신호(BKa, BKb)의 선택을 행하는 구성으로 되어 있다.

순방향 주사 신호 출력인지 역방향 주사 신호 출력인지에 따라 블랭킹 신호(BKa, BKb)의 출력처(홀수번째/짝수번째)가 설정됨으로써, 동일 주사선에 대하여 동일한 블랭킹 기간을 인가하는 상태로 할 수 있다. 즉 셀렉터(45, 46)에 특별한 선택 제어 신호는 불필요하고, 주사 방향 제어 신호(FR)를 유효하게 이용하여, 적절한 구동 동작을 실현할 수 있다.

실시 형태의 캐소드 드라이버(21L, 21R)는, 각각 본 발명 청구항의 주사선 구동 장치에 상당하지만, 각 캐소드 드라이버(21L, 21R)는, m개(m은 짝수, 상기 예에서는 m = 136)의 출력 단자가 주사선(SL1)으로부터 주사선(SLm)(SL136)에 각각 접속되어, 제 1 출력 단자(드라이브 회로 출력(Q1)의 출력 단자)로부터 제 m 출력 단자(예를 들면 드라이브 회로 출력(Q136)의 출력 단자)를 향하여 순차적으로 주사선(SL)을 선택하는 순방향 주사 신호 출력, 또는 제 m 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선(SL)을 선택하는 역방향 주사 신호 출력을 선택적으로 행하는 주사 신호 출력부를 갖는다. 즉, 시프트 레지스터(41), 래치 회로(42), 드라이브 회로(44)로서 주사 신호 출력부가 구성된다. 또한 주사 신호에 포함되는 블랭킹 기간(BTa, BTb)을 각각 규정하는 블랭킹 신호(BKa, BKb)의 한쪽을, 홀수번째의 출력 단자의 주사 신호 생성계에 인가하는 셀렉터(45)와, 블랭킹 신호(BKa, BKb)의 다른쪽을, 짝수번째의 출력 단자의 주사 신호 생성계에 인가하는 셀렉터(46)를 갖는다.

이 구성에 의해, 블랭킹 신호(BKa, BKb)가 인가되는 출력 단자의 홀수번째, 짝수번째가 전환 가능해지기 때문에, 해당 주사선 구동 장치는, 캐소드 드라이버(21L, 21R) 중의 어느 한쪽에도 적용할 수 있고, 상술의 표시 장치로서의 효과를 발휘시킬 수 있다.

또한, 셀렉터(45, 46)는, 주사 신호 출력부가 순방향 주사되는 경우와 역방향 주사되는 경우에 따라 전환됨으로써, 블랭킹 신호(BKa, BKb)의 출력처(홀수번째/짝수번째)가 적절하게 설정된다.

<3. 제 2 실시 형태>

제 2 실시 형태를 도 9, 도 10을 참조하여 설명한다.

제 2 실시 형태는, 표시부(10A)가, 2개의 표시 패널(11, 12)을 인접 배치하여 형성하고, 표시 패널(11, 12)을 각각 독립해서 구동하는 표시 장치(1A)의 예이다.

도 9에 나타내는 표시부(10A)의 표시 영역은, 표시 패널(11)과 표시 패널(12)이, 주사선의 스캔 진행 방향(라인 주사 진행 방향)에 인접하여 배치되어 형성된다.

표시 패널(11)과 표시 패널(12)은 동일 구성이다. 구체적으로는 1매의 유리 위에 표시 패널(11)과 표시 패널(12)이 배치되어, 표시부(10A)를 구성하고 있다. 표시 패널(11)과 표시 패널(12)의 각각은, 표시 화상을 구성하는 유효 화소로서, 예를 들면 240개의 도트가 수평 방향으로 배치되고, 68개의 도트가 수직 방향(라인 주사 진행 방향)으로 배치된다. 따라서 표시 패널(11, 12)은, 각각 240×68 = 16320개의 유효 도트를 갖는다. 즉 표시 패널(11, 12)의 2개로, 제 1 실시 형태의 표시부(10A)와 동일 도트수를 구성하는 예로 하고 있다. 각 도트는 OLED를 이용한 자기 발광 소자로서 형성된다.

표시 패널(11)에는 표시 데이터선(DL1A ~ DL240A)과, 주사선(SL1A ~ SL68A)이 배치된다. 마찬가지로 표시 패널(12)에는 표시 데이터선(DL1B ~ DL240B)과, 주사선(SL1B ~ SL68B)이 배치된다.

표시 패널(11)에 대해서는 구동 제어부(31A), 표시 데이터 기억부(32A), 애노드 드라이버(33A)를 갖는 컨트롤러 IC(20A)가 배치된다.

표시 패널(12)에 대해서는 구동 제어부(31B), 표시 데이터 기억부(32B), 애노드 드라이버(33B)를 갖는 컨트롤러 IC(20B)가 배치된다. 컨트롤러 IC(20A, 20B)는 함께 제 1 실시 형태의 컨트롤러 IC(20)와 동일한 구성이 된다.

한편, 캐소드 드라이버(21L, 21R)는, 각각 표시 패널(11, 12)에 대하여 공용되는 상태로 배치된다.

단, 캐소드 드라이버(21L)는, Q1 출력 단자 ~ Q68 출력 단자가 주사선(SL1A ~ SL68A)에 접속되어 표시 패널(11)의 주사에 이용되고, Q69 출력 단자 ~ Q136 출력 단자가 주사선(SL1B ~ SL68B)에 접속되어 표시 패널(12)의 주사에 이용된다.

캐소드 드라이버(21R)는, Q136 출력 단자 ~ Q69 출력 단자가 주사선(SL1A ~ SL68A)에 접속되어 표시 패널(11)의 주사에 이용되고, Q68 출력 단자 ~ Q1 출력 단자가 주사선(SL1B ~ SL68B)에 접속되어 표시 패널(12)의 주사에 이용된다.

각 표시 패널(11, 12)은 각각 독립해서 주사된다. 예를 들면 표시 패널(11)은 주사선(SL1A, SL2A···SL68A)이 순차 선택되고, 표시 패널(12)은 주사선(SL1B, SL2B···SL68B)이 순차 선택되도록 주사된다.

이 때문에, 캐소드 드라이버(21L, 21R)는, 각각 136개 출력 단자가 2개로 분할되어 이용된다. 그리고 캐소드 드라이버(21L)는, 출력(Q1 ~ Q68)으로서 표시 패널(11)에 대하여, 주사 방향(SD1L)으로서 나타내는 순방향 주사 신호 출력을 행하고, 출력(Q69 ~ Q136)으로서 표시 패널(12)에 대하여, 주사 방향(SD2L)으로서 나타내는 순방향 주사 신호 출력을 행한다.

한편, 캐소드 드라이버(21R)는, 출력(Q136 ~ Q69)으로서 표시 패널(11)에 대하여, 주사 방향(SD1R)으로서 나타내는 역방향 주사 신호 출력을 행하고, 출력(Q68 ~ Q1)으로서 표시 패널(12)에 대하여, 주사 방향(SD2R)으로서 나타내는 역방향 주사 신호 출력을 행한다.

2매의 표시 패널(11, 12)을 인접 배치하여 전체로써의 표시부(10A)를 형성하는 것은 다음 이유에 의한다.

일반적으로 표시 패널은, 수직 방향으로 배열된 모든 도트에 대하여 1개의 표시 데이터선(휘도 제어선)을 마련하고, 수평 방향으로 배열된 모든 도트에 대하여 1개의 주사선을 마련한다. 예를 들면 240 도트×136 도트의 표시 패널을 구성하는 경우, 수직 방향으로 연장되어 마련되는 240개의 표시 데이터선과, 수평 방향으로 연장되어 마련되는 136개의 주사선을 마련한다.

그리고, 예를 들면 라인 구동 방식을 이용하는 경우, 주사 신호에 의해 1라인마다 선택하면서, 표시 데이터선으로부터 1라인상의 각 도트에 표시 데이터 신호(휘도 신호)를 인가하고, 해당 라인의 각 도트를 발광시킨다. 이를 제 1 라인으로부터 최종 라인까지 순차적으로 실행함으로써 1 프레임의 화상 표시가 행해진다.

여기서 표시 패널을 패시브 구동하는 경우, 순간적으로 발광하고 있는 것은 1라인뿐이며 화면을 대형화하여 도트수(라인수)가 늘어나면 1개의 도트를 구동하는 시간이 줄어들고, 표시 화상의 휘도가 저하한다. 그래서 휘도를 확보하기 위하여, 통상 각 도트의 발광 휘도를 높게 하고 있다. 그런데 이것에 의해서 도트 수명이 줄어든다. 또한 도트 구동 방식의 경우에도 마찬가지의 사정이 생긴다.

이에 대하여, 상술한 바와 같이 2매의 표시 패널(11, 12)을 인접 배치하여 표시부(10A)를 형성하고, 각 표시 패널(11, 12)에 화면의 절반을 구성시키고, 각각 독립해서 구동시키면, 각 표시 패널(11, 12)은, 각각 화면 전체의 절반의 라인을 구동하면 충분한 것이 된다. 이와 같이 하면, 1라인의 구동 시간을 길게 취할 수 있다. 즉 예를 들면 240×136 도트의 표시 패널에 비교하여, 240×68 도트의 표시 패널(11, 12)을 이용함으로써, 표시 패널(11)의 1라인과 표시 패널(12)의 1라인의 2라인이 동시에 발광하여 듀티 싸이클을 2배로 할 수 있다.

따라서, 표시부(10A)를 보는 사람에게 발생하는 시각적인 잔상 현상을 이용하여, 각 라인의 도트 휘도가 동일 레벨이라도 표시부(10A)에 표시되는 화상의 휘도를 2배로 할 수 있다. 또는, 도트의 발광 휘도를 그렇게 높게 하지 않아도 표시 화상에 있어서 충분한 휘도를 얻을 수 있다고 말할 수 있다.

이 때문에 도 9과 같이 복수 패널로 1 화면을 구성하고, 각 패널을 각각 독립해서 구동하는 수법은, 대화면화, 고선명화에 적합한 수법이 된다.

제 2 실시 형태에서는, 도 9과 같은 표시 패널(11, 12)의 각 주사선(SL)을 캐소드 드라이버(21L, 21R)로 구동하는 경우에, 제 1 실시 형태와 마찬가지로, 블랭킹 기간이 어긋난 주사 신호가, 각 주사선(SL)의 양단으로부터 인가되는 일이 없도록 한다.

이 때문에 캐소드 드라이버(21L, 21R)는, 도 10과 같이 구성된다.

캐소드 드라이버(21L, 21R)는, 각각 동일 구성으로 되어 있고, 시프트 레지스터(41), 래치 회로(42), 앤드 게이트(43)(43-1 ~ 43-136), 드라이브 회로(44), 제 1 셀렉터(45-1, 45-2), 제 2 셀렉터(46-1, 46-2), 인버터(47-1, 47-2, 48-1, 48-2)를 갖는다.

기본적인 구성은 제 1 실시 형태와 마찬가지이기 때문이, 반복 설명은 피하지만, 이 예에서는, 시프트 레지스터(41), 래치 회로(42), 앤드 게이트(43), 드라이브 회로(44)는, 2분할되어 표시 패널(11, 12)에 대응한다.

캐소드 드라이버(21L)의 경우, 시프트 레지스터(41)로부터 드라이브 회로(44)까지의 구성은 출력 Q1 계통으로부터 Q68 계통까지의 부위(이하 「제 1 반 그룹」으로 칭함)까지가 표시 패널(11)에 대응된다.

캐소드 드라이버(21L)에는, 이 전반부에 대한 제어 신호로서, 컨트롤러 IC(20A)(구동 제어부31A)로부터, 표시 패널(11)의 구동 제어를 위한 스캔 신호(SK-A), 클럭 신호(CLK-A), 주사 방향 제어 신호(FR-A), 래치 신호(LAT-A), 블랭킹 신호(BKa-A, BKb-A)가 공급된다.

시프트 레지스터(41)는, 상기의 전반부를 구성하는 전반 시프트 단부(41A)가, 주사 방향 제어 신호(FR-A) = H 레벨에 따라 순방향(Q1→Q2→···→Q68 방향)의 시프트를 행하여, 출력(Q1 ~ Q68)을 얻는다. 이들이 래치 회로(42)의 전반 래치부(42A)에서, 래치 신호(LAT-A)의 타이밍에서 래치되고, 래치 출력(Q1 ~ Q68)이 앤드 게이트(43-1 ~ 43-68)를 거쳐서 드라이브 회로(44)에 공급된다. 그리고 드라이브 회로 출력(Q1 ~ Q68)으로서 주사 신호가 표시 패널(11)의 주사선(SL1A ~ SL68A)에 인가된다.

셀렉터(45-1, 46-1), 인버터(47-1, 48-1)는, 전반부에 대응하고 있다.

앤드 게이트(43-1 ~ 43-68) 중, 홀수번째의 앤드 게이트(43)(43-1, 43-3···43-67)에는, 셀렉터(45-1)의 출력(BK_ODD)이 인버터(47-1)를 거쳐서 입력되어 있다.

또한 짝수번째의 앤드 게이트(43)(43-2, 43-4···43-68)에는, 셀렉터(46-1)의 출력(BK_EVEN)이 인버터(48-1)를 거쳐서 입력되어 있다.

셀렉터(45-1, 46-1)의 입력 0에는 블랭킹 신호(BKa-A)가 입력되고, 입력 1에는 블랭킹 신호(BKb-A)가 입력된다.

그리고 셀렉터(45-1, 46-1)은 주사 방향 제어 신호(FR-A)에 따라 입력을 선택한다. 셀렉터(45-1)에는 주사 방향 제어 신호(FR-A)가 선택 제어 신호로서 그대로 입력되고, 한편 셀렉터(46-1)에는 주사 방향 제어 신호(FR-A)가 반전되어 선택 제어 신호로서 입력된다. 그리고 셀렉터(45-1)는, 선택 제어 신호가 H 레벨이면 입력 1, L 레벨이면 입력 0을 선택하고, 셀렉터(46-1)는, 선택 제어 신호가 H 레벨이면 입력 0, L 레벨이면 입력 1을 선택한다.

예를 들면 주사 방향 제어 신호(FR-A) = H 레벨로 됨으로써, 셀렉터(45-1)의 출력(BK_ODD) = BKb-A가 되고, 셀렉터(46-1)의 출력(BK_EVEN) = BKa-A가 된다.

또한, 이 캐소드 드라이버(21L)에 있어서, 시프트 레지스터(41)로부터 드라이브 회로(44)까지의 구성은 출력 Q69 계통으로부터 Q136 계통까지의 부위(이하 「제 2 반 그룹」으로 칭함)까지가 표시 패널(12)에 대응된다.

캐소드 드라이버(21L)에는, 이 후반부에 대한 제어 신호로서, 컨트롤러 IC(20B)(구동 제어부(31B))로부터, 표시 패널(12)의 구동 제어를 위한 스캔 신호(SK-B), 클럭 신호(CLK-B), 주사 방향 제어 신호(FR-B), 래치 신호(LAT-B), 블랭킹 신호(BKa-B, BKb-B)가 공급된다.

시프트 레지스터(41)는, 상기의 후반부를 구성하는 후반 시프트 단부(41B)가, 주사 방향 제어 신호(FR-B) = H 레벨에 따라 순방향(Q69→Q70→···→Q136 방향)의 시프트를 행하고, 출력(Q69 ~ Q136)을 얻는다. 이들이 래치 회로(42)의 후반 래치부(42B)에서, 래치 신호(LAT-B)의 타이밍에서 래치되고, 래치 출력(Q69 ~ Q136)이 앤드 게이트(43-69 ~ 43-136)를 거쳐서 드라이브 회로(44)에 공급된다. 그리고 드라이브 회로 출력(Q69 ~ Q136)으로서 주사 신호가 표시 패널(12)의 주사선(SL1B ~ SL68B)에 인가된다.

셀렉터(45-2, 46-2), 인버터(47-2, 48-2)는, 후반부에 대응하고 있다.

앤드 게이트(43-69 ~ 43-136) 중, 홀수번째의 앤드 게이트(43)(43-69, 43-71···43-135)에는, 셀렉터(45-2)의 출력(BK_ODD)이 인버터(47-2)를 거쳐서 입력되어 있다.

또한 짝수번째의 앤드 게이트(43)(43-70, 43-72···43-136)에는, 셀렉터(46-2)의 출력(BK_EVEN)이 인버터(48-2)를 거쳐서 입력되어 있다.

셀렉터(45-2, 46-2)의 입력 0에는 블랭킹 신호(BKa-B)가 입력되고, 입력 1에는 블랭킹 신호(BKb-B)가 입력된다.

그리고 셀렉터(45-2, 46-2)는 주사 방향 제어 신호(FR-B)에 따라 입력을 선택한다. 셀렉터(45-2)에는 주사 방향 제어 신호(FR-B)가 선택 제어 신호로서 그대로 입력되고, 한편 셀렉터(46-2)에는 주사 방향 제어 신호(FR-B)가 반전되어 선택 제어 신호로서 입력된다. 그리고 셀렉터(45-2)는, 선택 제어 신호가 H 레벨이면 입력 1, L 레벨이면 입력 0을 선택하고, 셀렉터(46-2)는, 선택 제어 신호가 H 레벨이면 입력 0, L 레벨이면 입력 1을 선택한다.

예를 들면 주사 방향 제어 신호(FR-B) = H 레벨로 됨으로써, 셀렉터(45-2)의 출력(BK_ODD) = BKb-B이 되고, 셀렉터(46-2)의 출력(BK_EVEN) = BKa-B이 된다.

캐소드 드라이버(21R)는, 캐소드 드라이버(21L)와 동일한 구성이다. 단, 도 8에서 설명한 사정에 의해, 표시부(10A)에 대하여 상하 반전하여 배치됨으로써, Q1 ~ Q136 계통과 주사선(SL)의 접속 관계가 캐소드 드라이버(21L)와 역순으로 되어 있다.

이 때문에 전반부(Q1 ~ Q68 계통)가 표시 패널(12)에 대응하고, 후반부(Q69 ~ Q136)가 표시 패널(11)에 대응한다.

캐소드 드라이버(21R)에는, 이 전반부에 대한 제어 신호로서, 컨트롤러 IC(20B)(구동 제어부(31B))로부터, 표시 패널(12)의 구동 제어를 위한 스캔 신호(SK-B), 클럭 신호(CLK)-B, 래치 신호(LAT-B), 블랭킹 신호(BKa-B, BKb-B)가, 캐소드 드라이버(21L)의 후반부에 대한 것과 동시에 공급된다. 단 주사 방향 제어 신호(FR-B)는 L 레벨로서 공급됨으로써, 캐소드 드라이버(21R)의 전반부(Q1 ~ Q68 계통)는, 역방향 주사 신호 출력(Q68→Q67→···→Q1의 방향의 주사)을 행함과 아울러, 셀렉터(45-1, 46-1)에 있어서의 블랭킹 신호(BKa-B, BKb-B)의 선택이, 캐소드 드라이버(21L)의 셀렉터(45-2, 46-2)와는 반대가 된다.

또한 캐소드 드라이버(21R)에는, 이 후반부에 관한 제어 신호로서, 컨트롤러 IC(20A)(구동 제어부31A)로부터, 표시 패널(11)의 구동 제어를 위한 스캔 신호(SK-A), 클럭 신호(CLK-A), 래치 신호(LAT-A), 블랭킹 신호(BKa-A, BKb-A)가, 캐소드 드라이버(21L)의 전반부에 대한 것과 동시에 공급된다. 단 주사 방향 제어 신호(FR-A)는 L 레벨로서 공급됨으로써, 캐소드 드라이버(21R)의 후반부(Q69 ~ Q136 계통)는, 역방향 주사 신호 출력(Q136→Q135→···→Q69의 방향의 주사)을 행함과 아울러, 셀렉터(45-2, 46-2)에 있어서의 블랭킹 신호(BKa-A, BKb-A)의 선택이, 캐소드 드라이버(21L)의 셀렉터(45-1, 46-1)와는 반대가 된다.

이상의 결과로서, 표시 패널(11, 12)의 각 주사선(SL)은, 캐소드 드라이버(21L, 21R)에 의해 양단 구동됨과 아울러, 양단으로부터의 주사 신호는 동일한 신호(동일의 블랭킹 기간이 부가된 신호)로 할 수 있고, 제 1 실시 형태와 마찬가지로 쓸모없는 전류를 흘리지 않도록 할 수 있다.

따라서, 표시 패널(11, 12)을 이용해서 1개의 표시부(10A)를 형성하는 방식에 있어서도, 동일한 구성의 IC 칩을 좌우의 캐소드 드라이버(21L, 21R)로서 사용할 수 있고, 또한 동작이 안정된 표시 장치를 실현할 수 있다.

또한 상술한 바와 같이 캐소드 드라이버(21L, 21R)의 내부 회로를, 표시 패널(11, 12)에 대응하는 전반부, 후반부로 나누어서 이용함으로써, 1개의 캐소드 드라이버 IC를, 표시 패널(11, 12)의 양쪽에 대응하는 주사선 구동 장치로서 이용할 수 있다.

<4. 변형예>

이상, 실시 형태에 대해서 설명했지만, 본 발명의 표시 장치나 주사선 구동 장치는 상기예에 한정되지 않고, 각종 변형예가 생각된다.

표시 장치로서의 표시 구동을 위한 구성은 이 외에도 생각된다. 예를 들면 애노드 드라이버(33)는 컨트롤러 IC(20)의 외부 구성으로 해도 좋다.

또한 캐소드 드라이버(21L, 21R)에 대한 주사 방향 제어 신호(FR)는, 구동 제어부(31)로부터 캐소드 드라이버(21L, 21R)의 각각에, 독립의 신호(한쪽이 H 레벨, 다른쪽이 L 레벨)로서 공급되어도 좋고, 캐소드 드라이버(21L)에 공급되는 주사 방향 제어 신호(FR)가, 인버터를 거쳐서 캐소드 드라이버(21R)에도 공급되도록 해도 좋다.

또한, 특히 고정된 H 레벨 전위를 캐소드 드라이버(21L)에 인가하고, 고정된 L 레벨 전위를 캐소드 드라이버(21L)에 인가하도록 하여, 이것을 주사 방향 제어 신호(FR)로 해도 좋다.

셀렉터(45, 46)에 대해서는, 주사 방향 제어 신호(FR)에 따라 선택을 행하는 예로 했지만, 주사 방향 제어 신호(FR)와는 다른 선택 제어 신호를 이용하여 셀렉터(45, 46)를 제어해도 좋다.

또한 제 2 실시 형태에서는 2개의 표시 패널(11, 12)로 표시부(10)를 구성했지만, 3 이상의 표시 패널을 라인 주사 진행 방향으로 인접 배치하여 1개의 화면을 구성하는 예도 생각된다.

또한 제 2 실시 형태의 경우에, 표시 패널(11)용의 캐소드 드라이버와, 표시 패널(12)용의 캐소드 드라이버로서 별도의 IC를 이용하는 것도 생각된다.

어느 것이든 본 발명의 사고 방식을 취하여, 양단 구동의 캐소드 드라이버(21L, 21R)의 사이에서 각 주사선에 블랭킹 기간이 동일한 주사 신호를 인가할 수 있게 하면 좋다.

또한 본 발명은, OLED를 이용하는 표시 장치 뿐만 아니라, LCD, VFD, FED 등을 이용하는 다른 종류의 표시 장치 등에서도 적용 가능하다.

1, 1A : 표시 장치
2 : MPU
10 : 표시부
20, 20A, 20B : 컨트롤러 IC
33, 33A, 33B : 애노드 드라이버
21L, 21R : 캐소드 드라이버
41 : 시프트 레지스터
42 : 래치 회로
44 : 드라이브 회로
45, 45-1, 45-2, 46, 46-1, 46-2 : 셀렉터

Claims

열 방향으로 배열되는 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 배열되는 복수의 화소에 공통으로 접속된 m개의 주사선이 매트릭스 형상으로 배치되어 있는 표시부와,
상기 데이터선에 대하여 표시 데이터에 따른 신호를 인가하는 데이터선 구동부와,
상기 주사선에 대하여 일단측으로부터 주사 신호를 인가하는 제 1 주사선 구동부와,
상기 주사선에 대하여 타단측으로부터 주사 신호를 인가하는 제 2 주사선 구동부를 구비하고,
m을 짝수값으로 했을 때에, 상기 제 1 주사선 구동부는, 제 1 출력 단자 내지 제 m 출력 단자가, 각각 제 1 주사선 내지 제 m 주사선에 접속된 상태에서, 제 1 출력 단자로부터 제 m 출력 단자를 향해서 순차적으로 주사선을 선택하는 순방향 주사 신호 출력을 행하고,
상기 제 2 주사선 구동부는, 제 m 출력 단자 내지 제 1 출력 단자가, 각각 제 1 주사선 내지 제 m 주사선에 접속된 상태에서, 제 m 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선을 선택하는 역방향 주사 신호 출력을, 상기 제 1 주사선 구동부와 동기시켜서 행하고,
상기 제 1 주사선 구동부는, 홀수번째의 출력 단자로부터는 제 1 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력함과 아울러, 짝수번째의 출력 단자로부터는 상기 제 1 블랭킹 기간과는 타이밍이 상이한 제 2 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력하고,
상기 제 2 주사선 구동부는, 홀수번째의 출력 단자로부터는 상기 제 2 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력함과 아울러, 짝수번째의 출력 단자로부터는 상기 제 1 블랭킹 기간을 갖는 주사 신호를 접속된 주사선에 출력하는
표시 장치.
제 1 항에 있어서,
상기 제 1 주사선 구동부와 상기 제 2 주사선 구동부는,
상기 제 1 블랭킹 기간을 규정하는 제 1 블랭킹 신호와 상기 제 2 블랭킹 기간을 규정하는 제 2 블랭킹 신호 중 한쪽을 선택하여, 홀수번째의 출력 단자로부터 출력되는 주사 신호에 인가하는 제 1 셀렉터와,
상기 제 1 블랭킹 신호와 상기 제 2 블랭킹 신호 중 다른쪽을 선택하여, 짝수번째의 출력 단자로부터 출력되는 주사 신호에 인가하는 제 2 셀렉터를 갖는 표시 장치.
제 2 항에 있어서,
상기 제 1 주사선 구동부와 상기 제 2 주사선 구동부는, 주사 방향 제어 신호에 따라서, 한쪽이 상기 순방향 주사 신호 출력, 다른쪽이 상기 역방향 주사 신호 출력을 행하는 구성으로 됨과 아울러,
상기 제 1, 제 2 셀렉터는 상기 주사 방향 제어 신호에 따라 상기 제 1 블랭킹 신호 또는 상기 제 2 블랭킹 신호의 선택을 행하는 구성으로 되어 있는 표시 장치.
열 방향으로 배열되는 복수의 화소에 공통으로 접속된 데이터선과, 행 방향으로 배열되는 복수의 화소에 공통으로 접속된 m개의 주사선이 매트릭스 형상으로 배치되어 있는 표시부에 대하여, 상기 주사선에 주사 신호를 인가하는 주사선 구동 장치로서,
m을 짝수값으로 했을 때에, m개의 출력 단자가 제 1 주사선 내지 제 m 주사선에 각각 접속되어, 제 1 출력 단자로부터 제 m 출력 단자를 향해서 순차적으로 주사선을 선택하는 순방향 주사 신호 출력, 또는 제 m 출력 단자로부터 제 1 출력 단자를 향해서 순차적으로 주사선을 선택하는 역방향 주사 신호 출력을 선택적으로 행하는 주사 신호 출력부와,
주사 신호에 포함되는 제 1 블랭킹 기간을 규정하는 상기 제 1 블랭킹 신호와, 상기 제 1 블랭킹 기간과는 상이한 타이밍에서 주사 신호에 포함되는 제 2 블랭킹 기간을 규정하는 상기 제 2 블랭킹 신호 중 한쪽을, 홀수번째의 출력 단자의 주사 신호 생성계에 인가하는 제 1 셀렉터와,
상기 제 1 블랭킹 신호와, 상기 제 2 블랭킹 신호 중 다른쪽을, 짝수번째의 출력 단자의 주사 신호 생성계에 인가하는 제 2 셀렉터를 갖는
주사선 구동 장치.
제 4 항에 있어서,
상기 제 1, 제 2 셀렉터는, 상기 주사 신호 출력부가 상기 순방향 주사 신호 출력을 행하는지 또는 상기 역방향 주사 신호 출력을 행하는지에 따라 상기 제 1 블랭킹 신호 또는 상기 제 2 블랭킹 신호를 선택하도록 구성되는 주사선 구동 장치.