KR20140104752A - Flat display device and method of fabricating the same - Google Patents

Flat display device and method of fabricating the same Download PDF

Info

Publication number
KR20140104752A
KR20140104752A KR1020130018639A KR20130018639A KR20140104752A KR 20140104752 A KR20140104752 A KR 20140104752A KR 1020130018639 A KR1020130018639 A KR 1020130018639A KR 20130018639 A KR20130018639 A KR 20130018639A KR 20140104752 A KR20140104752 A KR 20140104752A
Authority
KR
South Korea
Prior art keywords
data line
pixel electrode
electrode
contact holes
common electrode
Prior art date
Application number
KR1020130018639A
Other languages
Korean (ko)
Other versions
KR102066085B1 (en
Inventor
장정훈
이상협
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130018639A priority Critical patent/KR102066085B1/en
Publication of KR20140104752A publication Critical patent/KR20140104752A/en
Application granted granted Critical
Publication of KR102066085B1 publication Critical patent/KR102066085B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

The present invention relates to a flat display device capable of preventing line defect when the disconnection of a data line occurs, and a manufacturing method thereof. The flat display device of the present invention includes: a thin film transistor which is formed in each sub pixel area defined by crossing between a plurality of gate lines and a plurality of data lines on a substrate; a first passivation layer which is formed to cover the thin film transistor; a planarization layer which is formed on the first passivation layer, and from which an area corresponding to the data lines is selectively removed; a common electrode which is formed on the planarization layer, and from which an area corresponding to the data lines is selectively removed; a second passivation layer which is formed on the planarization layer to cover the common electrode; a pixel electrode which is formed on the second passivation layer to form a fringe field with the common electrode; first and second contact holes which expose the data lines by selectively removing the first and second passivation layers; and first and second connecting patterns which respectively connect the data lines to the pixel electrode through the first and second contact holes.

Description

평판 표시 장치 및 이의 제조 방법{FLAT DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a flat display device and a method of manufacturing the same,

본 발명은 평판 표시 장치에 관한 것으로, 데이터 배선의 단선에 의한 라인 디펙트(Line Defect)를 방지할 수 있는 평판 표시 장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a flat panel display device capable of preventing line defects due to disconnection of data lines and a method of manufacturing the same.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.(PDP), Electro Luminescent Display (ELD), Vacuum Fluorescent (VFD), and the like have been developed in recent years in response to the demand for display devices. Display) have been studied, and some of them have already been used as display devices in various devices.

상기와 같은 평판 표시 장치는 화상을 표시하기 위한 표시 패널을 구비하며, 상기와 같은 표시 패널이 잘 구동하는지 검사 공정을 실시하여 불량 여부를 검출할 수 있다. 일반적으로 검사 공정은 표시 패널에 일정한 테스트 신호를 인가하여 불량 여부를 판단한다.Such a flat panel display device includes a display panel for displaying an image, and it is possible to detect whether or not the display panel is defective by checking whether the display panel is well driven. Generally, in the inspection process, a certain test signal is applied to the display panel to judge whether or not it is defective.

예를 들어, 평판 표시 장치가 액정 표시 장치인 경우 액정 표시 장치의 게이트 배선 및 데이터 배선에 테스트 신호를 인가하여 각 서브 화소에 형성된 박막 트랜지스터들의 온/오프(ON/OFF) 상태를 검사하고, 박막 트랜지스터가 온 상태일 때, 서브 화소의 점등 상태를 검사한다. 복수 개의 서브 화소는 신호 배선의 쇼트(Short), 단선(Open), 박막 트랜지스터의 불량, 전극 패턴의 불량 등에 의해 불량이 발생한다. 더욱이, 데이터 배선은 복수 개의 서브 화소가 공유하므로, 데이터 배선이 단선된 경우, 라인 디펙트(Line Defect)가 발생한다.For example, when the flat panel display device is a liquid crystal display device, a test signal is applied to a gate wiring and a data wiring of a liquid crystal display device to check the ON / OFF state of thin film transistors formed in each sub pixel, When the transistor is on, the lighting state of the sub-pixel is checked. A plurality of sub-pixels are defective due to short, open, thin film transistor defects, defective electrode patterns, etc. of signal lines. Furthermore, since the data lines are shared by a plurality of sub-pixels, line defects occur when the data lines are disconnected.

도 1은 라인 디펙트(Line Defect)가 발생한 사진이다.1 is a photograph in which a line defect occurs.

데이터 배선이 단선되면, 단선된 데이터 배선과 접속된 복수 개의 서브 화소는 모두 불량 서브 화소가 된다. 따라서, 도 1과 같이, 라인 디펙트(Line Defect)가 발생하여 표시 품질이 크게 저하된다.If the data lines are disconnected, all of the plurality of sub-pixels connected to the disconnected data lines become defective sub-pixels. Therefore, as shown in Fig. 1, a line defect occurs, and the display quality is significantly deteriorated.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 데이터 배선이 단선된 경우, 연결 패턴을 이용하여 화소 전극과 데이터 배선을 접속시켜 라인 디펙트(Line Defect)를 방지할 수 있는 평판 표시 장치 및 이의 제조 방법을 제공하는데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a flat panel display device capable of preventing line defects by connecting a pixel electrode and a data line using a connection pattern, And a method for producing the same.

상기와 같은 목적을 달성하기 위한 본 발명의 평판 표시 장치는 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역마다 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 덮도록 형성된 제 1 보호막; 상기 제 1 보호막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 평탄화막; 상기 평탄화막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 공통 전극; 상기 공통 전극을 덮도록 상기 평탄화막 상에 형성된 제 2 보호막; 상기 제 2 보호막 상에 형성되어 상기 공통 전극과 프린지 전계를 형성하는 화소 전극; 상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀; 및 상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 포함한다.According to an aspect of the present invention, there is provided a flat panel display comprising: a thin film transistor formed on each of a plurality of sub pixel regions defined by intersecting a plurality of gate lines and data lines; A first protective film formed to cover the thin film transistor; A planarization film formed on the first protective film and having a region corresponding to the data line selectively removed; A common electrode formed on the planarization film and selectively removing a region corresponding to the data line; A second protective layer formed on the planarization layer to cover the common electrode; A pixel electrode formed on the second protective film and forming a fringe electric field with the common electrode; First and second contact holes for selectively removing the first and second protective films to expose the data lines; And first and second connection patterns connecting the data line and the pixel electrode through the first and second contact holes, respectively.

상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성된다.The first and second contact holes are formed by selectively removing the first and second protective films on both sides with reference to the disconnected region of the data line after detecting the disconnection of the data line.

상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성된다. The first and second connection patterns are formed of tungsten.

상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극은 상기 드레인 전극과 전기적으로 절연된다.The pixel electrode connected to the data line through the first and second connection patterns is electrically insulated from the drain electrode.

또한, 동일 목적을 달성하기 위한 본 발명의 평판 표시 장치의 제조 방법은 기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역 마다 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 덮도록 제 1 보호막과 평탄화막을 차례로 형성하는 단계; 상기 평탄화막을 선택적으로 제거하여 상기 데이터 배선에 대응되는 상기 제 1 보호막을 노출시키는 단계; 상기 평탄화막 상에 상기 데이터 배선에 대응되는 영역의 상기 제 1 보호막을 노출시키도록 공통 전극을 형성하는 단계; 상기 공통 전극을 덮도록 상기 평탄화막 상에 제 2 보호막을 형성하는 단계; 상기 제 2 보호막 상에 상기 공통 전극과 프린지 전계를 형성하는 화소 전극을 형성하는 단계; 상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀을 형성하는 단계; 및 상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a flat panel display device, including: forming a thin film transistor on a substrate in each sub pixel region defined by intersecting a plurality of gate lines and a data line; 1 protective film and a planarization film in this order; Selectively removing the planarization layer to expose the first protective layer corresponding to the data line; Forming a common electrode on the planarization film so as to expose the first protective film in a region corresponding to the data line; Forming a second protective film on the planarization film so as to cover the common electrode; Forming a pixel electrode on the second protective film to form a fringe electric field with the common electrode; Forming first and second contact holes exposing the data line by selectively removing the first and second protective films; And forming first and second connection patterns connecting the data line and the pixel electrode through the first and second contact holes, respectively.

상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성한다.The first and second contact holes are formed by selectively removing the first and second protective films on both sides with reference to the disconnected region of the data line after detecting the disconnection of the data line.

상기 제 1, 제 2 콘택홀은 레이저를 이용한 재핑(Zapping) 방법을 이용하여 형성한다.The first and second contact holes are formed by a zapping method using a laser.

상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성한다.The first and second connection patterns are formed of tungsten.

상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극을 상기 드레인 전극과 전기적으로 절연시킨다.And electrically connecting the pixel electrode connected to the data line through the first and second connection patterns to the drain electrode.

상기와 같은 본 발명의 평판 표시 장치 및 이의 제조 방법은 데이터 배선이 단선된 경우, 데이터 배선을 화소 전극과 접속시켜 데이터 신호가 화소 전극을 통해 전달됨으로써, 라인 디펙트(Line Defect)를 방지할 수 있다. 특히, 데이터 배선에 대응되는 영역에 공통 전극 및 평탄화막을 형성하지 않음으로써, 데이터 배선의 단선 시 데이터 배선 상에 형성된 제 1, 제 2 보호막만을 제거하여 데이터 배선을 노출시킬 수 있다.When a data line is disconnected, the data line is connected to the pixel electrode and the data signal is transmitted through the pixel electrode, thereby preventing line defects. have. Particularly, since the common electrode and the planarizing film are not formed in the regions corresponding to the data lines, the data lines can be exposed by removing only the first and second protective films formed on the data lines when the data lines are disconnected.

따라서, 본 발명의 평판 표시 장치 및 이의 제조 방법은 화소 전극까지 형성한 후 최종 검사 공정에서 데이터 배선의 단선이 검출되더라도, 데이터 배선의 리페어가 가능하다.Therefore, in the flat panel display device and the method of manufacturing the same of the present invention, it is possible to repair the data line even if disconnection of the data line is detected in the final inspection process after forming the pixel electrode.

도 1은 라인 디펙트(Line Defect)가 발생한 사진이다.
도 2a는 본 발명의 평판 표시 장치의 평면도이다.
도 2b는 데이터 신호의 흐름을 나타낸 평면도이다.
도 3은 도 2a의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.
도 4a 내지 도 4g는 본 발명의 평판 표시 장치의 제조 방법을 나타낸 공정 평면도이다.
도 5a 내지 도 5g는 도 4a 내지 도 4g의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.
1 is a photograph in which a line defect occurs.
2A is a plan view of a flat panel display of the present invention.
2B is a plan view showing a flow of a data signal.
3 is a cross-sectional view taken along the line I-I 'and II-II' in FIG. 2A.
4A to 4G are process plan views illustrating a method of manufacturing the flat panel display device of the present invention.
5A to 5G are cross-sectional views of I-I 'and II-II' of Figs. 4A to 4G.

이하, 첨부된 도면을 참조하여 본 발명의 평판 표시 장치를 설명하면 다음과 같다.Hereinafter, a flat panel display device according to the present invention will be described with reference to the accompanying drawings.

도 2a는 본 발명의 평판 표시 장치의 평면도이며, 도 2b는 데이터 신호의 흐름을 나타낸 평면도이다. 그리고, 도 3은 도 2a의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.FIG. 2A is a plan view of a flat panel display of the present invention, and FIG. 2B is a plan view showing a flow of a data signal. 3 is a cross-sectional view taken along line I-I 'and II-II' in FIG. 2A.

도 2a 및 도 3과 같이, 본 발명의 평판 표시 장치는 데이터 배선(130)이 제 1, 제 2 콘택홀(180A, 180B)을 통해 화소 전극(170)과 접속된다. 따라서, 데이터 배선(130)에 단선이 발생한 경우, 데이터 신호가 화소 전극(170)을 통해 다음 단의 서브 화소에 전달된다.2A and FIG. 3, in the flat panel display device of the present invention, the data line 130 is connected to the pixel electrode 170 through the first and second contact holes 180A and 180B. Therefore, when a disconnection occurs in the data line 130, the data signal is transmitted to the next-stage sub-pixel through the pixel electrode 170. [

구체적으로, 기판(100) 상에 게이트 절연막(110)을 사이에 두고 복수 개의 게이트 배선(105)과 데이터 배선(130)이 교차하여 서브 화소 영역이 정의된다. 그리고, 서브 화소 영역마다 박막 트랜지스터가 형성되며, 화소 전극(170)과 공통 전극(160)이 제 2 보호막(140b)을 사이에 두고 중첩되어 프린지 전계(Fringe Field Switching; FFS)를 형성한다.Specifically, a plurality of gate wirings 105 and a plurality of data wirings 130 intersect with each other with a gate insulating film 110 interposed therebetween, and a sub pixel region is defined. A thin film transistor is formed in each sub pixel region and the pixel electrode 170 and the common electrode 160 are overlapped with each other with the second protective film 140b interposed therebetween to form a fringe field switching (FFS).

박막 트랜지스터는 게이트 전극(105a), 게이트 절연막(110), 반도체층(120), 소스 전극(130a) 및 드레인 전극(130b)을 포함한다. 소스 전극(130a)은 데이터 배선(130)에서 연장 형성되며, 드레인 전극(130b)은 소스 전극(130a)과 이격 형성된다. 그리고, 상기와 같은 박막 트랜지스터를 덮도록 제 1 보호막(140a)과 평탄화막(150)이 차례로 형성된다.The thin film transistor includes a gate electrode 105a, a gate insulating film 110, a semiconductor layer 120, a source electrode 130a, and a drain electrode 130b. The source electrode 130a extends from the data line 130 and the drain electrode 130b is spaced apart from the source electrode 130a. The first passivation layer 140a and the planarization layer 150 are sequentially formed to cover the thin film transistor.

이 때, 평탄화막(150)은 드레인 콘택홀(140H)을 형성하기 위한 영역과 데이터 배선(130)에 대응되는 영역의 제 1 보호막(140a)을 노출시키도록 형성된다. 그리고, 평탄화막(150) 상에는 통 전극 형태의 공통 전극(160)이 형성된다. 공통 전극(160)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 도전성 물질로 형성된다.At this time, the planarization film 150 is formed to expose the first protective film 140a in the region for forming the drain contact hole 140H and the region corresponding to the data line 130. [ On the planarizing film 150, a common electrode 160 having a tubular electrode shape is formed. The common electrode 160 may be formed of a material such as tin oxide (TO), indium tin oxide (ITO), indium zinc oxide (IZO), indium tin zinc oxide Is formed of the same transparent conductive material.

공통 전극(160)은 박막 트랜지스터 및 데이터 배선(130)과 중첩되는 영역을 제외하고 평탄화막(150) 전면에 형성된다. 이는, 데이터 배선(130)이 단선된 경우, 데이터 배선(130)과 화소 전극(170)을 접속시키기 위한 콘택홀을 용이하게 형성하기 위함이다.The common electrode 160 is formed on the entire surface of the planarization film 150 except for a region overlapping the thin film transistor and the data line 130. This is to easily form a contact hole for connecting the data line 130 and the pixel electrode 170 when the data line 130 is disconnected.

공통 전극(160)을 덮도록 평탄화막(150) 상에 제 2 보호막(140b)이 형성된다. 그리고, 제 2 보호막(140b) 상에는 복수 개의 슬릿 형태의 화소 전극(170)이 형성된다. 화소 전극(170)은 공통 전극(160)과 같이 투명 도전성 물질로 형성되며, 제 1, 제 2 보호막(140a, 140b) 및 평탄화막(150)을 선택적으로 제거하여 형성된 드레인 콘택홀(140H)을 통해 드레인 전극(130b)과 접속된다.The second protective film 140b is formed on the planarization film 150 so as to cover the common electrode 160. [ A plurality of slit-shaped pixel electrodes 170 are formed on the second passivation layer 140b. The pixel electrode 170 is formed of a transparent conductive material like the common electrode 160 and has a drain contact hole 140H formed by selectively removing the first and second protective layers 140a and 140b and the planarization layer 150 And is connected to the drain electrode 130b.

그런데, 데이터 배선(130)이 단선된 경우, 단선된 데이터 배선(130)과 접속된 서브 화소에는 데이터 신호가 인가되지 않는다. 특히, 데이터 배선(130)은 복수 개의 서브 화소가 공유하므로, 데이터 배선(130)이 단선된 경우(A 영역), 단선된 데이터 배선(130)과 접속된 복수 개의 서브 화소는 모두 불량 서브 화소가 된다. 따라서, 일반적인 평판 표시 장치는 데이터 배선(130)의 단선에 의해 라인 디펙트(Line Defect)가 발생하여 표시 품질이 크게 저하된다.However, when the data line 130 is disconnected, the data signal is not applied to the sub-pixel connected to the disconnected data line 130. Particularly, since the data line 130 is shared by a plurality of sub-pixels, when the data line 130 is disconnected (region A), a plurality of sub-pixels connected to the disconnected data line 130 are all defective sub-pixels do. Therefore, in a general flat panel display device, a line defect occurs due to disconnection of the data line 130, and the display quality is largely deteriorated.

본 발명의 평판 표시 장치는 상기와 같은 라인 디펙트(Line Defect)를 방지하기 위해, 데이터 배선(130)과 화소 전극(170)을 접속시킨다. 구체적으로, 검사 공정을 실시하여 데이터 배선(130)의 단선이 검출된 경우, 데이터 배선(130)의 단선 영역(A 영역)을 기준으로 양 측에 대응되는 제 1, 제 2 보호막(140a, 140b)을 제거하여 데이터 배선(130)을 노출시키는 제 1, 제 2 콘택홀(180A, 18OB)을 형성한다.The flat panel display device of the present invention connects the data line 130 and the pixel electrode 170 to prevent the above-described line defect. Specifically, when the disconnection of the data wiring 130 is detected by performing the inspecting process, the first and second protective films 140a and 140b (corresponding to the first and second protective films 140a and 140b) The first and second contact holes 180A and 18OB are formed to expose the data line 130. [

그리고, 텅스텐과 같은 금속으로 형성된 제 1, 제 2 연결 패턴(190A, 190B)을 통해 데이터 배선(130)과 화소 전극(170)이 연결된다. 구체적으로, 제 1 연결 패턴(190A)은 제 1 콘택홀(180A)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시키며, 제 2 연결 패턴(190B)은 제 2 콘택홀(180B)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시킨다.The data line 130 and the pixel electrode 170 are connected through the first and second connection patterns 190A and 190B formed of a metal such as tungsten. The first connection pattern 190A connects the data line 130 and the pixel electrode 170 through the first contact hole 180A and the second connection pattern 190B connects the data line 130 and the pixel electrode 170 through the second contact hole 180B. The data line 130 and the pixel electrode 170 are connected to each other.

따라서, 도 2b와 같이, 데이터 신호는 제 1 연결 패턴(190A)을 통해 화소 전극(170)으로 전달되고, 화소 전극(170)과 연결된 제 2 연결 패턴(190B)을 통해 다시 데이터 배선(130)으로 전달된다. 즉, 화소 전극(170)이 점핑부 기능을 수행하여, 데이터 배선(130)의 단선에 의해 라인 디펙트(Line Defect)가 발생하는 것을 방지할 수 있다.2B, the data signal is transferred to the pixel electrode 170 through the first connection pattern 190A and is further transferred to the data line 130 through the second connection pattern 190B connected to the pixel electrode 170. Thus, . That is, the pixel electrode 170 performs a jumping function, and line defects can be prevented from occurring due to disconnection of the data line 130.

이 때, 제 1, 제 2 연결 패턴(190A, 190B)을 통해 데이터 배선(130)과 접속된 화소 전극(170)을 구비한 서브 화소는 데이터 신호가 항상 인가되므로, 드레인 전극(130b)의 일부를 제거하여 화소 전극(170)과 드레인 전극(130b)을 전기적으로 절연시키는 것이 바람직하다.At this time, since the data signal is always applied to the sub-pixel including the pixel electrode 170 connected to the data line 130 through the first and second connection patterns 190A and 190B, a part of the drain electrode 130b So that the pixel electrode 170 and the drain electrode 130b are electrically isolated from each other.

이하, 첨부된 도면을 참조하여, 본 발명의 평판 표시 장치의 제조 방법 구체적으로 설명하면 다음과 같다.Hereinafter, a manufacturing method of a flat panel display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4g는 본 발명의 평판 표시 장치의 제조 방법을 나타낸 공정 평면도이며, 도 5a 내지 도 5g는 도 4a 내지 도 4g의 Ⅰ-Ⅰ', Ⅱ-Ⅱ'의 단면도이다.FIGS. 4A to 4G are process plan views showing a method of manufacturing the flat panel display device of the present invention, and FIGS. 5A to 5G are cross-sectional views of I-I 'and II-II' of FIGS. 4A to 4G.

먼저, 도 4a 및 도 5a와 같이, 기판(100) 상에 박막 트랜지스터를 형성한다. 박막 트랜지스터는 게이트 절연막(110)을 사이에 두고 게이트 배선(105)과 데이터 배선(130)이 교차하여 정의된 서브 화소 영역마다 형성된다.First, as shown in FIGS. 4A and 5A, a thin film transistor is formed on a substrate 100. The thin film transistor is formed in each sub pixel region defined by intersecting the gate wiring 105 and the data wiring 130 with the gate insulating film 110 interposed therebetween.

박막 트랜지스터는 게이트 전극(105a), 게이트 절연막(110), 반도체층(120), 소스 전극(130a) 및 드레인 전극(130b)을 포함한다. 게이트 전극(105a)은 게이트 배선(105)의 일부 영역으로 정의되거나 게이트 배선(105)에서 돌출 형성된다. 그리고, 반도체층(120)은 차례로 적층된 액티브층(미도시)과 오믹 콘택층(미도시)을 포함한다.The thin film transistor includes a gate electrode 105a, a gate insulating film 110, a semiconductor layer 120, a source electrode 130a, and a drain electrode 130b. The gate electrode 105a is defined as a part of the gate wiring 105 or protruded from the gate wiring 105. [ The semiconductor layer 120 includes an active layer (not shown) and an ohmic contact layer (not shown) which are sequentially stacked.

반도체층(120) 상에 형성된 소스 전극(130a)은 데이터 배선(130)에서 돌출 형성되며, 드레인 전극(130b)은 소스 전극(130a)과 이격 되도록 형성된다. 소스, 드레인 전극(130a, 130b) 사이의 이격된 구간에 노출된 오믹 콘택층(미도시)이 제거되어 채널이 정의된다.The source electrode 130a formed on the semiconductor layer 120 protrudes from the data line 130 and the drain electrode 130b is formed to be spaced apart from the source electrode 130a. An ohmic contact layer (not shown) exposed in a spaced interval between the source and drain electrodes 130a and 130b is removed to define a channel.

그리고, 박막 트랜지스터와 데이터 배선(130)을 포함하는 기판(100) 전면에 제 1 보호막(140a)을 형성한다. 제 1 보호막(140a)은 질화 실리콘(SiNx), 산화 실리콘(SiOx) 등과 같은 무기 절연 물질로 형성한다.The first passivation layer 140a is formed on the entire surface of the substrate 100 including the thin film transistor and the data line 130. The first protective film 140a is formed of an inorganic insulating material such as silicon nitride (SiNx), silicon oxide (SiOx), or the like.

그리고, 도 4b 및 도 5b와 같이, 제 1 보호막(140a) 전면에 평탄화막(150)을 형성한다. 평탄화막(150)은 유기 절연 물질로 형성하며, 감광성 화합물(Photo Active Compound; PAC)로 형성하는 것이 바람직하다. 그리고, 평탄화막(150)을 선택적으로 제거하여 제 1 보호막(140a)을 노출시킨다. 4B and 5B, the planarization layer 150 is formed on the entire surface of the first protective layer 140a. The planarization layer 150 is formed of an organic insulating material and is preferably formed of a photoactive compound (PAC). Then, the planarization layer 150 is selectively removed to expose the first protective layer 140a.

구체적으로, 평탄화막(150)은 후술할 화소 전극과 드레인 전극(130b)을 접속시키는 드레인 콘택홀을 형성하기 위한 영역 및 데이터 배선(130)에 대응되는 영역의 제 1 보호막(140a)을 노출시키도록 제거된다. 이 때, 데이터 배선(130)에 대응되는 영역의 평탄화막(150)을 제거하는 것은 데이터 배선(130)이 단선된 경우, 데이터 배선(130)과 후술할 화소 전극을 접속시키기 위한 것이다.Specifically, the planarization layer 150 exposes a first protective layer 140a in a region for forming a drain contact hole for connecting a pixel electrode and a drain electrode 130b to be described later and an area corresponding to the data line 130 . At this time, the planarization film 150 in the region corresponding to the data line 130 is removed to connect the data line 130 and a pixel electrode, which will be described later, when the data line 130 is disconnected.

이어, 도 4c 및 도 5c와 같이, 평탄화막(150) 상에 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 도전성 물질을 형성하고, 이를 패터닝하여 공통 전극(160)을 형성한다. 공통 전극(160)은 평탄화막(150)과 같이 박막 트랜지스터 및 데이터 배선(130)과 중첩되는 영역을 제외한 평탄화막(150) 상에 형성되며, 통 전극 형태로 형성된다.4C and FIG. 5C, on the planarization film 150, a conductive film such as tin oxide (TO), indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide A transparent conductive material such as indium tin zinc oxide (ITZO) is formed, and the common electrode 160 is formed by patterning the transparent conductive material. The common electrode 160 is formed on the planarization film 150 except for a region overlapping the thin film transistor and the data line 130 like the planarization film 150, and is formed in a tubular electrode form.

상기와 같이 데이터 배선(130)에 대응되는 영역에 공통 전극(160)을 형성하지 않는 것은 후술할 검사 공정 시 데이터 배선(130)의 단선(A 영역)이 검출된 경우, 데이터 배선(130)과 후술할 화소 전극을 용이하게 접속시키기 위함이다.The reason for not forming the common electrode 160 in the region corresponding to the data line 130 as described above is that when the disconnection (region A) of the data line 130 is detected during the inspection process to be described later, To easily connect the pixel electrodes to be described later.

일반적인 평판 표시 장치는 평탄화막(150)과 공통 전극(160)을 데이터 배선(130)과 중첩되도록 기판(100) 전면에 형성하므로, 데이터 배선(130)이 단선된 경우, 이를 리페어하기 위해 데이터 배선(130)에 대응되는 평탄화막(150)과 공통 전극(160)을 제거하는 공정이 추가로 진행된다. 그러나, 공통 전극(160)을 제거할 때 공통 전극(160)에 불량이 발생할 수 있으며, 두께가 두꺼운 평탄화막(150)을 제거하는데 한계가 있다.Since the planarization film 150 and the common electrode 160 are formed on the entire surface of the substrate 100 so as to overlap with the data lines 130 in the general flat panel display device, when the data lines 130 are disconnected, A step of removing the planarization layer 150 and the common electrode 160 corresponding to the planarization layer 130 is further performed. However, when the common electrode 160 is removed, defects may occur in the common electrode 160, and there is a limitation in removing the planarization film 150 having a large thickness.

더욱이, 평탄화막(150) 하부에 구비된 제 1 보호막(140a) 역시 제거해야 하며, 제 1 보호막(140a)을 제거하는 공정은 평탄화막(150)을 제거하는 공정과 상이하므로 공정이 복잡해진다. 그러나, 본 발명의 평판 표시 장치의 제조 방법은 상술한 바와 같이 데이터 배선(130)과 중첩되는 공통 전극(160)과 평탄화막(150)을 미리 제거한다.In addition, the first protective layer 140a provided under the planarization layer 150 must be removed. Since the process of removing the first protective layer 140a is different from the process of removing the planarization layer 150, the process becomes complicated. However, in the manufacturing method of the flat panel display device of the present invention, the common electrode 160 and the planarization film 150 overlapping the data line 130 are removed in advance as described above.

이어, 도 4d 및 도 5d와 같이, 공통 전극(160)을 덮도록 평탄화막(150) 전면에 무기 절연 물질로 제 2 보호막(140b)을 형성한다. 제 2 보호막(140b)은 평탄화막(150)이 제거된 영역에서 제 1 보호막(140a)과 접촉되도록 형성된다. 그리고, 드레인 전극(130b)에 대응되도록 평탄화막(150)이 제거된 영역의 제 1, 제 2 보호막(140a, 140b)을 제거하여 드레인 콘택홀(140H)을 형성한다.4D and 5D, a second passivation layer 140b is formed on the entire surface of the planarization layer 150 to cover the common electrode 160 with an inorganic insulating material. The second passivation layer 140b is formed to contact the first passivation layer 140a in the region where the planarization layer 150 is removed. The first and second protective films 140a and 140b of the region where the planarization film 150 is removed to correspond to the drain electrode 130b are removed to form a drain contact hole 140H.

도 4e 및 도 5e와 같이, 제 2 보호막(140b) 상에 화소 전극(170)을 형성한다. 화소 전극(170)은 드레인 콘택홀(140H)을 통해 드레인 전극(130b)과 접속된다. 화소 전극(170)은 복수 개의 슬릿 형태로 형성되며, 공통 전극(160)과 같이 투명 도전성 물질로 형성된다. 화소 전극(170)과 공통 전극(160)은 제 2 보호막(140b)을 사이에 두고 중첩되어 프린지 전계(Fringe Field Switching; FFS)를 발생시킨다.4E and 5E, the pixel electrode 170 is formed on the second passivation layer 140b. The pixel electrode 170 is connected to the drain electrode 130b through the drain contact hole 140H. The pixel electrode 170 is formed in a plurality of slit shapes and is formed of a transparent conductive material like the common electrode 160. The pixel electrode 170 and the common electrode 160 are overlapped with each other with the second protective film 140b interposed therebetween to generate Fringe Field Switching (FFS).

그런데, 데이터 배선(130)이 단선된 경우(A 영역), 데이터 신호는 다음 단의 서브 화소에 전달되지 못한다. 특히, 데이터 배선(130)은 복수 개의 서브 화소가 공유하므로, 라인 디펙트(Line Defect)가 발생하여 표시 품질이 크게 저하된다.However, when the data line 130 is disconnected (region A), the data signal can not be transmitted to the next-stage sub-pixel. Particularly, since the data line 130 is shared by a plurality of sub-pixels, a line defect occurs and the display quality is largely deteriorated.

본 발명의 평판 표시 장치의 제조 방법은 데이터 배선(130)과 화소 전극(170)을 연결 패턴을 통해 접속시켜, 데이터 신호가 데이터 배선(130)과 접속된 화소 전극(170)을 통해 다음 서브 화소로 전달된다. 따라서, 데이터 배선(130)이 단선되어도 라인 디펙트(Line Defect)가 아닌 포인트 디펙트(Point Defect)가 검출된다.A method of manufacturing a flat panel display device according to the present invention includes connecting a data line 130 and a pixel electrode 170 through a connection pattern and connecting a data signal to a data line 130 through a pixel electrode 170, Lt; / RTI > Therefore, even when the data line 130 is disconnected, a point defect is detected instead of a line defect.

먼저, 검사 공정을 수행하여 데이터 배선(130)의 단선 여부를 판단한다. 그리고, 도 4f 및 도 5f와 같이, 검출된 데이터 배선(130)의 단선 영역(A 영역)을 기준으로, 단선 영역의 양 측의 데이터 배선(130)을 노출시키는 제 1, 제 2 콘택홀(180A, 180B)을 형성한다. 제 1, 제 2 콘택홀(180A, 180B)은 평탄화막(150)이 제거되어 차례로 적층된 제 1, 제 2 보호막(140a, 140b)을 제거하여 형성된다. 제 1, 제 2 보호막(140a, 140b)은 레이저를 이용한 재핑(Zapping) 방법으로 제거할 수 있다. First, an inspection process is performed to determine whether the data line 130 is disconnected. As shown in FIGS. 4F and 5F, the first and second contact holes (the first and second contact holes) for exposing the data lines 130 on both sides of the disconnection area are formed on the basis of the disconnection area (area A) 180A, and 180B. The first and second contact holes 180A and 180B are formed by removing the first and second protective films 140a and 140b in which the planarizing film 150 is removed and sequentially stacked. The first and second protective films 140a and 140b may be removed by a zapping method using a laser.

그리고, 도 4g 및 도 5g와 같이, 제 1, 제 2 콘택홀(180A, 180B)에 의해 노출된 데이터 배선(130)과 화소 전극(170)을 전기적으로 접속시킨다. 구체적으로, 제 1 연결 패턴(190A)은 제 1 콘택홀(180A)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시키며, 제 2 연결 패턴(190B)은 제 2 콘택홀(180B)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시킨다. 이 때, 제 1, 제 2 연결 패턴(190A, 190B)은 금속으로 형성하며, 텅스텐으로 형성하는 것이 바람직하다.As shown in FIGS. 4G and 5G, the data line 130 exposed by the first and second contact holes 180A and 180B and the pixel electrode 170 are electrically connected. The first connection pattern 190A connects the data line 130 and the pixel electrode 170 through the first contact hole 180A and the second connection pattern 190B connects the data line 130 and the pixel electrode 170 through the second contact hole 180B. The data line 130 and the pixel electrode 170 are connected to each other. At this time, the first and second connection patterns 190A and 190B are formed of a metal and preferably formed of tungsten.

즉, 상기와 같은 본 발명의 평판 표시 장치의 제조 방법은 데이터 배선(130)의 단선 영역(A 영역)의 양 측에 제 1, 제 2 콘택홀(180A, 180B)을 형성하고, 제 1, 제 2 콘택홀(180A, 180B)을 통해 데이터 배선(130)과 화소 전극(170)을 접속시킨다. 따라서, 데이터 배선(130)이 단선되어도, 데이터 신호가 화소 전극(170)을 통해 전달된다.That is, in the method of manufacturing a flat panel display device according to the present invention, the first and second contact holes 180A and 180B are formed on both sides of the disconnection area (area A) of the data line 130, And the data line 130 and the pixel electrode 170 are connected through the second contact holes 180A and 180B. Therefore, even if the data line 130 is disconnected, the data signal is transmitted through the pixel electrode 170. [

이 때, 제 1, 제 2 연결 패턴(190A, 190B)을 통해 데이터 배선(130)과 접속된 화소 전극(170)을 구비한 서브 화소는 데이터 신호가 항상 인가되므로, 드레인 전극(130b)의 일부를 제거하여 화소 전극(170)과 드레인 전극(130b)을 전기적으로 절연시키는 것이 바람직하다.At this time, since the data signal is always applied to the sub-pixel including the pixel electrode 170 connected to the data line 130 through the first and second connection patterns 190A and 190B, a part of the drain electrode 130b So that the pixel electrode 170 and the drain electrode 130b are electrically isolated from each other.

특히, 본 발명의 평판 표시 장치의 제조 방법은 화소 전극(170)까지 형성한 후, 최종 검사 공정에서 데이터 배선(130)의 단선이 검출되더라도, 데이터 배선(130)의 리페어가 가능하다.In particular, in the method of manufacturing a flat panel display device according to the present invention, after forming the pixel electrode 170, even if a disconnection of the data line 130 is detected in the final inspection process, the data line 130 can be repaired.

한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.While the present invention has been described in connection with what is presently considered to be the most practical and preferred embodiment, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Will be apparent to those of ordinary skill in the art.

100: 기판 105: 게이트 배선
105a: 게이트 전극 110: 게이트 절연막
120: 반도체층 130: 데이터 배선
130a: 소스 전극 130b: 드레인 전극
140a: 제 1 보호막 140b: 제 2 보호막
140H: 드레인 콘택홀 150: 평탄화막
160: 공통 전극 170: 화소 전극
180A: 제 1 콘택홀 180B: 제 2 콘택홀
190A: 제 1 연결 패턴 190B: 제 2 연결 패턴
100: substrate 105: gate wiring
105a: gate electrode 110: gate insulating film
120: semiconductor layer 130: data line
130a: source electrode 130b: drain electrode
140a: first protective film 140b: second protective film
140H: drain contact hole 150: planarization film
160: common electrode 170: pixel electrode
180A: first contact hole 180B: second contact hole
190A: first connection pattern 190B: second connection pattern

Claims (9)

기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역마다 형성된 박막 트랜지스터;
상기 박막 트랜지스터를 덮도록 형성된 제 1 보호막;
상기 제 1 보호막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 평탄화막;
상기 평탄화막 상에 형성되며, 상기 데이터 배선에 대응되는 영역이 선택적으로 제거된 공통 전극;
상기 공통 전극을 덮도록 상기 평탄화막 상에 형성된 제 2 보호막;
상기 제 2 보호막 상에 형성되어 상기 공통 전극과 프린지 전계를 형성하는 화소 전극;
상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀; 및
상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 포함하여 이루어지는 것을 특징으로 하는 평판 표시 장치.
A thin film transistor formed on each of the sub pixel regions defined by intersecting a plurality of gate wirings and data wirings on a substrate;
A first protective film formed to cover the thin film transistor;
A planarization film formed on the first protective film and having a region corresponding to the data line selectively removed;
A common electrode formed on the planarization film and selectively removing a region corresponding to the data line;
A second protective layer formed on the planarization layer to cover the common electrode;
A pixel electrode formed on the second protective film and forming a fringe electric field with the common electrode;
First and second contact holes for selectively removing the first and second protective films to expose the data lines; And
And the first and second connection patterns connecting the data line and the pixel electrode through the first and second contact holes, respectively.
제 1 항에 있어서,
상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성된 것을 특징으로 하는 평판 표시 장치.
The method according to claim 1,
Wherein the first and second contact holes are formed by selectively removing the first and second protective films on both sides with respect to a region in which the data line is disconnected after detecting a disconnection of the data line. Display device.
제 1 항에 있어서,
상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성되는 것을 특징으로 하는 평판 표시 장치.
The method according to claim 1,
Wherein the first and second connection patterns are formed of tungsten.
제 1 항에 있어서,
상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극은 상기 드레인 전극과 전기적으로 절연된 것을 특징으로 하는 평판 표시 장치.
The method according to claim 1,
And the pixel electrode connected to the data line through the first and second connection patterns is electrically insulated from the drain electrode.
기판 상에 복수 개의 게이트 배선과 데이터 배선이 교차하여 정의된 서브 화소 영역 마다 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터를 덮도록 제 1 보호막과 평탄화막을 차례로 형성하는 단계;
상기 평탄화막을 선택적으로 제거하여 상기 데이터 배선에 대응되는 상기 제 1 보호막을 노출시키는 단계;
상기 평탄화막 상에 상기 데이터 배선에 대응되는 영역의 상기 제 1 보호막을 노출시키도록 공통 전극을 형성하는 단계;
상기 공통 전극을 덮도록 상기 평탄화막 상에 제 2 보호막을 형성하는 단계;
상기 제 2 보호막 상에 상기 공통 전극과 프린지 전계를 형성하는 화소 전극을 형성하는 단계;
상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 데이터 배선을 노출시키는 제 1, 제 2 콘택홀을 형성하는 단계; 및
상기 제 1, 제 2 콘택홀을 통해 상기 데이터 배선과 상기 화소 전극을 각각 접속시키는 제 1, 제 2 연결 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
Forming a thin film transistor on each of the sub pixel regions defined by intersecting a plurality of gate wirings and data wirings on a substrate and sequentially forming a first protective film and a planarization film so as to cover the thin film transistors;
Selectively removing the planarization layer to expose the first protective layer corresponding to the data line;
Forming a common electrode on the planarization film so as to expose the first protective film in a region corresponding to the data line;
Forming a second protective film on the planarization film so as to cover the common electrode;
Forming a pixel electrode on the second protective film to form a fringe electric field with the common electrode;
Forming first and second contact holes exposing the data line by selectively removing the first and second protective films; And
And forming first and second connection patterns connecting the data line and the pixel electrode through the first and second contact holes, respectively.
제 5 항에 있어서,
상기 제 1, 제 2 콘택홀은 상기 데이터 배선의 단선을 검출한 후, 상기 데이터 배선이 단선된 영역을 기준으로 양 측의 상기 제 1, 제 2 보호막을 선택적으로 제거하여 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
6. The method of claim 5,
Wherein the first and second contact holes are formed by selectively removing the first and second protective films on both sides with reference to a region in which the data line is disconnected after detecting the disconnection of the data line. A manufacturing method of a flat panel display device.
제 5 항에 있어서,
상기 제 1, 제 2 콘택홀은 레이저를 이용한 재핑(Zapping) 방법을 이용하여 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
6. The method of claim 5,
Wherein the first and second contact holes are formed by a zapping method using a laser.
제 5 항에 있어서,
상기 제 1, 제 2 연결 패턴은 텅스텐으로 형성하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
6. The method of claim 5,
Wherein the first and second connection patterns are formed of tungsten.
제 5 항에 있어서,
상기 제 1, 제 2 연결 패턴을 통해 상기 데이터 배선과 접속된 상기 화소 전극을 상기 드레인 전극과 전기적으로 절연시키는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
6. The method of claim 5,
Wherein the pixel electrode connected to the data line is electrically insulated from the drain electrode through the first and second connection patterns.
KR1020130018639A 2013-02-21 2013-02-21 Flat display device and method of fabricating the same KR102066085B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130018639A KR102066085B1 (en) 2013-02-21 2013-02-21 Flat display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018639A KR102066085B1 (en) 2013-02-21 2013-02-21 Flat display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20140104752A true KR20140104752A (en) 2014-08-29
KR102066085B1 KR102066085B1 (en) 2020-02-11

Family

ID=51748456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018639A KR102066085B1 (en) 2013-02-21 2013-02-21 Flat display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102066085B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100378A (en) * 2000-05-01 2001-11-14 구본준, 론 위라하디락사 Structure of Repair in liquid crystal display and method for repairing the same
KR20070117738A (en) * 2006-06-09 2007-12-13 삼성전자주식회사 Repair method of display plate and display plate repaired by the method
KR20080083747A (en) * 2007-03-13 2008-09-19 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR20110075468A (en) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 Liquid crystal display device and fabricating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100378A (en) * 2000-05-01 2001-11-14 구본준, 론 위라하디락사 Structure of Repair in liquid crystal display and method for repairing the same
KR20070117738A (en) * 2006-06-09 2007-12-13 삼성전자주식회사 Repair method of display plate and display plate repaired by the method
KR20080083747A (en) * 2007-03-13 2008-09-19 엘지디스플레이 주식회사 Liquid crystal display device and method for fabricating the same
KR20110075468A (en) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 Liquid crystal display device and fabricating method thereof

Also Published As

Publication number Publication date
KR102066085B1 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
US9379031B2 (en) Display panel for display device
JP4965853B2 (en) Thin film transistor array substrate and manufacturing method thereof
US9252164B2 (en) Display device and method for manufacturing the same
CN101872078B (en) Liquid crystal display device and method for manufacturing the same
KR101484022B1 (en) Array Substrate for Liquid Crystal Display and Method for Fabricating The Same
US9461074B2 (en) Motherboard, array substrate and fabrication method thereof, and display device
US8728836B2 (en) Method for preventing electrostatic breakdown, method for manufacturing array substrate and display substrate
JP2006191014A (en) Thin film transistor array substrate and its manufacturing method
US9064751B2 (en) Thin film transistor array substrate and manufacturing method thereof
US10644037B2 (en) Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same
KR20130017876A (en) Thin film transistor substrate, method of manufacturing the same and display apparatus having the same
KR20140110137A (en) Touch display apparatus and method of manufacturing the same
CN109061914A (en) Manufacturing method, display base plate, the display device of display base plate
KR20150076936A (en) Manufacturing method of thin film transistor array substrate
US8351015B2 (en) Liquid crystal display panel and method for testing the same
CN107123655A (en) A kind of array base palte and preparation method thereof and display device
KR102066085B1 (en) Flat display device and method of fabricating the same
TWI471643B (en) System for display images and fabrication method thereof
KR101232138B1 (en) Liquid Crystal Display Device And Method For Manufacturing The Same
KR101023276B1 (en) Liquid crystal display device and manufacturing and testing method thereof
KR20050026588A (en) Liquid crystal display device and fabricating method thereof
KR20140095357A (en) Thin film transistor array substrate and method for manufacturing the same
JP2004226858A (en) Liquid crystal display device and its manufacturing method
KR101030530B1 (en) liquid crystal display device and method for manufacturing the same
KR20070075819A (en) Display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant