KR20140099981A - Solar cell - Google Patents

Solar cell Download PDF

Info

Publication number
KR20140099981A
KR20140099981A KR1020130012398A KR20130012398A KR20140099981A KR 20140099981 A KR20140099981 A KR 20140099981A KR 1020130012398 A KR1020130012398 A KR 1020130012398A KR 20130012398 A KR20130012398 A KR 20130012398A KR 20140099981 A KR20140099981 A KR 20140099981A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
buffer layer
buffer
layer
germanium
Prior art date
Application number
KR1020130012398A
Other languages
Korean (ko)
Inventor
김선호
유동주
이성은
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020130012398A priority Critical patent/KR20140099981A/en
Publication of KR20140099981A publication Critical patent/KR20140099981A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Abstract

A solar cell, according to an embodiment of the present invention, comprises a substrate; a first electrode formed on the substrate; a photoelectric conversion section which includes a conversion portion including a first conductive type semiconductor layer, an intrinsic semiconductor layer, and a second conductive type semiconductor layer sequentially formed on the first electrode; and a second electrode formed on the photoelectric conversion section, wherein the intrinsic semiconductor layer includes silicon-germanium (SiGe). The photoelectric conversion layer further includes a buffer layer located between the first conductive type semiconductor layer and the intrinsic semiconductor layer or between the intrinsic semiconductor layer and the second conductive type semiconductor layer. The buffer layer includes a first surface adjacent to the intrinsic semiconductor layer and a second surface opposite to the first surface. The hydrogen (H) contents of the first surface and the second surface of the buffer layer are different from each other.

Description

태양 전지{SOLAR CELL}Solar cell {SOLAR CELL}

본 발명은 태양 전지에 관한 것으로서, 좀더 상세하게는, 비정질 또는 미세 결정 실리콘을 포함하는 태양 전지에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell, and more particularly, to a solar cell including amorphous or microcrystalline silicon.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예상되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양광 에너지를 전기 에너지로 변환시키는 차세대 전지로서 각광받고 있다. With the recent depletion of existing energy sources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells are attracting attention as a next-generation battery that converts solar energy into electric energy.

이러한 태양 전지에서는 다양한 층 및 전극을 설계에 따라 형성하는 것에 의하여 제조될 수 있다. 그런데 이러한 다양한 층 및 전극의 설계에 따라 태양 전지 효율이 결정될 수 있다. 태양 전지의 상용화를 위해서는 낮은 효율을 극복하여야 하는바, 전극의 면적 및 다양한 층이 태양 전지의 효율을 최대화할 수 있도록 설계되는 것이 요구된다. In such solar cells, various layers and electrodes can be fabricated by design. However, solar cell efficiency can be determined by the design of these various layers and electrodes. In order to commercialize the solar cell, it is required to overcome the low efficiency and to design the electrode area and various layers so as to maximize the efficiency of the solar cell.

본 발명은 효율을 최대화할 수 있는 태양 전지를 제공하고자 한다. The present invention provides a solar cell capable of maximizing efficiency.

본 발명의 실시예에 따른 태양 전지는, 기판; 상기 기판 상에 형성되는 제1 전극; 상기 제1 전극 상에 차례로 형성되는 제1 도전형 반도체층, 진성 반도체층 및 그리고 제2 도전형 반도체층을 포함하는 변환 부분을 포함하는 광전 변환부; 및 상기 광전 변환부 상에 형성되는 제2 전극을 포함하고, 상기 진성 반도체층은 실리콘-게르마늄(SiGe)를 포함한다. 상기 광전 변환부는 상기 제1 도전형 반도체층과 상기 진성 반도체층 사이 및 상기 진성 반도체층과 상기 제2 도전형 반도체층 사이 중 적어도 하나에 위치하는 버퍼층을 더 포함한다. 상기 버퍼층은, 상기 진성 반도체층과 인접한 제1 면과, 상기 제1 면과 반대되는 제2 면을 포함하고, 상기 버퍼층의 상기 제1 면 및 상기 제2 면은 수소(H) 함량이 서로 다르다. A solar cell according to an embodiment of the present invention includes a substrate; A first electrode formed on the substrate; A photoelectric conversion section including a first conductivity type semiconductor layer, an intrinsic semiconductor layer and a second conductivity type semiconductor layer sequentially formed on the first electrode; And a second electrode formed on the photoelectric conversion portion, wherein the intrinsic semiconductor layer includes silicon germanium (SiGe). The photoelectric conversion unit may further include a buffer layer located between the first conductive semiconductor layer and the intrinsic semiconductor layer, and / or between the intrinsic semiconductor layer and the second conductive semiconductor layer. Wherein the buffer layer includes a first surface adjacent to the intrinsic semiconductor layer and a second surface opposite to the first surface, and the first surface and the second surface of the buffer layer have different hydrogen (H) contents .

본 실시예에 따르면, 실리콘-게르마늄으로 구성된 진성 반도체층과 제1 및/또는 제2 도전형 반도체층 사이에 게르마늄 함량 및 수소 함량이 제어된 버퍼층이 위치한다. 이와 같이 버퍼층의 게르마늄의 함량을 제어하여 에너지 밴드갭의 불연속성을 제거하면서 수소 함량을 제어하여 게르마늄에 의한 결함을 방지할 수 있다. 이에 따라 불연속성을 제어하여 개방 전압(Voc) 및 충밀도(fill factor)를 향상할 수 있고 결함을 제어하여 전류 밀도(Jsc)를 향상할 수 있다. 따라서 태양 전지의 효율을 향상할 수 있다. According to this embodiment, a buffer layer in which the germanium content and the hydrogen content are controlled is located between the intrinsic semiconductor layer composed of silicon-germanium and the first and / or second conductivity type semiconductor layers. Thus, by controlling the content of germanium in the buffer layer, it is possible to prevent the defect caused by germanium by controlling the hydrogen content while eliminating the discontinuity of the energy band gap. Accordingly, the open-circuit voltage (Voc) and the fill factor can be improved by controlling the discontinuity, and the current density (Jsc) can be improved by controlling the defects. Therefore, the efficiency of the solar cell can be improved.

도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 태양 전지의 제2 변환 부분의 일부의 게르마늄 함량을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 태양 전지의 제2 변환 부분의 일부의 에너지 밴드갭을 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 태양 전지의 제2 변환 부분의 수소 함량을 나타낸 도면이다.
도 5는 게르마늄의 함량에 따른 미세 구조를 개략적으로 도시한 도면이다.
도 6은 수소의 함량에 따른 미세 구조를 설명하기 위한 사진들이다.
1 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.
2 is a graph showing the germanium content of a portion of a second conversion portion of a solar cell according to an embodiment of the present invention.
3 is a view showing an energy band gap of a part of the second conversion portion of the solar cell according to the embodiment of the present invention.
4 is a graph showing the hydrogen content of the second conversion portion of the solar cell according to the embodiment of the present invention.
5 is a view schematically showing the microstructure according to the content of germanium.
6 is a photograph for explaining the microstructure according to the content of hydrogen.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나 본 발명이 이러한 실시예에 한정되는 것은 아니며 다양한 형태로 변형될 수 있음은 물론이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it is needless to say that the present invention is not limited to these embodiments and can be modified into various forms.

도면에서는 본 발명을 명확하고 간략하게 설명하기 위하여 설명과 관계 없는 부분의 도시를 생략하였으며, 명세서 전체를 통하여 동일 또는 극히 유사한 부분에 대해서는 동일한 도면 참조부호를 사용한다. 그리고 도면에서는 설명을 좀더 명확하게 하기 위하여 두께, 넓이 등을 확대 또는 축소하여 도시하였는바, 본 발명의 두께, 넓이 등은 도면에 도시된 바에 한정되지 않는다. In the drawings, the same reference numerals are used for the same or similar parts throughout the specification. In the drawings, the thickness, the width, and the like are enlarged or reduced in order to make the description more clear, and the thickness, width, etc. of the present invention are not limited to those shown in the drawings.

그리고 명세서 전체에서 어떠한 부분이 다른 부분을 "포함"한다고 할 때, 특별히 반대되는 기재가 없는 한 다른 부분을 배제하는 것이 아니며 다른 부분을 더 포함할 수 있다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 위치하는 경우도 포함한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 위치하지 않는 것을 의미한다. Wherever certain parts of the specification are referred to as "comprising ", the description does not exclude other parts and may include other parts, unless specifically stated otherwise. Also, when a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it also includes the case where another portion is located in the middle as well as the other portion. When a portion of a layer, film, region, plate, or the like is referred to as being "directly on" another portion, it means that no other portion is located in the middle.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 태양 전지를 상세하게 설명한다. Hereinafter, a solar cell according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 태양 전지를 도시한 단면도이다. 1 is a cross-sectional view illustrating a solar cell according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 태양 전지(100)는, 제1 기판(이하 "전면 기판")(10)과, 전면 기판(10)의 위(좀더 상세하게는, 도면에서 전면 기판(10)의 하부면 위)에 형성되는 제1 전극(20), 광전 변환부(30) 및 제2 전극(40)을 포함한다. 제2 전극(40) 위에 밀봉재(50) 및 제2 기판(이하 "후면 기판")(60)이 더 형성될 수 있다. 이를 좀더 상세하게 설명한다. Referring to FIG. 1, a solar cell 100 according to the present embodiment includes a first substrate 10 (hereinafter referred to as a "front substrate") 10, A photoelectric conversion unit 30 and a second electrode 40, which are formed on the lower surface of the substrate 10, as shown in FIG. A sealing material 50 and a second substrate (hereinafter referred to as "rear substrate") 60 may be further formed on the second electrode 40. This will be explained in more detail.

전면 기판(10)은 광 투과성을 가지며 전면 기판(10)에 형성되는 제1 및 제2 전극(20, 40), 그리고 광전 변환부(30)를 지지할 수 있는 물질로 구성될 수 있다. 일례로, 투명 기판은 유리, 고분자 등의 재질로 구성되는 투명 기판일 수 있다. The front substrate 10 may be made of a material capable of supporting the first and second electrodes 20 and 40 and the photoelectric conversion unit 30 having light transmittance and formed on the front substrate 10. For example, the transparent substrate may be a transparent substrate made of glass, polymer, or the like.

전면 기판(10) 위에는 제1 전극(20)이 형성되고, 제1 전극(20)은 제1 분리부(22)에 의하여 복수의 단위 셀(30a, 30b, 30c)에 대응하도록 복수 개로 분리된다. A first electrode 20 is formed on the front substrate 10 and the first electrode 20 is separated into a plurality of unit cells 30a, 30b, and 30c by the first separator 22 .

제1 전극(20)은 전면 기판(10)과 광전 변환부(30) 사이에서 광전 변환부(30)의 일면에 위치하여 광전 변환부(30)에 의하여 생성된 전하가 흐르게 된다. 도면에서는 제1 전극(20)이 전면 기판(10) 및 광전 변환부(30)에 접촉하여 형성되는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 전극(20)과 전면 기판(10)의 사이 및/또는 제1 전극(20)과 광전 변환부(30) 사이에 적어도 하나의 다른 층이 위치할 수도 있다. The first electrode 20 is located on one surface of the photoelectric conversion unit 30 between the front substrate 10 and the photoelectric conversion unit 30 and charges generated by the photoelectric conversion unit 30 flow. Although the first electrode 20 is illustrated as being in contact with the front substrate 10 and the photoelectric conversion unit 30, the present invention is not limited thereto. Thus, at least one other layer may be located between the first electrode 20 and the front substrate 10 and / or between the first electrode 20 and the photoelectric conversion unit 30. [

제1 전극(20)의 표면은 텍스쳐링에 의하여 요철을 구비할 수 있다. 이와 같이 제1 전극(20)의 표면에 요철이 형성되어 표면 거칠기가 증가되면, 입사되는 광의 반사율을 저감할 수 있다. 이에 따라 광전 변환부(30)까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. The surface of the first electrode 20 may have irregularities by texturing. As described above, when the surface roughness of the first electrode 20 is increased to form irregularities, the reflectance of the incident light can be reduced. Accordingly, the amount of light reaching the photoelectric conversion portion 30 can be increased, and the optical loss can be minimized.

제1 분리부(22)는 복수의 제1 전극(20) 사이에서 전면 기판(10)을 노출한다. 제1 분리부(22)는, 일례로, 길게 이어지는 라인 형상을 가질 수 있고, 이에 따라 복수 개의 제1 분리부(22)가 스트라이프 형상을 가질 수 있다. 이는 레이저 등을 이용하여 제1 분리부(22)를 형성할 때 레이저의 이동 방향을 바꾸는 경우 시간이 많이 소요된다는 점을 고려한 것이다. 즉, 본 실시예에서는 제1 분리부(22)가 라인 형상을 가져서 제1 분리부(22)을 형성하는 공정에서 공정 시간을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제1 분리부(22)가 제1 전극(20)을 다양한 형상으로 구획할 수 있는 다양한 형상을 가질 수 있음은 물론이다. The first separator 22 exposes the front substrate 10 between the plurality of first electrodes 20. The first separator 22 may have a long line shape, for example, so that the plurality of first separators 22 may have a stripe shape. This takes into consideration that it takes a long time to change the moving direction of the laser when forming the first separator 22 using a laser or the like. That is, in this embodiment, the first separator 22 has a line shape, so that the process time can be reduced in the process of forming the first separator 22. However, the present invention is not limited thereto. Accordingly, it is needless to say that the first separator 22 may have various shapes that can divide the first electrode 20 into various shapes.

본 실시예에서 제1 전극(20)은 광 투과성을 가지면서 전기 전도성을 가지는 투명 전도성 물질을 포함할 수 있다. 일례로, 제1 전극(20)은 아연 산화물(ZnO), 인듐-틴 산화물(indium tin oxide, ITO), 주석 산화물(SnO2)로 이루어지거나, 또는 금속 산화물과 이에 첨가되는 하나 이상의 불순물(일례로, 보론(B), 플루오르(F), 알루미늄(Al) 등)을 포함할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 전극(20)이 다양한 투명 전도성 물질로 이루어질 수 있다. In this embodiment, the first electrode 20 may include a transparent conductive material having optical transparency and electrical conductivity. For example, the first electrode 20 may be formed of zinc oxide (ZnO), indium tin oxide (ITO), tin oxide (SnO 2 ), or a metal oxide and one or more impurities Boron (B), fluorine (F), aluminum (Al), etc.). However, the present invention is not limited thereto, and the first electrode 20 may be formed of various transparent conductive materials.

제1 전극(20)은, 전면 기판(10) 위에 스퍼터링법, 화학 기상 증착법, 졸-겔 용액을 분사하는 스프레이법 등에 의하여 투명 전도성 물질로 이루어진 층을 형성한 후에, 레이저 등을 이용하여 제1 분리부(22)를 형성하는 것에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 다양한 방법으로 제1 분리부(22)에 의하여 구획된 복수의 제1 전극(20)을 형성할 수 있음은 물론이다. The first electrode 20 is formed by forming a layer made of a transparent conductive material on the front substrate 10 by a sputtering method, a chemical vapor deposition method, a spray method in which a sol-gel solution is sprayed, And by forming the separating portion 22. However, the present invention is not limited thereto. Accordingly, it is needless to say that a plurality of first electrodes 20 partitioned by the first separator 22 can be formed by various methods.

제1 전극(20) 위에 광전 변환부(30)가 위치한다. 광전 변환부(30)에는, 이웃한 단위 셀(30a, 30b, 30c)의 전극을 연결하도록 개구된 제2 분리부(32)가 형성된다. The photoelectric conversion portion 30 is located on the first electrode 20. The photoelectric conversion portion 30 is formed with a second separation portion 32 opened to connect the electrodes of the adjacent unit cells 30a, 30b, and 30c.

제2 분리부(32)는, 제1 분리부(22)와는 다른 위치에서 단위 셀(30a, 30b, 30c) 중 하나의 단위 셀의 제1 전극(20)과 이에 인접한 단위 셀의 제2 전극(40)이 겹쳐지는 부분에서 형성된다. 제2 분리부(32)는 제1 전극(20)을 노출하도록 형성되고, 제2 전극(40)을 형성할 때 제2 전극(40)이 제2 분리부(32)에 채워지도록 하여 이웃한 단위 셀(30a, 30b, 30c)의 제1 전극(20)과 제2 전극(40)이 전기적으로 연결되도록 한다. The second separator 32 separates the first electrode 20 of one of the unit cells 30a, 30b and 30c from the first separator 22 and the second electrode of the unit cell adjacent thereto (40) overlap each other. The second separator 32 is formed to expose the first electrode 20 and the second electrode 40 is filled in the second separator 32 when the second electrode 40 is formed, The first electrode 20 and the second electrode 40 of the unit cells 30a, 30b, and 30c are electrically connected.

제2 분리부(32)는, 일례로, 길게 이어지는 라인 형상을 가질 수 있고, 이에 따라 복수 개의 제2 분리부(32)가 스트라이프 형상을 가질 수 있다. 이는 레이저 등을 이용하여 제2 분리부(22)를 형성할 때 레이저의 이동 방향을 바꾸는 경우 시간이 많이 소요된다는 점을 고려한 것이다. 즉, 본 실시예에서는 제2 분리부(32)가 라인 형상을 가져서 제2 분리부(32)을 형성하는 공정에서 공정 시간을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제2 분리부(32)가 제1 전극(20)과 제2 전극(40)을 연결할 수 있는 다양한 형상을 가질 수 있음은 물론이다.The second separating portion 32 may have a long line shape, for example, so that the plurality of second separating portions 32 may have a stripe shape. This takes into consideration that it takes a long time to change the moving direction of the laser when forming the second separation part 22 by using a laser or the like. That is, in this embodiment, the second separator 32 has a line shape so that the process time can be reduced in the process of forming the second separator 32. However, the present invention is not limited thereto. Therefore, it is needless to say that the second separator 32 may have various shapes that can connect the first electrode 20 and the second electrode 40.

광전 변환부(30)는, 도 1의 확대원에 도시한 바와 같이, 제1 변환 부분(310)과 제2 변환 부분(320)을 포함할 수 있다. 이때, 제2 변환 부분(320)보다 제1 변환 부분(310)이 더 큰 에너지 밴드갭을 가진다. 이에 따라 제1 변환 부분(310)에서 단파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성하고, 제2 변환 부분(320)에서 장파장을 흡수하여 광전 변환에 의하여 전자 및 정공을 생성한다. 이에 따라 장파장과 단파장을 모두 사용할 수 있어 태양 전지(100)의 효율을 향상할 수 있다. 이를 위하여 제1 변환 부분(310)의 진성 반도체층(314)이 비정질 또는 미세 결정 실리콘을 포함할 수 있고, 제2 변환 부분(320)의 진성 반도체층(324)이 게르마늄을 포함하는 비정질 또는 미세 결정 실리콘을 포함할 수 있다. 이를 좀더 상세하게 설명한다. The photoelectric conversion section 30 may include a first conversion section 310 and a second conversion section 320 as shown in the enlargement circle of FIG. At this time, the first conversion portion 310 has a larger energy band gap than the second conversion portion 320. Accordingly, electrons and holes are generated by photoelectric conversion by absorbing a short wavelength in the first conversion portion 310, and electrons and holes are generated by photoelectric conversion by absorbing a long wavelength in the second conversion portion 320. Accordingly, both the long wavelength and the short wavelength can be used, and the efficiency of the solar cell 100 can be improved. For this purpose, the intrinsic semiconductor layer 314 of the first transducer portion 310 may comprise amorphous or microcrystalline silicon and the intrinsic semiconductor layer 324 of the second transducer portion 320 may comprise amorphous or fine Crystalline silicon. This will be explained in more detail.

제1 변환 부분(310)은, 제1 도전형을 가지는 제1 도전형 반도체층(312), 제1 도전형 반도체층(312) 상에 형성되는 진성 반도체층(314), 그리고 진성 반도체층(314) 상에 형성되며 제2 도전형을 가지는 제2 도전형 반도체층(316)을 포함할 수 있다. 그리고 제2 변환 부분(320)은, 제1 도전형을 가지는 제1 도전형 반도체층(322), 제1 도전형 반도체층(322) 상에 형성되는 진성 반도체층(324), 그리고 진성 반도체층(324) 상에 형성되며 제2 도전형을 가지는 제2 도전형 반도체층(326)을 포함할 수 있다. 그리고 제2 변환 부분(320)에서는, 제1 도전형 반도체층(322)과 진성 반도체층(324) 사이에 제1 버퍼층(327)이 위치하고, 진성 반도체층(324)과 제2 도전형 반도체층(326) 사이에 제2 버퍼층(329)이 위치할 수 있다.The first conversion portion 310 includes a first conductivity type semiconductor layer 312 having a first conductivity type, an intrinsic semiconductor layer 314 formed on the first conductivity type semiconductor layer 312, And a second conductive semiconductor layer 316 formed on the first conductive semiconductor layer 314 and having a second conductive type. The second conversion portion 320 includes a first conductivity type semiconductor layer 322 having a first conductivity type, an intrinsic semiconductor layer 324 formed on the first conductivity type semiconductor layer 322, And a second conductive semiconductor layer 326 formed on the first conductive semiconductor layer 324 and having a second conductive type. The first buffer layer 327 is located between the first conductivity type semiconductor layer 322 and the intrinsic semiconductor layer 324 and the intrinsic semiconductor layer 324 and the second conductivity- The second buffer layer 329 may be located between the first buffer layer 326 and the second buffer layer 329.

제1 도전형은 n형 또는 p형일 수 있으며, 제2 도전형은 제1 도전형과 반대되는 도전형으로 p형 또는 n형일 수 있다. 이에 의하여 광전 변환부(30)의 제1 및 제2 변환 부분(310, 320)이 pin 접합 구조를 가지게 된다. 본 실시예에서는 pin 접합 구조를 가지는 제1 및 제2 변환 부분(310, 320)이 광전 변환부(30)를 구성하는 것을 예시로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. The first conductivity type may be n-type or p-type, and the second conductivity type may be a p-type or n-type conductivity type opposite to the first conductivity type. Thus, the first and second conversion portions 310 and 320 of the photoelectric conversion portion 30 have a pin junction structure. In the present embodiment, the first and second conversion parts 310 and 320 having a pin junction structure constitute the photoelectric conversion part 30, but the present invention is not limited thereto.

제1 변환 부분(310)의 제1 도전형 반도체층(312)은 제1 도전형 불순물을 가지는 미세 결정 또는 비정질 실리콘을 포함할 수 있다. 이때, 밴드갭을 좀더 크게 하기 위해서는 제1 도전형 반도체층(312)이 비정질 실리콘을 포함할 수 있다. 그리고 제1 도전형 반도체층(312)이 큰 밴드갭을 가질 수 있도록 탄소 또는 산소를 포함할 수 있다. 이때, 제1 도전형의 불순물로 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 포함하는 p형 불순물을 포함할 수 있다. The first conductivity type semiconductor layer 312 of the first conversion portion 310 may include microcrystalline or amorphous silicon having the first conductivity type impurity. At this time, the first conductive semiconductor layer 312 may include amorphous silicon to increase the band gap. And the first conductive semiconductor layer 312 may include carbon or oxygen so as to have a large bandgap. The impurity of the first conductivity type may include a p-type impurity including a Group 3 element such as boron (B), aluminum (Al), gallium (Ga), or indium (In).

이에 따라 제1 도전형 반도체층(312)은 p형 불순물을 가지는 비정질 실리콘 카바이드 또는 비정질 실리콘 옥사이드로 구성될 수 있다. 또한 결함을 부동태화하기 위한 수소가 일정 비율로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 도전형 반도체층(312)이 다양한 물질로 구성될 수 있다. Accordingly, the first conductive semiconductor layer 312 may be composed of amorphous silicon carbide or amorphous silicon oxide having a p-type impurity. In addition, hydrogen for passivating defects may be included at a certain ratio. However, the present invention is not limited thereto, and the first conductive semiconductor layer 312 may be formed of various materials.

제1 변환 부분(310)의 진성 반도체층(314)은 제2 변환 부분(320)의 진성 반도체층(324)의 에너지 밴드갭보다 큰 에너지 밴드갭을 가진다. 일례로, 제1 변환 부분(310)의 진성 반도체층(314)은 상대적으로 큰 에너지 밴드갭을 가지도록 하기 위하여 별도의 불순물(일례로, 게르마늄) 등이 도핑되지 않은 미세 결정 또는 비정질 실리콘을 포함할 수 있다. 이때, 에너지 밴드갭을 좀더 크게 하기 위해서는 진성 반도체층(314)이 비정질 실리콘을 포함할 수 있다.The intrinsic semiconductor layer 314 of the first conversion portion 310 has an energy band gap larger than the energy band gap of the intrinsic semiconductor layer 324 of the second conversion portion 320. [ For example, the intrinsic semiconductor layer 314 of the first conversion portion 310 may include undoped microcrystals or amorphous silicon such as a separate impurity (e.g., germanium) or the like in order to have a relatively large energy bandgap can do. In this case, the intrinsic semiconductor layer 314 may include amorphous silicon to increase the energy band gap.

제1 변환 부분(310)의 제2 도전형 반도체층(316)은 제2 도전형 불순물을 가지는 미세 결정 또는 비정질 실리콘을 포함할 수 있다. 이때, 에너지 밴드갭을 좀더 작게 하기 위해서는 제2 도전형 반도체층(316)이 비정질 실리콘을 포함할 수 있다. 이때, 제2 도전형의 불순물로 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 포함하는 n형 불순물을 포함할 수 있다. The second conductivity type semiconductor layer 316 of the first conversion portion 310 may include microcrystalline or amorphous silicon having a second conductivity type impurity. At this time, the second conductive semiconductor layer 316 may include amorphous silicon to further reduce the energy band gap. At this time, the impurity of the second conductivity type may include an n-type impurity including a Group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb).

이에 따라 제2 도전형 반도체층(316)은 n형 불순물을 가지는 미세 결정 실리콘으로 구성될 수 있다. 또한 결함을 부동태화하기 위한 수소가 일정 비율로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 도전형 반도체층(316)이 다양한 물질로 구성될 수 있다. Accordingly, the second conductivity type semiconductor layer 316 may be composed of microcrystalline silicon having an n-type impurity. In addition, hydrogen for passivating defects may be included at a certain ratio. However, the present invention is not limited thereto, and the second conductive semiconductor layer 316 may be formed of various materials.

제2 변환 부분(320)의 제1 도전형 반도체층(322)은 제1 도전형 불순물을 가지는 미세 결정 또는 비정질 실리콘을 포함할 수 있다. 이때, 에너지 밴드갭을 좀더 크게 하기 위해서는 제1 도전형 반도체층(322)이 비정질 실리콘을 포함할 수 있다. 그리고 제1 도전형 반도체층(322)이 큰 에너지 밴드갭을 가질 수 있도록 탄소 또는 산소를 포함할 수 있다. 이때, 제1 도전형의 불순물로 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 포함하는 p형 불순물을 포함할 수 있다. The first conductivity type semiconductor layer 322 of the second conversion portion 320 may include microcrystalline or amorphous silicon having the first conductivity type impurity. At this time, the first conductive semiconductor layer 322 may include amorphous silicon to increase the energy band gap. And the first conductivity type semiconductor layer 322 may include carbon or oxygen so as to have a large energy bandgap. The impurity of the first conductivity type may include a p-type impurity including a Group 3 element such as boron (B), aluminum (Al), gallium (Ga), or indium (In).

이에 따라 제1 도전형 반도체층(312)은 p형 불순물을 가지는 비정질 실리콘 카바이드 또는 비정질 실리콘 옥사이드로 구성될 수 있다. 또한 결함을 부동태화하기 위한 수소가 일정 비율로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 도전형 반도체층(322)이 다양한 물질로 구성될 수 있다. Accordingly, the first conductive semiconductor layer 312 may be composed of amorphous silicon carbide or amorphous silicon oxide having a p-type impurity. In addition, hydrogen for passivating defects may be included at a certain ratio. However, the present invention is not limited thereto, and the first conductive semiconductor layer 322 may be formed of various materials.

제2 변환 부분(320)의 진성 반도체층(324)은 제1 변환 부분(310)의 진성 반도체층(314)의 에너지 밴드갭보다 작은 에너지 밴드갭을 가진다. 일례로, 제2 변환 부분(320)의 진성 반도체층(324)은 게르마늄을 포함하는 비정질 또는 미세 결정 실리콘(즉, 비정질 또는 미세 결정 실리콘-게르마늄)을 포함할 수 있다. 이때, 제1 변환 부분(310)의 진성 반도체층(314)과의 에너지 밴드갭 차이를 고려하면 제2 변환 부분(320)의 진성 반도체층(324)이 비정질 실리콘-게르마늄을 포함할 수 있다. 진성 반도체층(324)에서 게르마늄의 함량이 많아지면 에너지 밴드갭이 작아진다. 이와 같이 진성 반도체층(324)이 실리콘-게르마늄을 포함하면 게르마늄의 함량을 제어함으로써 에너지 밴드갭을 쉽게 조절할 수 있다. The intrinsic semiconductor layer 324 of the second conversion portion 320 has an energy band gap smaller than the energy band gap of the intrinsic semiconductor layer 314 of the first conversion portion 310. In one example, the intrinsic semiconductor layer 324 of the second conversion portion 320 may comprise amorphous or microcrystalline silicon (i.e., amorphous or microcrystalline silicon-germanium) comprising germanium. The intrinsic semiconductor layer 324 of the second conversion portion 320 may include amorphous silicon-germanium in consideration of the energy bandgap difference between the first conversion portion 310 and the intrinsic semiconductor layer 314. When the content of germanium is increased in the intrinsic semiconductor layer 324, the energy band gap becomes smaller. If the intrinsic semiconductor layer 324 contains silicon-germanium, the energy band gap can be easily controlled by controlling the content of germanium.

제2 변환 부분(320)의 제2 도전형 반도체층(326)은 제2 도전형 불순물을 가지는 미세 결정 또는 비정질 실리콘을 포함할 수 있다. 이때, 에너지 밴드갭을 좀더 작게 하기 위해서는 제2 도전형 반도체층(326)이 비정질 실리콘을 포함할 수 있다. 이때, 제2 도전형의 불순물로 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 포함하는 n형 불순물을 포함할 수 있다. The second conductivity type semiconductor layer 326 of the second conversion portion 320 may include microcrystalline or amorphous silicon having a second conductivity type impurity. At this time, the second conductivity type semiconductor layer 326 may include amorphous silicon to further reduce the energy band gap. At this time, the impurity of the second conductivity type may include an n-type impurity including a Group 5 element such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb).

이에 따라 제2 도전형 반도체층(326)은 n형 불순물을 가지는 미세 결정 실리콘으로 구성될 수 있다. 또한 결함을 부동태화하기 위한 수소가 일정 비율로 포함될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 도전형 반도체층(326)이 다양한 물질로 구성될 수 있다. Accordingly, the second conductivity type semiconductor layer 326 may be composed of microcrystalline silicon having an n-type impurity. In addition, hydrogen for passivating defects may be included at a certain ratio. However, the present invention is not limited thereto, and the second conductivity type semiconductor layer 326 may be composed of various materials.

그리고 본 실시예에서는 제2 변환 부분(320)의 제1 도전형 반도체층(322)과 진성 반도체층(324) 사이에 제1 버퍼층(327)이 위치하고, 제2 변환 부분(320)의 진성 반도체층(324)과 제2 도전형 반도체층(326) 사이에 제2 버퍼층(329)이 위치한다. 제1 및 제2 버퍼층(327, 329)은 비정질 또는 미세 결정 실리콘-게르마늄을 포함하는 진성 반도체층(324)과 제1 및 제2 도전형 반도체층(322, 326)의 사이에 위치하여 태양 전지(100)의 특성을 향상한다. In this embodiment, the first buffer layer 327 is located between the first conductivity type semiconductor layer 322 and the intrinsic semiconductor layer 324 of the second conversion portion 320, A second buffer layer 329 is positioned between the layer 324 and the second conductivity type semiconductor layer 326. The first and second buffer layers 327 and 329 are located between the intrinsic semiconductor layer 324 including amorphous or microcrystalline silicon-germanium and the first and second conductivity type semiconductor layers 322 and 326, Thereby improving the characteristics of the semiconductor device 100.

본 실시예의 제1 및 제2 버퍼층(327, 329)은 제1 및 제2 도전형 반도체층(322, 326), 그리고 진성 반도체층(324)과 동일 또는 유사한 재질(즉, 실리콘을 기반으로 하는 실리콘 재질)로 구성될 수 있다. 이에 의하여 안정성을 유지할 수 있다. 일례로, 제1 및 제2 버퍼층(327, 329)은 비정질 또는 미세 결정 실리콘을 포함하고, 게르마늄, 수소 등을 더 포함할 수 있다. 이때, 제1 및 제2 버퍼층(327, 329)은 p형 또는 n형 불순물을 포함하지 않는 진성 또는 언도프트(undoped)의 비정질 또는 미세 결정 실리콘을 포함할 수 있다. 이에 따라 p형 또는 n형 불순물에 의하여 발생할 수 있는 에너지 밴드갭의 불연속성을 최소화할 수 있다. 이러한 제1 및 제2 버퍼층(327)은 게르마늄, 수소 등을 더 포함하게 된다. The first and second buffer layers 327 and 329 of the present embodiment are formed of the same or similar material as the first and second conductivity type semiconductor layers 322 and 326 and the intrinsic semiconductor layer 324 Silicon material). Thus, stability can be maintained. In one example, the first and second buffer layers 327 and 329 include amorphous or microcrystalline silicon, and may further include germanium, hydrogen, and the like. At this time, the first and second buffer layers 327 and 329 may include intrinsic or undoped amorphous or microcrystalline silicon containing no p-type or n-type impurity. Accordingly, it is possible to minimize the discontinuity of the energy band gap that may be caused by the p-type or n-type impurity. The first and second buffer layers 327 may further include germanium, hydrogen, and the like.

이때, 본 실시예에서는 제1 및 제2 버퍼층(327, 329)의 게르마늄 함량 및 수소 함량을 조절하여 태양 전지(100)의 특성을 향상하는데, 도 2 내지 도 6을 참조하여 이를 좀더 상세하게 설명한다. In this embodiment, the characteristics of the solar cell 100 are improved by controlling the germanium content and the hydrogen content of the first and second buffer layers 327 and 329, which will be described in more detail with reference to FIGS. 2 to 6 do.

도 2는 본 발명의 실시예에 따른 태양 전지의 제2 변환 부분의 일부의 게르마늄 함량을 나타낸 도면이고, 도 3은 본 발명의 실시예에 따른 태양 전지의 제2 변환 부분의 일부의 에너지 밴드갭을 나타낸 도면이다. 도 4는 본 발명의 실시예에 따른 태양 전지의 제2 변환 부분의 수소 함량을 나타낸 도면이다. FIG. 2 is a graph showing the germanium content of a portion of the second conversion portion of the solar cell according to the embodiment of the present invention, and FIG. 3 is a graph showing the energy band gap of a portion of the second conversion portion of the solar cell according to the embodiment of the present invention Fig. 4 is a graph showing the hydrogen content of the second conversion portion of the solar cell according to the embodiment of the present invention.

도 1과 함께 도 2를 참조하면, 제1 도전형 반도체층(322)과 진성 반도체층(324) 사이에 형성되는 제1 버퍼층(327)은 제1 도전형 반도체층(322)에 인접한 제2 면보다 진성 반도체층(324)에 인접한 제1 면에서 게르마늄의 함량(일례로, at%)이 더 크다. 이와 유사하게, 진성 반도체층(324)과 제2 도전형 반도체층(326) 사이에 형성되는 제2 버퍼층(329)은 제2 도전형 반도체층(326)에 인접한 제2 면보다 진성 반도체층(324)에 인접한 제1 면에서 게르마늄의 함량(일례로, at%)이 더 크다. 이는 진성 반도체층(324)의 게르마늄 함량이 높고 제1 및 제2 도전형 반도체층(322, 326)의 게르마늄 함량이 낮은 것을 고려한 것이다. Referring to FIG. 2 together with FIG. 1, a first buffer layer 327 formed between the first conductive semiconductor layer 322 and the intrinsic semiconductor layer 324 includes a first conductive semiconductor layer 322, The germanium content (for example, at%) is larger on the first surface adjacent to the intrinsic semiconductor layer 324 than on the first surface. Similarly, the second buffer layer 329 formed between the intrinsic semiconductor layer 324 and the second conductivity type semiconductor layer 326 may be more intrinsic to the intrinsic semiconductor layer 324 than the second surface adjacent to the second conductivity type semiconductor layer 326 (For example, at%) on the first surface adjacent to the first surface (i.e., the first surface). This is because the germanium content of the intrinsic semiconductor layer 324 is high and the germanium content of the first and second conductivity type semiconductor layers 322 and 326 is low.

일례로, 진성 반도체층(324)의 게르마늄 함량이 30at% 내지 50at%일 수 있다. 이러한 게르마늄 함량은 진성 반도체층(324)이 장파장의 빛을 효율적으로 사용할 수 있는 에너지 밴드갭을 가질 수 있도록 결정된 것이다. 이 경우에 제1 버퍼층(327)의 제1 면은 진성 반도체층(324)과 유사한 게르마늄 함량(즉, 30at% 내지 50at%)을 가질 수 있고, 제1 버퍼층(327)의 제2 면은 0에 가까운 게르마늄 함량(일례로. 0at% 내지 3at%)의 게르마늄 함량을 가질 수 있다. 이와 유사하게 제2 버퍼층(327)의 제1 면은 진성 반도체층(324)과 유사한 게르마늄 함량(즉, 30at% 내지 50at%)을 가질 수 있고, 제2 버퍼층(329)의 제2 면은 0에 가까운 게르마늄 함량(일례로. 0at% 내지 3at%)의 게르마늄 함량을 가질 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 진성 반도체층(324)의 게르마늄 함량이 다른 수치를 가질 수 있다. 이때, 제1 및 제2 버퍼층(327, 329)의 제1 면의 게르마늄의 함량도 진성 반도체층(324)의 게르마늄 함량과 유사한 값을 가지게 된다. For example, the germanium content of the intrinsic semiconductor layer 324 may be between 30 at% and 50 at%. The germanium content is determined so that the intrinsic semiconductor layer 324 can have an energy bandgap capable of efficiently using light of a long wavelength. In this case, the first surface of the first buffer layer 327 may have a germanium content (i.e., 30 at% to 50 at%) similar to the intrinsic semiconductor layer 324, and the second surface of the first buffer layer 327 may have a 0 Germanium content (e. G., 0at% to 3at%) of the germanium content. Similarly, the first side of the second buffer layer 327 may have a germanium content (i. E., 30at% to 50at%) similar to the intrinsic semiconductor layer 324 and the second side of the second buffer layer 329 may have a germanium content Germanium content (e. G., 0at% to 3at%) of the germanium content. However, the present invention is not limited thereto, and the germanium content of the intrinsic semiconductor layer 324 may have different values. At this time, the content of germanium on the first surface of the first and second buffer layers 327 and 329 also has a value similar to that of the germanium semiconductor layer 324.

그리고 제1 버퍼층(327)의 게르마늄 함량은 제1 도전형 반도체층(322)에 인접한 제2 면으로부터 진성 반도체층(324)에 인접한 제1 면으로 향하면서 점진적으로 커질 수 있다. 이와 유사하게, 제2 버퍼층(329)의 게르마늄 함량은 제2 도전형 반도체층(326)에 인접한 제2 면으로부터 진성 반도체층(324)에 인접한 제1 면으로 향하면서 점진적으로 커질 수 있다. 일례로, 제1 및 제2 버퍼층(329)은 0 at% 내지 50 at%의 범위 내에서 진성 반도체층(324)을 향하면서 게르마늄 함량이 점진적으로 커질 수 있다. The germanium content of the first buffer layer 327 may gradually increase from the second surface adjacent to the first conductivity type semiconductor layer 322 toward the first surface adjacent to the intrinsic semiconductor layer 324. Similarly, the germanium content of the second buffer layer 329 may gradually increase from the second surface adjacent to the second conductivity type semiconductor layer 326 toward the first surface adjacent to the intrinsic semiconductor layer 324. For example, the first and second buffer layers 329 may gradually increase the germanium content toward the intrinsic semiconductor layer 324 within a range of 0 at% to 50 at%.

상술한 바와 같이 게르마늄의 함량이 증가하면 에너지 밴드갭이 저하되게 된다. 이에 따라 제1 버퍼층(327), 진성 반도체층(324) 및 제2 버퍼층(329)의 에너지 밴드갭은 도 3과 같은 형태를 가지게 된다. 즉, 제1 버퍼층(327)에서는 제1 도전형 반도체층(322)에 인접한 제1 면으로부터 진성 반도체층(324)에 인접한 제2 면까지 에너지 밴드갭이 점진적으로 작아지게 된다. 진성 반도체층(324)에서는 낮은 에너지 밴드갭이 일정하게 유지된다. 그리고 제2 버퍼층(329)에서는 진성 반도체층(324)에 인접한 제1 면으로부터 제2 도전형 반도체층(326)에 인접한 제2면까지 에너지 밴드갭이 점진적으로 커지게 된다. 이에 따라 진성 반도체층(324)이 실리콘-게르마늄으로 구성되는 경우에도 에너지 밴드갭의 불연속성이 발생하지 않도록 하여, 광전 변환에 의하여 생성된 전자 또는 정공 등의 캐리어가 쉽게 이동할 수 있도록 한다. As described above, when the content of germanium is increased, the energy bandgap is lowered. Accordingly, the energy band gaps of the first buffer layer 327, the intrinsic semiconductor layer 324, and the second buffer layer 329 have the same shape as shown in FIG. That is, in the first buffer layer 327, the energy band gap from the first surface adjacent to the first conductivity type semiconductor layer 322 to the second surface adjacent to the intrinsic semiconductor layer 324 gradually decreases. In the intrinsic semiconductor layer 324, a low energy band gap is maintained constant. In the second buffer layer 329, the energy band gap from the first surface adjacent to the intrinsic semiconductor layer 324 to the second surface adjacent to the second conductivity type semiconductor layer 326 gradually increases. Accordingly, even when the intrinsic semiconductor layer 324 is made of silicon-germanium, discontinuity of the energy band gap is not caused, so that carriers such as electrons or holes generated by photoelectric conversion can be easily moved.

이때, 본 실시예에서는 제1 및 제2 버퍼층(327, 329)의 수소 함량을 제어하여 게르마늄 함량에 따른 문제를 방지할 수 있고, 이에 의하여 태양 전지(100)의 특성을 향상할 수 있다. 이를 도 4와 함께 도 5 및 도 6을 참조하여 좀더 상세하게 설명한다. 도 5는 게르마늄의 함량에 따른 미세 구조를 개략적으로 도시한 도면이고, 도 6은 수소의 함량에 따른 미세 구조를 설명하기 위한 사진들이다. At this time, in this embodiment, the hydrogen content of the first and second buffer layers 327 and 329 can be controlled to prevent a problem caused by the germanium content, thereby improving the characteristics of the solar cell 100. This will be described in more detail with reference to FIG. 4 and FIG. 5 and FIG. FIG. 5 is a schematic view showing the microstructure according to the content of germanium, and FIG. 6 is a photograph for explaining the microstructure according to the content of hydrogen.

도 4를 참조하면, 제1 버퍼층(327)은 제1 도전형 반도체층(322)에 인접한 제2 면보다 진성 반도체층(324)에 인접한 제1 면에서 수소의 함량(일례로, at%)이 더 크다. 이와 유사하게, 제2 버퍼층(329)은 제2 도전형 반도체층(326)에 인접한 제2 면보다 진성 반도체층(324)에 인접한 제1 면에서 수소의 함량(일례로, at%)이 더 크다. 그리고 제1 버퍼층(327)의 수소 함량은 제1 도전형 반도체층(322)에 인접한 제2 면으로부터 진성 반도체층(324)에 인접한 제1 면으로 향하면서 점진적으로 커질 수 있다. 이와 유사하게, 제2 버퍼층(329)의 게르마늄 함량은 제2 도전형 반도체층(326)에 인접한 제2 면으로부터 진성 반도체층(324)에 인접한 제1 면으로 향하면서 점진적으로 커질 수 있다. 이는 제1 및 제2 버퍼층(327, 329) 내의 게르마늄 함량이 진성 반도체층(324)에 인접한 제1 면을 향하면서 점진적으로 커지는 것을 고려한 것이다. Referring to FIG. 4, the first buffer layer 327 may have a hydrogen content (for example, at%) on the first surface adjacent to the intrinsic semiconductor layer 324 rather than the second surface adjacent to the first conductivity type semiconductor layer 322 It is bigger. Similarly, the second buffer layer 329 is greater in hydrogen content (for example, at%) on the first surface adjacent to the intrinsic semiconductor layer 324 than on the second surface adjacent to the second conductivity type semiconductor layer 326 . And the hydrogen content of the first buffer layer 327 may gradually increase from the second surface adjacent to the first conductivity type semiconductor layer 322 toward the first surface adjacent to the intrinsic semiconductor layer 324. [ Similarly, the germanium content of the second buffer layer 329 may gradually increase from the second surface adjacent to the second conductivity type semiconductor layer 326 toward the first surface adjacent to the intrinsic semiconductor layer 324. This considers that the germanium content in the first and second buffer layers 327 and 329 gradually increases toward the first surface adjacent to the intrinsic semiconductor layer 324.

즉, 게르마늄은 실리콘과 원자 크기에 차이가 있어 게르마늄의 함량을 증가시키면 댕글링 본드(dangling bond) 결함이 증가하게 된다. 도 5의 (a)에 도시한 바와 같이 게르마늄의 함량이 적은 경우에는 댕글링 본드가 적은 반면, 도 5의 (b)에 도시한 바와 같이 게르마늄의 함량이 증가하면 댕글링 본드도 많아진다. In other words, germanium differs in atomic size from silicon, so increasing the content of germanium increases dangling bond defects. As shown in FIG. 5 (a), when the content of germanium is small, dangling bonds are small, whereas when the content of germanium is increased as shown in FIG. 5 (b), dangling bonds are also increased.

이에 따라 본 실시예에서는 게르마늄의 함량이 큰 부분에서는 수소의 함량도 크게 하여 게르마늄에 의한 댕글링 본드를 효과적으로 부동태화한다. 이에 의하여 결함의 생성을 최소화할 수 있다. 다만, 수소의 함량이 과도하게 증가하면 내부 응력이 증가하여 미세 균열(crack)과 같은 다른 형태의 결함이 증가할 수 있고, 이 경우에는 효율이 다시 하락하게 된다. 즉, 도 6의 (a)에 도시한 바와 같이 수소 함량이 적당한 경우에는 미세 균열이 발생하지 않았지만, 도 6의 (b)에 도시한 바와 같이 수소 함량이 과다한 경우에는 수직 방향으로 미세 균열이 발생하게 된다. 따라서 제1 및 제2 버퍼층(327, 329)의 게르마늄 함량을 고려하여 제1 및 제2 버퍼층(327, 329)의 수소 함량을 적절하게 제어하여야 한다. Accordingly, in the present embodiment, the content of hydrogen is also increased in a portion where the content of germanium is large, so that dangling bonds by germanium are effectively passivated. Thus, generation of defects can be minimized. However, if the content of hydrogen excessively increases, the internal stress may increase and other types of defects such as microcracks may increase, and in this case, the efficiency again drops. That is, as shown in FIG. 6 (a), microcracks did not occur when the hydrogen content was appropriate, but when the hydrogen content was excessive as shown in FIG. 6 (b), microcracks occurred in the vertical direction . Therefore, the hydrogen content of the first and second buffer layers 327 and 329 must be appropriately controlled in consideration of the germanium content of the first and second buffer layers 327 and 329.

일례로, 제1 버퍼층(327)의 제2 면(즉, 제1 도전형 반도체층(322)에 인접한 면, 제1 면의 반대면)에서의 게르마늄 함량이 0 at% 내지 3 at%이고 제1 면(즉, 진성 반도체층(324)에 인접한 면)의 게르마늄 함량이 30 at% 내지 50 at%일 경우에, 제1 버퍼층(327)의 제2 면에서의 수소 함량이 8 at% 내지 13 at%일 수 있고 제1 면에서의 수소 함량이 15 at% 내지 20 at%일 수 있다. 제1 버퍼층(327)의 제2 면으로부터 제1 면으로 향하면서 수소 함량이 8 at% 내지 20 at% 사이의 범위에서 점진적으로 커질 수 있다. For example, the germanium content of the first buffer layer 327 on the second surface (that is, the surface adjacent to the first conductivity type semiconductor layer 322, the surface opposite to the first surface) is 0 at% to 3 at% The hydrogen content on the second surface of the first buffer layer 327 is 8 at% to 13 (%) when the germanium content of the first surface (that is, the surface adjacent to the intrinsic semiconductor layer 324) at% and the hydrogen content on the first side may be from 15 at% to 20 at%. The hydrogen content can be gradually increased in the range between 8 at% and 20 at% while being directed from the second surface of the first buffer layer 327 to the first surface.

이와 유사하게, 제2 버퍼층(329)의 제2 면(즉, 제1 도전형 반도체층(322)에 인접한 면)에서의 게르마늄 함량이 0 at% 내지 3 at%이고 제1 면(즉, 진성 반도체층(324)에 인접한 면)의 게르마늄 함량이 30 at% 내지 50 at%일 경우에, 제2 버퍼층(329)의 제2 면에서의 수소 함량이 8 at% 내지 13 at%일 수 있고 제1 면에서의 수소 함량이 15 at% 내지 20 at%일 수 있다. 제2 버퍼층(329)의 제2 면으로부터 제1 면으로 향하면서 수소 함량이 8 at% 내지 20 at% 사이의 범위에서 점진적으로 커질 수 있다.Similarly, the germanium content in the second surface (i.e., the surface adjacent to the first conductivity type semiconductor layer 322) of the second buffer layer 329 is 0 at% to 3 at% and the first surface The hydrogen content on the second surface of the second buffer layer 329 may be 8 at% to 13 at% when the germanium content of the second buffer layer 329 is 30 at% to 50 at% The hydrogen content on one side may be from 15 at% to 20 at%. The hydrogen content may gradually increase in a range between 8 at% and 20 at% while being directed from the second surface of the second buffer layer 329 to the first surface.

상술한 제1 및 제2 버퍼층(327, 329)의 수소 함량은 게르마늄에 의한 댕글링 본드 결함을 최소화할 수 있으면서 내부 응력에 의한 또 다른 결함의 발생을 방지할 수 있는 범위로 결정된 것이다. 따라서 진성 반도체층(324) 내의 게르마늄 함량의 변화, 이에 따른 제1 및 제2 버퍼층(327, 329)의 변화에 따라 제1 및 제2 버퍼층(327, 329)의 수소 함량도 변화할 수 있음은 물론이다. The hydrogen content of the first and second buffer layers 327 and 329 is determined to be within a range capable of minimizing dangling bond defects due to germanium and preventing the occurrence of another defect due to internal stress. Therefore, the hydrogen content of the first and second buffer layers 327 and 329 may vary according to the change in the germanium content in the intrinsic semiconductor layer 324, and thus the change in the first and second buffer layers 327 and 329 Of course.

여기서, 수소 함량은 이차 이온 질량 분석기(second ion mass spectroscopy, SIMS), 탄성 되튐 검출(elastic recoil detection, ERD), 핵 반응 분석(nuclear reaction analysis, NRA), 적외선 분광법(Fourier-transformed infrared transmittance, FTIR) 등의 방법으로 측정할 수 있다. Here, the hydrogen content can be measured by using a secondary ion mass spectrometer (SIMS), elastic recoil detection (ERD), nuclear reaction analysis (NRA), Fourier-transformed infrared transmittance ) And the like.

그리고 p형인 제1 도전형 반도체층(322)과 i형인 진성 반도체층(324) 사이에 위치한 제1 버퍼층(327)의 두께가 i형인 진성 반도체층(324)과 n형인 제2 도전형 반도체층(326)과 사이에 위치한 제2 버퍼층(329)의 두께보다 작을 수 있다. 이는 에너지 밴드갭을 고려하여 캐리어 이동을 좀더 원활하게 하기 위한 것이다. 일례로, 제1 버퍼층(327)은 5nm 내지 30nm의 두께를 가질 수 있고, 제2 버퍼층(329)은 50nm 내지 150nm의 두께를 가질 수 있다. 이러한 두께는 에너지 밴드갭, 공정 시간, 재료비 등을 고려한 것이다. 그러나 본 발명이 이에 한정되는 것은 아니며 제1 및 제2 버퍼층(327, 329)의 두께가 다른 범위를 가질 수도 있음은 물론이다. The first buffer layer 327 located between the p-type first conductivity type semiconductor layer 322 and the i-type intrinsic semiconductor layer 324 has an i-type intrinsic semiconductor layer 324 and an n-type second conductivity type semiconductor layer 324, May be less than the thickness of the second buffer layer 329 located between the first buffer layer 326 and the second buffer layer 329. This is to make the carrier movement more smooth considering the energy band gap. For example, the first buffer layer 327 may have a thickness of 5 nm to 30 nm, and the second buffer layer 329 may have a thickness of 50 nm to 150 nm. This thickness takes into account the energy band gap, process time, and material cost. However, the present invention is not limited thereto, and it goes without saying that the thicknesses of the first and second buffer layers 327 and 329 may have different ranges.

광전 변환부(30)를 구성하는 복수의 층들의 표면은 제1 전극(20)의 요철에 대응하는 요철을 구비할 수 있다. 이와 같이 광전 변환부(30)를 구성하는 복수의 층들의 표면에 요철이 형성되어 표면 거칠기가 증가되면, 입사되는 광의 반사율을 저감할 수 있다. 이에 따라 광전 변환부(30)까지 도달하는 광량을 증가시킬 수 있어, 광 손실을 최소화할 수 있다. The surface of the plurality of layers constituting the photoelectric conversion portion 30 may have irregularities corresponding to the irregularities of the first electrode 20. [ If the surface roughness of the layers constituting the photoelectric conversion unit 30 is increased to form irregularities, the reflectivity of the incident light can be reduced. Accordingly, the amount of light reaching the photoelectric conversion portion 30 can be increased, and the optical loss can be minimized.

그리고 광전 변환부(30)에는 제3 분리부(42)가 형성되는데, 제3 분리부(42)는 제2 전극(40)을 형성한 다음 광전 변환부(30) 및 제2 전극(40)의 일부를 제거하여 형성되는 것이다. 따라서, 제3 분리부(42)에 대해서는 제2 전극(40)를 설명한 다음 좀더 상세하게 설명한다.The third separator 42 is formed in the photoelectric conversion unit 30. The third separator 42 forms the second electrode 40 and then the photoelectric conversion unit 30 and the second electrode 40, As shown in FIG. Therefore, the third separator 42 will be described in more detail after the second electrode 40 is described.

제1 전극(20) 및 광전 변환부(30) 위에 제2 전극(40)이 위치한다. 구체적으로 제2 전극(40)은 제1 전극(20) 및 광전 변환부(30) 위에서 제2 분리부(32)를 채우면서 제3 분리부(42)에 의하여 단위 셀(30a, 30b, 30c)에 대응하여 복수 개로 분리된다.The second electrode 40 is positioned on the first electrode 20 and the photoelectric conversion portion 30. [ Specifically, the second electrode 40 fills the second separator 32 on the first electrode 20 and the photoelectric converter 30, and the third separator 42 separates the unit cells 30a, 30b, 30c ).

제2 전극(40)은 광전 변환부(30)와 밀봉재(50)(또는 후면 기판(60))의 사이에서 광전 변환부(30)의 타면에 위치하여 광전 변환부(30)에 의하여 생성된 전하가 흐르게 된다. 도면에서는 제2 전극(40)이 광전 변환부(30) 및 밀봉재(50)에 접촉하여 형성되는 것으로 도시하였으나, 본 발명이 이에 한정되는 것은 아니다. 따라서 광전 변환부(30)와 제2 전극(40)의 사이 및/또는 제2 전극(40)과 밀봉재(50)의 사이에 적어도 하나의 다른 층이 위치할 수도 있다. 일례로, 광전 변환부(30)와 제2 전극(40) 사이에는 접합 특성을 향상하기 위한 투명 전극층(도시하지 않음) 등이 더 형성될 수 있다. The second electrode 40 is disposed on the other surface of the photoelectric conversion portion 30 between the photoelectric conversion portion 30 and the sealing material 50 (or the rear substrate 60) Charge flows. Although the second electrode 40 is illustrated as being formed in contact with the photoelectric conversion unit 30 and the sealing material 50, the present invention is not limited thereto. Accordingly, at least one other layer may be located between the photoelectric conversion unit 30 and the second electrode 40 and / or between the second electrode 40 and the sealant 50. For example, a transparent electrode layer (not shown) or the like may be further formed between the photoelectric conversion portion 30 and the second electrode 40 to improve the bonding property.

제3 분리부(42)는 복수의 제2 전극(40) 사이에서 제1 전극(20)을 노출하도록 형성된다. 즉, 제3 분리부(42)는 광전 변환부(30) 및 제2 전극(40)을 관통하여 형성되며 이들을 단위셀(30a, 30b, 30c)에 대응하도록 분리하는 역할을 한다. 제3 분리부(42)는, 일례로, 길게 이어지는 라인 형상을 가질 수 있고, 이에 따라 복수 개의 제3 분리부(42)가 스트라이프 형상을 가질 수 있다. 이는 레이저 등을 이용하여 제3 분리부(42)를 형성할 때 레이저의 이동 방향을 바꾸는 경우 시간이 많이 소요된다는 점을 고려한 것이다. 즉, 본 실시예에서는 제3 분리부(42)가 라인 형상을 가져서 제3 분리부(42)를 형성하는 공정에서 공정 시간을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 제3 분리부(42)가 제2 전극(40)을 여러 가지 형상으로 구획할 수 있는 다양한 형상을 가질 수 있음은 물론이다.The third separator 42 is formed to expose the first electrode 20 between the plurality of second electrodes 40. That is, the third separator 42 is formed to penetrate through the photoelectric conversion unit 30 and the second electrode 40 and serves to separate them corresponding to the unit cells 30a, 30b, and 30c. The third separator 42 may have a long line shape, for example, so that the plurality of third separators 42 may have a stripe shape. This is considered to take a long time when changing the moving direction of the laser when forming the third separator 42 by using a laser or the like. That is, in this embodiment, the third separator 42 has a line shape so that the process time can be reduced in the process of forming the third separator 42. However, the present invention is not limited thereto. Accordingly, it is needless to say that the third separator 42 may have various shapes that can divide the second electrode 40 into various shapes.

제2 전극(40)은 제1 전극(20)보다 광 투과도가 낮고 전도성이 우수한 물질을 포함할 수 있다. 그리고 제2 전극(40)은 반사 특성이 제1 전극(20)보다 우수할 수 있다. 그러면, 전면 기판(10)를 통과하여 입사한 광을 반사시켜 재사용할 수 있다. The second electrode 40 may include a material having a lower light transmittance than the first electrode 20 and having excellent conductivity. The second electrode 40 may have a better reflection characteristic than the first electrode 20. Then, light incident through the front substrate 10 can be reflected and reused.

이러한 특성을 만족할 수 있도록 제2 전극(40)은 금속 물질을 포함할 수 있다. 일례로, 제2 전극(40)은 은, 알루미늄, 금, 니켈, 크롬, 티타늄, 팔라듐, 또는 이들의 합금을 포함하는 단일 또는 복수의 층을 포함할 수 있다. The second electrode 40 may include a metal material to satisfy such a characteristic. In one example, the second electrode 40 may comprise a single or multiple layers comprising silver, aluminum, gold, nickel, chromium, titanium, palladium, or alloys thereof.

제2 전극(40)은, 스퍼터링법, 스크린 인쇄법, 잉크젯법, 디스펜싱법, 도금법 등의 다양한 방법에 의하여 금속 물질로 이루어진 층을 형성한 후에, 레이저 등을 이용하여 제3 분리부(42)를 형성하는 것에 의하여 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 다양한 방법으로 제3 분리부(42)에 의하여 구획된 복수의 제2 전극(40)을 형성할 수 있음은 물론이다. The second electrode 40 may be formed by forming a layer made of a metallic material by various methods such as sputtering, screen printing, inkjet, dispensing, and plating, and then forming a third separator 42 ). ≪ / RTI > However, the present invention is not limited thereto. Therefore, it is needless to say that a plurality of second electrodes 40 partitioned by the third separator 42 can be formed by various methods.

이와 같은 구조에 의하여 복수의 단위 셀(30a, 30b, 30c)이 서로 직렬로 연결된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 복수의 단위 셀(30a, 30b, 30c)이 병렬, 직병렬 등 다양한 방식으로 연결될 수 있다. By this structure, a plurality of unit cells 30a, 30b, and 30c are connected in series with each other. However, the present invention is not limited thereto, and a plurality of unit cells 30a, 30b, and 30c may be connected in various ways such as parallel, serial, and so on.

그리고 제1 전극(20), 광전 변환부(30) 및 제2 전극(40)의 위에는 밀봉을 위한 밀봉재(50) 및 후면 기판(60)이 더 위치할 수 있다. The sealing member 50 and the rear substrate 60 may be further disposed on the first electrode 20, the photoelectric conversion unit 30, and the second electrode 40.

밀봉재(50)는 라미네이션에 의해 접착되어, 태양 전지(100)에 악영향을 미칠 수 있는 수분이나 산소를 차단하며, 태양 전지(100)의 각 요소들이 화학적으로 결합할 수 있도록 한다. 밀봉재(50)로는 에틸렌초산비닐 공중합체 수지(EVA), 폴리비닐부티랄(PVB), 규소 수지, 에스테르계 수지, 올레핀계 수지 등이 사용될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다. 따라서, 밀봉재(50)는 그 외 다양한 물질을 이용하여 라미네이션 이외의 다른 방법에 의하여 형성될 수 있다. The sealing material 50 is adhered by lamination to cut off moisture and oxygen which may adversely affect the solar cell 100, so that the respective elements of the solar cell 100 can be chemically bonded. As the sealing material 50, ethylene-vinyl acetate copolymer resin (EVA), polyvinyl butyral (PVB), silicon resin, ester resin, olefin resin and the like can be used. However, the present invention is not limited thereto. Therefore, the sealing material 50 may be formed by a method other than lamination using various other materials.

후면 기판(60)은 광전 변환부(30)를 지지하고 외부 충격으로부터 보호하는 역할을 하는 것이다. 후면 기판(60)은 기판, 필름, 시트 등의 형태를 가질 수 있으며, 유리, 고분자 등의 재질로 구성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 후면 기판(60)을 별도로 구비하지 않는 것도 가능하다. The rear substrate 60 serves to support the photoelectric conversion unit 30 and protect it from an external impact. The rear substrate 60 may have the form of a substrate, a film, a sheet, or the like, and may be made of glass, polymer, or the like. However, the present invention is not limited thereto, and it is also possible that the rear substrate 60 is not provided separately.

이와 같이 본 실시예에 따르면 실리콘-게르마늄으로 구성된 제2 변환 부분(320)의 진성 반도체층(324)과 제1 도전형 반도체층(322) 사이에 게르마늄 및 수소 함량이 제어된 제1 버퍼층(327)이 위치한다. 이와 같이 제1 버퍼층(327)의 게르마늄의 함량을 제어하여 에너지 밴드갭의 불연속성을 제거하면서 수소 함량을 제어하여 게르마늄에 의한 결함을 방지할 수 있다. 마찬가지로, 실리콘-게르마늄으로 구성된 제2 변환 부분(320)의 진성 반도체층(324)과 제2 도전형 반도체층(326) 사이에 게르마늄 및 수소 함량이 제어된 제2 버퍼층(329)이 위치한다. 이와 같이 제2 버퍼층(329)의 게르마늄의 함량을 제어하여 에너지 밴드갭의 불연속성을 제거하면서 수소 함량을 제어하여 게르마늄에 의한 결함을 방지할 수 있다. 이에 따라 불연속성을 제어하여 개방 전압(Voc) 및 충밀도(fill factor)를 향상할 수 있고 결함을 제어하여 전류 밀도(Jsc)를 향상할 수 있다. 따라서 태양 전지(100)의 효율을 향상할 수 있다. As described above, according to the present embodiment, a first buffer layer 327 having controlled germanium and hydrogen content is formed between the intrinsic semiconductor layer 324 and the first conductivity type semiconductor layer 322 of the second conversion portion 320 composed of silicon- ). As described above, by controlling the content of germanium in the first buffer layer 327, it is possible to control the hydrogen content while eliminating the discontinuity of the energy band gap, thereby preventing defects caused by germanium. Similarly, a second buffer layer 329 in which germanium and hydrogen content are controlled is positioned between the intrinsic semiconductor layer 324 and the second conductivity type semiconductor layer 326 of the second conversion portion 320 composed of silicon-germanium. As described above, by controlling the content of germanium in the second buffer layer 329, it is possible to prevent the defect caused by germanium by controlling the hydrogen content while eliminating the discontinuity of the energy band gap. Accordingly, the open-circuit voltage (Voc) and the fill factor can be improved by controlling the discontinuity, and the current density (Jsc) can be improved by controlling the defects. Therefore, the efficiency of the solar cell 100 can be improved.

본 실시예에서는 제1 및 제2 버퍼층(327, 329)을 모두 구비하고, 제1 및 제2 버퍼층(327, 329) 각각에서 게르마늄 및 수소 함량이 제어된다. 그러나 본 발명이 이에 한정되는 것인 아니며, 제1 및 제2 버퍼층(329) 중 어느 하나만이 형성되거나, 어느 하나의 게르마늄 및 수소 함량이 제어될 수 있다. 또한, 광전 변환부(30)가 제1 및 제2 변환 부분(310, 320)을 구비한 것을 예시하였으나, 제2 변환 부분(320)만을 구비하는 것도 가능하다. 또는, 제1 및 제2 변환 부분(310, 320) 이외의 다른 변환 부분을 포함하는 것도 가능하고, 다른 변환 부분의 진성 반도체층이 게르마늄을 포함하는 경우에는 진성 반도체층의 양쪽에 본 실시예에 대응하는 제1 및 제2 버퍼층(327, 329)이 각기 위치할 수 있다.
In this embodiment, both the first and second buffer layers 327 and 329 are provided, and the germanium and hydrogen contents in the first and second buffer layers 327 and 329 are controlled, respectively. However, the present invention is not limited thereto. Only one of the first and second buffer layers 329 may be formed, or any one of the germanium and the hydrogen content may be controlled. In addition, although the photoelectric conversion unit 30 includes the first and second conversion units 310 and 320, it is also possible to include only the second conversion unit 320. Alternatively, in the case where the intrinsic semiconductor layer of another conversion portion includes germanium, it is also possible to include other conversion portions other than the first and second conversion portions 310 and 320, The corresponding first and second buffer layers 327 and 329 may be located respectively.

이하, 본 발명의 실험예를 참조하여 본 발명을 좀더 상세하게 설명한다. 아래의 실험예는 본 발명의 예시를 위하여 제시한 것에 불과할 뿐 본 발명이 이에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail with reference to experimental examples of the present invention. The following experimental examples are presented for the purpose of illustration of the present invention, but the present invention is not limited thereto.

실험예Experimental Example

투명 기판으로 이루어진 전면 기판 위에 제1 전극, 광전 변환부 및 제2 전극을 차례로 형성하고, 이 위에 밀봉재 및 후면 기판부를 위치시켜 태양 전지를 제조하였다. A solar cell was manufactured by sequentially forming a first electrode, a photoelectric conversion portion, and a second electrode on a front substrate made of a transparent substrate, and then placing a sealing material and a rear substrate portion thereon.

이때, 광전 변환부는, 비정질 실리콘으로 구성되는 진성 반도체층을 포함하는 제1 변환 부분과, 비정질 실리콘-게르마늄으로 구성되는 진성 반도체층을 포함하는 제2 변환 부분을 포함하였다. 이때, 진성 반도체층의 일측에는 제1 버퍼층이 위치하였고, 다른 일측에는 제2 버퍼층이 위치하였다. 진성 반도체층의 게르마늄 함량은 40 at% 였고, 진성 반도체층으로부터 멀리 위치한 면으로부터 진성 반도체층에 인접한 면으로 향하면서 제1 및 제2 버퍼층의 게르마늄 함량이 0 at%에서 40 at%로 증가하였다. 그리고 진성 반도체층의 수소 함량은 8 at% 였고, 진성 반도체층으로부터 멀리 위치한 면으로부터 진성 반도체층에 인접한 면으로 향하면서 제1 및 제2 버퍼층의 게르마늄 함량이 8 at%에서 20 at%로 증가하였다.At this time, the photoelectric conversion portion includes a first conversion portion including an intrinsic semiconductor layer composed of amorphous silicon and a second conversion portion including an intrinsic semiconductor layer composed of amorphous silicon-germanium. At this time, the first buffer layer was located on one side of the intrinsic semiconductor layer and the second buffer layer was located on the other side. The germanium content of the intrinsic semiconductor layer was 40 at%, and the content of germanium in the first and second buffer layers increased from 0 at% to 40 at% while being directed from the surface located away from the intrinsic semiconductor layer to the surface adjacent to the intrinsic semiconductor layer. The hydrogen content of the intrinsic semiconductor layer was 8 at%, and the content of germanium in the first and second buffer layers increased from 8 at% to 20 at% while being directed from the surface far from the intrinsic semiconductor layer toward the surface adjacent to the intrinsic semiconductor layer .

비교예Comparative Example

제1 및 제2 버퍼층의 수소 함량을 전체적으로 균일하게 8 at%로 하였다는 점을 제외하고는 실험예 1과 동일한 방법으로 태양 전지를 제조하였다.
A solar cell was fabricated in the same manner as in Experimental Example 1 except that the hydrogen content of the first and second buffer layers was uniformly set to 8 at% as a whole.

실험예 및 비교예에 따른 태양 전지의 효율, 전류 밀도, 개방 전압 및 충밀도를 측정하여 그 결과를 아래 표 1에 나타내었다. The efficiency, current density, open-circuit voltage and fill density of the solar cells according to Experimental Examples and Comparative Examples were measured and the results are shown in Table 1 below.

실험예Experimental Example 비교예Comparative Example 효율[%]efficiency[%] 10.010.0 9.69.6 전류 밀도[mA/cm2]Current density [mA / cm 2 ] 7.757.75 7.607.60 개방 전압[V]Open-circuit voltage [V] 1.6721.672 1.6711.671 충밀도[%]Filling density [%] 0.7700.770 0.7560.756

표 1을 참조하면, 실험예에 따른 태양 전지는 비교예에 따른 태양 전지에 비하여 전류 밀도가 0.05 mA/cm2 크고, 개방 전압이 0.001V 크며, 충밀도가 0.014% 크다. 이에 따라 실험예에 따른 태양 전지는 비교예에 따른 태양 전지에 비하여 효율이 0.4%나 우수한 값을 가진다. 이와 같이 실험예에 따른 태양 전지는 전류 밀도, 개방 전압 및 충밀도 특성을 향상하여 효율을 향상할 수 있음을 알 수 있다. Referring to Table 1, the solar cell according to the experimental example has a current density of 0.05 mA / cm 2 , an open voltage of 0.001 V, and a fill density of 0.014% larger than the solar cell according to the comparative example. Accordingly, the solar cell according to the experimental example has an excellent efficiency of 0.4% as compared with the solar cell according to the comparative example. Thus, it can be seen that the solar cell according to the experimental example can improve the current density, the open-circuit voltage, and the filling density, thereby improving the efficiency.

상술한 바에 따른 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다. Features, structures, effects and the like according to the above-described embodiments are included in at least one embodiment of the present invention, and the present invention is not limited to only one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified in other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 태양 전지
10: 전면 기판
20: 제1 전극
30: 광전 변환부
40: 제2 전극
50: 밀봉재
60: 후면 기판
310: 제1 변환 부분
312: 제1 도전형 반도체층
314: 진성 반도체층
316: 제2 도전형 반도체층
320: 제2 변환 부분
322: 제1 도전형 반도체층
324: 진성 반도체층
326: 제2 도전형 반도체층
327: 제1 버퍼층
329: 제2 버퍼층
100: Solar cell
10: front substrate
20: first electrode
30: Photoelectric conversion section
40: second electrode
50: Seal material
60: rear substrate
310: first conversion portion
312: first conductivity type semiconductor layer
314: intrinsic semiconductor layer
316: a second conductivity type semiconductor layer
320: second conversion portion
322: a first conductivity type semiconductor layer
324: intrinsic semiconductor layer
326: second conductivity type semiconductor layer
327: first buffer layer
329: Second buffer layer

Claims (20)

기판;
상기 기판 상에 형성되는 제1 전극;
상기 제1 전극 상에 차례로 형성되는 제1 도전형 반도체층, 진성 반도체층 및 제2 도전형 반도체층을 포함하는 변환 부분을 포함하는 광전 변환부; 및
상기 광전 변환부 상에 형성되는 제2 전극
을 포함하고,
상기 진성 반도체층은 실리콘-게르마늄(SiGe)를 포함하고,
상기 광전 변환부는 상기 제1 도전형 반도체층과 상기 진성 반도체층 사이 및 상기 진성 반도체층과 상기 제2 도전형 반도체층 사이 중 적어도 하나에 위치하는 버퍼층을 더 포함하고,
상기 버퍼층은, 상기 진성 반도체층과 인접한 제1 면과, 상기 제1 면과 반대되는 제2 면을 포함하고,
상기 버퍼층의 상기 제1 면 및 상기 제2 면은 수소(H) 함량이 서로 다른 태양 전지.
Board;
A first electrode formed on the substrate;
A photoelectric conversion portion including a conversion portion including a first conductivity type semiconductor layer, an intrinsic semiconductor layer, and a second conductivity type semiconductor layer sequentially formed on the first electrode; And
A second electrode formed on the photoelectric conversion unit,
/ RTI >
Wherein the intrinsic semiconductor layer includes silicon germanium (SiGe)
Wherein the photoelectric conversion portion further comprises a buffer layer located in at least one of the first conductivity type semiconductor layer and the intrinsic semiconductor layer and between the intrinsic semiconductor layer and the second conductivity type semiconductor layer,
Wherein the buffer layer includes a first surface adjacent to the intrinsic semiconductor layer and a second surface opposite to the first surface,
Wherein the first surface and the second surface of the buffer layer have different hydrogen (H) contents.
제1항에 있어서,
상기 버퍼층은, 상기 제2 면으로부터 상기 제1 면까지 향하면서 상기 수소 함량이 점진적으로 증가하는 태양 전지.
The method according to claim 1,
Wherein the buffer layer gradually increases the hydrogen content from the second surface to the first surface.
제2항에 있어서,
상기 버퍼층의 상기 수소 함량이 8 at% 내지 20 at%인 태양 전지.
3. The method of claim 2,
And the hydrogen content of the buffer layer is 8 at% to 20 at%.
제2항에 있어서,
상기 버퍼층의 상기 제2 면에서 상기 수소 함량이 8 at% 내지 13 at%이고, 상기 버퍼층의 상기 제1 면에서 상기 수소 함량이 15 at% 내지 20 at%인 태양 전지.
3. The method of claim 2,
Wherein the hydrogen content in the second surface of the buffer layer is 8 at% to 13 at%, and the hydrogen content in the first surface of the buffer layer is 15 at% to 20 at%.
제1항에 있어서,
상기 버퍼층의 상기 제1 면 및 상기 제2 면은 게르마늄(Ge) 함량이 서로 다른 태양 전지.
The method according to claim 1,
Wherein the first surface and the second surface of the buffer layer have different germanium (Ge) contents.
제5항에 있어서,
상기 버퍼층은, 상기 제2 면으로부터 상기 제1 면까지 향하면서 상기 게르마늄 함량이 점진적으로 증가하는 태양 전지.
6. The method of claim 5,
Wherein the buffer layer gradually increases the germanium content from the second surface to the first surface.
제5항에 있어서,
상기 버퍼층의 상기 게르마늄 함량이 0 at% 내지 50 at%인 태양 전지.
6. The method of claim 5,
And the germanium content of the buffer layer is 0 at% to 50 at%.
제5항에 있어서,
상기 버퍼층의 상기 제2 면에서 상기 게르마늄 함량이 0 at% 내지 3 at%이고, 상기 버퍼층의 상기 제1 면에서 상기 게르마늄 함량이 30 at% 내지 50 at%인 태양 전지.
6. The method of claim 5,
Wherein the germanium content in the second surface of the buffer layer is 0 at% to 3 at%, and the germanium content in the first surface of the buffer layer is 30 at% to 50 at%.
제1항에 있어서,
상기 버퍼층이 실리콘 재질로 구성되는 태양 전지.
The method according to claim 1,
Wherein the buffer layer is made of a silicon material.
제9항에 있어서,
상기 버퍼층이 진성의 비정질 또는 미세 결정 실리콘을 포함하는 태양 전지.
10. The method of claim 9,
Wherein the buffer layer comprises intrinsic amorphous or microcrystalline silicon.
제1항에 있어서,
상기 버퍼층은, 상기 제1 도전형 반도체층과 상기 진성 반도체층 사이에 위치하는 제1 버퍼층; 및 상기 진성 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 제2 버퍼층을 포함하고,
상기 제1 도전형의 반도체층에 인접한 상기 제1 버퍼층의 제2 면으로부터 상기 진성 반도체층에 인접한 상기 제1 버퍼층의 제1 면으로 향하면서 상기 제1 버퍼층의 상기 수소 함량이 증가하고,
상기 제2 도전형의 반도체층에 인접한 상기 제2 버퍼층의 제2 면으로부터 상기 진성 반도체층에 인접한 상기 제2 버퍼층의 제1 면으로 향하면서 상기 제2 버퍼층의 상기 수소 함량이 증가하는 태양 전지.
The method according to claim 1,
Wherein the buffer layer comprises: a first buffer layer located between the first conductivity type semiconductor layer and the intrinsic semiconductor layer; And a second buffer layer positioned between the intrinsic semiconductor layer and the second conductive type semiconductor layer,
The hydrogen content of the first buffer layer increases from the second surface of the first buffer layer adjacent to the first conductive semiconductor layer toward the first surface of the first buffer layer adjacent to the intrinsic semiconductor layer,
Wherein the hydrogen content of the second buffer layer increases from a second surface of the second buffer layer adjacent to the second conductive semiconductor layer to a first surface of the second buffer layer adjacent to the intrinsic semiconductor layer.
제11항에 있어서,
상기 제1 버퍼층은, 상기 제1 버퍼층의 상기 제2 면으로부터 상기 제1 버퍼층의 상기 제1 면까지 향하면서 게르마늄 함량이 점진적으로 증가하고,
상기 제2 버퍼층은, 상기 제2 버퍼층의 상기 제2 면으로부터 상기 제2 버퍼층의 상기 제1 면까지 향하면서 게르마늄 함량이 점진적으로 증가하는 태양 전지.
12. The method of claim 11,
Wherein the first buffer layer gradually increases in germanium content from the second surface of the first buffer layer to the first surface of the first buffer layer,
Wherein the second buffer layer gradually increases in germanium content from the second surface of the second buffer layer to the first surface of the second buffer layer.
제11항에 있어서,
상기 제1 및 제2 버퍼층의 상기 수소 함량이 8 at% 내지 20 at%이고,
상기 제1 및 제2 버퍼층의 게르마늄 함량이 0 at% 내지 50 at%인 태양 전지.
12. The method of claim 11,
Wherein the hydrogen content of the first and second buffer layers is 8 at% to 20 at%
Wherein the germanium content of the first and second buffer layers is 0 at% to 50 at%.
제11항에 있어서,
상기 제1 및 제2 버퍼층의 상기 제2 면에서 상기 수소 함량이 8 at% 내지 13 at%이고, 상기 제1 및 제2 버퍼층의 상기 제1 면에서 상기 수소 함량이 15 at% 내지 20 at%이며,
상기 제1 및 제2 버퍼층의 상기 제2 면에서 게르마늄 함량이 0 at% 내지 3 at%이고, 상기 제1 및 제2 버퍼층의 상기 제1 면에서 게르마늄 함량이 30 at% 내지 50 at%인 태양 전지.
12. The method of claim 11,
Wherein the hydrogen content in the second surface of the first and second buffer layers is 8 at% to 13 at%, the hydrogen content in the first surface of the first and second buffer layers is 15 at% to 20 at% Lt;
Wherein the germanium content in the second surface of the first and second buffer layers is 0 at% to 3 at% and the germanium content in the first surface of the first and second buffer layers is 30 at% to 50 at% battery.
제11항에 있어서,
상기 제1 도전형 반도체층이 p형을 가지고,
상기 제2 도전형 반도체층이 n형을 가지며,
상기 제1 버퍼층의 두께가 상기 제2 버퍼층의 두께보다 작은 태양 전지.
12. The method of claim 11,
Wherein the first conductivity type semiconductor layer has a p-type conductivity,
Wherein the second conductivity type semiconductor layer has an n-type conductivity,
Wherein a thickness of the first buffer layer is smaller than a thickness of the second buffer layer.
제15항에 있어서,
상기 제1 버퍼층의 두께가 5nm 내지 30nm이고,
상기 제2 버퍼층의 두께가 50nm 내지 150nm인 태양 전지.
16. The method of claim 15,
Wherein the first buffer layer has a thickness of 5 nm to 30 nm,
And the thickness of the second buffer layer is 50 nm to 150 nm.
제11항에 있어서,
상기 제1 및 제2 버퍼층 중 적어도 하나가 실리콘 재질로 구성되는 태양 전지.
12. The method of claim 11,
Wherein at least one of the first and second buffer layers is made of a silicon material.
제17항에 있어서,
상기 제1 및 제2 버퍼층 중 적어도 하나가 진성의 비정질 또는 미세 결정 실리콘을 포함하는 태양 전지.
18. The method of claim 17,
Wherein at least one of the first and second buffer layers comprises intrinsic amorphous or microcrystalline silicon.
제1항에 있어서,
상기 제1 도전형 반도체층은 비정질 또는 미세 결정 실리콘을 포함하고, 산소 및 탄소 중 적어도 하나를 더 포함하는 태양 전지.
The method according to claim 1,
Wherein the first conductivity type semiconductor layer includes amorphous or microcrystalline silicon, and further comprises at least one of oxygen and carbon.
제1항에 있어서,
상기 광전 변환부는, 상기 제1 전극과 상기 변환 부분 사이에 위치하는 별도의 변환 부분을 더 포함하고,
상기 별도의 변환 부분의 진성 반도체층은 비정질 또는 미세 결정 실리콘을 포함하는 태양 전지.
The method according to claim 1,
Wherein the photoelectric conversion unit further includes a separate conversion unit positioned between the first electrode and the conversion unit,
Wherein the intrinsic semiconductor layer of the separate conversion portion includes amorphous or microcrystalline silicon.
KR1020130012398A 2013-02-04 2013-02-04 Solar cell KR20140099981A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130012398A KR20140099981A (en) 2013-02-04 2013-02-04 Solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130012398A KR20140099981A (en) 2013-02-04 2013-02-04 Solar cell

Publications (1)

Publication Number Publication Date
KR20140099981A true KR20140099981A (en) 2014-08-14

Family

ID=51746000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130012398A KR20140099981A (en) 2013-02-04 2013-02-04 Solar cell

Country Status (1)

Country Link
KR (1) KR20140099981A (en)

Similar Documents

Publication Publication Date Title
JP4744161B2 (en) Photovoltaic element
US8088990B1 (en) Color building-integrated photovoltaic (BIPV) panel
KR20140003691A (en) Solar cell module and ribbon assembly
EP2498297A2 (en) Low voltage thin film photovoltaic module
US20130312829A1 (en) Photoelectric conversion element
US20160284918A1 (en) Photovoltaic element and manufacturing method therefor
KR20140095658A (en) Solar cell
JP2012244065A (en) Thin film photoelectric conversion device, manufacturing method thereof, and thin film photoelectric conversion module
US9224886B2 (en) Silicon thin film solar cell
KR101770267B1 (en) Thin film solar cell module
US8642881B2 (en) Thin film solar cell and method of manufacturing the same
US8748728B2 (en) Thin-film solar cell module and a manufacturing method thereof
WO2012105153A1 (en) Photoelectric conversion element
KR20120096339A (en) Thin-film solar cell module and fabrication method thereof
KR20140099981A (en) Solar cell
KR101349429B1 (en) Photovoltaic apparatus
KR101779955B1 (en) Thin flim solar cell module
US20110272015A1 (en) Thin film solar cell and method for manufacturing the same
KR101424716B1 (en) Solar cell module having high-performance single-crystal silicon thin film and manufacturing method thereof
US20240063314A1 (en) A solar cell
EP2571055B1 (en) Thin film solar cell module
KR20140091632A (en) Solar cell and method for manufacturing the same
KR20140098304A (en) Solar cell module
KR101291277B1 (en) Thin-film solar cell module and fabrication method thereof
KR101273186B1 (en) Solar cell apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination