JP4744161B2 - Photovoltaic element - Google Patents
Photovoltaic element Download PDFInfo
- Publication number
- JP4744161B2 JP4744161B2 JP2005052741A JP2005052741A JP4744161B2 JP 4744161 B2 JP4744161 B2 JP 4744161B2 JP 2005052741 A JP2005052741 A JP 2005052741A JP 2005052741 A JP2005052741 A JP 2005052741A JP 4744161 B2 JP4744161 B2 JP 4744161B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- silicon film
- type amorphous
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、半導体接合を用いた光起電力素子に関する。 The present invention relates to a photovoltaic device using a semiconductor junction.
近年、n型単結晶シリコン基板とp型非晶質シリコン膜とのpn接合を有する光起電力素子が開発されている。このような光起電力素子において、光電変換効率を向上させるためには、高い短絡電流Iscおよび開放電圧Vocを維持しつつ曲線因子F.F.を向上させる必要がある。 In recent years, photovoltaic devices having a pn junction between an n-type single crystal silicon substrate and a p-type amorphous silicon film have been developed. In such a photovoltaic device, in order to improve the photoelectric conversion efficiency, the fill factor F.V. is maintained while maintaining a high short circuit current Isc and an open circuit voltage Voc. F. It is necessary to improve.
しかしながら、n型単結晶シリコン基板とp型非晶質シリコン膜との接合部においては、界面準位が多数存在するため、キャリアの再結合が発生し、開放電圧Vocが低下する。 However, since there are many interface states at the junction between the n-type single crystal silicon substrate and the p-type amorphous silicon film, carrier recombination occurs and the open circuit voltage Voc decreases.
そこで、n型単結晶シリコン基板とp型非晶質シリコン膜との接合部におけるキャリア再結合を抑制するために、n型単結晶シリコン基板とp型非晶質シリコン膜との間に実質的に真性な非晶質シリコン膜(i型非晶質シリコン膜)が挿入されたHIT(真性薄膜を有するヘテロ接合:Heterojunction with Intrinsic Thin-Layer)構造を有する光起電力素子が提案されている(例えば、特許文献1)。 Therefore, in order to suppress carrier recombination at the junction between the n-type single crystal silicon substrate and the p-type amorphous silicon film, a substantial gap between the n-type single crystal silicon substrate and the p-type amorphous silicon film. A photovoltaic device having a HIT (Heterojunction with Intrinsic Thin-Layer) structure in which an intrinsic amorphous silicon film (i-type amorphous silicon film) is inserted is proposed ( For example, Patent Document 1).
また、n型単結晶シリコン基板の裏面側での表面準位によるキャリア再結合を抑制するとともに少数キャリアが裏面電極に移動することを阻止するために、n型単結晶シリコン基板の裏面にi型非晶質シリコン膜およびn型非晶質シリコン膜が形成されたBSF(Back Surface Field)構造を有する光起電力素子も知られている。 In addition, in order to suppress the carrier recombination due to the surface level on the back surface side of the n-type single crystal silicon substrate and to prevent the minority carriers from moving to the back electrode, the i-type is formed on the back surface of the n-type single crystal silicon substrate. A photovoltaic device having a BSF (Back Surface Field) structure in which an amorphous silicon film and an n-type amorphous silicon film are formed is also known.
ところで、上記のような光起電力素子においては、p型非晶質シリコン膜上にITO等の透明電極が受光面電極として形成される。一般に、受光面電極はスパッタリング法によって形成されるが、このとき、スパッタ時のダメージによりp型非晶質シリコン膜の表面領域が劣化する。そのため、この劣化の影響を低減するためにはp型非晶質シリコン膜の膜厚を大きくする必要がある。
しかしながら、p型非晶質シリコン膜の膜厚を大きくすると、p型非晶質シリコン膜による光の吸収損失が増大する。それにより、光起電力素子の出力特性が低下する。 However, when the thickness of the p-type amorphous silicon film is increased, the light absorption loss by the p-type amorphous silicon film increases. As a result, the output characteristics of the photovoltaic element are degraded.
本発明の目的は、出力特性が向上された光起電力素子を提供することである。 An object of the present invention is to provide a photovoltaic device with improved output characteristics.
また、真性の非晶質系半導体膜とは、不純物が意図的にドープされていない非晶質系半導体膜であり、半導体原料に本来的に含まれる不純物または製造過程において自然に混入する不純物を含む非晶質系半導体膜も含む。 An intrinsic amorphous semiconductor film is an amorphous semiconductor film that is not intentionally doped with impurities, and contains impurities inherently contained in semiconductor raw materials or impurities that are naturally mixed in the manufacturing process. An amorphous semiconductor film is also included.
本発明に係る光起電力素子は、n型の単結晶シリコン基板の第1の面上に、実質的に真性の第1の非晶質系半導体膜と、n型の第2の非晶質系半導体膜と、透光性の第1の電極層と、第1の集電極とを順に備え、単結晶シリコン基板の第2の面上に、実質的に真性の第3の非晶質系半導体膜と、p型の第4の非晶質系半導体膜と、第2の電極層と、第2の集電極とを順に備え、第1の電極層側が主たる光入射面であり、且つ第1の非晶質系半導体膜は膜厚が3.5nm以上8nm以下のi型非晶質シリコン膜であり、第2の非晶質系半導体膜は膜厚が2nm以上8nm以下のn型非晶質シリコン膜であり、第3の非晶質系半導体膜は膜厚が10nm以上20nm以下のi型非晶質シリコン膜であり、第4の非晶質系半導体膜は膜厚が6nm以上80nm以下のp型非晶質シリコン膜であるものである。
The photovoltaic device according to the present invention includes a substantially intrinsic first amorphous semiconductor film and an n-type second amorphous semiconductor film on a first surface of an n-type single crystal silicon substrate . A first semiconductor layer, a translucent first electrode layer, and a first collector electrode in order, and a substantially intrinsic third amorphous system is formed on the second surface of the single crystal silicon substrate . A semiconductor film, a p-type fourth amorphous semiconductor film, a second electrode layer, and a second collector electrode are provided in this order, and the first electrode layer side is the main light incident surface, and the first The first amorphous semiconductor film is an i-type amorphous silicon film having a thickness of 3.5 nm to 8 nm, and the second amorphous semiconductor film is an n-type non-crystalline film having a thickness of 2 nm to 8 nm. The third amorphous semiconductor film is an i-type amorphous silicon film having a thickness of 10 nm to 20 nm, and the fourth amorphous semiconductor film is 6 nm or less in thickness. It is those wherein the following p-type
本発明に係る光起電力素子においては、光が入射すると単結晶シリコン基板において光キャリアが発生する。単結晶シリコン基板、単結晶シリコン基板の第1の面側の第2の非晶質系半導体膜および第2の面側の第4の非晶質系半導体膜により電界が形成され、単結晶シリコン基板において発生した光キャリアが第1の電極層および第2の電極層から外部に取り出される。また、単結晶シリコン基板の第1の面側の第1の非晶質系半導体膜および第2の面側の第3の非晶質半導体膜により単結晶シリコン基板の表面準位によるキャリアの再結合が防止される。 In the photovoltaic device according to the present invention, when light enters, photocarriers are generated in the single crystal silicon substrate . Single crystal silicon substrate, the electric field by the first second surface of amorphous-based semiconductor film and the second surface side of the fourth amorphous-based semiconductor film of a single crystal silicon substrate is formed, a single crystal silicon Optical carriers generated in the substrate are taken out from the first electrode layer and the second electrode layer. Further, re-carriers according to the first surface of the first amorphous-based semiconductor film and the second surface of the third surface level of the single-crystal silicon substrate by an amorphous semiconductor film of a single crystal silicon substrate Bonding is prevented.
ここで、透光性の第1の電極層が単結晶シリコン基板の第1の面側に形成され、第4の非晶質系半導体膜は単結晶シリコン基板の第2の面側に形成されている。この場合、第4の非晶質系半導体膜の膜厚を大きくしても、第1の電極層側から単結晶シリコン基板に入射する光の量は低減されない。したがって、第4の非晶質系半導体膜の膜厚を6nm以上にしても、単結晶シリコン基板の受光量の低減が防止される。それにより、単結晶シリコン基板における光キャリアの生成効率の低下を防止しつつ、キャリアの取り出し効率を向上させることができる。また、第2の電極層を形成する際に第4の非晶質系半導体膜の表面が劣化しても、第4の非晶質系半導体膜が十分な膜厚を有するので、その影響を低減することができる。 Here, the light-transmitting first electrode layer is formed on the first surface side of the single crystal silicon substrate , and the fourth amorphous semiconductor film is formed on the second surface side of the single crystal silicon substrate . ing. In this case, even if the thickness of the fourth amorphous semiconductor film is increased, the amount of light incident on the single crystal silicon substrate from the first electrode layer side is not reduced. Therefore, even if the thickness of the fourth amorphous semiconductor film is 6 nm or more, reduction in the amount of light received by the single crystal silicon substrate is prevented. Accordingly, it is possible to improve the carrier extraction efficiency while preventing a decrease in the generation efficiency of the optical carriers in the single crystal silicon substrate . Further, even when the surface of the fourth amorphous semiconductor film is deteriorated when the second electrode layer is formed, the fourth amorphous semiconductor film has a sufficient film thickness. Can be reduced.
また、第4の非晶質系半導体膜の膜厚が80nm以下であるので、第4の非晶質系半導体膜による光の吸収損失を低減することができる。それにより、第2の電極層側から単結晶シリコン基板に入射する光および第1の電極層側から入射した後、第2の電極層において反射することにより単結晶シリコン基板に入射する光の量が低減することを防止することができる。 In addition, since the thickness of the fourth amorphous semiconductor film is 80 nm or less, light absorption loss due to the fourth amorphous semiconductor film can be reduced. Thereby, the amount of light incident on the single crystal silicon substrate from the second electrode layer side and the amount of light incident on the single crystal silicon substrate after being incident on the second electrode layer after being incident from the first electrode layer side Can be prevented from decreasing.
これらの結果、光起電力素子の出力特性が向上する。 As a result, the output characteristics of the photovoltaic element are improved.
第4の非晶質系半導体膜の膜厚が40nm以下であることが好ましい。この場合、第4の非晶質系半導体膜による光の吸収損失を確実に低減することができる。それにより、第2の電極層側から単結晶シリコン基板に入射する光および第1の電極層側から入射した後、第2の電極層において反射することにより単結晶シリコン基板に入射する光の量が低減することを確実に防止することができる。その結果、光起電力素子の出力特性が確実に向上する。 The thickness of the fourth amorphous semiconductor film is preferably 40 nm or less. In this case, the absorption loss of light by the fourth amorphous semiconductor film can be surely reduced. Thereby, the amount of light incident on the single crystal silicon substrate from the second electrode layer side and the amount of light incident on the single crystal silicon substrate after being incident on the second electrode layer after being incident from the first electrode layer side Can be reliably prevented. As a result, the output characteristics of the photovoltaic element are reliably improved.
第1の電極層側が主たる光入射面であるので、第1の電極層側から入射した光は、第2の非晶質系半導体膜および第1の非晶質系半導体膜を通して単結晶シリコン基板に入射する。したがって、第4の非晶質系半導体の膜厚が6nm以上であっても、結晶系半導体の受光量が低減されることが確実に防止される。それにより、光起電力素子の出力特性が確実に向上する。 Since the first electrode layer side is the main light incident surface, the light incident from the first electrode layer side passes through the second amorphous semiconductor film and the first amorphous semiconductor film, and the single crystal silicon substrate Is incident on. Therefore, even if the film thickness of the fourth amorphous semiconductor is 6 nm or more, the amount of light received by the crystalline semiconductor is surely prevented. This reliably improves the output characteristics of the photovoltaic element.
第2の非晶質系半導体膜は膜厚が2nm以上8nm以下のn型非晶質シリコン膜であるので、第1の電極層を形成する際に第2の非晶質系半導体膜が劣化してもその影響を低減することができるとともに、第2の非晶質系半導体膜による光の吸収損失を低減することができる。それにより、光起電力素子の出力特性がさらに向上する。 Since the second amorphous-based semiconductor film thickness is 8nm or less of the n-type amorphous silicon film or 2 nm, the second amorphous-based semiconductor film deterioration when forming the first electrode layer However, the influence can be reduced, and the light absorption loss by the second amorphous semiconductor film can be reduced. This further improves the output characteristics of the photovoltaic element.
第2の非晶質系半導体膜の膜厚が4nm以上であることが好ましい。この場合、第1の電極層の劣化の影響を確実に防止することができる。それにより、光起電力素子の出力特性が確実に向上する。 The thickness of the second amorphous semiconductor film is preferably 4 nm or more. In this case, the influence of the deterioration of the first electrode layer can be reliably prevented. This reliably improves the output characteristics of the photovoltaic element.
第1の非晶質系半導体膜は膜厚が3.5nm以上8nm以下のi型非晶質シリコン膜であるので、光起電力素子の短絡電流の低下を防止することができ、単結晶シリコン基板の表面準位によるキャリアの再結合を確実に防止することができる。それにより、光起電力素子の出力特性がさらに向上する。 Since the first amorphous semiconductor film is an i-type amorphous silicon film having a film thickness of 3.5 nm or more and 8 nm or less, it is possible to prevent a short circuit current of the photovoltaic element from being reduced, and single crystal silicon Carrier recombination due to the surface level of the substrate can be reliably prevented. This further improves the output characteristics of the photovoltaic element.
第3の非晶質系半導体膜は膜厚が10nm以上20nm以下のi型非晶質シリコン膜であるので、単結晶シリコン基板の表面準位によるキャリアの再結合を確実に防止することができ、光起電力素子の短絡電流の低下を防止することができる。 Since the third amorphous semiconductor film is an i-type amorphous silicon film having a thickness of 10 nm to 20 nm, carrier recombination due to the surface level of the single crystal silicon substrate can be reliably prevented. Thus, it is possible to prevent a short circuit current of the photovoltaic element from being lowered.
本発明によれば、第4の非晶質系半導体膜の膜厚を大きくしても、第1の電極層側から単結晶シリコン基板に入射する光の量は低減されない。したがって、第4の非晶質系半導体膜の膜厚を6nm以上にしても、単結晶シリコン基板の受光量の低減が防止される。それにより、単結晶シリコン基板における光キャリアの生成効率の低下を防止しつつ、キャリアの取り出し効率を向上させることができる。また、第2の電極層を形成する際に第4の非晶質系半導体膜の表面が劣化しても、第4の非晶質系半導体膜が十分な膜厚を有するので、その影響を低減することができる。 According to the present invention, even if the thickness of the fourth amorphous semiconductor film is increased, the amount of light incident on the single crystal silicon substrate from the first electrode layer side is not reduced. Therefore, even if the thickness of the fourth amorphous semiconductor film is 6 nm or more, reduction in the amount of light received by the single crystal silicon substrate is prevented. Accordingly, it is possible to improve the carrier extraction efficiency while preventing a decrease in the generation efficiency of the optical carriers in the single crystal silicon substrate . Further, even when the surface of the fourth amorphous semiconductor film is deteriorated when the second electrode layer is formed, the fourth amorphous semiconductor film has a sufficient film thickness. Can be reduced.
また、第4の非晶質系半導体膜の膜厚が80nm以下であるので、第4の非晶質系半導体膜による光の吸収損失を低減することができる。それにより、第2の電極層側から単結晶シリコン基板に入射する光および第1の電極層側から入射した後、第2の電極層において反射することにより単結晶シリコン基板に入射する光の量が低減することを防止することができる。 In addition, since the thickness of the fourth amorphous semiconductor film is 80 nm or less, light absorption loss due to the fourth amorphous semiconductor film can be reduced. Thereby, the amount of light incident on the single crystal silicon substrate from the second electrode layer side and the amount of light incident on the single crystal silicon substrate after being incident on the second electrode layer after being incident from the first electrode layer side Can be prevented from decreasing.
また、結晶系半導体の第1の面側の第1の非晶質系半導体膜および第2の面側の第3の非晶質半導体膜により単結晶シリコン基板の表面準位によるキャリアの再結合が防止される。 Further, recombination of carriers due to the surface level of the single crystal silicon substrate by the first amorphous semiconductor film on the first surface side of the crystalline semiconductor and the third amorphous semiconductor film on the second surface side. Is prevented.
これらの結果、光起電力素子の出力特性が向上する。 As a result, the output characteristics of the photovoltaic element are improved.
以下、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below.
図1および図2は本発明の一実施の形態に係る光起電力素子の上面図および下面図である。 1 and 2 are a top view and a bottom view of a photovoltaic device according to an embodiment of the present invention.
図1に示すように、光起電力素子100は略正方形状を有するn型単結晶基板1を備える。n型単結晶シリコン基板11の主面(受光面)側には、後述する非晶質シリコン膜を介して表面電極12が形成されている。表面電極12上には、ストライプ状の複数のバスバー電極部13が互いに平行に形成され、バスバー電極部13と直交するようにストライプ状の複数のフィンガー電極部14が互いに平行に形成されている。バスバー電極部13およびフィンガー電極部14が集電極15を構成する。バスバー電極部13の幅は、例えば1.5mmであり、フィンガー電極部14の幅は、例えば100μmであり、フィンガー電極部14のピッチは、例えば2mmである。
As shown in FIG. 1, the
また、図2に示すように、n型単結晶シリコン基板11の裏面側には、後述する非晶質シリコン膜を介して裏面電極16が形成されている。裏面電極16上には、ストライプ状の複数のバスバー電極部17が互いに平行に形成され、バスバー電極部17と直交するようにストライプ状の複数のフィンガー電極部18が互いに平行に形成されている。バスバー電極部17およびフィンガー電極部18が集電極19を構成する。バスバー電極部17の幅は、例えば3mmであり、フィンガー電極部18の幅は、例えば200μmであり、フィンガー電極部18のピッチは、例えば1mmである。
Further, as shown in FIG. 2, a
表面電極12および裏面電極16は、例えば、ITO(インジウム錫酸化物)、SnO2 (酸化錫)、ZnO(酸化亜鉛)等からなる透明電極であり、集電極15,19は、例えば、Ag(銀)等の導電性粒子を含む導電性ペーストにより形成される。本実施の形態においては、表面電極12側を主な光入射面とする。なお、表面電極12側のみから光を入射させる場合は、裏面電極16として透明でない金属電極を用いてもよい。
The
図3は、図1の光起電力素子100のA−A線断面図である。
FIG. 3 is a cross-sectional view of the
図3に示すように、n型単結晶シリコン基板11の主面上にi型非晶質シリコン膜21(ノンドープ非晶質シリコン膜)およびn型非晶質シリコン膜22が順に形成されている。さらに、n型非晶質シリコン膜22上に表面電極12が形成され、表面電極12上に集電極15が形成されている。なお、図3においては、集電極15のバスバー電極部14(図1参照)は図示されておらず、フィンガー電極部13のみが図示されている。
As shown in FIG. 3, an i-type amorphous silicon film 21 (non-doped amorphous silicon film) and an n-type
また、n型単結晶シリコン基板11の裏面上にi型非晶質シリコン膜23およびp型非晶質シリコン膜24が形成されている。さらに、p型非晶質シリコン膜24上に裏面電極16が形成され、裏面電極16上に集電極19が形成されている。なお、図3においては、集電極19のバスバー電極部17(図2参照)は図示されておらず、フィンガー電極部18のみが図示されている。この光起電力素子100では、n型単結晶シリコン基板11が主たる発電層となる。
An i-type
ここで、本実施の形態に係る光起電力素子100においては、n型単結晶シリコン基板11において生成された電子は、n型単結晶シリコン基板11および高濃度にドープされたn型非晶質シリコン膜22の二つの領域によって収集される。この場合、p型非晶質シリコン膜24による正孔の収集効率に比べ、n型単結晶シリコン基板11およびn型非晶質シリコン膜22による電子の収集効率が高くなる。したがって、集電極19に対して集電極15の面積を小さくしても、正孔の収集効率に対する電子の収集効率が低下することを防止することができる。それにより、上記のように、バスバー電極部17およびフィンガー電極部18に比べて、バスバー電極部13およびフィンガー電極部14を細くすることができるとともに、フィンガー電極部14の本数を少なくすることが可能になる。その結果、集電極15によって遮蔽される光の量を低減することができるので、表面電極12を通してn型単結晶シリコン基板11に効率よく光を入射させることができる。したがって、表面電極12側を主たる光入射面とすることにより、n型単結晶シリコン基板11における光キャリアの生成効率を向上させることができる。
Here, in the
次に、光起電力素子100の製造方法を説明する。まず、洗浄したn型単結晶シリコン基板11を真空チャンバ内で200℃以下で加熱する。それにより、n型単結晶シリコン基板11の表面に付着した水分が除去される。
Next, a method for manufacturing the
次に、真空チャンバ内にSiH4 (シラン)ガスおよびH2 ガスを導入し、プラズマCVD(化学蒸着)法によりn型単結晶シリコン基板11の主面上にi型非晶質シリコン膜21を形成する。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびPH3 (ホスフィン)ガスを導入し、プラズマCVD法によりi型非晶質シリコン膜21上にn型非晶質シリコン膜22を形成する。
Next, SiH 4 (silane) gas and H 2 gas are introduced into the vacuum chamber, and the i-type
次に、上記のi型非晶質シリコン膜21およびn型非晶質シリコン膜22が形成されたn型単結晶シリコン基板11を真空チャンバ内で200℃以下で加熱する。それにより、n型単結晶シリコン基板11の表面に付着した水分が除去される。
Next, the n-type single
次いで、真空チャンバ内にSiH4 ガスおよびH2 ガスを導入し、プラズマCVD法によりn型単結晶シリコン基板11の裏面上にi型非晶質シリコン膜23を形成する。続いて、真空チャンバ内にSiH4 ガス、H2 ガスおよびB2 H6 (ジボラン)ガスを導入し、プラズマCVD法によりi型非晶質シリコン膜23上にp型非晶質シリコン膜24を形成する。
Next, SiH 4 gas and H 2 gas are introduced into the vacuum chamber, and an i-type
続いて、スパッタリング法により、n型非晶質シリコン膜22およびp型非晶質シリコン膜24上にITOからなる表面電極12および裏面電極16を形成する。
Subsequently, the
最後に、スクリーン印刷法により、表面電極12および裏面電極16上に銀からなる集電極15および集電極19を形成する。
Finally, the
ここで、本実施の形態に係る光起電力素子100においては、i型非晶質シリコン膜21の膜厚は、8nm以下であることが好ましい。それにより、光起電力素子100の短絡電流の低下を防止することができる。i型非晶質シリコン膜21の膜厚は、3.5nm以上であることが好ましい。それにより、n型単結晶シリコン基板11の表面準位によるキャリアの再結合を防止することができる。したがって、i型非晶質シリコン膜21の膜厚は3.5nm以上8nm以下であることが好ましい。
Here, in the
また、n型非晶質シリコン膜22の膜厚は、8nm以下であることが好ましい。それにより、n型非晶質シリコン膜22による光の吸収損失を低減することができる。n型非晶質シリコン膜22の膜厚は、2nm以上であることが好ましい。この場合、スパッタリング法により表面電極12を形成する際にn型非晶質シリコン膜22の表面が劣化しても、n型非晶質シリコン膜22が十分な膜厚を有するので、劣化の影響を低減することができる。n型非晶質シリコン膜22の膜厚は、4nm以上であることがより好ましい。それにより、n型非晶質シリコン膜22の表面の劣化の影響を確実に低減することができる。したがって、n型非晶質シリコン膜22の膜厚は、2nm以上8nm以下であることが好ましく、4nm以上8nm以下であることがより好ましい。
The film thickness of the n-type
また、i型非晶質シリコン膜23の膜厚は、10nm以上であることが好ましい。それにより、n型単結晶シリコン基板11の表面準位によるキャリアの再結合を防止することができる。i型非晶質シリコン膜23の膜厚は、20nm以下であることが好ましい。それにより、光起電力素子100の短絡電流の低下を防止することができる。したがって、i型非晶質シリコン膜23の膜厚は10nm以上20nm以下であることが好ましい。
The i-type
また、p型非晶質シリコン膜24の膜厚は、6nm以上であることが好ましい。ここで、本実施の形態に係る光起電力素子100においては、表面電極12側が主な光入射面となっている。この場合、p型非晶質シリコン膜24の膜厚を大きくしても、表面電極12側からn型単結晶シリコン基板11に入射する光の量は低減されない。したがって、p型非晶質シリコン膜24の膜厚を6nm以上にした場合においても、n型単結晶シリコン基板11の受光量の低減が防止される。それにより、n型単結晶シリコン基板11における光キャリアの生成効率の低下を防止しつつ、キャリアの取り出し効率を向上させることができる。また、スパッタリングにより裏面電極16を形成する際にp型非晶質シリコン膜24の表面が劣化しても、p型非晶質シリコン膜24が十分な膜厚を有するので、その影響を低減することができる。
The film thickness of the p-type
p型非晶質シリコン膜24の膜厚は、15nm以上であることがより好ましい。この場合、p型非晶質シリコン膜24の表面の劣化の影響を確実に低減することができる。
The film thickness of the p-type
また、p型非晶質シリコン膜24の膜厚は、80nm以下であることが好ましい。この場合、p型非晶質シリコン膜24による光の吸収損失を低減することができる。それにより、裏面電極16側からn型単結晶シリコン基板11に入射する光および表面電極12側から入射した後、裏面電極16において反射することによりn型単結晶シリコン基板11に入射する光の量が低減することを防止することができる。
The film thickness of the p-type
p型非晶質シリコン膜24の膜厚は、40nm以下であることがより好ましい。この場合、p型非晶質シリコン膜24による光の吸収損失を確実に低減することができる。それにより、裏面電極16側からn型単結晶シリコン基板11に入射する光および表面電極12側から入射した後、裏面電極16において反射することによりn型単結晶シリコン基板11に入射する光の量が低減することを確実に防止することができる。したがって、p型非晶質シリコン膜24の膜厚は、6nm以上80nm以下であることが好ましく、15nm以上40nm以下であることがより好ましい。
The film thickness of the p-type
これらの結果、光起電力素子100の出力特性を向上させることができる。
As a result, the output characteristics of the
(他の実施の形態)
上記実施の形態においては、i型非晶質シリコン膜21、n型非晶質シリコン膜22およびp型非晶質シリコン膜24が微結晶シリコンを含んでもよい。
(Other embodiments)
In the above embodiment , the i-type
(請求項の各構成要素と実施の形態の各部との対応)
上記実施の形態においては、i型非晶質シリコン膜21が第1の非晶質系半導体膜に相当し、n型非晶質シリコン膜22が第2の非晶質系半導体膜に相当し、表面電極12が第1の電極層に相当し、i型非晶質シリコン膜23が第3の非晶質系半導体膜に相当し、p型非晶質シリコン膜24が第4の非晶質系半導体膜に相当し、裏面電極16が第2の電極層に相当する。
(Correspondence between each component of claim and each part of embodiment)
In the above embodiment, the i- type
以下、実施例および比較例の光起電力素子を作製し、作製した光起電力素子の出力特性を測定した。 Hereinafter, the photovoltaic elements of Examples and Comparative Examples were produced, and the output characteristics of the produced photovoltaic elements were measured.
(実施例)
実施例においては、上記実施の形態の方法で図3の光起電力素子100を作製した。なお、実施例においては表面電極12側を光入射面としている。実施例の光起電力素子の作製条件を表1に示す。
(Example)
In the example, the
(比較例)
比較例の光起電力素子が実施例の光起電力素子100と異なるのは、裏面電極16側を光入射面としている点である。
(Comparative example)
The photovoltaic element of the comparative example differs from the
(評価)
各非晶質シリコン膜の膜厚が異なる実施例および比較例の光起電力素子を種々作製し、各光起電力素子の最大出力Pmaxを比較した。
(Evaluation)
Various photovoltaic elements of Examples and Comparative Examples having different film thicknesses of the amorphous silicon films were produced, and the maximum outputs Pmax of the photovoltaic elements were compared.
(1)p型非晶質シリコン膜の膜厚と最大出力Pmaxの関係
p型非晶質シリコン膜24の膜厚が異なる実施例および比較例の光起電力素子を種々作製し、それらの最大出力Pmaxを測定した。図4に測定結果を示す。図4において、横軸はp型非晶質シリコン膜24の膜厚を示し、縦軸は、最大出力Pmaxを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Pmaxの値は、比較例の光起電力素子の最大出力Pmaxの最大値を1として規格化した値である。また、実施例においては、i型非晶質シリコン膜21の膜厚は5nmであり、n型非晶質シリコン膜22の膜厚は5nmであり、i型非晶質シリコン膜23の膜厚は15nmであり、比較例においては、i型非晶質シリコン膜21の膜厚は15nmであり、n型非晶質シリコン膜22の膜厚は14nmであり、i型非晶質シリコン膜23の膜厚は8nmである。
(1) Relationship between the thickness of the p-type amorphous silicon film and the maximum output Pmax Various photovoltaic devices of Examples and Comparative Examples having different thicknesses of the p-type
図4に示すように、実施例の光起電力素子においては、p型非晶質シリコン膜24の膜厚が6〜80nmである場合に、最大出力Pmaxの値が比較例の最大出力Pmaxの最大値を超えている。
As shown in FIG. 4, in the photovoltaic device of the example, when the thickness of the p-type
ここで、比較例の光起電力素子においては、p型非晶質シリコン膜24は受光面側に形成されている。この場合、p型非晶質シリコン膜24の膜厚を大きくすると、p型非晶質シリコン膜による光の吸収損失が大きくなり、n型単結晶シリコン基板11に入射する光の量が低減する。それにより、n型単結晶シリコン基板11における光キャリアの生成効率が低下する。
Here, in the photovoltaic element of the comparative example, the p-type
また、p型非晶質シリコン膜24の膜厚を小さくすると、裏面電極16の形成時に劣化したp型非晶質シリコン膜24の表面部の影響を低減できないとともに、光の取り出し効率が低下する。
If the thickness of the p-type
一方、実施例の光起電力素子においては、p型非晶質シリコン膜24は単結晶シリコン基板11の裏面側に形成されている。つまり、受光面とは反対側にp型非晶質シリコン膜24が形成されている。この場合、p型非晶質シリコン膜24の膜厚を6nm以上に大きくしても、受光面側からn型単結晶シリコン基板11に入射する光の量は低減されない。そのため、n型単結晶シリコン基板11の受光量の低減を防止しつつ、p型非晶質シリコン膜24の膜厚を大きくすることができる。したがって、p型非晶質シリコン膜24の膜厚を大きくすることにより、n型単結晶シリコン基板11における光キャリアの生成効率の低減を防止しつつ、キャリアの取り出し効率を向上させることができる。
On the other hand, in the photovoltaic element of the example, the p-type
また、p型非晶質シリコン膜24の膜厚を大きくすることにより、裏面電極16の形成時にp型非晶質シリコン膜の表面が劣化しても、その影響を低減することができる。
Further, by increasing the film thickness of the p-type
また、p型非晶質シリコン膜24の膜厚が80nm以下である場合には、非晶質シリコン膜24による光の吸収損失を低減することができる。それにより、n型単結晶シリコン基板11を通過した後、裏面電極16において反射することによりn型単結晶シリコン基板11に再度入射する光の量が低減することを防止することができる。
Further, when the thickness of the p-type
これらの結果、実施例の最大出力Pmaxが向上したと考えられる。 As a result, it is considered that the maximum output Pmax of the example was improved.
また、比較例の最大出力Pmaxの値は、p型非晶質シリコン膜24の膜厚の変化に依存して急峻に変化しているが、実施例の最大出力Pmaxの値は、p型非晶質シリコン膜24の膜厚が6nm以上の範囲では緩やかに変化している。つまり、実施例の光起電力素子においては、p型非晶質シリコン膜24の膜厚の広い範囲で、高い最大出力Pmaxを得ることができる。したがって、膜厚の制御に要求される制度が緩和される。
In addition, the value of the maximum output Pmax in the comparative example changes sharply depending on the change in the film thickness of the p-type
(2)n型非晶質シリコン膜の膜厚と最大出力Pmaxの関係
n型非晶質シリコン膜22の膜厚が異なる実施例および比較例の光起電力素子を種々作製し、それらの最大出力Pmaxを測定した。図5に測定結果を示す。図5において、横軸はn型非晶質シリコン膜22の膜厚を示し、縦軸は、最大出力Pmaxを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Pmaxの値は、比較例の光起電力素子の最大出力Pmaxの最大値を1として規格化した値である。また、実施例においてはi型非晶質シリコン膜21の膜厚は5nm、i型非晶質シリコン膜23の膜厚は15nm、p型非晶質シリコン膜24の膜厚は20nmであり、比較例においてはi型非晶質シリコン膜21の膜厚は15nm、i型非晶質シリコン膜23の膜厚は8nm、p型非晶質シリコン膜24の膜厚は5nmである。
(2) Relationship between the film thickness of the n-type amorphous silicon film and the maximum output Pmax Various photovoltaic devices of Examples and Comparative Examples having different film thicknesses of the n-type
図5に示すように、実施例の光起電力素子においては、n型非晶質シリコン膜22の膜厚が4〜8nmである場合に、最大出力Pmaxの値が比較例の最大出力Pmaxの最大値を超えている。つまり、実施例の光起電力素子においては、n型非晶質シリコン膜22の膜厚を4〜8nmの範囲で制御することにより、高い最大出力Pmaxを得ることができる。
As shown in FIG. 5, in the photovoltaic device of the example, when the film thickness of the n-type
ここで、実施例の光起電力素子においては、n型非晶質シリコン膜22は受光面側に形成される。この場合、n型非晶質シリコン膜22の膜厚を4nm以上8nm以下にすることにより、表面電極12の形成時に劣化したn型非晶質シリコン膜22の表面部の影響を低減するとともに、n型非晶質シリコン膜22による光の吸収損失を十分に低減することができると考えられる。したがって、実施例の最大出力Pmaxが向上したと考えられる。
Here, in the photovoltaic element of the embodiment, the n-type
(3)光入射面側のi型非晶質シリコン膜の膜厚と最大出力Pmaxの関係
i型非晶質シリコン膜21の膜厚が異なる実施例の光起電力素子およびi型非晶質シリコン膜23の膜厚が異なる比較例の光起電力素子を種々作製し、それらの最大出力Pmaxを測定した。図6に測定結果を示す。図6において、横軸は実施例のi型非晶質シリコン膜21または比較例のi型非晶質シリコン膜23の膜厚すなわち光入射面側のi型非晶質シリコン膜の膜厚を示し、縦軸は、最大出力Pmaxを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Pmaxの値は、比較例の光起電力素子の最大出力Pmaxの最大値を1として規格化した値である。また、実施例においては、n型非晶質シリコン膜22の膜厚は5nmであり、i型非晶質シリコン膜23の膜厚は15nmであり、p型非晶質シリコン膜24の膜厚は20nmである。また、比較例においては、i型非晶質シリコン膜21の膜厚は15nmであり、n型非晶質シリコン膜22の膜厚は14nmであり、p型非晶質シリコン膜24の膜厚は15nmである。
(3) Relationship between the film thickness of the i-type amorphous silicon film on the light incident surface side and the maximum output Pmax Photovoltaic element and i-type amorphous film of the embodiments in which the film thickness of the i-type
図6に示すように、実施例の光起電力素子においては、i型非晶質シリコン膜21の膜厚が約3.5〜8nmである場合に、最大出力Pmaxの値が比較例の最大出力Pmaxの最大値を超えている。つまり、実施例の光起電力素子においては、i型非晶質シリコン膜21の膜厚を3.5〜8nmの範囲で制御することにより、高い最大出力Pmaxを得ることができる。
As shown in FIG. 6, in the photovoltaic device of the example, when the film thickness of the i-type
(4)裏面側のi型非晶質シリコン膜の膜厚と最大出力Pmaxの関係
i型非晶質シリコン膜23の膜厚が異なる実施例およびi型非晶質シリコン膜21の膜厚が異なる比較例の光起電力素子を種々作製し、それらの最大出力Pmaxを測定した。図7に測定結果を示す。図7において、横軸は実施例のi型非晶質シリコン膜23または比較例のi型非晶質シリコン膜21の膜厚すなわち裏面側のi型非晶質シリコン膜の膜厚を示し、縦軸は、最大出力Pmaxを示し、一点鎖線は実施例の測定結果を示し、実線は比較例の測定結果を示す。なお、最大出力Pmaxの値は、比較例の光起電力素子の最大出力Pmaxの最大値を1として規格化した値である。また、実施例においては、i型非晶質シリコン膜21の膜厚は5nmであり、n型非晶質シリコン膜22の膜厚は5nmであり、p型非晶質シリコン膜24の膜厚は20nmである。また、比較例においては、n型非晶質シリコン膜22の膜厚は14nmであり、i型非晶質シリコン膜23の膜厚は8nmであり、p型非晶質シリコン膜24の膜厚は5nmである。
(4) Relationship between the film thickness of the i-type amorphous silicon film on the back side and the maximum output Pmax Examples in which the film thickness of the i-type
図7に示すように、実施例の光起電力素子においては、i型非晶質シリコン膜23の膜厚が約10〜20nmである場合に、最大出力Pmaxの値が比較例の最大出力Pmaxの最大値を超えている。つまり、実施例の光起電力素子においては、i型非晶質シリコン膜23の膜厚を10〜20nmの範囲で制御することにより、高い最大出力Pmaxを得ることができる。
As shown in FIG. 7, in the photovoltaic element of the example, when the film thickness of the i-type
本発明に係る光起電力素子は、種々の電源等に利用することができる。 The photovoltaic element according to the present invention can be used for various power sources and the like.
11 n型単結晶シリコン基板
12 表面電極
13,17 バスバー電極部
14,18 フィンガー電極部
15,19 集電極
16 裏面電極
21,23 i型非晶質シリコン膜
22 n型非晶質シリコン膜
24 p型非晶質シリコン膜
100 光起電力素子
11 n-type single
Claims (3)
実質的に真性の第1の非晶質系半導体膜と、
n型の第2の非晶質系半導体膜と、
透光性の第1の電極層と、
第1の集電極とを順に備え、
前記単結晶シリコン基板の第2の面上に、
実質的に真性の第3の非晶質系半導体膜と、
p型の第4の非晶質系半導体膜と、
透光性の第2の電極層と、
第2の集電極とを順に備え、
前記第1の集電極は前記第2の集電極より面積が小さく、且つ
前記第1の非晶質系半導体膜は膜厚が3.5nm以上8nm以下のi型非晶質シリコン膜であり、
前記第2の非晶質系半導体膜は膜厚が2nm以上8nm以下のn型非晶質シリコン膜であり、
前記第3の非晶質系半導体膜は膜厚が10nm以上20nm以下のi型非晶質シリコン膜であり、
前記第4の非晶質系半導体膜は膜厚が6nm以上80nm以下のp型非晶質シリコン膜であることを特徴とする光起電力素子。 On the first surface of the n-type single crystal silicon substrate,
A substantially intrinsic first amorphous semiconductor film;
an n-type second amorphous semiconductor film;
A translucent first electrode layer;
A first collector electrode in order,
On the second surface of the single crystal silicon substrate,
A substantially intrinsic third amorphous semiconductor film;
a p-type fourth amorphous semiconductor film;
A translucent second electrode layer;
A second collector electrode in order,
The first collector electrode is smaller in area than the second collector electrode , and the first amorphous semiconductor film is an i-type amorphous silicon film having a thickness of 3.5 nm to 8 nm;
The second amorphous semiconductor film is an n-type amorphous silicon film having a thickness of 2 nm to 8 nm,
The third amorphous semiconductor film is an i-type amorphous silicon film having a thickness of 10 nm to 20 nm,
The photovoltaic element according to claim 4, wherein the fourth amorphous semiconductor film is a p-type amorphous silicon film having a thickness of 6 nm to 80 nm.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052741A JP4744161B2 (en) | 2005-02-28 | 2005-02-28 | Photovoltaic element |
US11/361,367 US7781669B2 (en) | 2005-02-25 | 2006-02-24 | Photovoltaic cell |
HUE11194664A HUE046791T2 (en) | 2005-02-25 | 2006-02-24 | Photovoltaic cell |
ES06250987T ES2385720T3 (en) | 2005-02-25 | 2006-02-24 | Photovoltaic cell |
EP06250987A EP1696492B1 (en) | 2005-02-25 | 2006-02-24 | Photovoltaic cell |
AT06250987T ATE553501T1 (en) | 2005-02-25 | 2006-02-24 | PHOTOVOLTAIC CELL |
EP11194664.6A EP2439780B1 (en) | 2005-02-25 | 2006-02-24 | Photovoltaic cell |
US13/592,613 USRE45872E1 (en) | 2005-02-25 | 2012-08-23 | Photovoltaic cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005052741A JP4744161B2 (en) | 2005-02-28 | 2005-02-28 | Photovoltaic element |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009205926A Division JP5031007B2 (en) | 2009-09-07 | 2009-09-07 | Photovoltaic element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237452A JP2006237452A (en) | 2006-09-07 |
JP4744161B2 true JP4744161B2 (en) | 2011-08-10 |
Family
ID=37044741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005052741A Active JP4744161B2 (en) | 2005-02-25 | 2005-02-28 | Photovoltaic element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4744161B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005019225B4 (en) * | 2005-04-20 | 2009-12-31 | Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh | Heterocontact solar cell with inverted layer structure geometry |
JP2008294080A (en) * | 2007-05-22 | 2008-12-04 | Sanyo Electric Co Ltd | Solar cell and manufacturing method of same |
CN104952943B (en) * | 2009-04-21 | 2017-07-18 | 泰特拉桑有限公司 | High efficiency solar cell structure and manufacture method |
WO2012014806A1 (en) * | 2010-07-30 | 2012-02-02 | 三洋電機株式会社 | Process for producing solar cell |
JP5995204B2 (en) * | 2011-01-31 | 2016-09-21 | パナソニックIpマネジメント株式会社 | Photoelectric conversion element |
JPWO2012132834A1 (en) * | 2011-03-28 | 2014-07-28 | 三洋電機株式会社 | Solar cell and method for manufacturing solar cell |
JPWO2013069324A1 (en) * | 2011-11-10 | 2015-04-02 | 三菱電機株式会社 | SOLAR CELL, ITS MANUFACTURING METHOD, SOLAR CELL MODULE |
WO2013161668A1 (en) * | 2012-04-27 | 2013-10-31 | 三菱電機株式会社 | Solar cell and method for manufacturing same |
JPWO2014132516A1 (en) * | 2013-02-26 | 2017-02-02 | パナソニックIpマネジメント株式会社 | SOLAR CELL, SOLAR CELL MODULE, AND SOLAR CELL MANUFACTURING METHOD |
AU2014239465B2 (en) * | 2013-03-19 | 2017-12-07 | Choshu Industry Co., Ltd. | Photovoltaic element and manufacturing method therefor |
CN107004732B (en) * | 2014-11-28 | 2020-10-20 | 松下知识产权经营株式会社 | Solar cell and solar cell module |
CN107454984B (en) * | 2015-03-31 | 2019-04-19 | 松下知识产权经营株式会社 | Solar cell module |
EP3496162B9 (en) | 2016-08-04 | 2021-10-20 | Panasonic Intellectual Property Management Co., Ltd. | Solar cell and method for producing solar cell |
-
2005
- 2005-02-28 JP JP2005052741A patent/JP4744161B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006237452A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4744161B2 (en) | Photovoltaic element | |
JP4502845B2 (en) | Photovoltaic element | |
JP5031007B2 (en) | Photovoltaic element | |
US7781669B2 (en) | Photovoltaic cell | |
JP3998619B2 (en) | Photovoltaic element and manufacturing method thereof | |
KR101444980B1 (en) | Solar cell and method for manufacturing the same | |
US9214576B2 (en) | Transparent conducting oxide for photovoltaic devices | |
KR100993513B1 (en) | Solar Cell | |
EP2293341A2 (en) | Solar cell | |
US10522705B2 (en) | Solar cell and solar cell module | |
US20140238476A1 (en) | Photoelectric conversion device and manufacturing method thereof, and photoelectric conversion module | |
EP2467882B1 (en) | Solar cell | |
JP2011035092A (en) | Back-junction type solar cell and solar cell module using the same | |
US10985289B2 (en) | Solar cell and solar cell module | |
JP2005101427A (en) | Photoelectromotive force element and its manufacturing method | |
KR20150013306A (en) | Hetero-contact solar cell and method for the production thereof | |
JP4169671B2 (en) | Photovoltaic element manufacturing method | |
US20110253213A1 (en) | Thin film solar cell | |
KR101632451B1 (en) | Thin flim solar cell | |
US20110094586A1 (en) | Solar cell and method for manufacturing the same | |
JP2014072416A (en) | Solar cell and manufacturing method therefor, solar cell module | |
US8642881B2 (en) | Thin film solar cell and method of manufacturing the same | |
JP4070648B2 (en) | Photovoltaic element | |
JP2015073057A (en) | Photovoltaic element | |
KR101821392B1 (en) | Thin film Solar cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100205 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4744161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |