KR20140099198A - Liquid crystal display and the method of driving the same - Google Patents

Liquid crystal display and the method of driving the same Download PDF

Info

Publication number
KR20140099198A
KR20140099198A KR1020140010345A KR20140010345A KR20140099198A KR 20140099198 A KR20140099198 A KR 20140099198A KR 1020140010345 A KR1020140010345 A KR 1020140010345A KR 20140010345 A KR20140010345 A KR 20140010345A KR 20140099198 A KR20140099198 A KR 20140099198A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
signal
pixel
voltage
Prior art date
Application number
KR1020140010345A
Other languages
Korean (ko)
Other versions
KR101508089B1 (en
Inventor
이승우
김종빈
이승혁
정용식
Original Assignee
경희대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경희대학교 산학협력단 filed Critical 경희대학교 산학협력단
Publication of KR20140099198A publication Critical patent/KR20140099198A/en
Application granted granted Critical
Publication of KR101508089B1 publication Critical patent/KR101508089B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a liquid crystal display which comprises: a plurality of pixels having at least one pair of a memory-type thin film transistor having a ferroelectric material in an insulating section of a gate and a general-type thin film transistor in which drains are connected to the gate of the memory-type thin film transistor; and a driving circuit which supplies data signals to a source of the general-type thin film transistor, scan signals to a gate of the general-type thin film transistor, and pixel signals to a source of the memory-type thin film transistor.

Description

액정표시장치 및 그 구동방법{Liquid crystal display and the method of driving the same}[0001] The present invention relates to a liquid crystal display device and a method of driving the same,

본 발명은 액정표시장치 및 구동 방법에 관한 것으로, 더욱 상세하게는 메모리형 박막트랜지스터(Thin-Film Transistor; TFT), 즉, 게이트의 절연부에 강유전성 물질(ferroelectric)을 구비한 박막트랜지스터(TFT)의 이력현상(hysteresis)을 이용하여, 재충전(refresh) 없어도 오랜 시간 동안 화소의 정보를 유지할 수 있는 저전력 액정표시장치 및 그 구동방법에 관한 것이다.The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly, to a thin film transistor (TFT) having a memory type thin film transistor (TFT), that is, a ferroelectric material, And more particularly, to a low power liquid crystal display device and a driving method thereof that can maintain pixel information for a long time even without refreshing using hysteresis of a liquid crystal display device.

TV 및 컴퓨터 모니터용을 비롯한 각종 전자제품의 디스플레이로 사용되는 액정표시장치는 박막 트랜지스터(TFT)가 각 화소에 대한 스위칭 소자의 역할을 수행하는 액티브 매트릭스형 방식에 따라 주로 구동된다. 이러한 액티브 매트릭스형 액정표시장치의 각 화소는 ① 게이트 전극이 주사선에 접속되고, 소스 전극과 드레인 전극 중의 하나가 신호선에 접속되며, 소스 전극과 드레인 전극 중의 다른 하나가 화소 전극에 접속되는 박막트랜지스터, ② 화소 전극 및 커패시터 전극 간에 형성된 커패시터, ③ 화소 전극과 대향 전극 간에 삽입된 액정을 포함하여 구성된다. 상기와 같이 구성되는 액티브 매트릭스형 액정표시장치는 개개의 화소 전극들을 독립적으로 구동해야 하고, 동일 영상에 대해서도 프레임마다 신호를 재충전해야 하기 때문에 구동 전력이 많이 소모되는 문제점이 있다.A liquid crystal display device used as a display of various electronic products including a TV and a computer monitor is driven mainly in accordance with an active matrix type in which a thin film transistor (TFT) functions as a switching element for each pixel. Each pixel of such an active matrix type liquid crystal display device includes a thin film transistor in which a gate electrode is connected to a scanning line, one of a source electrode and a drain electrode is connected to a signal line, and the other of the source electrode and the drain electrode is connected to the pixel electrode, A capacitor formed between the pixel electrode and the capacitor electrode, and (3) a liquid crystal interposed between the pixel electrode and the counter electrode. In the active matrix liquid crystal display device configured as described above, individual pixel electrodes must be driven independently, and the same image is also required to be recharged for each frame, so that a large amount of driving power is consumed.

따라서, 본 발명은 상술한 문제점들을 해결하기 위하여, 메모리형 박막트랜지스터(Thin-Film Transistor; TFT), 즉, 게이트의 절연부에 강유전성 물질(ferroelectric)을 구비한 박막트랜지스터(TFT)의 이력현상(hysteresis)을 이용하여, 재충전(refresh) 없어도 오랜 시간 동안 화소의 정보를 유지할 수 있는 저전력 액정표시장치 및 그 구동방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art by providing a memory type thin film transistor (TFT) a liquid crystal display device and a method of driving the same which can maintain information of a pixel for a long time even without refreshing using a hysteresis technique.

상기한 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제1실시예는 (1) 게이트의 절연부에 강유전성 물질을 구비한 메모리형 박막트랜지스터와 상기 메모리형 박막트랜지스터의 게이트에 드레인이 연결된 일반형 박막트랜지스터를 적어도 1쌍으로 구비한 복수의 화소, (2) 상기 일반형 박막트랜지스터의 소스에 데이터신호를, 상기 일반형 박막트랜지스터의 게이트에 스캔신호를, 상기 메모리형 박막트랜지스터의 소스에 화소신호를 각각 공급하는 구동회로를 포함한다.In order to achieve the above object, a first embodiment of a liquid crystal display device according to the present invention includes: (1) a memory-type thin film transistor having a ferroelectric material in an insulation portion of a gate and a drain connected to a gate of the memory- A plurality of pixels provided with at least one pair of general thin film transistors, (2) a data signal to the source of the general thin film transistor, a scan signal to the gate of the general thin film transistor, and a pixel signal to the source of the memory thin film transistor Respectively.

이때, 각 화소는 상기 일반형 박막트랜지스터로서 제1 및 제2박막트랜지스터, 상기 메모리형 박막트랜지스터로서 제3 및 제4박막트랜지스터를 포함하되, 상기 제1박막트랜지스터의 드레인은 상기 제3박막트랜지스터의 게이트에, 상기 제2박막트랜지스터의 드레인은 제4 박막트랜지스터의 게이트에 각각 연결되고, 상기 제3 및 제4박막트랜지스터의 드레인은 화소 전극에 연결되며, (2) 상기 구동회로는 각 화소에 제1스캔신호를 공급하는 제1스캔라인, 제2스캔신호를 공급하는 제2스캔라인, 데이터신호를 공급하는 데이터라인, 제1화소신호를 공급하는 제1화소라인, 제2화소신호를 공급하는 제2화소라인을 포함하되, 상기 제1스캔라인은 각 화소의 제1박막트랜지스터의 게이트에, 제2스캔라인은 각 화소의 제2박막트랜지스터의 게이트에 각각 연결되고, 상기 데이터라인은 상기 제1 및 제2박막트랜지스터의 소스에 연결되며, 상기 제1화소라인은 상기 제3박막트랜지스터의 소스에, 상기 제2화소라인은 상기 제4박막트랜지스터의 소스에 각각 연결되는 것을 특징으로 한다.In this case, each pixel includes first and second thin film transistors as the general thin film transistor, and third and fourth thin film transistors as the memory thin film transistor, wherein the drain of the first thin film transistor is connected to the gate of the third thin film transistor The drain of the second thin film transistor is connected to the gate of the fourth thin film transistor, the drain of the third thin film transistor and the drain of the fourth thin film transistor are connected to the pixel electrode, and (2) A first scan line for supplying a scan signal, a second scan line for supplying a second scan signal, a data line for supplying a data signal, a first pixel line for supplying a first pixel signal, Wherein the first scan line is connected to the gate of the first thin film transistor of each pixel and the second scan line is connected to the gate of the second thin film transistor of each pixel, The data line is connected to the sources of the first and second thin film transistors, the first pixel line is connected to the source of the third thin film transistor, and the second pixel line is connected to the source of the fourth thin film transistor .

또한, 상기 제1박막트랜지스터의 드레인과 커패시터 전극 사이에 연결된 제1커패시터, 상기 제2박막트랜지스터의 드레인과 커패시터 전극 사이에 연결된 제2커패시터를 더 포함할 수 있다.In addition, a first capacitor connected between the drain of the first thin film transistor and the capacitor electrode, and a second capacitor connected between the drain of the second thin film transistor and the capacitor electrode may be further included.

또한, 상기 제1커패시터는 상기 제1박막트랜지스터의 드레인과 화소 전극 사이에 연결되고, 상기 제2커패시터는 상기 제2박막트랜지스터의 드레인과 화소 전극 사이에 연결될 수 있다.The first capacitor may be connected between the drain of the first thin film transistor and the pixel electrode, and the second capacitor may be connected between the drain of the second thin film transistor and the pixel electrode.

한편, 상기 각 화소는 상기 일반형 박막트랜지스터로서 제1박막트랜지스터, 상기 메모리형 박막트랜지스터로서 제2박막트랜지스터 및 상기 제2박막트랜지스터의 드레인에 일측이 연결된 저항(R)을 포함하되, 상기 제1박막트랜지스터의 드레인과 상기 제2박막트랜지스터의 게이트는 연결되고, 상기 제2박막트랜지스터의 드레인은 화소 전극에 연결되며, 상기 저항(R)의 크기는 상기 제2박막트랜지스터가 켜졌을 때의 저항(RT2 , on)보다 크고 상기 제2박막트랜지스터가 꺼졌을 때의 저항(RT2 , off)보다 작으며, (2) 상기 구동회로는 각 화소에 스캔신호를 공급하는 스캔라인, 데이터신호를 공급하는 데이터라인, 제1화소신호를 공급하는 제1화소라인, 제2화소신호를 공급하는 제2화소라인을 포함하되, 상기 스캔라인은 상기 제1박막트랜지스터의 게이트에 연결되고, 상기 데이터라인은 상기 제1박막트랜지스터의 소스에 연결되며, 상기 제1화소라인은 상기 제2박막트랜지스터의 소스에 연결되고, 상기 제2 화소라인은 상기 저항(R)의 타측에 연결된다.Each of the pixels includes a first thin film transistor as the general thin film transistor, a second thin film transistor as the memory thin film transistor, and a resistor R connected to one side of the drain of the second thin film transistor, The drain of the transistor and the gate of the second thin film transistor are connected, the drain of the second thin film transistor is connected to the pixel electrode, and the size of the resistor R is equal to the resistance (R T2 , on and the resistance R T2 , off when the second thin film transistor is turned off , and (2) the driving circuit supplies a scan signal to the pixels, A first pixel line for supplying a first pixel signal, and a second pixel line for supplying a second pixel signal, wherein the scan line is connected to the gate of the first thin film transistor The data line is connected to the source of the first thin film transistor, the first pixel line is connected to the source of the second thin film transistor, and the second pixel line is connected to the other side of the resistor R .

또한, 상기 제1박막트랜지스터의 드레인과 커패시터 전극 사이에 연결된 커패시터를 더 포함할 수 있다.The organic light emitting display further includes a capacitor connected between the drain of the first thin film transistor and the capacitor electrode.

또한, 상기 커패시터는 상기 제1박막트랜지스터의 드레인과 화소 전극 사이에 연결될 수 있다.In addition, the capacitor may be connected between the drain of the first thin film transistor and the pixel electrode.

특히, 상기 제1실시예와 제2실시예에서 상기 제1화소라인 및 제2화소라인 중 어느 하나는 화이트신호를 공급하고, 다른 하나는 블랙신호를 공급한다.Particularly, in the first and second embodiments, either the first pixel line or the second pixel line supplies a white signal and the other supplies a black signal.

또한, 상기 R, RT2,on 및 RT2,off 사이에는 100×RT2,on < R < 100×RT2,off의 관계식을 만족한다.On the other hand, a relation of 100 x R T2, on <R <100 x R T2, off is satisfied between R, R T2, on and R T2, off .

한편, 게이트의 절연부에 강유전성 물질을 구비한 메모리형 박막트랜지스터와 상기 메모리형 박막트랜지스터의 게이트에 드레인이 연결된 일반형 박막트랜지스터를 1쌍으로 구비한 복수의 화소와 구동회로를 포함하되, 상기 구동회로는 상기 일반형 박막트랜지스터의 소스에 데이터신호를, 상기 일반형 박막트랜지스터의 게이트에 스캔신호를, 상기 메모리형 박막트랜지스터의 소스에 화소신호를 각각 공급하는 액티브 매트릭스형 액정 표시 장치의 구동방법으로서, (1) 데이터신호와 스캔신호를 공급하여 각 화소의 메모리형 박막트랜지스터에 이력현상을 유도하는 프로그래밍 단계, (2) 화소신호와 스캔신호를 공급하여 각 화소에 화소정보를 표시하는 디스플레이 단계를 포함한다.A plurality of pixels and a driving circuit including a memory type thin film transistor having a ferroelectric material in an insulating portion of a gate and a general thin film transistor having a drain connected to a gate of the memory type thin film transistor, Type liquid crystal display device that supplies a data signal to the source of the general thin film transistor, a scan signal to the gate of the general thin film transistor, and a pixel signal to the source of the memory thin film transistor, A programming step of supplying a data signal and a scan signal to induce hysteresis in a memory-type thin film transistor of each pixel, and (2) a display step of supplying pixel signals and a scan signal to display pixel information in each pixel.

구체적으로 상기 프로그래밍 단계는 상기 디스플레이 단계에서 표시될 화소정보에 따라 상기 메모리형 박막트랜지스터의 문턱전압을 음 또는 양의 방향으로 이동시킨다.Specifically, the programming step moves the threshold voltage of the memory-type thin film transistor in the negative or positive direction according to the pixel information to be displayed in the display step.

또한, 각 화소는 상기 메모리형 박막트랜지스터와 일반형 박막트랜지스터를 2쌍 구비하고, 이에 따라 상기 프로그래밍 단계는 (1) 어느 한 메모리형 박막트랜지스터의 문턱전압을 음의 방향으로 이동시키는 제1단계, (2) 다른 메모리형 박막트랜지스터의 문턱전압을 양의 방향으로 이동시키는 제2단계를 더 포함한다.Each pixel includes two pairs of the memory thin film transistor and the general thin film transistor. Accordingly, the programming step includes (1) a first step of moving a threshold voltage of a memory thin film transistor in a negative direction, 2) a second step of shifting the threshold voltage of the other memory-type thin film transistor in the positive direction.

또한, 상기 액정표시장치는 상기 제1실시예 따라 구성되고, 이에 따라 상기 프로그래밍 단계는, (1) 상기 제1단계에서 상기 제1스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제1박막트랜지스터를 온(on)시키고, 상기 제2단계에서 상기 제2스캔신호로 하이 (high) 레벨의 전압을 공급하여 상기 제2박막트랜지스터를 온(on)시키며, 상기 제1스캔신호 및 제2스캔신호와 동시에 데이터신호로 양의 전압 V+와 음의 전압 V-(단, V+와 V-의 절대크기는 동일)를 각각 공급하되, (2) 상기 제1단계에서 데이터신호로 상기 전압 V+를 공급하여 상기 제3박막트랜지스터의 문턱전압을 음으로 이동시키면 상기 제2단계에서 데이터신호로 상기 전압 V-를 공급하여 상기 제4박막트랜지스터의 문턱전압을 양으로 이동시키고, 상기 제1단계에서 데이터신호로 상기 전압 V-를 공급하여 상기 제3박막트랜지스터의 문턱전압을 양으로 이동시키면 상기 제2단계에서 데이터신호로 상기 전압 V+를 공급하여 상기 제4박막트랜지스터의 문턱전압을 음으로 이동시키는 단계를 더 포함한다.In addition, the liquid crystal display device may be configured according to the first embodiment, and the programming step may include: (1) supplying a high level voltage to the first scan signal in the first step, The first thin film transistor is turned on and the second thin film transistor is turned on by supplying a high level voltage to the second scan signal in the second step, A positive voltage V + and a negative voltage V - (the absolute magnitudes of V + and V - being the same) are supplied to the data signal simultaneously with the scan signal, and (2) to the V + supply by moving the threshold voltage of the third thin film transistor to negative the voltage V to the data signal in the second step - and by supplying the movement in the threshold voltage of the fourth thin film transistor in an amount, said first a data signal in phase the voltage V - Supply to and moving the threshold voltage of the third thin film transistor in an amount further comprises the step of moving the threshold voltage of the fourth thin film transistor by supplying the voltage + V to the data signal in the second step to the sound.

또한, 상기 제1화소라인은 화이트신호를 공급하고, 상기 제2화소라인은 블랙신호를 공급할 경우, 상기 프로그래밍 단계는 (1) 상기 디스플레이 단계에서 화이트신호를 화소에 표시할 경우, 상기 제1단계에서 데이터신호로 상기 전압 V+를 공급하고, (2) 상기 디스플레이 단계에서 블랙신호를 화소에 표시할 경우, 상기 제1단계에서 데이터신호로 상기 전압 V-를 공급하는 단계를 더 포함한다.When the first pixel line supplies a white signal and the second pixel line supplies a black signal, the programming step includes the steps of: (1) when a white signal is displayed on the pixel in the displaying step, further comprising the step of supplying a - supplying the voltage + V to the data signal from, (2) the voltage V to the data signal at the first stage when the pixel to be displayed the black signal in the display step.

특히, 상기 제1화소라인 및 제2화소라인 중 어느 하나는 화이트신호를 공급하고, 다른 하나는 블랙신호를 공급할 경우, 상기 디스플레이 단계는, (1) 상기 제1스캔신호와 제2스캔신호로 각각 하이(high) 레벨의 전압을 공급하는 제3단계; (2)상기 제1스캔신호와 제2스캔신호로 각각 로(low) 레벨의 전압을 공급하면서 동시에 상기 블랙신호 및 화이트신호를 공급하되, 상기 블랙신호로는 양의 전압 V+2과 상기 V+2 전압을 반전한 음의 전압 V-2를 차례로 공급하고, 상기 화이트신호로는 양의 전압 V+3과 상기 V+3 전압을 반전한 음의 전압 V-3를 차례로 공급하는 제4단계를 더 포함한다.In particular, when one of the first pixel line and the second pixel line supplies a white signal and the other supplies a black signal, the displaying step may include: (1) applying the first scan signal and the second scan signal, A third step of supplying a voltage of a high level, respectively; (2) the first scan signal and a second, but by supplying a voltage to the respective (low) level at the same time supplying the black signal and white signal to the scan signals, the black signal to a positive voltage V +2 and the V a fourth step of supplying a negative voltage of -2 V to +2 reverse voltage, and then, supplies the signals to the white is a positive voltage V +3 and -3 V voltage of a negative voltage and then inverting the V +3 .

한편, 상기 액정표시장치는 상기 제2실시예에 따라 구성되고, 이에 따라, 상기 프로그래밍 단계는, (1) 스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제1박막트랜지스터를 온(on)시키고, (2) 상기 스캔신호와 동시에 데이터신호로 양의 전압 V+을 공급하여 상기 제2박막트랜지스터의 문턱전압을 음의 방향으로 이동시키거나, 음의 전압 V-를 공급하여 상기 제2박막트랜지스터의 문턱전압을 양의 방향으로 이동시키는 단계를 더 포함한다.The liquid crystal display device is configured according to the second embodiment, and thus the programming step includes: (1) supplying a high level voltage to the scan signal to turn on the first thin film transistor; (2) supplying a positive voltage V + as a data signal simultaneously with the scan signal to move a threshold voltage of the second thin film transistor in a negative direction, or supplying a negative voltage V - And moving the threshold voltage of the thin film transistor in the positive direction.

상기와 같이 구성되는 본 발명에 따른 액정표시장치 및 구동 방법은 재충전(refresh) 없어도 오랜 시간 동안 화소의 정보를 유지할 수 있도록 함으로써 저전력 액정표시장치 및 그 구동방법을 구현할 수 있다.The liquid crystal display device and the driving method according to the present invention configured as described above can implement the low power liquid crystal display device and the driving method thereof by allowing information of pixels to be retained for a long time without refreshing.

도 1은 메모리 기능을 갖는 박막트랜지스터의 이력현상(hysteresis)을 나타낸 도면.
도 2는 본 발명의 제1실시예에 따른 액정표시장치의 한 화소를 나타낸 도면.
도 3은 본 발명의 제2실시예에 따른 액정표시장치의 한 화소를 나타낸 도면.
도 4는 본 발명의 제3실시예에 따른 액정표시장치의 한 화소를 나타낸 도면.
도 5는 본 발명의 제4실시예에 따른 액정표시장치의 한 화소를 나타낸 도면.
도 6은 본 발명의 제1실시예에 따른 액정표시장치의 한 화소에서 화이트 신호가 표시되는 구동원리를 나타낸 도면.
도 7은 본 발명의 제1실시예에 따른 액정표시장치의 한 화소에서 블랙 신호가 표시되는 구동원리를 나타낸 도면.
도 8은 본 발명의 제1실시예에 따른 액정표시장치의 2×2 화소에서 화이트 신호 또는 블랙 신호가 표시되기 위한 구동신호를 나타낸 도면.
도 9는 본 발명의 제2실시예에 따른 액정표시장치의 한 화소에서 화이트 신호가 표시되는 구동원리를 나타낸 도면.
도 10은 본 발명의 제2실시예에 따른 액정표시장치의 한 화소에서 블랙 신호가 표시되는 구동원리를 나타낸 도면.
도 11은 본 발명의 제2실시예에 따른 액정표시장치의 2×2 화소에서 화이트 신호 또는 블랙 신호가 표시되기 위한 구동신호를 나타낸 도면.
도 12 내지 15는 본 발명의 제3실시예에 따른 액정표시장치의 한 화소의 구동원리를 나타낸 도면.
도 16 내지 18은 본 발명의 제4실시예에 따른 액정표시장치의 한 화소의 구동원리를 나타낸 도면.
1 shows hysteresis of a thin film transistor having a memory function.
2 is a view showing one pixel of a liquid crystal display device according to the first embodiment of the present invention.
3 is a view showing one pixel of a liquid crystal display device according to a second embodiment of the present invention.
4 is a view showing one pixel of a liquid crystal display device according to a third embodiment of the present invention.
5 is a view showing one pixel of a liquid crystal display device according to a fourth embodiment of the present invention.
6 is a view illustrating a driving principle in which a white signal is displayed in one pixel of a liquid crystal display device according to the first embodiment of the present invention.
7 is a view showing a driving principle in which a black signal is displayed in one pixel of a liquid crystal display device according to the first embodiment of the present invention.
8 is a diagram showing a driving signal for displaying a white signal or a black signal in 2x2 pixels of a liquid crystal display device according to the first embodiment of the present invention.
9 is a view illustrating a driving principle in which a white signal is displayed in one pixel of a liquid crystal display device according to a second embodiment of the present invention.
10 is a view showing a driving principle in which a black signal is displayed in one pixel of a liquid crystal display device according to a second embodiment of the present invention.
11 is a diagram showing a drive signal for displaying a white signal or a black signal in 2 占 pixels of a liquid crystal display device according to a second embodiment of the present invention;
FIGS. 12 to 15 are diagrams illustrating a driving principle of one pixel of a liquid crystal display device according to a third embodiment of the present invention. FIG.
16 to 18 are diagrams illustrating a driving principle of one pixel of a liquid crystal display device according to a fourth embodiment of the present invention.

본 발명의 상기 목적과 수단 및 그에 따른 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, . In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

또한, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 경우에 따라 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외의 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
Furthermore, terms used herein are for the purpose of illustrating embodiments and are not intended to limit the present invention. In this specification, the singular forms include plural forms as the case may be, unless the context clearly indicates otherwise. &Quot; comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements other than the stated element. Unless defined otherwise, all terms used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. In addition, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 게이트(gate)의 절연부(insulator)에 강유전성 물질(ferroelectric)을 구비한 메모리 기능을 갖는 박막트랜지스터(이하 "메모리형 박막트랜지스터"라고 함)의 이력현상(hysteresis)을 나타낸 것이다. 즉, 도 1에 도시된 바와 같이, 상기 메모리형 박막트랜지스터의 게이트에 일정시간 동안 양의 전압을 인가할 경우, 상기 메모리형 박막트랜지스터의 문턱전압은 음의 방향으로 이동하게 되며, 이때 상기 메모리형 박막트랜지스터의 게이트에 0 V(volt)를 인가하면 상기 메모리형 박막트랜지스터는 켜져 있는(on) 상태를 일정시간 동안 유지하게 된다. 반대로, 상기 메모리형 박막트랜지스터의 게이트에 음의 전압을 일정시간 동안 인가할 경우, 상기 메모리형 박막트랜지스터의 문턱전압은 양의 방향으로 이동하게 되며, 이때 상기 메모리형 박막트랜지스터의 게이트에 0 V를 인가하면 상기 메모리형 박막트랜지스터는 꺼져 있는(off) 상태를 일정시간 동안 유지하게 된다. 이와 같이 상기 메모리형 박막트랜지스터의 문턱전압을 양이나 음의 전압으로 이동시킨 뒤 0 V를 인가하면, 추가적인 재충전이 없어도 박막트랜지스터의 on 또는 off의 상태를 일정 시간 동안 유지할 수 있다. 이하, 이와 같은 메모리형 박막트랜지스터를 구비한 액정표시장치에 대해서 설명하도록 한다.
FIG. 1 shows a hysteresis of a thin film transistor (hereinafter referred to as a "memory thin film transistor") having a memory function and having a ferroelectric material in an insulator of a gate. That is, as shown in FIG. 1, when a positive voltage is applied to the gate of the memory thin film transistor for a predetermined time, the threshold voltage of the memory thin film transistor moves in the negative direction, When 0 V (volt) is applied to the gate of the thin film transistor, the memory thin film transistor maintains the on state for a predetermined time. On the contrary, when a negative voltage is applied to the gate of the memory thin film transistor for a predetermined time, the threshold voltage of the memory thin film transistor moves in the positive direction. At this time, 0 V is applied to the gate of the memory thin film transistor The memory-type thin film transistor is kept off for a predetermined time. When the threshold voltage of the memory thin film transistor is shifted to a positive or negative voltage and then 0 V is applied, the on or off state of the thin film transistor can be maintained for a predetermined time without additional recharging. Hereinafter, a liquid crystal display device including such a memory-type thin film transistor will be described.

본 발명에 따른 액정표시장치는 액티브 매트릭스형 액정표시장치로서, 복수의 화소와 구동회로를 포함하여 구성된다.A liquid crystal display device according to the present invention is an active matrix type liquid crystal display device and includes a plurality of pixels and a driving circuit.

먼저, 도 2에 본 발명의 제1실시예에 따른 액정표시장치의 한 화소에 포함되는 구성을 나타냈다.First, FIG. 2 shows a structure of a liquid crystal display device according to a first embodiment of the present invention, which is included in one pixel.

도 2에 도시된 바와 같이, 본 발명의 제1실시예에 따른 액정표시장치의 각 화소는 제1, 제2, 제3 및 제4박막트랜지스터(10, 20, 30, 40), 상기 제1박막트랜지스터(10)의 드레인(drain)과 커패시터 전극 사이에 연결된 제1커패시터(50), 상기 제2박막트랜지스터(20)의 드레인(drain)과 커패시터 전극 사이에 연결된 제2커패시터(60)를 포함하여 구성된다. 상기 커패시터 전극은 외부에서 접지되며, 화소 전극의 충전특성을 향상시켜 전압손실을 저감시키는 역할을 한다.특히, 상기 제1 및 제2박막트랜지스터(10, 20)는 통상적으로 사용되는 일반형 박막트랜지스터이고, 상기 제3 및 제4박막트랜지스터(30, 40)는 상기 메모리형 박막트랜지스터이다. 2, each pixel of the liquid crystal display according to the first embodiment of the present invention includes first, second, third, and fourth thin film transistors 10, 20, 30, and 40, A first capacitor 50 connected between the drain of the thin film transistor 10 and the capacitor electrode and a second capacitor 60 connected between the drain of the second thin film transistor 20 and the capacitor electrode . The first and second thin film transistors 10 and 20 are commonly used thin film transistors, and the first and second thin film transistors 10 and 20 are commonly used. And the third and fourth thin film transistors 30 and 40 are the memory thin film transistors.

구체적으로, 상기 제1박막트랜지스터(10)의 드레인(drain)은 상기 제3박막트랜지스터(30)의 게이트(gate)에, 상기 제2박막트랜지스터(20)의 드레인(drain)은 제4박막트랜지스터(40)의 게이트(gate)에 각각 연결되고, 상기 제3및 제4박막트랜지스터(30, 40)의 드레인(drain)은 화소 전극에 연결된다.Specifically, the drain of the first thin film transistor 10 is connected to the gate of the third thin film transistor 30, the drain of the second thin film transistor 20 is connected to the gate of the fourth thin film transistor 30, And the drains of the third and fourth thin film transistors 30 and 40 are connected to the pixel electrodes.

상기 구동회로는 각 화소에 제1스캔신호를 공급하는 제1스캔라인(110), 제2스캔신호를 공급하는 제2스캔라인(120), 데이터신호를 공급하는 데이터라인(130), 제1화소신호를 공급하는 제1화소라인(140), 제2화소신호를 공급하는 제2화소라인(150)을 포함하여 구성된다.The driving circuit includes a first scan line 110 for supplying a first scan signal to each pixel, a second scan line 120 for supplying a second scan signal, a data line 130 for supplying a data signal, A first pixel line 140 for supplying a pixel signal, and a second pixel line 150 for supplying a second pixel signal.

구체적으로, 제1스캔신호와 제2스캔신호는 각 화소의 제1박막트랜지스터(10)와 제2박막트랜지스터(20)를 켜거나 끄는 신호로서, 통상적으로 사용되는 액정표시장치에서는 "게이트 신호"라고도 한다. 이에 따라, 상기 제1스캔라인(110)은 각 화소의 제1박막트랜지스터(10)의 게이트(gate)에, 제2스캔라인(120)은 각 화소의 제2박막트랜지스터(20)의 게이트(gate)에 각각 연결된다.Specifically, the first scan signal and the second scan signal are signals for turning on and off the first thin film transistor 10 and the second thin film transistor 20 of each pixel, and in a commonly used liquid crystal display device, a "gate signal" It is also called. Accordingly, the first scan line 110 is connected to the gate of the first thin film transistor 10 of each pixel and the second scan line 120 is connected to the gate of the second thin film transistor 20 of each pixel respectively.

또한, 데이터신호는 상기 제1스캔신호와 제2스캔신호에 의해 켜진 제1박막트랜지스터(10)와 제2박막트랜지스터(20)를 통과하여 메모리형 박막트랜지스터, 즉, 상기 제3박막트랜지스터(30)와 제4박막트랜지스터(40)를 켜거나 끄는 신호이다. 이에 따라, 상기 데이터라인(130)은 상기 제1 및 제2박막트랜지스터(10, 20)의 소스(source)에 연결된다. 이에 따라, 상기 제1커패시터(50)는 상기 제3박막트랜지스터(30)에. 상기 제2커패시터(60)는 상기 제4박막트랜지스터(40)에 각각 상기 데이터라인(130)을 통해 공급되는 데이터신호를 일정시간 동안 유지시켜준다.In addition, the data signal passes through the first thin film transistor 10 and the second thin film transistor 20 which are turned on by the first scan signal and the second scan signal, and the memory thin film transistor, that is, the third thin film transistor 30 And the fourth thin film transistor 40 are turned on or off. Accordingly, the data line 130 is connected to the sources of the first and second thin film transistors 10 and 20. Thus, the first capacitor (50) is connected to the third thin film transistor (30). The second capacitor 60 holds the data signal supplied to the fourth thin film transistor 40 through the data line 130 for a predetermined time.

한편, 제1화소신호와 제2화소신호는 각 화소에 표시하기를 원하는 정보를 담은 신호로서, 통상적으로 사용되는 액정표시장치에서는 "화소정보 신호"라고도 한다. 구체적으로, 제1화소신호는 상기 데이터신호에 의해 켜진 제3박막트랜지스터(30)에, 제2화소신호는 상기 데이터신호에 의해 켜진 제4박막트랜지스터(40)에 각각 공급되며, 켜지는 제3박막트랜지스터(30) 또는 제4박막트랜지스터(40)에 따라 화소 전극에 제1화소신호나 제2화소신호가 공급된다. 이에 따라, 상기 제1화소라인(140)은 상기 제3박막트랜지스터(30)의 소스(source)에, 상기 제2화소라인(150)은 상기 제4박막트랜지스터(40)의 소스(source)에 각각 연결된다.On the other hand, the first pixel signal and the second pixel signal are signals containing information desired to be displayed on each pixel, and are also referred to as "pixel information signal" in a commonly used liquid crystal display device. Specifically, the first pixel signal is supplied to the third thin film transistor 30 which is turned on by the data signal, the second pixel signal is supplied to the fourth thin film transistor 40 which is turned on by the data signal, The first pixel signal or the second pixel signal is supplied to the pixel electrode in accordance with the thin film transistor 30 or the fourth thin film transistor 40. [ The first pixel line 140 is connected to the source of the third thin film transistor 30 and the second pixel line 150 is connected to the source of the fourth thin film transistor 40. [ Respectively.

또한, 상기 제1실시예에 따른 따른 액정표시장치는 통상적인 액티브 매트릭스형 액정표시장치와 마찬가지로 화소 전극에 대향하는 대향 전극, 상기 화소 전극과 대향 전극 사이에 삽입되는 액정(Liquid crystal), 상기 대향 전극에 공통전압(VCOM)을 공급하는 공통전압라인(160)을 포함하여 구성된다. 본 발명에 따른 액정표시장치는 통상적인 액정표시장치와 마찬가지로 상기 액정의 투과율을 상기 화소 전극과 대향 전극 사이의 전압으로 변화시켜 표시를 가능하게 한다.
The liquid crystal display according to the first embodiment of the present invention includes a counter electrode facing the pixel electrode, a liquid crystal interposed between the pixel electrode and the counter electrode, And a common voltage line 160 for supplying a common voltage V COM to the electrodes. The liquid crystal display device according to the present invention makes it possible to change the transmissivity of the liquid crystal to a voltage between the pixel electrode and the counter electrode in the same manner as in a conventional liquid crystal display device.

한편, 도 3에 본 발명의 제2실시예에 따른 액정표시장치의 한 화소에 포함되는 구성을 나타냈다.FIG. 3 shows a configuration of a liquid crystal display device according to a second embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 제2실시예에 따른 액정표시장치의 각 화소는 제1박막트랜지스터(210), 상기 메모리형 박막트랜지스터인 제2박막트랜지스터(220), 상기 제1박막트랜지스터(210)의 드레인(drain)과 커패시터 전극 사이에 연결된 커패시터(230), 상기 제2박막트랜지스터(220)의 드레인(drain)에 일측이 연결된 저항(R, 240)을 포함하여 구성된다. 상기 커패시터 전극은 외부에서 접지되며, 화소 전극의 충전특성을 향상시켜 전압손실을 저감시키는 역할을 한다.3, each pixel of the liquid crystal display according to the second exemplary embodiment of the present invention includes a first thin film transistor 210, a second thin film transistor 220 as the memory thin film transistor, A capacitor 230 connected between the drain of the transistor 210 and the capacitor electrode and a resistor R 240 connected to one end of the drain of the second thin film transistor 220. The capacitor electrode is grounded from the outside and functions to improve the charging characteristic of the pixel electrode to reduce the voltage loss.

구체적으로, 상기 제1박막트랜지스터(210)의 드레인(drain)과 상기 제2박막트랜지스터(220)의 게이트(gate)는 연결되고, 상기 제2박막트랜지스터(220)의 드레인(drain)은 화소 전극에 연결된다.The drain of the first thin film transistor 210 and the gate of the second thin film transistor 220 are connected to each other and the drain of the second thin film transistor 220 is connected to the pixel electrode 220. [ Lt; / RTI &gt;

특히, 상기 저항(R)의 크기는 상기 제2박막트랜지스터(220)가 켜졌을 때(on) 상기 제2박막트랜지스터(220)가 갖는 저항값(RT2,on)보다 크되, 바람직하게는 100배 이상 커야한다. 또한, 상기 저항(R)의 크기는 상기 제2박막트랜지스터(220)가 꺼졌을 때(off) 상기 제2박막트랜지스터(220)가 갖는 저항값(RT2,off)보다 작되, 100배 이상 작아야한다. 이에 따라, 상기 R이 RT2,on 또는 RT2,off와 100배 이상 차이가 나면 VW 또는 VB를 1% 오차 이내로 화소 전극에 인가할 수 있게 된다.In particular, the resistance R is larger than the resistance R T2, on of the second thin film transistor 220 when the second thin film transistor 220 is turned on , It should be bigger than double. The size of the resistor R is smaller than the resistance value R T2, off of the second thin film transistor 220 when the second thin film transistor 220 is turned off , do. Accordingly, if R is different from R T2, on or R T2, off by 100 times or more, V W or V B can be applied to the pixel electrode within an error of 1%.

또한, 상기 구동회로는 각 화소에 스캔신호를 공급하는 스캔라인(310), 데이터신호를 공급하는 데이터라인(320), 제1화소신호를 공급하는 제1화소라인(330), 제2화소신호를 공급하는 제2화소라인(340)을 포함하여 구성된다.The driving circuit includes a scan line 310 for supplying a scan signal to each pixel, a data line 320 for supplying a data signal, a first pixel line 330 for supplying a first pixel signal, And a second pixel line 340 for supplying the second pixel line.

상기 스캔신호는 각 화소의 제1박막트랜지스터(210)를 키거나 끄는 신호로서, 통상적으로 사용되는 액정표시장치에서는 "게이트 신호"라고도 한다. 이에 따라, 상기 스캔라인(310)은 상기 제1박막트랜지스터(210)의 게이트(gate)에 연결된다.The scan signal is a signal for turning on or off the first thin film transistor 210 of each pixel, and is also referred to as a "gate signal " in a commonly used liquid crystal display device. Accordingly, the scan line 310 is connected to the gate of the first thin film transistor 210.

데이터신호는 상기 스캔신호에 의해 켜진 제1박막트랜지스터(210)를 통과하여 메모리형 박막트랜지스터, 즉, 상기 제2박막트랜지스터(220)를 키거나 끄는 신호이다. 이에 따라, 상기 데이터라인(320)은 상기 제1박막트랜지스터(210)의 소스(source)에 연결된다.The data signal passes through the first thin film transistor 210 turned on by the scan signal to turn on or off the memory thin film transistor, that is, the second thin film transistor 220. Accordingly, the data line 320 is connected to a source of the first thin film transistor 210.

상기 제1화소라인(330)은 상기 제2박막트랜지스터(220)의 소스(source)에 연결되고, 상기 제2화소라인(340)은 상기 저항(R)의 타측에 연결된다. 상기 제1화소신호와 제2화소신호는 상기 제1실시예에 따라 설명한 것과 동일하므로 이하 설명을 생략하도록 한다.The first pixel line 330 is connected to the source of the second thin film transistor 220 and the second pixel line 340 is connected to the other side of the resistor R. Since the first pixel signal and the second pixel signal are the same as those described in the first embodiment, the description thereof will be omitted.

상기 제2실시예에 따른 액정표시장치는 상기 제1실시예와 마찬가지로 대향 전극, 상기 화소 전극과 대향 전극 사이에 삽입되는 액정(Liquid crystal), 상기 대향 전극에 공통전압(VCOM)을 공급하는 공통전압라인(350)을 포함하여 구성된다. The liquid crystal display according to the second embodiment has a counter electrode, a liquid crystal interposed between the pixel electrode and the counter electrode, and a common electrode (V COM ) And a common voltage line (350).

한편, 본 발명의 제1실시예와 제2실시예에 따른 액정표시장치의 각 화소는 상기 제1화소라인(140, 330)을 통해서 제1화소신호로 화이트신호(VW, 화소에 화이트를 표시하는 신호)가 공급되고, 제2화소라인(150, 340)을 통해서 제2화소신호로 블랙신호(VB, 화소에 블랙을 표시하는 신호)가 공급되는 것이 바람직하다. 반대로, 제1화소신호로 블랙신호(VB)가 공급되고, 제2화소신호로 화이트신호(VW)가 공급될 수도 있으며, 상기 제1화소신호와 제2화소신호로 블랙신호(VB)와 화이트신호(VW)가 교대로 공급될 수도 있다. 또한, 액정 내의 잔류 이온에 의한 잔상 현상을 막기 위하여 반전 구동을 해야 할 경우, 화이트신호(VW)와 블랙신호(VB)는 공통전압보다 커졌다 작아지는 형태의 교류전압으로 공급될 수도 있다. 이때, 화이트신호(VW)와 블랙신호(VB)는 서로 같은 극성이면서, 매 frame 마다 두 전압이 같이 양/음으로 바뀌는 것이 바람직하다. 이에 따라, 상기 교류 전압의 주기는 2f(단, f는 1 프레임의 시간)에 해당하며, 매 프레임(frame)마다 공통전압라인(160, 350)을 통해서 공급되는 공통전압(VCOM)보다 높거나 낮은 전압이 인가된다. 통상적으로 사용되는 액정표시장치와 마찬가지로, Normally white mode, Normally black mode에 따라 적합한 크기의 전압을 인가하여 액정이 움직이는 정도를 조절할 수 있다.In the meantime, each pixel of the liquid crystal display according to the first and second embodiments of the present invention receives a white signal V W as a first pixel signal through the first pixel lines 140 and 330, And a black signal V B (a signal for displaying black on the pixel) is supplied to the second pixel signal through the second pixel lines 150 and 340. Conversely, a black signal V B may be supplied as a first pixel signal, a white signal V W may be supplied as a second pixel signal, and a black signal V B And a white signal V W may be alternately supplied. In addition, when inversion driving is required to prevent a residual image due to residual ions in the liquid crystal, the white signal (V W ) and the black signal (V B ) may be supplied in an alternating voltage of a form larger than the common voltage. At this time, it is preferable that the white signal (V W ) and the black signal (V B ) have the same polarity, and that the two voltages are changed to positive and negative for each frame. Accordingly, the period of the AC voltage corresponds to 2f (f is one frame time) and is higher than the common voltage (V COM ) supplied through the common voltage lines 160 and 350 every frame. Or a low voltage is applied. As in a conventional liquid crystal display device, a voltage of a suitable magnitude may be applied according to a normally white mode or a normally black mode to control the degree of movement of the liquid crystal.

또한, 상기 제1실시예와 제2실시예의 상기 커패시터 전극은 도 2와 도 3에 도시된 바와 같이, 접지되어 기준 전압점이 된다.
In addition, the capacitor electrodes of the first and second embodiments are grounded to become reference voltage points, as shown in Figs. 2 and 3.

한편, 도 4에 본 발명의 제3실시예에 따른 액정표시장치의 한 화소에 포함되는 구성을 나타냈다.On the other hand, FIG. 4 shows a configuration of a liquid crystal display device according to a third embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 제3실시예에 따른 액정표시장치의 각 화소는 일반형 박막트랜지스터인 제1 및 제2박막트랜지스터(410, 420), 메모리형 박막트랜지스터인 제3 및 제4박막트랜지스터(430, 440), 상기 제1박막트랜지스터(410)의 드레인(drain)과 화소 전극 사이에 연결된 제1커패시터(450), 상기 제2박막트랜지스터(420)의 드레인(drain)과 화소 전극 사이에 연결된 제2커패시터(460)를 포함하여 구성된다. 또한, 상기 구동회로는 각 화소에 제1스캔신호를 공급하는 제1스캔라인(510), 제2스캔신호를 공급하는 제2스캔라인(520), 데이터신호를 공급하는 데이터라인(530), 제1화소신호를 공급하는 제1화소라인(540), 제2화소신호를 공급하는 제2화소라인(550), 대향 전극에 공통전압(VCOM)을 공급하는 공통전압라인(560)을 포함하여 구성된다. 본 발명의 제3실시예에 따른 액정표시장치는 상기 도 2에 따라 설명한 본 발명의 제1실시예에 따른 액정표시장치에서 제1 및 제2커패시터(50, 60)가 연결된 위치를 제외하고는 동일하므로, 이하 각 구성에 대한 설명은 생략하도록 한다.
4, each pixel of the liquid crystal display device according to the third embodiment of the present invention includes first and second thin film transistors 410 and 420 which are general thin film transistors, third and fourth thin film transistors A first capacitor 450 connected between the drain of the first TFT 410 and the pixel electrode, a drain connected to the drain of the second TFT 420, And a second capacitor 460 connected between the electrodes. The driving circuit includes a first scan line 510 for supplying a first scan signal to each pixel, a second scan line 520 for supplying a second scan signal, a data line 530 for supplying a data signal, A first pixel line 540 for supplying a first pixel signal, a second pixel line 550 for supplying a second pixel signal, and a common voltage line 560 for supplying a common voltage V COM to the counter electrode . The liquid crystal display according to the third embodiment of the present invention is the same as the liquid crystal display according to the first embodiment of the present invention described with reference to FIG. 2 except for the position where the first and second capacitors 50 and 60 are connected The description of each constitution will be omitted.

한편, 도 5에 본 발명의 제4실시예에 따른 액정표시장치의 한 화소에 포함되는 구성을 나타냈다.On the other hand, FIG. 5 shows a configuration of a liquid crystal display device according to a fourth embodiment of the present invention included in one pixel.

도 5에 도시된 바와 같이, 본 발명의 제4실시예에 따른 액정표시장치의 각 화소는 일반형 박막트랜지스터인 제1박막트랜지스터(610), 메모리형 박막트랜지스터인 제2박막트랜지스터(620), 상기 제1박막트랜지스터(610)의 드레인(drain)과 화소 전극 사이에 연결된 커패시터(630), 상기 제2박막트랜지스터(620)의 드레인(drain)에 일측이 연결된 저항(R, 640)을 포함하여 구성된다. 또한, 상기 구동회로는 각 화소에 스캔신호를 공급하는 스캔라인(710), 데이터신호를 공급하는 데이터라인(720), 제1화소신호를 공급하는 제1화소라인(730), 제2화소신호를 공급하는 제2화소라인(740), 대향 전극에 공통전압(VCOM)을 공급하는 공통전압라인(750)을 포함하여 구성된다. 본 발명의 제4실시예에 따른 액정표시장치는 상기 도 3에 따라 설명한 본 발명의 제2실시예에 따른 액정표시장치에서 커패시터(230)가 연결된 위치를 제외하고는 동일하므로, 이하 각 구성에 대한 설명은 생략하도록 한다.
5, each pixel of the liquid crystal display according to the fourth exemplary embodiment of the present invention includes a first thin film transistor 610 as a general thin film transistor, a second thin film transistor 620 as a memory thin film transistor, A capacitor 630 connected between the drain of the first thin film transistor 610 and the pixel electrode and a resistor R 640 having one side connected to the drain of the second thin film transistor 620, do. The driving circuit includes a scan line 710 for supplying a scan signal to each pixel, a data line 720 for supplying a data signal, a first pixel line 730 for supplying a first pixel signal, And a common voltage line 750 for supplying a common voltage V COM to the opposite electrode. The liquid crystal display device according to the fourth embodiment of the present invention is the same as the liquid crystal display device according to the second embodiment of the present invention described above with reference to FIG. 3 except for the position where the capacitors 230 are connected. The description of which will be omitted.

이하, 발명의 제1 내지 제4실시예에 따라 구성되는 액정표시장치의 각 화소를 구동하는 방법에 대해서 상세히 설명하도록 한다.Hereinafter, a method for driving each pixel of a liquid crystal display device constructed in accordance with the first to fourth embodiments of the present invention will be described in detail.

본 발명에 따른 액정표시장치의 구동방법은, 메모리형 박막트랜지스터와 상기 메모리형 박막트랜지스터의 게이트에 드레인이 연결된 일반형 박막트랜지스터를 1쌍으로 구비한 복수의 화소와 구동회로를 포함하되, 상기 구동회로는 상기 일반형 박막트랜지스터의 소스에 데이터신호를, 상기 일반형 박막트랜지스터의 게이트에 스캔신호를, 상기 메모리형 박막트랜지스터의 소스에 화소신호를 각각 공급하는 액티브 매트릭스형 액정표시장치를 구동하는 방법에 관한 것이다.A driving method of a liquid crystal display according to the present invention includes a memory type thin film transistor and a plurality of pixels and a driving circuit having a pair of common thin film transistors each having a drain connected to the gate of the memory type thin film transistor, Relates to a method of driving an active matrix liquid crystal display device that supplies a data signal to the source of the general thin film transistor, a scan signal to the gate of the general thin film transistor, and a pixel signal to the source of the memory thin film transistor .

구체적으로, 본 발명에 따른 액정표시장치의 각 화소를 구동하기 위한 방법은, 데이터신호와 스캔신호를 공급하여 각 화소의 메모리형 박막트랜지스터에 이력현상을 유도하는 프로그래밍 단계(S100)와 화소신호와 스캔신호를 공급하여 각 화소에 화소정보를 표시하는 디스플레이 단계(S200)를 포함한다.More specifically, a method for driving each pixel of a liquid crystal display according to the present invention includes a programming step S100 for supplying a data signal and a scan signal to induce a hysteresis phenomenon in a memory-type thin film transistor of each pixel, And a display step (S200) of supplying scan signals and displaying pixel information in each pixel.

즉, 상기 프로그래밍 단계(S100)는 상기 디스플레이 단계(S200)에서 표시될 화소정보에 따라 상기 메모리형 박막트랜지스터의 문턱전압을 음 또는 양의 방향으로 이동시키는 단계이다. 이에 따라, 도 6 내지 도 18에는 본 발명에 따른 액정표시장치의 각 화소에 공급되는 신호를 상기 프로그래밍 단계(S100)와 디스플레이 단계(S200)에 따라 나누어 표시하였다.That is, the programming step S100 is a step of moving the threshold voltage of the memory-type thin film transistor in the negative or positive direction according to the pixel information to be displayed in the display step S200. Accordingly, in FIGS. 6 to 18, the signals supplied to the respective pixels of the liquid crystal display according to the present invention are divided according to the programming step S100 and the display step S200.

특히, 본 발명에 따른 액정표시장치의 각 화소가 상기 메모리형 박막트랜지스터와 일반형 박막트랜지스터를 2쌍 구비할 경우, 즉, 상기 제1실시예 및 제3실시예에 따라 구성된 경우, 상기 프로그래밍 단계(S100)는 어느 한 메모리형 박막트랜지스터의 문턱전압을 음의 방향으로 이동시키는 제1단계(S110)와, 다른 메모리형 박막트랜지스터의 문턱전압을 양의 방향으로 이동시키는 제2단계(S120)를 포함한다.In particular, in the case where each pixel of the liquid crystal display device according to the present invention has two pairs of the memory thin film transistor and the general thin film transistor, that is, configured according to the first and third embodiments, S100 includes a first step S110 of moving a threshold voltage of a memory thin film transistor in a negative direction and a second step S120 of shifting a threshold voltage of the other memory thin film transistor in a positive direction do.

구체적으로, 도 6, 도 7 및 도 12 내지 도 15에 도시된 바와 같이, 상기 제1실시예 및 제3실시예에 따라 구성되는 액정표시장치에 있어서, 상기 프로그래밍 단계(S100)는 상기 제1단계(S110)에서 상기 제1스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제1박막트랜지스터(10)를 온(on)시키고, 상기 제2단계(S120)에서 상기 제2스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제2박막트랜지스터(20)를 온(on)시키며, 상기 제1스캔신호 및 제2스캔신호와 동시에 상기 데이터신호로 양의 전압 V+와 음의 전압 V-(단, V+와 V-의 절대크기는 동일)를 각각 공급한다. 이때 상기 제1단계(S110)에서 데이터신호로 상기 전압 V+를 공급하여 상기 제3박막트랜지스터(30)의 문턱전압을 음으로 이동시키면 상기 제2단계(S120)에서는 데이터신호로 상기 전압 V-를 공급하여 상기 제4박막트랜지스터의 문턱전압을 양으로 이동시킨다. 반대로 상기 제1단계(S110)에서 데이터신호로 상기 전압 V-를 공급하여 상기 제3박막트랜지스터(30)의 문턱전압을 양으로 이동시키면 상기 제2단계(S120)에서 데이터신호로 상기 전압 V+를 공급하여 상기 제4박막트랜지스터(40)의 문턱전압을 음으로 이동시킨다.Specifically, as shown in FIGS. 6, 7, and 12 to 15, in the liquid crystal display apparatus constructed in accordance with the first and third embodiments, the programming step S100 includes the steps of: In step S110, a high level voltage is supplied to the first scan signal to turn on the first thin film transistor 10, and in the second step S120, The second thin film transistor 20 is turned on by supplying a high level voltage to the first thin film transistor 20 and simultaneously outputs the positive voltage V + V - (however, the absolute magnitudes of V + and V - are the same). At this time, the first data signal in step 1 (S110) and supplies the voltage V + by moving the threshold voltage of the third thin film transistor 30 in the negative the voltage as a data signal in the second stage 2 (S120) V - To move the threshold voltage of the fourth thin film transistor in the positive direction. In contrast the second data signal in step 1 (S110), the voltage V - the voltage on the data signal from the first stage 2 (S120), by moving the threshold voltage of the third thin film transistor 30 to supply an amount of V + To move the threshold voltage of the fourth thin film transistor 40 to the negative side.

특히, 상기 제1화소라인에 화이트신호가 공급되고 상기 제2화소라인에 블랙신호가 공급되면, 상기 프로그래밍 단계(S100)는, 상기 디스플레이 단계(S200)에서 화이트신호를 화소에 표시할 경우, 상기 제1단계(S110)에서는 데이터신호로 상기 전압 V+를 공급하고, 상기 디스플레이 단계(S200)에서 블랙신호를 화소에 표시할 경우, 상기 제1단계(S110)에서 데이터신호로 상기 전압 V-를 공급한다.In particular, if a white signal is supplied to the first pixel line and a black signal is supplied to the second pixel line, the programming step (S100), when displaying a white signal on the pixel in the displaying step (S200) a - the said voltage V in step 1 (S110) a data signal to the data signal from the first stage 1 (S110), if to be displayed in the pixel for the black signal in the display step (S200) and supplies the voltage V + Supply.

이에 따라, 도 6 및 도 7에 도시된 바와 같이, 상기 제1실시예 따라 구성되는 액정표시장치의 경우, 상기 디스플레이 단계(S200)는 상기 제1스캔신호와 제2스캔신호로 각각 하이(high) 레벨의 전압을 공급하고, 데이터신호로 O V(volt)를 공급한다.6 and FIG. 7, in the case of the liquid crystal display device according to the first embodiment, the display step S200 outputs a high (high) signal as the first scan signal and a high ) Level, and supplies OV (volt) as a data signal.

한편, 도 12 내지 도 15에 도시된 바와 같이, 상기 제3실시예에 따라 구성되는 액정표시장치의 경우, 상기 디스플레이 단계(S200)는 상기 제1스캔신호와 제2스캔신호로 각각 하이(high) 레벨의 전압을 공급하는 제3단계(S210)와, 상기 제3단계(S210) 이후에 상기 제1스캔신호와 제2스캔신호로 각각 로(low) 레벨의 전압을 공급하면서 동시에 상기 블랙신호 및 화이트신호를 공급하되, 상기 블랙신호로는 양의 전압 V+2과 상기 V+2 전압을 반전한 음의 전압 V-2를 차례로 공급하고, 상기 화이트신호로는 양의 전압 V+3과 상기 V+3 전압을 반전한 음의 전압 V-3를 차례로 공급하는 제4단계(S220)를 더 포함한다.12 to 15, in the case of the liquid crystal display device constructed in accordance with the third embodiment, the display step S200 is performed by applying a high (high) A third step S210 of supplying a voltage of a low level to the first scan signal and a second scan signal after the third step S210, and supply, but the white signal and the black signal is a positive voltage V +2 +2 V and the voltage and the supply voltage V of the notes -2 inverted in turn, is a positive voltage to the white signal V and +3 And a fourth step (S220) of sequentially supplying the negative voltage V -3 inverted from the V +3 voltage.

이하, 본 발명의 제1실시예에 따라 구성된 액정표시장치의 한 화소에 블랙신호를 표시할 경우와 화이트신호를 표시할 경우로 나누어 설명하도록 한다.Hereinafter, the case of displaying a black signal and the case of displaying a white signal in one pixel of a liquid crystal display device constructed in accordance with the first embodiment of the present invention will be described separately.

먼저, 한 화소에 화이트신호를 표시할 경우, 도 6에 도시된 바와 같이, 프로그래밍 단계(S100)의 제1단계(S110) 동안에 제1스캔신호로 하이(high) 레벨의 전압이, 데이터신호로 양의 전압 V+가 공급되며, 이에 따라 제1박막트랜지스터(10)가 켜지면서 제3박막트랜지스터(30)의 문턱전압이 음의 방향으로 이동하게 된다. 이때 제2스캔신호는 로(low) 레벨의 전압이 공급되므로, 제2박막트랜지스터(20)는 꺼져 있는 상태를 유지한다. 다음으로, 프로그래밍 단계(S100)의 제2단계(S110) 동안에 제1스캔신호로 로(low) 레벨의 전압이 공급되어 제1박막트랜지스터(10)는 꺼지고, 제2스캔신호로 하이(high) 레벨의 전압이, 데이터신호로 음의 전압 V-가 공급되며, 이에 따라 제2박막트랜지스터(20)가 켜지면서 제4박막트랜지스터(40)의 문턱전압이 양의 방향으로 이동하게 된다.When a white signal is displayed on one pixel, as shown in FIG. 6, a voltage of a high level as a first scan signal during a first step S110 of a programming step S100 is converted into a data signal The positive voltage V + is supplied to turn on the first thin film transistor 10, thereby moving the threshold voltage of the third thin film transistor 30 in the negative direction. At this time, since the voltage of low level is supplied to the second scan signal, the second thin film transistor 20 is kept off. During the second step S110 of the programming step S100, a low level voltage is supplied to the first scan signal so that the first thin film transistor 10 is turned off and the second scan signal is turned high, the voltage level, the data signal of a negative voltage V - is supplied to, and thus while the second TFT 20 turns on in accordance with the threshold voltage will move to the positive side of the fourth thin film transistor (40).

이와 같이, 상기 프로그래밍 단계(S100)를 통해 제3박막트랜지스터(30)의 문턱전압은 음의 방향으로, 제4박막트랜지스터(40)의 문턱전압은 양의 방향으로 이동된 상태에서, 디스플레이 단계(S200)를 통해 화이트신호를 화소에 표시하게 된다. 즉, 도 6에 도시된 바와 같이, 디스플레이 단계(S200) 동안에 제1스캔신호와 제2스캔신호로 하이(high) 레벨의 전압을 공급하여 제1박막트랜지스터(10)와 제2박막트랜지스터(20)를 켜고, 동시에 데이터신호로 0 V를 공급한다. 이때 제4박막트랜지스터(40)의 문턱전압이 양의 방향으로 이동된 상태이므로 제4박막트랜지스터(40)는 켜지지 않는다. 또한, 제3박막트랜지스터(30)의 문턱전압이 음의 방향으로 이동된 상태이므로 제3박막트랜지스터(30)는 켜지며, 이에 따라 제3박막트랜지스터(30)의 소스(source)에 연결된 제1화소라인(140)을 통해 화이트신호(VW)가 화소 전극에 공급되면서 액정에 표시된다.The threshold voltage of the third thin film transistor 30 is shifted in the negative direction through the programming step S100 and the threshold voltage of the fourth thin film transistor 40 is shifted in the positive direction. S200) to display the white signal on the pixel. 6, during the display step S200, a high-level voltage is supplied to the first scan signal and the second scan signal so that the first thin film transistor 10 and the second thin film transistor 20 ), And simultaneously supplies 0 V to the data signal. At this time, since the threshold voltage of the fourth thin film transistor 40 is shifted in the positive direction, the fourth thin film transistor 40 is not turned on. The third thin film transistor 30 is turned on because the threshold voltage of the third thin film transistor 30 is shifted in the negative direction and accordingly the first thin film transistor 30 connected to the source of the third thin film transistor 30 is turned on, The white signal V W is supplied to the pixel electrode through the pixel line 140 and displayed on the liquid crystal.

다음으로, 한 화소에 블랙신호를 표시할 경우, 프로그래밍 단계(S100)에서는 상기 도 6의 경우(화이트신호를 표시할 경우)와 반대의 데이터신호를 공급한다. 즉, 도 7에 도시된 바와 같이, 제1단계(S110) 동안에 제1스캔신호로 하이(high) 레벨의 전압이, 데이터신호로 음의 전압 V-가 공급되며, 이에 따라 제1박막트랜지스터(10)가 켜지면서 제3박막트랜지스터(30)의 문턱전압이 양의 방향으로 이동한다. 이때 제2스캔신호는 로(low) 레벨의 전압이 공급되므로, 제2박막트랜지스터(20)는 꺼져 있는 상태를 유지한다. 이어서, 제2단계(S110) 동안에 제1스캔신호로 로(low) 레벨의 전압이 공급되어 제1박막트랜지스터(10)는 꺼지고, 제2스캔신호로 하이(high) 레벨의 전압이, 데이터신호로 양의 전압 V+가 공급되며, 이에 따라 제2박막트랜지스터(20)가 켜지면서 제4박막트랜지스터(40)의 문턱전압이 음의 방향으로 이동한다.Next, when a black signal is displayed on one pixel, the programming step (S100) supplies a data signal opposite to the case of FIG. 6 (in the case of displaying a white signal). That is, as shown in FIG. 7, and the voltage of the high (high) level to the first scan signal during a stage 1 (S110), a negative voltage V to the data signal is supplied, whereby the first thin film transistor in accordance with ( 10 are turned on and the threshold voltage of the third thin film transistor 30 moves in the positive direction. At this time, since the voltage of low level is supplied to the second scan signal, the second thin film transistor 20 is kept off. During the second step S110, a low level voltage is supplied to the first scan signal so that the first thin film transistor 10 is turned off and a high level voltage is applied to the second scan signal, and a positive supply voltage V + is, and thus while the second TFT 20 turns on in accordance with the threshold voltage of the fourth thin film transistor (40) moves in the negative direction.

이후, 도 6의 경우와 마찬가지로 디스플레이 단계(S200) 동안에 제1스캔신호와 제2스캔신호로 하이(high) 레벨의 전압을 공급하여 제1박막트랜지스터(10)와 제2박막트랜지스터(20)를 켜고, 동시에 데이터신호로 0 V를 공급한다. 이때, 문턱전압에 따라, 제3박막트랜지스터(30)는 켜지지 않고, 반대로 제4박막트랜지스터(40)는 켜지며, 이에 따라 제4박막트랜지스터(40)의 소스(source)에 연결된 제2화소라인(150)을 통해 블랙신호(VB)가 화소 전극에 공급되면서 액정에 표시된다.6, a voltage of a high level is supplied to the first scan signal and the second scan signal during the display step S200 so that the first thin film transistor 10 and the second thin film transistor 20 are turned on And supplies 0 V to the data signal at the same time. At this time, the third thin film transistor 30 is not turned on, but the fourth thin film transistor 40 is turned on according to the threshold voltage, and accordingly, the second pixel line (not shown) connected to the source of the fourth thin film transistor 40, The black signal V B is supplied to the pixel electrode through the signal line 150 and displayed on the liquid crystal.

한편, 도 8은 본 발명의 제1실시예에 따라 2X2의 화소로 구성된 액정표시장치의 화소와 그 구동신호를 나타낸다. 각 화소에 두 개씩 포함된 메모리형 박막트랜지스터의 문턱전압을 양 또는 음의 방향으로 이동시킬 수 있도록 한 화소 당 두 개의 스캔신호가 필요하다. 각 화소는 화이트(white)와 블랙(black)의 1비트만을 나타낼 수 있고, 프로그래밍 단계(S100)에서 메모리형 박막트랜지스터의 문턱전압이 양으로 이동되었는지 음으로 이동되었는지에 따라 각 화소가 화이트(white)를 표시할지 블랙(black)을 표시할지를 결정한다. 도 8(a)와 같은 화면을 표시하기 위해서는 프로그래밍 단계(S100) 동안에 각 화소에 동일한 스캔신호를 공급하되, 스캔신호와 함께 적절한 데이터신호를 공급하여 메모리형 박막트랜지스터의 문턱전압을 이동시켜야 한다. 이에 해당하는 데이터신호와 스캔신호를 도 8(b)에 나타냈다.
Meanwhile, FIG. 8 shows pixels and driving signals of a liquid crystal display device composed of 2X2 pixels according to the first embodiment of the present invention. Two scan signals are required for each pixel so that the threshold voltages of the memory thin film transistors included in each pixel can be shifted in the positive or negative direction. Each pixel may represent only one bit of white and black, and in the programming step S100, depending on whether the threshold voltage of the memory-type thin film transistor has been moved to positive or negative, ) Or black (black). In order to display a screen as shown in FIG. 8A, the same scan signal is supplied to each pixel during a programming step S100, and a threshold voltage of the memory-type thin film transistor is shifted by supplying an appropriate data signal together with a scan signal. The corresponding data signal and scan signal are shown in Fig. 8 (b).

본 발명에 따른 액정표시장치의 각 화소가 상기 제2실시예 및 제4실시예에 따라 구성된 경우, 도 9, 도 10 및 도 16 내지 도 18에 도시된 바와 같이, 상기 프로그래밍 단계(S100)는 스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제1박막트랜지스터(210)를 온(on)시키고, 상기 스캔신호와 동시에 데이터신호로 양의 전압 V+을 공급하여 상기 제2박막트랜지스터(220)의 문턱전압을 음의 방향으로 이동시키거나, 음의 전압 V-를 공급하여 상기 제2박막트랜지스터의 문턱전압을 양의 방향으로 이동시킨다.When each pixel of the liquid crystal display according to the present invention is configured according to the second and fourth embodiments, as shown in FIGS. 9, 10 and 16 to 18, the programming step S100 A high level voltage is supplied to the scan signal to turn on the first thin film transistor 210 and a positive voltage V + is supplied to the second thin film transistor 220) to move in the threshold voltage in a negative direction or a negative voltage V-is supplied thereby to move the threshold voltage of the second thin film transistor in the positive direction.

특히, 상기 제1화소라인에 화이트신호가 공급되고 상기 제2화소라인에 블랙신호가 공급되면, 상기 프로그래밍 단계(S100)는 상기 디스플레이 단계(S200)에서 화이트신호를 화소에 표시할 경우, 데이터신호로 상기 전압 V+를 공급하며, 반대로 상기 디스플레이 단계(S200)에서 블랙신호를 화소에 표시할 경우, 데이터신호로 상기 전압 V-를 공급한다.In particular, if a white signal is supplied to the first pixel line and a black signal is supplied to the second pixel line, the programming step S100 may display the white signal on the pixel in the display step S200, and by supplying the voltage V +, the voltage V to the contrary, when the data signal to be displayed on a black pixel signal from said display step (S200) - supplies.

이에 따라, 도 9 및 도 10에 도시된 바와 같이, 상기 제2실시예 따라 구성되는 액정표시장치의 경우, 상기 디스플레이 단계(S200)는 스캔신호로 양의 전압을 공급하고, 데이터신호로 O V(volt)를 공급한다.9 and 10, in the case of the liquid crystal display device according to the second embodiment, the display step S200 supplies a positive voltage as a scan signal, volts.

한편, 도 16 내지 도 18에 도시된 바와 같이, 상기 제4실시예에 따라 구성되는 액정표시장치의 경우, 상기 디스플레이 단계(S200)는 상기 스캔신호로 하이(high) 레벨의 전압을 공급하는 제3단계(S210)와, 상기 제3단계(S210) 이후에 상기 스캔신호로 로(low) 레벨의 전압을 공급하면서 동시에 상기 블랙신호 및 화이트신호를 공급하되, 상기 블랙신호로는 양의 전압 V+2과 상기 V+2 전압을 반전한 음의 전압 V-2를 차례로 공급하고, 상기 화이트신호로는 양의 전압 V+3과 상기 V+3 전압을 반전한 음의 전압 V-3를 차례로 공급하는 제4단계(S220)를 더 포함한다.16 to 18, in the case of the liquid crystal display device constructed in accordance with the fourth embodiment, the display step S200 includes a step of supplying a high level voltage to the scan signal, A black signal and a white signal are simultaneously supplied while supplying a low level voltage to the scan signal after the third step S210 and the third step S210, +2 and a negative voltage V- 2 obtained by inverting the voltage V + 2 in this order, and the white signal is supplied with a positive voltage V +3 and a negative voltage V -3 obtained by inverting the voltage V +3 (Step S220).

이하, 본 발명의 제2실시예에 따라 구성된 액정표시장치의 한 화소에 블랙신호를 표시할 경우와 화이트신호를 표시할 경우로 나누어 설명하도록 한다.Hereinafter, the case of displaying a black signal and the case of displaying a white signal in one pixel of the liquid crystal display device constructed in accordance with the second embodiment of the present invention will be described separately.

먼저, 한 화소에 화이트신호를 표시할 경우, 도 9에 도시된 바와 같이, 프로그래밍 단계(S100)에서 스캔신호로 하이(high) 레벨의 전압을, 데이터신호로 양의 전압을 각각 공급하여 제1박막트랜지스터(210)를 키면서 제2박막트랜지스터(220)의 문턱전압을 음의 방향으로 이동시킨다. 이어서, 디스플레이 단계(S200)에서 데이터신호로 0 V를 공급하면서 제2박막트랜지스터(220)를 켜진 상태로 유지한다. 이때, 켜진 제2박막트랜지스터(220)의 저항값(RT2,on)이 저항 R(240)의 저항값보다 작기 때문에 제1화소라인(330)을 통해 공급되는 화이트신호(VW)가 화소 전극에 전달되면서 액정에 표시된다.First, as shown in FIG. 9, when a white signal is displayed on one pixel, a high level voltage is supplied to the scan signal and a positive voltage is supplied to the data signal, respectively, in the programming step S100, The threshold voltage of the second thin film transistor 220 is shifted in the negative direction while the thin film transistor 210 is being driven. Then, in the display step S200, the second thin film transistor 220 is kept turned on while 0 V is supplied as a data signal. At this time, since the resistance value R T2, on of the second thin film transistor 220 is smaller than the resistance value of the resistor R 240, the white signal V W supplied through the first pixel line 330 is supplied to the pixel And is displayed on the liquid crystal while being transferred to the electrode.

다음으로, 한 화소에 블랙신호를 표시할 경우, 도 10에 도시된 바와 같이, 프로그래밍 단계(S100)에서 스캔신호로 하이(high) 레벨의 전압을, 데이터신호로 음의 전압을 각각 공급하여 제1박막트랜지스터(210)를 키면서 제2박막트랜지스터(220)의 문턱전압을 양의 방향으로 이동시킨다. 이어서, 디스플레이 단계(S200)에서 데이터신호로 0 V를 공급하면서 제2박막트랜지스터(220)는 꺼진 상태를 유지한다. 이때, 꺼진 제2박막트랜지스터(220)의 저항값(RT2,off)이 저항 R(240)의 저항값보다 크기 때문에 제2화소라인(340)을 통해 공급되는 블랙신호(VB)가 화소 전극에 전달되면서 액정에 표시된다.Next, as shown in FIG. 10, when a black signal is displayed on one pixel, a high level voltage is supplied to the scan signal and a negative voltage is supplied to the data signal in the programming step S100, 1 thin film transistor 210 while moving the threshold voltage of the second thin film transistor 220 in the positive direction. Then, in the display step S200, the second thin film transistor 220 maintains the off state while supplying 0 V to the data signal. At this time, since the resistance value R T2, off of the turned off second thin film transistor 220 is greater than the resistance value of the resistor R 240, the black signal V B supplied through the second pixel line 340 is supplied to the pixel And is displayed on the liquid crystal while being transferred to the electrode.

한편, 도 11은 본 발명의 제2실시예에 따라 2X2의 화소로 구성된 액정표시장치의 화소와 그 구동신호를 나타낸다. 도 11에 도시된 바와 같이, 각 화소에 한 개가 포함된 메모리형 박막트랜지스터의 문턱전압을 양 또는 음의 방향으로 이동시킬 수 있도록 화소 당 한 개의 스캔 신호가 필요하다. 각 화소는 화이트(white)와 블랙(black)의 1비트만을 나타낼 수 있고, 메모리형 박막트랜지스터의 문턱전압이 양으로 이동되었는지 음으로 이동되었는지에 따라 각 화소가 화이트(white)를 표시할지 블랙(black)을 표시할지를 결정한다. 도 11(a)와 같은 화면을 표시하기 위해서는 프로그래밍 단계(S100) 동안에 각 화소에 동일한 스캔신호를 공급하되, 스캔신호와 함께 적절한 데이터신호를 공급하여 메모리형 박막트랜지스터의 문턱전압을 이동시켜야 한다. 이에 해당하는 데이터신호와 스캔신호를 도 11(b)에 나타냈다.On the other hand, FIG. 11 shows pixels and driving signals of a liquid crystal display device composed of 2X2 pixels according to the second embodiment of the present invention. As shown in FIG. 11, one scan signal is required per pixel so that the threshold voltage of a memory thin film transistor including one pixel in each pixel can be shifted in the positive or negative direction. Each pixel may represent only one bit of white and black and may be either black or white depending on whether the threshold voltage of the memory thin film transistor is shifted to positive or negative black) is displayed. In order to display a screen as shown in FIG. 11A, the same scan signal is supplied to each pixel during a programming step S100, and a threshold voltage of the memory-type thin film transistor is shifted by supplying an appropriate data signal together with the scan signal. The corresponding data signal and scan signal are shown in Fig. 11 (b).

한편, 상기 제1실시예와 제2실시예에 따라 구성된 액정표시장치의 구동방법에서, 상기 디스플레이 단계(S200)는 상기 화이트와 블랙신호로 공통전압보다 커졌다 작아지는 형태의 교류전압을 공급하되, 상기 교류 전압의 주기는 2f(단, f는 1 프레임의 시간)인 것이 바람직하다.
In the method of driving a liquid crystal display device constructed in accordance with the first and second embodiments, the display step S200 supplies an alternating voltage of a form that is larger than a common voltage by the white and black signals, It is preferable that the period of the alternating voltage is 2f (f is a time of one frame).

이하, 본 발명의 제3실시예에 따라 구성된 액정표시장치의 한 화소에 블랙신호를 표시할 경우를 설명하도록 한다. 도 12에 도시된 바와 같이, 프로그래밍 단계(S100)의 제1단계(S110) 동안에 제1스캔신호로 하이(high) 레벨의 전압이, 데이터신호로 양의 전압 V+가 공급되며, 이에 따라 제1박막트랜지스터(410)가 켜지면서 제3박막트랜지스터(430)의 문턱전압이 음의 방향으로 이동하게 된다. 이때 제2스캔신호는 로(low) 레벨의 전압이 공급되므로, 제2박막트랜지스터(420)는 꺼져 있는 상태를 유지한다.Hereinafter, a case where a black signal is displayed on one pixel of a liquid crystal display device constructed in accordance with a third embodiment of the present invention will be described. 12, a high level voltage is supplied to the first scan signal and a positive voltage V + is supplied to the data signal during the first step S110 of the programming step S100, The first thin film transistor 410 is turned on and the threshold voltage of the third thin film transistor 430 moves in the negative direction. At this time, since the voltage of low level is supplied to the second scan signal, the second thin film transistor 420 is kept off.

다음으로, 도 13에 도시된 바와 같이, 프로그래밍 단계(S100)의 제2단계(S110) 동안에 제1스캔신호로 로(low) 레벨의 전압이 공급되어 제1박막트랜지스터(410)는 꺼지고, 제2스캔신호로 하이(high) 레벨의 전압이, 데이터신호로 음의 전압 V-가 공급되며, 이에 따라 제2박막트랜지스터(420)가 켜지면서 제4박막트랜지스터(440)의 문턱전압이 양의 방향으로 이동하게 된다. Next, as shown in FIG. 13, a low level voltage is supplied to the first scan signal during the second step S110 of the programming step S100 so that the first thin film transistor 410 is turned off, the high-voltage (high) level to the second scan signal, a data signal of a negative voltage V - is supplied, while the second thin film transistor 420 is turned on accordingly, the threshold voltage, the amount of the fourth thin film transistor 440 Direction.

이와 같이, 상기 프로그래밍 단계(S100)를 통해 제3박막트랜지스터(430)의 문턱전압은 음의 방향으로, 제4박막트랜지스터(440)의 문턱전압은 양의 방향으로 이동된 상태에서, 디스플레이 단계(S200)를 통해 블랙신호를 화소에 표시하게 된다. 즉, 도 14에 도시된 바와 같이, 디스플레이 단계(S200)의 제3단계(S210) 동안에 제1스캔신호와 제2스캔신호로 하이(high) 레벨의 전압을 공급하여 제1박막트랜지스터(410)와 제2박막트랜지스터(420)를 켜고, 동시에 데이터신호로 0 V를 공급한다. 이때 제4박막트랜지스터(440)의 문턱전압이 양의 방향으로 이동된 상태이므로 제4박막트랜지스터(440)는 켜지지 않는다. 또한, 제3박막트랜지스터(430)의 문턱전압이 음의 방향으로 이동된 상태이므로 제3박막트랜지스터(430)는 켜지며, 이에 따라 제3박막트랜지스터(430)의 소스에 연결된 제1화소라인(540)을 통해 블랙신호(VB)가 화소 전극에 공급되면서 액정에 표시된다.The threshold voltage of the third thin film transistor 430 is shifted in the negative direction through the programming step S100 and the threshold voltage of the fourth thin film transistor 440 is shifted in the positive direction. S200 to display the black signal on the pixel. 14, during the third step S210 of the display step S200, a voltage of a high level is supplied to the first scan signal and the second scan signal so that the first thin film transistor 410 is turned on, And the second thin film transistor 420 are turned on, and at the same time, 0 V is supplied as a data signal. At this time, since the threshold voltage of the fourth thin film transistor 440 is shifted in the positive direction, the fourth thin film transistor 440 is not turned on. The third thin film transistor 430 is turned on because the threshold voltage of the third thin film transistor 430 is shifted in the negative direction and accordingly the first thin film transistor 430 is connected to the first pixel line The black signal V B is supplied to the pixel electrode through the liquid crystal layer 540 and displayed on the liquid crystal.

다음으로, 도 15에 도시된 바와 같이, 디스플레이 단계(S200)의 제4단계(S220) 동안에 제1스캔신호와 제2스캔신호는 로우(low) 레벨의 전압을 공급하여 제1박막트랜지스터(410)와 제2박막트랜지스터를(420)를 끈다. 또한 블랙신호로 V+2를 공급하고, 화이트신호로 V+3을 차례로 공급하면, 제3박막트랜지스터(430)는 켜져 있고 제4박막트랜지스터(440)는 꺼져 있으므로 제1화소라인(540)을 통해 공급되는 블랙신호(V+2)가 화소 전극에 전달되면서 액정에 표시된다. 이때 제1박막트랜지스터(410)와 제2박막트랜지스터(420)는 꺼져 있으므로 제3박막트랜지스터(430)와 제4박막트랜지스터(440)의 게이트는 모두 전하가 빠져나갈 수 있는 경로가 없는 플로팅(floating) 상태가 된다. 상기 플로팅 상태에서는 [전하량 = 커패시터 X 전압]의 관계식에 따라 전하량과 커패시터의 값은 일정하고 화소전극의 전압이 V+2만큼 상승하였으므로, 제1커패시터(450)와 제2커패시터(460)의 부트스트랩(bootstrap) 동작이 일어나 제3박막트랜지스터(430)와 제4박막트랜지스터(440)의 게이트 전압이 V+2만큼 상승하게 된다. 이에 따라 제3박막트랜지스터(430)의 게이트와 소스 사이의 전압 차는 디스플레이 단계(S200)의 제3단계(S210)의 경우와 동일하게 유지된다.
15, during the fourth step S220 of the display step S200, the first scan signal and the second scan signal supply a low level voltage to the first thin film transistor 410 And the second thin film transistor 420 are turned off. When the third thin film transistor 430 is turned on and the fourth thin film transistor 440 is turned off by supplying V +2 as a black signal and then supplying V + 3 as a white signal in order, the first pixel line 540 The black signal V + 2 supplied to the pixel electrode is displayed on the liquid crystal while being transferred to the pixel electrode. At this time, since the first thin film transistor 410 and the second thin film transistor 420 are turned off, the gates of the third thin film transistor 430 and the fourth thin film transistor 440 are both floating (floating) ) State. The charge amount and the value of the capacitor are constant and the voltage of the pixel electrode is increased by V +2 according to the relation of [amount of charge = voltage of capacitor X] in the floating state, so that the charge of the first capacitor 450 and the boot of the second capacitor 460 A bootstrap operation occurs and the gate voltages of the third thin film transistor 430 and the fourth thin film transistor 440 rise by V + 2 . Accordingly, the voltage difference between the gate and the source of the third thin film transistor 430 is kept the same as in the third step S210 of the display step S200.

이하, 본 발명의 제4실시예에 따라 구성된 액정표시장치의 한 화소에 블랙신호를 표시할 경우를 설명하도록 한다. 도 16에 도시된 바와 같이, 프로그래밍 단계(S100)에서 스캔신호로 하이(high) 레벨의 전압을, 데이터신호로 양의 전압을 각각 공급하여 제1박막트랜지스터(610)를 켜면서 제2박막트랜지스터(620)의 문턱전압을 음의 방향으로 이동시킨다. 이어서, 도 17에 도시된 바와 같이, 디스플레이 단계(S200)에서 데이터신호로 0 V를 공급하면서 제2박막트랜지스터(620)를 켜진 상태로 유지한다. 이때, 켜진 제2박막트랜지스터(620)의 저항값(RT2,on)이 저항 R(640)의 저항값보다 작기 때문에 제1화소라인(730)을 통해 공급되는 블랙신호(VB)가 화소 전극에 전달되면서 액정에 표시된다. 다음으로, 도 18에 도시된 바와 같이, 디스플레이 단계(S200)의 제3단계(S220) 동안에 제1스캔신호는 로우(low) 레벨의 전압을 공급하여 제1박막트랜지스터(610)를 끈다. 또한 블랙신호로 V+2를 공급하고, 화이트신호로 V+3을 차례로 공급하면, 켜진 제2박막트랜지스터(620)의 저항값(RT2,on)이 저항 R(640)의 저항값보다 작기 때문에 제1화소라인(730)을 통해 공급되는 블랙신호(V+2)가 화소 전극에 전달되면서 액정에 표시된다. 이때 제1박막트랜지스터(610)는 꺼져 있으므로 제2박막트랜지스터(620)의 게이트는 전하가 빠져나갈 수 있는 경로가 없는 플로팅(floating) 상태가 되므로, 제1커패시터(630)를 통해 부트스트랩(bootstrap) 동작이 일어나 제2박막트랜지스터(620)의 게이트 전압이 V+2만큼 상승하게 된다. 이에 따라 제2박막트랜지스터(620)의 게이트와 소스 사이의 전압 차는 디스플레이 단계(S200)의 제3단계(S220)의 경우와 동일하게 유지된다.
Hereinafter, a case where a black signal is displayed on one pixel of the liquid crystal display device constructed in accordance with the fourth embodiment of the present invention will be described. As shown in FIG. 16, in the programming step S100, a high level voltage is supplied to the scan signal and a positive voltage is supplied to the data signal to turn on the first thin film transistor 610, 620 in the negative direction. Then, as shown in FIG. 17, in the display step S200, the second thin film transistor 620 is kept turned on while 0 V is supplied as a data signal. At this time, since the resistance value R T2, on of the second thin film transistor 620 is smaller than the resistance value of the resistor R 640, the black signal V B supplied through the first pixel line 730 is supplied to the pixel And is displayed on the liquid crystal while being transferred to the electrode. Next, as shown in FIG. 18, during a third step S220 of the display step S200, the first scan signal supplies a low level voltage to turn off the first thin film transistor 610. [ Also supplying a +2 V as a black signal, and when the supply of +3 V to turn white signal, it is turned on is smaller than the resistance value of the second thin film transistor 620, the resistance (R T2, on), the resistance R (640) of Therefore, the black signal V + 2 supplied through the first pixel line 730 is transferred to the pixel electrode and displayed on the liquid crystal. At this time, since the first thin film transistor 610 is turned off, the gate of the second thin film transistor 620 becomes a floating state in which there is no path through which charge can escape. Therefore, a bootstrap ) Operation and the gate voltage of the second thin film transistor 620 increases by V + 2 . Accordingly, the voltage difference between the gate and the source of the second thin film transistor 620 remains the same as in the third step S220 of the display step S200.

이상과 같이 본 발명을 도면에 도시한 실시예를 참고하여 설명하였으나, 이는 발명을 설명하기 위한 것일 뿐이며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 고안의 상세한 설명으로부터 다양한 변형 또는 균등한 실시예가 가능하다는 것을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 권리범위는 특허청구범위의 기술적 사상에 의해 결정되어야 한다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be appreciated that one embodiment is possible. Accordingly, the true scope of the present invention should be determined by the technical idea of the claims.

10, 210, 410, 610 : 제1박막트랜지스터
20, 220, 420, 620 : 제2박막트랜지스터
30, 430 : 제3박막트랜지스터 40, 440 : 제4박막트랜지스터
50, 450 : 제1커패시터 60, 460 : 제2커패시터
110, 510, 710 : 제1스캔라인 120, 520 : 제2스캔라인
130, 320, 530, 720 : 데이터라인 140, 330, 540, 730 : 제1화소라인
150, 340, 550, 740 : 제2화소라인 160, 350, 560, 750 : 공통전압라인
230, 630 : 커패시터 240, 640 : 저항(R)
RT2,on : 제2박막트랜지스터가 켜졌을 때의 저항
RT2,off : 제2박막트랜지스터가 꺼졌을 때의 저항
10, 210, 410, 610: a first thin film transistor
20, 220, 420, 620: a second thin film transistor
30, 430: third thin film transistor 40, 440: fourth thin film transistor
50, 450: first capacitor 60, 460: second capacitor
110, 510, 710: first scan line 120, 520: second scan line
130, 320, 530, 720: data lines 140, 330, 540, 730:
150, 340, 550, 740: second pixel line 160, 350, 560, 750: common voltage line
230, 630: capacitors 240, 640: resistance (R)
R T2, on : Resistance when the second thin film transistor is turned on
R T2, off : Resistance when the second thin film transistor is turned off

Claims (19)

게이트의 절연부에 강유전성 물질을 구비한 메모리형 박막트랜지스터와 상기 메모리형 박막트랜지스터의 게이트에 드레인이 연결된 일반형 박막트랜지스터를 적어도 1쌍으로 구비한 복수의 화소; 및
상기 일반형 박막트랜지스터의 소스에 데이터신호를, 상기 일반형 박막트랜지스터의 게이트에 스캔신호를, 상기 메모리형 박막트랜지스터의 소스에 화소신호를 각각 공급하는 구동회로를 포함하는 것을 특징으로 하는 액정표시장치.
A plurality of pixels each having at least one pair of a memory-type thin film transistor having a ferroelectric material in an insulation portion of a gate and a common thin film transistor having a drain connected to a gate of the memory-type thin film transistor; And
And a driving circuit for supplying a data signal to the source of the general thin film transistor, a scan signal to the gate of the general thin film transistor, and a pixel signal to the source of the memory thin film transistor, respectively.
제1항에 있어서,
각 화소는 상기 일반형 박막트랜지스터로서 제1 및 제2박막트랜지스터 및 상기 메모리형 박막트랜지스터로서 제3 및 제4박막트랜지스터를 포함하되,
상기 제1박막트랜지스터의 드레인은 상기 제3박막트랜지스터의 게이트에, 상기 제2박막트랜지스터의 드레인은 제4 박막트랜지스터의 게이트에 각각 연결되고, 상기 제3 및 제4박막트랜지스터의 드레인은 화소 전극에 연결되며,
상기 구동회로는 각 화소에 제1스캔신호를 공급하는 제1스캔라인, 제2스캔신호를 공급하는 제2스캔라인, 데이터신호를 공급하는 데이터라인, 제1화소신호를 공급하는 제1화소라인, 제2화소신호를 공급하는 제2화소라인을 포함하되,
상기 제1스캔라인은 각 화소의 제1박막트랜지스터의 게이트에, 제2스캔라인은 각 화소의 제2박막트랜지스터의 게이트에 각각 연결되고, 상기 데이터라인은 상기 제1 및 제2박막트랜지스터의 소스에 연결되며, 상기 제1화소라인은 상기 제3박막트랜지스터의 소스에, 상기 제2화소라인은 상기 제4박막트랜지스터의 소스에 각각 연결되는 것을 특징으로 하는 액정표시장치.
The method according to claim 1,
Each pixel includes first and second thin film transistors as the general thin film transistor and third and fourth thin film transistors as the memory thin film transistor,
The drain of the first thin film transistor is connected to the gate of the third thin film transistor, the drain of the second thin film transistor is connected to the gate of the fourth thin film transistor, and the drains of the third and fourth thin film transistors are connected to the pixel electrode Connected,
The driving circuit includes a first scan line supplying a first scan signal to each pixel, a second scan line supplying a second scan signal, a data line supplying a data signal, a first pixel line supplying a first pixel signal, And a second pixel line for supplying a second pixel signal,
Wherein the first scan line is connected to the gate of the first thin film transistor of each pixel and the second scan line is connected to the gate of the second thin film transistor of each pixel and the data line is connected to the source of the first and second thin film transistors Wherein the first pixel line is connected to the source of the third thin film transistor, and the second pixel line is connected to the source of the fourth thin film transistor, respectively.
제2항에 있어서,
상기 제1박막트랜지스터의 드레인과 커패시터 전극 사이에 연결된 제1커패시터, 상기 제2박막트랜지스터의 드레인과 커패시터 전극 사이에 연결된 제2커패시터를 더 포함하는 것을 특징으로 하는 액정표시장치.
3. The method of claim 2,
A first capacitor connected between the drain of the first TFT and the capacitor electrode, and a second capacitor connected between the drain of the second TFT and the capacitor electrode.
제2항에 있어서,
상기 제1박막트랜지스터의 드레인과 화소 전극 사이에 연결된 제1커패시터, 상기 제2박막트랜지스터의 드레인과 화소 전극 사이에 연결된 제2커패시터를 더 포함하는 것을 특징으로 하는 액정표시장치.
3. The method of claim 2,
A first capacitor connected between the drain of the first thin film transistor and the pixel electrode, and a second capacitor connected between the drain of the second thin film transistor and the pixel electrode.
제2항에 있어서,
상기 제1화소라인 및 제2화소라인 중 어느 하나는 화이트신호를 공급하고, 다른 하나는 블랙신호를 공급하는 것을 특징으로 하는 액정표시장치.
3. The method of claim 2,
Wherein one of the first pixel line and the second pixel line supplies a white signal and the other supplies a black signal.
제1항에 있어서,
각 화소는 상기 일반형 박막트랜지스터로서 제1박막트랜지스터, 상기 메모리형 박막트랜지스터로서 제2박막트랜지스터 및 상기 제2박막트랜지스터의 드레인에 일측이 연결된 저항(R)을 포함하되,
상기 제1박막트랜지스터의 드레인과 상기 제2박막트랜지스터의 게이트가 연결되고, 상기 제2박막트랜지스터의 드레인은 화소 전극에 연결되며,
상기 저항(R)의 크기는 상기 제2박막트랜지스터가 켜졌을 때의 저항(RT2,on)보다 크고 상기 제2박막트랜지스터가 꺼졌을 때의 저항(RT2,off)보다 작으며,
상기 구동회로는 각 화소에 스캔신호를 공급하는 스캔라인, 데이터신호를 공급하는 데이터라인, 제1화소신호를 공급하는 제1화소라인, 제2화소신호를 공급하는 제2화소라인을 포함하되,
상기 스캔라인은 상기 제1박막트랜지스터의 게이트에 연결되고, 상기 데이터라인은 상기 제1박막트랜지스터의 소스에 연결되며,
상기 제1화소라인은 상기 제2박막트랜지스터의 소스에 연결되고, 상기 제2 화소라인은 상기 저항(R)의 타측에 연결되는 것을 특징으로 하는 액정표시장치.
The method according to claim 1,
Each pixel includes a first thin film transistor as the general thin film transistor, a second thin film transistor as the memory thin film transistor, and a resistor R connected to one side of the drain of the second thin film transistor,
The drain of the first thin film transistor and the gate of the second thin film transistor are connected, the drain of the second thin film transistor is connected to the pixel electrode,
The size of the resistor R is larger than the resistance R T2, on when the second thin film transistor is turned on and smaller than the resistance R T2, off when the second thin film transistor is turned off ,
The driving circuit includes a scan line for supplying a scan signal to each pixel, a data line for supplying a data signal, a first pixel line for supplying a first pixel signal, and a second pixel line for supplying a second pixel signal,
The scan line is connected to the gate of the first thin film transistor, the data line is connected to the source of the first thin film transistor,
Wherein the first pixel line is connected to the source of the second thin film transistor, and the second pixel line is connected to the other side of the resistor (R).
제6항에 있어서,
상기 제1박막트랜지스터의 드레인과 커패시터 전극 사이에 연결된 커패시터를 더 포함하는 것을 특징으로 하는 액정표시장치.
The method according to claim 6,
And a capacitor connected between the drain of the first thin film transistor and the capacitor electrode.
제6항에 있어서,
상기 제1박막트랜지스터의 드레인과 화소 전극 사이에 연결된 커패시터를 더 포함하는 것을 특징으로 하는 액정표시장치.
The method according to claim 6,
And a capacitor connected between the drain of the first thin film transistor and the pixel electrode.
제6항에 있어서,
상기 제1화소라인 및 제2화소라인 중 어느 하나는 화이트신호를 공급하고, 다른 하나는 블랙신호를 공급하는 것을 특징으로 하는 액정표시장치.
The method according to claim 6,
Wherein one of the first pixel line and the second pixel line supplies a white signal and the other supplies a black signal.
제6항 내지 제9항 중 어느 한 항에 있어서,
상기 R, RT2,on 및 RT2,off 사이에는 100×RT2,on < R < 100×RT2,off의 관계식을 만족하는 것을 특징으로 하는 액정표시장치.
10. The method according to any one of claims 6 to 9,
Wherein a relationship of 100 x R T2, on <R <100 x R T2, off is satisfied between R, R T2, on and R T2, off .
게이트의 절연부에 강유전성 물질을 구비한 메모리형 박막트랜지스터와 상기 메모리형 박막트랜지스터의 게이트에 드레인이 연결된 일반형 박막트랜지스터를 1쌍으로 구비한 복수의 화소와 구동회로를 포함하되, 상기 구동회로는 상기 일반형 박막트랜지스터의 소스에 데이터신호를, 상기 일반형 박막트랜지스터의 게이트에 스캔신호를, 상기 메모리형 박막트랜지스터의 소스에 화소신호를 각각 공급하는 액티브 매트릭스형 액정 표시 장치의 구동방법으로서,
데이터신호와 스캔신호를 공급하여 각 화소의 메모리형 박막트랜지스터에 이력현상을 유도하는 프로그래밍 단계;
화소신호와 스캔신호를 공급하여 각 화소에 화소정보를 표시하는 디스플레이 단계;
를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
A plurality of pixels and a driving circuit having a pair of a memory type thin film transistor having a ferroelectric material in an insulating portion of a gate and a common thin film transistor having a drain connected to a gate of the memory type thin film transistor, A method of driving an active matrix liquid crystal display device that supplies a data signal to a source of a general thin film transistor, a scan signal to a gate of the general thin film transistor, and a pixel signal to a source of the memory thin film transistor,
A programming step of supplying a data signal and a scan signal to induce hysteresis in a memory-type thin film transistor of each pixel;
A display step of supplying pixel signals and a scan signal and displaying pixel information in each pixel;
And a driving method of the liquid crystal display device.
제11항에 있어서,
상기 프로그래밍 단계는,
상기 디스플레이 단계에서 표시될 화소정보에 따라 상기 메모리형 박막트랜지스터의 문턱전압을 음 또는 양의 방향으로 이동시키는 것을 특징으로 하는 액정표시장치의 구동방법.
12. The method of claim 11,
Wherein the programming comprises:
Wherein the threshold voltage of the memory thin film transistor is shifted in a negative or positive direction according to pixel information to be displayed in the display step.
제11항에 있어서,
각 화소는 상기 메모리형 박막트랜지스터와 일반형 박막트랜지스터를 2쌍 구비하고,
상기 프로그래밍 단계는,
어느 한 메모리형 박막트랜지스터의 문턱전압을 음의 방향으로 이동시키는 제1단계;
다른 메모리형 박막트랜지스터의 문턱전압을 양의 방향으로 이동시키는 제2단계;
를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법
12. The method of claim 11,
Each pixel has two pairs of the memory thin film transistor and the general thin film transistor,
Wherein the programming comprises:
A first step of moving a threshold voltage of a memory thin film transistor in a negative direction;
A second step of moving the threshold voltage of the other memory-type thin film transistor in the positive direction;
And a driving method of the liquid crystal display device
제13항에 있어서,
상기 액정표시장치는 제2항에 따라 구성되고,
상기 프로그래밍 단계는,
상기 제1단계에서 상기 제1스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제1박막트랜지스터를 온(on)시키고, 상기 제2단계에서 상기 제2스캔신호로 하이 (high) 레벨의 전압을 공급하여 상기 제2박막트랜지스터를 온(on)시키며, 상기 제1스캔신호 및 제2스캔신호와 동시에 데이터신호로 양의 전압 V+와 음의 전압 V-을 각각 공급하되,
상기 제1단계에서 데이터신호로 상기 전압 V+를 공급하여 상기 제3박막트랜지스터의 문턱전압을 음으로 이동시키면 상기 제2단계에서 데이터신호로 상기 전압 V-를 공급하여 상기 제4박막트랜지스터의 문턱전압을 양으로 이동시키고,
상기 제1단계에서 데이터신호로 상기 전압 V-를 공급하여 상기 제3박막트랜지스터의 문턱전압을 양으로 이동시키면 상기 제2단계에서 데이터신호로 상기 전압 V+를 공급하여 상기 제4박막트랜지스터의 문턱전압을 음으로 이동시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
14. The method of claim 13,
The liquid crystal display device according to claim 2,
Wherein the programming comprises:
In the first step, a high level voltage is supplied to the first scan signal to turn on the first thin film transistor, and in the second step, a high level And supplies a positive voltage V + and a negative voltage V - as data signals simultaneously with the first scan signal and the second scan signal,
By supplying the voltage V + in the first step into a data signal by moving the threshold voltage of the third thin film transistor to negative the voltage V to the data signal in the second step - by supplying a threshold of the fourth thin film transistor Moving the voltage positive,
When the threshold voltage of the third thin film transistor is shifted in a positive direction by supplying the voltage V - as a data signal in the first step, the voltage V + is supplied as a data signal in the second step, Further comprising the step of moving the voltage to the negative side.
제14항에 있어서,
상기 제1화소라인은 화이트신호를 공급하고, 상기 제2화소라인은 블랙신호를 공급하며,
상기 프로그래밍 단계는,
상기 디스플레이 단계에서 화이트신호를 화소에 표시할 경우, 상기 제1단계에서 데이터신호로 상기 전압 V+를 공급하고,
상기 디스플레이 단계에서 블랙신호를 화소에 표시할 경우, 상기 제1단계에서 데이터신호로 상기 전압 V-를 공급하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
15. The method of claim 14,
The first pixel line supplies a white signal, the second pixel line supplies a black signal,
Wherein the programming comprises:
When the white signal is displayed on the pixel in the display step, the voltage V + is supplied as a data signal in the first step,
When displayed on a black pixel signal from said display step, the voltage V to the data signal in the first stage-driving method of the liquid crystal display device according to claim 1, further comprising the step of supplying.
제14항에 있어서,
상기 제1화소라인 및 제2화소라인 중 어느 하나는 화이트신호를 공급하고, 다른 하나는 블랙신호를 공급하며,
상기 디스플레이 단계는,
상기 제1스캔신호와 제2스캔신호로 각각 하이(high) 레벨의 전압을 공급하는 제3단계;
상기 제1스캔신호와 제2스캔신호로 각각 로(low) 레벨의 전압을 공급하면서 동시에 상기 블랙신호 및 화이트신호를 공급하되, 상기 블랙신호로는 양의 전압 V+2과 상기 V+2 전압을 반전한 음의 전압 V-2를 차례로 공급하고, 상기 화이트신호로는 양의 전압 V+3과 상기 V+3 전압을 반전한 음의 전압 V-3를 차례로 공급하는 제4단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
15. The method of claim 14,
Wherein one of the first pixel line and the second pixel line supplies a white signal and the other supplies a black signal,
The display step may include:
A third step of supplying a high level voltage to the first scan signal and the second scan signal, respectively;
Wherein the first scan signal and a second, but by supplying a voltage to the respective (low) level at the same time supplying the black signal and white signal with the scanning signals, to the black signal is a positive voltage V +2 +2 V and the voltage and the supply voltage V to -2 of negative reverse turn, the white signal is a positive voltage V +3 and a fourth step of further supplying a voltage V -3 turn of the negative turn the voltage V +3 And a driving method of the liquid crystal display device.
제11항에 있어서,
상기 액정표시장치는 제6항에 따라 구성되고,
상기 프로그래밍 단계는,
스캔신호로 하이(high) 레벨의 전압을 공급하여 상기 제1박막트랜지스터를 온(on)시키고,
상기 스캔신호와 동시에 데이터신호로 양의 전압 V+을 공급하여 상기 제2박막트랜지스터의 문턱전압을 음의 방향으로 이동시키거나, 음의 전압 V-를 공급하여 상기 제2박막트랜지스터의 문턱전압을 양의 방향으로 이동시키는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
12. The method of claim 11,
The liquid crystal display device is configured in accordance with claim 6,
Wherein the programming comprises:
A voltage of a high level is supplied to the scan signal to turn on the first thin film transistor,
The scanning signal and at the same time either to supply a positive voltage V + to the data signal to move the threshold voltage of the second thin film transistor in the negative direction or the voltage V of the negative by supplying a threshold voltage of the second thin film transistor And moving the liquid crystal display panel in a positive direction.
제17항에 있어서,
상기 제1화소라인은 화이트신호를 공급하고, 상기 제2화소라인은 블랙신호를 공급하며,
상기 프로그래밍 단계는,
상기 디스플레이 단계에서 화이트신호를 화소에 표시할 경우, 데이터신호로 상기 전압 V+를 공급하고,
상기 디스플레이 단계에서 블랙신호를 화소에 표시할 경우, 데이터신호로 상기 전압 V-를 공급하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
18. The method of claim 17,
The first pixel line supplies a white signal, the second pixel line supplies a black signal,
Wherein the programming comprises:
When the white signal is displayed on the pixel in the display step, the voltage V + is supplied as a data signal,
A data signal to the pixel when displaying the black display signal in the phase the voltage V - method of driving a liquid crystal display device according to claim 1, further comprising the step of supplying.
제17항에 있어서,
상기 제1화소라인 및 제2화소라인 중 어느 하나는 화이트신호를 공급하고, 다른 하나는 블랙신호를 공급하며,
상기 디스플레이 단계는,
상기 스캔신호로 하이(high) 레벨의 전압을 공급하는 제3단계;
상기 스캔신호로 로(low) 레벨의 전압을 공급하면서 동시에 상기 블랙신호 및 화이트신호를 공급하되, 상기 블랙신호로는 양의 전압 V+2과 상기 V+2 전압을 반전한 음의 전압 V-2를 차례로 공급하고, 상기 화이트신호로는 양의 전압 V+3과 상기 V+3 전압을 반전한 음의 전압 V-3를 차례로 공급하는 제4단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
18. The method of claim 17,
Wherein one of the first pixel line and the second pixel line supplies a white signal and the other supplies a black signal,
The display step may include:
A third step of supplying a high level voltage to the scan signal;
While supplying the voltage of a scan signal to the (low) level, but at the same time supplying the black signal and a white signal and the black signal as the inversion of the positive voltage V +2 +2 V and the voltage negative voltage V - And a fourth step of sequentially supplying a positive voltage V +3 and a negative voltage V -3 obtained by inverting the V +3 voltage to the white signal in order, .
KR20140010345A 2013-02-01 2014-01-28 Liquid crystal display and the method of driving the same KR101508089B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130011603 2013-02-01
KR20130011603 2013-02-01

Publications (2)

Publication Number Publication Date
KR20140099198A true KR20140099198A (en) 2014-08-11
KR101508089B1 KR101508089B1 (en) 2015-04-07

Family

ID=51745682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140010345A KR101508089B1 (en) 2013-02-01 2014-01-28 Liquid crystal display and the method of driving the same

Country Status (1)

Country Link
KR (1) KR101508089B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109874308A (en) * 2018-04-26 2019-06-11 京东方科技集团股份有限公司 Pixel memory circuit and its driving method, array substrate and display device
WO2019205485A1 (en) * 2018-04-26 2019-10-31 Boe Technology Group Co., Ltd. Memory-in-pixel circuit, driving method thereof, array substrate, and display apparatus
WO2023214619A1 (en) * 2022-05-04 2023-11-09 경희대학교 산학협력단 Display pixel circuit using ferroelectric thin film transistor and driving method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080080117A (en) * 2005-11-16 2008-09-02 폴리머 비젼 리미티드 Method for addressing active matrix displays with ferroelectrical thin film transistor based pixels
KR100926676B1 (en) * 2008-04-18 2009-11-17 창원대학교 산학협력단 OTP memory device comprising a two-transistor OTP memory cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109874308A (en) * 2018-04-26 2019-06-11 京东方科技集团股份有限公司 Pixel memory circuit and its driving method, array substrate and display device
WO2019205485A1 (en) * 2018-04-26 2019-10-31 Boe Technology Group Co., Ltd. Memory-in-pixel circuit, driving method thereof, array substrate, and display apparatus
US20200265763A1 (en) * 2018-04-26 2020-08-20 Boe Technology Group Co., Ltd. Memory-in-pixel circuit, driving method thereof, array substrate, and display apparatus
US10991289B2 (en) 2018-04-26 2021-04-27 Boe Technology Group Co., Ltd. Memory-in-pixel circuit, driving method thereof, array substrate, and display apparatus
CN109874308B (en) * 2018-04-26 2022-09-27 京东方科技集团股份有限公司 Pixel memory circuit, driving method thereof, array substrate and display device
WO2023214619A1 (en) * 2022-05-04 2023-11-09 경희대학교 산학협력단 Display pixel circuit using ferroelectric thin film transistor and driving method thereof

Also Published As

Publication number Publication date
KR101508089B1 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
EP3142100B1 (en) Pixel drive circuit and drive method therefor, and display device
KR100519468B1 (en) Flat-panel display device
US6975298B2 (en) Active matrix display device and driving method of the same
US8094142B2 (en) Display device
US8378945B2 (en) Liquid crystal display device
KR101256665B1 (en) Liquid crystal panel
US8368626B2 (en) Liquid crystal display device
US8896512B2 (en) Display device for active storage pixel inversion and method of driving the same
WO2011055572A1 (en) Display device
US8836680B2 (en) Display device for active storage pixel inversion and method of driving the same
US11238824B2 (en) Pixel circuit, driving method thereof, display panel, and display apparatus
US20150339973A1 (en) Pixel circuit and driving method thereof and display apparatus
US9589528B2 (en) Display device
WO2010143612A1 (en) Pixel circuit and display device
KR100744136B1 (en) Method of driving display panel by inversion type and display panel driven by the same method
WO2010143613A1 (en) Pixel circuit and display device
US20120019503A1 (en) Frame buffer pixel circuit, method of operating the same, and display device having the same
US9007359B2 (en) Display device having increased aperture ratio
KR101508089B1 (en) Liquid crystal display and the method of driving the same
US8866719B2 (en) Memory device and liquid crystal display device equipped with memory device
WO2011033811A1 (en) Display device and drive method for display device
JP2008304566A (en) Precharge circuit, and liquid crystal display device and electronic equipment including the same
WO2019119890A1 (en) Liquid crystal display, and circuit and method for driving same
JP2009086170A (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2008180836A (en) Display device having partial display function

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 4