KR20140098107A

KR20140098107A - 잔류 예측을 위한 움직임 추정 방법

Info

Publication number: KR20140098107A
Application number: KR1020147014817A
Authority: KR
Inventors: 상희 이; 팡웬 푸; 지준 레이
Original assignee: 인텔 코포레이션
Priority date: 2011-12-01
Filing date: 2011-12-01
Publication date: 2014-08-07
Also published as: EP2786576A1; CN103975594A; US9386311B2; US20130279581A1; CN103975594B; EP2786576B1; TW201334551A; WO2013081615A1; EP2786576A4; TWI551118B

Abstract

기준 픽셀 값의 비트-길이를 줄이고 그 결과에 제1의 기 설정된 값을 가산함으로써 제1 값을 결정하고, 현재 픽셀 값에서 잔류 픽셀 값을 감하여 차 값을 생성하고, 차 값의 비트-길이를 줄이고, 그 결과에 제1의 기 설정된 값을 가산함으로써 제2 값을 결정하는 것을 포함하는 시스템, 장치 및 방법이 기술된다. 제2 값의 범위는 제2 값이 제2의 기 설정된 값과 같거나 작을 때 그 제2 값을 제로로 설정하고 제2 값이 제4의 기 설정된 값과 같거나 클 때 그 제2 값을 제3의 기 설정된 값으로 설정함으로써 고정될 수 있다. 제1 값 및 제2 값은 스케일러브 비디오 코딩(SVC) 시스템에서 계층 간 잔류 예측을 위해 사용될 수 있다.

Description

잔류 예측을 위한 움직임 추정 방법{MOTION ESTIMATION METHODS FOR RESIDUAL PREDICTION}

스케일러블 비디오 코딩(Scalable Video Coding (SVC))은 H.264/AVC 비디오 코딩 표준의 확장이다. SVC는 다층 비디오 스트림(multi-layered video streams)을 기본 계층과 해상도, 프레임 레이트 및 품질을 향상시킬 수 있는 선택적인 추가 인핸스먼트 계층으로 구성된 단일의 비트 스트림으로 인코딩되게 해준다. 계층간 잔류 신호 예측(Inter-layer residual prediction)은 SVC에서 핵심적인 압축 기술이다. 기본 계층 및 인핸스먼트 계층에서 움직임 벡터들이 유사해지는 경향이 있으므로, 기본 계층으부터 업-샘플된 잔류 블록은 또한 대응하는 인핸스먼트 계층 내 대응하는 매크로블록(MB)에 유사한 잔류 신호를 가지는 경향이 있다. 그래서, 기본 계층 잔류 신호는 인핸스먼트 계층 잔류 신호에 대한 예측자로서 사용될 수 있다. 인코더는 계층간 예측한 잔류 신호와 계층간 예측하지 않은 잔류 신호의 에너지를 비교함으로써 잔류 예측을 사용할지 또는 사용하지 않을지를 판단할 수 있다.

표준적인 움직임 추정에 있어서, 인코더는 현재 MB과 소정의 기준 MB 간의 왜곡을 최소화하는 움직임 벡터를 찾는다. 왜곡 측정으로서 절대차의 합(Sum of Absolute Differences (SAD))을 이용할 때, 현재 픽셀 c와 각각의 기준 픽셀 p 간의 차는 |c-p|로 주어진다. 이러한 차는 블록 왜곡을 획득하기 위해 주어진 블록 크기에 걸쳐 합산된다. 픽셀 깊이가 8-비트라고 가정하면, c 및 p는 둘 다 8-비트 값이다.

잔류 예측의 경우, 인코더는 검색 범위에 걸쳐 |c-p-r|을 최소화하는 움직임 벡터를 찾으며, 여기서 r은 기본 계층으로부터의 잔류 값이다. 이러한 식은 c와 r이 소정의 MB에 대한 기설정된 값들이며 오직 p만이 검색 범위에 걸쳐 변하기 때문에 |(c-r)-p| 이라고 다시 쓸 수 있다. 전형적으로, -255와 255의 범위 내에서 c와 p는 8-비트 값을 가지며 r은 9-비트 값을 가지며, 그래서 (c-r)은 -255 내지 510의 범위 내에서 10-비트 값이 될 것이다.

잔류 예측에 대한 과제는 (c-r)과 연관된 비트 깊이의 증가 때문에 전형적인 움직임 예측 엔진이 직접 사용될 수 없다는 것이다. 8-비트 값 대신 10-비트를 사용하면 데이터경로 폭이 증가하고 산술 연산에서 정확도가 증가함으로 인하여 상당한 비용을 유발할 수 있다. (c-r)을 8-비트 값으로 변환하는 한가지 방식은 클립핑(clipping)하는 것이다. 그러나, 클립핑 에러는 특히 c가 매우 밝을 때(255에 근접함) 또는 매우 어두울 때(0에 근접함) 및/또는 r의 크기가 클 때 움직임 추정 품질에 영향을 미칠 수 있다.

본 출원에서 기술된 내용은 첨부 도면에서 예를 들어가면서 제한하지 않고 예시된다. 간략하고 명료한 예시를 위해, 도면에서 도시된 구성요소들은 반드시 축척대로 그려지지 않았다. 예를 들어, 구성요소들 중 몇몇의 치수는 명료한 표현을 위해 다른 구성요소에 비해 과장되게 그려질 수 있다. 또한, 적절하다고 여겨지면, 대응하는 또는 유사한 구성요소를 지시하기 위해 참조부호가 도면에서 반복될 수 있다.
도 1은 예시적인 비디오 인코더 시스템의 예시적인 다이어그램이다.
도 2는 도 1의 시스템의 일부분을 더 상세히 도시한다.
도 3은 예시적인 비트단위 동작을 도시한다.
도 4는 예시적인 잔류 예측 프로세스의 플로우차트이다.
도 5는 예시적인 시스템의 예시적인 다이어그램이다.
도 6은 본 개시내용의 적어도 일부의 구현예에 따라서 배열된 예시적인 장치의 예시적인 다이어그램이다.

이제 첨부 도면을 참조하여 하나 이상의 실시예 또는 구현예가 설명된다. 특정한 구성과 배열이 기술되지만, 이것은 예시적인 목적만을 위한 것으로 이해하여야 한다. 관련 기술에서 통상의 지식을 가진 자라면 상세한 설명의 정신과 범주를 일탈함이 없이도 다른 구성과 배열이 이용될 수 있다고 인식할 것이다. 관련 기술에서 통상의 지식을 가진 자에게는 본 출원에 기술된 기술 및/또는 배열이 또한 본 출원에서 기술된 시스템과 응용과 다른 각종 시스템과 응용에서 이용될 수 있다는 것이 자명해질 것이다.

다음의 설명은 예를 들어 시스템-온-칩(system-on-a-chip (SoC)) 아키텍처와 같은 아키텍처에서 분명해질 수 있는 여러 구현예를 설명하지만, 본 출원에 기술된 기술 및/또는 배열의 구현예는 특정한 아키텍처 및/또는 컴퓨팅 시스템으로 제한되지 않으며 또한 유사한 목적을 위한 어느 아키텍처 및/또는 컴퓨팅 시스템에 의해서도 구현될 수 있다. 예를 들면, 다중 집적 회로(IC) 칩 및/또는 패키지, 및/또는 각종 컴퓨팅 장치 및/또는 소비자 전자(consumer electronic (CE)) 장치, 이를 테면, 셋탑 박스, 스마트 폰 등은 본 출원에서 기술된 기술 및/또는 배열을 구현할 수 있다. 또한, 하기 설명은 로직 구현, 시스템 컴포넌트들의 유형 및 연관성, 로직 분할/통합 선택 등과 같은 여러 특정한 세부사항을 설명할 수 있지만, 청구된 주제는 그러한 특정 세부사항 없이도 실시될 수 있다. 다른 예를 들면, 예를 들어, 제어 구조체 및 완전 소프트웨어 명령어 시퀀스와 같은 몇몇 내용은 본 출원에 기술된 내용을 방해하지 않도록 하기 위하여 상세히 도시되지 않을 수 있다.

본 출원에 기술된 내용은 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 조합으로 구현될 수 있다. 본 출원에 기술된 내용은 또한 하나 이상의 프로세서에 의해 판독되고 실행될 수 있는 머신 판독가능 매체에 저장된 명령어로서 구현될 수 있다. 머신-판독가능 매체는 정보를 머신(예를 들면, 컴퓨팅 장치)에 의해 판독가능한 형태로 저장 또는 전송하기 위한 모든 매체 및/또는 메커니즘을 포함할 수 있다. 예를 들면, 머신 판독가능 매체는 리드 온리 메모리(ROM), 랜덤 액세스 메모리(RAM), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 소자, 및 전기, 광학, 음향 또는 다른 형태의 전파 신호(예를 들면, 캐리어 웨이브, 적외선 신호, 디지털 신호 등) 기타 등을 포함할 수 있다.

명세서에서 "일 구현예", "구현예", "예시적인 구현예"에 대해 언급하는 것은 기술된 구현예가 특정 특징, 구조 또는 특성을 포함하는 것을 나타내지만, 모든 구현예가 반드시 특정 특징, 구조, 또는 특징을 포함하지 않을 수 있다. 더욱이, 그러한 구문은 반드시 동일한 구현예를 언급하는 것은 아니다. 또한, 특정 특징, 구조 또는 특성이 구현예와 관련하여 기술될 때, 본 기술에서 통상의 지식을 가진 자는 본 출원에서 명시적으로 기술하든 기술하지 않든 그러한 특징, 구조, 또는 특성이 다른 구현예와 관련하여 이루어짐을 알고 있다고 생각된다.

도 1은 본 개시내용에 따른 예시적인 비디오 인코더 시스템(100)을 도시한다. 여러 구현예에서, 비디오 인코더 시스템(100)은 하나 이상의 최신비디오 코덱 표준들, 예를 들면, H.264 표준 (ISO/IEC JTC1 및 ITU-T, H.264/AVC - "포괄적 시청각 서비스를 위한 최신 비디오 코딩(Advanced video coding for generic audiovisual services)", ITU-T Rec. H.264 및 ISO/IEC 14496-10 (MPEG-4 파트 10), 버전 3, 2005년의 것을 참조할 것) 및 스케일러블 비디오 코딩 (SVC) 확장(extensions)을 포함하는 전술한 것의 확장 (공동 초안 ITU-T Rec. H.264 및 ISO/IEC 14496-10/Amd.3, 스케일러블 비디오 코딩, 2007년 7월 5일의 것을 참조할 것) (이하, SVC 표준”이라 함)과 같은 표준에 따라 비디오 압축을 수행하며/하거나 비디오 코덱을 구현하도록 구성될 수 있다. 비록 시스템(100) 및/또는 다른 시스템, 방식 또는 프로세스가 본 출원에서 예시 및 설명 목적을 위해 SVC 표준의 맥락에서 기술될지라도, 본 개시내용은 특정한 비디오 인코딩 표준 또는 사양으로 제한되지 않는다.

여러 실시예에서, 비디오 인코더 시스템(100)은 하위의 공간 해상도 기본 계층(lower spatial resolution base layer)(102) 및 적어도 하나의 상위의 공간 해상도 인핸스먼트 계층(higher spatial resolution enhancement layer)(120)을 포함하는 두 개의 구분된 인코딩 계층을 실행할 수 있다. 예를 들면, 기본 계층(102) 내 이미지 프레임은 352 x 288 픽셀의 해상도를 가질 수 있는 반면 인핸스먼트 계층(120)은 760 x 480 픽셀의 해상도 (SD 해상도) 등을 가질 수 있다. 또한, 여러 구현예에서, 상이한 계층은 상이한 프레임 레이트를 가질 수 있다. 예를 들면, 기본 계층(102)은 15 fps(frames-per-second)의 프레임 레이트를 가질 수 있는 반면 인핸스먼트 계층(120)은 30 fps 등의 프레임 레이트를 가질 수 있다. 도 1이 기본 계층(102) 및 인핸스먼트 계층(120)의 두 계층을 도시하고 있지만, 본 기술에서 통상의 지식을 가진 자라면 시스템(100)과 같이 스케일러블 비디오 인코딩을 책임지고 수행하도록 구성된 인코더 시스템이 다수의 인핸스먼트 계층을 포함할 수 있음을 인식할 수 있다. 예를 들면, 시스템(100)은 하나 이상의 추가 인핸스먼트 계층(도시되지 않음)을 포함할 수 있으며, 본 출원에서 기술된 기술 및/또는 방식은 그러한 추가 인핸스먼트 계층에도 적용할 수 있으며, 본 개시내용은 어느 특정한 스케일러블 비디오 방식 또는 포맷으로 제한되지 않는다. 기본 계층(102)은 인트라/인터 예측 모듈(104), 변환/양자화 모듈(106), 역양자화 및 역 변환 모듈(108), 디-블록킹 필터 모듈(110), 프레임 버퍼 모듈(112), 및 엔트로피 코딩 모듈(114)과 같은 여러 모듈을 포함할 수 있다. 모듈(104-114)의 기능은 널리 공지되어 있으며(예를 들면, SVC 표준을 참조할 것) 본 출원에서 더 상세히 기술되지 않을 것이다. 인핸스먼트 계층(120)은 인트라/인터 예측 모듈(122), 변환 및 양자화 모듈(124), 역양자화 및 역 변환 모듈(126), 디-블록킹 필터 모듈(128), 프레임 버퍼 모듈(130), 및 엔트로피 코딩 모듈(132)과 같은 여러 모듈을 포함할 수 있다. 인핸스먼트 계층(120)의 모듈(122-132)의 기능은 대응적으로 표식된 기본 계층(102)의 모듈(104-114)과 유사하며 본 출원에서 더 상세히 기술되지 않을 것이다. 인핸스먼트 계층(120)은 아래에서 더욱 상세히 기술되는 바와 같은 움직임 예측 모듈(134) 및 잔류 예측 모듈(136)을 더 포함할 수 있다.

여러 구현예에서, 비디오 인코더 시스템(100)은 또한 계층간 인트라 예측 모듈(142), 계층간 움직임 예측 모듈(144), 및 계층간 잔류 예측 모듈(146)을 포함하는 각종 계층간 예측 모듈(140)을 포함할 수 있다. 계층간 인트라 예측 모듈(142)은 기본 계층(102)에서 예측된 인트라 블록이 인핸스먼트 계층(120) 내 하나 이상의 블록에 대한 예측자로서 사용될 수 있도록 기본 계층(102)의 내부 블록에 대한 텍스처 예측을 수행할 수 있다. 계층간 움직임 예측 모듈(144)은 인핸스먼트 계층(120) 내 블록의 움직임 예측을 수행하는 움직임 예측 모듈(134)에 의해 사용될 수 있는 기본 계층(102)에서 생성된 움직임 벡터를 식별하도록 동작할 수 있다.

여러 구현예에서, 계층간 잔류 예측 모듈(146)은 인핸스먼트 계층(120)에서 잔류 예측을 수행하는 움직임 예측 모듈(134)에 의해 사용될 수 있는 기본 계층(102)의 잔류 값을 식별하는데 사용될 수 있다. 여러 구현예에서, 인터코딩된(inter-coded) 매크로블록(MB)의 일부 또는 모두에 대한 계층간 잔류 예측은 시스템(100)에서 수행될 수 있다. 예를 들면, 주어진 MB에 대한 계층간 잔류 예측의 사용을 표시하기 위하여 인핸스먼트 계층(120)에 대한 MB 신택스에 플래그가 추가될 수 있다. 예를 들면, 이러한 잔류 예측 플래그가 1이라는 값을 가질 때, 기본 계층(102)의 해당하는 서브-MB의 잔류 신호는 계층간 잔류 예측 모듈(146)을 통하여(예를 들면, 바이리니어 필터(bilinear filter)를 이용하여) 인핸스먼트 계층(120)으로 업샘플될 수 있으며 인핸스먼트 계층(120) MB의 잔류 신호의 생성을 돕기 위하여 잔류 예측 모듈(136)에 의해 예측자로서 사용될 수 있다. 여러 구현예에서, 계층간 잔류 예측 모듈(146)은 예측자를 잔류 픽셀 값(r)의 형태로 잔류 예측 모듈(136)에 제공할 수 있다. 8-비트 이미지 깊이의 경우, 잔류 픽셀 값(r)은 9-비트 정수 값일 수 있다.

도 2는 본 개시 내용에 따른 시스템(100)의 잔류 예측 모듈(136)을 더 상세히 도시한다. 여러 구현예에서, 잔류 예측 모듈(136)은 제1 전처리 모듈(202), 제2 전처리 모듈(204), 및 움직임 추정 모듈(206)을 포함할 수 있다. 여러 실시예에서, 제1 전처리 모듈(202)은 하드웨어로 구현될 수 있으며, 제2 전처리 모듈(204)은 소프트웨어로 구현될 수 있다. 그러나, 본 개시 내용은 이러한 관점으로 제한되지 않으며 모듈(202) 및/또는 모듈(204)은 하드웨어, 소프트웨어, 또는 펌웨어, 또는 이들의 조합으로 구현될 수 있다.

본 개시내용에 따르면, 잔류 예측 모듈(136)은 기준 픽셀 값(p)에 대해 여러 동작을 수행하여 변경된 기준 픽셀 값(p')을 생성하는 제1 전처리 모듈(202)을 이용할 수 있으며, 그리고 현재 픽셀 값(c)을 잔류 픽셀 값(r)과 조합하여 여러 동작을 수행하여 변경된 현재 픽셀 값(c')을 생성하는 제2 전처리 모듈(204)을 사용할 수 있다. 움직임 추정 모듈(206)은, 예를 들면, p'및 c' 값을 적어도 부분적으로 이용하는 절대차의 합(Sum of Absolute Differences (SAD))을 결정함으로써 공지의 움직임 추정 기술을 수행하여 주어진 인핸스먼트 계층 MB에 대한 최적한 움직임 벡터(MV) 및 이와 연관된 잔류 신호(왜곡)을 획득할 수 있다.

본 개시내용에 따르면, 제1 전처리 모듈(202)은 기준 픽셀 값(p)을 입력으로서 수신할 수 있고 그리고 나서 먼저 그 기준 픽셀 값의 비트-길이를 1씩 줄인 다음 결과적으로 줄어든 비트-길이 값에 기 설정된 값을 가산할 수 있다. 여러 구현예에서, 기준 픽셀 값의 오른쪽으로 시프팅(right shifting)은 기준 픽셀 값의 비트-길이를 줄이는데 사용될 수 있다. 예를 들면, 기준 픽셀 값(p)이 8-비트 값인 8-비트 이미지 깊이의 경우, p를 1씩 오른쪽으로 시프팅시킨 결과에 64 값이 가산되어 8-비트를 갖고 64 내지 191의 값을 범위로 하는 변경된 기준 픽셀 값(p')을 생성할 수 있다. 제1 전처리 모듈(202)가 8-비트 입력에 대해 연산한 결과는 다음과 같은 수학식으로 표현될 수 있다.

본 개시 내용에 따르면, 제2 전처리 모듈(204)은 현재 픽셀 값(c) 및 잔류 픽셀 값(r)을 입력으로서 수신할 수 있고, 차 값(c-r)을 결정할 수 있고, 1씩 오른쪽으로 시프팅시킴으로써 차 값의 비트-길이를 줄일 수 있고, 오른쪽으로 시프팅된 차 값에 기 설정된 값을 가산할 수 있고, 그리고 나서 그 결과를 특정 범위의 값으로 제한 또는 고정(clip)시킬 수 있다. 예를 들면, 현재 픽셀 값(c)이 8-비트 값인 8-비트 이미지 깊이의 경우, 잔류 픽셀 값(r)은 9-비트 값이며, 차 값(c-r)은 10-비트 값이고, 오른쪽으로 시프팅된 차 값에 값 64가 가산되어 -255 내지 512를 범위로 하는 값을 갖는 중간 결과가 생성될 수 있다. 그런 다음 이 중간 결과 값은 -255 내지 -128을 범위로 하는 값이 제로의 값으로 설정되도록, 그리고 383부터 512까지를 범위로 하는 값이 255의 값으로 설정되도록 고정될 수 있다. 제2 전처리 모듈(204)이 8-비트 입력 현재 픽셀 값과 9-비트 입력 잔류 픽셀 값에 대해 수행한 연산 결과는 하기 수학식과 같이 나타낼 수 있다.

표 1은 수학식 1 및 수학식 2와 연관된 8-비트 이미지 깊이의 여러 값을 요약하고 있다.

여러 구현예에서, 본 출원에서 사용된 바와 같은 "오른쪽으로 시프팅"은 레지스터 내에서 (p 또는 (c-r)과 같은) 값을 나타내는 데이터 워드의 비트를 하나 이상의 오른쪽 비트 위치로 이동시키는 비트단위 연산에 해당할 수 있다. 여러 구현예에서, 오른쪽으로 시프팅을 수행하는 것은 산술적 자리 이동 또는 논리적 자리이동을 수행하는 것을 포함할 수 있다. 예를 들면, 도 3은 비트-길이가 8인 예시적인 이진 값(즉, 8-비트 값)에 대해 수행된 산술적 오른쪽 자리이동 연산(302) 및 논리적 오른쪽 자리이동 연산(304)의 형태로 1씩 오른쪽 자리이동한 것을 도시한다. 예를 들면, 본 기술에서 통상의 지식을 가진 자가 각종 소프트웨어 언어(예를 들면, C, C++, 등)로 인식할 수 있는 것처럼, (본 출원에서, 예를 들면, 수학식 1 및 2에서 사용된 바와 같이) 오른쪽으로 시프팅 연산자는 심볼 "≫"로 표현될 수 있으며 해당 연산은 오퍼랜드가 부호를 지닌 정수일 때 산술적 오른쪽으로 시프팅일 수 있다. 그러한 표시에서, 자리 이동하는 자리 수는 제2의 인자로서 제공될 수 있다.

도 4는 본 개시 내용의 여러 구현예에 따라서 잔류 예측을 위한 예시적인 프로세스(400)의 흐름도를 도시한다. 프로세스(400)는 도 4의 하나 이상의 블록(402, 404, 406 및 408)으로 도시된 바와 같이 하나 이상의 동작, 기능, 또는 행위를 포함할 수 있다. 비-제한적인 예로서, 프로세스(400)는 여기서 도 1 및 도 2의 예시적인 시스템(100)을 참조하여 설명될 것이다. 여러 구현예에서, 인코더(예를 들면, 시스템(100))는 인핸스먼트 계층(120)에서 움직임 추정을 수행할 때 프로세스(400)를 수행할 수 있다. 프로세스(400)는 블록(402)에서 기준 픽셀 값의 비트-길이를 줄이고 그 결과에 제1의 기 설정된 값을 가산하여 제1 값을 결정하는 것으로 시작할 수 있다. 여러 구현예에서, 블록(402)은 잔류 예측 모듈(136)의 제1 전처리 모듈(202)을 이용하는 비디오 인코더 시스템(100)을 관련시켜서 전술한 바와 같이 입력된 기준 픽셀 값(p)을 오른쪽 자리이동하고 그 결과에 기 설정된 일정한 값을 가산할 수 있다. 예를 들면, 8-비트 기준 픽셀 값의 경우, 제1 전처리 모듈(202)은 기준 픽셀 값을 1씩 오른쪽 자리이동하고 그 결과에 64를 가산하여 수학식 1의 동작적 등가를 구현할 수 있다.

블록(404)에서, 잔류 픽셀 값을 현재 픽셀 값에서 감산하여 차 값을 생성하고, 차 값의 비트-길이를 줄이고, 그 결과에 제1의 기 설정된 값을 가산함으로써 제2 값이 결정될 수 있다. 여러 구현예에서, 블록(404)은 잔류 예측 모듈(136)의 제2 전처리 모듈(204)을 이용하는 비디오 인코더 시스템(100)을 관련시켜서 잔류 픽셀 값(r)을 현재 픽셀 값(c)에서 감산하여 차 값(c-r)을 생성하고, 그 차 값을 오른쪽 자리이동하고, 그런 다음 제1의 기 설정된 값을 오른쪽으로 시프팅된 결과에 가산할 수 있다. 예를 들면, 8-비트 현재 픽셀 값 및 9-비트 잔류 픽셀 값의 경우, 차 값(c-r)은 10-비트 값이며, 블록(404)은 차 값을 1씩 오른쪽으로 시프팅시키고 그 결과에 64를 가산하는 과정을 포함할 수 있다.

블록(406)에서, 제2 값은 그 제2 값이 제2의 기 설정된 값과 같거나 작을 때 제로로 설정될 수 있으며, 그 제2 값이 제4의 기 설정된 값과 같거나 클 때는 제3의 기 설정된 값으로 설정될 수 있다. 여러 구현예에서, 블록(406)은 잔류 예측 모듈(136)의 전처리 모듈(204)을 이용하는 비디오 인코더 시스템(100)을 관련시켜서 블록(404)의 결과를 특정 범위의 값으로 고정 또는 제한할 수 있다. 예를 들면, 8-비트 이미지 깊이의 경우, 블록(404)의 결과는 -255 내지 512를 범위로 하는 정수 값을 가질 수 있다. 그런 다음, 블록(404)은 -255 내지 -128 (제2의 기 설정된 값)을 범위로 하는 값이 제로의 값으로 설정되도록, 그리고 383 (제4의 기 설정된 값)부터 512까지를 범위로 하는 값이 255의 값(제3의 기 설정된 값)으로 설정되도록 블록(404)의 출력을 고정하는 과정을 포함할 수 있다.

블록(404 및 406)을 수행할 때, 전처리 모듈(204)은 전술한 바와 같이 수학식 2의 동작적 등가를 구현할 수 있다. 그래서, 8-비트 이미지 깊이의 경우, 수학식 2의 구현예는 -255 내지 -128의 값을 범위로 하는 변경된 현재 픽셀 값(c')을 제로의 값으로 잘라 줄일(truncate) 수 있으며, 383 내지 512의 값을 범위로 하는 변경된 현재 픽셀 값(c')을 255의 값으로 잘라 줄일 수 있다. -128 내지 383의 값을 범위로 하는 변경된 현재 픽셀 값(c')의 경우, 수학식 2의 구현예는 그 범위 내 홀수 값에서 최하위 비트(LSB)의 손실만으로 결과될 수 있다.

블록(408)에서, 블록(402)으로부터 결과된 제1 값 및 블록(406)으로부터 결과된 제2 값은 계층간 잔류 예측의 목적을 위한 움직임 추정을 수행하는데 사용될 수 있다. 그래서, 여러 구현예에서, 블록(402)으로부터 결과된 변경된 기준 픽셀 값(p') 및 블록(406)으로부터 결과된 변경된 현재 픽셀 값(c')은 블록(408)에서 움직임 추정을 수행하는 움직임 추정 엔진(206)에 의해 사용될 수 있다. 예를 들면, 이를 위하여, 움직임 추정 모듈(206)은 여러 왜곡 측정 또는 평가 메트릭(evaluation metrics), 이를 테면, 절대 차의 합(SAD), 평균 제곱 에러(Mean Squared Error (MSE)), 평균 절대 차(Mean Absolute Difference (MAD)), 제곱 에러의 합(Sum of Squared Errors (SSE)), 및 절대 변환 차의 합(Sum of Absolute Transformed Differences (SATD) 등을 기반으로 한 p' 및 c'를 이용하는 공지의 블록 매칭 알고리즘을 이용할 수 있다.

여러 구현예에서, 블록(408)에서 잔류 예측을 위한 움직임 추정을 수행할 때, 움직임 추정 모듈(206)은 현재 MB와 주어진 기준 MB와의 사이에서 왜곡을 최소화하는 움직임 벡터를 결정할 수 있다. 예를 들면, 본 개시 내용에 따라서 잔류 예측을 위한 왜곡 측정으로서 SAD를 사용할 때, 움직임 추정 모듈(206)은 검색 범위에 걸쳐 |c'-p'|를 최소화하는 움직임 벡터를 결정할 수 있다. 또한, 본 개시 내용에 따라서 생성된 변경된 기준 픽셀(p') 및 변경된 현재 픽셀(c')을 이용함으로써, 비디오 인코더 시스템은 중요한 클리핑 에러(clipping errors)를 회피할 수 있다. 게다가, 인코더는 계층간 예측한 잔류 신호와 계층간 예측하지 않은 잔류 신호의 에너지를 비교함으로써 잔류 예측을 수행할지 또는 수행하지 않을지를 판단할 수 있다.

도 4에 도시된 바와 같은 예시적인 프로세스(400)의 구현예가 예시된 순서대로 도시된 모든 블록을 실시하는 것을 포함할 수 있지만, 본 개시 내용은 이러한 관점으로 제한되지 않으며, 여러 예에서, 프로세스(400)의 구현예는 도시된 블록의 서브세트만을 및/또는 도시된 바와 상이한 순서대로 실시하는 것을 포함할 수 있다.

게다가, 도 4의 블록 중 하나 이상의 블록은 하나 이상의 컴퓨터 프로그램 제품에 의해 제공된 명령어에 응답하여 수행될 수 있다. 그러한 프로그램 제품은, 예를 들면, 프로세서에 의해 실행될 때 본 출원에서 기술된 기능을 제공할 수 있는 명령어를 제공하는 신호를 담은 매체를 포함할 수 있다. 컴퓨터 프로그램 제품은 어떠한 형태의 컴퓨터 판독가능 매체로도 제공될 수 있다. 그래서, 예를 들면, 하나 이상의 프로세서 코어(들)을 포함하는 프로세서는 컴퓨터 판독가능 매체에 의해 프로세서에 전달된 명령어에 응답하여 도 4에 도시된 블록 중 하나 이상을 수행할 수 있다.

본 출원에서 기술된 모든 구현예에서 사용된 바와 같이, "모듈”이라는 용어는 본 출원에서 기술된 기능을 제공하도록 구성된 소프트웨어, 펌웨어 및/또는 하드웨어의 모든 조합을 말한다. 소프트웨어는 소프트웨어 패키지, 코드 및/또는 명령어 집합 또는 명령어로서 구현될 수 있으며, 본 출원에서 기술된 모든 구현예에서 사용된 바와 같은 "하드웨어”는, 예를 들면, 단일의 또는 어느 조합으로 된 하드와이어드 회로, 프로그램가능 회로, 상태 머신 회로, 및/또는 프로그램가능 회로에 의해 실행된 명령어를 저장하는 펌웨어를 포함할 수 있다. 모듈은 집합적으로 또는 개별적으로 보다 큰 시스템의 일부를 구성하는 회로, 예를 들면, 집적 회로(IC) 및 시스템 온-칩(SoC) 등으로서 구현될 수 있다.

도 5는 본 개시 내용에 따른 예시적인 시스템(500)을 도시한다. 여러 구현예에서, 비록 시스템(500)이 이러한 맥락으로 제한되지 않을지라도 시스템(500)은 매체 시스템일 수 있다. 예를 들면, 시스템(500)은 퍼스널 컴퓨터(PC), 랩탑 컴퓨터, 울트라-랩탑 컴퓨터, 태블릿, 터치 패드, 휴대용 컴퓨터, 소형 컴퓨터, 팜탑 컴퓨터, 개인 휴대 정보 단말(PDA), 셀룰러 텔레폰, 겸용 셀룰러 텔레폰/PDA, 텔레비전, 스마트 기기(예를 들면, 스마트 폰, 스마트 태블릿 또는 스마트 텔레비전), 모바일 인터넷 기기(MID), 메시징 기기, 및 데이터 통신 기기 등에 통합될 수 있다. 여러 구현예에서, 시스템(500)은 디스플레이(520)에 결합된 플랫폼(502)을 포함할 수 있다. 플랫폼(502)은 콘텐츠 서비스 장치(들)(530) 또는 콘텐츠 전달 장치(들)(540) 또는 기타 유사한 콘텐츠 소스와 같은 콘텐츠 장치로부터 콘텐츠를 수신할 수 있다. 하나 이상의 네비게이션 특징을 포함하는 네비게이션 컨트롤러(550)는, 예를 들면, 플랫폼(502) 및/또는 디스플레이(520)와 상호작용하는데 사용될 수 있다. 이들 각각의 컴포넌트는 아래에서 더 상세히 기술된다.

여러 구현예에서, 플랫폼(502)은 칩셋(505), 프로세서(510), 메모리(512), 스토리지(514), 그래픽 서브시스템(515), 애플리케이션(516) 및/또는 라디오(518)의 모든 조합을 포함할 수 있다. 칩셋(505)은 프로세서(510), 메모리(512), 스토리지(514), 그래픽 서브시스템(515), 애플리케이션(516) 및/또는 라디오(518) 간의 상호통신을 제공할 수 있다. 예를 들면, 칩셋(505)은 스토리지(514)와 상호통신을 제공할 수 있는 스토리지 어댑터(도시되지 않음)를 포함할 수 있다.

프로세서(510)는 복합 명령어 집합 컴퓨터(Complex Instruction Set Computer (CISC)) 또는 축소 명령어 집합 컴퓨터(Reduced Instruction Set Computer (RISC)) 프로세서, x86 명령어 집합 호환 프로세서, 멀티-코어, 또는 다른 모든 마이크로프로세서 또는 중앙 처리 유닛(CPU)로서 구현될 수 있다. 여러 구현예에서, 프로세서(510)는 듀얼-코어 프로세서(들), 듀얼-코어 모바일 프로세서(들) 등일 수 있다.

메모리(512)는 휘발성 메모리 소자, 이를 테면, 이것으로 제한되지 않지만, 랜덤 액세스 메모리(RAM), 다이나믹 랜덤 액세스 메모리(DRAM), 또는 스태틱 RAM(SRAM)으로서 구현될 수 있다.

스토리지(514)는 비휘발성 스토리지 소자, 이를 테면, 이것으로 제한되지 않지만, 자기 디스크 드라이브, 광 디스크 드라이브, 테이프 드라이브, 내부 스토리지 기기, 부착형 스토리지 기기, 플래시 메모리, 배터리 백업 SDRAM(동기 DRAM), 및/또는 네트워크 액세스가능 스토리지 기기로서 구현될 수 있다. 여러 구현예에서, 스토리지(514)는 예를 들면, 다수의 하드 드라이브가 포함될 때 고가 디지털 매체에 대해 스토리지 성능의 향상된 보호를 높여주는 기술을 포함할 수 있다.

그래픽 서브시스템(515)은 스틸 또는 비디오와 같은 이미지의 디스플레이를 위한 처리를 수행할 수 있다. 그래픽 서브시스템(515)은, 예를 들면, 그래픽 처리 유닛(GPU) 또는 비주얼 처리 유닛(VPU)일 수 있다. 아날로그 또는 디지털 인터페이스가 그래픽 서브시스템(515)과 디스플레이(520)를 통신가능하게 결합하는데 사용될 수 있다. 예를 들면, 인터페이스는 고선명 멀티미디어 인터페이스, 디스플레이포트, 무선 HDMI 및/또는 무선 HD 준수 기술 중 어느 것일 수 있다. 그래픽 서브시스템(515)은 프로세서(510) 또는 칩셋(505)에 통합될 수 있다. 일부 구현예에서, 그래픽 서브시스템(515)은 칩셋(505)에 통신가능하게 결합된 스탠드-얼론 카드일 수 있다.

본 출원에서 기술된 그래픽 및/또는 비디오 처리 기술은 여러 하드웨어 아키텍처로 구현될 수 있다. 예를 들면, 그래픽 및/또는 비디오 기능은 칩셋 내에 통합될 수 있다. 대안으로, 이산 그래픽 및/또는 비디오 프로세서가 사용될 수 있다. 또 다른 구현예로서, 그래픽 및/또는 비디오 기능은 멀티-코어 프로세서를 포함하는 범용 프로세서에 의해 제공될 수 있다. 또 다른 실시예에서, 기능은 소비자 가전 기기에서 구현될 수 있다.

라디오(518)는 각종의 적합한 무선 통신 기술을 사용하여 신호를 전달하고 수신할 수 있는 하나 이상의 라디오를 포함할 수 있다. 이러한 기술은 하나 이상의 무선 네트워크를 통한 통신을 포함할 수 있다. 예시적인 무선 네트워크는 (이것으로 제한되지 않지만) 무선 근거리 네트워크(WLANs), 무선 개인 네트워크(wireless personal area networks (WPANs)), 무선 도시 지역 네트워크(wireless metropolitan area network (WMANs)), 셀룰러 네트워크(cellular networks), 및 위성 네트워크를 포함할 수 있다. 그러한 네트워크를 통하여 통신할 때, 라디오(518)는 어느 버전이건 하나 이상의 적용가능한 표준에 따라서 동작할 수 있다.

여러 구현예에서, 디스플레이(520)는 모든 텔레비전 형태의 모니터 또는 디스플레이를 포함할 수 있다. 디스플레이(520)는, 예를 들면, 컴퓨터 디스플레이 스크린, 터치 스크린 디스플레이, 비디오 모니터, 텔레비전형 기기, 및/또는 텔레비전을 포함할 수 있다. 디스플레이(520)는 디지털 및/또는 아날로그일 수 있다. 여러 구현예에서, 디스플레이(520)는 홀로그래픽 디스플레이일 수 있다. 또한, 디스플레이(520)는 비주얼 프로젝션을 수신할 수 있는 투명한 표면일 수 있다. 그러한 프로젝션은 각종 형태의 정보, 이미지 및/또는 객체를 전달할 수 있다. 예를 들면, 그러한 프로젝션은 모바일 증강 현실(mobile augmented reality (MAR)) 애플리케이션용의 비주얼 오버레이일 수 있다. 하나 이상의 소프트웨어 애플리케이션(516)의 제어 하에, 플랫폼(502)은 사용자 인터페이스(522)를 디스플레이(520)에 디스플레이할 수 있다.

여러 구현예에서, 콘텐츠 서비스 기기(들)(530)은 모든 지역적, 국가적 및/또는 독립적 서비스에 의해 호스트될 수 있고 그래서, 예를 들면, 인터넷을 통해 플랫폼(502)에 액세스할 수 있다. 콘텐츠 서비스 기기(들)(530)은 플랫폼(502)에 및/또는 디스플레이(520)에 결합될 수 있다. 플랫폼(502) 및/또는 콘텐츠 서비스 기기(들)(530)은 네트워크(560)에 결합되어 네트워크(560)로 그리고 네트워크(560)로부터 매체 정보를 통신(예를 들면, 송신 및/또는 수신)할 수 있다. 콘텐츠 전달 기기(들)(540)도 또한 플랫폼(502) 및/또는 디스플레이(520)에 결합될 수 있다.

여러 구현예에서, 콘텐츠 서비스 기기(들)(530)은 케이블 텔레비젼 박스, 개인 컴퓨터, 네트워크, 텔레폰, 인터넷 가능 기기 또는 디지털 정보 및/또는 콘텐츠를 전달할 수 있는 가전 기기, 및 콘텐츠 프로바이더와 플랫폼(502) 및/또는 디스플레이(520) 사이에서 콘텐츠를 네트워크(560)를 통하여 또는 직접 일방향 또는 양방향으로 통신할 수 있는 다른 모든 유사한 기기를 포함할 수 있다. 콘텐츠는 시스템(500) 내 컴포넌트들 중 어느 하나의 컴포넌트 및 콘텐츠 프로바이더로 및 그로부터 네트워크(560)를 통하여 일방향으로 및/또는 양방향으로 통신될 수 있다. 콘텐츠의 예는, 예를 들면, 비디오, 음악, 및 의료 및 게이밍 정보 등을 포함하는 모든 매체 정보를 포함할 수 있다.

콘텐츠 서비스 기기(들)(530)는 매체 정보, 디지털 정보, 및/또는 기타 콘텐츠를 포함하는 케이블 텔레비전 프로그래밍과 같은 콘텐츠를 수신할 수 있다. 콘텐츠 프로바이더의 예는 모든 케이블 또는 위성 텔레비전 또는 라디오 또는 인터넷 콘텐츠 프로바이더를 포함할 수 있다. 제공된 예는 어쨌든 본 개시 내용에 따른 구현예를 제한하려고 의미하지 않는다.

여러 구현예에서, 플랫폼(502)은 하나 이상의 네비게이션 특징을 갖는 네비게이션 컨트롤러(550)로부터 제어 신호를 수신할 수 있다. 컨트롤러(550)의 네비게이션 특징은 예를 들면, 사용자 인터페이스(522)와 상호작용하는데 사용될 수 있다. 실시예에서, 네비게이션 컨트롤러(550)는 사용자가 공간(예를 들면, 연속하면서 다차원적인) 데이터를 컴퓨터에 입력해주는 컴퓨터 하드웨어 컴포넌트(특히 휴먼 인터페이스 기기)일 수 있는 포인팅 기기일 수 있다. 그래픽 사용자 인터페이스(GUI), 및 텔레비전 및 모니터와 같은 많은 시스템은 사용자가 물리적 제스처를 사용하여 데이터를 제어하여 이를 컴퓨터 또는 텔레비전에 제공하게 해준다.

컨트롤러(550)의 네비게이션 특징의 움직임은 디스플레이 상에 디스플레이된 포인터, 커서, 포커스 링, 또는 기타 시각적 표시자의 움직임에 의해 디스플레이(예를 들면, 디스플레이(520))에 복제될 수 있다. 예를 들면, 소프트웨어 애플리케이션(516)의 제어 하에, 네비게이션 컨트롤러(550)에 설치된 네비게이션 특징은, 예를 들면, 사용자 인터페이스(522)에 디스플레이된 가상의 네비게이션 특징에 맵핑될 수 있다. 실시예에서, 컨트롤러(550)는 별개의 컴포넌트가 되지 않고 플랫폼(502) 및/또는 디스플레이(520)에 통합될 수 있다. 그러나, 본 개시 내용은 그 구성요소 또는 본 출원에 도시되고 또는 기술된 맥락으로 제한되지 않는다. 여러 구현예에서, 드라이버(도시되지 않음)는, 예를 들면, 인에이블되었을 때, 사용자가 초기 부트-업 후 버튼의 터치로 텔레비전 같은 플랫폼(502)을 즉시 턴온 및 턴오프할 수 있게 해주는 기술을 포함할 수 있다. 프로그램 로직은 플랫폼이 턴 "오프"되었을 때 조차도 그 플랫폼(502)이 콘텐츠를 매체 어댑터 또는 다른 콘텐츠 서비스 기기(들)(530) 또는 콘텐츠 전달 기기(들)(540)에게 스트림하게 해줄 수 있다. 그 밖에, 칩셋(505)은, 예를 들면, 5.1 서라운드 오디오 및/또는 고선명 7.1 서라운드 사운드 오디오를 위한 하드웨어 및/또는 소프트웨어 서포트를 포함할 수 있다. 드라이버는 통합 그래픽 플랫폼용의 그래픽 드라이버를 포함할 수 있다. 실시예에서, 그래픽 드라이버는 주변 컴포넌트넌트 상호접속(peripheral component interconnect (PCI)) 익스프레스 그래픽 카드를 포함할 수 있다.

여러 구현예에서, 시스템(500)에서 도시된 컴포넌트들 중 어느 하나 이상의 컴포넌트는 통합될 수 있다. 예를 들면, 플랫폼(502) 및 콘텐츠 서비스 기기(들)(530)가 통합될 수 있거나, 또는 플랫폼(502) 및 콘텐츠 전달 기기(들)(540)가 통합될 수 있거나, 또는 예를 들어 플랫폼(502), 콘텐츠 서비스 기기(들)(530) 및 콘텐츠 전달 기기(들)(540)가 통합될 수 있다. 여러 구현예에서, 플랫폼(502) 및 디스플레이(520)는 통합된 유닛일 수 있다. 디스플레이(520) 및 콘텐츠 서비스 기기(들)(530)가 통합될 수 있거나, 또는 예를 들어, 디스플레이(520) 및 콘텐츠 전달 기기(들)(540)가 통합될 수 있다. 이러한 예는 본 개시 내용을 제한하려고 의미하는 것은 아니다.

여러 구현예에서, 시스템(500)은 무선 시스템, 유선 시스템, 또는 이 둘의 조합으로서 구현될 수 있다. 무선 시스템으로서 구현될 때, 시스템(500)은 하나 이상의 안테나, 송신기, 수신기, 송수신기, 증폭기, 필터, 및 제어 로직 등과 같은 무선 공유 매체를 통하여 통신하기에 적합한 컴포넌트 및 인터페이스를 포함할 수 있다. 무선 공유 매체의 예는 RF 스펙트럼 등과 같은 무선 스펙트럼의 부분을 포함할 수 있다. 유선 시스템으로 구현될 때, 시스템(500)은 입력/출력(I/O) 어댑터, I/O 어댑터를 대응하는 유선 통신 매체와 연결하는 물리적 커넥터, 네트워크 인터페이스 카드(NIC), 디스크 컨트롤러, 비디오 컨트롤러, 및 오디오 컨트롤러 등과 같은 유선 통신 매체를 통하여 통신하기에 적합한 컴포넌트 및 인터페이스를 포함할 수 있다. 유선 통신 매체의 예는 와이어, 케이블, 금속 리드, 인쇄 회로 기판(PCB), 백플레인, 스위치 패브릭, 반도체 재료, 트위스트-페어 와이어, 동축 케이블, 및 광섬유 등을 포함할 수 있다.

플랫폼(502)은 정보를 전달하는 하나 이상의 논리적 또는 물리적 채널을 설정할 수 있다. 정보는 매체 정보 및 제어 정보를 포함할 수 있다. 매체 정보는 사용자 용도로 만들어진 콘텐츠를 나타내는 모든 데이터를 지칭할 수 있다. 콘텐츠의 예는, 예를 들면, 음성 대화, 비디오 회의, 스트리밍 비디오, 전자 메일(이메일”) 메시지, 음성 메일 메시지, 영숫자 부호, 그래픽, 이미지, 비디오, 및 텍스트 등으로부터 발생한 데이터를 포함할 수 있다. 음성 대화로부터 발생한 데이터는, 예를 들면, 음성 정보, 묵음 주기, 배경 잡음, 편안한 잡음(comfort noise), 및 톤 등일 수 있다. 제어 정보는 지령, 명령어, 또는 자동화 시스템 용도로 만들어진 제어 워드를 나타내는 모든 데이터를 말할 수 있다. 예를 들면, 제어 정보는 시스템을 통하여 매체 정보를 라우트하거나 노드에 명령하여 매체 정보를 기 설정된 방식으로 처리하도록 하는데 사용될 수 있다. 그러나, 실시예는 그 요소로 제한되거나 도 5에 도시되고 기술된 맥락으로 제한되지 않는다.

전술한 바와 같이, 시스템(500)은 변하는 물리적 스타일 또는 폼 팩터대로 구현될 수 있다. 도 6은 시스템(500)이 구체화될 수 있는 소형 폼 팩터 기기(600)의 구현예를 도시한다. 실시예에서, 예를 들면, 기기(600)는 무선 기능을 갖는 모바일 컴퓨팅 기기로서 구현될 수 있다. 모바일 컴퓨팅 기기는 프로세싱 시스템 및 모바일 전원 또는 전원공급장치, 이를 테면, 예를 들어, 하나 이상의 배터리를 갖는 모든 기기를 말할 수 있다.

전술한 바와 같이, 모바일 컴퓨팅 기기의 예는 퍼스널 컴퓨터(PC), 랩탑 컴퓨터, 울트라-랩탑 컴퓨터, 태블릿, 터치 패드, 휴대용 컴퓨터, 소형 컴퓨터, 팜탑 컴퓨터, 개인 휴대 정보 단말(PDA), 셀룰러 텔레폰, 겸용 셀룰러 텔레폰/PDA, 텔레비전, 스마트 기기(예를 들면, 스마트 폰, 스마트 태블릿 또는 스마트 텔레비전), 모바일 인터넷 기기(MID), 메시징 기기, 및 데이터 통신 기기 등을 포함할 수 있다.

모바일 컴퓨팅 기기의 예는 또한 사용자가 착용하도록 구성된, 손목 컴퓨터, 손가락 컴퓨터, 링 컴퓨터, 안경 컴퓨터, 벨트-클립 컴퓨터, 팔목 컴퓨터(arm-band computer), 신발 컴퓨터(shoe computer), 의복 컴퓨터, 및 기타 착용가능 컴퓨터와 같은 컴퓨터를 포함할 수 있다. 여러 구현예에서, 예를 들면, 모바일 컴퓨팅 기기는 컴퓨터 애플리케이션뿐만 아니라 음성 통신 및/또는 데이터 통신을 실행할 수 있는 스마트 폰으로서 구현될 수 있다. 비록 일부 실시예가 예를 들어 스마트 폰으로서 구현된 모바일 컴퓨팅 기기에 대해 기술될 수 있을지라도, 다른 실시예도 마찬가지로 다른 무선 모바일 컴퓨팅 기기를 이용하여 구현될 수 있음이 인식될 것이다. 실시예는 이러한 맥락으로 제한되지 않는다.

도 6에 도시된 바와 같이, 기기(600)는 하우징(602), 디스플레이(604), 입력/출력(I/O) 기기(606), 및 안테나(608)를 포함할 수 있다. 기기(600)는 또한 네비게이션 특징(612)을 포함할 수 있다. 디스플레이(604)는 모바일 컴퓨팅 기기에 적절한 정보를 디스플레이하기 위한 모든 적절한 디스플레이 유닛을 포함할 수 있다. I/O 기기(606)는 정보를 모바일 컴퓨팅 기기에 입력하기 위한 모든 적절한 I/O 기기를 포함할 수 있다. I/O 기기(606)의 예는 영숫자 키보드, 숫자 키패드, 터치 패드, 입력 키, 버튼, 스위치, 로커 스위치, 마이크로폰, 스피커, 및 음성 인식 기기 및 소프트웨어 등을 포함할 수 있다. 정보는 또한 마이크로폰(도시되지 않음)을 통해 기기(600)에 입력될 수 있다. 그러한 정보는 음성 인식 기기(도시되지 않음)에 의해 디지털화될 수 있다. 실시예는 이러한 맥락으로 제한되지 않는다.

여러 실시예는 하드웨어 요소, 소프트웨어 요소, 또는 이들의 조합을 이용하여 구현될 수 있다. 하드웨어 요소의 예는 프로세서, 마이크로프로세서, 회로, 회로 요소(예를 들면, 트랜지스터, 저항, 캐패시터, 및 인덕터 등), 집적 회로, 주문형 반도체(ASIC), 프로그램가능 로직 디바이스(PLD), 디지털 신호 프로세서(DSP), 현장 프로그램가능 게이트 어레이(FPGA), 로직 게이트, 레지스터, 반도체 소자, 칩, 마이크로칩, 및 칩 셋 등을 포함할 수 있다. 소프트웨어의 예는 소프트웨어 컴포넌트, 프로그램, 애플리케이션, 컴퓨터 프로그램, 애플리케이션 프로그램, 시스템 프로그램, 머신 프로그램, 오퍼레이팅 시스템 소프트웨어, 미들웨어, 펌웨어, 소프트웨어 모듈, 루틴, 서브루틴, 기능, 방법, 절차, 소프트웨어 인터페이스, 애플리케이션 프로그램 인터페이스(API), 명령어 집합, 컴퓨팅 코드, 컴퓨터 코드, 코드 세그먼트, 컴퓨터 코드 세그먼트, 워드, 값, 부호, 또는 이들의 모든 조합을 포함할 수 있다. 실시예가 하드웨어 요소 및/또는 소프트웨어 요소를 이용하여 구현되는지의 판단은 원하는 계산 속도, 전력 레벨, 열 허용 오차, 처리 주기 버짓, 입력 데이터 전송률, 출력 데이터 전송률, 메모리 리소스, 데이터 버스 속도 및 다른 설계 또는 성능 제약과 같은 요소의 몇 개에 따라서도 변할 수 있다.

적어도 하나의 실시예의 하나 이상의 양태는 머신에 의해 판독될 때 로직을 구성하는 머신으로 하여금 본 출원에 기술된 기술을 수행하도록 해주는 프로세서 내부의 여러 로직을 나타내는 머신 판독가능 매체에 저장된 대표적인 명령어에 의해 구현될 수 있다. "IP 코어"라고 공지된 그러한 대표적인 명령어는 유형의 머신 판독가능 매체에 저장될 수 있고 여러 고객이나 제조 설비에 공급되어 실제로 로직 또는 프로세서를 만드는 제조 머신 내에 로드될 수 있다.

본 출원에서 설명된 어떤 특징들은 여러 구현예를 참조하여 기술되었지만, 이 설명은 제한하는 의미로 해석되도록 의도하는 것은 아니다. 그러므로, 본 출원에서 기술된 구현예의 여러 변형뿐 아니라 본 개시 내용이 속하는 기술에서 통상의 지식을 가진 자에게 자명한 다른 구현예는 본 개시 내용의 정신과 범주 내에 있는 것이라고 여긴다.

Claims

비디오 인코더에서,
기준 픽셀 값의 비트-길이를 줄이고 그 결과에 제1의 기 설정된 값을 가산함으로써 제1 값을 결정하는 단계와,
현재 픽셀 값에서 잔류 픽셀 값을 감하여 차 값을 생성하고, 상기 차 값의 비트-길이를 줄이고, 그 결과에 상기 제1의 기 설정된 값을 가산함으로써 제2 값을 결정하는 단계와,
상기 제2 값이 제2의 기 설정된 값과 같거나 작을 때 상기 제2 값을 제로로 설정하고 상기 제2 값이 제4의 기 설정된 값과 같거나 클 때 상기 제2 값을 제3의 기 설정된 값으로 설정하는 단계를 포함하는
컴퓨터-구현 방법.
제1항에 있어서,
상기 비디오 인코더는 스케일러블 비디오 코딩(SVC) 인코더를 포함하며, 상기 SVC 인코더는 계층간 잔류 예측을 수행하도록 구성된
컴퓨터-구현 방법.
제2항에 있어서,
상기 잔류 픽셀 값은 기본 계층의 잔류 픽셀 값을 포함하며, 상기 기준 픽셀 값 및 상기 현재 픽셀 값은 인핸스먼트 계층의 픽셀 값을 포함하는
컴퓨터-구현 방법.
제1항에 있어서,
상기 기준 픽셀 값의 비트-길이를 줄이는 것은 상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것을 포함하고, 상기 차 값의 비트-길이를 줄이는 것은 상기 차 값을 오른쪽으로 시프팅하는 것을 포함하는
컴퓨터-구현 방법.
제4항에 있어서,
상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것은 상기 기준 픽셀 값을 1씩 오른쪽으로 시프팅하는 것을 포함하며, 상기 차 값을 오른쪽으로 시프팅하는 것은 상기 차 값을 1씩 오른쪽으로 시프팅하는 것을 포함하는
컴퓨터-구현 방법.
제1항에 있어서,
상기 기준 픽셀 값 및 상기 현재 픽셀 값은 8-비트 값을 포함하며, 상기 잔류 픽셀 값은 9-비트 값을 포함하는
컴퓨터-구현 방법.
제6항에 있어서,
상기 제1의 기 설정된 값은 64를 포함하고, 상기 제2의 기 설정된 값은 -128을 포함하고, 상기 제3의 기 설정된 값은 255를 포함하고, 상기 제4의 기 설정된 값은 383을 포함하는
컴퓨터-구현 방법.
제1항에 있어서,
상기 제1 값 및 상기 제2 값을 적어도 부분적으로 이용하여 움직임 추정을 수행하는 단계를 더 포함하는
컴퓨터-구현 방법.
명령어가 저장된 컴퓨터 프로그램 제품을 포함하는 물품으로서,
상기 명령어는 실행되는 경우, 비디오 인코더에서,
기준 픽셀 값의 비트-길이를 줄이고 그 결과에 제1의 기 설정된 값을 가산함으로써 제1 값을 결정하게 하고,
현재 픽셀 값에서 잔류 픽셀 값을 감하여 차 값을 생성하고, 상기 차 값의 비트-길이를 줄이고, 그 결과에 상기 제1의 기 설정된 값을 가산함으로써 제2 값을 결정하게 하고,
상기 제2 값이 제2의 기 설정된 값과 같거나 작을 때 상기 제2 값을 제로로 설정하고 상기 제2 값이 제4의 기 설정된 값과 같거나 클 때 상기 제2 값을 제3의 기 설정된 값으로 설정하게 하는
물품.
제9항에 있어서,
상기 비디오 인코더는 스케일러블 비디오 코딩(SVC) 인코더를 포함하며, 상기 SVC 인코더는 계층간 잔류 예측을 수행하도록 구성된
물품.
제10항에 있어서,
상기 잔류 픽셀 값은 기본 계층의 잔류 픽셀 값을 포함하며, 상기 기준 픽셀 값 및 상기 현재 픽셀 값은 인핸스먼트 계층의 픽셀 값을 포함하는
물품.
제9항에 있어서,
상기 기준 픽셀 값의 비트-길이를 줄이는 것은 상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것을 포함하고, 상기 차 값의 비트-길이를 줄이는 것은 상기 차 값을 오른쪽으로 시프팅하는 것을 포함하는
물품.
제12항에 있어서,
상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것은 상기 기준 픽셀 값을 1씩 오른쪽으로 시프팅하는 것을 포함하며, 상기 차 값을 오른쪽으로 시프팅하는 것은 상기 차 값을 1씩 오른쪽으로 시프팅하는 것을 포함하는
물품.
제9항에 있어서,
상기 기준 픽셀 값 및 상기 현재 픽셀 값은 8-비트 값을 포함하며, 상기 잔류 픽셀 값은 9-비트 값을 포함하는
물품.
제14항에 있어서,
상기 제1의 기 설정된 값은 64를 포함하고, 상기 제2의 기 설정된 값은 -128을 포함하고, 상기 제3의 기 설정된 값은 255를 포함하고, 상기 제4의 기 설정된 값은 383을 포함하는
물품.
제9항에 있어서,
상기 명령어는 실행되는 경우, 상기 제1 값 및 상기 제2 값을 적어도 부분적으로 이용하여 움직임 추정을 수행하게 하는
물품.
프로세서를 포함하는 장치로서,
상기 프로세서는,
기준 픽셀 값의 비트-길이를 줄이고 그 결과에 제1의 기 설정된 값을 가산함으로써 제1 값을 결정하고,
현재 픽셀 값에서 잔류 픽셀 값을 감하여 차 값을 생성하고, 상기 차 값의 비트-길이를 줄이고, 그 결과에 상기 제1의 기 설정된 값을 가산함으로써 제2 값을 결정하고,
상기 제2 값이 제2의 기 설정된 값과 같거나 작을 때 상기 제2 값을 제로로 설정하고 상기 제2 값이 제4의 기 설정된 값과 같거나 클 때 상기 제2 값을 제3의 기 설정된 값으로 설정하도록 구성된
장치.
제17항에 있어서,
상기 프로세서는 스케일러블 비디오 코딩(SVC) 인코더를 구현하고 계층간 잔류 예측을 수행하도록 구성된
장치.
제18항에 있어서,
상기 잔류 픽셀 값은 기본 계층의 잔류 픽셀 값을 포함하며, 상기 기준 픽셀 값 및 상기 현재 픽셀 값은 인핸스먼트 계층의 픽셀 값을 포함하는
장치.
제17항에 있어서,
상기 프로세서는 상기 기준 픽셀 값을 오른쪽으로 시프팅하여 상기 기준 픽셀 값의 비트-길이를 줄이도록 구성되며, 상기 프로세서는 상기 차 값을 오른쪽으로 시프팅하여 상기 차 값의 비트-길이를 줄이도록 구성된
장치.
제20항에 있어서,
상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것은 상기 기준 픽셀 값을 1씩 오른쪽으로 시프팅하는 것을 포함하며, 상기 차 값을 오른쪽으로 시프팅하는 것은 상기 차 값을 1씩 오른쪽으로 시프팅하는 것을 포함하는
장치.
제17항에 있어서,
상기 기준 픽셀 값 및 상기 현재 픽셀 값은 8-비트 값을 포함하며, 상기 잔류 픽셀 값은 9-비트 값을 포함하는
장치.
제22항에 있어서,
상기 제1의 기 설정된 값은 64를 포함하고, 상기 제2의 기 설정된 값은 -128을 포함하고, 상기 제3의 기 설정된 값은 255를 포함하고, 상기 제4의 기 설정된 값은 383을 포함하는
장치.
인코딩된 비디오 데이터를 전송하는 안테나와,
상기 안테나와 통신가능하게 결합된 비디오 인코더를 포함하되,
상기 비디오 인코더는 적어도 부분적으로,
기준 픽셀 값의 비트-길이를 줄이고 그 결과에 제1의 기 설정된 값을 가산함으로써 제1 값을 결정하고,
현재 픽셀 값에서 잔류 픽셀 값을 감하여 차 값을 생성하고, 상기 차 값의 비트-길이를 줄이고, 그 결과에 상기 제1의 기 설정된 값을 가산함으로써 제2 값을 결정하고,
상기 제2 값이 제2의 기 설정된 값과 같거나 작을 때 상기 제2 값을 제로로 설정하고 상기 제2 값이 제4의 기 설정된 값과 같거나 클 때 상기 제2 값을 제3의 기 설정된 값으로 설정함으로써,
상기 인코딩된 비디오 데이터를 생성하는
시스템.
제24항에 있어서,
상기 비디오 인코더는 스케일러블 비디오 코딩(SVC) 인코더를 포함하며, 상기 SVC 인코더는 계층간 잔류 예측을 수행하는
시스템.
제25항에 있어서,
상기 잔류 픽셀 값은 기본 계층의 잔류 픽셀 값을 포함하며, 상기 기준 픽셀 값 및 상기 현재 픽셀 값은 인핸스먼트 계층의 픽셀 값을 포함하는
시스템.
제24항에 있어서,
상기 기준 픽셀 값의 비트-길이를 줄이는 것은 상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것을 포함하고, 상기 차 값의 비트-길이를 줄이는 것은 상기 차 값을 오른쪽으로 시프팅하는 것을 포함하는
시스템.
제27항에 있어서,
상기 기준 픽셀 값을 오른쪽으로 시프팅하는 것은 상기 기준 픽셀 값을 1씩 오른쪽으로 시프팅하는 것을 포함하며, 상기 차 값을 오른쪽으로 시프팅하는 것은 상기 차 값을 1씩 오른쪽으로 시프팅하는 것을 포함하는
시스템.
제24항에 있어서,
상기 기준 픽셀 값 및 상기 현재 픽셀 값은 8-비트 값을 포함하며, 상기 잔류 픽셀 값은 9-비트 값을 포함하는
시스템.
제29항에 있어서,
상기 제1의 기 설정된 값은 64를 포함하고, 상기 제2의 기 설정된 값은 -128을 포함하고, 상기 제3의 기 설정된 값은 255를 포함하고, 상기 제4의 기 설정된 값은 383을 포함하는
시스템.