JP2015530805A - レイヤ間画素サンプル予測 - Google Patents

Abstract

レイヤ間画素サンプル予測を使用してスケーラブル映像符号化を実行することを含むシステム、装置および方法について説明する。拡張レイヤ符号化ユニット、予測ユニット、または変換ユニットにおけるレイヤ間画素サンプル予測は、基本レイヤから、または、下位拡張レイヤから取得された再構成画素サンプルを使用することがある。画素サンプルは、アップサンプル・フィルタリングおよび／または改良フィルタリングを受けることがある。改良フィルタ係数のアップサンプルは、予め決められることがあり、または、適応的に決定されることがある。

Description

本発明は、レイヤ間の画素サンプル予測に関する。

ＩＳＯ／ＩＥＣ動画像専門家グループ（ＭＰＥＧ）およびＩＴＵ−Ｔ映像符号化専門家グループ（ＶＣＥＧ）によって形成された映像符号化についての共同作業部会（ＪＣＴ−ＶＣ）により現在開発中である高効率映像符号化（ＨＥＶＣ）は、２０１２年に最終決定されるように計画された映像圧縮規格である。これまでの映像符号化規格と同様に、ＨＥＶＣは、イントラ予測／インター予測、変換、量子化、インループ／フィルタリング、およびエントロピー符号化のような基本機能モジュールを含む。

ＨＥＶＣは、可変サイズを有する長方形ブロックの形をとるピクチャのサブパーティションとして符号化単位（ＣＵ）を定義する。各ＣＵの内部で、四分木（ｑｕａｄ−ｔｒｅｅ）に基づく分割スキームは、ＣＵパーティションパターンを指定する。ＨＥＶＣは、所定のＣＵが予測目的および変換目的のためどのように区分化されるべきであるかをそれぞれ指定する予測単位（ＰＵ）および変換単位（ＴＵ）も定義する。イントラ予測またはインター予測の後、変換演算が係数を生成するために残差ブロックに適用される。係数は、次に、量子化され、１次元の次数に走査され、最後に、エントロピーエンコードされる。

ＨＥＶＣは、スケーラブル映像符号化（ＳＶＣ）拡張を含むことが期待される。ＨＥＶＣ ＳＶＣビットストリームは、異なった空間分解能、フレームレート、品質、ビット深度などでソース映像コンテンツを表現するいくつかのサブセット・ビットストリームを提供する。スケーラビリティは、その後、一般に、基本レイヤ（ＢＬ）および少なくとも１層の拡張レイヤ（ＥＬ）を含むマルチレイヤ符号化構造を使用して達成される。これは、ＥＬに属しているピクチャ、または、ＣＵのようなピクチャの一部分が下位レイヤピクチャ（たとえば、ＢＬピクチャ）から、または、同じレイヤ内の既に符号化されたピクチャから予測されることを可能にする。

従来的なアプローチでは、現在ＣＵに対するインター予測および／またはイントラ予測は、同じレイヤの内部のピクチャのＣＵに関して実行される。一例を挙げると、ＥＬ ＣＵのための画素サンプル予測は、同じＥＬのＣＵに関して従来とおり実行され、別のＥＬまたはＢＬのＣＵに関して実行されない。

拡張レイヤ（ＥＬ）映像デコーダで、下位ＥＬフレームまたは基本レイヤ（ＢＬ）フレームの少なくとも一方から取得された画素サンプルに少なくとも部分的に基づいてＥＬフレームのブロックの予測画素を決定することを備える方法。

本明細書に記載された題材は、一例として、かつ、限定としてではなく、添付図面に示される。説明の簡単化および明確化のため、図に示された要素は、必ずしも正しい縮尺で示されていない。たとえば、ある要素の寸法は、明確にするため他の要素に対して相対的に誇張されることがある。さらに、適切であると考えられる場合、符号は、対応する要素または同様の要素を指示するために図の間で共通して繰り返されている。
符号化システムの実施例に係るダイヤグラムを示している。 エンコーディングシステムの実施例に係るダイヤグラムを示している。 プロセスの実施例に係るフローチャートを示している。 システムの実施例に係るダイヤグラムを示している。 符号化スキームの実施例に係るダイヤグラムを示している。 ビットストリームの実施例に係るダイヤグラムを示している。 デコーディングシステムの実施例に係るダイヤグラムを示している。 プロセスの実施例に係るフローチャートを示している。 システムの実施例に係るダイヤグラムを示している。 本発明開示内容の少なくともある実装に従って、全てが配置された装置の実施例を示している。

１つ以上の実施形態または実装は、次に、添付図面を参照して説明される。具体的な構成および配置が検討されているが、これは、例示の目的のためだけに行われることが理解されるべきである。当業者は、その他の構成および配置が説明の趣旨および範囲から逸脱することなく利用されることがあることを理解するであろう。本明細書において説明された技術および／または配置が本明細書において説明されていない種々の他のシステムおよびアプリケーションにも利用されることがあることは、当業者にとって明らかであろう。

以下の説明は、たとえば、システム・オン・チップ（ＳｏＣ）アーキテクチャのようなアーキテクチャにおいて明示されることがある様々な実装を記載するが、本明細書において説明された技術および／または配置の実装は、特別なアーキテクチャおよび／またはコンピューティングシステムに限定されることなく、同様の目的のためアーキテクチャおよび／またはコンピューティングシステムによって実装されることがある。一例を挙げると、たとえば、複数の集積回路（ＩＣ）チップおよび／またはパッケージ、および／または、様々なコンピューティング装置、および／または、セット・トップ・ボックス、スマートフォンなどのような消費者エレクトロニクス（ＣＥ）装置を利用する様々なアーキテクチャは、本明細書において説明された技術および／または配置を実装することがある。さらに、以下の説明は、システムコンポーネントの論理実装、型および相互関係、論理分割／統合選択などのような多数の具体的な詳細を記載することがあるが、請求項に係る主題は、このような具体的な詳細なしに実施されることがある。他の事例では、たとえば、制御構造および完全なソフトウェア命令系列のようなある種の題材は、本明細書で公開された題材を曖昧にしないために詳細に明らかにされないことがある。

本明細書で公開された題材は、ハードウェア、ファームウェア、ソフトウェア、またはこれらのいずれかの組み合わせで実装されることがある。本明細書で公開された題材は、１台以上のプロセッサによって読み取られ、実行されることがあるマシン読み取り可能な媒体に記憶された命令として実装されることもある。マシン読み取り可能な媒体は、機械（たとえば、コンピューティング装置）によって読み取り可能な形式で情報を記憶または伝達する何らかの媒体および／または仕組みを含むことがある。たとえば、マシン読み取り可能な媒体は、リード・オンリー・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリ装置、電気的、光学的、音響的もしくはその他の形式の伝搬信号（たとえば、搬送波、赤外線信号、デジテル信号など）、およびその他を含むことがある。

明細書における「一実装」、「実装」、「実装例」などへの言及は、記載された実装が特別な特徴、構造、または特性を含むことがあるが、あらゆる実施形態がこの特別な特徴、構造、または特性を含むとは限らないことを示唆する。その上、このような言い回しは、同じ実装に言及するとは限らない。さらに、特別な特徴、構造、または特性が実施形態に関連して説明されるとき、本明細書に明示的に記載されているか否かを問わずに、他の実装に関連したこのような特徴、構造、または特性を達成することは、当業者の知識の範囲に含まれる。

レイヤ間画素サンプル予測を利用する映像符号化のための演算を含むシステム、装置、製品、および方法が、以下に説明される。

本明細書において使用されるように、用語「符号器」は、エンコードおよび／またはデコーダを指すことがある。同様に、本明細書において使用されるように、用語「符号化」は、エンコーダによるエンコーディングおよび／またはデコーダによるデコーディングを指すことがある。たとえば、映像エンコーダおよび映像デコーダは、どちらも符号化する能力を持つ符号器の実施例であるということがある。その上、本明細書において使用されるように、用語「コーデック」は、たとえば、エンコーダおよび／またはデコーダを実装することがあるソフトウェア、ファームウェア、および／またはハードウェアの何らかの組み合わせのような何らかのプロセス、プログラムまたは演算の組を指すことがある。

スケーラブル映像コーディングシステムでは、空間スケーラビリティ、時間スケーラビリティ、ビット深度スケーラビリティなどを含む数種類のスケーラビリティをサポートするためにマルチレイヤ型符号化が使用される。本発明開示内容によれば、様々なレイヤ間画素サンプル予測スキームがスケーラブル映像符号化システムにおける符号化効率および／または符号化自由度を高めるために使用されることがある。

図１は、本発明開示内容によるスケーラブル映像符号化（ＳＶＣ）符号化システム例１００を示す。様々な実装では、システム１００は、たとえば、高効率映像符号化（ＨＥＶＣ）規格（ＩＳＯ／ＩＥＣ ＪＴＣ／ＳＣ２９／ＷＧ１１およびＩＴＵ−Ｔ ＳＧ１６ ＷＰ３， “Ｈｉｇｈ ｅｆｆｉｃｉｅｎｃｙ ｖｉｄｅｏ ｃｏｄｉｎｇ（ＨＥＶＣ） ｔｅｓｔ ｓｐｅｃｉｆｉｃａｔｉｏｎ ｄｒａｆｔ ８”（ＪＣＴＶＣ−Ｊ１００３＿ｄ７）， Ｊｕｌｙ ２０１２を参照のこと）および、これらの何らかのスケーラブル映像符号化（ＳＶＣ）拡張のような１つ以上の規格または仕様に従って、映像圧縮および展開を引き受ける、および／または、映像コーデックを実装する。システム１００および／またはその他のシステム、スキームまたはプロセッサは、ＨＥＶＣ規格のＳＶＣ拡張との関連において本明細書において説明されることがあるが、本発明開示内容は、特別な映像エンコーディング規格もしくは仕様またはこれらの拡張に限定されることがない。

例示されるように、システム１００は、レイヤ０または基本レイヤ（ＢＬ）エンコーダ１０２と、レイヤ１または第１の拡張レイヤ（ＥＬ）エンコーダ１０４と、レイヤ２または第２のＥＬエンコーダ１０６とを含む複数の映像エンコーダを有するエンコーダサブシステム１０１を含む。システム１００は、レイヤ０（ＢＬ）デコーダ１０８、レイヤ１（ＥＬ）デコーダ１１０、およびレイヤ２（ＥＬ）デコーダ１１２を含んでいるデコーダサブシステム１０３の中の対応する映像デコーダをさらに含む。概して、ＢＬは、ＨＥＶＣ互換符号化されることがある。Ｎに等しいレイヤ識別番号（ＩＤ）を持つＥＬを符号化するとき、ＳＶＣ符号化スキームは、特別なＥＬに属しているピクチャが下位レイヤ・ピクチャから（たとえば、下位レイヤＩＤを有するＢＬまたはＥＬにおいて）、または、同じレイヤの中の予め符号化されたピクチャから予測されることがあるように、Ｎ未満のレイヤＩＤを有するあらゆる符号化レイヤがレイヤ間予測スキームで用いるため利用可能であることを保証する。

様々な実装では、ＨＥＶＣは、その後に、可変サイズを有する長方形ブロックの形をとる符号化単位（ＣＵ）に区分化されることがあるピクチャに対する最大符号化単位（ＬＣＵ）を指定する．各ＬＣＵの範囲内で、四分木に基づく分割スキームは、ＣＵパーティションパターンを指定する。ＨＥＶＣは、所定のＣＵが予測目的および変換目的のためどのように区分化されるべきであるかをそれぞれ指定する予測単位（ＰＵ）および変換単位（ＴＵ）をさらに定義する。ＣＵは、通常、１個の輝度符号化ブロック（ＣＢ）および２個の色度ＣＢを関連したシンタックスと共に含み、ＰＵは、サイズが６４×６４サンプルから４×４サンプルまでに及ぶ予測ブロック（ＰＢ）にさらに分割されることがある。本明細書において使用されるように、用語「ブロック」は、映像ピクチャの何らかのパーティションまたはサブパーティションを指すことがある。たとえば、ブロックは、ＰＣまたはＰＢを指すことがある。

本発明開示内容によれば、以下でより詳しく説明されるように、ＥＬエンコーダ１０４および１０６の一方または両方は、レイヤ間画素サンプル予測を実行するためにいずれかのエンコード１０２または１０４から取得された画素サンプルを使用することがある。たとえば、ある種の実装では、エンコーダ１０４は、エンコーダ１０２から取得され、レイヤ間予測モジュール１１６によって処理された画素サンプル１１４を使用してレイヤ間画素サンプル予測を実行することがある。その上、ある種の実装では、エンコーダ１０６は、エンコーダ１０２またはエンコーダ１０４からそれぞれ取得され、レイヤ間予測モジュール１２０またはレイヤ間予測モジュール１２２によってそれぞれ処理された画素サンプル１１４または画素サンプル１１８のいずれかを使用してレイヤ間画素サンプル予測を実行することがある。

本明細書において使用されるように、用語「レイヤ間画素サンプル予測」は、参照レイヤ・ピクチャから取得された画素サンプルを使用する拡張レイヤ・ピクチャのインター予測を指す。さらに、本明細書において使用されるように、「画素サンプル」は、再構成画素を指す。参照レイヤによって再構成された画素サンプルのような符号化情報を再使用することにより、レイヤ間画素予測は、システム１００のようなＳＶＣシステム、および／または、コーデック設計の圧縮効率および符号化自由度を改善することがある。本発明開示内容による様々な実装では、レイヤ間画素サンプル予測は、時間スケーラブル映像符号化アプリケーション、空間スケーラブル映像符号化アプリケーションおよび／または品質スケーラブル映像符号化アプリケーションに適用されることがある。

レイヤ間予測モジュール１１６、１２０および／または１２２のいずれか１つ以上を利用することは、別個のビットストリームをエントロピーエンコーダ１２４に提供することがある。エントロピーエンコーダ１２４は、その後、複数のスケーラブル映像コンテンツのレイヤを含んでいる圧縮されたビットストリーム１２６をデコーダサブシステム１０３のエントロピーデコーダ１２８に提供することがある。本発明開示内容によれば、以下でより詳しく説明されるように、ＥＬデコーダ１１０および１１２の一方または両方は、レイヤ間画素サンプル予測を実行するためにいずれかのデコーダ１０８または１１０から取得された画素サンプルを使用することがある。たとえば、ある種の実装では、デコーダ１１０は、デコーダ１０８から取得され、レイヤ間予測モジュール１３０によって処理された画素サンプルを使用してレイヤ間画素サンプル予測を実行することがある。その上、ある種の実装では、デコーダ１１２は、デコーダ１０８またはデコーダ１１０のいずれかからそれぞれ取得され、レイヤ間予測モジュール１３２またはレイヤ間予測モジュール１３４によってそれぞれ処理された画素サンプルを使用してレイヤ間画素サンプル予測を実行することがある。

図１は、３層のスケーラブル映像コンテンツのレイヤと、サブシステム１０１の中の３つのエンコーダおよびサブシステム１０３の中の３つのデコーダの対応する組とを利用するものとして実例システム１００を示すが、スケーラブル映像符号化レイヤと対応するエンコーダおよびデコーダとは、いくつでも本発明開示内容に従って利用されることになる。さらに、システム１００は、ある特定のコンポーネントを描くが、本発明開示内容は、図１に示された特別なコンポーネント、および／または、システム１００の様々なコンポーネントが配置される方式に限定されない。一例を挙げると、様々な実装において、たとえば、エンコーダサブシステム１０１のレイヤ間予測モジュール１１６、１２０および１２２のようなシステム１００のある種の要素は、３つのエンコーダ１０２、１０４および１０６など全てに結合された単一のレイヤ間予測モジュールによって実装されることがある。

さらに、エンコーダサブシステム１０１は、たとえば、サーバシステムを含んでいるコンテンツ・プロバイダ・システムに関連付けられることがあること、そして、ビットストリーム１２６は、図１に描かれていないトランシーバ、アンテナ、ネットワークシステムなどのような様々な通信コンポーネントまたはシステムによってデコーダサブシステム１０３に送信または伝達されることがあることが認識されることがある。デコーダサブシステム１０３は、図１に同様に描かれていないトランシーバ、アンテナ、ネットワークシステムなどのような様々な通信コンポーネントまたはシステムを介してビットストリーム１２６を受信するコンピューティング装置（たとえば、コンピュータ、スマートフォンなど）のようなクライアントサブシステムに関連付けられることがあることが認識されることもある。

図２は、本発明開示内容によるＳＶＣエンコーディングシステム例２００を示す。システム２００は、たとえば、システム１００のエンコーダ１０２およびエンコーダ１０４にそれぞれ対応することがある参照ＢＬエンコーダ２０２およびターゲットＥＬエンコーダ２０４を含む。システム２００は、２層のＳＶＣ符号化レイヤに対応する２台のエンコーダ２０２および２０４だけを含むが、ＳＶＣ符号化レイヤおよび対応するエンコーダは、図２に描かれたものに加えて、いくつでも本発明開示内容に従って利用されることがある。たとえば、付加的な拡張レイヤに対応する付加的なエンコーダは、システム２００に組み込まれることがあり、ＥＬエンコーダ２０４に関して以下で説明されるのと同様にＢＬエンコーダ２０２と相互作用することがある。

ＳＶＣ符号化を引き受けるためにシステム２００を利用するとき、ＥＬ入力フレーム２０６のような、拡張レイヤの中のピクチャまたは画像フレームの様々なブロックは、ＢＬエンコーダ２０２によって処理されたままのＢＬ入力フレーム２０８のようなピクチャから、または、ＥＬエンコーダ２０４によって予めエンコードされた同じ拡張レイヤの中の他のピクチャから、ＥＬエンコーダ２０４によって予測されることがある。以下でより詳しく説明されるように、システム２００を使用してレイヤ間画素サンプル予測演算を引き受けるとき、ＥＬ入力フレーム２０６のようなレイヤ２０内のピクチャの画素は、ＢＬエンコーダ２０２によって提供された画素サンプル２１０を使用して予測されることがある。前述のとおり、ＥＬ入力フレーム２０６は、画素値の１個以上のブロックに対応する単位で符号化されることがあり、符号化されるブロックは、ＣＵ、ＰＵまたはＴＵの形をしていることがある。さらに、符号化は、スライス、ピクチャ、またはレイヤレベルで適用されることがある。

レイヤ間画素サンプル予測のため使用された画素サンプル２１０は、変換および量子化モジュール２１２と、逆変換および量子化モジュール２１４と、イントラ予測モジュール２１６と、インター予測モジュール２１８と、インループ・フィルタリング・モジュール２２０とを含む符号化ループを使用してＢＬ入力フレーム２０８の処理から取得されることがある。詳しくは、インター予測モジュール２１８を使用してインター予測を実行するためにＢＬエンコーダ２０２を動作させるとき、画素サンプル２１０は、インループ・フィルタリング・モジュール２２０の出力から取得されることがある。モジュール２１２、２１４、２１６、２１８および２２０の機能性は、当該技術分野において十分に認識されるので、本明細書においてより詳しく説明されることはない。

以下でより詳しく説明されるように、ある種の実装では、画素サンプル２１０は、ＥＬエンコーダ２０４に適用される前に、アップサンプリング・モジュール２２２および／または改良モジュール２２４によって処理されることがある。様々な実装では、アップサンプリング・モジュール２２および改良モジュール２２４は、レイヤ間予測モジュール（たとえば、システム１００のレイヤ間予測モジュール１１６）のコンポーネントであることがある。さらに、様々な実施形態では、アップサンプリング・モジュール２２２および改良モジュール２２４の少なくとも一部分は、固定機能回路構成のようなハードウェアロジックによって提供されることがある。

ＥＬエンコーダ２０４において、改良モジュール２２４によって提供されたフィルタ処理済みの画素サンプル２２６は、変換および量子化モジュール２２８と、逆変換および量子化モジュール２３０とを含む符号化ループを使用してＥＬ入力フレーム２０６において画素サンプルを予測するために使用されることがある。ＥＬ入力フレーム２０６のレイヤ間画素サンプル予測を引き受けるために動作させられたとき、ＥＬエンコーダ２０４は、ＥＬ入力フレーム２０６を圧縮するために使用された符号化ループの中のイントラ予測モジュール２３２、インター予測モジュール２３４、またはインループ・フィルタリング・モジュール２３６のいずれも利用しないことがある。この場合も、モジュール２２８、２３２、２３４、および２３６の機能性は、当該技術分野において十分に認識されているので、本明細書においてより詳しく説明されることはない。ＥＬエンコーダ２０４は、その後、ＥＬ入力フレーム２０６の様々なＣＵの中の様々な画素を予測するためにフィルタ処理済みの画素サンプル２２６を使用することがある。

様々な実装では、ＢＬエンコーダ２０２およびＥＬエンコーダ２０４の一方または両方は、ＢＬ入力フレーム２０８の少なくとも一部およびＥＬ入力フレーム２０６の少なくとも一部のそれぞれの符号化された残差に対応する圧縮された係数をエントロピーエンコーダ・モジュール２３８に供給することがある。モジュール２３８は、その後、残差の無損失圧縮（ｌｏｓｓｌｅｓｓ ｃｏｍｐｒｅｓｓｉｏｎ）を実行し、システム２００からの出力として、符号化された残差に含まれている多重化されたＳＶＣビットストリームを供給することがある。その他の実装では、ＢＬエンコーダ２０２およびＥＬエンコーダ２０４の一方または両方は、ＢＬ入力フレーム２０８の少なくとも一部およびＥＬ入力フレーム２０６の少なくとも一部のそれぞれの符号化された残差をエントロピーエンコーダ・モジュール２３８に供給しないことがある。

図３は、本発明開示内容の様々な実装によるプロセス例３００のフロー図を示す。プロセス３００は、図３のブロック３０１、３０２、３０４、３０６、３０８、３１０、３１２、３１４および３１６のうちの１つ以上によって示されるように１つ以上の動作、機能または作用を含むことがある。限定されない例として、プロセス３００は、エンコーダシステム２００によって引き受けられるようにＥＬレイヤの一部分（たとえば、本実装におけるＣＵ）のためのスケーラブル映像符号化プロセスの少なくとも一部を形成することがある。

さらに、プロセス３００は、システム４００がプロセッサ４０２、ＳＶＣコーデックモジュール４０６、およびメモリ４０８を含む図４のスケーラブル映像符号化システム４００を使用して拡張レイヤＣＵを符号化することに関連して本明細書において同様に説明されるであろう。プロセッサ４０２は、本発明開示内容に従ってレイヤ間画素サンプル予測を行うためにＳＶＣコーデックモジュール４０６をインスタンス化することがある。システム４００の実施例では、メモリ４０８は、ＢＬ入力フレーム２０８の少なくとも一部および／またはＥＬ入力フレーム２０６の少なくとも一部を含んでいる映像コンテンツと、以下でより詳しく説明されるように、フィルタ係数などのような他の項目とを記憶することがある。ＳＶＣコーデックモジュール４０６は、符号化システム２００を実装するため適したソフトウェア論理、ファームウェア論理、および／またはハードウェアロジックのいずれかの組み合わせによって提供されることがある。メモリ４０８は、揮発性メモリ（たとえば、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）など）または不揮発性メモリ（たとえば、フラッシュメモリなど）などのようなあらゆるタイプのメモリでもよい。限定されない実施例では、メモリ４８０は、キャッシュメモリによって実装されることがある。

プロセス３００は、レイヤ間画素予測が現在ＥＬ ＣＵに対して実行されるべきブロック３０１で始まることがある。様々な実装では、レイヤ間画素予測を実行するか否かの決定は、レート歪み（ｒａｔｅ−ｄｉｓｔｏｒｔｉｏｎ）コストに基づくことがある。たとえば、ＳＶＣコーデック４０６は、ＥＬ ＣＵ ５０２に対するレイヤ間画素予測を実行するか否かを公知のレート歪みコスト技術に基づいて決定することがある。レイヤ間画素予測が実行されるべき場合、プロセス３００は、ブロック３０２に続くことがあり、レイヤ間画素予測が実行されるべきではない場合、プロセス３００は、終了することがある。

プロセス３００は、ブロック３０２に続くことがある。例えば、現在ＥＬ ＣＵに対して、このＥＬ ＣＵに対応するＢＬの１つ以上の同一位置ブロックが決定されることがある。たとえば、図５は、ＣＵ ５０２がＢＬ入力フレーム２０８の同一位置ブロック５０４に空間的に対応する場合に、ＥＬ入力フレーム２０６の現在ＣＵ ５０２を示す。本実施例では、ＣＵ ５０２は、ＢＬ入力フレーム２０８の４個の同一位置ブロック５０４に対応する。しかし、様々な実装では、ＥＬとＢＬまたは下位レベルＥＬとの間の空間スケーリングに依存して、どんな個数のＢＬまたは下位レベルＥＬブロックでも特別なＥＬ ＣＵに関して同一位置にあることがある。他の実装では、ＢＬまたは下位レベルＥＬブロックの一部分だけがＥＬ ＣＵと同一位置にあることがある。さらに、ＥＬおよび下位ＥＬまたはＢＬが空間比率１を有するように空間スケーリングが適用されない（たとえば、品質スケーリングが空間スケーリングなしでレイヤ間に適用されるとき）ある種のスケーラブル映像符号化実装では、ＥＬの中のブロックと下位ＥＬまたはＢＬの中のブロックとの１対１の対応関係が存在する。

図５の実施例に関して、ブロック３０２で同一位置ブロックを決定することは、現在ＥＬ ＣＵ ５０２に関して同一位置にあるものとしてブロック５０４にマーキングすること、または、そうでなければラベリングすることを含むことがある。さらに、様々な実装では、ＢＬまたは下位ＥＬレイヤの中で同一位置ブロックは、イントラ符号化されることがあり、インター符号化されることがあり、および／または、イントラ／インター・ハイブリッド符号化されることがある。その上、同一位置ブロックの組の中の異なったブロックは、異なったブロック符号化を有することがある。一例を挙げると、限定されない実施例では、同一位置ブロック５０４は、同一位置ブロックのうちの２つがイントラ符号化されることがあり、同一位置ブロックのうちの１つがインター符号化されることがあり、残りの同一位置ブロックがイントラ／インター・ハイブリッド符号化されることがあるように、符号化モードを混合している。

プロセス３００は、同一位置ブロックに対応する画素サンプルがアクセスされることがあるブロック３０４に続くことがある。一例として挙げると、図４および５を参照すると、ブロック３０４は、メモリ４０８から、同一位置ブロック５０４に対応する画素サンプルを取得するためにプロセッサ４０２を使用してＳＶＣコーデック４０６を含むことがある。一例として挙げると、メモリ４０８は、ブロック５０４の再構成された画素値に対応するＢＬ入力フレーム２０８の一部分のような映像コンテンツを一時的に記憶するフレームバッファとしての役目を果たすことがある。

ブロック３０６で、決定は、ブロック３０４で取得された画素サンプルのアップサンプリングを実行することに関して行われることがある。一例として挙げると、ＣＵ ５０２が４個の同一位置ブロック５０４に対応する図５の実施例では、ブロック５０４に対応する画素サンプルは、ＣＵ ５０２のサイズに一致するようにアップサンプルされる必要があることがあり、プロセス３００は、ブロック３０８に進むことがある。他の実施形態では、たとえば、空間スケーラビリティが提供されないとき、アップサンプリングは、実行されないことがあり、プロセス３００は、ブロック３０８が実行されないことがあるように、ブロック３０６からブロック３１０まで省略することがある。

様々な実装では、ブロック３０８での画素のアップサンプリングは、補間フィルタを画素サンプルに適用することにより実行されることがあるが、本発明開示内容は、何らかの特別な形式のアップサンプル・フィルタリングに限定されることがない。様々な実装では、画素サンプルをアップサンプリングすることは、レイヤ間画素予測の正確さを改善することがあり、ＥＬのためのより優れた圧縮性能という結果をもたらすことがある。様々な実装では、固定補間フィルタまたは適応補間フィルタは、ブロック３０８で適用されることがある。固定アップサンプリング・フィルタを利用する実装に対して、フィルタ係数は、予め決定されることがあり、かつ、エンコーダ（たとえば、システム２００）および（以下でより詳しく説明される）デコーダの両方によって使用されることがある。適応アップサンプリング・フィルタを利用する実装に対して、フィルタ係数は、エンコーダで（たとえば、トレーニングにより）適応的に決定されることがあり、かつ、その後、以下でさらに説明されるように、ビットストリームの一部としてデコーダへ送信されることがある。様々な実装では、ブロック３０８で適用された補間フィルタは、マルチタップ多相補間フィルタでもよい。さらに、様々な実装では、ブロック３０８は、メモリ４０７から取得された補間フィルタ係数を画素サンプルに適用するためにプロセッサ４０２において固定機能回路構成のようなハードウェアロジックを使用するＳＶＣコーデック４０６を含むことがある。

プロセス３００は、ブロック３０４で取得された画素サンプルまたはブロック３０８から得られるアップサンプルされた画素のいずれかの決定が行われることがあるブロック３１０に続くことがある。様々な実装では、改良フィルタを画素サンプルに適用することは、レイヤ間画素予測の正確さを改善することがあり、かつ、ＥＬに対するより良い圧縮性能をもたらすことがある。改良が選択された場合、プロセス３００は、ある種の実装では、２次元（２Ｄ）空間フィルタが改良フィルタとして適用されることがあるブロック２１２へ進むことがあるが、本発明開示内容は、何らかの特別なタイプの改良フィルタに限定されることがない。他の実装では、空間フィルタリングは、実行されないことがあり、プロセス３００は、ブロック３１２が実行されることがないように、ブロック３１０からブロック３１４まで省略することがある。さらに、様々な実装では、ブロック３１２は、メモリ４０８から取得された改良フィルタ係数を画素サンプルに適用するためにプロセッサ４０２において固定機能回路構成のようなハードウェアロジックを使用するＳＶＣコーデック４０６を含むことがある。

様々な実装では、ｐがフィルタリング前の中心画素を表現し、周囲の画素ｑ_ｉ，ｊ（ｉ，ｊ＝０，．．．，Ｎ）が２Ｄフィルタウィンドウを表現する場合、ブロック３１２で適用された改良フィルタは、以下の式に従って対応するフィルタ処理済みの中心画素ｐ’を決定することがある。

ｐ’＝Σ_{ｉ，ｊ＝０} ^Ｎｑ_ｉ，ｊ×ａ_ｉ，ｊ＋ｂ
式中、ａ_ｉ，ｊ（ｉ，ｊ＝０，．．．，Ｎ）は、フィルタ係数であり、ｂは、オフセットファクタである。

様々な実装では、フィルタ係数ａ_ｉ，ｊは、固定されることがあり、または、適応できることがある。フィルタ係数が固定される実装では、フィルタ係数ａ_ｉ，ｊおよびオフセットファクタｂは、予め決められ、エンコーダおよびデコーダの両方によって利用されることがある。フィルタ係数が適応できる実装では、フィルタ係数ａ_ｉ，ｊおよびオフセットファクタｂは、エンコーダで（たとえば、トレーニングにより）適応的に決定されることがあり、その後、以下でさらに説明されるようにビットストリームの一部としてデコーダに送信されることがある。

システム４００を参照すると、様々な実装では、ブロック３０８および３１２でのフィルタの適用は、メモリ４０８からフィルタ係数を取得するためにプロセッサ４０２を使用するＳＶＣコーデック４０６によって引き受けられることがある。適応フィルタ実装では、ＳＶＣコーデック４０６は、メモリ４０８に記憶されることも記憶されないこともあるフィルタ係数を適応的に決定するためにプロセッサ４０２を使用することがある。

プロセッサ３００は、画素サンプルが現在ＥＬ ＣＵに対する予測された画素を決定するために使用されることがあるブロック３１４に続くことがある。一例を挙げると、ＳＶＣコーデック４０６は、ブロック３０４で取得され、ＣＵ ５０２に対する予測信号を形成するためにブロック３０８および／またはブロック３１０でフィルタ処理されることがある画素サンプルを使用することがある。様々な実装では、ブロック３１４は、現在ＥＬ ＣＵに対する残差の生成をさらに含むことがある。一例を挙げると、ＳＶＣコーデック４０６は、ブロック５０４から取得された（フィルタ処理済みまたは別の方法で処理された）画素サンプルとＣＵ ５０２の画素値との間の差に対応する残差を生成することがある。他の実装では、ブロック３１４は、現在ＥＬ ＣＬに対する残差の生成を含まないことがある。様々な実装では、ブロック３１４は、予測画素を決定するために必要とされる算術演算を実行するために、固定機能回路構成のようなハードウェアロジックを使用して引き受けられることがある。さらに、このようなハードウェアロジックは、現在ＰＵの様々な部分に対する、および／または、複数のＰＵに対する予測画素の並列決定を可能にすることがある。本明細書において使用されるように、「予測画素」は、１層以上の下位レイヤの１個以上のＰＵから取得された１個以上の画素サンプルに基づいて予測されることがある現在ＰＵの中の画素サンプルの値を指すことがある。

プロセス３００は、現在ＥＬ ＣＬに対するビットストリームが形成されることがあるブロック３１６で終了することがある。様々な実装では、ブロック３１６は、ヘッダ部と、現在ＥＬ ＣＵに対する圧縮残差を含むこと、または、含まないことがあるデータ部とを含む、現在ＥＬ ＣＵに対応するビットストリーム部を形成することを含むことがある。様々な実装では、ヘッダ部は、現在ＥＬ ＣＬに対するレイヤ間画素予測を実行するか否かを指示するために、および／または、残差が現在ＣＵに対して存在するか否かを指示するために１個以上の指標（たとえば、１個以上のフラグ）を含むことがある。

さらに、様々な実装では、ブロック３０８のアップサンプリング・フィルタ係数またはブロック３１２の改良フィルタ係数のいずれかに対応するフィルタ係数は、ブロック３１６で形成されたビットストリームにおいて指示されるか、または、含まれることがある。他の実装では、利用されたフィルタ係数は、たとえば、ブロック３１６で形成されたビットストリームのヘッダ部において指示されることがある。

図６は、本発明開示内容の様々な実装によるＥＬ ＣＵに対応するビットストリーム部例６００を示す。ビットストリーム部６００は、ヘッダ部６０２およびデータ部６０４を含む。ヘッダ部６０２は、１個以上の指標６０６を含む。一例を挙げると、指標６０６は、ＥＬ ＣＵに対するレイヤ間画素予測を実行すべきか否かを指定する値を持つ指標６０８を含むことがある。指標６０６は、ＥＬ ＣＵに対する残差が存在するか否かを指定する指標６１０を含むこと、または、含まないこともある。たとえば、一実装では、指標６０８は、「ｉｎｔｅｒ＿ｌａｙｅｒ＿ｐｉｘｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｆｌａｇ」としてラベル付けされることがあり、現在ＣＵ（たとえば、ＣＵ ５０２）がレイヤ間画素予測を使用するか否かを指示するためにＣＵシンタックステーブルに追加されることがある。さらに、ｉｎｔｅｒ＿ｌａｙｅｒ＿ｐｉｘｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｆｌａｇが特別な値を有する（たとえば、１に等しい）とき、ビットストリームヘッダ部６０２は、続いて、「ｉｎｔｅｒ＿ｌａｙｅｒ＿ｒｅｓｉｄｕａｌ＿ｆｌａｇ」としてラベル付けされることがあり、かつ、現在ＣＵに対する残差が存在するか否かを指示することがある指標６１０を含むことがある。

様々な実装では、指標６０８および６１０は、本発明開示内容による２つのスケーラブル映像符号化モード：レイヤ間画素予測が残差無しで使用されるレイヤ間スキップモード、および、レイヤ間画素予測が残差と共に使用されるレイヤ間直接モードを指定するために使用されることがある。このようにして、レイヤ間スキップモードでは、ＳＶＣコーデック４０６は、ビットストリーム６００のデータ部６０４で残差を送信しないことがある。逆に、レイヤ間直接モードでは、ＳＶＣコーデック４０６は、ビットストリーム６００のデータ部６０４で残差を送信することがある。

プロセス３００は、図５との関連で本明細書において説明されているが、本発明開示内容は、ＥＬ ＣＵの全ての画素が同一の同一位置ＢＬブロックから導出されたサンプルから予測されるレイヤ間画素予測の実行に限定されることがない。このようにして、様々な実施形態では、ＣＵの一部分（たとえば、ＣＵのある種のブロックだけ）が同一位置ブロックの一部だけに関して予測されることがあるが、ＣＵの別の部分は、同一位置ブロックの他の部分に関して予測されることがある。たとえば、４個の同一位置ＢＬブロックに対応するＣＵに対して、ＣＵの第１の上方部分は、２個の上方の水平に隣接した同一位置ＢＬブロックに基づいて予測されることがあるが、ＣＵの第２の下方部分は、２個の下方の水平に隣接した同一位置ＢＬブロックに基づいて予測されることがある。

さらに、様々な実装では、ＣＵの異なった部分は、異なった符号化を有する異なった同一位置ＢＬブロックから予測されることがある。上記から実施例を続けると、２個の上方の水平に隣接した同一位置ＢＬブロックは、イントラ符号化されていることがあるが、２個の下方の水平に隣接した同一位置ＢＬブロックは、インター符号化されていることがある。このようにして、ＣＵの第１の部分は、イントラ符号化された画素サンプルから予測されることがあるが、ＣＵの第２の部分は、インター符号化された画素サンプルから予測されることがある。

図７は、本発明開示内容によるＳＶＣデコーディングシステム例７００を示す。システム７００は、たとえば、システム１００のデコーダ１０８およびデコーダ１１０にそれぞれ対応することがある参照ＢＬデコーダ７０２およびターゲットＥＬデコーダ７０４を含む。システム７００は、２層のＳＶＣ符号化レイヤに対応する２台のデコーダ７０２および７０４だけを含むが、ＳＶＣ符号化レイヤおよび対応するデコーダは、本発明開示内容によれば、図７に描かれたこれらに加えていくつでも利用されることがある。たとえば、付加的な拡張レイヤに対応する付加的なデコーダは、システム７００に含まれることがあり、ＥＬデコーダ７０４に関して以下で説明されるのと同様にＢＬデコーダ７０２と相互作用することがある。

ＳＶＣ符号化を引き受けるためにシステム７００を利用するとき、ＥＬ出力フレーム７０６のような拡張レイヤの中のピクチャまたは画像フレームは、ＥＬデコーダ７０４によって、ＢＬデコーダ７０２によって処理されたままのＢＬ出力フレーム７０８のようなピクチャから、または、同じ拡張レイヤの中でＥＬデコーダ７０４によって予めエンコードされた他のピクチャからインター予測されることがある。以下でより詳しく説明されるように、システム７００を使用してレイヤ間画素サンプル予測演算を引き受けるとき、ＥＬ出力フレーム７０６のようなレイヤ７０４の中のピクチャの画素は、ＢＬデコーダ７０２によって提供された再構成ＢＬ画素サンプル７１０を使用して予測されることがある。サンプル７１０は、逆変換および量子化モジュール７１２と、インター予測モジュール７１４と、インループ・フィルタリング・モジュール７１８とを使用して取得されることがある。特に、インター予測モジュール７１４を使用してインター予測を実行するためにＢＬデコーダ７０２を動作させるとき、サンプル７１０は、インループ・フィルタリング・モジュール７１８の出力から取得されることがある。

以下でより詳しく説明されるように、再構成画素サンプル７１０は、ＥＬデコーダ７０４に供給される前に、アップサンプリング・モジュール７２０および改良モジュール７２２によって処理されることがある。様々な実装では、アップサンプリング・モジュール７２０および改良モジュール７２２は、レイヤ間予測モジュール（たとえば、システム１００のレイヤ間予測モジュール１３０）のコンポーネントであることがある。ＥＬデコーダ７０４で、改良モジュール３２２によって供給されたフィルタ処理済みの画素サンプル７２４は、逆変換および量子化モジュール７２６、ならびに、インループ・フィルタリング・モジュール７２８と組み合わせて、ＥＬ出力フレーム７０６の中の画素サンプルを予測するために使用されることがある。ＥＬ出力フレーム７０６のレイヤ間画素サンプル予測を引き受けるために動作させられるとき、ＥＬデコーダ７０４は、イントラ予測モジュール７３０またはインター予測モジュール７３２のいずれも利用することがない。ＥＬデコーダ７０４は、その後、ＥＬ出力フレーム７０６の様々なＣＵの中の様々な画素を予測するためにフィルタ処理済みの画素サンプル７２４を使用することがある。

本明細書において説明されたシステムの様々なコンポーネントは、ソフトウェア論理、ファームウェア論理、および／またはハードウェアロジック、および／または、これらのいずれかの組み合わせで実装されることがある。たとえば、システム７００の様々なコンポーネントは、少なくとも部分的に、たとえば、スマートフォンのようなコンピューティングシステムにおいて見られることがあるようなシステム・オン・チップ（ＳｏＣ）のハードウェアによって、提供されることがある。当業者は、本明細書において説明されたシステムが対応する図において描かれていない付加的なコンポーネントを含むことがあることを認識することがある。たとえば、システム２００および７００は、明瞭さのために図２および７に描かれていないビットストリーム・マルチプレクサ・モジュールなどのような付加的なコンポーネントを含むことがある。

図８は、本発明開示内容の様々な実装によるプロセス例８００のフロー図を示す。プロセス８００は、図８のブロック８０２、８０４、８０６、８０８、８１０、８１２、８１４、８１６および８１８のうちの１つ以上によって示されるように１つ以上の動作、機能または作用を含むことがある。限定されることのない例として、プロセス８００は、デコーダシステム７００によって引き受けられるように、ＥＬレイヤの一部分（たとえば、本実装におけるＣＵ）に対するスケーラブル映像符号化プロセスの少なくとも一部を形成することがある。さらに、プロセス８００は、ＳＶＣコーデックモジュール４０６がデコーダシステム７００をインスタンス化することがある図４のスケーラブル映像符号化システム４００を使用して拡張レイヤＣＵを符号化することと、図６のビットストリーム例６００とに関連して本明細書において説明されることもある。

プロセッサ８００は、現在ＣＵに対するレイヤ間画素予測を実行すべきか否かに関する決定が行われることがあるブロック８０２で開始することがある。様々な実装では、ＳＶＣコーデック４０６は、ビットストリーム６００のヘッダ部６０２において受信された指標６０８の値に応じてブロック８０２を引き受けることがある。一例として挙げると、指標６０８が第１の値（たとえば、１）を有する場合、ＳＶＣコーデック４０６は、現在ＣＵに対するレイヤ間画素サンプル予測を引き受けることを決定することがある。逆に、指標６０８が第２の値（たとえば、２）を有する場合、ＳＶＣコーデック４０６は、現在ＣＵに対するレイヤ間画素サンプル予測を引き受けないことを決定することがある。

ブロック８０２が否定的な決定という結果になる場合、プロセス８００は、現在ＣＵが１個以上の予めデコードされたＣＵに基づいてデコードされるということになるスキップモードを適用するか否かに関して決定が行われることがあるブロック８０４に進むことがある。スキップモードがブロック８０４で呼び出された場合、プロセス８００は、スキップモード実装に対して、現在ＣＵに対する画素値が１個以上の予めデコードされたＣＵに基づいて再構成されることがあるブロック８１４に進むことがある。

逆に、スキップモードがブロック８０４で呼び出されない場合、プロセス８００は、ＣＵに対してイントラ予測が実行されるべきか、または、インター予測が実行されるべきかに関する決定が行われることがあるブロック８０６に進むことがある。イントラ予測が選択された場合、プロセス８００は、公知のレイヤ内イントラ予測技術を使用してイントラ予測が実行されることがあるブロック８０８に進むことがある。インター予測が選択された場合、プロセス８００は、公知のレイヤ間インター予測技術を使用してインター予測が実行されることがあるブロック８１０に進むことがある。様々な実装では、ＳＶＣコーデック４０６は、たとえば、ブロック８０８を引き受けるためにデコーダ７０４のイントラ予測モジュール７３０を使用して、そして、ブロック８１０を引き受けるためにデコーダ７０４のインター予測モジュール７３２を使用して、ブロック８０４、８０６、８０８および８１０を引き受けることがある。

プロセス８００は、残差デコーディングが公知の残差デコーディング技術と、ブロック８０８または８１０のいずれかの結果とを使用して引き受けられることがあるブロック８１２に続くことがある。プロセス８００は、その後、ＣＵ画素値が公知の技術とブロック８１２の結果とを使用して再構成されることがあるブロック８１４で終了することがある。

ブロック８０２の検討に戻ると、ブロック８０２が肯定的な決定という結果をもたらす場合、プロセス８００は、予測画素がプロセス３００に関して上記説明されたのと同様に下位レイヤ（群）から取得された画素サンプルに基づいて決定されることがあるブロック８１６に進むことがある。様々な実装では、ＳＶＣコーデック４０６は、第１の値（たとえば、１）を有する指標６０８に応じてブロック８１６を引き受けることがある。ＳＶＣコーデック４０６は、その後、たとえば、同一位置下位ＥＬおよび／またはＢＬブロックに対応する画素サンプルを取得することがあり、アップサンプル・フィルタリングを画素サンプルに適用すること、または、適用しないことがあり、そして、改良フィルタリングを画素サンプルに適用すること、または、適用しないこともある。さらに、再構成画素サンプルのアップサンプル・フィルタリングおよび／または改良フィルタリングを引き受けるとき、ＳＶＣコーデック４０６は、ビットストリーム６００によって指示されるか、または、ビットストリーム６００の中で伝達されたフィルタ係数を使用してそのように行う。

プロセス８００は、残差がＣＵに対して利用可能であるか否かに関する決定が行われることがあるブロック８１８に続くことがある。様々な実装では、ＣＵに関連付けられ、デコーダによって受信されたビットストリームは、ビットストリームがＣＵに対する残差を含むか否かを指定する指標を含むことがある。たとえば、ＳＶＣコーデック４０６は、ビットストリーム６００の中の指標６１０の値に応じてブロック８１８を引き受けることがある。一例を挙げると、指標６１０が第１の値（たとえば、１）を有する場合、レイヤ間画素予測がＣＵ画素値を再構成するために残差と共に使用されるレイヤ間直接モードが呼び出されることがあり、プロセス８００は、ブロック８１２、そして、それ故にブロック８１４に進むことがある。そうではない場合、指標６１０が第２の値（たとえば、０）を有する場合、レイヤ間画素予測がＣＵ画素値を再構成するために残差なしで使用されるレイヤ間スキップモードが呼び出されることがあり、プロセス８００は、ブロック８１２を呼び出すことなしに、直接的にブロック８１４に進むことがある。

プロセス８００は、ＥＬ ＣＵに対するデコーディングプロセスとして本明細書において説明されているが、本発明開示内容は、ＣＵレベルでのレイヤ間画素サンプル予測の実行に限定されることがない。このようにして、様々な実装では、プロセス８００は、ＥＬ ＰＵまたはＥＬ ＴＵにさらに適用されることがある。さらに、前述のとおり、本明細書において説明されたあらゆるレイヤ間画素サンプル予測プロセスは、時間スケーラブル映像符号化、空間スケーラブル映像符号化および／または品質スケーラブル映像符号化との関連で適用されることがある。

図３および８に示されるように、プロセス例３００および８００の実装は、例示された順序に表されたあらゆるブロックの引き受けを含むことがあるが、本発明開示内容は、この点に関して限定されることがなく、様々な実施例において、プロセス２００および８００の実装は、表された順序、および／または、例示された順序とは異なる順序でブロックの部分集合だけの引き受けを含むことがある。

その上、図３および８のブロックのうちのいずれか１つ以上は、１つ以上のコンピュータ・プログラム・プロダクトによって提供された命令に応じて引き受けられることがある。このようなプログラム・プロダクトは、たとえば、プロセッサによって実行されたときに、本明細書において説明された機能性を提供することがある命令を供給する信号搬送媒体（ｓｉｇｎａｌ ｂｅａｒｉｎｇ ｍｅｄｉａ）を含むことがある。コンピュータ・プログラム・プロダクトは、何らかの形をとる１つ以上のマシン読み取り可能な媒体で提供されることがある。このようにして、たとえば、１個以上のプロセッサコア（群）を含んでいるプロセッサは、１つ以上のマシン読み取り可能な媒体によってプロセッサに伝達されたプログラムコードおよび／または命令もしくは命令セットに応じて、図３および８に表されたブロックの１つ以上を引き受けることがある。一般に、マシン読み取り可能な媒体は、本明細書において説明された装置および／またはシステムのいずれかに映像システム１００、２００および７００、および／または、ＳＶＣコーデックモジュール４０６の少なくとも一部分を実装させるプログラムコードおよび／または命令もしくは命令セットの形をしたソフトウェアを伝達することがある。

本明細書において記載されたいずれかの実装で使用されるように、用語「モジュール」は、本明細書において記載された機能性を提供するように構成されているソフトウェア、ファームウェア、および／または、ハードウェアの何らかの組み合わせを指す。ソフトウェアは、ソフトウェアパッケージ、コードおよび／または命令セットもしくは命令として具現化されることがあり、本明細書において記載されたいずれかの実装で使用されるように、「ハードウェア」は、たとえば、単独で、もしくは、何らかの組み合わせで、ハードワイヤード回路構成、プログラマブル回路構成、状態機械回路構成、および／または、プログラマブル回路によって実行される命令を記憶するファームウェアを含むことがある。モジュールは、集合的に、または、個別に、大規模システムの一部、たとえば、集積回路（ＩＣ）、システム・オン・チップ（ＳｏＣ）などを形成する回路構成として具現化されることがある。

図９は、本発明開示内容によるシステム例９００を示す。様々な実装では、システム９００は、メディアシステムでもよいが、システム９００は、この状況に限定されるものではない。たとえば、システム９００は、パーソナル・コンピュータ（ＰＣ）、ラップトップ・コンピュータ、ウルトララップトップ・コンピュータ、タブレット、タッチパッド、ポータブル・コンピュータ、ハンドヘルド・コンピュータ、パームトップ・コンピュータ、個人情報端末（ＰＤＡ）、セルラ電話機、組み合わせ式セルラ電話機／ＰＤＡ、テレビジョン、スマート装置（たとえば、スマートフォン、スマートタブレットまたはスマートテレビジョン）、モバイル・インターネット装置（ＭＩＤ）、メッセージング装置、データ通信装置、カメラ（たとえば、自動焦点・自動露出カメラ、超望遠カメラ、スーパーズーム・カメラ、デジタル一眼レフ（ＤＳＬＲ）カメラ）などに組み込まれることがある。

様々な実装では、システム９００は、ディスプレイ９００に結合されたプラットフォーム９０２を含む。プラットフォーム９０２は、コンテンツサービス装置（群）９３０またはコンテンツ配信装置（群）９４０といったコンテンツ装置から、または、他の類似したコンテンツソースからコンテンツを受信することがある。１つ以上のナビゲーションフィーチャー部分を有するナビゲーションコントローラ９５０は、たとえば、プラットフォーム９０２および／またはディスプレイ９２０と相互作用するために使用されることがある。これらのコンポーネントの各々は、以下でより詳しく説明される。

様々な実装では、プラットフォーム９０２は、チップセット９０５、プロセッサ９１０、メモリ９１２、ストレージ９１４、グラフィックスサブシステム９１５、アプリケーション９１６および／または無線機９１８の何らかの組み合わせを含むことがある。チップセット９０５は、プロセッサ９１０と、メモリ９１２、ストレージ９１４、グラフィックスサブシステム９１５、アプリケーション９１６、および／または無線機９１８の間で通信を行うことがある。たとえば、チップセット９０５は、ストレージ９１４との相互通信を行う能力を持つストレージアダプタ（図示せず）を含むことがある。

プロセッサ９１０は、複合命令セットコンピュータ（ＣＩＳＣ）または縮小命令セットコンピュータ（ＲＩＳＣ）プロセッサ、ｘ８６命令セット互換プロセッサ、マルチコア、またはその他のマイクロプロセッサもしくは中央処理ユニット（ＣＰＵ）として実装されることがある。様々な実装では、プロセッサ９１０は、デュアルコア・プロセッサ（群）、デュアルコア・モバイル・プロセッサ（群）などでもよい。

メモリ９１２は、限定されることはないが、ランダム・アクセス・メモリ（ＲＡＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）またはスタティックＲＡＭ（ＳＲＡＭ）のような揮発性メモリ装置として実装されることがある。

ストレージ９１４は、限定されることはないが、磁気ディスクドライブ、光ディスクドライブ、テープドライブ、内蔵ストレージ装置、外付けストレージ装置、フラッシュメモリ、バッテリバックアップ式ＳＤＲＡＭ（同期ＤＲＡＭ）、および／またはネットワークアクセス可能なストレージ装置のような不揮発性ストレージ装置として実装されることがある。様々な実装では、ストレージ９１４は、たとえば、複数のハード装置が含まれている場合、貴重なデジタル媒体のためストレージ性能強化保護を増進する技術を含むことがある。

グラフィックスサブシステム９１５は、表示用静止画または動画のような画像の処理を実行することがある。グラフィックスサブシステム９１５は、たとえば、グラフィックス処理ユニット（ＧＰＵ）または視覚処理ユニット（ＶＰＵ）でもよい。アナログまたはデジタルインターフェイスは、グラフィックスサブシステム９１５とディスプレイ９２０とを通信結合するために使用されることがある。たとえば、インターフェイスは、高品位マルチメディアインターフェイス、ディスプレイポート、無線ＨＤＭＩ（登録商標）、および／または、無線ＨＤ準拠技術のうちのいずれかでもよい。グラフィックスサブシステム９１５は、プロセッサ９１０またはチップセット９０５に統合されることがある。ある種の実施では、グラフィックスサブシステム９１５は、チップセット９０５に通信結合された独立型装置でもよい。

本明細書において説明されたグラフィックスおよび／または映像処理技術は、様々なハードウェアアーキテクチャで実施されることがある。たとえば、グラフィックスおよび／または映像機能性は、チップセットの内部に統合されることがある。代替的に、ディスクリートグラフィックスおよび／または映像プロセッサが使用されることがある。さらに別の実装として、グラフィックスおよび／または映像機能は、マルチコア・プロセッサを含んでいる汎用プロセッサによって提供されることがある。さらなる実施形態では、機能は、消費者エレクトロニクス装置に実装されることがある。

無線機９１８は、様々な好適な無線通信技術を使用して信号を送受信する能力を持つ１台以上の無線機を含むことがある。このような技術は、１つ以上の無線ネットワークに亘る通信を伴うことがある。無線ネットワーク例は、（限定されることなく）無線ローカル・エリア・ネットワーク（ＷＬＡＮ）、無線パーソナル・エリア・ネットワーク（ＷＰＡＮ）、無線メトロポリタン・エリア・ネットワーク（ＷＭＡＮ）、セルラネットワーク、および衛星ネットワークを含む。このようなネットワークに亘り信する際に、無線機９１８は、いずれかのバージョンの１つ以上の該当する規格に従って動作することがある。

様々な実装では、ディスプレイ９２０は、何らかのテレビジョン型モニタまたはディスプレイを含むことがある。ディスプレイ９２０は、たとえば、コンピュータ・ディスプレイ・スクリーン、タッチ・スクリーン・ディスプレイ、映像モニタ、テレビジョンのような装置、および／または、テレビジョンを含むことがある。ディスプレイ９２０は、デジタル方式および／またはアナログ方式でもよい。様々な実装では、ディスプレイ９２０は、ホログラフィックディスプレイでもよい。さらに、ディスプレイ９２０は、視覚的投影を受ける透明表面でもよい。このような投影は、様々な形式の情報、画像、および／または物体を伝達することがある。たとえば、このような投影は、モバイル拡張現実（ＭＡＲ）アプリケーションのための視覚的オーバーレイでもよい。１つ以上のソフトウェアアプリケーション９１６の制御下で、プラットフォーム９０２は、ディスプレイ９２０にユーザ・インターフェイス９２２を表示することがある。

様々な実装では、コンテンツサービス装置（群）９３０は、全国的、国際的および／または独立型サービスによってホストされ、よって、たとえば、インターネットを介してプラットフォーム９０２を利用できることがある。コンテンツサービス装置（群）９３０は、プラットフォーム９０２および／またはディスプレイ９２０に結合されることがある。プレットフォーム９０２および／またはコンテンツサービス装置（群）９３０は、メディア情報をネットワーク９６０との間で通信（たとえば、送信および／または受信）するためにネットワーク９６０に結合されることがある。コンテンツ配信装置（群）９４０は、プラットフォーム９０２および／またはディスプレイ９２０にさらに結合されることがある。

様々な実装では、コンテンツサービス装置（群）９３０は、ケーブル・テレビジョン・ボックスと、パーソナル・コンピュータと、ネットワークと、電話機と、デジタル情報および／またはコンテンツを配信する能力を持つインターネット接続可能な装置もしくは電気製品と、ネットワーク９６０を介して、もしくは、直接的にコンテンツプロバイダとプラットフォーム９０２および／またはディスプレイ９２０との間でコンテンツを一方向もしくは双方向に通信する能力を持つその他の類似した装置とを含むことがある。コンテンツは、ネットワーク９６０を介して、システム９８０のコンポーネントのうちのいずれか１つとコンテンツプロバイダとの間で一方向および／または双方向に通信されることがあることが認められるであろう。コンテンツの実施例は、たとえば、映像、音楽、医療およびゲーミング情報などを含んでいるいずれかのメディア情報を含むことがある。

コンテンツサービス装置（群）９３０は、ケーブル・テレビジョン・プログラミング、デジタル情報、および／またはその他のコンテンツのようなコンテンツを受信することがある。コンテンツプロバイダの実施例は、何らかのケーブルもしくは衛星テレビジョン、または、ラジオもしくはインターネット・コンテンツ・プロバイダを含むことがある。提供された実施例は、決して本発明開示内容による実装を限定するという意味ではない。

様々な実装では、プラットフォーム９０２は、１つ以上のナビゲーションフィーチャー部分を有するナビゲーションコントローラ９５０から制御信号を受信することがある。コントローラ９５０のナビゲーションフィーチャー部分は、たとえば、ユーザ・インターフェイス９２２と相互作用するために使用されることがある。様々な実施形態では、ナビゲーションコントローラ９５０は、ユーザが空間（たとえば、連続的かつ多次元）データをコンピュータに入力することを可能にさせるコンピュータ・ハードウェア・コンポーネント（具体的に、ヒューマン・インターフェイス装置）であることがある位置決め装置でもよい。グラフィカル・ユーザ・インターフェイス（ＧＵＩ）と、テレビジョンおよびモニタのような多くのシステムは、ユーザが物理的ジェスチャを使用してデータを制御し、コンピュータまたはテレビジョンに供給することを可能にさせる。

コントローラ９５０のナビゲーションフィーチャー部分の運動は、ディスプレイ上に表示されたポインタ、カーソル、フォーカスリング、またはその他の視覚的指標の運動によってディスプレイ（たとえば、ディスプレイ９２０）上に複製されることがある。たとえば、ソフトウェアアプリケーション９１６の制御下で、ナビゲーションコントローラ９５０に位置しているナビゲーションフィーチャー部分は、たとえば、ユーザ・インターフェイス９２２に表示された仮想ナビゲーションフィーチャー部分にマップされることがある。様々な実施形態では、コントローラ９５０は、別個のコンポーネントではなく、プラットフォーム９０２および／またはディスプレイ９２０に統合されることがある。本発明開示内容は、しかし、本明細書において明らかにされ、または、説明された要素または状況に限定されることがない。

様々な実装では、ドライバ（図示せず）は、たとえば、有効にされたとき、ユーザが初期起動後にボタンのタッチでテレビジョンのようなプラットフォーム９０２を瞬時にオンおよびオフにすることを可能にする技術を含むことがある。プログラム論理は、プラットフォームが「オフ」にされているとき、プラットフォーム９０２がメディアアダプタまたはその他のコンテンツサービス装置（群）９３０もしくはコンテンツ配信装置（群）９４０へのコンテンツをストリーム化することを可能にさせることがある。付加的に、チップ９０５は、たとえば、５．１サラウンド・サウンド・オーディオおよび／または高品位７．１サラウンド・サウンド・オーディオのためのハードウェアおよび／またはソフトウェアサポートを含むことがある。ドライバは、統合されたグラフィックスプラットフォームのためのグラフィックスドライバを含むことがある。様々な実施形態では、グラフィックスドライバは、ペリフェラル・コンポーネント・インターコネクト（ＰＣＩ）エクスプレス・グラフィック・カードを備えることがある。

様々な実装では、システム９００に表されたコンポーネントのうちの１つ以上は、統合されることがある。たとえば、プラットフォーム９０２およびコンテンツサービス装置（群）９３０は、統合されることがあり、もしくは、プラットフォーム９０２およびコンテンツ配信装置（群）９４０は、統合されることがあり、または、たとえば、プラットフォーム９０２、コンテンツサービス装置（群）９３０、およびコンテンツ配信装置（群）９４０は、統合されることがある。様々な実施形態では、プラットフォーム９０２およびディスプレイ９２０は、統合型ユニットであることがある。たとえば、ディスプレイ９２０およびコンテンツサービス装置（群）９３０は、統合されることがあり、または、ディスプレイ９２０およびコンテンツ配信装置（群）９４０は、統合されることがある。これらの実施例は、本発明開示内容を限定するという意味ではない。

様々な実施形態では、システム９００は、無線システム、有線システム、または両方の組み合わせとして実装されることがある。無線システムとして実装されたとき、システム９００は、１つ以上のアンテナ、トランスミッタ、レシーバ、トランシーバ、増幅器、フィルタ、制御ロジックなどのような、無線共有媒体を介して通信するため適したコンポーネントおよびインターフェイスを含むことがある。無線共有媒体の実施例は、ＲＦスペクトルなどのような無線スペクトルの一部分を含むことがある。有線システムとして実装されたとき、システム９００は、入力／出力（Ｉ／Ｏ）アダプタ、Ｉ／Ｏアダプタを対応する有線通信媒体と接続する物理的コネクタ、ネットワーク・インターフェイス・カード（ＮＩＣ）、ディスクコントローラ、映像コントローラ、音声コントローラなどのような、有線通信媒体を介して通信するため適したコンポーネントおよびインターフェイスを含むことがある。有線通信媒体の実施例は、配線、ケーブル、金属リード線、印刷回路板（ＰＣＢ）、バックプレーン、スイッチファブリック、半導体材料、ツイストペア配線、同軸ケーブル、光ファイバなどを含むことがある。

プラットフォーム９０２は、情報を通信するために１つ以上の論理または物理チャンネルを確立することがある。情報は、メディア情報および制御情報を含むことがある。メディア情報は、ユーザに向けられたコンテンツを表現する何らかのデータを指すことがある。コンテンツの実施例は、たとえば、音声会話、音声会議、ストリーミング映像、電子メール（「ｅ−ｍａｉｌ」）メッセージ、音声メールメッセージ、英数字シンボル、グラフィックス、画像、映像、テキストなどを含むことがある。音声会話からのデータは、たとえば、発話情報、沈黙時間、背景雑音、快適雑音、トーンなどであることがある。制御情報は、自動システムに向けられたコマンド、命令または制御語を表現する何らかのデータを指すことがある。たとえば、制御情報は、システムの中を通ってメディア情報を案内するために、または、所定の方式でメディア情報を処理するようにノードに命令するために使用されることがある。実施形態は、しかし、図９において表されるか、または、説明された要素または状況に限定されることがない。

前述のとおり、システム９００は、様々な物理的スタイルまたはフォームファクタで具現化されることがある。図１０は、システム１０００が具現化されることがある小さい形状因子装置１０００の実装を示す。様々な実施形態では、たとえば、装置１０００は、無線能力を有するモバイル・コンピューティング装置として実装されることがある。モバイル・コンピューティング装置は、処理システム、および、たとえば、１台以上のバッテリのようなモバイル電源もしくは給電系統を有する何らかの装置を指すことがある。

前述のとおり、モバイル・コンピューティング装置の実施例は、パーソナル・コンピュータ（ＰＣ）、ラップトップ・コンピュータ、ウルトララップトップ・コンピュータ、タブレット、タッチパッド、ポータブル・コンピュータ、ハンドヘルド・コンピュータ、パームトップ・コンピュータ、個人情報端末（ＰＤＡ）、携帯電話、組み合わせ式セルラ電話機／ＰＤＡ、テレビジョン、スマート装置（たとえば、スマートフォン、スマートタブレットまたはスマートテレビジョン）、モバイル・インターネット装置（ＭＩＤ）、メッセージング装置、データ通信装置、カメラ（たとえば、自動焦点・自動露出カメラ、超望遠カメラ、スーパーズーム・カメラ、デジタル一眼レフ（ＤＳＬＲ）カメラ）などを含むことがある。

モバイル・コンピューティング装置の実施例は、リスト・コンピュータ、フィンガー・コンピュータ、リング・コンピュータ、メガネ・コンピュータ、ベルトクリップ・コンピュータ、アームバンド・コンピュータ、シュー・コンピュータ、クロージング・コンピュータ、およびその他のウェアラブル・コンピュータのような人が装着するコンピュータをさらに含むことがある。様々な実施形態では、例えば、モバイル・コンピューティング装置は、コンピュータアプリケーション、ならびに、音声通信および／またはデータ通信を実行する能力を持つスマートフォンとして実装されることがある。ある種の実施形態は、一例として、スマートフォンとして実装されることがあるモバイル・コンピューティング装置を用いて説明されることがあるが、その他の実施形態が同様に他の無線モバイル・コンピューティング装置を使用して実施されることがあることが認められることがある。実施形態は、この状況に限定されることがない。

図１０に示されるように、装置１０００は、筐体１００２と、ディスプレイ１００４と、入力／出力（Ｉ／Ｏ）装置１００６と、アンテナ１００８とを含むことがある。装置１０００は、ナビゲーションフィーチャー部分１０１２をさらに含むことがある。ディスプレイ１００４は、モバイル・コンピューティング装置のため適切な情報を表示する何らかの適当なディスプレイユニットを含むことがある。Ｉ／Ｏ装置１００６は、情報をモバイル・コンピューティング装置に入力する何らかの適当なＩ／Ｏ装置を含むことがある。Ｉ／Ｏ装置１００６の実施例は、英数字キーボード、数字キーパッド、タッチパッド、入力キー、ボタン、スイッチ、ロッカースイッチ、マイクロフォン、スピーカ、音声認識装置およびソフトウェアなどを含むことがある。情報は、マイクロフォン（図示せず）を用いて装置１０００にさらに入力されることがある。このような情報は、音声認識装置（図示せず）によってデジタル化されることがある。実施形態は、この状況に限定されることがない。

様々な実施形態は、ハードウェア要素、ソフトウェア要素、または両方の組み合わせを使用して実装されることがある。ハードウェア要素の実施例は、プロセッサ、マイクロプロセッサ、回路、回路素子（たとえば、トランジスタ、抵抗器、キャパシタ、インダクタなど）、集積回路、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理装置（ＰＬＤ）、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、論理ゲート、レジスタ、半導体装置、チップ、マイクロチップ、チップセットなどを含むことがある。ソフトウェア要素の実施例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシンプログラム、オペレーティング・システム・ソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、手続、ソフトウェアインターフェイス、アプリケーション・プログラム・インターフェイス（ＡＰＩ）、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、バリュー、シンボル、またはこれらの何らかの組み合わせを含むことがある。実施形態がハードウェアおよび／またはソフトウェアを使用して実装されるか否かを決定することは、所望の計算レート、電力レベル、耐熱性、処理サイクル割当量、入力データレート、出力データレート、メモリ資源、データバス速度、およびその他の設計または性能上の制約のようないくつもの要因に従って変化することがある。

少なくとも１つの実施形態の１つ以上の態様は、プロセッサの内部の様々な論理を表現し、機械によって読み取られたとき、本明細書において説明された技術を実行するために機械に論理を組み立てさせるマシン読み取り可能な媒体に記憶された代表的な命令によって実装されることがある。「ＩＰコア」として知られたこのような表現は、有形のマシン読み取り可能な媒体に記憶され、実際に論理またはプロセッサを作る製造機械の中へロードするために様々な顧客または製造用設備に供給されることがある。

本明細書に記載されたある特定のフィーチャー部分は、様々な実装を参照して説明されているが、この説明は、限定的な意味で解釈されることが意図されていない。従って、本明細書において説明された実装の様々な変更は、本発明開示内容に関係がある技術分野の通常の知識を有する者に明らかである他の実装と同様に、本発明開示内容の趣旨および範囲に含まれると考えられる。

本発明開示内容によれば、基本レイヤ映像フレームから取得された画素サンプルは、拡張レイヤ映像デコーダからアクセスされ、拡張レイヤフレームの少なくとも一部分のレイヤ間画素予測は、少なくとも部分的に画素サンプルに応じて実行されることがある。レイヤ間画素予測を実行することは、少なくとも部分的に画素サンプルおよび残差に応じて、レイヤ間画素予測を実行することを含むことがある。

本発明開示内容によれば、拡張レイヤフレームは、時間拡張レイヤフレーム、空間拡張レイヤフレームまたは品質拡張レイヤフレームのうちの１つでもよい。レイヤ間画素予測を実行することは、スライスレベル、ピクチャレベル、またはレイヤレベルのうちの少なくとも１つについてのレイヤ間画素予測を実行することを含むことがある。拡張レイヤフレーム部分は、符号化単位（ＣＵ）、予測単位（ＰＵ）、または変換単位（ＴＵ）のうちの１つであることがある。

本発明開示内容によれば、レイヤ間画素予測を実行することは、拡張レイヤ映像デコーダで受信されたビットストリームの中の指標に応じてレイヤ間画素予測を実行することを含むことがある。第１の状態では、指標は、拡張レイヤ映像デコーダがレイヤ間画素予測を実行すべきことを指定することがあり、第２の状態では、指標は、拡張レイヤ映像デコーダがレイヤ間画素予測を実行すべきではないことを指定することがある。指標は、レート歪みコストに応じて第１の状態または第２の状態の一方に置かれることがある。拡張レイヤフレームの一部分は、拡張レイヤフレームの１つ以上のブロックを含むことがあり、画素サンプルは、基本レイヤフレームの１つ以上の同一位置ブロックに対応することがある。基本レイヤフレームの同一位置ブロックは、イントラ符号化ブロック、インター符号化ブロック、または、イントラ／インター・ハイブリッド符号化ブロックであることがある。

本発明開示内容によれば、アップサンプル・フィルタは、レイヤ間画素予測を実行する前に画素サンプルに適用されることがある。アップサンプル・フィルタは、固定アップサンプル係数を有することがあり、または、適応アップサンプル係数を有することがある。さらに、改良フィルタは、レイヤ間画素予測を実行する前に画素サンプルに適用されることがある。改良フィルタは、固定改良係数を有することがあり、または、適応改良係数を有することがある。

本発明開示内容によれば、基本レイヤ映像フレームから取得された画素サンプルは、拡張レイヤ映像デコーダでアクセスされることがあり、拡張レイヤフレームの少なくとも一部分のレイヤ間画素予測は、少なくとも部分的に画素サンプルに応じて実行されることがある。レイヤ間画素予測を実行することは、少なくとも部分的に画素サンプルおよび残差に基づいてレイヤ間画素予測を実行することを含む。さらに、拡張レイヤフレームは、レイヤ間画素予測を実行した後にエントロピーエンコードされることがあり、エントロピーエンコードされた拡張レイヤフレームを含むビットストリームが生成されることがある。エントロピーエンコードされた拡張レイヤフレームは、残差を含むことがある。

本発明開示内容によれば、指標が生成されることがあり、第１の状態では、指標は、レイヤ間画素予測が拡張レイヤフレームの一部分に対して実行されるべきことを指定し、第２の状態では、指標は、レイヤ間画素予測が拡張レイヤフレームの一部分に対して実行されるべきではないことを指定する。指標は、その後、ビットストリームの中に入れられることがある。指標は、レート歪みコストに応じて第１の状態または第２の状態の一方に置かれることがある。

Claims (37)

1. 拡張レイヤ（ＥＬ）映像デコーダで、下位ＥＬフレームまたは基本レイヤ（ＢＬ）フレームの少なくとも一方から取得された画素サンプルに少なくとも部分的に基づいてＥＬフレームのブロックの予測画素を決定することを備える方法。
2. メモリの中の前記画素サンプルにアクセスすることをさらに備える、請求項１に記載の方法。
3. 前記ＥＬフレームは、時間ＥＬフレーム、空間ＥＬフレームまたは品質ＥＬフレームのうちの少なくとも１つを備える、請求項１に記載の方法。
4. 前記予測画素を決定することは、スライスレベル、ピクチャレベル、またはレイヤレベルのうちの少なくとも１つについての予測画素を決定することを備える、請求項１に記載の方法。
5. 前記ブロックは、符号化ユニット（ＣＵ）、予測ユニット（ＰＵ）、または変換ユニット（ＴＵ）のうちの１つを備える、請求項１に記載の方法。
6. 予測画素を決定することは、前記ＥＬ映像デコーダで受信されたビットストリームに含まれる標識に応じて予測画素を決定することを備える、請求項１に記載の方法。
7. 第１の状態では、前記標識は、前記ＥＬ映像デコーダがレイヤ間画素予測を実行すべきことを指定し、第２の状態では、前記標識は、前記ＥＬ映像デコーダがレイヤ間画素予測を実行すべきではないことを指定する、請求項６に記載の方法。
8. 前記標識は、レート歪みコストに応じて前記第１の状態または前記第２の状態の一方に置かれている、請求項７に記載の方法。
9. 前記画素サンプルは、前記下位ＥＬフレームまたは前記ＢＬフレームの１つ以上の同一位置ブロックに対応する、請求項１に記載の方法。
10. 前記基本レイヤフレームの前記１つ以上の同一位置ブロックは、イントラ符号化ブロック、インター符号化ブロック、またはイントラ／インター・ハイブリッド符号化ブロックのうちの少なくとも１つを備える、請求項９に記載の方法。
11. 前記予測画素を決定する前にアップサンプル・フィルタを前記画素サンプルに適用することをさらに備える、請求項１に記載の方法。
12. 前記アップサンプル・フィルタは、固定アップサンプル係数または適応アップサンプル係数の一方を含む、請求項１１に記載の方法。
13. 前記予測画素を決定する前に改良フィルタを前記画素サンプルに適用することをさらに備える、請求項１に記載の方法。
14. 前記改良フィルタは、固定改良係数または適応改良係数の一方を含む、請求項１３に記載の方法。
15. 前記予測画素を決定することは、少なくとも部分的に、前記画素サンプルおよび残差に応じて前記予測画素を決定することを備える、請求項１に記載の方法。
16. コンピューティング装置で実行されるのに応じて、前記コンピューティング装置に請求項１から１５のいずれか１項に記載の方法を実行させる複数の命令を備える、少なくとも１つの機械読み取り可能な媒体。
17. 使用できるときに、請求項１から１５のいずれか１項に記載の方法を実行するように構成されている装置。
18. 請求項１から１５のいずれか１項に記載の方法を実行する手段を備える装置。
19. 拡張レイヤ（ＥＬ）映像エンコーダで、少なくとも部分的に、下位ＥＬフレームまたは基本レイヤ（ＢＬ）フレームの少なくとも一方から取得された画素サンプルに応じて、ＥＬフレームのブロックの予測画素を決定することを備える方法。
20. メモリの中の前記画素サンプルにアクセスすることをさらに備える、請求項１９に記載の方法。
21. 前記予測画素を決定した後に前記ＥＬフレームをエントロピーエンコーディングすることと、
    前記エントロピーエンコードされたＥＬフレームを含むビットストリームを生成することと、
    をさらに備える、請求項１９に記載の方法。
22. 前記エントロピーエンコードされたＥＬフレームは、残差を含む、請求項２１に記載の方法。
23. 第１の状態では、レイヤ間画素予測が前記ブロックに対して実行されることになることを指定し、第２の状態では、レイヤ間画素予測が前記ブロックに対して実行されないことになることを指定する標識を生成することと、
    前記標識を前記ビットストリームの中に入れることと、
    をさらに備える、請求項２１に記載の方法。
24. 前記標識をレート歪みコストに応じて前記第１の状態または前記第２の状態の一方に置くことをさらに備える、請求項２３に記載の方法。
25. 前記ＥＬフレームは、時間ＥＬフレーム、空間ＥＬフレームまたは品質ＥＬフレームのうちの少なくとも１つを備える、請求項１９に記載の方法。
26. 予測画素を決定することは、スライスレベル、ピクチャレベル、またはレイヤレベルのうちの少なくとも１つについての予測画素を決定することを備える、請求項１９に記載の方法。
27. 前記ブロックは、符号化単位（ＣＵ）、予測単位（ＰＵ）、または変換単位（ＴＵ）のうちの１つを備える、請求項１９に記載の方法。
28. 前記画素サンプルは、前記下位ＥＬフレームまたは前記ＢＬフレームの１つ以上の同一位置ブロックに対応する、請求項１９に記載の方法。
29. 前記１つ以上の同一位置ブロックは、イントラ符号化ブロック、インター符号化ブロック、またはイントラ／インター・符号化ブロックのうちの少なくとも１つを備える、請求項２８に記載の方法。
30. 前記予測画素を決定する前にアップサンプル・フィルタを前記画素サンプルに適用することをさらに備える、請求項１９に記載の方法。
31. 前記アップサンプル・フィルタは、固定アップサンプル係数または適応アップサンプル係数の一方を含む、請求項３０に記載の方法。
32. 前記予測画素を決定する前に改良フィルタを前記画素サンプルに適用することをさらに備える、請求項１９に記載の方法。
33. 前記改良フィルタは、固定改良係数または適応改良係数の一方を含む、請求項３２に記載の方法。
34. 前記予測画素を決定することは、少なくとも部分的に、前記画素サンプルおよび残差に応じて前記予測画素を決定することを備える、請求項１９に記載の方法。
35. コンピューティング装置で実行されるのに応じて、前記コンピューティング装置に請求項１９から３４のいずれか１項に記載の方法を実行させる複数の命令を備える、少なくとも１つの機械読み取り可能な媒体。
36. 使用できるときに、請求項１９から３４のいずれか１項に記載の方法を実行するように構成されている装置。
37. 請求項１９から３４のいずれか１項に記載の方法を実行する手段を備える装置。

Images