JP6177966B2 - クロスチャネル残差予測 - Google Patents

Description

Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（ＨＥＶＣ）は、ＩＳＯ／ＩＥＣ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ（ＭＰＥＧ）及びＩＴＵ−Ｔ Ｖｉｄｅｏ Ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ（ＶＣＥＧ）により形成されるＪｏｉｎｔ Ｃｏｌｌａｂｏｒａｔｉｖｅ Ｔｅａｍ ｏｎ Ｖｉｄｅｏ Ｃｏｄｉｎｇにより現在開発中のビデオ圧縮規格である。現在のＨＥＶＣ仕様では、ピクチャはＬａｒｇｅｓｔ Ｃｏｄｉｎｇ Ｕｎｉｔ（ＬＣＵ）により符号化される。ＬＣＵは、１２８×１２８ブロック、６４×６４ブロック、３２×３２ブロック又は１６×１６ブロックであってもよい。ＬＣＵは、直接符号化可能であるか、又は次のレベルの符号化のため４つのＣｏｄｉｎｇ Ｕｎｉｔ（ＣＵ）に分割されてもよい。ＣＵは、直接符号化可能であるか、又は符号化のための次のレベルに更に分割されてもよい。最小のＣＵは、８×８ブロックである。

一般に、各レベルにおいて、サイズ２Ｎ×２ＮのＣＵは、予測のためＰｒｅｄｉｃｔｉｏｎ Ｕｎｉｔ（ＰＵ）に分割されてもよい。イントラ符号化では、２Ｎ×２ＮのＣＵが１つの２Ｎ×２ＮのＰＵ又は４つのＮ×ＮのＰＵに符号化されてもよい。インタ符号化では、２Ｎ×２ＮのＣＵは、１つの２Ｎ×２ＮのＰＵ、２つの２Ｎ×ＮのＰＵ、２つのＮ×２ＮのＰＵ、０．５Ｎ×２ＮのＰＵプラス１．５Ｎ×２ＮのＰＵ、１．５Ｎ×２ＮのＰＵプラス０．５Ｎ×２ＮのＰＵ、２Ｎ×０．５ＮのＰＵプラス２Ｎ×１．５ＮのＰＵ、２Ｎ×１．５ＮのＰＵプラス２Ｎ×０．５ＮのＰＵ又は４つのＮ×ＮのＰＵに符号化されてもよい。ピクチャデータがルミナンス（ルマ）チャネルＹと２つのクロミナンス（クロマ）チャネルＵ及びＶとを含む３つのチャネル上で配信されるカラービデオでは、ＰＵは、１つのルマブロックＹよ２つのクロマブロックＵ及びＶとを含むものであってもよい。

ＨＥＶＣエンコーダでは、イントラ予測（イントラフレーム予測モジュール）又はインタ予測（動き推定及び動き補償モジュール）が実行された後、入力ＰＵと予測ＰＵとの間の差分に対応する予測残差は、エントロピー符号化のため変換及び量子化される。ＰＵがイントラ符号化モードにより符号化されるとき、ＤＣ予測、平面予測、水平予測、垂直予測などを含む異なるイントラ予測モードが適用されてもよい。

ここに記載されるものは、添付した図面において限定的でなく例示的に示される。簡単化のため、図面に示される要素は、必ずしもスケーリングして行がされているとは限らない。例えば、いくつかの要素のサイズは、簡単化のため他の要素に対して誇張されているかもしれない。さらに、適切であると考えられる場合、参照ラベルは、対応する又は類似する要素を示すため図面間で繰り返される。
図１は、一例となるビデオエンコーダシステムの図である。 図２は、一例となるクロスチャネル残差予測スキームを示す。 図３は、他の一例となるクロスチャネル残差予測スキームを示す。 図４は、他の一例となるクロスチャネル残差予測スキームを示す。 図５は、一例となるビデオデコーダシステムの図である。 図６は、一例となるクロスチャネル残差予測処理のフローチャートである。 図７は、一例となるクロスチャネル残差予測処理のフローチャートである。 図８は、一例となるシステムの図である。 図９は、本開示の少なくともいくつかの実現形態により全てが構成される一例となるシステムの図である。

１以上の実施例又は実現形態が、添付された図面を参照して説明される。具体的な設定及び構成が説明されるが、これは例示的な目的のためにだけ行われることが理解されるべきである。当業者は、他の設定及び構成が本説明の趣旨及び範囲から逸脱することなく利用可能であることを認識するであろう。ここに説明される技術及び／又は構成はまた、ここに開示された以外の他の各種システム及びアプリケーションにおいて利用可能であることが、当業者に明らかであろう。

以下の説明は、システム・オン・チップ（ＳｏＣ）アーキテクチャなどのアーキテクチャにおいて明らかな各種実現形態を提供するが、ここに説明される技術及び／又は構成の実現形態は、特定のアーキテクチャ及び／又は計算システムに限定されず、同様の目的のための何れかのアーキテクチャ及び／又は計算システムにより実現されてもよい。例えば、複数の集積回路（ＩＣ）チップ及び／又はパッケージなどを利用した各種アーキテクチャ、及び／又はセットトップボックス、スマートフォンなどの各種計算装置及び／又は家電機器（ＣＥ）装置が、ここに説明される技術及び／又は構成を実現してもよい。さらに、以下の説明はロジック実現形態、システムコンポーネントのタイプ及び相互関係、ロジック分割／統合選択などの多数の具体的な詳細を提供するが、請求される主題は、このような具体的な詳細なく実現可能である。他の例では、制御構造やフルソフトウェア命令シーケンスなどのいくつかのマテリアルが、ここに開示されるマテリアルを不明瞭にしないように、詳細には示されなくてもよい。

ここに開示されるマテリアルは、ハードウェア、ファームウェア、ソフトウェア又はこれらの何れかの組み合わせにより実現されてもよい。ここに開示されるマテリアルはまた、１以上のプロセッサにより読み込まれて実行されるマシーン可読媒体に格納される命令として実現されてもよい。マシーン可読媒体は、マシーン（計算装置など）により可読な形式により情報を格納又は送信するための何れかの媒体及び／又は機構を含むものであってもよい。例えば、マシーン可読媒体は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイス、電気、光、音響又は他の形態の伝搬信号（搬送波、赤外線信号、デジタル信号など）などを含むものであってもよい。

“一実現形態”、“実現形態”、“一例となる実現形態”などの明細書における表現は、開示された実現形態が特定の特徴、構成又は特性を含むが、必ずしも全ての実現形態が当該特徴、構成又は特性を含むとは限らないことを示す。さらに、このような表現は必ずしも同一の実現形態を参照しているとは限らない。さらに、特定の特徴、構成又は特性がある実現形態に関して説明されるとき、ここに明示的に開示されているか否かにかかわらず、当該特徴、構成又は特性を他の実現形態に関して実行することは、当業者の知識の範囲内であることが主張される。

図１は、本開示による一例となるビデオエンコーダシステム１００を示す。各種実現形態では、システム１００は、例えば、Ｈ．２６４規格（ＩＳＯ／ＩＥＣ ＪＴＣ１ ａｎｄ ＩＴＵ−Ｔ，“Ｈ．２６４／ＡＶＣ−Ａｄｖａｎｃｅｄ ｖｉｄｅｏ ｃｏｄｉｎｇ ｆｏｒ ｇｅｎｅｒｉｃ ａｕｄｉｏｖｉｓｕａｌ ｓｅｒｖｉｃｅｓ”，ＩＴＵ−Ｔ Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｈ．２６４ ａｎｄ ＩＳＯ／ＩＥＣ１４４９６−１０（ＭＰＥＧ−４ ｐａｒｔ １０）、ｖｅｒｓｉｏｎ ３，２００５）及びその拡張などの１以上の先進的なビデオコーデック規格に従って、ビデオ符号化を実行し、及び／又はビデオコーデックを実現するよう構成されてもよい。さらに、ビデオエンコーダシステム１００は、ＩＳＯ／ＩＥＣ Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ（ＭＰＥＧ）及びＩＴＵ−Ｔ Ｖｉｄｅｏ Ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ（ＶＣＥＧ）により形成されるＪｏｉｎｔ Ｃｏｌｌａｂｏｒａｔｉｖｅ Ｔｅａｍ ｏｎ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（ＪＣＴ−ＶＣ）により開発されるＨｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（ＨＥＶＣ） Ｈ．２６５ビデオ圧縮規格に従って、ビデオ符号化を実行し、及び／又はビデオコーデックを実現するよう構成されてもよい。さらに、各種実施例では、ビデオエンコーダシステム１００は、画像プロセッサ、ビデオプロセッサ及び／又はメディアプロセッサの一部として実現され、本開示によるクロスチャネル残差予測を含むインタ予測、イントラ予測、予測符号化及び／又は残差予測を実行してもよい。

システム１００では、現在のビデオ情報は、ビデオデータのフレームの形式により内部ビットデプス増加モジュール１０２に提供される。現在のビデオフレームは、モジュール１０４において最大符号化ユニット（ＬＣＵ）に分割され、その後に残差予測モジュール１０６にわたされる。残差予測モジュール１０６の出力は、変換量子化モジュール１０８によって、既知のビデオ変換及び量子化処理を受ける。変換量子化モジュール１０８の出力は、エントロピー符号化モジュール１０９及び逆量子化逆変換モジュール１１０に提供される。逆量子化逆変換モジュール１１０は、残差予測モジュール１０６の出力を残差再構成モジュール１１２に提供するため、変換量子化モジュール１０６により実行される処理の逆を実現する。当業者は、ここに説明される変換量子化モジュール及び逆量子化逆変換モジュールがスケーリング技術を利用可能であることを認識するであろう。

残差再構成モジュール１１２の出力は、残差予測モジュール１０６にフィードバックされ、デブロッキングフィルタ１１４、サンプル適応的オフセットフィルタ１１６、適応的ルールフィルタ１１８、バッファ１２０、動き推定モジュール１２２、動き補償モジュール１２４及びイントラフレーム予測モジュール１２６に提供されてもよい。図１に示されるように、動き補償モジュール１２１４又はイントラフレーム予測モジュール１２６との何れかの出力が、共にデブロッキングフィルタ１１４への入力として残差予測モジュール１０６の出力と組み合わされ、残差予測モジュール１０６への入力として処理するようＬＣＵ分割モジュール１０４の出力と差分される。

以下でより詳細に説明されるように、残差予測モジュール１０６は、本開示によりクロスチャネル残差予測を提供するため、残差再構成モジュール１１２と共に動作する。各種実現形態では、残差予測モジュール１０６は、ビデオデータの１つのチャネルについて予測残差を生成するのに利用され、残差再構成モジュール１１２は、ビデオデータの他のチャネルについて予測残差を生成する際に残差予測モジュール１０６により利用される当該チャネルの予測残差を再構成する。例えば、残差予測モジュール１０６は、予測ユニット（ＰＵ）のルミナンス（ルマ）チャネルの予測残差を生成するのに利用され、残差再構成モジュール１１２は、ＰＵのクロミナンス（クロマ）チャネルの予測残差を生成する際に残差予測モジュール１０６により利用されるルミナンスチャネルの予測残差を再構成してもよい。一般に、３つのチャネルの何れか２つが２つのチャネルの予測残差の間の可能な相関を生じさせる同一の予測タイプ及び／又は同一の予測モードを利用する場合、ここに説明されるようなクロスチャネル残差予測技術を利用することは、冗長情報の削除を実現し、より高いビデオ符号化効率を可能にする。

各種実現形態では、残差予測は予測残差に対して実行され、初期的な予測残差と予測される残差との間の結果として得られる２次予測残差が変換及び量子化される。本開示によるクロスチャネル残差予測技術では、第１チャネル（Ａ）の残差が第２チャネル（Ｂ）の残差から予測される場合、残差予測モジュール１０６により生成されるチャネルＢの残差は、変換量子化モジュール１０８により符号化（変換及び量子化など）され、その後、逆量子化逆変換モジュール１１０及び残差再構成モジュール１１２によりまず再構成され、チャネルＢの再構成された残差は、チャネルＡの残差を以降に予測するため、残差予測モジュール１０６により利用されてもよい。

図２は、本開示による一例となるクロスチャネル残差予測スキーム２００を示す。各種実現形態では、図１のシステム１００はスキーム２００を実現する。スキーム２００において、第１チャネル（Ｂ）の再構成される予測残差は、第２チャネル（Ａ）の残差を予測するのに利用され、その後、第３チャネル（Ｃ）の符号化された残差と共にチャネルＢの符号化残差及びチャネルＡ（符号化後）の結果として得られるクロスチャネル予測残差とが、エントロピー符号化を受ける。各種実現形態では、チャネルＡ，Ｂ又はＣは、ルマチャネル（Ｙ）又はクロマチャネル（Ｕ及びＶ）の何れか１つであってもよく、チャネルＡ，Ｂ又はＣのそれぞれは異なるものであってもよい（すなわち、その他のチャネルと異なる）。各種実現形態では、チャネルＡはルマチャネルであってもよく、チャネルＢ及びＣはクロマチャネルであってもよい。他の実現形態では、チャネルＡはクロマチャネルであってもよく、チャネルＢ及びＣの一方はルマチャネルであり、他方は他方のクロマチャネルであってもよい。

スキーム２００に示されるように、予測されたチャネルＢの残差は、ブロック２０２において変換及び量子化され、クロスチャネル予測ブロック２０６にチャネルＢの再構成された残差として提供される前に、ブロック２０４において逆量子化及び逆変換される。ブロック２０６において、チャネルＢの再構成された残差は、チャネルＡの残差を予測するのに利用される。チャネルＡの予測残差は、その後、ブロック２１０においてエントリピー符号化される前に、ブロック２０２から取得された変換及び量子化されたチャネルＢの残差と、チャネルＣの変換及び量子化された（ブロック２１２）予測残差と共に、ブロック２０８において変換及び量子化されてもよい。

本開示によると、本開示によるクロスチャネル残差予測（ブロック２０６において実行されるような）は、リニア又は非リニアモデルを利用し、固定的な又は適応的に決定されたモデルパラメータを利用する。例えば、ピクセルポジションｋについて、チャネルＡの残差値Ａ（ｋ）は、以下の式を用いてポジションｋの再構成されたチャネルＢの残差値Ｂ’（ｋ）から予測される。

ただし、Ａ^ｐ（ｋ）は予測された残差値であり、ｆ（・）はリニア又は非リニア関数又は変換である。各種実現形態では、ｆ（・）のパラメータは、所定の固定値であるか、又は少なくともいくつかの近傍のピクセルポジションの生成又は再構成された残差値を用いて適応的に決定されてもよい。例えば、各種実現形態では、近傍のピクセルポジションの残差値は、ｆ（・）のリニア又は非リニア方程式グループを構成するため利用されてもよい。このような実現形態では、ｆ（・）のパラメータは、例えば、線形最小二乗、非線形最小二乗、加重最小二乗又は他の周知の最適化方法などの周知の技術を利用して、近傍のピクセルポジションの残差値から適応的に取得されてもよい。

一般に、ｆ（・）の線形形式を利用した本開示による残差予測は、残差値Ａ（ｋ）の以下の式を提供する。

ただし、ａ及びｂはモデルパラメータである。各種実現形態では、モデルパラメータａ及びｂは固定値であってもよいし、デコーダにより決定されてもよいし、又はデコーダに送信するためエンコーダにより決定されてもよい。

一般に、非線形形式を用いた本開示による非線形残差予測は、残差値Ａ（ｋ）の以下の式を提供する。

ただし、ａ（ｋ）及びｂ（ｋ）は非線形方程式のパラメータである。各種実現形態では、パラメータａ（ｋ）及びｂ（ｋ）は、Ｂ’（ｋ）の値に応答して適応的に決定される。例えば、Ｂ’（ｋ）の可能な値の範囲は、Ｍ個のより小さな残差値のサブセットＳ（ｋ）に分割される。各サブセットＳ（ｋ）には、その後に式（３）に用いられるａ（ｋ）及びｂ（ｋ）の異なる値が割り当てられ、この結果、ある残差ポジションのＢ’（ｋ）の値が所与のサブセットＳ（ｋ）内にあるとき、ａ（ｋ）及びｂ（ｋ）の対応する値は、当該ポジションの残差値Ａ^ｐ（ｋ）を予測するのに適用される。

一般に、各種実現形態では、リニア又は非リニアモデルパラメータは、現在のピクチャ及び／又は以前に復号化されたピクチャにおける既に復号化されたピクセルに基づき、ビデオエンコーダ及び／又はデコーダによって適応的に生成される。さらに、各種実現形態では、リニア又は非リニアモデルパラメータは、現在のピクチャの入力ピクセル及び現在のピクチャの既に符号化されたピクセル及び／又は以前に符号化されたピクチャの符号化されたピクセルに基づき、ビデオエンコーダ及び／又はデコーダにより適応的に生成される。ビデオエンコーダは、モデルパラメータを決定し、その後、本開示によるクロスチャネル残差予測方式を実行する際にデコーダが利用する生成されたモデルパラメータを符号化し、デコーダに送信する。

各種実現形態では、符号化ユニット（ＣＵ）又はＰＵは、各種符号化モード及び／又は予測モードに従って処理される。例えば、ＣＵはイントラモード又はインタモードにおいて符号化され、イントラモードでは、ＰＵはＤＣ予測、平面予測、垂直予測、水平予測及び他の方向の予測などの各種予測モードを用いて処理される。本開示によると、異なるクロスチャネル残差予測スキームが、使用される符号化モード及び／又は予測モードに依存して適用される。例えば、各種実現形態では、リニアクロスチャネル残差予測がイントラモード符号化に適用され、クロスチャネル残差予測はインタモード符号化に適用されない。さらに、各種実現形態では、固定パラメータリニアクロスチャネル残差予測は、イントラ垂直及び水平予測モードについて適用され、適応的リニアクロスチャネル残差予測がＤＣ、平面及び他の方向の予測モードに適用されてもよい。

各種実現形態では、異なるモデルパラメータ生成スキームが異なる符号化モードにより適用される。例えば、異なるモデルパラメータ生成スキームが、インタ符号化モードよりイントラ符号化モードにおいて適用されてもよい。さらに、異なるモデルパラメータ生成スキームが、異なるブロックサイズに適用されてもよい。さらに、異なるイントラ予測モードが、異なるモデルパラメータ生成スキームを利用してもよい。

各種実現形態では、フラグ、インジケータ又は信号は、特定の符号化モード又は予測モードについて適応的な残差予測を適用するか否か示す。例えば、エンコーダ（システム１００など）は、１以上のフラグを利用して、特定の符号化モード又は予測モードについて残差予測を適用するか否か示してもよい（ＣＵ単位及び／又はＰＵ単位などにより）。各種実現形態では、このようなフラグの値（ｙｅｓ又はｎｏなど）は、レート歪みコストに基づき決定されてもよい。さらに、各種実現形態では、特定の符号化モード又は予測モードに残差予測を適用することが必須であってもよい。

当業者は、入力ビデオデータがＹＵＶ４２０又はＹＵＶ４２２フォーマットであるとき、Ｕ及びＶチャネルの残差ブロックサイズは、Ｙチャネルの残差ブロックサイズより小さいことを認識するであろう。これらのケースでは、Ｕ及び／又はＶチャネル残差ブロックを予測するのに利用されるべきである場合、ダウンサンプリングがＹチャネル残差ブロックに適用されてもよく、あるいは、Ｙチャネル残差ブロックを予測するのに利用されるべきである場合、アップサンプリングがＵ及び／又はＶ残差ブロックに適用されてもよい。さらに、各種実現形態がＹＵＶカラー空間に関して説明されるが、本開示は特定のビデオデータフォーマット又はカラー空間に限定されるものでない。

図３は、本開示による他の一例となるクロスチャネル残差予測スキーム３００を示す。各種実現形態では、図１のシステム１００はスキーム３００を実現する。スキーム３００において、２つのチャネル（Ｂ及びＣ）の再構成された予測された残差は第３チャネル（Ａ）の残差を予測するのに利用され、その後、チャネルＢ及びＣの符号化された残差とチャネルＡ（符号化後）のクロスチャネル予測残差とがエントロピー符号化される。各種実現形態では、チャネルＡ、Ｂ又はＣは、ルマチャネル（Ｙ）又はクロマチャネル（Ｕ及びＶ）の何れか１つであり、各チャネルＡ、Ｂ又はＣは別であってもよい（すなわち、他のチャネルと異なる）。各種実現形態では、チャネルＡはルマチャネルであり、チャネルＢ及びＣはクロマチャネルであってもよい。他の実現形態では、チャネルＡはクロマチャネルであり、チャネルＢ及びＣの一方がルマチャネルであり、他方が他方のクロマチャネルであってもよい。

スキーム３００に示されるように、ブロック３０２において、チャネルＢの予測残差が変換及び量子化され、その後に３０４において、クロスチャネル予測ブロック３０６に再構成された残差として提供される前に、逆量子化及び逆変換される。同様に、ブロック３０８において、チャネルＣの予測残差が変換及び量子化され、ブロック３１０において、クロスチャネル予測ブロック３０６に再構成された残差として提供される前に、逆量子化及び逆変換される。ブロック３０６において、チャネルＢ及びＣの双方の再構成された残差は、ここで説明されるチャネルＡの残差をよくするのに利用される。その後、ブロック３１２において、チャネルＢ及びＣの符号化された残差と共にブロック３１４においてエントロピー符号化される前に、チャネルＡの予測残差が変換及び量子化される。

図４は、本開示による他の一例となるクロスチャネル残差予測スキーム４００を示す。各種実現形態では、図１のシステム１００はスキーム４００を実現する。スキーム４００において、第１チャネル（Ｃ）の再構成された予測残差が、第２チャネル（Ｂ）の残差を予測するのに利用され、その後、チャネルＢの再構成されたクロスチャネル予測残差が、第３チャネル（Ａ）の残差を予測するのに利用される。その後、３つ全てのチャネルＡ、Ｂ及びＣの符号化された残差が、エントロピー符号化される。各種実現形態では、チャネルＡ、Ｂ又はＣはルマチャネル（Ｙ）又はクロマチャネル（Ｕ及びＶ）の何れか１つであり、各チャネルＡ、Ｂ又はＣは別であってもよい（すなわち、他のチャネルと異なる）。各種実現形態では、チャネルＡはルマチャネルであり、チャネルＢ及びＣはクロマチャネルであってもよい。他の実現形態では、チャネルＡはクロマチャネルであり、チャネルＢ及びＣの一方はルマチャネルであり、他方は他方のクロマチャネルであってもよい。

スキーム４００に示されるように、ブロック４０２において、チャネルＣの予測残差が変換及び量子化され、ブロック４０４において、第１クロスチャネル予測ブロック４０６に再構成された残差として提供される前に、逆量子化及び逆変換される。ブロック４０６において、チャネルＣの再構成された残差がチャネルＢの残差を予測するのに利用される。その後、ブロック４０８において、チャネルＢのクロスチャネル予測残差が変換及び量子化され、その後にブロック４１０において、第２クロスチャネル予測ブロック４１２に再構成された残差として提供される前に、逆量子化及び逆変換される。ブロック４１２において、チャネルＢの再構成された残差がチャネルＡの残差を予測するのに利用される。その後にブロック４１４において、ブロック４１６における３つ全てのチャネル符号化された残差がエントロピー符号化される前に、チャネルＡのクロスチャネル予測残差が変換及び量子化される。

図５は、本開示による一例となるビデオデコーダシステム５００を示す。各種実現形態では、システム５００は、Ｈ．２６４規格及びそれの拡張などの１以上の先進的なビデオコーデック規格に従って、ビデオ復号化を実行し、及び／又はビデオコーデックを実現するよう構成される。さらに、ビデオデコーダシステム５００は、ＨＥＶＣ Ｈ．２６５ビデオ圧縮規格に従って、ビデオ符号化を実行し、及び／又はビデオコーデックを実現するよう構成される。さらに、各種実施例では、ビデオデコーダシステム５００は、画像プロセッサ、ビデオプロセッサ及び／又はメディアプロセッサの一部として実現されてもよく、本開示によるクロスチャネル残差予測を含むインタ予測、イントラ予測、予測符号化及び／又は残差予測を実行してもよい。

システム５００において、符号化されたビットストリームが、本開示によるクロスチャネル残差予測を実現する残差予測モジュール５０４及び残差再構成モジュール５０６を有するデコーダモジュール５０２に提供される。各種実現形態では、残差予測モジュール５０４及び残差再構成モジュール５０６は、それぞれシステム１００の残差予測モジュール１０６及び残差再構成モジュール１１２と同様であり、同様の機能を提供する。当業者が認識するように、システム５００のデコーダ５０２は、逆量子化逆変換モジュール、エントロピー復号化モジュール、動き補償モジュールなどの各種の追加的なアイテム（簡単化のため図５に図示せず）を含む。

各種実現形態では、本開示によるエンコーダ（システム１００など）は、符号化されたビットストリームをデコーダ５０２に提供する。これを実行する際、エンコーダは、デコーダ５０２が所与のＰＵについてここで説明されるようなクロスチャネル残差予測を実行すべきかを示す１以上のモードフラグなどの情報をビットストリームに含める。例えば、デコーダ５０２により受信されるビットストリームは、デコーダ５０２が特定の符号化モード又は予測モードに適応的なクロスチャネル残差予測を適用するべきか示すヘッダ情報などの情報を有してもよい。例えば、エンコーダ（システム１００など）は、１以上のフラグを利用して、デコーダ５０２が特定の符号化モード又は予測モードにクロスチャネル残差予測を適用すべきか示してもよい（例えば、ＣＵ単位及びＰＵ単位などにより）。

図６は、本開示の各種実現形態によるビデオ符号化のための一例となる処理６００のフロー図を示す。処理６００は、図６のブロック６０２，６０４，６０６，６０８及び６１０の１以上により示されるような１以上の処理、機能又はアクションを含む。非限定的な具体例として、処理６００は、図１の一例となるエンコーダシステム１００及び図２〜４の一例となるスキームとを参照して説明される。

処理６００は、ビデオデータの第１チャネルの第１予測残差を決定するブロック６０２から開始される。例えば、残差予測モジュール１０６は、ビデオデータのチャネル（ルマ又はクロマ）についてブロック６０２を実行する。ブロック６０４において、ビデオデータの第２チャネルの第２予測残差が、ブロック６０２において生成された第１予測残差を用いて決定される。例えば、残差予測モジュール１０６は、残差再構成モジュール１１２により提供される第１予測残差を用いて、ビデオデータの異なるチャネルについてブロック６０４を実行する。各種実現形態において、ブロック６０２がルマチャネルについて実行される場合、ブロック６０４は、クロマチャネルについて実行される。他方、ブロック６０２がクロマチャネルについて実行される場合、ブロック６０４は、クロマチャネル又はルマチャネルについて実行される。各種実現形態では、ブロック６０２及び６０４は、図２のスキーム２００のブロック２０２〜２０６の実現形態に対応する。

処理６００は、ビデオデータの第３チャネルの第３予測残差が第２予測残差を用いて決定されるブロック６０６に続く。例えば、残差予測モジュール１０６は、ブロック６０４において残差再構成モジュール１１２により提供される第２予測残差を用いて、ビデオデータの第３チャネルについてブロック６０６を実行する。各種実現形態では、ブロック６０２がルマチャネルについて実行される場合、ブロック６０４はクロマチャネルについて実行され、ブロック６０６は他方のクロマチャネルについて実行される。ブロック６０２がクロマチャネルについて実行され、ブロック６０４が他方のクロマチャネルについて実行される場合、ブロック６０６は、ルマチャネルについて実行される。各種実現形態では、ブロック６０２、６０４及び６０６は、図３のスキーム３００のブロック３０２〜３０６及び３０８〜３１０の実現形態に対応する。

処理６００はまた、第３予測残差がビデオデータの第３チャネルについて決定されるブロック６０８を含む。例えば、残差予測モジュール１０６は、ビデオデータの第３チャネルについてブロック６０８を実行する。ブロック６１０において、ビデオデータの第２チャネルの第２予測残差が、ブロック６０２からの第１予測残差とブロック６０８からの第３予測値とを用いて決定される。例えば、残差予測モジュール１０６は、ブロック６０２及び６０８における残差再構成モジュール１１２によりそれぞれ提供される第１予測残差及び第３予測残差の双方を用いて、ビデオデータの第２チャネルについてブロック６１０を実行する。各種実現形態では、ブロック６０２がルマチャネルについて実行される場合、ブロック６０８はクロマチャネルについて実行され、ブロック６１０は他方のクロマチャネルについて実行される。ブロック６０２がクロマチャネルについて実行され、ブロック６０６が他方のクロマチャネルについて実行される場合、ブロック６１０はルマチャネルについて実行される。各種実現形態では、ブロック６０２，６０８及び６１０は、図４のスキーム４００のブロック４０２〜４１２の実現形態に対応する。

図７は、本開示の各種実現形態によるビデオ復号化のための一例となる処理７００のフロー図を示す。処理７００は、図７のブロック７０２，７０４，７０６，７０８及び７１０の１以上により示されるような１以上の処理、機能又はアクションを含む。非限定的な具体例として、処理７００は、図５の一例となるビデオデコーダシステム５００を参照して説明される。

処理７００は、ビデオデータの第１チャネルの第１予測残差が受信されるブロック７０２から開始される。例えば、ブロック７０２は、デコーダ５０２が受信したビットストリームを復号化し、残差再構成モジュール５０６を用いてビデオデータのあるチャネルの再構成された予測残差を提供することに関する。ブロック７０４において、ビデオデータの第２チャネルの第２予測残差が、ブロック７０２において受信された第１予測残差を用いて決定される。例えば、デコーダ５０２の残差予測モジュール５０４は、残差再構成モジュール１１２により提供される第１予測残差を用いて、ビデオデータの異なるチャネルについてブロック７０４を実行する。各種実現形態では、ブロック７０２がルマチャネルの予測残差の受信に関する場合、ブロック７０４は、クロマチャネルについて実行される。他方、ブロック７０２がクロマチャネルの予測残差の受信に関する場合、ブロック７０４は、クロマチャネル又はルマチャネルについて実行される。

処理７００は、ビデオデータの第３チャネルの第３予測残差が第２予測残差を用いて決定されるブロック７０６に続く。例えば、残差予測モジュール５０４は、ブロック７０４における残差再構成モジュール５０６により提供される第２予測残差を用いて、ビデオデータの第３チャネルについてブロック７０６を実行する。各種実現形態では、ブロック７０２がルマチャネルの予測残差を受信することに関する場合、ブロック７０４はクロマチャネルについて実行され、ブロック７０６が他方のクロマチャネルについて実行される。ブロック７０２がクロマチャネルの予測残差の受信に関し、ブロック７０４が他方のクロマチャネルについて実行される場合、ブロック７０６は、ルマチャネルについて実行される。

処理７００はまた、第３予測残差がビデオデータの第３チャネルに対応する場合に第３予測残差が受信されるブロック７０８を含む。例えば、ブロック７０８は、デコーダ５０２が受信したビットストリームを復号化し、残差再構成モジュール５０６を用いてビデオデータの第３チャネルの再構成された予測残差を提供することに関するものであってもよい。ブロック７１０において、ビデオデータの第２チャネルの第２予測残差は、ブロック７０２において受信した第１予測残差とブロック７０８において受信した第３予測値とを用いて決定される。例えば、残差予測モジュール５０４は、ブロック７０２及び７０８において残差再構成モジュール５０６によりそれぞれ提供された第１予測残差と第３予測残差との双方を用いて、ビデオデータの第２チャネルについてブロック７１０を実行してもよい。各種実現形態では、ブロック７０２がルマチャネルについて実行される場合、ブロック７０８がクロマチャネルについて実行され、ブロック７１０が他方のクロマチャネルについて実行される。ブロック７０２がクロマチャネルについて実行され、ブロック７０６が他方のクロマチャネルについて実行される場合、ブロック７１０はルマチャネルについて実行される。

図６及び７に示されるような一例となる処理６００及び７００の実現形態は、図示された順序により全てのブロックを実行することを含むが、本開示はこれに限定されず、各種具体例では、処理６００及び７００の実現形態は、図示されたブロックの一部のみ及び／又は図示されたものと異なる順序の実行を含む。

さらに、図６及び７のブロックの何れか１以上は、１以上のコンピュータプログラムプロダクトにより提供される命令に応答して実行されてもよい。このようなプログラムプロダクトは、プロセッサなどにより実行されると、ここに説明された機能を提供する命令を備える信号担持媒体を含む。コンピュータプログラムプロダクトは、何れかの形態のコンピュータ可読媒体により提供されてもよい。従って、例えば、１以上のプロセッサコアを含むプロセッサは、コンピュータ可読媒体によりプロセッサに伝送された命令に応答して、図６及び７に示されるブロックの１以上を実行してもよい。

ここに説明される何れかの実現形態において用いられる“モジュール”という用語は、ここに説明される機能を提供するよう構成されるソフトウェア、ファームウェア及び／又はハードウェアの何れかの組み合わせを表す。ソフトウェアは、ソフトウェアパッケージ、コード及び／又は命令セット若しくは命令として具現化され、ここに説明される何れかの実現形態において用いられる“ハードウェア”は、例えば、プログラム可能な回路により実行される命令を格納する配線回路、プログラマブル界と、状態マシーン回路及び／又はファームウェアなどを単独で又は何れかの組み合わせにより含むものであってもよい。モジュールは、集積回路（ＩＣ）、システム・オン・チップ（ＳｏＣ）などのより大きなシステムの一部を形成する回路として個別に又はまとめて具現化されてもよい。

図８は、本開示による一例となるシステム８００を示す。各種実現形態では、システム８００は、限定されることなく、メディアシステムであってもよい。例えば、システム８００は、パーソナルコンピュータ（ＰＣ）、ラップトップコンピュータ、ウルトララップトップコンピュータ、タブレット、タッチパッド、ポータブルコンピュータ、携帯コンピュータ、パームトップコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、携帯電話、コンビネーション携帯電話／ＰＤＡ、テレビ、スマートデバイス（スマートフォン、スマートタブレット、スマートテレビなど）、モバイルインターネットデバイス（ＭＩＤ）、メッセージングデバイス、データ通信デバイスなどに搭載されてもよい。

各種実現形態では、システム８００は、ディスプレイ８２０に接続されるプラットフォーム８０２を有する。プラットフォーム８０２は、コンテンツサービスデバイス８３０、コンテンツ配信デバイス８４０又は他の同様のコンテンツソースなどのコンテンツデバイスからコンテンツを受信する。１以上のナビゲーション機能を有するナビゲーションコントローラ８５０は、プラットフォーム８０２及び／又はディスプレイ８２０などとやりとりするのに利用される。これらのコンポーネントのそれぞれは、以下においてより詳細に説明される。

各種実現形態では、プラットフォーム８０２は、チップセット８０５、プロセッサ８１０、ストレージ８１２、グラフィックサブシステム８１５、アプリケーション８１６及び／又はラジオ８１８の何れかの組み合わせを含むものであってもよい。チップセット８０５は、プロセッサ８１０、メモリ８１２、ストレージ８１４、グラフィックサブシステム８１５、アプリケーション８１６及び／又はラジオ８１８の間の相互通信を提供する。例えば、チップセット８０５は、ストレージ８１４との相互通信を提供可能なストレージアダプタ（図示せず）を含むものであってもよい。

プロセッサ８１０は、ＣＩＳＣ（Ｃｏｍｐｌｅｘ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）又はＲＩＳＣ（Ｒｅｄｕｃｅｄ Ｉｎｓｔｒｕｃｔｉｏｎ Ｓｅｔ Ｃｏｍｐｕｔｅｒ）プロセッサ、ｘ８６命令セットコンパチブルプロセッサ、マルチコア又は他の何れかのマイクロプロセッサ若しくは中央処理ユニット（ＣＰＵ）として実現されてもよい。各種実現形態では、プロセッサ８１０は、デュアルコアプロセッサ、デュアルコアモバイルプロセッサなどであってもよい。

メモリ８１２は、限定することなく、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）又はＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリデバイスとして実現されてもよい。

ストレージ８１４は、限定することなく、磁気ディスクドライブ、光ディスクドライブ、テープドライブ、内部ストレージデバイス、付属のストレージデバイス、フラッシュメモリ、バッテリバックアップＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）及び／又はネットワークアクセス可能なストレージデバイスなどの不揮発性ストレージデバイスとして実現されてもよい。各種実現形態では、ストレージ８１４は、例えば、複数のハードドライブが含まれるとき、貴重なデジタルメディアのストレージパフォーマンスがエンハンスされたプロテクションを増大させるための技術を含むものであってもよい。

グラフィックサブシステム８１５は、ディスプレイ用のスチル又はビデオなどの画像の処理を実行する。グラフィックサブシステム８１５は、例えば、グラフィック処理ユニット（ＧＰＵ）又はビジュアル処理ユニット（ＶＰＵ）などであってもよい。アナログ又はデジタルインタフェースは、グラフィックサブシステム８１５及びディスプレイ８２０を通信接続するのに利用される。例えば、当該インタフェースは、Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ、ＤｉｓｐｌａｙＰｏｒｔ、無線ＨＤＭＩ（登録商標）及び／又は無線ＨＤに準拠した技術の何れかであってもよい。グラフィックサブシステム８１５は、プロセッサ８１０又はチップセット８０５に搭載されてもよい。いくつかの実現形態では、グラフィックサブシステム８１５は、チップセット８０５に通信接続されるスタンドアローンカードであってもよい。

ここに説明されるグラフィック及び／又はビデオ処理技術は、各種ハードウェアアーキテクチャにより実現される。例えば、グラフィック及び／又はビデオ機能は、チップセット内に統合されてもよい。あるいは、別個のグラフィック及び／又はビデオプロセッサが利用されてもよい。さらなる他の実現形態では、グラフィック及び／又はビデオ機能は、マルチコアプロセッサを含む汎用プロセッサにより提供されてもよい。さらなる実施例では、これらの機能は家電機器により実現されてもよい。

ラジオ８１８は、各種の適切な無線通信技術を用いて信号を送受信可能な１以上のラジオを有する。このような技術は、１以上の無線ネットワークを介した通信に関する。一例となる無線ネットワークは、（限定することなく）ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＰＡＮ（Ｗｉｒｅｌｅｓｓ Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＭＡＮ（Ｗｉｒｅｌｅｓｓ Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、セルラネットワーク及び衛星ネットワークを含む。このようなネットワークにおける通信において、ラジオ８１８は、何れかのバージョンの１以上の適用可能な規格に従って動作する。

各種実現形態では、ディスプレイ８２０は、何れかのテレビタイプのモニタ又はディスプレイを含む。ディスプレイ８２０は、例えば、コンピュータディスプレイスクリーン、タッチスクリーンディスプレイ、ビデオモニタ、テレビライクデバイス及び／又はテレビなどを含むものであってもよい。ディスプレイ８２０は、デジタル及び／又はアナログであってもよい。各種実現形態では、ディスプレイ８２０は、ホログラフィックディスプレイであってもよい。また、ディスプレイ８２０は、ビジュアルプロジェクションを受信する透過面であってもよい。このようなプロジェクションは、各種形態の情報、画像及び／又はオブジェクトを伝送する。例えば、このようなプロジェクションは、モバイル拡張現実（ＭＡＲ）アプリケーションのビジュアルオーバレイであってもよい。１以上のソフトウェアアプリケーション８１６の制御の下、プラットフォーム８０２はディスプレイ８２０上にユーザインタフェース８２２を表示する。

各種実現形態では、コンテンツサービスデバイス８３０は、何れかの国内、国際及び／又は独立したサービスによりホストされてもよく、インターネットなどを介しプラットフォーム８０２にアクセス可能である。コンテンツサービスデバイス８３０は、プラットフォーム８０２及び／又はディスプレイ８２０に接続されてもよい。プラットフォーム８０２及び／又はコンテンツサービスデバイス８３０は、ネットワーク８６０との間でメディア情報を通信（送信及び／又は受信など）するため、ネットワーク８６０に接続されてもよい。コンテンツ配信デバイス８４０はまた、プラットフォーム８０２及び／又はディスプレイ８２０に接続されてもよい。

各種実現形態では、コンテンツサービスデバイス８３０は、ケーブルテレビボックス、パーソナルコンピュータ、ネットワーク、電話、インターネット対応デバイス又はデジタル情報及び／又はコンテンツを配信可能な機器、並びにネットワーク８６０を介し若しくは直接的にコンテンツプロバイダとプラットフォーム８０２及び／又はディスプレイ８２０との間でコンテンツを一方向又は双方向に通信可能な他の何れか同様のデバイスを含むものであってもよい。コンテンツは、ネットワーク８６０を介しコンテンツプロバイダとシステム８００のコンポーネントの何れか１つとの間で一方向及び／又は双方向に通信可能であることが理解されるであろう。コンテンツの具体例は、ビデオ、音楽、医療情報、ゲーム情報などを含む何れかのメディア情報を含むものであってもよい。

コンテンツサービスデバイス８３０は、メディア情報、デジタル情報及び／又は他のコンテンツを含むケーブルテレビプログラミングなどのコンテンツを受信する。コンテンツプロバイダの具体例は、何れかのケーブル若しくは衛星テレビ又はラジオ若しくはインターネットコンテンツプロバイダを含むものであってもよい。提供される具体例は、本開示による実現形態を何れの方法に限定することを意図していない。

各種実現形態では、プラットフォーム８０２は、１以上のナビゲーション機能を有するナビゲーションコントローラ８５０から制御信号を受信する。コントローラ８５０のナビゲーション機能は、例えば、ユーザインタフェース８２２などとやりとりするのに利用されてもよい。実施例では、ナビゲーションコントローラ８５０は、ユーザが空間（連続的及び多次元など）データをコンピュータに入力することを可能にするコンピュータハードウェアコンポーネント（具体的には、ヒューマンインタフェースデバイス）であってもよいポインティングデバイスであってもよい。グラフィカルユーザインタフェース（ＧＵＩ）、テレビ及びモニタなどの多数のシステムは、ユーザが物理的ジェスチャを用いてコンピュータやテレビにデータを制御及び提供することを可能にする。

コントローラ８５０のナビゲーション機能の動きは、ディスプレイ上に表示されるポインタ、カーソル、フォーカスリング又は他のビジュアルインジケータの動きによって、ディスプレイ（ディスプレイ８２０など）上に複製されてもよい。例えば、ソフトウェアアプリケーション８１６の制御の下、ナビゲーションコントローラ８５０上に配置されたナビゲーション機能は、例えば、ユーザインタフェース８２２上に表示されるバーチャルナビゲーション機能にマッピングされてもよい。実施例では、コントローラ８５０は、独立したコンポーネントでなく、プラットフォーム８０２及び／又はディスプレイ８２０に統合されてもよい。しかしながら、本開示は、ここに図示又は説明される要素又はコンテクストに限定されるものでない。

各種実現形態では、ドライバ（図示せず）は、例えば、イネーブルとされると、ユーザが初期的なブートアップ後にボタンのタッチによりテレビなどのプラットフォーム８０２を即座にオン及びオフすることを可能にするための技術を含むものであってもよい。プログラムロジックは、プラットフォーム８０２が、“オフ”にされるときでさえ、メディアアダプタ、他のコンテンツサービスデバイス８３０又はコンテンツ配信デバイス８４０にコンテンツをストリーミングすることを可能にするものであってもよい。さらに、チップセット８０５は、５．１サラウンドサウンドオーディオ及び／又は高品位７．１サラウンドサウンドオーディオなどのためのハードウェア及び／又はソフトウェアサポート５．１を含むものであってもよい。ドライバは、統合されたグラフィックプラットフォームのためのグラフィックドライバを含むものであってもよい。実施例では、グラフィックドライバは、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ） Ｅｘｐｒｅｓｓグラフィックカードを有してもよい。

各種実現形態では、システム８００に示されるコンポーネントの何れか１以上が統合されてもよい。例えば、プラットフォーム８０２及びコンテンツサービスデバイス８３０が統合されてもよく、あるいは、プラットフォーム８０２及びコンテンツ配信デバイス８４０が統合されてもよく、あるいは、プラットフォーム８０２、コンテンツサービスデバイス８３０及びコンテンツ配信デバイス８４０が統合されてもよい。各種実施例では、プラットフォーム８０２及びディスプレイ８２０は、統合されたユニットであってもよい。ディスプレイ８２０及びコンテンツサービスデバイス８３０が統合されてもよいし、あるいは、ディスプレイ８２０及びコンテンツ配信デバイス８４０が統合されてもよい。これらの具体例は、本開示を限定することを意図するものでない。

各種実施例では、システム８００は、無線システム、有線システム又はこれら双方の組み合わせとして実現されてもよい。無線システムとして実現されるとき、システム８００は、１以上のアンテナ、送信機、受信機、送受信機、アンプ、フィルタ、制御ロジックなど、無線共有媒体を介し通信するのに適したコンポーネント及びインタフェースを有してもよい。無線共有媒体の具体例は、ＲＦスペクトルなどの無線スペクトルの一部を含む。有線システムとして実現されるとき、システム８００は、入出力（Ｉ／Ｏ）アダプタ、Ｉ／Ｏアダプタと対応する有線通信媒体とを接続する物理コネクタ、ネットワークインタフェースカード（ＮＩＣ）、ディスクコントローラ、ビデオコントローラ、オーディオコントローラなど、有線通信媒体を介し通信するのに適したコンポーネント及びインタフェースを有してもよい。有線通信媒体の具体例は、配線、ケーブル、メタルリード、印刷回路基板（ＰＣＢ）、バックプレーン、スイッチ網、半導体物質、ツイスティッドペアワイヤ、同軸ケーブル、光ファイバなどを含むものであってもよい。

プラットフォーム８０２は、情報を通信するため１以上の論理又は物理チャネルを確立する。当該情報は、メディア情報及び制御情報を含む。メディア情報は、ユーザのためのコンテンツを表す何れかのデータを表す。コンテンツの具体例は、例えば、会話からのデータ、テレビ会議、ストリーミングビデオ、電子メール（ｅｍａｉｌ）メッセージ、ボイスメールメッセージ、英数字シンボル、グラフィックス、画像、ビデオ、テキストなどを含むものであってもよい。会話からのデータは、例えば、発話情報、サイレンス期間、バックグラウンドノイズ、コンフォートノイズ、トーンなどであってもよい。制御情報は、自動システムのためのコマンド、命令又は制御ワードを表す何れかのデータを表す。例えば、制御情報は、システムを介しメディア情報をルーティングするため、又は所定の方法によりメディア情報を処理するようノードに指示するのに利用されてもよい。しかしながら、実施例は、図８に図示又は説明される要素又はコンテクストに限定されるものでない。

上述されるように、システム８００は、可変的な物理的スタイル又はフォームファクタにより具現化されてもよい。図９は、システム８００が実現されるスモールフォームファクタデバイス９００の実現形態を示す。実施例では、例えば、デバイス９００は、無線機能を有するモバイル計算装置として実現されてもよい。モバイル計算装置は、例えば、１以上のバッテリなどのモバイル電源と処理システムとを有する何れかのデバイスを表す。

上述されるように、モバイル計算装置の具体例は、パーソナルコンピュータ（ＰＣ）、ラップトップコンピュータ、ウルトララップトップコンピュータ、タブレット、タッチパッド、ポータブルコンピュータ、携帯コンピュータ、パームトップコンピュータ、ＰＤＡ、携帯電話、コンビネーション携帯電話／ＰＤＡ、テレビ、スマートデバイス（スマートフォン、スマートタブレット又はスマートテレビなど）、モバイルインターネットデバイス（ＭＩＤ）、メッセージングデバイス、データ通信デバイスなどを含むものであってもよい。

モバイル計算装置の具体例はまた、リストコンピュータ、フィンガーコンピュータ、リングコンピュータ、アイグラスコンピュータ、ベルトチップコンピュータ、アームバンドコンピュータ、シューコンピュータ、クロージングコンピュータ及び他のウェアラブルコンピュータなど、人が装着するよう構成されるコンピュータを含むものであってもよい。各種実施例では、例えば、モバイル計算装置は、音声通信及び／又はデータ通信と共にコンピュータアプリケーションを実行可能なスマートフォンとして実現されてもよい。いくつかの実施例は、例えば、スマートフォンとして実現されるモバイル計算装置により説明されるが、他の実施例はまた他の無線モバイル計算装置を用いて実現されてもよいことが理解されるであろう。これらの実施例は、これに限定されるものでない。

図９に示されるように、デバイス９００は、ハウジング９０２、ディスプレイ９０４、入出力（Ｉ／Ｏ）デバイス９０６及びアンテナ９０８を含むものであってもよい。デバイス９００はまた、ナビゲーション機能９１２を有してもよい。ディスプレイ９０４は、モバイル計算装置に適した情報を表示するための何れか適切な表示部を有してもよい。Ｉ／Ｏデバイス９０６は、モバイル計算装置に情報を入力するのに適した何れかのＩ／Ｏデバイスを含むものであってもよい。Ｉ／Ｏデバイス９０６の具体例は、英数字キーボード、数字キーパッド、タッチパッド、入力キー、ボタン、スイッチ、ロッカスイッチ、マイクロフォン、スピーカ、音声認識装置及びソフトウェアなどを含むものであってもよい。情報はまた、マイクロフォン（図示せず）を介しデバイス９００に入力されてもよい。このような情報は、音声認識装置（図示せず）によりデジタル化されてもよい。これらの実施例は、これに限定されるものでない。

各種実施例は、ハードウェア要素、ソフトウェア要素又はこれらの組み合わせを用いて実現されてもよい。ハードウェア要素の具体例は、プロセッサ、マイクロプロセッサ、回路、回路要素（トランジスタ、レジスタ、キャパシタ、インダクタなど）、集積回路、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、デジタル信号プロセッサ（ＤＳＰ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、論理ゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセットなどを含むものであってもよい。ソフトウェアの具体例は、ソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、マシーンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、ファンクション、メソッド、プロシージャ、ソフトウェアインタフェース、アプリケーションプログラムインタフェース（ＡＰＩ）、命令セット、計算コード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル又はこれらの何れかの組み合わせを含むものであってもよい。実施例がハードウェア要素及び／又はソフトウェア要素を用いて実現されるかの判断は、所望の計算レート、電力レベル、熱耐性、処理サイクルバジェット、入力データレート、出力データレート、メモリリソース、データバススピード及び他の設計若しくはパフォーマンス制約などの何れかの個数のファクタに従って可変的であってもよい。

少なくとも１つの実施例の１以上の態様は、マシーンにより読み込まれると、当該マシーンにここに説明される技術を実行するためのロジックを製造させるプロセッサ内の各種ロジックを表すマシーン可読媒体に格納される命令により実現されてもよい。このような表現は、“ＩＰコア”として知られ、有形なマシーン可読媒体に格納され、ロジック又はプロセッサを実際に生成する製造マシーンにロードするための各種カスタマ又は製造施設に供給される。

ここに与えられる特定の特徴が各種実現形態を参照して説明されたが、本説明は、限定的な意味に解釈されることを意図していない。従って、ここに説明される実現形態の各種変更と共に、当業者が本開示に属することが明らかな他の実現形態は、本開示の趣旨及び範囲内に属するとみなされる。

Claims (20)

1. ビデオデコーダであって、
   ビットストリームの少なくとも一部を受信する回路と、
   前記受信したビットストリームに基づきルマ予測残差値を決定する回路と、
   クロスチャネル残差予測の利用を示す前記ビットストリームに関連するフラグに応答して、１つ以上のピクセル位置について、前記ルマ予測残差値に基づき選択されたリニア係数が可能性のある予測残差値の範囲の複数のサブセットの特定のサブセット内にあると判断し、前記サブセットのそれぞれは対応するリニア係数を有し、前記選択されたリニア係数と前記ルマ予測残差値との積を決定し、前記選択されたリニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定する回路と、
   を有するビデオデコーダ。
2. 前記ルマ予測残差値を決定する回路は、逆量子化及び逆変換処理を実行する、請求項１記載のデコーダ。
3. クロスチャネル予測が符号化単位（ＣＵ）毎又は予測単位（ＰＵ）毎に実行されるか示す前記ビットストリームからのフラグにアクセスする回路を更に有する、請求項１記載のデコーダ。
4. 前記ルマ予測残差値と前記クロマ値とは、同一の予測単位（ＰＵ）に関連する、請求項１記載のデコーダ。
5. 前記リニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定する回路は、イントラ予測モードにおいて前記リニア係数と前記ルマ予測残差値とに少なくとも部分的に基づき前記クロマ値を決定する、請求項１記載のデコーダ。
6. 前記リニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定する回路は、インタ予測モードにおいて前記リニア係数と前記ルマ予測残差値とに少なくとも部分的に基づき前記クロマ値を決定する、請求項１記載のデコーダ。
7. 第１のチャネルの可能性のある再構成された予測残差値の範囲を前記可能性のある残差値の複数のサブセットに分割し、
   前記可能性のある残差値の各サブセットを対応するリニア係数に割当て、
   前記第１のチャネルの再構成された予測残差が前記可能性のある残差値のサブセットの特定のサブセット内にあると判断する回路を更に有する、請求項１記載のデコーダ。
8. 前記リニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定する回路は、クロマ予測残差を生成するため、前記複数のサブセットの特定のサブセットに対応する第２の係数を前記リニア係数と前記ルマ予測残差値との積に加える、請求項１記載のデコーダ。
9. 各回路は、メモリに記憶されるソフトウェアを実行するためのプロセッサ、プログラマブル回路及び配線回路の１つ以上又は組み合わせを有する、請求項１記載のデコーダ。
10. ディスプレイと、
    無線ネットワークインタフェースと、
    を更に有する、請求項１乃至９何れか一項記載のデコーダ。
11. ビデオを復号化するためのコンピュータにより実現される方法であって、
    ビットストリームの少なくとも一部にアクセスするステップと、
    前記受信したビットストリームに基づきルマ予測残差値を決定するステップと、
    クロスチャネル残差予測の利用を示す前記ビットストリームに関連するフラグに応答して、１つ以上のピクセル位置について、前記ルマ予測残差値に基づき選択されたリニア係数が可能性のある予測残差値の範囲の複数のサブセットの特定のサブセット内にあると判断し、前記サブセットのそれぞれは対応するリニア係数を有し、前記選択されたリニア係数と前記ルマ予測残差値との積を決定し、前記選択されたリニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定するステップと、
    を有する方法。
12. 前記ルマ予測残差値を決定するステップは、逆量子化及び逆変換処理を実行するステップを含む、請求項１１記載の方法。
13. クロスチャネル予測が符号化単位（ＣＵ）毎又は予測単位（ＰＵ）毎に実行されるか示す前記ビットストリームからのフラグにアクセスするステップを更に有する、請求項１１記載の方法。
14. 前記ルマ予測残差値と前記クロマ値とは、同一の予測単位（ＰＵ）に関連する、請求項１１記載の方法。
15. 前記リニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定するステップは、イントラ予測モードにおいて実行される、請求項１１記載の方法。
16. 前記リニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定するステップは、インタ予測モードにおいて実行される、請求項１１記載の方法。
17. 第１のチャネルの可能性のある再構成された予測残差値の範囲を前記可能性のある残差値の複数のサブセットに分割するステップと、
    前記可能性のある残差値の各サブセットを対応するリニア係数に割当てるステップと、
    前記第１のチャネルの再構成された予測残差が前記可能性のある残差値のサブセットの特定のサブセット内にあると判断するステップと、
    を更に有する、請求項１１記載の方法。
18. 前記リニア係数と前記ルマ予測残差値との積に少なくとも部分的に基づきクロマ値を決定するステップは、クロマ予測残差を生成するため、前記複数のサブセットの特定のサブセットに対応する第２の係数を前記リニア係数と前記ルマ予測残差値との積に加える、請求項１１記載の方法。
19. 請求項１１乃至１８何れか一項記載の方法をプロセッサに実行させるためのプログラム。
20. 請求項１９記載のプログラムを記憶するためのコンピュータ可読記憶媒体。

Images