KR20140086373A - Wafer for led and manufacturing method thereof - Google Patents

Wafer for led and manufacturing method thereof Download PDF

Info

Publication number
KR20140086373A
KR20140086373A KR1020120156761A KR20120156761A KR20140086373A KR 20140086373 A KR20140086373 A KR 20140086373A KR 1020120156761 A KR1020120156761 A KR 1020120156761A KR 20120156761 A KR20120156761 A KR 20120156761A KR 20140086373 A KR20140086373 A KR 20140086373A
Authority
KR
South Korea
Prior art keywords
plating
plating layer
layer
led
layers
Prior art date
Application number
KR1020120156761A
Other languages
Korean (ko)
Inventor
후미오 오시타
마사히로 야마구치
Original Assignee
가부시키가이샤 타카마츠메키
마사히로 야마구치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 타카마츠메키, 마사히로 야마구치 filed Critical 가부시키가이샤 타카마츠메키
Priority to KR1020120156761A priority Critical patent/KR20140086373A/en
Publication of KR20140086373A publication Critical patent/KR20140086373A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Abstract

[Objective] Provided are a wafer for an LED, where a metal layer is uniformly and integrally formed therewith, since delamination between layers does not occur and contact thermal resistance with the LED is very small, a plating scheme of maintaining stable heat radiation and mechanical strength is applied thereto, and a problem of high-temperature heat is not caused on an opposite bottom surface due to high-temperature heat generated when semiconductor is conjugated thereon, and a method of manufacturing the same. [Solution] A complex low support layer having a sandwich shape is formed by forming Cu plating layers on both surface of a core material having Mo, wherein Ni plating layers of Ni or Ni alloy are formed on both surfaces of each of the Cu plating layers. In addition, upper and lower Au plating layers are formed on upper and lower surface of the complex low support layer. Connection plating layers are formed on the upper and lower Au plating layers by one of AuSn alloy, Au/Sn lamination and In. The lower connection plating layer is polished from the lower surface to expose the Au plating layer and the plating layer connected to an LED, on which the plating layer of AuSn alloy, Au/Sn lamination or In remains, is preserved.

Description

LED용 웨이퍼 및 그 제조방법{WAFER FOR LED AND MANUFACTURING METHOD THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a wafer for LED,

본 발명은 반도체 소자로서의 LED를 유지함과 아울러, 그것에 축열되는 것을 방지하는 기능을 수행하는 LED용 웨이퍼 및 그 제조방법에 관한 것이다. The present invention relates to a wafer for an LED, which functions to hold an LED as a semiconductor device and prevent it from being stored in the wafer, and a method of manufacturing the same.

반도체 장치, 예를 들면, LED(발광 다이오드)나 반도체 집적 회로 등에서는, 최근의 고밀도화 및 고출력화에 의해, 방열량이 증가하는 경향이 있고, 이 때문에 그 웨이퍼에서 우수한 고방열 성능이 요구됨과 동시에, 세밀화, 섬세화 및 이것에 수반되는 내부식성, 내충격성 등이 요구되는 경향이 있다. 또한 고방열 성능에 관련하여 LED 등과의 접촉을 유지하기 위해서 필요한 변형되지 않는 안정성 내지 저열팽창률도 요구된다. 종래, 사파이어 기판을 이 LED용 웨이퍼로서 사용하는 경우가 있었지만, 최근에는 열전도성이나 내충격성 등에 대하여 이미 부족한 실정에 있다. BACKGROUND ART [0002] Semiconductor devices such as LEDs (light emitting diodes) and semiconductor integrated circuits tend to increase the amount of heat radiation due to recent high density and high output, There is a tendency that fineness, delamination and accompanying corrosion resistance and impact resistance are required. In addition, with respect to high heat dissipation performance, it is also required to have an unmodified stability or a low thermal expansion coefficient necessary for maintaining contact with an LED or the like. Conventionally, a sapphire substrate has been used as the wafer for LED, but in recent years, thermal conductivity and impact resistance have been insufficient.

반도체 소자가 LED인 경우, 그 LED는 사파이어 기판의 위에 탑재되지만, 이것이라면, 접촉저항 때문에 LED의 발광부로부터 발하는 열이 사파이어 기판과의 사이에 쌓이기 쉽고 대부분의 반도체 소자에서는 그 축열이 있으면 기능이 저하되고, 특히 LED에서는 그 휘도가 약해지거나, 사파이어 기판의 파손 등의 폐해가 발생하므로, 그것을 받는 부분에 열의 비교적 접촉저항이 적은 열전도성이 양호하고 강도가 있는 금속제의 방열 기판(웨이퍼)이 사용되었다. 예를 들면, 구리나 몰리브덴, 텅스텐, 티탄 등의 메탈 웨이퍼라고 칭하는 금속이다. 그리고, 주로 몰리브덴(Mo)을 구리(Cu, Cu)의 도금으로 샌드위치한 것(「DMD」라고 칭하기로 함)이 양호한 것이 알려져 있다. 그러나, 이들 금속은 내식성, 내약품성, LED와의 열전도 접촉성 등에 대하여 문제가 남아있었다. When the semiconductor element is an LED, the LED is mounted on the sapphire substrate. However, if the semiconductor element is mounted on the sapphire substrate, heat generated from the LED's light emitting portion is likely to accumulate between the sapphire substrate and the semiconductor element, In particular, the brightness of the LED is lowered, and damage such as destruction of the sapphire substrate occurs. Therefore, a metal heat-radiating substrate (wafer) having a good thermal conductivity and a low thermal contact resistance is used . For example, it is a metal called a metal wafer such as copper, molybdenum, tungsten, or titanium. It is known that molybdenum (Mo) is sandwiched mainly by plating of copper (Cu, Cu) (hereinafter referred to as "DMD"). However, these metals still have problems in terms of corrosion resistance, chemical resistance, thermal conductivity with LED, and the like.

일반적으로, 웨이퍼에 요구되는 성질 또는 성능 등에 대해서는, 우수한 열전도성이 요구되므로, 그 열전도율은 물론, 예를 들면, LED와의 부착에 있어서, 열의 접촉저항이 적은 것, 뒤틀림이나 휨이 없는 안정성과 높은 기계적 강도, 기계 가공성이 요구된다. 또한 부착하는 접착이나 납땜 등에 적합한 것, 내약품성이 우수한 것 등도 요구된다. 이들 성질은, 종래, 복수의 금속재(클래드재)의 층 결합에 의해 종합적으로 발휘하도록 개발이 진행된다. 이 다층 구조를 취하는 수단으로서는, 종래, 클래드재를 압착하여 합치는 압연 방법이나 열간 1축 가공법이 사용되고 있었다. 그러나, 특히 압연 방법에서는 층 두께의 균등성이 얻어지기 어려웠다. Generally, properties and performance required for wafers are required to have excellent thermal conductivity. Therefore, it is required to have a low thermal contact resistance, a high stability without warpage and warpage, Mechanical strength and machinability are required. It is also required to be suitable for adhering or brazing to be adhered, and having excellent chemical resistance. These properties have conventionally been developed so as to comprehensively exhibit layer bonding of a plurality of metal materials (clad materials). As a means for taking up this multilayer structure, a rolling method and a hot uniaxial working method in which a clad material is pressed and joined are conventionally used. However, in the rolling method in particular, it was difficult to obtain the uniformity of the layer thickness.

이러한 문제를 해결하기 위하여, 본 출원인은, 코어재를 중심으로 상하 양면에 도금층을 대칭으로 적층하고, 그 양면을 비교적 연성이 있고 반사면으로 될 수 있는 Au 도금층의 면으로서, 문제의 해결을 도모하는 것에 성공하고 이것을 제안했다(특허문헌 1). In order to solve such a problem, the applicant of the present application has proposed a plating method in which a plating layer is symmetrically laminated on both upper and lower surfaces of a core material, both surfaces of which are relatively soft and can be turned into a reflective surface, And proposed this (Patent Document 1).

일본 특개 2012-109288호 공보Japanese Patent Laid-Open Publication No. 2012-109288

(발명의 개요)(Summary of the Invention)

(발명이 해결하고자 하는 과제)(Problems to be Solved by the Invention)

종래의 상기 LED용 웨이퍼에 의하면, 양면이 Au 도금층인 것에 의해, 탄력성이나 반사성이 얻어져, 반도체의 접합면이 보호면이 되지만, 반도체를 접합할 때에, 약 300℃의 온도가 걸리는 관계로, 접합면의 반대측의 하면에 고열이 미치면, 웨이퍼의 Ni나 Cu 등의 도금과 합금화 함으로써, 다이싱 공정에서 문제가 발생한다고 하는 문제가 있었다. According to the conventional LED wafer, since the both surfaces are made of the Au plating layer, the elasticity and the reflectivity are obtained, and the bonding surface of the semiconductor becomes the protection surface. However, If the lower surface of the opposite side of the bonding surface has a high temperature, there is a problem that a problem occurs in the dicing step by plating and alloying with Ni or Cu of the wafer.

또한 여러 실험을 행한 결과, 그 하면이 AuSn 등의 합금 도금층이었을 경우에도, 접합시의 열로 그것 자체의 합금의 상태가 변함으로써, 이 경우 유저측의 사용에 있어서 문제가 발생한다고 하는 문제가 있었다. Further, as a result of various experiments, it has been found that even when the lower surface is an alloy plating layer of AuSn or the like, the state of the alloy itself changes due to the heat at the time of bonding, and in this case, a problem arises in use on the user side.

본 발명은, 상기와 같은 실상을 감안하여, 금속층이 균일하고 또한 일체로 형성되고, 층간에 있어서 박리가 생기지 않고, 또한, LED와의 접촉열저항이 대단히 적기 때문에, 안정한 방열성 및 기계적 강도를 유지하는 도금 수법을 취함과 동시에, 반도체와의 접합시에 발생하는 고열 때문에, 반대인 하면에 고열에 의한 문제가 생기지 않는 LED용 웨이퍼 및 그 제조방법을 제공하는 것을 과제로 했다. SUMMARY OF THE INVENTION In view of the above-described facts, the present invention has been made in view of the above-mentioned circumstances, and it is an object of the present invention to provide a metal layer which is uniformly and integrally formed and which does not cause delamination between layers and has a very low contact thermal resistance with LED, And an object of the present invention is to provide a wafer for an LED and a method of manufacturing the same that does not cause a problem due to high temperature on the opposite surface due to high heat generated when bonding with a semiconductor.

상기의 과제를 해결하기 위하여, 제 1 발명은, Mo로 이루어지는 박판 형상의 코어재를 중심으로 하여 상하 대칭이 되도록, 코어재의 상하 양면측에 Au 도금층을 형성하고, 코어재와 이 양쪽 Au 도금층 사이에 그것을 보완·유지하는 적어도 Cu 도금층으로 이루어지는 복합 하지(下地)층이 개재하여 형성되고, LED가 부착 설치되는 상면측의 상기 Au 도금층의 위에 AuSn 합금, Au/Sn 적층, In 중 어느 하나에 의한 접속 도금층이 형성되고, 하면측의 상기 Au 도금층의 하면이 노출면인 것을 특징으로 하는 LED용 웨이퍼를 제공한다. In order to solve the above problems, the first invention is characterized in that an Au plating layer is formed on both upper and lower sides of the core material so as to be vertically symmetric about a thin plate-like core material made of Mo, and a core material is interposed between the both Au plating layers At least one of AuSn alloy, Au / Sn laminate, and In is formed on the Au plating layer on the upper surface side to which the LED is adhered, And a lower surface of the Au plating layer on the lower surface side is an exposed surface.

또한 제 2 발명은, Mo로 이루어지는 코어재의 상하 양면에, Cu 도금층의 상하 양면을 Ni 또는 Ni 합금의 Ni 도금층이 끼우는 샌드위치 형상의 복합 하지층을 형성하고, 또한 그 복합 하지층의 상면측과 하면측에 Au 도금층을 형성하고, 또한, 그 상하의 Au 도금층의 상하면에, AuSn 합금, Au/Sn 적층, In 중 어느 하나에 의한 접속 도금층을 형성함과 아울러, 하면측 Au 도금층에 있어서는, 이 접속 도금층을 절삭함으로써 Au 도금층을 노출시키고, 상면측 Au 도금층에 있어서는, AuSn 합금, Au/Sn 적층, In의 도금층이 남는 LED와의 접속 도금층을 보존하여 구비하는 것을 특징으로 하는 LED용 웨이퍼의 제조방법을 제공한다. The second invention is characterized in that a sandwich-like composite underlayer is formed on both upper and lower surfaces of a core material made of Mo and the Ni plating layer of Ni or Ni alloy is sandwiched between the upper and lower surfaces of the Cu plating layer on both sides, A Au plating layer is formed on the Au plating layer on the upper and lower sides of the Au plating layer and a connecting plating layer of AuSn alloy, Au / Sn laminate or In is formed on the upper and lower Au plating layers on the upper and lower Au plating layers, Wherein the Au plating layer is exposed and the Au plating layer on the upper face side is provided with a plating layer for connection with an LED in which an AuSn alloy, an Au / Sn laminate, and a plating layer of In are left, do.

상기의 구성에 의하면, 층간의 열전도가 양호한 것은 물론, Mo의 코어재의 상하에 Cu 도금층을 갖고, Mo를 Cu(열전도율 420W/(m. k))로 끼우는 소위 「DMD」를 구성하지만, 상면이 유연성, 반사성, 젖음성이 좋은 AuSn 합금, Au/Sn 적층, In의 어느 하나의 도금층이기 때문에, LED를 별도 접착제를 사용하지 않아도 직접 조밀하게 결합할 수 있어, 열전도의 접촉저항이 대단히 적어진다. According to the above configuration, not only the thermal conductivity between the layers is good, but also the so-called " DMD " which has Cu plating layers on and under the core material of Mo and sandwiches Mo with Cu (thermal conductivity 420 W / Since the AuSn alloy has good flexibility, reflectivity and wettability, Au / Sn laminate, and In, it is possible to directly bond the LEDs directly without using an adhesive agent, and the contact resistance of heat conduction is greatly reduced.

이것에 대해서는, 상면이 AuSn 합금, Au/Sn 적층, In의 접속 도금층이면, LED의 접착을 위해 후공정(고객측)에서 스퍼터링(건식 도금)으로 AuSn 등을 붙인다고 하는 수고는 필요가 없어, 이 점에서 고객측에 이점을 가져다준다. In this regard, if the upper surface is an AuSn alloy, an Au / Sn laminate, or a connection plated layer of In, there is no need to attach AuSn or the like by sputtering (dry plating) in a post process (customer side) In this respect, it brings advantages to customers.

더불어, Au 도금의 위가 AuSn 합금, Au/Sn 적층, In의 접속 도금이면, 고융점으로 되는 이점이 있다. 즉, Au:Sn이 8:2이면, 융점이 280℃이지만, 하층의 Au와 혼합되어, Au가 비율에서 많아지면, 융점이 300℃로 올라간다. In에서도 단체에서는 융점이 156℃이지만 하층의 Au와 혼합되는 것으로 300℃ 이상으로 올라감으로써, LED의 부착이 불안정하게 되는 재용해를 방지할 수 있다. In addition, when the Au plating layer is AuSn alloy, Au / Sn laminate, or In plating, there is an advantage that a high melting point is achieved. That is, when Au: Sn is 8: 2, the melting point is 280 占 폚, but when Au is mixed with Au in the lower layer, the melting point rises to 300 占 폚. In the case of In, the melting point is 156 占 폚 in the case of In, but it is mixed with Au in the lower layer and is raised to 300 占 폚 or more, thereby preventing redissolution in which attachment of the LED becomes unstable.

또한 하면이 AuSn 등의 도금인 경우와는 달리, LED의 접합시의 고열로 상태가 바뀜으로써, 유저의 공정에서 문제가 발생한다고 하는 것과 같은 일은 없다. 즉, 하면이 AuSn 등의 도금이면, LED 등의 접합시에 용융되어, 외관이 불균일하게 되거나, Au 도금과 합금화함으로써, 다이싱 공정에서 문제가 생기는 원인을 만든다. 또한 합금 도금층을 형성하면, 지속적으로 산화하거나, 합금화가 더욱 진행된다. Further, unlike the case where the lower surface is plated with AuSn or the like, there is no such thing as a problem occurs in the process of the user because the high-temperature state is changed when the LED is bonded. That is, when the bottom surface is plated with AuSn or the like, it is melted at the time of joining of LED or the like to make the appearance uneven, or alloy with Au plating, which causes a problem in the dicing process. Further, when the alloy plating layer is formed, the alloy is continuously oxidized or alloyed.

편면(하면)이 이와 같이 Au 도금인 경우, 이들 문제를 방지할 수 있어, 유저에게 이점이 된다. 아울러, 이 특성이 있는 귀금속의 Au를 하면에만 사용함으로써 비용적으로 유리하게 된다. 또한 수고를 요하는 마스킹을 사용하지 않는 것으로도 비용적으로 유리하게 된다. When the one surface (bottom surface) is Au-plated in this manner, these problems can be prevented, which is advantageous to the user. In addition, the use of only the Au of the noble metal having this characteristic is advantageous in terms of cost. It is also advantageous in terms of cost to not use masking which requires labor.

Ni는 안정한 금속이며, 또한 다른 도금의 하지로서의 상용성이 좋아, 코어재에 대한 Cu 도금층의 형성이나, Cu 도금층에 대한 Au 도금층의 형성에 기여하고, Cu 도금층이나 Au 도금층의 강고한 결합을 유지하여, Au 도금층의 특성도 발휘되기 쉽게 한다. 또한, Ni는 열전도율이 90W/(m. k)이지만, 얇게 도금함으로써 LED용 웨이퍼로 전체적으로 높은 방열 성능이 발휘된다. Ni is a stable metal and has good compatibility with other plating bases and contributes to the formation of a Cu plating layer on the core material and the formation of an Au plating layer on the Cu plating layer and maintains a strong bonding of the Cu plating layer and the Au plating layer So that the characteristics of the Au plating layer are also easily exhibited. Although Ni has a thermal conductivity of 90 W / (m. K), the LED wafer can exhibit a high heat radiation performance as a whole by being thinly plated.

이상에서 설명한 바와 같이, 본 발명에 의하면, 도금 수법에 의해, 금속층이 균일하고 또한 일체로 형성되어, 층간에 있어서 박리가 생기지 않고, 또한 LED와의 접촉열저항이 극히 작기 때문에, 안정한 방열성 및 기계적 강도를 유지하는 것은 물론, LED와의 접속시에 발생하는 고열이 아래쪽에 미쳐도, 그 하면의 Au 도금층에 고열에 의한 문제가 생기지 않아, 유저로서 대단히 유리하게 된다고 하는 우수한 효과가 있다. 또한 제조방법에 의하면, 상면의 접속 도금층 및 하면의 Au 도금층의 형성이 용이하여, 양산에 적합한 등의 우수한 효과가 있다. INDUSTRIAL APPLICABILITY As described above, according to the present invention, since the metal layer is uniformly and integrally formed by the plating method, no peeling occurs between the layers and the contact thermal resistance with the LED is extremely small, And there is no problem caused by high temperature in the Au plating layer on the bottom surface even if the high temperature generated at the time of connection with the LED is lowered. Thus, there is an excellent effect that the user is greatly advantageous. Further, according to the manufacturing method, it is easy to form the Au plated layer on the upper surface and the connecting plating layer on the upper surface, which is advantageous for mass production.

도 1은 본 발명의 제 1 실시예를 나타내는 LED용 웨이퍼의 층 구조를 모식적으로 도시하는 단면 설명도.
도 2는 동 LED용 웨이퍼의 사용상태를 모식적으로 도시하는 설명도.
도 3은 제 2 실시예를 나타내는 LED용 웨이퍼의 층 구조를 모식적으로 도시하는 단면 설명도.
도 4는 제 3 실시예를 나타내는 LED용 웨이퍼의 층 구조를 모식적으로 도시하는 단면 설명도.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional explanatory view schematically showing a layer structure of a wafer for LEDs according to a first embodiment of the present invention; FIG.
Fig. 2 is an explanatory view schematically showing the use state of the LED-use wafer. Fig.
Fig. 3 is a cross-sectional explanatory view schematically showing a layer structure of an LED wafer showing a second embodiment; Fig.
4 is a cross-sectional explanatory view schematically showing a layer structure of an LED wafer showing a third embodiment.

(발명을 실시하기 위한 형태)(Mode for carrying out the invention)

본 발명은 도금에 의해 층 구조를 형성하는 것이기 때문에, 그 기재로서 금속 박판의 코어재(1)가 필요하다. 이것에는 Mo의 금속을 얇게 50∼200㎛ 정도로 얇게 확대한 박판재가 사용되고, 이것에 각 도금층을 시행하고 나서, 세분화함으로써 다수의 LED용 웨이퍼(P, P,··)가 양산된다. 또한, Mo 대신에 W를 사용할 수 있다. 그러나 일반적으로 비교적 고가가 된다. Since the present invention forms the layer structure by plating, the core material 1 of the thin metal plate is required as the base material. In this method, a thin plate material in which a metal of Mo is slimly thinned to about 50 to 200 mu m is used, and a plurality of LED wafers (P, P, ...) are mass-produced by subdividing the plating layers. Further, W can be used instead of Mo. However, it is generally relatively expensive.

도금은 전해, 무전해, 이온도금(IP)법 등이 바람직하지만, 도금이라면 특별히 한정되는 것이 아니다. 어떻든, 도금에 의해 접속 도금층 이외는, 각 금속층의 두께가 상하 대칭이고 균일한 층으로 형성되고, 각 층이 긴밀에 결합한다. 또한 Cu 도금층(5, 5)의 형성에 대해서는, Cu 도금의 이외에, Cu 이온도금법을 최적으로 사용할 수 있다. The plating is preferably electrolytic, electroless, ion plating (IP) or the like, but is not particularly limited as long as it is a plating. In any case, by plating, the metal layers other than the connection plating layer are formed in a uniform layer having symmetrical upper and lower parts, and each layer is tightly bonded. Further, in addition to the Cu plating, the Cu ion plating method can be optimally used for forming the Cu plating layers 5, 5.

각 실시예에 있어서, 코어재(1)를 비롯하여, Ni 도금층(3 및 7), Cu 도금층(5), Au 도금층(9, 11)의 각 도금 두께에 대해서는, 웨이퍼(P)의 층을 나타내는 각각의 실시예도의 우측에 적정한 범위에서 표시했다. 예를 들면, 도 1에 있어서, Cu 도금층(5, 5)은 3.0∼20.0㎛의 표시범위이다. The plated thicknesses of the Ni plated layers 3 and 7, the Cu plated layer 5 and the Au plated layers 9 and 11 as well as the core material 1 are the same as the thicknesses of the wafers P The right side of each embodiment is shown in the proper range. For example, in Fig. 1, the Cu plating layers 5 and 5 have a display range of 3.0 to 20.0 m.

(실시예 1)(Example 1)

도 1 및 도 2는 1 실시예를 도시하며, 우선, Mo의 금속판으로 이루어지는 코어재(1)의 양면에 얇은 제 1 Ni 도금층(3, 3)을 사이에 두고 Cu 도금층(5, 5)을 형성했다. 이와 같이, 코어재(1)의 양면에 Cu 도금층(5, 5)을 갖는 구조를 본 명세서에서는 「DMD」라고 칭하고 있다. 또한 양쪽 Cu 도금층(5, 5)의 위에 각각 동일하게 Ni 도금층(7, 7)을 사이에 두고 Au 도금층(9, 11)이 형성된다. 또한, 도면에 있어서, 2는 Cu 도금층(5)의 양면을 Ni 도금층(3, 7)이 끼우는 샌드위치 구조의 복합 하지층을 나타낸다. Figs. 1 and 2 show one embodiment. First, Cu plating layers 5 and 5 are formed on both surfaces of a core material 1 made of a metal plate of Mo with thin first Ni plating layers 3 and 3 therebetween . The structure having the Cu plating layers 5 and 5 on both surfaces of the core material 1 is referred to as " DMD " in this specification. Further, Au plating layers 9 and 11 are formed on both Cu plating layers 5 and 5 with Ni plating layers 7 and 7 therebetween. In the drawing, reference numeral 2 denotes a composite underlayer having a sandwich structure in which both surfaces of a Cu plating layer 5 are sandwiched by Ni plating layers 3 and 7.

종래, 도금 수법을 사용하지 않았으므로, 재료를, 예를 들면, 1㎛ 정도로 절삭하여 조정하는 것이 곤란하며, 재료 간에 박리가 생기기 쉬웠지만, 이 경우, 도금에 의해 균일 두께의 형성이 가능하게 되었다. 게다가, 도 2에 도시하는 바와 같이, 코어재(1)의 위에 Cu 도금층(5)을, Cu 도금층(5)의 위에 Au 도금층(9, 11)을 각각 Ni 도금층(3, 7)을 하지로 하여 형성했으므로, 층간의 결합강도가 극히 강하여, 박리가 생기지 않기 때문에, 방열성이 안정하게 유지됨과 아울러, LED(10)의 부착도 안정하게 유지된다. Conventionally, since the plating method is not used, it is difficult to cut and adjust the material to, for example, about 1 mu m, and peeling easily occurs between the materials. In this case, it is possible to form a uniform thickness by plating . 2, the Cu plating layer 5 is formed on the core material 1, and the Au plating layers 9 and 11 are formed on the Cu plating layer 5 with the Ni plating layers 3 and 7, respectively, The bonding strength between the layers is extremely strong and no peeling occurs. Therefore, heat dissipation is stably maintained and adhesion of the LED 10 is stably maintained.

도 2는 LED용 웨이퍼(P)를 사이에 두고 패키지(16)의 위에 LED(10)를 탑재한 상태를 모식적으로 도시한 것으로, 접착제에 의해 패키지(16)가 부착된다. 또한, 접착제에는, Ag 혹은 AuSn 합금의 페이스트를 유효하게 이용할 수 있다. 그러나, LED(10)는, AuSn의 접속 도금층(13)을 접착제 대신으로 하여, 그것에 직접 접착된다. 이것으로 고객 측에 비용적인 이점을 가져다준다. 2 schematically shows a state in which the LED 10 is mounted on the package 16 with the wafer W for LED interposed therebetween. The package 16 is attached by an adhesive. Further, Ag or AuSn alloy paste can be effectively used for the adhesive. However, in the LED 10, the connection plating layer 13 of AuSn is used instead of the adhesive, and is directly bonded thereto. This gives the customer a cost advantage.

게다가, 반도체 소자가 특히 LED인 경우, 광 또는 복사열이 AuSn 합금, Au/Sn 적층, In의 각각의 도금층(13, 14, 15)에 의해 반사되어, 방열성이 얻어지기 때문에, LED(10)의 발광 효율이 높아진다. In addition, when the semiconductor element is an LED in particular, light or radiant heat is reflected by the respective plating layers 13, 14 and 15 of the AuSn alloy, Au / Sn laminate and In, The luminous efficiency is increased.

본 발명의 경우, 상면의 접속 도금층(13)이 각각 AuSn 합금의 도금층이지만, 하면은 단금속의 Au 도금층(11)으로 되어 있는 점에 특징이 있다. 이 점에 대해서는, 접합면이 아닌 측(하면)에, 가령 AuSn 등의 도금이 있으면, 용융되어, 외관이 불균일하게 되거나, DMD의 Au 도금과 합금화 함으로써, 다이싱 공정에서 절단에 지장이 생기는 등의 문제가 발생하지만, 하면이 Au 도금층(11)이기 때문에, 이 문제를 방지할 수 있는 것은 상기한 바와 같다. In the case of the present invention, each of the connecting plated layers 13 on the upper surface is a plated layer of AuSn alloy, while the lower surface is characterized by being an Au plated layer 11 of a single metal. With respect to this point, if plating such as AuSn is applied to the side (lower surface) rather than the bonding surface, the appearance becomes uneven or is alloyed with the Au plating of the DMD to cause a trouble in the dicing step However, since the lower surface is the Au plating layer 11, this problem can be prevented as described above.

다음에 실시예 2 및 실시예 3에 대해 언급하는데, 이상 기술한 것과 동일한 특성이 있다. Next, Examples 2 and 3 are referred to, which have the same characteristics as those described above.

(실시예 2)(Example 2)

도 3에 도시하는 바와 같이, LED용 웨이퍼(P)는 Mo의 금속판으로 이루어지는 코어재(1)의 양면에 제 1 Ni 도금층(3, 3)을 사이에 두고 Cu 도금층(5, 5)을 형성하고, 양쪽 Cu 도금층(5, 5)의 위에 각각 동일하게 제 2 Ni 도금층(7, 7)을 사이에 두고 Au 표면 도금층(9, 11)이 형성되고, 이것으로 Cu 도금층(5)을 니켈 도금층(3, 7)이 끼우는 샌드위치 구조의 복합 하지층(2)이 구성되어 있다. As shown in Fig. 3, the LED wafer P is formed by forming Cu plating layers 5 and 5 on both sides of a core material 1 made of a metal plate of Mo with first Ni plating layers 3 and 3 therebetween Au plating layers 9 and 11 are formed on the both Cu plating layers 5 and 5 with the second Ni plating layers 7 and 7 interposed therebetween to form the Cu plating layer 5 on the surface of the nickel plating layer 7, (3, 7) are sandwiched between them.

지금까지는 동일하지만, 접속 도금층(14)은 Au/Sn 적층 도금(14)이며, 양층이 합쳐져서 조정 가능한 유연성 및 반사성이 발휘된다. 상기 실시예와는 달리, 2원 합금 도금이므로, Au와 Sn의 합금비의 밸런스를 유지하는 것이 어렵고, 또한 도금액도 불안정하기 때문에, 액이 균형이 깨지기 쉽다. 따라서, 도금액의 교체가 빈번하게 되어, 운전 비용이 높아지는 경향이 있어, 상기 실시예가 유리하다. The connection plating layer 14 is the Au / Sn laminated plating 14, and both layers are combined to exhibit adjustable flexibility and reflectivity. Unlike the above embodiment, since it is binary alloy plating, it is difficult to maintain the balance of the alloy ratio of Au and Sn, and the plating solution is also unstable, so that the solution tends to be unbalanced. Therefore, the plating solution is frequently replaced, and the operation cost tends to be increased, so that the above embodiment is advantageous.

(실시예 3)(Example 3)

도 4에 있어서, 코어재(1)의 양면에 제 1 Ni 도금층(3, 3)을 사이에 두고 Cu 도금층(5, 5)을 형성하고, 양쪽 Cu 도금층(5, 5)의 위에 각각 동일하게 하지의 제 2 Ni 도금층(7, 7)을 사이에 두고 Au 도금층(9, 11)이 순차 형성되고, 위에서는 Au 도금층(9)의 위에 In 도금층(15)이 접속 도금층으로서 형성되고, 하측에는 Au 도금층(11)이 존재한다. 4, Cu plating layers 5 and 5 are formed on both surfaces of the core material 1 with the first Ni plating layers 3 and 3 interposed therebetween. Au plating layers 9 and 11 are sequentially formed with the second Ni plating layers 7 and 7 in between and an In plating layer 15 is formed as a connection plating layer on the Au plating layer 9 on the upper side, Au plating layer 11 is present.

P LED용 웨이퍼 1 코어재
2 복합 하지층 3 Ni 도금층
5 Cu 도금층 7 Ni 도금층
9 Au 도금층 11 Au 도금층
13 AuSn 합금의 접속 도금층 14 Au/Sn 적층의 접속 도금층
15 In의 접속 도금층
P Wafer for LED 1 Core
2 composite underlayer 3 Ni plated layer
5 Cu plating layer 7 Ni plating layer
9 Au plating layer 11 Au plating layer
13 Connection layer of AuSn alloy 14 Connection plating layer of Au / Sn laminate
The connection plated layer of 15 In

Claims (3)

Mo로 이루어지는 박판 형상의 코어재를 중심으로 하여 상하 대칭이 되도록, 코어재의 상하 양면측에 Au 도금층을 형성하고, 코어재와 이 양쪽 Au 도금층 사이에 그것을 보완·유지하는 적어도 Cu 도금층으로 이루어지는 복합 하지층이 개재하여 형성되고, LED가 부착 설치되는 상면측의 상기 Au 도금층의 위에 AuSn 합금, Au/Sn 적층, In 중 어느 하나에 의한 접속 도금층이 형성되고, 하면측의 상기 Au 도금층의 하면이 노출면인 것을 특징으로 하는 LED용 웨이퍼.An Au plating layer is formed on the upper and lower surfaces of the core material so as to be vertically symmetrical with respect to the core of the thin plate made of Mo and a core layer made of a composite material of at least a Cu plating layer And a connection plating layer of AuSn alloy, Au / Sn laminate or In is formed on the Au plating layer on the upper surface side to which the LED is adhered, and the lower surface of the Au plating layer on the lower surface side is exposed Wherein the wafer is a silicon wafer. 제 1 항에 있어서, 복합 하지층이 Cu 도금층의 상하 양면에 얇은 Ni 또는 Ni 합금의 Ni 도금층을 갖는 샌드위치 구조이며, 이 Cu 도금층이 Ni 도금층을 하지로 하여 코어재의 상하에 형성되고, 상하 양면측의 Au 도금층이 그 Ni 도금층을 하지로 하여 상하의 복합 하지층에 각각 형성되어 있는 것을 특징으로 하는 LED용 웨이퍼.The composite ground layer according to claim 1, wherein the composite underlayer is a sandwich structure having a thin Ni or Ni alloy plating layer on both upper and lower surfaces of a Cu plating layer, the Cu plating layer being formed on the upper and lower sides of the core material with the Ni plating layer serving as the ground, And the Au plating layer is formed on each of the upper and lower composite undercoat layers with the Ni plating layer serving as a base. Mo로 이루어지는 코어재의 상하 양면에, Cu 도금층의 상하 양면을 Ni 또는 Ni 합금의 Ni 도금층이 끼우는 샌드위치 형상의 복합 하지층을 형성하고, 또한 그 복합 하지층의 상면측과 하면측에 Au 도금층을 형성하고, 또한, 그 상하의 Au 도금층의 상하면에, AuSn 합금, Au/Sn 적층, In 중 어느 하나에 의한 접속 도금층을 형성함과 아울러, 하면측 Au 도금층에 있어서는, 이 접속 도금층을 절삭함으로써 Au 도금층을 노출시키고, 상면측 Au 도금층에 있어서는, AuSn 합금, Au/Sn 적층, In의 도금층이 남는 LED와의 접속 도금층을 보존하여 구비하는 것을 특징으로 하는 LED용 웨이퍼의 제조방법.A sandwich-type composite underlayer in which Ni plating or Ni alloy plating is sandwiched between the upper and lower surfaces of the Cu plating layer on both upper and lower surfaces of the core made of Mo and an Au plating layer is formed on the upper and lower surfaces of the composite underlayer And a connection plating layer of AuSn alloy, Au / Sn laminate or In is formed on the upper and lower surfaces of the Au plating layers on the upper and lower sides of the Au plating layer, and the connection plating layer is cut in the lower Au plating layer, Wherein the Au plating layer on the upper face side is provided with a plating layer for connection with an LED in which a AuSn alloy, an Au / Sn laminate, and a plating layer of In are left.
KR1020120156761A 2012-12-28 2012-12-28 Wafer for led and manufacturing method thereof KR20140086373A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120156761A KR20140086373A (en) 2012-12-28 2012-12-28 Wafer for led and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120156761A KR20140086373A (en) 2012-12-28 2012-12-28 Wafer for led and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20140086373A true KR20140086373A (en) 2014-07-08

Family

ID=51735674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120156761A KR20140086373A (en) 2012-12-28 2012-12-28 Wafer for led and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20140086373A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170084422A (en) * 2016-01-11 2017-07-20 이병록 Method for manufacturing wafer standard of led
CN111769190A (en) * 2020-05-21 2020-10-13 华灿光电(浙江)有限公司 Flip light-emitting diode chip and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170084422A (en) * 2016-01-11 2017-07-20 이병록 Method for manufacturing wafer standard of led
CN111769190A (en) * 2020-05-21 2020-10-13 华灿光电(浙江)有限公司 Flip light-emitting diode chip and manufacturing method thereof
WO2021233273A1 (en) * 2020-05-21 2021-11-25 华灿光电(浙江)有限公司 Light-emitting diode flip chip and manufacturing method therefor
CN111769190B (en) * 2020-05-21 2022-01-14 华灿光电(浙江)有限公司 Flip light-emitting diode chip and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP6367175B2 (en) Semiconductor light emitting device
JP2013013933A (en) Laminated high melting point soldering layer and fabrication method for the same, and semiconductor device
JP2013038330A (en) Semiconductor device manufacturing method and semiconductor device
TW201427113A (en) Bonding method and structure for LED package
CN108857133B (en) Mounting structure
JP4409560B2 (en) Manufacturing method of heat sink of semiconductor element
US20150179599A1 (en) Die substrate assembly and method
KR20140086373A (en) Wafer for led and manufacturing method thereof
JP2005032834A (en) Joining method of semiconductor chip and substrate
JP5134108B2 (en) Manufacturing method of semiconductor element heat sink
JP5522786B2 (en) Manufacturing method of heat dissipation board for semiconductor mounting
CN103165782A (en) Flip-chip light emitting diode and manufacturing method and application thereof
JP2012109288A (en) Wafer for led
US8836119B2 (en) Semiconductor device
JP2014192272A (en) Metal substrate for LED
JP5338029B2 (en) Semiconductor laser device, semiconductor laser device and manufacturing method thereof
JP2014082350A (en) Led wafer and manufacturing method thereof
CN103165783A (en) Flip-chip light emitting diode and manufacturing method and application thereof
JP6123215B2 (en) Light emitting device
JP4146736B2 (en) Manufacturing method of semiconductor device
TWI500190B (en) A wafer used for led and manufacturing method of the wafer
TWI447933B (en) Vertical led with eutectic layer
JP2001284501A (en) Heat dissipation
JP3210268U (en) LED metal substrate
JP7084134B2 (en) Electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application