KR20140082406A - Interposer having protruding through interconnection and method for manufacturing the same - Google Patents

Interposer having protruding through interconnection and method for manufacturing the same Download PDF

Info

Publication number
KR20140082406A
KR20140082406A KR1020120152343A KR20120152343A KR20140082406A KR 20140082406 A KR20140082406 A KR 20140082406A KR 1020120152343 A KR1020120152343 A KR 1020120152343A KR 20120152343 A KR20120152343 A KR 20120152343A KR 20140082406 A KR20140082406 A KR 20140082406A
Authority
KR
South Korea
Prior art keywords
substrate
backside
bump
via hole
insulating film
Prior art date
Application number
KR1020120152343A
Other languages
Korean (ko)
Inventor
옥진영
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120152343A priority Critical patent/KR20140082406A/en
Publication of KR20140082406A publication Critical patent/KR20140082406A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

The present invention relates to a method for manufacturing an interposer includes forming a via hole of a preset depth by patterning the top side of a substrate, forming an insulating layer on the via hole of the substrate, forming a through via which fills the via hole on the insulating layer, exposing the through via by firstly removing the back side of the substrate, making the through electrode protrude from the back side by secondly removing the back side of the substrate, and forming a protection layer in the back side of the substrate. According to the present invention, the mechanical strength of the substrate is improved. An insulating property is improved. A separate plating process of forming a bump or a patterning process is omitted. An economic effect is expected.

Description

관통 전극이 돌출되는 인터포저 및 그 제조방법 {Interposer having protruding through interconnection and method for manufacturing the same}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an interposer having protrusions and protrusions,

본 발명은, 관통 전극이 돌출되는 인터포저 및 그 제조방법에 관한 것으로서, 특히 인터포저의 백사이드 제거 공정을 통하여 관통 전극을 노출시킴으로써 범프를 형성하는 도금 공정이나 패턴닝 공정을 전면 생략하고, 인터포저 기판의 백사이드에 폴리머의 절연막을 형성함으로써, 인터포저의 기계적 강도와 전기적 절연 특성이 향상되는 관통 전극이 돌출되는 인터포저 및 그 제조방법에 관한 것이다.The present invention relates to an interposer in which a penetrating electrode protrudes and a method of manufacturing the interposer. In particular, the plating process and the patterning process for forming the bump by exposing the penetrating electrode through the backside removing process of the interposer are omitted, The present invention relates to an interposer in which an insulator film of a polymer is formed on a backside of a substrate so that the penetration electrodes protruding from the interposer are improved in mechanical strength and electrical insulation characteristics.

일반적으로 최근 전자산업의 추세는 경량화, 소형화, 고속화, 다기능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 방향으로 나아가고 있다. 이를 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package)기술이다. 일반적으로, 패키지기술 중에서 삼차원 구조와 소형화를 실현한 것이 인터포저 기판(Interposer substrate)이다.In recent years, trends in the electronics industry are generally moving toward the manufacture of lightweight, compact, high-speed, multi-functional and highly reliable products at low cost. One of the important technologies that make this possible is package technology. Generally, the interposer substrate is one of the package technologies that realizes the three-dimensional structure and miniaturization.

한편, 인터포저 기판의 백사이드에는 다수의 기판을 상하로 적층할 때 관통 전극이 돌출되는 범프를 형성하게 되는데, 상기 범프는 관통 전극 상에 증착 공정 혹은 도금 공정을 이용하여 형성된다. 그러나 관통 전극 상에 범프를 형성하는 별도의 패터닝 공정이 추가되고, 범프 불량을 생산하며, 범프 공정 시 도전성 물질이 기판의 백사이드를 오염시킬 수 있다.On the other hand, the backside of the interposer substrate is formed with bumps protruding from the through electrodes when stacking a plurality of substrates vertically. The bumps are formed on the through electrodes using a deposition process or a plating process. However, a separate patterning process for forming bumps on the penetrating electrode is added, producing bump defects, and the conductive material in the bump process can contaminate the backside of the substrate.

따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 관통 전극 상에 범프를 형성하기 위하여 별도의 도금 공정이나 패턴닝 공정이 필요 없는 관통 전극이 돌출되는 인터포저 및 그 제조방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art as described above, and it is an object of the present invention to provide a through- To provide an interposer and a manufacturing method thereof.

본 발명의 다른 목적은 금속 공정에 의하여 인터포저 기판의 백사이드를 오염시키지 않고, 기판의 신뢰성을 향상시킬 수 있는 관통 전극이 돌출되는 인터포저 및 그 제조방법을 제공하는 것이다.It is another object of the present invention to provide an interposer in which a penetrating electrode protruding from a metal process does not contaminate the backside of the interposer substrate and can improve the reliability of the substrate, and a method of manufacturing the interposer.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 탑사이드 및 백사이드를 가지는 기판, 상기 탑사이드와 상기 백사이드를 관통하는 비아 홀, 상기 비아 홀 상에 일정한 두께로 형성되는 절연막, 상기 절연막 상에서 상기 비아 홀에 매립되는 관통부와, 상기 기판의 백사이드로부터 돌출되는 범프부를 포함하고, 상기 관통부와 범프부가 일체로 형성되는 필라 형태의 관통 전극, 및 상기 백사이드에 형성되는 보호막을 포함한다.According to an aspect of the present invention, there is provided a semiconductor device including a substrate having a top side and a back side, a via hole penetrating the top side and the back side, an insulating film formed to a constant thickness on the via hole, A pillar-shaped penetrating electrode including a penetration portion that is embedded in the via hole on the insulating film, and a bump portion protruding from the backside of the substrate, the penetrating portion and the bump portion being integrally formed, and a protection film formed on the backside .

본 발명의 다른 특징에 의하면, 인터포저의 제조방법은, 기판의 탑사이드를 패턴닝 하여, 소정 깊이의 비아 홀을 형성하고, 상기 기판의 비아 홀 상에 절연막을 형성하며, 상기 절연막 상에 상기 비아 홀을 채우는 관통 전극을 형성하며, 상기 기판의 백사이드를 1차 제거하여, 상기 백사이드에서 상기 관통 전극이 노출되며, 상기 기판의 백사이드를 2차 제거하여, 상기 백사이드에서 상기 관통 전극이 돌출되며, 상기 기판의 백사이드에 보호막을 형성한다. According to another aspect of the present invention, there is provided a method of manufacturing an interposer, comprising patterning a top side of a substrate to form a via hole having a predetermined depth, forming an insulating film on the via hole of the substrate, A through electrode for filling the via hole is formed, the backside of the substrate is firstly removed, the through electrode is exposed in the backside, the backside of the substrate is secondarily removed, the penetrating electrode protrudes from the backside, Thereby forming a protective film on the backside of the substrate.

위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.As described above, according to the configuration of the present invention, the following effects can be expected.

첫째, 인터포저 기판에 관통 전극을 형성하고, 기판의 백사이드를 제거하는 방식으로 범프를 완성하게 되면, 별도의 도금 공정이나 패턴닝 공정이 생략되는 경제적인 효과가 있다.First, when the bump is completed by forming the penetrating electrode on the interposer substrate and removing the backside of the substrate, there is an economical effect in which a separate plating process or patterning process is omitted.

둘째, 인터포저 기판에 범프를 형성하거나 혹은 솔더 캡을 형성한 후에 기판을 씨닝하면, 금속 물질이 기판을 오염시키는 것을 원천적으로 방지하여 전기적 누설을 최소화할 수 있다.Secondly, if the substrate is thinned after the bump is formed on the interposer substrate or the solder cap is formed, the metallic material can be prevented from contamination of the substrate, and the electrical leakage can be minimized.

셋째, 인터포저 기판의 백사이드에 폴리머 등의 절연막을 형성함으로써, 기판의 기계적 강도를 강화하고, 전기적 쇼트를 방지함으로써 기판의 신뢰성이 향상된다.Thirdly, by forming an insulating film such as a polymer on the backside of the interposer substrate, the mechanical strength of the substrate is enhanced, and electric short-circuiting is prevented, thereby improving the reliability of the substrate.

도 1은 본 발명의 일실시예에 의한 관통 전극이 돌출되는 인터포저의 구성을 나타내는 단면도.
도 2는 본 발명의 다른 실시예에 의한 관통 전극이 돌출되는 인터포저의 구성을 나타내는 단면도.
도 3a 내지 도 3g는 도 1의 제조 방법을 각각 나타내는 단면도들.1 is a sectional view showing a configuration of an interposer in which a penetrating electrode protrudes according to an embodiment of the present invention;
2 is a cross-sectional view showing a configuration of an interposer in which a penetrating electrode protrudes according to another embodiment of the present invention.
Figs. 3A to 3G are cross-sectional views respectively showing the manufacturing method of Fig.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Brief Description of the Drawings The advantages and features of the present invention, and how to achieve them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.Embodiments described herein will be described with reference to plan views and cross-sectional views, which are ideal schematics of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are produced according to the manufacturing process. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention.

이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 관통 전극이 돌출되는 인터포저 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of an interposer and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.

도 1 및 도 2에는 본 발명에 의한 관통 전극이 돌출되는 인터포저의 구성이 각각 단면도로 도시되어 있다.1 and 2 show, in cross-section, the construction of an interposer in which a penetrating electrode protrudes according to the present invention.

도 1을 참조하면, 본 발명의 관통 전극이 돌출되는 인터포저(100)는, 기판(110), 기판(110)을 통과하는 필러(pillar) 형태의 관통 전극(120), 관통 전극(120)의 단부에 접합되는 솔더 캡(130), 및 기판(110)을 보호하는 보호막(140)을 포함한다.1, an interposer 100 in which a through electrode of the present invention protrudes includes a substrate 110, a penetrating electrode 120 in the form of a pillar passing through the substrate 110, a penetrating electrode 120, A solder cap 130 bonded to an end of the substrate 110, and a protection film 140 protecting the substrate 110. [

기판(110)은, 탑사이드(110a) 및 백사이드(110b) 그리고 양측 표면(110a, 110b)을 연결하는 비아 홀(112)을 포함한다. 비아 홀(112)에는 절연막(114)이 일정한 두께로 형성된다. 절연막(114) 상에는 베리어막(도시되지 않음)이나 시드막(도시되지 않음)이 더 포함될 수 있다. 한편, 절연막(114)은 실리콘 산화막(SiO) 혹은 실리콘 질화막(SiN)으로 형성될 수 있다. 후술하는 공정에서 실리콘 재질의 기판(110) 백사이드(110b) 일부를 제거할 때 절연막(114)이 그대로 남아 있도록, 절연막(114)은 실리콘에 대해 식각비를 가지는 실리콘 질화막을 포함할 수 있다.The substrate 110 includes a via hole 112 connecting the top side 110a and the back side 110b and the both side surfaces 110a and 110b. In the via hole 112, an insulating film 114 is formed to have a constant thickness. A barrier film (not shown) or a seed film (not shown) may be further included on the insulating film 114. Meanwhile, the insulating film 114 may be formed of a silicon oxide film (SiO) or a silicon nitride film (SiN). The insulating film 114 may include a silicon nitride film having an etch rate with respect to silicon so that the insulating film 114 is left intact when a part of the backside 110b of the silicon substrate 110 is removed.

관통 전극(120)은 비아 홀(112)에 매립되는 관통부(120a)와 백사이드(110b)로부터 돌출되는 범프부(120b)를 포함한다. 관통부(120a)와 범프부(120b)가 일체로 형성되고, 길게 연장되는 필라 형태이다. 범프부(120b)는 범프 프런트(F)와, 범프 사이드(S)를 포함한다. 따라서 관통 전극(120)은 범프 프런트(F)과 범프 사이드(S)를 통하여 기판(110)으로부터 노출된다. 절연막(114)은 관통부(120a)는 물론이고 범프부(120b)까지 연장될 수 있다. 즉, 절연막(114)은 관통 전극(120)의 범프 사이드(S)까지 연장될 수 있다. 범프 프런트(F) 레벨이 기판(110) 백사이드(110b) 레벨 혹은 보호막(140) 레벨 보다 낮기 때문에, 필러 형태의 관통 전극(120)은 범프 기능을 온전히 수행할 수 있다. 본 발명에 의하면, 관통 전극(120)의 일부가 범프 기능을 수행하기 때문에, 별도의 범프 공정을 실시하지 않는다. 관통 전극(120)은 구리(Cu) 등의 도전성 물질로 형성될 수 있다.The penetrating electrode 120 includes a penetration portion 120a that is embedded in the via hole 112 and a bump portion 120b that protrudes from the backside 110b. The penetrating portion 120a and the bump portion 120b are integrally formed and have a long pillar shape. The bump portion 120b includes a bump front F and a bump side S. [ The penetrating electrode 120 is exposed from the substrate 110 through the bump front F and the bump side S. [ The insulating film 114 can extend not only to the penetrating portion 120a but also to the bump portion 120b. That is, the insulating film 114 may extend to the bump side S of the penetrating electrode 120. Since the bump front (F) level is lower than the substrate 110 backside 110b level or the protective film 140 level, the filler-type penetrating electrode 120 can perform the bump function perfectly. According to the present invention, since a part of the penetrating electrode 120 performs a bump function, no separate bump process is performed. The penetrating electrode 120 may be formed of a conductive material such as copper (Cu).

솔더 캡(130)은, 범프 프런트(F)와 접합된다. 솔더 캡(130)은 주석(Sn)이나 이의 합금으로 형성될 수 있다. 솔더 캡(130)은 솔더 페이스트가 관통 전극(120) 상에 프린트(print) 및 리플로우(reflow) 되어 형성될 수 있다.The solder cap 130 is bonded to the bump front F. The solder cap 130 may be formed of tin (Sn) or an alloy thereof. The solder cap 130 may be formed by printing and reflowing the solder paste on the penetrating electrode 120.

보호막(140)은 전기영동(electrophoretic) 증착법에 의하여 형성되는 폴리머 혹은 폴리이미드를 포함할 수 있다. 보호막(140)의 두께는 기판(110)의 전기적 접촉을 방지하고, 기판(110)의 스트레스를 완화할 수 있는 범위 내에서 적절하게 결정된다.The passivation layer 140 may include a polymer or polyimide formed by electrophoretic deposition. The thickness of the protective film 140 is appropriately determined to prevent electrical contact of the substrate 110 and to mitigate the stress of the substrate 110. [

도 2를 참조하면, 관통 전극(120)의 범프부(120b)가 노출되고, 범프부(120b)의 일부가 보호막에 의하여 보호된다. 절연막(114)으로 실리콘 산화막(SiO)이 사용되고, 기판(110) 백사이드(110b)를 제거하는 공정시 노출되는 절연막(114)이 모두 제거될 수 있기 때문에, 보호막(140)의 두께를 조절하여 범프부(120b)의 범프 사이드(S)의 일부를 커버할 수 있다. 이로 인하여, 이웃하는 관통 전극들(120) 사이의 전기적 누전이나 쇼트를 방지하면서도 상하 적층되는 관통 전극들(120) 사이의 범프 기능은 효과적으로 수행될 수 있다. 2, the bump portion 120b of the penetrating electrode 120 is exposed, and a part of the bump portion 120b is protected by the protective film. Since the insulating film 114 is used as the insulating film 114 and the insulating film 114 exposed in the process of removing the backside 110b of the substrate 110 can be completely removed, It is possible to cover a part of the bump side S of the portion 120b. Therefore, the bump function between the vertically stacked through electrodes 120 can be effectively performed while preventing electric leakage or short-circuiting between neighboring through electrodes 120.

이하, 본 발명에 의한 인터포저의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing an interposer according to the present invention will be described in detail with reference to the drawings.

도 3a 내지 도 3g에는 관통 전극이 돌출되는 인터포저의 제조방법이 각각 단면도들로 도시되어 있다.3A to 3G show cross-sectional views of a method of manufacturing an interposer in which a penetrating electrode protrudes.

도 3a를 참조하면, 기판(110)이 준비된다. 기판(110)의 탑사이드(110a)를 패턴닝 하여, 기판(110)의 소정 영역에 일정한 깊이로 비아 홀(112)이 형성된다. 비아 홀(112)은 사진 식각 공정을 통하여 형성될 수 있다. 혹은 레이저 공정을 통하여 형성될 수 있다. 비아 홀(112)은 한 번의 공정에 의하여 형성될 수 있고, 혹은 여러 번의 공정으로 나뉘어 형성될 수 있다.Referring to FIG. 3A, a substrate 110 is prepared. The top side 110a of the substrate 110 is patterned to form a via hole 112 in a predetermined region of the substrate 110 to a predetermined depth. The via hole 112 may be formed through a photolithography process. Or may be formed through a laser process. The via hole 112 may be formed by a single process or may be divided into several processes.

도 3b를 참조하면, 비아 홀(112)을 포함하는 기판(110)의 탑사이드(110a)에 절연막(114)이 형성될 수 있다. 절연막(114)은 탑사이드(110a)을 포함하여 비아 홀(112) 상에도 일정한 두께로 증착될 수 있다. 절연막(114)은 PVD 혹은 CVD 공정을 통하여 실리콘 산화막으로 형성될 수 있다. 혹은 실리콘 질화막이 비아 홀(112) 상에 도포될 수 있다. 또한, 도면에는 도시되어 있지 않지만, 절연막(114) 상에 후술하는 관통 전극(120)의 확산을 방지하는 베리어막이 더 형성될 수 있다. Referring to FIG. 3B, an insulating layer 114 may be formed on the top side 110a of the substrate 110 including the via hole 112. FIG. The insulating film 114 may be deposited to a constant thickness on the via hole 112 including the top side 110a. The insulating film 114 may be formed of a silicon oxide film through a PVD or CVD process. Alternatively, a silicon nitride film may be applied on the via hole 112. Although not shown in the drawing, a barrier film may be further formed on the insulating film 114 to prevent diffusion of the penetrating electrode 120, which will be described later.

도 3c를 참조하면, 비아 홀(112)에 관통 전극(120)이 형성될 수 있다. 관통 전극(120)의 도전성 물질은 구리를 사용한 도금 공정에 의하여 형성될 수 있는데, 이때 절연막(114) 상에 시드막(도시되지 않음)이 먼저 형성될 수 있다. 또는 관통 전극(120)의 도전성 물질은 알루미늄을 사용한 증착 공정에 의하여 형성될 수 있는데, 이때는 별도의 시드막이 필요하지 않다. 비아 홀(112)을 채우는 도전성 물질은 평면화 공정(CMP)을 통하여 기판(110)으로부터 노출되는 관통 전극(120)으로 형성된다. 이때, 탑사이드(110a)에 형성된 절연막(114)을 포함하여 상기 베리어막 혹은 상기 시드막은 평면화 공정(CMP)에 의하여 제거될 수 있다. 결국은 비아 홀(112) 상에만 절연막(114)을 포함하여 상기 배리어이 남게 된다.Referring to FIG. 3C, the penetrating electrode 120 may be formed in the via hole 112. The conductive material of the penetrating electrode 120 may be formed by a plating process using copper. At this time, a seed film (not shown) may be formed first on the insulating film 114. Alternatively, the conductive material of the penetrating electrode 120 may be formed by a deposition process using aluminum. In this case, a separate seed film is not required. The conductive material filling the via hole 112 is formed into the penetrating electrode 120 exposed from the substrate 110 through the planarization process (CMP). At this time, the barrier film or the seed film including the insulating film 114 formed on the top side 110a may be removed by a planarization process (CMP). As a result, the barrier is left by including the insulating film 114 only on the via hole 112.

도 3d를 참조하면, 기판(110)의 백사이드(B)를 1차로 제거하는 박막 공정을 통하여 관통 전극(120)이 노출될 수 있다. 도면에는 도시되어 있지 않지만, 씨닝 공정을 위하여 기판(100)의 탑사이드(110a)가 접착제를 이용하여 캐리어에 부착될 수 있다. 즉, 상기 캐리어에 기판(110)의 탑사이드(110a)를 고정시킨 상태에서, 백사이드(110b)가 가공될 수 있다. 예컨대, 화학 기계적 연마(CMP) 공정 혹은 에치백(etch back) 공정을 이용하여 매립된 관통 전극(120)을 노출시키는 박막 공정이 수행될 수 있다. Referring to FIG. 3D, the penetrating electrode 120 may be exposed through a thin film process that primarily removes the backside B of the substrate 110. Although not shown in the figure, the topside 110a of the substrate 100 may be attached to the carrier using an adhesive for the thinning process. That is, the backside 110b can be processed with the top side 110a of the substrate 110 fixed to the carrier. For example, a thin film process may be performed to expose the buried electrode 120 using a chemical mechanical polishing (CMP) process or an etch back process.

도 3e를 참조하면, 솔더 캡 공정을 통하여 노출된 관통 전극(120)에 솔더 캡(130)이 형성될 수 있다. 솔더 캡(130)은 주석(Sn)이나 이의 합금의 솔더 페이스트를 프린팅(printing) 한 후에 일정한 온도로 리플로우(reflow) 하여 형성될 수 있다. 한편, 솔더 캡(130)은 본 공정이 아니더라도, 후속하는 관통 전극(120)이 돌출되는 공정이나 보호막(140)이 도포되는 공정 후에 형성되는 것을 배제하지 않는다. 그러나 후술하는 기판(110)의 백사이드(110b)를 제거하는 2차 에치백 공정 전에 솔더 캡 공정을 실시하면, 솔더 캡 공정에 의한 솔더 물질이 기판(110) 상에 남더라도 에치백 공정에 의하여 제거될 수 있는 장점이 있다.Referring to FIG. 3E, the solder cap 130 may be formed on the penetrating electrode 120 exposed through the solder cap process. The solder cap 130 may be formed by printing solder paste of tin (Sn) or an alloy thereof and then reflowing to a predetermined temperature. The solder cap 130 does not exclude that the solder cap 130 is formed after the step of protruding the succeeding penetrating electrode 120 or the step of applying the protective film 140. However, if the solder cap process is performed before the secondary etchback process to remove the backside 110b of the substrate 110 described below, the solder material may be removed by the etch-back process even if the solder material is left on the substrate 110 There are advantages to be able to.

도 3f를 참조하면, 기판(110)의 백사이드(110b)를 2차로 제거하는 에치백 공정을 통하여 관통 전극(120)이 기판(110)으로부터 돌출될 수 있다. 가령, 도 1에서와 같이 범프 프런트(F)와 범프 사이드(S)를 포함하고 기판(120)의 레벨과 다른 관통 전극(120)의 범프부(120b)가 형성될 수 있다. 에치백 공정은 건식 식각 또는 습식 식각 공정에 의하여 수행될 수 있다. 에치백 공정은 반응성 이온 식각법(RIE)에 의하여 수행될 수 있다. 이때, 절연막(114)이 실리콘 기판(110)과 식각비를 가지는 실리콘 질화막으로 형성되면, 에치백 공정에도 불구하고, 절연막(114)이 관통 전극(120)의 둘레에 그대로 잔존할 수 있다. 또는 도 2에 도시된 바와 같이, 절연막(114)이 실리콘 산화막으로 형성되는 경우, 에치백 공정에 의하여 실리콘과 함께 절연막(114)이 함께 제거될 수 있다. Referring to FIG. 3F, the penetrating electrode 120 may protrude from the substrate 110 through an etch-back process for removing the backside 110b of the substrate 110 by a second order. The bump portion 120b of the penetrating electrode 120 including the bump front F and the bump side S and different from the level of the substrate 120 may be formed as shown in FIG. The etch-back process can be performed by a dry etching or a wet etching process. The etch-back process can be performed by reactive ion etching (RIE). At this time, if the insulating film 114 is formed of a silicon nitride film having an etch rate with respect to the silicon substrate 110, the insulating film 114 may remain around the penetrating electrode 120 despite the etch-back process. Alternatively, as shown in FIG. 2, when the insulating film 114 is formed of a silicon oxide film, the insulating film 114 may be removed together with silicon by an etch-back process.

도 3g를 참조하면, 기판(110)의 백사이드(110b) 상에 보호막(140)을 형성할 수 있다. 보호막(140)은 기판(110) 상에 전기영동 증착법(electrophoretic deposition)에 의하여 형성될 수 있다. 폴리머나 폴리이미드를 포함하는 보호막(140)이 기판(110)의 백사이드(110b) 상에 증착될 수 있다. 기판(110)의 실리콘이 도체 혹은 반도체 성질을 갖고 있기 때문에, 기판(110)을 도금액 상에 침지한 상태로 전계를 유지하면 도금액에 노출된 백사이드(110b) 상에 보호막(140)이 코팅될 수 있다. 전기영동 증착법에 의하면, 비교적 넓은 면적에 보호막(140)을 형성할 수 있고, 도금액의 농도나 전계의 강약 혹은 전극 사이의 거리 등에 따라 보호막(140)의 코팅 두께를 쉽게 조절할 수 있다. 특히 기판(110)의 백사이드(110b)에만 보호막(140)을 형성할 수 있는 장점이 있다. Referring to FIG. 3G, a protective film 140 may be formed on the backside 110b of the substrate 110. FIG. The passivation layer 140 may be formed on the substrate 110 by electrophoretic deposition. A protective film 140 comprising a polymer or polyimide may be deposited on the backside 110b of the substrate 110. [ The protective layer 140 may be coated on the backside 110b exposed to the plating liquid when the substrate 110 is kept in a state in which the substrate 110 is immersed in the plating liquid because the silicon of the substrate 110 has a conductor or a semiconductor property have. According to the electrophoretic deposition method, the protective film 140 can be formed over a relatively large area, and the thickness of the protective film 140 can be easily controlled according to the concentration of the plating liquid, the strength of the electric field, the distance between the electrodes, and the like. Particularly, the protective film 140 can be formed only on the backside 110b of the substrate 110. [

이상에서 살펴본 바와 같이, 본 발명은 인터포저의 백사이드 제거 공정을 통하여 관통 전극을 노출시킴으로써 범프를 형성하는 도금 공정이나 패턴닝 공정을 전면 생략할 수 있고, 또한 솔더 캡 공정을 인터포저 기판의 백사이드를 제거하기 전에 실시함으로써, 금속 물질이나 솔더 물질이 기판을 오염시킬 염려가 없는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.As described above, according to the present invention, the plating process or the patterning process for forming the bumps by exposing the penetrating electrodes through the backside removing process of the interposer can be omitted entirely, and the solder cap process can be applied to the backside of the interposer substrate It can be understood that the constitution in which the metal material or the solder material does not cause contamination of the substrate is considered as a technical idea. Many other modifications will be possible to those skilled in the art, within the scope of the basic technical idea of the present invention.

100: 인터포저 110: 기판
110a: 탑사이드 110b: 백사이드
112: 비아 홀 114: 절연막
120: 관통 전극 120a: 관통부
120b: 범프부 130: 솔더 캡
140: 보호막 F: 범프 프런트
S: 범프 사이드100: interposer 110: substrate
110a: Top side 110b: Back side
112: via hole 114: insulating film
120: penetrating electrode 120a:
120b: Bump part 130: Solder cap
140: Shield F: Bump front
S: Bump side

Claims (10)

탑사이드 및 백사이드를 가지는 기판;
상기 탑사이드와 상기 백사이드를 관통하는 비아 홀;
상기 비아 홀 상에 일정한 두께로 형성되는 절연막;
상기 절연막 상에서 상기 비아 홀에 매립되는 관통부와, 상기 기판의 백사이드로부터 돌출되는 범프부를 포함하고, 상기 관통부와 범프부가 일체로 형성되는 필라 형태의 관통 전극; 및
상기 백사이드에 형성되는 보호막을 포함하는 것을 특징으로 하는 인터포저.A substrate having a topside and a backside;
A via hole penetrating the top side and the back side;
An insulating layer formed on the via hole to a predetermined thickness;
A pillar-shaped penetrating electrode including a penetrating portion embedded in the via hole on the insulating film, and a bump portion protruding from the backside of the substrate, the penetrating portion and the bump portion being integrally formed; And
And a protective film formed on the backside. 제 1 항에 있어서,
상기 범프부는 범프 프런트와 범프 사이드를 포함하고, 상기 범프 프런트에는 솔더 캡이 부착되며, 상기 범프 사이드에는 상기 절연막이 연장되는 것을 특징으로 하는 인터포저.The method according to claim 1,
Wherein the bump portion includes a bump front and a bump side, a solder cap is attached to the bump front, and the insulating film extends to the bump side. 제 2 항에 있어서,
상기 보호막은 폴리머의 절연체를 포함하는 것을 특징으로 하는 인터포저.3. The method of claim 2,
Wherein the protective film comprises an insulator of polymer. 기판의 탑사이드를 패턴닝 하여, 소정 깊이의 비아 홀을 형성하는 단계;
상기 기판의 비아 홀 상에 절연막을 형성하는 단계;
상기 절연막 상에 상기 비아 홀을 채우는 관통 전극을 형성하는 단계;
상기 기판의 백사이드를 1차 제거하여, 상기 백사이드에서 상기 관통 전극이 노출되는 단계;
상기 기판의 백사이드를 2차 제거하여, 상기 백사이드에서 상기 관통 전극이 돌출되는 단계; 및
상기 기판의 백사이드에 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 인터포저의 제조방법.Patterning a top side of the substrate to form a via hole having a predetermined depth;
Forming an insulating film on the via-hole of the substrate;
Forming a via electrode filling the via hole on the insulating film;
Removing the backside of the substrate by first removing the through-hole from the backside;
Secondly removing the backside of the substrate, and protruding the penetrating electrode from the backside; And
And forming a protective film on the backside of the substrate. 제 4 항에 있어서,
상기 관통 전극이 돌출되는 단계에서, 상기 절연막이 상기 관통 전극의 둘레에 그대로 잔존하는 것을 특징으로 하는 인터포저의 제조방법.5. The method of claim 4,
And the insulating film remains around the penetrating electrode at the step of protruding the penetrating electrode. 제 4 항에 있어서,
상기 기판의 백사이드를 1차 제거한 후, 상기 노출된 관통 전극에 솔더 페이스트를 프린팅하고 리플로우 하여 솔더 캡을 형성하는 것을 특징으로 하는 인터포저의 제조방법.5. The method of claim 4,
Wherein the solder paste is first printed on the exposed through electrode after the backside of the substrate is firstly removed, and the solder paste is reflowed to form the solder cap. 제 4 항에 있어서,
상기 보호막은 전기영동 증착법에 의하여 형성되는 것을 특징으로 하는 인터포저의 제조방법.5. The method of claim 4,
Wherein the protective film is formed by an electrophoretic deposition method. 제 7 항에 있어서,
상기 보호막은 폴리머 혹은 폴리이미드를 포함하는 것을 특징으로 하는 인터포저의 제조방법.8. The method of claim 7,
Wherein the protective film comprises a polymer or polyimide. 제 8 항에 있어서,
상기 보호막을 도포한 후, 상기 돌출된 관통 전극에 솔더 캡을 형성하는 것을 특징으로 하는 인터포저의 제조방법.9. The method of claim 8,
Wherein the solder cap is formed on the protruded through electrode after the protective film is applied. 제 4 항에 있어서,
상기 1차 제거 단계는 평면화 공정에 의하여 실시되고,
상기 2차 제거 단계는 에치백 공정에 의하여 실시되되,
상기 평면화 공정은 CMP 공정을 포함하고,
상기 에치백 공정은 반응성 이온 식각법(RIE)을 포함하는 것을 특징으로 하는 인터포저의 제조방법.
5. The method of claim 4,
Wherein the primary removal step is performed by a planarization process,
The second removing step is performed by an etch-back process,
The planarization process includes a CMP process,
Wherein the etch back process includes reactive ion etching (RIE).
KR1020120152343A 2012-12-24 2012-12-24 Interposer having protruding through interconnection and method for manufacturing the same KR20140082406A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120152343A KR20140082406A (en) 2012-12-24 2012-12-24 Interposer having protruding through interconnection and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120152343A KR20140082406A (en) 2012-12-24 2012-12-24 Interposer having protruding through interconnection and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20140082406A true KR20140082406A (en) 2014-07-02

Family

ID=51733354

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120152343A KR20140082406A (en) 2012-12-24 2012-12-24 Interposer having protruding through interconnection and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20140082406A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111118560A (en) * 2019-12-16 2020-05-08 山西北方机械制造有限责任公司 Chromium plating method for driving plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111118560A (en) * 2019-12-16 2020-05-08 山西北方机械制造有限责任公司 Chromium plating method for driving plate

Similar Documents

Publication Publication Date Title
US10879140B2 (en) System and method for bonding package lid
JP5532394B2 (en) Semiconductor device, circuit board, and electronic equipment
KR100830581B1 (en) Semiconductor device having through via and method for manufacturing the same
US9385067B2 (en) Semiconductor device with through silicon via and alignment mark
TWI571983B (en) Electronic package and method of manufacture
US20080164575A1 (en) Method for manufacturing a three-dimensional semiconductor device and a wafer used therein
US10574209B2 (en) Wafer level packaging approach for semiconductor devices
JP5663607B2 (en) Semiconductor device
JP5532870B2 (en) Manufacturing method of semiconductor device
US8440554B1 (en) Through via connected backside embedded circuit features structure and method
US8174044B2 (en) Light emitting diode package and method for forming the same
JP5703556B2 (en) Semiconductor device, semiconductor device manufacturing method, circuit board, and electronic apparatus
US20220375840A1 (en) Manufacture of electronic chips
TWI544555B (en) Semiconductor packaging structure and manufacturing method for the same
KR20140084517A (en) Interposer inculding buffer cavity, stack type interposer and method for manufacturing the same
US8389404B2 (en) Semiconductor device and method for manufacturing the same
TW201611212A (en) Electronic monomer and method of fabricating the same
JP7048153B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
KR20140082406A (en) Interposer having protruding through interconnection and method for manufacturing the same
JP5967131B2 (en) Manufacturing method of semiconductor device
EP2648214B1 (en) Methods of producing a semiconductor device with a through-substrate via
US11955480B2 (en) Integrated circuit comprising a three-dimensional capacitor
TW200945460A (en) Chip structure and forming method thereof
JP2022069676A (en) Semiconductor device
KR101344978B1 (en) Exposing method of Through Silicon Via for semiconductor device and structure the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application