KR20140074704A - 데이터 저장 장치 및 이의 동작 방법 - Google Patents

데이터 저장 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20140074704A
KR20140074704A KR1020120142963A KR20120142963A KR20140074704A KR 20140074704 A KR20140074704 A KR 20140074704A KR 1020120142963 A KR1020120142963 A KR 1020120142963A KR 20120142963 A KR20120142963 A KR 20120142963A KR 20140074704 A KR20140074704 A KR 20140074704A
Authority
KR
South Korea
Prior art keywords
data
semiconductor memory
host
read
compression
Prior art date
Application number
KR1020120142963A
Other languages
English (en)
Inventor
변유준
김경로
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120142963A priority Critical patent/KR20140074704A/ko
Publication of KR20140074704A publication Critical patent/KR20140074704A/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0253Garbage collection, i.e. reclamation of unreferenced memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658Controller construction arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)

Abstract

데이터 저장 장치는 데이터를 저장하도록 구성된 반도체 메모리, 및 상기 반도체 메모리의 가비지 컬렉션 동작을 제어하도록 구성된 컨트롤러를 포함하고, 상기 컨트롤러는 상기 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터를 압축하여 상기 반도체 메모리에 프로그램하는 것을 특징으로 한다.

Description

데이터 저장 장치 및 이의 동작 방법{Data storage device and operating method thereof}
본 발명은 데이터 저장 장치 및 이의 동작 방법에 관한 것이다.
불휘발성 메모리는 전원이 꺼지더라도 저장된 정보가 사라지지 않는 특성을 갖는다. 불휘발성 메모리 중 특히 플래시 메모리는 소비전력이 적고 하드디스크와 같은 종래의 디스크에 비해 데이터 접근 성능이 빠르고 크기가 작다. 또한 물리적인 충격에 강하고 무게가 가볍다는 장점을 갖는다. 이러한 특성으로 인해서, 플래시 메모리는 최근에 MP3 플레이어, 휴대전화기, 개인정보단말기(PDA), 디지털 카메라/캠코더 등의 휴대용 정보기기들의 보조기억장치로 많이 사용되고 있다.
그런데 플래시 메모리는 하드 디스크와 달리 특정 섹터(sector)에 쓰기연산(write)을 하기 위해서 해당 섹터가 비어 있어야 한다. 즉, 데이터가 쓰여 있는 섹터에 대해 덮어쓰기(overwrite)가 허용되지 않는다. 따라서 이런 경우에는 섹터를 포함하는 블록 전체를 소거연산(erase)을 통해서 지운 후에 쓰기연산을 수행해야 한다. 그러나 블록의 소거연산을 수행하는데 걸리는 시간은 쓰기연산과 읽기연산(read)에 비해 훨씬 크다. 이러한 플래시 메모리의 특징은 플래시 메모리가 종래의 하드디스크를 대체하는 것을 어렵게 하고, 플래시 메모리 시스템의 전체 성능의 저하를 초래한다.
이러한 플래시 메모리의 문제점을 해결하기 위해서 플래시 변환 계층(Flash Translation Layer, 이하 FTL이라 함)과 같은 시스템 소프트웨어를 사용한다. FTL은 플래시 메모리와 파일시스템 사이에 위치하여 파일시스템이 플래시 메모리를 하드디스크처럼 블록 디바이스로 사용할 수 있게 한다. FTL을 사용하면 별도의 파일시스템 없이도 종래의 하드디스크에서 사용되는 파일시스템을 사용할 수 있다.
이러한 FTL의 존재로 인해 플래시 메모리 제품의 사용 가능한 영역은 호스트가 사용하는 영역과 FTL이 사용하는 영역으로 구분된다. FTL이 사용하는 영역은 플래시 메모리의 관리를 위해 필요한 부가 정보를 저장하기 위한 영역('메타 데이터 영역')과 가비지 컬렉션(Garbage Collection)을 위해 필요한 영역을 포함한다. 가비지 컬렉션은 FTL이 수행하는 기능 중의 하나로서 당업자에게 널리 알려져 있는 기술이므로 이에 대한 설명은 생략한다. 가비지 컬렉션은 FTL의 성능에 영향을 미치는 요소로서 동작 특성상 가비지 컬렉션을 위해 할당되는 영역의 크기가 클수록 동작 성능이 향상된다. 그러나 가비지 컬렉션을 위해 할당되는 영역의 크기를 증가시킬수록 비용이 증가되는 문제점이 있다.
한편, 데이터 압축 기술은 저장되는 데이터의 크기를 줄임으로써 물리적으로 저장 영역의 크기를 증가시킨 것과 같은 효과를 나타낸다. 그러나 이러한 데이터 압축 기술은 저장된 데이터에 대한 읽기 요청이 있을 경우 압축된 데이터를 오리지널 데이터로 변환하는 압축 해제 과정이 요구된다. 자주 참조되는 데이터를 압축하여 저장하면 불필요한 압축 해제 과정이 수반되어 동작 효율성이 낮아지게 되므로 문제가 된다.
본 발명의 실시예는 반도체 메모리의 저장 공간을 효율적으로 사용할 수 있고, 불필요한 압축 과정을 제거함으로써 전체 동작을 향상시킬 수 있다.
제1 실시예에 따른 데이터 저장 장치는 데이터를 저장하도록 구성된 반도체 메모리, 및 호스트와 상기 반도체 메모리 사이의 데이터 전송을 제어하도록 구성된 컨트롤러를 포함하고, 상기 컨트롤러는 상기 호스트로부터의 쓰기 요청에 따라 상기 반도체 메모리에 데이터를 프로그램하거나, 가비지 컬렉션(Garbage Collection) 동작 시 상기 반도체 메모리로부터 리드된 데이터를 상기 반도체 메모리에 프로그램하도록 구성된 플래시 변환 계층(Flash Translation Layer), 상기 플래시 변환 계층으로부터의 데이터 정보에 따라 입력된 데이터의 압축 여부를 결정하는 압축판단부, 및 상기 압축판단부의 판단 결과에 따라 상기 데이터를 압축하도록 구성된 압축부를 포함한다.
실시 예로서, 상기 압축판단부는 상기 입력된 데이터가 상기 가비지 컬렉션 동작시 리드된 데이터인 경우 상기 데이터를 압축하도록 상기 압축부를 제어한다.
실시 예로서, 상기 플래시 변환 계층은 상기 압축부로부터 출력되는 압축 완료 신호에 따라 압축된 데이터를 상기 반도체 메모리에 프로그램하도록 구성된다.
실시 예로서, 상기 플래시 변환 계층은 상기 압축판단부가 상기 데이터 정보에 따라 상기 입력된 데이터를 압축하지 않기로 결정한 경우 압축되지 않은 데이터를 상기 반도체 메모리에 프로그램하도록 구성된다.
실시 예로서, 상기 컨트롤러는 상기 호스트의 읽기 요청에 따라 상기 호스트로 출력할 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제한 후에 상기 호스트로 출력하도록 구성된다.
제2 실시예에 따른 데이터 저장 장치는 데이터를 저장하도록 구성된 반도체 메모리, 및 상기 반도체 메모리의 가비지 컬렉션 동작을 제어하도록 구성된 컨트롤러를 포함하고, 상기 컨트롤러는 상기 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터를 압축하여 상기 반도체 메모리에 프로그램하는 것을 특징으로 한다.
실시 예로서, 상기 컨트롤러는 입력된 데이터가 상기 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터인지에 따라 데이터의 압축 여부를 결정하도록 구성된 압축판단부, 및 상기 압축판단부의 판단 결과에 따라 상기 데이터를 압축하도록 구성된 압축부를 포함한다.
실시 예로서, 상기 컨트롤러는 호스트의 읽기 요청에 따라 상기 호스트로 출력할 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제한 후에 상기 호스트로 출력하도록 구성된다.
제1 실시예에 따른 데이터 저장 장치의 동작 방법은 호스트와 반도체 메모리 사이의 데이터 전송을 제어하는 컨트롤러에 데이터가 입력되는 단계, 입력된 데이터가 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터인 경우 상기 데이터를 압축하는 단계, 및 압축된 데이터를 상기 반도체 메모리에 프로그램하는 단계를 포함한다.
실시 예로서, 상기 입력된 데이터가 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터가 아닌 경우 상기 데이터를 압축하지 않고 상기 반도체 메모리에 프로그램하는 것을 특징으로 한다.
실시 예로서, 상기 호스트의 읽기 요청에 따라 상기 반도체 메모리로부터 상기 데이터를 리드하는 단계, 리드된 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제하는 단계, 및 압축이 해제된 데이터를 상기 호스트로 출력하는 단계를 더 포함한다.
제2 실시예에 따른 데이터 저장 장치의 동작 방법은 가비지 컬렉션 동작 명령에 따라 데이터를 반도체 메모리로부터 리드하는 단계, 리드한 데이터를 압축하는 단계, 및 압축한 데이터를 상기 반도체 메모리에 프로그램하는 단계를 포함한다.
실시 예로서, 호스트의 읽기 요청에 따라 상기 반도체 메모리로부터 데이터를 리드하는 단계, 리드된 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제하는 단계, 및 압축이 해제된 데이터를 상기 호스트로 출력하는 단계를 더 포함한다.
본 발명의 실시예는 저장 장치에 쓰여지는 모든 데이터를 압축하지 않고 압축이 필요한 데이터만 압축함으로써 불필요한 압축 또는 압축 해제 과정을 제거하여 동작 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 데이터 저장 장치를 설명하기 위한 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 3은 본 발명의 제2 실시예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 데이터 저장 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 데이터 저장 장치(200)는 컨트롤러(210) 및 반도체 메모리(220)를 포함한다.
반도체 메모리(220)는 메모리 어레이를 포함하여 쓰기 요청에 따라 호스트(100)로부터 수신되는 데이터를 저장하고, 읽기 요청에 따라 저장된 데이터를 호스트(100)로 출력한다.
컨트롤러(210)는 호스트(100)와 반도체 메모리(220) 사이의 데이터 전송을 제어하도록 구성된다. 컨트롤러(210)는 예를 들면 SRAM과 같은 램을 포함하여 호스트로부터 입력되는 데이터 또는 반도체 메모리로부터 리드한 데이터를 저장한다.
컨트롤러(210)는 플래시 변환 계층(FTL)(212), 압축판단부(214), 및 압축부(216)를 포함한다.
FTL(212)은 매핑 테이블(mapping table)을 통해 호스트(100)로부터 입력되는 데이터가 저장될 논리적 어드레스(섹터 어드레스)를 물리적 어드레스(페이지 어드레스)로 변환한다. 데이터는 반도체 메모리(220)의 변환된 물리적 어드레스에 저장된다. FTL(212)은 반도체 메모리(220)의 가비지 컬렉션 동작을 제어한다.
압축판단부(214)는 FTL(212)로부터 데이터 정보(D_INFO)를 수신하여 데이터의 압축 여부를 결정한다. 압축판단부(214)는 데이터 정보(D_INFO)가 가비지 컬렉션 동작 시 리드된 데이터를 나타내는 경우에는 데이터를 압축하기 위한 신호(COMP)를 압축부(216)로 출력한다.
압축판단부(214)는 데이터 정보(D_INFO)가 가비지 컬렉션 동작 시 리드된 데이터를 나타내지 않는 경우(예: 호스트로부터 입력되는 일반 데이터)에는 데이터를 압축하지 않는다는 응답 신호(RS)를 FTL(212)에 출력한다. FTL(212)는 응답 신호(RS)에 응답하여 압축되지 않은 데이터를 반도체 메모리에 프로그램하도록 구성된다.
압축부(216)는 압축판단부(216)의 출력신호(COMP)에 응답하여 데이터를 압축한다. 압축부(216)는 데이터의 압축이 완료되면 압축 완료 신호(CS)를 출력한다. FTL(212)는 압축 완료 신호(CS)에 응답하여 압축된 데이터를 반도체 메모리에 프로그램하도록 구성된다. 실시 예로서 압축부(216)는 압축 완료 신호(CS)를 압축판단부(214) 또는 FTL(212)에 출력할 수 있다. 압축부(216)가 압축 완료 신호(CS)를 압축판단부(214)에 출력하는 경우 압축판단부(214)는 FTL(212)에 압축 완료 신호(CS)를 전달한다.
컨트롤러(210)는 가비지 컬렉션 동작 시 압축된 데이터에 대해 호스트(100)로부터 읽기 요청이 있는 경우에는 압축된 데이터의 압축을 해제한 후에 압축이 해제된 데이터를 호스트(100)로 출력하도록 구성된다. 실시 예로서 압축부(216)는 압축 해제 동작을 수행할 수 있다.
지역성(locality)을 고려하면, 최근에 프로그램된 데이터일수록 호스트에 의해 읽기 요청될 확률(이하 '참조율' 이라 한다)이 높다. 가비지 컬렉션 동작 시에 리드된 후 재프로그램되는 데이터는 이전에 이미 프로그램된 데이터이기 때문에 '참조율' 이 낮은 데이터이다.
데이터 저장 장치(200)는 가비지 컬렉션 동작 시에 리드된 데이터를 재프로그램할 때 데이터를 압축하여 프로그램함으로써 반도체 메모리의 저장 공간을 효율적으로 사용할 수 있고, 가비지 컬렉션 성능을 향상시킬 수 있다.
이하에, 상기 구성을 갖는 데이터 저장 장치의 동작 방법을 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 2를 참조하면, 제1 실시예에 따른 데이터 저장 장치의 동작 방법에서는 컨트롤러에 데이터가 입력된다(S310).
그 다음, 입력된 데이터가 가비지 컬렉션 동작 시 반도체 메모리로부터 리드된 데이터인지를 판단한다(S320).
입력된 데이터가 가비지 컬렉션 동작 시 반도체 메모리로부터 리드된 데이터인 경우에는 데이터를 압축한다(S330).
그 다음 압축된 데이터를 반도체 메모리에 프로그램한다(S340).
단계 320에서 입력된 데이터가 가비지 컬렉션 동작 시 반도체 메모리로부터 리드된 데이터가 아닌 경우에는 데이터를 압축하지 않고 반도체 메모리에 프로그램한다.
호스트로부터의 읽기 요청에 따라 반도체 메모리로부터 데이터를 리드하였는데 리드한 데이터가 압축된 데이터인 경우에는 데이터의 압축을 해제한 후에 압축이 해제된 데이터를 호스트로 출력한다.
도 3은 본 발명의 제2 실시예에 따른 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 3을 참조하면, 제2 실시예에 따른 데이터 저장 장치의 동작 방법에서는 가비지 컬렉션 동작 명령이 입력되고(S410), 가비지 컬렉션 동작 명령에 따라 데이터를 반도체 메모리로부터 리드한다(420).
그 다음, 리드한 데이터를 압축하고(S430), 압축한 데이터를 다시 반도체 메모리에 프로그램한다(S440).
호스트로부터의 읽기 요청에 따라 반도체 메모리로부터 데이터를 리드하였는데 리드한 데이터가 압축된 데이터인 경우에는 데이터의 압축을 해제한 후에 압축이 해제된 데이터를 호스트로 출력한다.
이와 같이, 데이터 저장 장치의 동작 방법은 가비지 컬렉션 동작 시에 리드된 데이터를 재프로그램할 때 데이터를 압축하여 프로그램함으로써 반도체 메모리의 저장 공간을 효율적으로 사용할 수 있고, 가비지 컬렉션 성능을 향상시킬 수 있다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 호스트
200: 데이터 저장 장치
210: 컨트롤러
212: FTL
214: 압축판단부
216: 압축부
220: 반도체 메모리

Claims (13)

  1. 데이터를 저장하도록 구성된 반도체 메모리; 및
    호스트와 상기 반도체 메모리 사이의 데이터 전송을 제어하도록 구성된 컨트롤러를 포함하고,
    상기 컨트롤러는
    상기 호스트로부터의 쓰기 요청에 따라 상기 반도체 메모리에 데이터를 프로그램하거나, 가비지 컬렉션(Garbage Collection) 동작 시 상기 반도체 메모리로부터 리드된 데이터를 상기 반도체 메모리에 프로그램하도록 구성된 플래시 변환 계층(Flash Translation Layer);
    상기 플래시 변환 계층으로부터의 데이터 정보에 따라 입력된 데이터의 압축 여부를 결정하는 압축판단부; 및
    상기 압축판단부의 판단 결과에 따라 상기 데이터를 압축하도록 구성된 압축부를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서, 상기 압축판단부는
    상기 입력된 데이터가 상기 가비지 컬렉션 동작시 리드된 데이터인 경우 상기 데이터를 압축하도록 상기 압축부를 제어하는 데이터 저장 장치.
  3. 제2항에 있어서, 상기 플래시 변환 계층은
    상기 압축부로부터 출력되는 압축 완료 신호에 따라 압축된 데이터를 상기 반도체 메모리에 프로그램하도록 구성된 데이터 저장 장치.
  4. 제1항에 있어서, 상기 플래시 변환 계층은
    상기 압축판단부가 상기 데이터 정보에 따라 상기 입력된 데이터를 압축하지 않기로 결정한 경우 압축되지 않은 데이터를 상기 반도체 메모리에 프로그램하도록 구성된 데이터 저장 장치.
  5. 제1항에 있어서, 상기 컨트롤러는
    상기 호스트의 읽기 요청에 따라 상기 호스트로 출력할 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제한 후에 상기 호스트로 출력하도록 구성된 데이터 저장 장치.
  6. 데이터를 저장하도록 구성된 반도체 메모리; 및
    상기 반도체 메모리의 가비지 컬렉션 동작을 제어하도록 구성된 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터를 압축하여 상기 반도체 메모리에 프로그램하는 것을 특징으로 하는 데이터 저장 장치.
  7. 제6항에 있어서, 상기 컨트롤러는
    입력된 데이터가 상기 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터인지에 따라 데이터의 압축 여부를 결정하도록 구성된 압축판단부; 및
    상기 압축판단부의 판단 결과에 따라 상기 데이터를 압축하도록 구성된 압축부를 포함하는 데이터 저장 장치.
  8. 제6항에 있어서, 상기 컨트롤러는
    호스트의 읽기 요청에 따라 상기 호스트로 출력할 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제한 후에 상기 호스트로 출력하도록 구성된 데이터 저장 장치.
  9. 호스트와 반도체 메모리 사이의 데이터 전송을 제어하는 컨트롤러에 데이터가 입력되는 단계;
    입력된 데이터가 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터인 경우 상기 데이터를 압축하는 단계; 및
    압축된 데이터를 상기 반도체 메모리에 프로그램하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  10. 제9항에 있어서, 상기 입력된 데이터가 가비지 컬렉션 동작 시 상기 반도체 메모리로부터 리드된 데이터가 아닌 경우
    상기 데이터를 압축하지 않고 상기 반도체 메모리에 프로그램하는 것을 특징으로 하는 데이터 저장 장치의 동작 방법.
  11. 제9항에 있어서,
    상기 호스트의 읽기 요청에 따라 상기 반도체 메모리로부터 상기 데이터를 리드하는 단계;
    리드된 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제하는 단계; 및
    압축이 해제된 데이터를 상기 호스트로 출력하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  12. 가비지 컬렉션 동작 명령에 따라 데이터를 반도체 메모리로부터 리드하는 단계;
    리드한 데이터를 압축하는 단계; 및
    압축한 데이터를 상기 반도체 메모리에 프로그램하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  13. 제12항에 있어서,
    호스트의 읽기 요청에 따라 상기 반도체 메모리로부터 데이터를 리드하는 단계;
    리드된 데이터가 압축된 데이터인 경우 상기 데이터의 압축을 해제하는 단계; 및
    압축이 해제된 데이터를 상기 호스트로 출력하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
KR1020120142963A 2012-12-10 2012-12-10 데이터 저장 장치 및 이의 동작 방법 KR20140074704A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120142963A KR20140074704A (ko) 2012-12-10 2012-12-10 데이터 저장 장치 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120142963A KR20140074704A (ko) 2012-12-10 2012-12-10 데이터 저장 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20140074704A true KR20140074704A (ko) 2014-06-18

Family

ID=51127730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120142963A KR20140074704A (ko) 2012-12-10 2012-12-10 데이터 저장 장치 및 이의 동작 방법

Country Status (1)

Country Link
KR (1) KR20140074704A (ko)

Similar Documents

Publication Publication Date Title
TWI579693B (zh) 映射表載入方法、記憶體控制電路單元與記憶體儲存裝置
JP6142081B2 (ja) 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ
US9690490B2 (en) Method for writing data, memory storage device and memory control circuit unit
US20130073816A1 (en) Method of storing data in a storage medium and data storage device including the storage medium
JP2007299216A (ja) 不揮発性フラッシュメモリを用いる記憶装置とその制御方法
US7519764B2 (en) Apparatus and method for detecting data validity in flash memory
US9213636B2 (en) Data accessing method for flash memory storage device having data perturbation module, and storage system and controller using the same
US10503433B2 (en) Memory management method, memory control circuit unit and memory storage device
TWI611410B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US20170024153A1 (en) Mapping table accessing method, memory control circuit unit and memory storage device
US9430327B2 (en) Data access method, memory control circuit unit and memory storage apparatus
CN107346211B (zh) 映射表加载方法、存储器控制电路单元与存储器储存装置
US11176033B2 (en) Data storage devices and data processing methods
TWI534814B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US10387579B2 (en) Data pattern detecting device, semiconductor device including the same, and operating method thereof
KR20140074704A (ko) 데이터 저장 장치 및 이의 동작 방법
US11055231B2 (en) Data storage devices and data processing methods of skipping editing of fields in H2F table when consecutive addresses are present in F2H table
US10942858B2 (en) Data storage devices and data processing methods
CN113220213B (zh) 数据写入方法、存储器控制电路单元以及存储器存储装置
KR102022446B1 (ko) 데이터 저장 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination