KR20140051484A - 기밀형 전기이중층 커패시터 - Google Patents

Abstract

본 발명은 전기이중층 커패시터에 관한 것이다. 이 커패시터는 내부에 전기 이중층 구조가 배치되며 측벽 상단부 내측에 단턱이 형성된 용기형 패키지 본체와, 상기 이중층 구조상에 밀착 제공되는 캐비티형 덮개로서 가장자리에 형성된 플랜지가 상기 단턱의 평면상에 안착 및 접합되어 상기 본체를 기밀적으로 밀폐하는 전도성 커버를 포함한다. 바람직하게, 상기 단턱과 플랜지의 접합부분을 덮어 처리하는 기밀성 몰딩을 더 포함한다. 본 발명에 따르면, 종래의 방식 및 제품에 비하여 생산성, 기밀성, 견고성이 향상된 전기이중층 커패시터를 얻을 수가 있다.

Description

기밀형 전기이중층 커패시터 {EDLC of sealing type}

본 발명은 전기이중층 커패시터(EDLC: Electronic Double Layer Capacitor)에 관한 것으로 특히, 칩 스케일 또는 표면 실장이 가능한 세라믹 기밀형 전기이중층 커패시터에 관한 것이다.

전기이중층 커패시터는 일반적으로 한 쌍의 분극성 전극층 사이에 세퍼레이터를 개재하여 (+)극 및 (-)극으로 하는 구조를 가지며, 대향하는 각 전극층에는 전해질 용액이 함침되어 있다. 이에 상기 전극층과 전해질 간의 계면에, 전기이중층 형태로서 서로 상대되는 전하 에너지를 축적하게 된다. 이 구조는 계속적인 충방전이 가능하며 보통의 다른 커패시터에 비하여 에너지 효율이 높아, 최근 전자장치의 보조전원으로 대체 사용되고 있는 추세에 있으며, 또한 향후 차세대 에너지 동력원으로서 그 응용분야가 무한히 확대될 전망이다.

한편, 제품의 소형화 및 슬림화 추세에 맞추어 그 내장 부품의 소형화 및 슬림화가 요구되고 있는 가운데, 전기이중층 커패시터의 경우에도 마찬가지로 회로 기판상의 표면 실장(SMT)을 위한 기술적 요구가 있어 왔다.

일반적인 방안으로서, 특허 제834775호에 개시된 소위 "코인형" 전기이중층 커패시터가 제안되어 있다. 도 1을 참조하면, 이 커패시터는 개스킷(1)으로 절연된 금속재 상·하부 케이스(2,3), 그 내부에 배치된 두 전극(4,5)과 세퍼레이터(6)을 포함하여 이루어진다. 그리고, 상기 케이스(2,3)의 상하에 각각 브래킷을 용접하고, 상기 브래킷을 통해 회로 기판에 실장되는 것이다.

그러나, 코인형 전기이중층 커패시터는 그 두께가 상대적으로 크고, 표면 실장을 위하여 필요한 추가 구조물(브래킷 등)에 의해 그 두께가 더 두꺼워지게 된다. 이에 따라 이 커패시터를 사용하는 경우, 두께의 증가로 인하여 고용량 제품을 생산하는데 어려움이 있으며 나아가, 추가 공정의 발생에 따른 제품 단가가 상승되는 문제가 있다.

또한 이 구조는 실장시 260℃ 이상의 고온의 환경에서 적용되기에 필요한 절연, 누액 방지기술, 개스킷 관련기술 기타 조립기술 등의 애로기술 및 표면실장을 위한 단자용접 등의 공정을 필요로 하며, 이와 같은 애로기술이나 공정 등으로 인하여 제품의 소형화를 구현하는데 한계가 있다.

이러한 코인형 커패시터의 한계를 극복하고자 제안된 것이, 특허등록 제1030406호에 개시된 소위 "패키지형" 전기이중층 커패시터이다. 도 2를 참조하면, 이 커패시터는 패키지 본체(7)의 내부에 도전성 접착제(10,11)를 이용하여 이중층 구조(4,5,6)가 배치된 상태로, 평판형 덮개(8)가 본체(7)의 측벽(7a) 상단에 접촉하고 납땜(9)으로 고정되어 이루어진다. 이 납땜(9)을 위하여, 상기 측벽(7a) 상단에는 금속링(7b)이 고정되어 있다.

부호 12와 13은 상기 본체(7)의 각 면을 따라 형성되어 두 전극(4,5)에 각각 접속되는 단자 패턴이다.

여기에서 상기 패키지 본체(7)는 누액 방지 및 내열을 목적으로 주로 세라믹을 사용하여 성형되며, 그 외 상기 특허에 예시된 바와 같이 저융점 유리나 내열 수지 등이 사용될 수도 있을 것이다. 이 구조의 커패시터가 상기한 "코인형" 커패시터에 비하여, 제품의 조립성을 향상시키고 소형화를 이루는데 적합하기는 하다.

그러나 패키지 본체(7)의 재료 특성상 소결에 의한 수축률에 의하여 발생하는 공차범위로 인하여, 일정한 수준 또는 용량의 커패시터를 제조하기가 어렵다는 문제가 있다. 실제로, 이 문제는 도 3a와 같이 전극(4)이 분리되어 버리는 형태, 도 3b와 같이 덮개(8)가 분리되어 버리는 형태로 나타나, 결국 정전용량 불량 및 조립 불량을 야기하게 되는 것이다.

한편, 상기 덮개(8)는 얇은 판으로서 그 취급이 용이하지 않기 때문에, 고가의 핸들링 설비를 이용하더라도 용접시 도 3c와 같이 본체(7)로부터 일측으로 치우치기 쉬우며, 극단적으로는 본체(7)와의 기밀이 이루어지지 않은 상태로 용접이 수행되기도 한다. 실제로 양산 시스템에서 상기한 문제들이 심각하게 발생하여, 패키지형 커패시터에 대한 실효성에 의문을 가져다줄 정도이다.

본 발명은 상기한 종래의 "패키지형" 전기이중층 커패시터의 문제점을 해결하고자 제안된 것이다. 본 발명의 목적은 소위 "패키지형"을 기반으로 하되 덮개와 그 상관구조를 특별하게 설계하여, 조립성 및 기밀성을 향상시키고 불량률을 최소화하는 동시에 안정적인 전기적 특성을 나타내는 기밀형 전기이중층 커패시터를 제공하고자 하는 것이다.

본 발명에 따른 커패시터는:

절연 세퍼레이터를 사이에 두고 상·하로 밀착 배치되는 한 쌍의 전극을 포함하며, 각 전극에 전해질 용액이 함침된 전기 이중층 구조와;

내부에는 상기 이중층 구조가 배치되며, 측벽의 상단부 내측에는 단턱이 형성된 용기형 패키지 본체와;

상기 이중층 구조상에 밀착 제공되는 캐비티(cavity)형 덮개로서, 가장자리에 형성된 플랜지가 상기 단턱의 평면상에 안착 및 접합되어, 상기 본체를 기밀적으로 밀폐하는 전도성 커버;

를 포함하며,

바람직하게, 상기 커버의 상측에 형성되어 단턱과 플랜지의 접합부분을 덮어 처리하는 기밀성 몰딩;

을 더 포함하여 이루어진다.

바람직하게, 패키지 본체는 세라믹으로 형성된다. 또한, 상기 플랜지와 단턱의 평면 사이에는 기밀성 금속분말 페이스트가 도포되어, 용접 접합시 모재에 용융 함침되도록 한다.

본 발명에 따른 커패시터는 가이드용 단턱을 이용하여 커버를 단순히 안착함으로써, 커버의 위치가 간단하게 고정되고 적어도 불리한 정도로는 유동되지 않는다. 따라서 종래 슬라이드 가능한 구조에 비하여, 생산성 및 기밀성을 향상시키는 효과가 있다. 또한 상기 커버를 캐비티 형태로 구성함으로써, 캐비티 본체의 제조 공차에 유연하게 대응할 수가 있다. 따라서 제품 양산시 불량률을 최소화하는 동시에 일정한 규모 및 안정적인 특성을 나타내는 효과가 있다.

바람직한 예에서, 상기 몰딩과 금속분말 페이스트는 패키지 본체와 커버 간의 기밀성을 보강하는데 매우 효과적이다.

도 1은 종래의 전기이중층 커패시터의 단면도.
도 2는 종래의 다른 전기이중층 커패시터의 단면도.
도 3a, 3b, 3c는 각각 도 2의 '불량' 상태를 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 전기이중층 커패시터의 단면도.
도 5는 도 4의 'A' 부분 확대 단면도.
도 6은 본 발명의 다른 실시예에 따른 전기이중층 커패시터의 단면도.

이상 기재된 또는 기재되지 않은 본 발명의 특징과 효과들은, 이하에서 첨부 도면을 참조하여 설명하는 실시예들을 통하여 더욱 명백해질 것이다. 도 4 및 도 6는 각각 본 발명에 따른 기밀형 전기이중층 커패시터(이하 '커패시터'라 함)의 실시예를 나타낸다. 다만, 각 도면에서 동일한 기능을 갖는 구성에 대하여는 동일한 부호를 사용하기로 한다.

도 4를 참조하면, 본 발명의 일 실시예에 따른 커패시터(100)는 전기 이중층 구조(110)와, 상기 이중층 구조(110)가 내부에 배치되는 용기형 패키지 본체(120)와, 상기 본체(120)의 상부에 제공되는 밀폐용 커버(130)를 포함하여 이루어진다. 부호 133, 134는 상기 본체(120)를 기반으로 형성되어, 이중층 구조(110)의 각 전극(111,113)에 접속되는 금속 패턴형 단자이다.

상기 이중층 구조(110)는 절연 세퍼레이터(112)를 사이에 두고 상·하로 대향하여 밀착 배치되는 한 쌍의 전극(111,113)을 포함하며, 각 전극(111,113)에 전해질 용액이 함침된 통상의 전기 이중층 구조이다. 상기 이중층 구조(110)의 전극(111,113)은 활성탄을 이용한 분극성 전극이다. 실제로 이 분극성 전극(111,113)은 활성탄 분말에 테프론 수지 등의 불소수지를 소량 혼합하고 집전체에 프레스 성형한 형태, 활성탄 분말 페이스트를 도전성 고무전극에 압착한 형태, 활성탄 섬유에 금속 집천체를 용착 또는 플라즈마 증착식으로 밀착시킨 형태 등으로 제공된다.

또한, 상기 세퍼레이터(112)는 이온 투과가 가능한 다공성 재료가 사용되는데, 예를 들면 폴리프로필렌 나일론, 폴리에스터, 글라스화이버(glass-fiber), 부직포 등이 적용될 수 있다.

그리고 상기 전극(111,113)은 액상 전해질이 함침되어 전하층으로서의 기능을 하는데, 상기 전해질로서 이온성 유기용매 또는 유기용매와 유기 화합물로 된 용질의 적정 혼합된 조성이 필요하다. 예컨대 용질이 5중량% 미만이거나 융기용매가 40중량%를 초과할 경우 분극성 전극의 함침을 쉽게 하는 반면 전하축전 성능이 과도하게 낮아져 전기이중층 구조의 기능을 수행하기 어렵게 된다. 반면에 용질이 90중량%를 초과하거나 유기용매가 5중량% 미만일 경우 전하축전 성능을 향상시킬 수 있는 반면 전극에 함침시키기 어려워 전기이중층 구조의 제작이 어렵게 된다.

한편, 도시되지 않았으나, 양 전극(111,113)의 외측면에는 각각 금속박형 집전체가 더 구비될 수도 있다.

상기 패키지 본체(120)는 내부에 상기 이중층 구조(110)가 배치되는 용기 형태로 이루어진다. 일반적으로, 패키지형 전기이중층 커패시터의 경우 그 패키지 구조로서 표면 실장이 가능하여야 한다. 따라서 표면 실장의 공정에서의 고온(약 260℃)의 환경에서 내부 구조가 보호되어야 하며, 이중층 구조(110)에 포함된 액상 전해질이 누출되지 않아야 한다. 이를 고려하여 상기 패키지 본체(120)는 세라믹 또는 금속 재료로 제조되며, 바람직하게 고온 또는 저온 동시-소결 세라믹(HTCC 또는 LTCC)으로 제조된다.

특히, 본 발명에서 상기 본체(120)는 측벽(121)의 상단부 내측에는 형성된 단턱(122)을 포함한다. 상기 단턱(122)은 형태적으로 수직면과 평면으로 이루어지는데, 이 형태는 커버(130)를 상기 본체(120)의 상부에 안착 및 고정시키는데 최적의 환경을 제공하는 것으로 판단된다.

도시되지 않았으나, 상기 본체(120)의 내부에는 전해액의 누액 방지, 절연 및 단락 방지 등을 위한 개스킷(gasket)이 구비될 수 있다.

상기 커버(130)는 패키지 본체(120)의 상측에 제공되어 이중층 구조(110)를 덮어 보호하기 위한 구성이다. 여기에서, 상기 커버는 이중층 구조(110) 상에 밀착 제공되는 캐비티(cavity)형 덮개로서, 가장자리 부분이 상기 단턱(122)의 평면 부분에 일체로 접합된다. 상기 커버(130)는 금속, 합금 기타 전기전도성 재료로 이루어지며, 그 가장자리 부분이 단턱(122)의 평면상에 용접 접합되어, 본체(120)에 내장된 이중층 구조(110)를 밀봉한다.

바람직하게, 상기 커버(130)는 가장자리에 형성된 플랜지(131)를 포함하며, 그 플랜지(131)가 상기 단턱(122)의 평면상에 안착 및 접합되어 상기 본체(120)를 기밀적으로 밀폐한다. 즉, 상기 단턱(122)이 가이드 역할을 하여 커버(130)의 위치를 유도 및 결정해주고, 그 상태에서 용접시에도 커버(130)의 위치가 정해진 단턱(122)의 범위 내에서 이탈되지 않으며, 따라서 커버(130)가 본체(120)의 상단 정위치에서 기밀적으로 고정되도록 할 수가 있는 것이다.

실제로 상기 플랜지(131)가 단턱(122) 평면상에 접촉하게 되는데, 이 플랜지(131)는 약간의 탄성을 가지고 본체(120) 측벽(121)의 공차에 대응하며, 용접의 기밀과 접합의 견고성을 제공하게 된다. 상기 용접은 구체적으로 레이저용접, 프레스용접, 저항용접 등이 이용될 수 있으며, 바람직하게는 레이저용접 방법이 적용될 것이다.

본 실시예에서, 상기 커버(130)와 전극(111), 전극(113)과 본체(120)는 그라파이트가 함유된 도전성 접착제를 통하여 서로 접합된다. 다만, 전극의 종류 또는 구성에 따라서, 부착 방법으로서 상기 접착제 이외에 용접이 사용되는 경우도 있을 수 있다.

도 5를 참조하면, 바람직하게, 상기 커버(130)의 플랜지(131)와 단턱(122)의 평면 사이에는 기밀성 금속분말 페이스트(132)가 도포되어, 용접 접합시 모재 즉, 단턱(122)의 평면 부분에 용융 함침되도록 한다. 이것은 덮개(130)와 본체(120) 간의 기밀을 더욱 완전하게 한다는 측면에서 매우 효과적이다.

이 경우, 상기 페이스트(132)로서 열팽창계수가 커버(130)와 동일하거나 유사한 재료를 사용하는 것이 좋다. 예컨대 KOVAR, Ni, Ag, Au, Sn 등 금속 또는 합금 페이스트가 적합하게 사용될 수 있다. 가령 페이스트(132)와 커버(130) 간의 열팽창계수가 상당히 상이한 경우에는 용접시 또는 용접 후 열처리 환경에서 크랙 또는 이격이 발생되어 기밀을 보장할 수 없기 때문이다.

이상과 같이 구성된 커패시터(100)는 자체적으로 고도의 기밀성을 보유하고 있지만, 실장시 열적 환경 또는 노출 환경에서 용접 부분에서의 크랙 등의 누설 요인이 발생할 가능성이 전혀 없다고 할 수는 없다. 그리하여 이에 대한 보완이 필요하게 되는 것이다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 커패시터(200)는 상기한 커패시터(100)를 기반으로 하며, 상기 커버(130)의 상측에 형성되어 단턱(122)과 플랜지(131)의 용접 접합부분을 덮어 처리하는 기밀성 몰딩(140)을 더 포함하여 이루어진다. 바람직하게, 상기 몰딩(140)은 커버(130)의 상면과 본체(120) 측벽(121)의 상단부를 일체로 덮어 처리하도록 형성된다.

바람직하게, 상기 몰딩(140)은 에폭시 수지로 형성되며 불소계, 테프론계, 폴리아미드계, 비스페놀계, 카본플랙(carcon black)계, 실리카계 수지 등의 코팅재료를 적당량 함유하는 것이 좋다.

이 실시예에 따르면, 캐비티형 커버(130)와 패키지 본체(120) 간 단턱(122)간 용접을 통한 1차적 기밀 및 플랜지(131)와 단턱(122) 간 페이스트(132)를 이용한 2차적 기밀 이후에, 다시 몰딩(140) 방법을 이용하여 3차적 기밀을 시도한다. 이 구조는 열적, 물리적 환경에서 커패시터(200)의 완전한 기밀성과 견고성을 보장한다.

이상에서와 같이, 본 발명에서는 커버(130)를 캐비티 형태로 구성하는 한편 본체(120) 측벽의 상단부에 단턱(122)를 형성하여 고정함으로써:

내부 요소들이 밀착, 유지되도록 하는 동시에,

커버(130)가 정위치에서 쉽게 고정될 수 있도록 하였으며,

또한 용접, 페이스트(132), 몰딩(140)을 통하여 3차의 기밀을 수행한다.

이로써 종래의 방식 및 제품에 비하여 생산성, 기밀성, 견고성이 향상된 커패시터(100,200)를 얻을 수가 있다.

100,200. 전기이중층 커패시터
110. 이중층 구조 111,113. 전극
112. 세퍼레이터 120. 패키지 본체
121. 측벽 122. 단턱
130. 커버 131. 플랜지
132. 페이스트 133,134. 단자
140. 몰딩

Claims (5)

1. 절연 세퍼레이터(112)를 사이에 두고 상·하로 각각 밀착 배치되는 한 쌍의 전극(111,113)을 포함하며, 각 전극(111,113)에 전해질 용액이 함침된 전기 이중층 구조(110)와;
   내부에는 상기 이중층 구조(110)가 배치되며, 측벽(121)의 상단부 내측에는 단턱(122)이 형성된 용기형 패키지 본체(120)와;
   상기 이중층 구조(110)상에 밀착 제공되는 캐비티(cavity)형 덮개로서, 가장자리에 형성된 플랜지(131)가 상기 단턱(122)의 평면상에 안착 및 접합되어, 상기 본체(120)를 기밀적으로 밀폐하는 전도성 커버(130);
   를 포함하는 것을 특징으로 하는 기밀형 전기이중층 커패시터.
   
2. 제1항에 있어서,
   상기 커패시터는, 커버(130)의 상측에 형성되어 단턱(122)과 플랜지(131)의 접합부분을 덮어 처리하는 기밀성 몰딩(140)을 더 포함하는 것을 특징으로 하는 기밀형 전기이중층 커패시터.
   
3. 제1항 또는 제2항에 있어서,
   상기 패키지 본체(120)는 세라믹으로 형성된 것을 특징으로 하는 기밀형 전기이중층 커패시터.
   
4. 제1항 또는 제2항에 있어서,
   상기 플랜지(131)와 단턱(122) 평면 사이에는 기밀성 금속분말 페이스트(132)가 도포되어, 용접 접합시 단턱(122)의 평면 부분에 용융 함침되는 것을 특징으로 하는 기밀형 전기이중층 커패시터.
   
5. 제2항에 있어서,
   상기 몰딩은 커버(130)의 상면과 본체(120) 측벽(121)의 상단부를 일체로 덮어 처리하도록 형성된 것을 특징으로 하는 기밀형 전기이중층 커패시터.
   

Images