KR20140050317A - Semiconductor package and manufacturing method therof - Google Patents

Semiconductor package and manufacturing method therof Download PDF

Info

Publication number
KR20140050317A
KR20140050317A KR1020120116570A KR20120116570A KR20140050317A KR 20140050317 A KR20140050317 A KR 20140050317A KR 1020120116570 A KR1020120116570 A KR 1020120116570A KR 20120116570 A KR20120116570 A KR 20120116570A KR 20140050317 A KR20140050317 A KR 20140050317A
Authority
KR
South Korea
Prior art keywords
lead frame
substrate
electronic device
semiconductor package
accommodation space
Prior art date
Application number
KR1020120116570A
Other languages
Korean (ko)
Inventor
이석호
조준형
박성근
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120116570A priority Critical patent/KR20140050317A/en
Publication of KR20140050317A publication Critical patent/KR20140050317A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

The present invention relates to a semiconductor package which can be easily manufactured and can minimize error generated in a manufacturing process. For this, the semiconductor package according to an embodiment of the present invention includes at least one electronic device; a lead frame which has one surface where at least one receiving space of a groove shape which receives the electronic device is formed; and a substrate which is bonded to the other surface of the lead frame.

Description

반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEROF}Semiconductor package and its manufacturing method {SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEROF}

본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 제조가 용이하고 제조 과정에서 발생되는 불량을 최소화할 수 있는 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package which can be easily manufactured and minimizes defects generated during the manufacturing process.

전력 트랜지스터, 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 모스 트랜지스터, 실리콘 제어 정류기(silicon-controlled rectifier; SCR), 전력 정류기, 서보 드라이버, 전력 레귤레이터, 인버터, 컨버터와 같은 전력 소자를 사용하는 전력용 전자 산업이 발전함에 따라, 우수한 성능을 가지면서도 경량 및 소형화가 가능한 전력용 제품에 대한 요구가 증대되고 있다.Power devices such as power transistors, insulated-gate bipolar transistors (IGBTs), MOS transistors, silicon-controlled rectifiers (SCRs), power rectifiers, servo drivers, power regulators, inverters and converters As the power electronics industry develops, there is a growing demand for power products that have excellent performance and are lightweight and compact.

이와 같은 추세에 따라, 최근에는 다양한 전력 소자들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력 소자들을 제어하기 위한 제어 소자를 전력 소자와 하나의 패키지로 제조하려는 연구가 활발하게 이루어지고 있다In accordance with this trend, recent studies have been actively conducted not only integrating various power devices into one package but also manufacturing a control device for controlling the power devices into a power device and a single package.

이에 따른 종래의 반도체 패키지는 일반적으로 리드 프레임과, 리드 프레임 상에 실장되는 전력 소자, 제어 소자, 그리고 각 소자들의 외부를 수지 등으로 몰딩하는 몰드부를 포함하여 구성된다. 또한 효과적인 열 방출을 위해 방열 기판이 구비되고 있다. Accordingly, the conventional semiconductor package generally includes a lead frame, a power element mounted on the lead frame, a control element, and a mold portion molding the exterior of each element with a resin or the like. In addition, a heat dissipation substrate is provided for effective heat dissipation.

그런데 이러한 종래의 반도체 패키지는 방열 기판 상에 솔더 페이스트를 도포한 후 리드 프레임을 배치하여 경화시키고, 다시 리드 프레임 위에 솔더 페이스트를 도포한 후 소자들을 배치하여 경화시키는 방법에 의해 제조되고 있다. However, such a conventional semiconductor package is manufactured by applying a solder paste on a heat dissipation substrate and arranging a lead frame to harden it, and then applying a solder paste on the lead frame and arranging elements to harden the lead frame.

이로 인해 제조 공정이 많고 복잡하다는 단점이 있다. 또한, 편평한 리드 프레임 상에 소자들을 배치하므로, 소자들이 처음 배치된 위치에 고정되지 않고 경화 과정 등에서 미세한 움직임이 발생하게 된다. This has the disadvantage that the manufacturing process is many and complicated. In addition, since the elements are disposed on the flat lead frame, the microscopic movement occurs in the curing process and the like without being fixed to the position where the elements are first placed.

이러한 문제로 인해 소자들과 리드 프레임을 전기적으로 연결하는 와이어 본딩 공정의 정밀도가 저하되고 있으며 최종적으로 제품의 불량으로 이어지고 있다.
Due to these problems, the precision of the wire bonding process that electrically connects the devices and the lead frame is deteriorated, leading to product defects.

일본특허공개공보 제2005-056873호Japanese Patent Laid-Open No. 2005-056873

본 발명은 제조가 용이한 반도체 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다. An object of the present invention is to provide a semiconductor package which is easy to manufacture and a method of manufacturing the same.

본 발명의 다른 목적은 제조 과정에서 불량을 최소화할 수 있는 반도체 패키지 및 그 제조 방법을 제공하는 것을 목적으로 한다.
Another object of the present invention is to provide a semiconductor package and a method of manufacturing the same that can minimize defects in the manufacturing process.

본 발명의 실시예에 따른 반도체 패키지는, 적어도 하나의 전자 소자; 일면에 상기 전자 소자를 수용하는 홈 형태의 수용 공간이 적어도 하나 형성되는 리드 프레임; 및 상기 리드 프레임의 타면에 접합되는 기판;을 포함할 수 있다.A semiconductor package according to an embodiment of the present invention, at least one electronic device; A lead frame having at least one groove-shaped accommodation space accommodating the electronic device on one surface thereof; And a substrate bonded to the other surface of the lead frame.

본 실시예의 반도체 패키지는 상기 전자 소자를 밀봉하는 몰딩부를 더 포함할 수 있다.The semiconductor package of the present exemplary embodiment may further include a molding part that seals the electronic device.

본 실시예에 있어서 상기 리드 프레임은, 상기 수용 공간이 형성되는 내부 프레임; 상기 몰딩부 내에 배치되며 상기 전자 소자와 전기적으로 연결되는 내부 리드 및 상기 내부 리드로부터 상기 몰딩부의 외부로 연장되는 외부 리드;를 포함할 수 있다. In the present embodiment, the lead frame may include an inner frame in which the accommodation space is formed; And an inner lead disposed in the molding part and electrically connected to the electronic element, and an outer lead extending from the inner lead to the outside of the molding part.

본 실시예에 있어서 상기 수용 공간은 내부에 수용되는 상기 전자 소자의 외형에 대응하는 형상으로 형성될 수 있다.In the present embodiment, the accommodation space may be formed in a shape corresponding to the external shape of the electronic device accommodated therein.

본 실시예에 있어서 상기 리드 프레임은, 상기 수용 공간의 바닥면을 관통하는 적어도 하나의 관통 구멍이 형성될 수 있다.In the present exemplary embodiment, at least one through hole penetrating the bottom surface of the accommodation space may be formed.

본 실시예에 있어서 상기 전자 소자, 상기 리드 프레임, 및 상기 기판은 동일한 접착 부재에 의해 상호 접합될 수 있다.In the present embodiment, the electronic device, the lead frame, and the substrate may be bonded to each other by the same adhesive member.

본 실시예에 있어서 상기 접합 부재는, 상기 전자 소자와 상기 리드 프레임 사이 및 상기 리드 프레임과 상기 기판 사이에 개재되며, 상기 관통 구멍 내에 충진될 수 있다. In the present exemplary embodiment, the bonding member may be interposed between the electronic element and the lead frame and between the lead frame and the substrate and filled in the through hole.

또한 본 발명의 실시예에 따른 반도체 패키지 제조 방법은, 기판 상에 접착 부재를 도포하는 단계; 상기 기판 상에 수용 공간을 갖는 리드 프레임을 배치하는 단계; 및 상기 수용 공간 내에 적어도 하나의 전자 소자를 배치하는 단계;를 포함할 수 있다. In addition, the semiconductor package manufacturing method according to an embodiment of the present invention, the step of applying an adhesive member on the substrate; Disposing a lead frame having a receiving space on the substrate; And disposing at least one electronic device in the accommodation space.

본 실시예에 있어서, 상기 리드 프레임은 상기 수용 공간 바닥을 관통하는 적어도 하나의 관통 구멍을 구비하고, 상기 리드 프레임을 배치하는 단계는 상기 관통 구멍을 통해 상기 접착 부재가 상기 수용 공간의 내부로 유입되는 단계를 포함할 수 있다. In the present exemplary embodiment, the lead frame includes at least one through hole penetrating the bottom of the accommodation space, and the arranging of the lead frame may cause the adhesive member to flow into the accommodation space through the through hole. It may comprise the steps.

본 실시예에 있어서 상기 전자 소자를 배치하는 단계는, 상기 접착 부재를 경화시키는 단계를 포함할 수 있다.
In the present embodiment, the disposing of the electronic device may include curing the adhesive member.

본 발명에 따른 반도체 패키지 및 그 제조 방법은 전자 소자들이 내부 프레임에 형성되는 수용 공간 내에 배치된다. 이로 인해 전자 소자들의 움직임은 수용 공간에 의해 제한된다.A semiconductor package and a method of manufacturing the same according to the present invention are disposed in an accommodation space in which electronic devices are formed in an inner frame. As a result, the movement of the electronic elements is limited by the receiving space.

따라서, 솔더 페이스트의 경화 과정에서 솔더의 부피나 형태가 변하더라도 전자 소자들의 위치를 지속적으로 고정시킬 수 있어 불량을 최소화할 수 있다. Therefore, even if the volume or shape of the solder changes during the curing of the solder paste, the position of the electronic devices can be fixed continuously, thereby minimizing defects.

또한 본 발명에 따른 반도체 패키지는 전자 소자에서 발생되는 열이 리드 프레임을 통하지 않고 접착 부재인 솔더를 통해 기판으로 직접 전달된다. 따라서, 열 방출 경로를 최소화할 수 있으므로 열 방출 효과를 높일 수 있다. In addition, in the semiconductor package according to the present invention, heat generated in the electronic device is transferred directly to the substrate through solder, which is an adhesive member, instead of through the lead frame. Therefore, the heat dissipation path can be minimized, so that the heat dissipation effect can be enhanced.

또한 본 발명에 따른 반도체 패키지의 제조 방법은 리드 프레임에 관통 구멍을 형성하여 기판과 리드 프레임을 접합하기 위해 도포한 솔더 페이스트가 리드 프레임의 수용 공간 내에도 유입되도록 구성된다.In addition, the method of manufacturing a semiconductor package according to the present invention is configured such that a solder paste applied to form a through hole in the lead frame to bond the substrate and the lead frame also flows into the accommodating space of the lead frame.

이로 인해 본 발명은 리드 프레임과 기판, 그리고 리드 프레임과 전자 소자들을 접합하기 위해 여러 번 솔더 페이스트를 도포하고 경화하는 종래의 제조 방법을 한 번의 솔더 페이스트 도포 공정과 한 번의 솔더 페이스트 경화 공정으로 단축할 수 있다. 따라서, 제조 공정을 최소화할 수 있으며 솔더의 양도 줄일 수 있으므로 제조 비용도 줄일 수 있다.
As a result, the present invention shortens the conventional manufacturing method of applying and curing the solder paste several times to bond the lead frame and the substrate and the lead frame and the electronic device to one solder paste application process and one solder paste curing process. Can be. Therefore, the manufacturing process can be minimized and the amount of solder can be reduced, thereby reducing the manufacturing cost.

도 1은 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도.
도 2는 도 1의 분해 단면도.
도 3은 도 1의 리드 프레임과 기판 및 전자 소자만을 개략적으로 도시한 부분 사시도.
도 4는 도 1의 A 부분을 확대하여 도시한 확대 단면도.
도 5는 본 발명의 실시예에 따른 내부 프레임을 도시한 평면도.
도 6a 내지 도 6d는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도. 1 is a cross-sectional view schematically showing a semiconductor package according to an embodiment of the present invention.
Fig. 2 is an exploded sectional view of Fig. 1; Fig.
3 is a partial perspective view schematically showing only the lead frame and the substrate and the electronic device of FIG.
4 is an enlarged cross-sectional view illustrating an enlarged portion A of FIG. 1;
5 is a plan view showing an inner frame according to an embodiment of the present invention.
6A to 6D are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. In addition, the shape and size of elements in the figures may be exaggerated for clarity.

도 1은 본 발명의 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이고, 도 2는 도 1의 분해 단면도로, 몰딩부와 본딩 와이어가 제거된 상태를 도시하고 있다. 또한 도 3은 도 1의 리드 프레임과 기판 및 전자 소자만을 개략적으로 도시한 부분 사시도이고, 도 4는 도 1의 A 부분을 확대하여 도시한 확대 단면도이다.
1 is a cross-sectional view schematically illustrating a semiconductor package according to an exemplary embodiment of the present invention, and FIG. 2 is an exploded cross-sectional view of FIG. 1, in which a molding part and a bonding wire are removed. 3 is a partial perspective view schematically illustrating only the lead frame, the substrate, and the electronic device of FIG. 1, and FIG. 4 is an enlarged cross-sectional view of an enlarged portion A of FIG. 1.

도 1 내지 도 4를 참조하면, 본 실시예에 따른 반도체 패키지(100)는 전자 소자(10), 리드 프레임(20), 기판(60), 및 몰딩부(80)를 포함하여 구성될 수 있다. 1 to 4, the semiconductor package 100 according to the present exemplary embodiment may include an electronic device 10, a lead frame 20, a substrate 60, and a molding part 80. .

전자 소자(10)는 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다. 특히 본 실시예에 따른 전자 소자(10)는 적어도 하나의 제1 전자 소자(12, 예컨대 전력 소자)와 적어도 하나의 제2 전자 소자(14, 예컨대 제어 소자)를 포함할 수 있다. The electronic device 10 may include various devices such as passive and active devices. In particular, the electronic device 10 according to the present embodiment may include at least one first electronic device 12 (eg, a power device) and at least one second electronic device 14 (eg, a control device).

여기서 제1 전자 소자(12)인 전력 소자(12)는 서보 드라이버, 인버터, 전력 레귤레이터 및 컨버터 등과 같은 전력 제어를 위한 전력변환 또는 전력제어를 위한 전력 회로 소자일 수 있다. The power device 12, which is the first electronic device 12, may be a power circuit device for power conversion or power control for power control, such as a servo driver, an inverter, a power regulator, and a converter.

예를 들어, 전력 소자(12)는 전력 모스펫(power MOSFET), 바이폴라 졍션 트랜지스터(bipolar junction transistor, BJT), 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 다이오드(diode) 이거나 이들의 조합을 포함할 수 있다. 즉, 본 실시예에 있어서 전력 소자(12)는 상술한 소자들을 모두 포함하거나 또는 그 일부를 포함할 수 있다.For example, the power device 12 may be a power MOSFET, a bipolar junction transistor (BJT), an insulated-gate bipolar transistor (IGBT), a diode, . ≪ / RTI > That is, in the present embodiment, the power device 12 may include all or some of the above-described devices.

또한 도면에는 하나의 전력 소자(12)가 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니며, 다수 개로 구성될 수 있다. 예를 들어 전력 소자들(12)은 절연 게이트 바이폴라 트랜지스터(IGBT)와 다이오드(diode)로 구성될 수 있다. 또한, 절연 게이트 바이폴라 트랜지스터(IGBT)와 다이오드(diode)를 한 쌍으로 하여, 여러 쌍을 포함하는 전력 소자 패키지를 구현할 수 있다. 그러나 이는 하나의 예시일 뿐, 본 발명은 반드시 이에 한정되는 것은 아니다.In addition, although one power device 12 is shown in the drawing, the present invention is not limited thereto and may be configured in plural. For example, the power devices 12 may be composed of an insulated gate bipolar transistor (IGBT) and a diode. In addition, a pair of insulated gate bipolar transistors (IGBTs) and a diode may be implemented to implement a power device package including several pairs. However, this is only an example, and the present invention is not necessarily limited thereto.

전력 소자(12)는 접착 부재(70)를 매개로 후술되는 리드프레임(20)의 일면에 부착될 수 있다. 여기서 접착 부재(70)는 도전성이 이용되나 필요에 따라 비도전성으로 구성될 수도 있다. 이러한 접착 부재(70)는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시(resin-based epoxy) 등의 페이스트를 경화시켜 이용할 수 있다.
The power device 12 may be attached to one surface of the lead frame 20 which will be described later through the adhesive member 70. In this case, the adhesive member 70 is conductive but may be non-conductive if necessary. The adhesive member 70 may be used by curing a paste such as a solder, a metal epoxy, a metal paste, a resin-based epoxy, or the like.

제어 소자(14)는 본딩 와이어(90)를 통해 전력 소자(12)와 전기적으로 연결되고, 이에 따라 전력 소자(12)의 동작을 제어할 수 있다. 제어 소자(14)는 예를 들어, 마이크로 프로세서(microprocessor)일 수 있으나, 이에 더하여 저항, 인버터, 또는 콘덴서와 같은 수동 소자, 또는 트랜지스터와 같은 능동 소자들이 더 부가될 수 있다.The control element 14 is electrically connected to the power element 12 through the bonding wire 90, thereby controlling the operation of the power element 12. The control element 14 may be a microprocessor, for example, but in addition, passive elements such as resistors, inverters or capacitors, or active elements such as transistors may be further added.

한편, 제어 소자(14)는 하나의 전력 소자(12)에 대하여 하나 또는 다수개가 배치될 수 있다. 즉, 제어 소자(14)의 종류 및 개수는 전력 소자(12)의 종류와 개수에 따라서 적절하게 선택될 수 있다.Meanwhile, one or more control elements 14 may be disposed with respect to one power element 12. That is, the kind and the number of the control elements 14 may be appropriately selected according to the kind and the number of the power elements 12.

이러한 본 실시예에 따른 반도체 패키지(100)는 전력 소자(12)와, 전력 소자(12)를 제어하는 제어 소자(14)를 포함하는 모듈일 수 있다. The semiconductor package 100 according to the present exemplary embodiment may be a module including a power device 12 and a control device 14 for controlling the power device 12.

또한 본 실시예에 있어서 전력 소자(12)와 제어 소자(14)는 수직하게 적층되는 형태로 배치되지 않고 수평적으로 배치된다. 이에 따라 반도체 패키지(100)는 수직 길이(즉 두께)보다는 수평 길이(즉 폭)이 긴 형상으로 형성된다.
In addition, in the present embodiment, the power element 12 and the control element 14 are arranged horizontally rather than being vertically stacked. Accordingly, the semiconductor package 100 is formed to have a horizontal length (ie, width) longer than the vertical length (ie, thickness).

리드 프레임(20)은 다수의 리드들과 내부 프레임(22)을 포함하여 구성될 수 있다. The lead frame 20 may include a plurality of leads and an inner frame 22.

여기서 각 리드들은 외부 기판(도시되지 않음)와 연결되기 위한 다수개의 외부 리드(20b)와, 전자 소자(10)와 연결되는 다수의 내부 리드(20a)로 구분될 수 있다. 즉, 내부 리드(20a)는 몰딩부(80)의 내부에 위치하는 부분을 의미하며, 외부 리드(20b)는 내부 리드(20a)로부터 연장되어 몰딩부(80)의 외부로 노출되는 부분을 의미할 수 있다.Each lead may be divided into a plurality of external leads 20b for connecting to an external substrate (not shown) and a plurality of internal leads 20a for connecting to the electronic device 10. That is, the inner lead 20a means a portion located inside the molding portion 80, and the outer lead 20b means a portion extending from the inner lead 20a and exposed to the outside of the molding portion 80. can do.

내부 프레임(22)은 전자 소자들(10)이 실장되는 영역으로 정의될 수 있다. 따라서 내부 프레임(22)은 일면에 전자 소자들(10)이 실장된다. 그리고 타면은 후술되는 기판(60)에 접합된다. 이때, 전자 소자들(10)은 본딩 와이어(90)를 통해 내부 리드(20a)와 전기적으로 연결될 수 있다. The inner frame 22 may be defined as an area in which the electronic devices 10 are mounted. Therefore, the electronic elements 10 are mounted on one surface of the inner frame 22. And the other surface is bonded to the board | substrate 60 mentioned later. In this case, the electronic devices 10 may be electrically connected to the internal lead 20a through the bonding wire 90.

본 실시예에 따른 내부 프레임(22)은 내부에 적어도 하나의 수용 공간(24)이 형성된다. 수용 공간(24)에는 전자 소자(10)들이 각각 수용될 수 있다. 따라서, 수용 공간(24)은 내부 프레임(22) 상에 배치되는 전자 소자(10)들의 개수에 대응하여 형성될 수 있다.In the inner frame 22 according to the present embodiment, at least one accommodating space 24 is formed therein. The electronic devices 10 may be accommodated in the accommodation space 24, respectively. Therefore, the accommodation space 24 may be formed corresponding to the number of electronic elements 10 disposed on the inner frame 22.

또한 본 실시예에 따른 각각의 수용 공간(24)은 내부에 배치되는 전자 소자(10)의 형태에 대응하는 형상으로 형성될 수 있다. 즉, 수용 공간(24)은 대응하는 전자 소자(10)의 외형과 대략 동일한 크기와 동일한 형상의 외형을 갖도록 형성될 수 있다.In addition, each accommodation space 24 according to the present exemplary embodiment may be formed in a shape corresponding to the shape of the electronic device 10 disposed therein. That is, the accommodating space 24 may be formed to have an external shape having substantially the same size and the same shape as the external shape of the corresponding electronic element 10.

여기서, 수용 공간(24)의 깊이는 내부 프레임(22)의 두께나 전자 소자(10)의 두께에 따라 선택적으로 구성될 수 있다. 즉, 내부 프레임(22)이 두께보다 전자 소자(10)의 두께가 두꺼운 경우, 수용 공간(24)의 깊이는 전자 소자(10)의 두께보다 얇게 형성될 수 있으며, 반대로 내부 프레임(22)이 전자 소자(10)보다 두꺼운 경우 수용 공간(24)의 깊이는 전자 소자(10)의 두께 이상으로 형성될 수 있다.Here, the depth of the accommodation space 24 may be selectively configured according to the thickness of the inner frame 22 or the thickness of the electronic device 10. That is, when the inner frame 22 is thicker than the thickness of the electronic device 10, the depth of the accommodation space 24 may be formed thinner than the thickness of the electronic device 10. In the case where the electronic device 10 is thicker, the depth of the accommodation space 24 may be greater than or equal to the thickness of the electronic device 10.

수용 공간(24)이 전자 소자(10)의 외형과 대략 동일한 크기로 형성됨에 따라, 전자 소자(10)는 타이트(tight)하게 수용 공간(24) 내에 수용되며, 이로 인해 수용 공간(24)에 수용된 전자 소자(10)는 움직임이 제한된다.As the accommodating space 24 is formed to be approximately the same size as the external shape of the electronic element 10, the electronic element 10 is tightly received in the accommodating space 24. The received electronic device 10 is limited in movement.

또한 본 실시예에 따른 수용 공간(24)은 바닥에 적어도 하나의 관통 구멍(26)을 구비할 수 있다. In addition, the accommodation space 24 according to the present embodiment may have at least one through hole 26 in the bottom thereof.

관통 구멍(26)은 내부 프레임(22)을 관통하는 형태로 형성된다. 이에 따라 내부 프레임(22)과 기판(60)을 상호 접합하는 접착 부재(70, 예컨대 솔더)는 관통 구멍(26)을 통해 수용 공간(24)의 내부로 유입될 수 있다. The through hole 26 is formed to penetrate the inner frame 22. Accordingly, the adhesive member 70 (eg, solder) that bonds the inner frame 22 and the substrate 60 to each other may be introduced into the accommodation space 24 through the through hole 26.

이로 인해, 도 4에 도시된 바와 같이 본 실시예에 따른 접착 부재(70)는 전자 소자(10)와 리드 프레임(20) 사이 및 리드 프레임(20)과 기판(60) 사이에 개재되며, 관통 구멍(26) 내에 충진될 수 있다. 이에 전자 소자(10), 리드 프레임(20), 및 기판(60)은 동일한 접착 부재(70)에 의해 상호 접합될 수 있다. 이에 대해서는 후술되는 제조 방법을 통해 보다 상세히 설명하기로 한다.For this reason, as shown in FIG. 4, the adhesive member 70 according to the present exemplary embodiment is interposed between the electronic element 10 and the lead frame 20 and between the lead frame 20 and the substrate 60, and penetrates through the adhesive member 70. It may be filled in the hole 26. Accordingly, the electronic device 10, the lead frame 20, and the substrate 60 may be bonded to each other by the same adhesive member 70. This will be described in more detail through the manufacturing method described below.

도 5는 본 발명의 실시예에 따른 내부 프레임을 도시한 평면도이다. 이를 함께 참조하면, 본 실시예에 따른 내부 프레임의 관통 구멍(26)은 도 5의 (a) 내지 (d) 에 도시된 바와 같이 다양한 형태로 형성될 수 있다. 한편 본 발명은 상기한 도면의 구성으로 한정되지 아니며, 필요에 따라 다양한 형태로의 응용이 가능하다. 5 is a plan view illustrating an inner frame according to an exemplary embodiment of the present invention. Referring to this together, the through hole 26 of the inner frame according to the present embodiment may be formed in various forms as shown in (a) to (d) of FIG. On the other hand, the present invention is not limited to the above-described configuration, it is possible to apply in various forms as necessary.

한편, 본 실시예에서는 내부 프레임(22)이 다운셋(down set)으로 형성되는 경우를 예로 들고 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 필요에 따라 내부 프레임(22)과 외부 리드(20b)가 동일한 평면 상에 배치되도록 구성하는 것도 가능하다.
In the present embodiment, the inner frame 22 is formed as a down set as an example. However, the present invention is not limited thereto, and the inner frame 22 and the outer lead 20b may be disposed on the same plane as necessary.

기판(60)은 인쇄회로기판(printed circuit board, PCB), 세라믹 기판, 프리-몰딩(pre-molded) 기판, 또는 DBC(direct bonded copper) 기판이거나, 리드 프레임에 의해 제공되는 도전성 기판일 수 있다. The substrate 60 may be a printed circuit board (PCB), a ceramic substrate, a pre-molded substrate, a direct bonded copper (DBC) substrate, or a conductive substrate provided by a lead frame. .

특히 본 실시예에 따른 기판(60)은 절연된 금속 기판(insulated metal substrate, IMS)일 수 있다.In particular, the substrate 60 according to the present embodiment may be an insulated metal substrate (IMS).

기판(60)은 리드 프레임(20)에 체결된다. 기판(60)은 일면이 리드 프레임(20)의 타면에 접합되고, 기판(60)의 타면은 후술되는 몰딩부(80)의 외부로 노출된다.The substrate 60 is fastened to the lead frame 20. One surface of the substrate 60 is bonded to the other surface of the lead frame 20, and the other surface of the substrate 60 is exposed to the outside of the molding part 80, which will be described later.

한편 도시되어 있지 않지만 기판(60)의 일면에는 배선 패턴이 형성될 수 있으나 본 실시예에서는 배선 패턴이 전자 소자들(12) 간에 전기적인 연결을 위해서 이용되지 않으므로 생략하였다. 그러나, 본 발명이 이에 한정되는 것은 아니며, 필요에 따라 전자 소자들(12) 간 또는 전자 소자들(12)과 내부 리드(20a) 간의 전기적인 연결을 위해 배선 패턴을 이용할 수 있다. 이 경우 배선 패턴은 본딩 와이어를 통해 전자 소자들(12)이나 내부 리드(20a)와 전기적으로 연결될 수 있다. Although not shown, a wiring pattern may be formed on one surface of the substrate 60, but the wiring pattern is omitted in this embodiment since the wiring pattern is not used for electrical connection between the electronic elements 12. However, the present invention is not limited thereto, and a wiring pattern may be used for electrical connection between the electronic elements 12 or between the electronic elements 12 and the internal lead 20a as necessary. In this case, the wiring pattern may be electrically connected to the electronic elements 12 or the internal lead 20a through the bonding wire.

본딩 와이어(90)는 금속 재질일 수 있고, 예를 들어 알루미늄(Al), 금(Au), 또는 이들의 합금이 이용될 수 있다. 또한 본딩 와이어(90)를 전자 소자(10)와 배선 패턴에 접합하기 위해, 전자 소자(10)들과 배선 패턴(72)은 통상의 접속 패드와 같은 접속부를 각각 구비할 수 있다.
The bonding wire 90 may be made of a metal, for example, aluminum (Al), gold (Au), or an alloy thereof. In addition, in order to bond the bonding wire 90 to the electronic element 10 and the wiring pattern, the electronic element 10 and the wiring pattern 72 may each have a connection portion such as a conventional connection pad.

몰딩부(80)는 기판(60)의 타면을 노출시키며 기판(60), 전력 소자(12), 제2 기판(70), 제어 소자(14), 및 제1 및 제2 프레임(26)의 일부(즉 내부 리드)를 봉지한다. The molding part 80 exposes the other surface of the substrate 60 and exposes the other surface of the substrate 60, the power device 12, the second substrate 70, the control device 14, and the first and second frames 26. Encapsulate part (ie internal lead).

몰딩부(80)는 전자 소자들(10)과, 전자 소자들(10)에 접합된 리드 프레임(20)의 내부 리드(20a)를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 전자 소자들(10)을 보호한다. 또한 전자 소자들(10)을 외부에서 둘러싸며 전자 소자들(10)을 고정시킴으로써 외부의 충격으로부터 전자 소자들(10)을 안전하게 보호한다.The molding part 80 is formed to cover and seal the electronic elements 10 and the inner lead 20a of the lead frame 20 bonded to the electronic elements 10, thereby preventing the electronic elements from the external environment. 10) Protect. In addition, the electronic devices 10 are externally enclosed and the electronic devices 10 are fixed to protect the electronic devices 10 from external shock.

몰딩부(80)는 기판(60)의 타면이 외부에 노출되도록 형성된다. 즉, 기판(60)의 전체가 아닌, 일부분을 덮는 형태로 형성될 수 있다. The molding part 80 is formed so that the other surface of the substrate 60 is exposed to the outside. That is, the substrate 60 may be formed to cover a portion of the substrate 60 instead of the entirety thereof.

몰딩부(80)는 절연성 재료로 형성될 수 있다. 특히 열 전도도가 높은 실리콘 겔(Silicone Gel)이나 열전도성 에폭시(Epoxy), 폴리이미드(ployimide) 등의 재료가 이용될 수 있다.The molding part 80 may be formed of an insulating material. In particular, a material such as silicon gel having high thermal conductivity, heat conductive epoxy, polyimide, or the like may be used.

한편 도시되어 있지 않으나, 몰딩부(80)의 외부면, 특히 기판(60)의 타면에는 효과적인 열 방출을 위해 히트 싱크(도시되지 않음)가 부착될 수 있다. 히트 싱크는 고온 테이프(high temperature tape)나 고온용 솔더 등에 의해 부착될 수 있으며, 반도체 패키지(100)의 외부로 완전히 노출된다.
On the other hand, although not shown, a heat sink (not shown) may be attached to the outer surface of the molding part 80, particularly the other surface of the substrate 60, for effective heat dissipation. The heat sink may be attached by a high temperature tape or a high temperature solder, and is completely exposed to the outside of the semiconductor package 100.

다음으로, 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기로 한다. Next, a method of manufacturing a semiconductor package according to an embodiment of the present invention will be described.

도 6a 내지 도 6d는 본 발명의 실시예에 따른 반도체 패키지의 제조 방법을 설명하기 위한 단면도이다. 6A through 6D are cross-sectional views illustrating a method of manufacturing a semiconductor package in accordance with an embodiment of the present invention.

이를 함께 참조하면, 본 실시예에 따른 반도체 패키지의 제조 방법은 먼저 도 6a에 도시된 바와 같이 기판(60)의 일면에 접착 부재(70) 즉 솔더 페이스트를 도포하는 단계가 수행된다. Referring to this together, in the method of manufacturing a semiconductor package according to the present embodiment, first, an adhesive member 70, that is, a solder paste is applied to one surface of a substrate 60 as illustrated in FIG. 6A.

이어서 도 6b에 도시된 바와 같이 기판(60)의 일면에 리드 프레임(20) 즉, 내부 프레임(22)을 배치하는 단계가 수행된다. 이 단계에서 리드 프레임(20)은 일정한 힘에 의해 기판(60) 측으로 가압되며, 이로 인해 기판(60) 상에 도포된 솔더 페이스트는 내부 프레임(22)의 관통 구멍(26)을 통해 내부 프레임(22)의 수용 공간(24) 내로 유입된다. Subsequently, as illustrated in FIG. 6B, the lead frame 20, that is, the inner frame 22, is disposed on one surface of the substrate 60. In this step, the lead frame 20 is pressed toward the substrate 60 by a constant force, so that the solder paste applied on the substrate 60 passes through the inner frame 22 through the through hole 26 of the inner frame 22. Into the receiving space 24.

다음으로 도 6c에 도시된 바와 같이 수용 공간(24)에 전자 소자(10)를 배치하는 단계가 수행된다. 전자 소자(10)가 배치됨에 따라, 수용 공간(24)에 유입된 솔더 페이스트는 전자 소자(10)와 수용 공간(24)의 바닥면 사이에 고르게 퍼지며 전자 소자(10)와 내부 프레임(22) 사이를 메우게 된다. 그리고 전자 소자(10)의 배치가 완료되면, 솔더 페이스트를 경화시키는 단계가 수행될 수 있다. Next, as shown in FIG. 6C, the electronic device 10 is disposed in the accommodation space 24. As the electronic device 10 is disposed, the solder paste introduced into the accommodation space 24 is spread evenly between the electronic device 10 and the bottom surface of the accommodation space 24, and the electronic device 10 and the inner frame 22. It fills in. When the arrangement of the electronic device 10 is completed, the step of curing the solder paste may be performed.

다음으로 도 6d에 도시된 바와 같이 본딩 와이어(90)를 이용하여 전자 소자들(10)과 리드 프레임(20)의 내부 리드들(20a)을 서로 전기적으로 연결하는 단계가 수행된다. Next, as illustrated in FIG. 6D, the electronic devices 10 and the internal leads 20a of the lead frame 20 are electrically connected to each other using the bonding wire 90.

이어서 절연성 재료로 전자 소자들(10)과 내부 리드(20a)를 밀봉하며 몰딩부(80)를 형성하는 단계를 수행함으로써 도 1에 도시된 본 실시예에 따른 반도체 패키지(100)를 완성하게 된다.
Subsequently, the semiconductor package 100 according to the present exemplary embodiment shown in FIG. 1 is completed by performing the step of forming the molding part 80 by sealing the electronic elements 10 and the internal lead 20a with an insulating material. .

이와 같이 구성되는 본 실시예에 따른 반도체 패키지는 전자 소자들이 내부 프레임에 형성되는 수용 공간 내에 배치된다. 이로 인해 전자 소자들의 움직임(회전하거나 수평 방향을 따라 이동하는 등)은 수용 공간으로 인해 제한된다.The semiconductor package according to the present exemplary embodiment configured as described above is disposed in an accommodation space in which electronic devices are formed in an inner frame. As a result, the movement of the electronic elements (such as rotating or moving in the horizontal direction) is limited due to the receiving space.

따라서, 솔더 페이스트의 경화 과정에서 솔더 페이스트의 부피나 형태가 변하더라도 전자 소자들의 위치를 지속적으로 고정시킬 수 있어 불량을 최소화할 수 있다. Therefore, even if the volume or shape of the solder paste changes during the hardening of the solder paste, the position of the electronic devices can be fixed continuously, thereby minimizing defects.

또한 본 실시예에 따른 반도체 패키지는 전자 소자에서 발생되는 열이 리드 프레임을 통하지 않고 접착 부재(예컨대, 솔더)를 통해 기판으로 직접 전달된다. 따라서, 열 방출 경로를 최소화할 수 있으므로 열 방출 효과를 높일 수 있다. In addition, in the semiconductor package according to the present embodiment, heat generated in the electronic device is directly transmitted to the substrate through the adhesive member (eg, solder) without passing through the lead frame. Therefore, the heat dissipation path can be minimized, so that the heat dissipation effect can be enhanced.

또한 본 실시예에 따른 반도체 패키지의 제조 방법은 리드 프레임에 관통 구멍을 형성하여 기판과 리드 프레임을 접합하기 위해 도포한 솔더 페이스트가 리드 프레임의 수용 공간 내에도 유입되도록 구성된다.In addition, the method for manufacturing a semiconductor package according to the present exemplary embodiment is configured such that a solder paste applied to form a through hole in the lead frame to bond the substrate and the lead frame also flows into the accommodation space of the lead frame.

이로 인해 본 발명은 리드 프레임과 기판, 그리고 리드 프레임과 전자 소자들을 접합하기 위해 여러 번 솔더 페이스트를 도포하고 경화하는 종래의 제조 방법을 한 번의 솔더 페이스트 도포 공정과 한 번의 솔더 페이스트 경화 공정으로 단축한다. 따라서, 제조 공정을 최소화할 수 있으며 솔더의 양도 줄일 수 있으므로 제조 비용도 줄일 수 있다.
As a result, the present invention shortens the conventional manufacturing method of applying and curing the solder paste several times to bond the lead frame and the substrate and the lead frame and the electronic device to one solder paste application process and one solder paste curing process. . Therefore, the manufacturing process can be minimized and the amount of solder can be reduced, thereby reducing the manufacturing cost.

이상에서 설명한 본 실시예들에 따른 반도체 패키지는 다양한 응용이 가능하다. 또한, 전술된 실시예들에서는 전력 반도체 패키지의 경우를 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 적어도 하나의 전자 소자들이 패키징되는 전자 부품이라면 다양하게 적용될 수 있다. The semiconductor package according to the exemplary embodiments described above may have various applications. In addition, in the above-described embodiments, the power semiconductor package has been described as an example, but the present invention is not limited thereto and may be variously applied as long as at least one electronic device is packaged.

또한 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
In addition, although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and variations can be made without departing from the technical spirit of the present invention described in the claims. It will be apparent to those of ordinary skill in the art.

100: 반도체 패키지
10: 전기 소자
12: 전력 소자 14: 제어 소자
20: 리드 프레임
20a: 내부 리드 20b: 외부 리드
22: 내부 프레임
24: 수용 공간 26: 관통 구멍
60: 기판
70: 접착 부재
80: 몰딩부
90: 본딩 와이어100: semiconductor package
10: electrical components
12: power device 14: control device
20: lead frame
20a: internal lead 20b: external lead
22: inner frame
24: accommodating space 26: through hole
60: substrate
70: adhesive member
80: molding part
90: Bonding wire

Claims (10)

적어도 하나의 전자 소자;
일면에 상기 전자 소자를 수용하는 홈 형태의 수용 공간이 적어도 하나 형성되는 리드 프레임; 및
상기 리드 프레임의 타면에 접합되는 기판;
을 포함하는 반도체 패키지;
At least one electronic device;
A lead frame having at least one groove-shaped accommodation space accommodating the electronic device on one surface thereof; And
A substrate bonded to the other surface of the lead frame;
A semiconductor package comprising a;
제1항에 있어서,
상기 전자 소자를 밀봉하는 몰딩부를 더 포함하는 반도체 패키지.
The method of claim 1,
The semiconductor package further comprises a molding unit for sealing the electronic device.
제2항에 있어서, 상기 리드 프레임은,
상기 수용 공간이 형성되는 내부 프레임;
상기 몰딩부 내에 배치되며 상기 전자 소자와 전기적으로 연결되는 내부 리드 및
상기 내부 리드로부터 상기 몰딩부의 외부로 연장되는 외부 리드;
를 포함하는 반도체 패키지.
The method of claim 2, wherein the lead frame,
An inner frame in which the accommodation space is formed;
An internal lead disposed in the molding part and electrically connected to the electronic element;
An outer lead extending from the inner lead to the outside of the molding part;
≪ / RTI >
제1항에 있어서, 상기 수용 공간은
내부에 수용되는 상기 전자 소자의 외형에 대응하는 형상으로 형성되는 반도체 패키지.
The method of claim 1, wherein the accommodation space
A semiconductor package formed in a shape corresponding to the outer shape of the electronic element accommodated therein.
제1항에 있어서, 상기 리드 프레임은,
상기 수용 공간의 바닥면을 관통하는 적어도 하나의 관통 구멍이 형성되는 반도체 패키지.
The method of claim 1, wherein the lead frame,
And at least one through hole penetrating the bottom surface of the accommodation space.
제5항에 있어서,
상기 전자 소자, 상기 리드 프레임, 및 상기 기판은 동일한 접착 부재에 의해 상호 접합되는 반도체 패키지.
6. The method of claim 5,
And the electronic device, the lead frame, and the substrate are bonded to each other by the same adhesive member.
제6항에 있어서, 상기 접합 부재는,
상기 전자 소자와 상기 리드 프레임 사이와 상기 리드 프레임과 상기 기판 사이에 개재되며, 상기 관통 구멍 내에 충진되는 반도체 패키지.
The method of claim 6, wherein the joining member,
And a semiconductor package interposed between the electronic device and the lead frame and between the lead frame and the substrate and filled in the through hole.
기판 상에 접착 부재를 도포하는 단계;
상기 기판 상에 수용 공간을 갖는 리드 프레임을 배치하는 단계; 및
상기 수용 공간 내에 적어도 하나의 전자 소자를 배치하는 단계;
를 포함하는 반도체 패키지 제조 방법.
Applying an adhesive member on the substrate;
Disposing a lead frame having a receiving space on the substrate; And
Disposing at least one electronic element in the accommodation space;
≪ / RTI >
제8항에 있어서,
상기 리드 프레임은 상기 수용 공간 바닥을 관통하는 적어도 하나의 관통 구멍을 구비하고,
상기 리드 프레임을 배치하는 단계는 상기 관통 구멍을 통해 상기 접착 부재가 상기 수용 공간의 내부로 유입되는 단계를 포함하는 반도체 패키지 제조 방법.
9. The method of claim 8,
The lead frame has at least one through hole penetrating the bottom of the accommodation space,
The disposing of the lead frame may include introducing the adhesive member into the accommodation space through the through hole.
제9항에 있어서, 상기 전자 소자를 배치하는 단계는,
상기 접착 부재를 경화시키는 단계를 포함하는 반도체 패키지 제조 방법.The method of claim 9, wherein disposing the electronic device comprises:
And curing the adhesive member.
KR1020120116570A 2012-10-19 2012-10-19 Semiconductor package and manufacturing method therof KR20140050317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120116570A KR20140050317A (en) 2012-10-19 2012-10-19 Semiconductor package and manufacturing method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120116570A KR20140050317A (en) 2012-10-19 2012-10-19 Semiconductor package and manufacturing method therof

Publications (1)

Publication Number Publication Date
KR20140050317A true KR20140050317A (en) 2014-04-29

Family

ID=50655517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116570A KR20140050317A (en) 2012-10-19 2012-10-19 Semiconductor package and manufacturing method therof

Country Status (1)

Country Link
KR (1) KR20140050317A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712079A (en) * 2024-02-02 2024-03-15 合肥中航天成电子科技有限公司 Be used for SOP encapsulation and package production facility

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712079A (en) * 2024-02-02 2024-03-15 合肥中航天成电子科技有限公司 Be used for SOP encapsulation and package production facility
CN117712079B (en) * 2024-02-02 2024-04-16 合肥中航天成电子科技有限公司 Be used for SOP encapsulation and package production facility

Similar Documents

Publication Publication Date Title
KR101585306B1 (en) Semiconductor device and manufacturing method thereof
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
US20080017882A1 (en) Power semiconductor apparatus
TWI762535B (en) semiconductor device
US20090243061A1 (en) Complex Semiconductor Packages and Methods of Fabricating the Same
JP5930070B2 (en) Semiconductor device
US9704819B1 (en) Three dimensional fully molded power electronics module having a plurality of spacers for high power applications
CN107078127B (en) Power semiconductor device and method for manufacturing the same
JP2010021338A (en) Semiconductor device, and method of manufacturing the same
KR20110008634A (en) Power semiconductor module and a method of manufacturing the same
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
US9305829B2 (en) Semiconductor package with an indented portion and manufacturing method thereof
US8604610B1 (en) Flexible power module semiconductor packages
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US11081472B2 (en) Stacked die multichip module package
JP2017017109A (en) Semiconductor device
US20130001759A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP6797002B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2015023226A (en) Wide gap semiconductor device
JP6645134B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7135293B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4051027B2 (en) Power semiconductor device module
KR20140050317A (en) Semiconductor package and manufacturing method therof
US11373939B2 (en) Quad leadframe packages and related methods

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment