KR20140033840A - Etching method - Google Patents

Etching method Download PDF

Info

Publication number
KR20140033840A
KR20140033840A KR1020120100241A KR20120100241A KR20140033840A KR 20140033840 A KR20140033840 A KR 20140033840A KR 1020120100241 A KR1020120100241 A KR 1020120100241A KR 20120100241 A KR20120100241 A KR 20120100241A KR 20140033840 A KR20140033840 A KR 20140033840A
Authority
KR
South Korea
Prior art keywords
dcs
etching
oxide
selectivity
substrate
Prior art date
Application number
KR1020120100241A
Other languages
Korean (ko)
Other versions
KR101976393B1 (en
Inventor
권성수
한정민
권봉수
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Priority to KR1020120100241A priority Critical patent/KR101976393B1/en
Publication of KR20140033840A publication Critical patent/KR20140033840A/en
Application granted granted Critical
Publication of KR101976393B1 publication Critical patent/KR101976393B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02343—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a liquid

Abstract

Disclosed is an etching method. The etching method includes preparing a substrate where a pattern is formed on the substrate, DiSilane (DS) oxide is formed at a side of the pattern, and DiCloroSilane (DCS) oxide covers upper portions of the pattern and the DS oxide; primarily etching the DCS oxide using a medium having a first DCS/DS etching selectivity; and secondarily etching the DCS oxide and the DS oxide using a medium having a second DCS/DS etching selectivity lower than the first DCS/DS etching selectivity. Accordingly, the etching method can solve the following problems that an upper portion of a poly-silicon pattern is partially etched so that damage occurs, an etch residue is generated when the etching is performed at a high DCS/DS selectivity, and a difference in an etch amount occurs caused by loading effect of a dense pattern part and a rough pattern part. [Reference numerals] (AA) Start; (BB) End; (S110) Prepare a substrate; (S120) Etch DCS oxide; (S130) Etch DCS oxide and DS oxide

Description

에칭 방법{ETCHING METHOD}Etching Method {ETCHING METHOD}

본 발명은 에칭 방법에 관한 것으로 보다 상세히, 반도체 소자를 형성하는 과정에서 사용되는 에칭 방법에 관한 것이다.The present invention relates to an etching method, and more particularly, to an etching method used in the process of forming a semiconductor device.

일반적으로, 반도체 소자, 표시장치 및 박막 태양전지를 제조하기 위해서는 기판에 막을 형성하고, 이를 에칭하고, 세정하는 공정들을 반복해가며, 기판에 다양한 소자들을 형성하게 된다.In general, in order to manufacture a semiconductor device, a display device, and a thin film solar cell, a process of forming a film, etching, and cleaning the substrate is repeated, and various devices are formed on the substrate.

이중, 반도체 공정시에, 반도체 상부에 플래시(Flash) 메모리 및 DRAM 등의 소자를 만들기 위해 폴리실리콘(poly-Si)을 형성한 후, HTO (high temperature oxide)를 전면에 증착한다. 이후 HTO의 에칭을 진행한다. 그런데, 이때 폴리실리콘 패턴의 상부가 일부 식각되어 데미지(damage)가 발생되는 문제점이 있다.In the semiconductor process, polysilicon (poly-Si) is formed on the semiconductor to make devices such as flash memory and DRAM, and then HTO (high temperature oxide) is deposited on the entire surface. After that, the HTO is etched. However, at this time, the upper portion of the polysilicon pattern is etched, there is a problem that damage occurs (damage) occurs.

또한, 실리콘 웨이퍼(wafer) 상부에 폴리 실리콘 패턴을 형성 후 디클로로실란(DiCloroSilane: DSC) 옥사이드 및 디실란(DiSilane: DS) HTO를 형성한 후, DCS 및 DS 옥사이드를 에칭하는 경우가 발생한다. 이때 DCS 에칭후 최종적으로 남게 되는 DS의 높이를 제어하기 위해 DCS/DS 선택비(selectivity)의 제어가 필요하며, 이러한 선택비제어시폴리 실리콘(poly-Si) 등에 데미지가 발생될 수 있으며 또한식각잔유물(etch residue) 등의 디펙트(defect)가 발생할 수 있다.In addition, after forming a polysilicon pattern on a silicon wafer, a dichlorosilane (DiCloroSilane (DSC)) oxide and a disilane (DiSilane: DS) HTO are formed, followed by etching of DCS and DS oxide. At this time, in order to control the height of the DS remaining after the DCS etching, it is necessary to control the DCS / DS selectivity, and during such selectivity control, damage may occur to poly-Si and the like. Defects such as etch residue may occur.

또한, 패턴 간격이 좁은 지점과 넓은 지점이 존재하는 경우, 좁은 지점 상부와 넓은 지점 상부의 에칭량이 달라지는 문제점이 발생될 수 있다.
In addition, when there are a narrow point and a wide point of pattern spacing, a problem may arise in that the etching amount of the upper part of the narrow point and the upper part of the broad point is different.

따라서, 본 발명이 해결하고자 하는 과제는 앞서 언급된 문제점들을 해결할 수 있는 에칭 방법을 제공하는 것이다.
Accordingly, the problem to be solved by the present invention is to provide an etching method that can solve the above-mentioned problems.

이러한 과제를 해결하기 위한 본 발명의 예시적인 실시예에 의한 에칭 방법은, 패턴, 상기 패턴의 측부에디실란(DiSilane: DS) 옥사이드가 형성되고, 그 상부를 디클로로실란(DiCloroSilane: DCS) 옥사이드가 상기 패턴 및 상기 DS 옥사이드를 커버하도록 형성된 기판을 준비하는 단계와, 제1 DCS/DS 에칭선택비를 갖는 매체를 이용하여 상기 DCS 옥사이드를 1차적으로 에칭하는 단계, 및 상기 제1 DCS/DS 에칭 선택비보다 낮은, 제2 DCS/DS 에칭선택비를 갖는 매체를 이용하여, 상기 DCS 옥사이드 및 상기 DS 옥사이드를 2차적으로 에칭하는 단계를 포함한다.In an etching method according to an exemplary embodiment of the present invention for solving this problem, a disilane (DiSilane: DS) oxide is formed on a side of the pattern, and the upper portion of the dichlorosilane (DiCloroSilane: DCS) oxide is formed. Preparing a substrate formed to cover a pattern and the DS oxide, first etching the DCS oxide using a medium having a first DCS / DS etch selectivity, and selecting the first DCS / DS etch Secondary etching the DCS oxide and the DS oxide using a medium having a second DCS / DS etch selectivity lower than the ratio.

이때, 상기 DCS 옥사이드를 1차적으로 에칭하는 단계에서, 상기 제1 DCS/DS의 에칭선택비는 200 이상이고, 상기 제2 DCS/DS의 에칭선택비는 10 이하가 되도록 에칭 매체를 선택할 수 있다.In this case, the etching medium may be selected such that the etching selectivity of the first DCS / DS is 200 or more and the etching selectivity of the second DCS / DS is 10 or less. .

예컨대, 상기 제1 DCS/DS 에칭선택비를 갖는 매체로서 불화수소/이소프로필알콜(HF/IPA)를 적용하고, 상기 제2 DCS/DS 에칭 선택비를 갖는 매체로서 불화수소/암모니아(HF/NH3)를 적용할 수 있다.For example, hydrogen fluoride / isopropyl alcohol (HF / IPA) is applied as a medium having the first DCS / DS etching selectivity, and hydrogen fluoride / ammonia (HF /) as the medium having the second DCS / DS etching selectivity. NH 3 ) may be applied.

한편, 상기 DCS 옥사이드를 1차적으로 에칭하는 단계는, 상기 DS 옥사이드의 단부가 노출되는 시점까지 진행될 수 있다.Meanwhile, the first etching of the DCS oxide may be performed until the end of the DS oxide is exposed.

이와 다르게, 상기 DCS 옥사이드를 1차적으로 에칭하는 단계는, 상기 DS 옥사이드의 단부가 노출되기 이전 시점까지 진행될 수 있다.Alternatively, the primary etching of the DCS oxide may proceed to a point before the end of the DS oxide is exposed.

본 발명의 예시적인 다른 실시예에 의한 에칭 방법은, 불화수소/이소프로필알콜(HF/IPA)을 적용하여, 1차적으로 기판을 에칭하는 단계와, 불화수소/암모니아(HF/NH3)를 적용하여, 2차적으로 기판을 에칭하는 단계를 포함한다.Etching method according to another exemplary embodiment of the present invention, by applying hydrogen fluoride / isopropyl alcohol (HF / IPA), etching the substrate first, and applying hydrogen fluoride / ammonia (HF / NH3) Thereby secondary etching the substrate.

예컨대, 상기 1차적으로 기판을 에칭하는 단계와 상기 2차적으로 기판을 에칭하는 단계는 동일 챔버에서 연속적으로 진행될 수 있다.For example, the first etching of the substrate and the second etching of the substrate may be continuously performed in the same chamber.

이때, 상기 1차적으로 기판을 에칭하는 단계에서 DCS/DS의 에칭선택비는 200 이상이고, 상기 2차적으로 기판을 에칭하는 단게에서 DCS/DS의 에칭선택비는 10 이하일 수 있다.In this case, the etching selectivity of the DCS / DS in the first step of etching the substrate may be 200 or more, the etching selectivity of the DCS / DS in the step of etching the second substrate may be 10 or less.

또한, 상기 1차적으로 기판을 에칭하는 단계는, DS 옥사이드의 단부가 노출되는 시점 또는 노출되기 전 시점까지 DCS 옥사이드가 에칭될 수 있다.In addition, in the etching of the substrate, the DCS oxide may be etched until the end of the DS oxide is exposed or before the exposure.

본 발명의 또다른 실시예에 의한 에칭 방법은, 제1 DCS/DS 에칭선택비를 갖는 매체를 이용하여 DCS 옥사이드를 1차적으로 에칭하는 단계와, 상기 제1 DCS/DS 에칭 선택비보다 낮은, 제2 DCS/DS 에칭선택비를 갖는 매체를 이용하여, 상기 DCS 옥사이드 및 DS 옥사이드를 2차적으로 에칭할 수 있다.An etching method according to another embodiment of the present invention comprises the steps of primarily etching a DCS oxide using a medium having a first DCS / DS etch selectivity, and lower than the first DCS / DS etch selectivity, Using a medium having a second DCS / DS etch selectivity, the DCS oxide and DS oxide can be etched secondarily.

예컨대, 상기 제1 DCS/DS 에칭선택비를 갖는 매체로서, 불화수소/이소프로필알콜(HF/IPA)을 적용하고, 상기 제2 DCS/DS 에칭선택비를 갖는 매체로서 불화수소/암모니아(HF/NH3)를 적용할 수 있다.For example, hydrogen fluoride / isopropyl alcohol (HF / IPA) is applied as the medium having the first DCS / DS etching selectivity, and hydrogen fluoride / ammonia (HF) as the medium having the second DCS / DS etching selectivity. / NH3) can be applied.

예컨대, 상기 DCS 옥사이드를 1차적으로 에칭하는 단계는, 상기 DS 옥사이드의 단부가 노출되는 시점까지 진행하거나, 또는 상기 DS 옥사이드의 단부가 노출되기 바로 이전 시점까지 진행될 수 있다.For example, the primary etching of the DCS oxide may proceed to the time point at which the end of the DS oxide is exposed or to the time point just before the end of the DS oxide is exposed.

예컨대, 상기 DCS 옥사이드를 1차적으로 에칭하는 단계 및 상기 상기 DCS 옥사이드 및 DS 옥사이드를 2차적으로 에칭하는 단계는 동일 챔버에서 진행될 수 있다.
For example, the primary etching of the DCS oxide and the secondary etching of the DCS oxide and DS oxide may be performed in the same chamber.

본 발명은 이와 같이, DCS/DS의 에칭선택비를 달리하는 2단계의 에칭을 적용함으로써 앞서 설명된 문제들을 해소할 수 있다.As described above, the present invention can solve the above-described problems by applying a two-step etching that varies the etching selectivity of the DCS / DS.

즉, 폴리실리콘 패턴의 상부가 일부 식각되어 데미지(damage)가 발생되는 문제, DCS/DS 고선택비 에칭시의 식각잔유물(etch residue)이 생성되는 문제, 및 패턴이 조밀하게 형성된 부분과 넓게 형성된 부분의 로딩 효과(loading effect)에 기인하는 에칭량(etch amount)의 차이의 문제들을 해결할 수 있다.
That is, the upper part of the polysilicon pattern is etched to cause damage, a problem that an etch residue is generated during DCS / DS high selectivity etching, and the pattern is densely formed. The problem of the difference in etch amount due to the loading effect of the part can be solved.

도 1은 본 발명의 예시적인 실시예에 의한 에칭 방법을 도시한 순서도이다.
도 2는 도 1에서 도시된 기판을 도시한 단면도이다.
도 3은 도 2에서 도시된 기판에 DCS 옥사이드를에칭하는 단계 도시한 단면도이다.
도 4는 도 3의 DCS 옥사이드의에칭이 완료된 결과를 도시하는 단면도이다.
도 5는 도 3의 결과물에 도 1에서 도시된 DCS 옥사이드 및 DS의 에칭이 완료된 결과를 도시하는 단면도이다.
도 6은 텅스텐 램프, 태양광 및 촛불의 파장대역 및 복사에너지를 도시하는 그래프이다.
도 7은 염소(Cl)에 의한 실리콘(Si)의 식각을 보여주는 그래프이다.
도 8은 종래의 HF/NH3 식각시의 로딩 이펙트(loading effect)를 보여주는 개념도이다.1 is a flowchart illustrating an etching method according to an exemplary embodiment of the present invention.
FIG. 2 is a cross-sectional view of the substrate illustrated in FIG. 1.
3 is a cross-sectional view illustrating the step of etching the DCS oxide on the substrate shown in FIG. 2.
4 is a cross-sectional view illustrating a result of etching of the DCS oxide of FIG. 3 completed.
FIG. 5 is a cross-sectional view illustrating a result of etching of the DCS oxide and the DS shown in FIG. 1 to the result of FIG. 3.
6 is a graph showing wavelength bands and radiant energy of tungsten lamps, sunlight, and candles.
7 is a graph illustrating etching of silicon (Si) by chlorine (Cl).
FIG. 8 is a conceptual diagram illustrating a loading effect in the conventional HF / NH3 etching.

상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있다.
BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings, It will be possible. The present invention is not limited to the following embodiments and may be embodied in other forms. The embodiments disclosed herein are provided so that the disclosure may be more complete and that those skilled in the art will be able to convey the spirit and scope of the present invention. In the drawings, the thickness of each device or film (layer) and regions is exaggerated for clarity of the present invention, and each device may have various additional devices not described herein.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings.

도 1은 본 발명의 예시적인 실시예에 의한 에칭 방법을 도시한 순서도이다.1 is a flowchart illustrating an etching method according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 예시적인 실시예에 의한 에칭 방법에 의하면, 먼저 기판을 준비한다(단계 S110).Referring to FIG. 1, according to an etching method according to an exemplary embodiment of the present invention, a substrate is first prepared (step S110).

이때 상기 기판은 반도체 제조공정에서 사용되는 웨이퍼일 수 있으며, 또한 기판 표면에 패턴이 형성되고, 패턴의 측면에는 디실란(DiSilane: DS) 옥사이드가 형성되고, 그 상부를 디클로로실란(DiCloroSilane: DCS) 옥사이드가 상기 패턴 및 상기 DS 옥사이드를 커버하도록 형성될 수 있다.In this case, the substrate may be a wafer used in a semiconductor manufacturing process, and a pattern is formed on the surface of the substrate, and a disilane (DiSilane: DS) oxide is formed on the side of the pattern, and the upper part of the dichlorosilane (DiCloroSilane: DCS) is formed. An oxide may be formed to cover the pattern and the DS oxide.

다음으로, 제1 DCS/DS 에칭선택비를 갖는 매체를 이용하여 상기 DCS 옥사이드를 1차적으로 에칭한다(단계 S120). 이때, 상기 제1 DCS/DS의 에칭선택비는 200 이상이 될 수 있다. 예컨대, 상기 DCS 옥사이드를 1차적으로 에칭하기 위하여 불화수소/이소프로필알콜(HF/IPA) 매체를 적용할 수 있다. 여기서, HF는 불화수소(Hydrogen Fluoride)이며, IPA는 이소프로필알콜(Isopropyl Alcohol, (CH3)2CHOH)이다.Next, the DCS oxide is primarily etched using a medium having a first DCS / DS etching selectivity (step S120). In this case, the etching selectivity of the first DCS / DS may be 200 or more. For example, a hydrogen fluoride / isopropyl alcohol (HF / IPA) medium may be applied to primarily etch the DCS oxide. Here, HF is hydrogen fluoride and IPA is isopropyl alcohol (CH 3 ) 2 CHOH.

다음으로, 상기 제1 DCS/DS 에칭 선택비보다 낮은, 제2 DCS/DS 에칭선택비를 갖는 매체를 이용하여, 상기 DCS 옥사이드 및 상기 DS 옥사이드를 2차적으로 에칭한다.(단계 S130). 이때, 상기 제2 DCS/DS 에칭선택비는 10 이하일 수 있다. 예컨대, 상기 DCS 옥사이드 및 상기 DS 옥사이드를 2차적으로 에칭하기 위하여 불화수소/암모니아(HF/NH3) 매체를 적용할 수 있다. 여기서 NH3는 암모니아다.Next, the DCS oxide and the DS oxide are secondarily etched using a medium having a second DCS / DS etch selectivity lower than the first DCS / DS etch selectivity (step S130). In this case, the second DCS / DS etching selectivity may be 10 or less. For example, hydrogen fluoride / ammonia (HF / NH 3 ) media may be applied to secondary etch the DCS oxide and the DS oxide. Where NH 3 is ammonia.

한편, 상기 단계 S120 및 단계 S130은 동일한 공정 챔버 내에서 진행될 수 있다. 즉, 동일한 공정 챔버에서 주입되는 가스를 바꾸어 주입함으로써 진행될 수 있다. 또한, 상기 단계 S110을 생략할 수도 있음은 당업자에 자명한 사실이다.Meanwhile, step S120 and step S130 may be performed in the same process chamber. That is, it can proceed by changing the injected gas in the same process chamber. It is also apparent to those skilled in the art that step S110 may be omitted.

또한, 앞서서 설명한 단계들을 달리 표현하면, 본 발명에 의한 에칭방법은 먼저, 불화수소/이소프로필알콜(HF/IPA)을 적용하여, 1차적으로 기판을 에칭하는 단계와, 불화수소/암모니아(HF/NH3)를 적용하여, 2차적으로 기판을 에칭하는 단계를 포함한다. 이러한 단계들에서 세부적인 사항은 앞의 설명과 동일하므로 중복되는 설명은 생략한다.In addition, if the above-described steps are expressed differently, the etching method according to the present invention firstly, by applying hydrogen fluoride / isopropyl alcohol (HF / IPA), etching the substrate first, and hydrogen fluoride / ammonia (HF) / NH3) to etch the substrate secondarily. In these steps, the details are the same as in the above description, and thus redundant descriptions are omitted.

이와 같이, DCS/DS 에칭선택비를 다르게 하여 2회에 걸쳐 에칭을 실시하는 경우, 폴리실리콘 패턴의 상부가 일부 식각되어 데미지(damage)가 발생되는 문제, DCS/DS 고선택비 에칭시의 식각잔유물(etch residue)이 생성되는 문제, 및 패턴이 조밀하게 형성된 부분과 넓게 형성된 부분의 로딩 효과(loading effect)에 기인하는 에칭량(etch amount)의 차이의 문제들을 해결할 수 있다.As described above, when the etching is performed twice with different DCS / DS etching selectivity, the upper part of the polysilicon pattern is etched to cause damage, and the etching during DCS / DS high selectivity etching is performed. Problems in which etch residues are generated and differences in etch amount due to the loading effect of the densely formed portions and the widely formed portions can be solved.

폴리실리콘 상부의 식각데미지는 다음의 이유에서 발생한다. 산화막 식각후 부산물(byproduct) 제거를 위해 텅스텐 할로겐 램프 사용하는 경우가 있는데, 텅스텐 할로겐의 파장영역은 대부분 도 6에서 도시된 바와 같이 적외선(IR)지역의 파장대이나 일부 자외선(UV) 영역도 존재한다.Etch damage on top of polysilicon occurs for the following reasons. In some cases, a tungsten halogen lamp is used to remove a byproduct after etching the oxide. The wavelength region of the tungsten halogen is mostly in the infrared (IR) region or some ultraviolet (UV) region as shown in FIG. .

이러한 자외선(UV)은 다음의 반응에 의해 150~200˚C 영역에서도 염소(Cl) 및 불소(F) 라디칼(radical)을 형성하고, 이러한 라디칼은 다음의 반응으로 실리콘(Si)을 식각한다.The ultraviolet (UV) forms chlorine (Cl) and fluorine (F) radicals in the region of 150 to 200 ° C by the following reaction, and the radicals etch silicon (Si) by the following reaction.

Si + 4Cl+ --> SiCl4 Si + 4Cl + -> SiCl 4

Si + 4F+ --> SiF4
Si + 4F + -> SiF 4

도 7은 염소(Cl)에 의한 실리콘(Si)의 식각을 보여주는 그래프이다.7 is a graph illustrating etching of silicon (Si) by chlorine (Cl).

도 7을 참조하면 자외선(UV) 하에서는 150~200˚C 의 온도 구간에서도 실리콘(Si)을 식각함을 볼 수 있다.Referring to FIG. 7, silicon (Si) may be etched even under a temperature range of 150 ° C. to 200 ° C. under UV light.

즉, 본 발명에서는 상기와 같은 현상이 발생하는 원인인 고체 부산물(byproduct) 이 발생하지 않는 HF/IPA 가스에 의해 DCS 옥사이드를 식각하여 실리콘(Si) 식각 데미지 발생을 최소화 한다. 그리고 부가적으로 데미지(damage) 발생을 최소화 하기 위해 부산물(byproduct)의 제거를 램핑(lamping) 방식에 의한 히팅(heating) 방식이 아닌, 메탈 히터(metal heater) 등에 의한 직접가열 방식을 채용해야 한다. 이 경우 발명의 구성은 제1 단계에서 HP/IPA 로 일정량의 산화막을 식각 후 제2 단계 식각에서 HF/NH3 가스를 활용하고, 연속적으로 HF/NH3 에서 발생한 고체 부산물은 메탈 히터 등의 직접 히팅 방식으로 제거한다.In other words, the present invention minimizes silicon (Si) etching damage by etching DCS oxide by HF / IPA gas which does not generate solid by-products (byproduct). In addition, in order to minimize damage generation, a direct heating method using a metal heater, etc., rather than a heating method by ramping should be adopted to remove byproducts. . In this case, the composition of the present invention utilizes HF / NH3 gas in the second step after etching a certain amount of oxide film with HP / IPA in the first step, and the solid by-products generated in HF / NH3 are directly heated, such as a metal heater. To remove it.

또한 본 발명에 의하면 패턴 사이즈(pattern size)에 따른 loading 효과를 억제할 수 있는데 그 이유는 도 8을 참조로 설명한다.
In addition, according to the present invention it is possible to suppress the loading effect according to the pattern size (pattern size) will be described with reference to FIG.

도 8은 종래의 HF/NH3 식각시의 로딩 이펙트(loading effect)를 보여주는 개념도이다.FIG. 8 is a conceptual diagram illustrating a loading effect in the conventional HF / NH3 etching.

도 8을 참조하면, 도 8의 오른쪽 가운데 부분은 식각후 부산물이 형성된 상태를 보여 준다. 도 8에서 볼 수 있듯이 패턴의 밀도(pattern density)가 높은 지역에서는 패턴의 측부(pattern side)에서 발생하는 부산물의 영향으로 적은량의 산화막이 식각되어도, 형성되는 부산물의 두께는 패턴이 넓은 영역에서 많은 량의 산화막이 식각된 후와 같이 양이 되고 결과적으로 패턴이 조밀한(dense) 영역의 산화막의 식각이 억제되어 로딩 이펙트가 발생한다. 본 발명의 HF/IPA 에서는 고체 부산물이 형성되지 않으므로 로딩 이펙트가 크게 개선된다.
Referring to FIG. 8, the right middle portion of FIG. 8 shows a state in which a by-product is formed after etching. As can be seen in FIG. 8, even when a small amount of oxide film is etched due to the by-products generated at the pattern side in the region where the pattern density is high, the thickness of the by-product formed is large in the region where the pattern is large. As the amount of the oxide film is etched, the amount becomes positive, and as a result, the etching of the oxide film in the dense region is suppressed, thereby generating a loading effect. In the HF / IPA of the present invention, since no solid by-products are formed, the loading effect is greatly improved.

이하, 기판에 대한 구체적인 도면을 중심으로 본 발명에 의한 에칭 방법을 보다 상세히 설명한다.Hereinafter, the etching method according to the present invention will be described in more detail with reference to specific drawings of the substrate.

도 2는 도 1에서 도시된 기판을 도시한 단면도이고, 도 3은 도 2에서 도시된 기판에 DCS 옥사이드를 에칭하는 단계 도시한 단면도이다.FIG. 2 is a cross-sectional view of the substrate illustrated in FIG. 1, and FIG. 3 is a cross-sectional view illustrating etching DCS oxide on the substrate illustrated in FIG. 2.

도 2 및 도 3을 참조하면, 기판(110)은, 표면에 패턴(111)이 형성되어 있다. 또한, 패턴(111)의 측면에는 디실란(DiSilane: DS) 옥사이드(112)가 형성되어 있으며, 그 상부를 디클로로실란(DiCloroSilane: DCS) 옥사이드(113)가 상기 패턴(111) 및 상기 DS 옥사이드(112)를 커버하도록 형성될 수 있다.2 and 3, a pattern 111 is formed on a surface of the substrate 110. In addition, a disilane (DiSilane: DS) oxide 112 is formed on a side of the pattern 111, and a dichlorosilane (DCS) oxide 113 is formed on the pattern 111 and the DS oxide (DS). 112 may be formed to cover.

상기 DCS 옥사이드(113)을 에칭하기 위해서 DCS/DC 에칭선택비는 200 이상인 매체를 사용하는 것이 바람직하다. 예컨대, DCS 옥사이드(113)을 에칭하기위해서 본 실시예에서는 불화수소/이소프로필알콜(HF/IPA) 매체를 이용한다. In order to etch the DCS oxide 113, a medium having a DCS / DC etching selectivity of 200 or more is preferably used. For example, hydrogen fluoride / isopropyl alcohol (HF / IPA) medium is used in this embodiment to etch DCS oxide 113.

이때의 반응 메커니즘은 다음과 같다.The reaction mechanism at this time is as follows.

2HF + M --> HF2 - + MH+, (M = (CH3)2CHOH ) 2HF + M -> HF 2 - + MH +, (M = (CH 3) 2 CHOH)

SiO2 + 2HF2 - +2MH+ --> SiF4(g)↑ + 2H2O(g)↑ + 2M(g)↑
 SiO 2 + 2HF 2 - + 2MH + -> SiF 4 (g) ↑ + 2H 2 O (g) ↑ + 2M (g) ↑

예컨대 불화수소/이소프로필알콜(HF/IPA) 매체를 이용하여 DCS 옥사이드(113)을 에칭하는 공정은 대략 4 Torr 내지 20 Torr의 압력하에서 진행될 수 있다. 바람직하게는 8 Torr의 압력하에서 진행될 수 있다.For example, the process of etching DCS oxide 113 using hydrogen fluoride / isopropyl alcohol (HF / IPA) medium may proceed under a pressure of approximately 4 Torr to 20 Torr. Preferably it can proceed under pressure of 8 Torr.

또한, 불화수소 및 이소프로필알콜 외에 반응에 참여하지 않는 가스인 질소(N2) 가스가 추가될 수도 있다. 한편, 질소가스를 대신하여 다른 불활성기체 (Ar, He)가 사용될 수도 있다.
In addition to hydrogen fluoride and isopropyl alcohol, nitrogen (N 2 ) gas, which is a gas that does not participate in the reaction, may be added. Meanwhile, other inert gases (Ar, He) may be used instead of nitrogen gas.

한편, 상기 DCS 옥사이드(113)의 에칭은 상기 DS 옥사이드(112)의 단부가 노출되는 시점까지 진행된다. 이와 다르게, 상기 DS 옥사이드의 단부가 노출되기 이전 시점까지 진행될 수도 있다.On the other hand, the etching of the DCS oxide 113 proceeds until the end of the DS oxide 112 exposed. Alternatively, it may proceed to a point before the end of the DS oxide is exposed.

이와 같이, 또한, 불화수소/이소프로필알콜(HF/IPA) 매체를 이용하여 식각하는 경우, 에칭시의 식각잔유물(etch residue)이 생성됨을 최소화할 수 있다.
As such, when etching using hydrogen fluoride / isopropyl alcohol (HF / IPA) medium, it is possible to minimize the generation of etch residues during etching.

도 4는 도 3의 DCS 옥사이드의에칭이 완료된 결과를 도시하는 단면도이고, 도 5는 도 3의 결과물에 도 1에서 도시된 DCS 옥사이드 및 DS의 에칭이 완료된 결과를 도시하는 단면도이다.4 is a cross-sectional view illustrating a result of etching of the DCS oxide of FIG. 3 is completed, and FIG. 5 is a cross-sectional view of a result of etching of the DCS oxide and DS shown in FIG. 1 in the result of FIG. 3.

도 4 및 도 5를 참조하면, DCS 옥사이드(113)의 에칭이 완료되어 DS 옥사이드(112)의 단부가 일부 노출되어 있다.4 and 5, the etching of the DCS oxide 113 is completed, and the end portion of the DS oxide 112 is partially exposed.

이후, 상기 DCS 옥사이드(113) 및 상기 DS 옥사이드(112)를 에칭한다. 이때, 상기 DCS 옥사이드(113) 및 상기 DS 옥사이드(112)를 에칭하기 위하여 DCS/DS 에칭선택비는 10 이하인 매체를 사용하는 것이 바람직하다. 예컨대, 상기 DCS 옥사이드(113) 및 상기 DS 옥사이드(112)를 에칭하기 위해서 본 실시예는 불화수소/암모니아(HF/NH3)를 사용한다.Thereafter, the DCS oxide 113 and the DS oxide 112 are etched. In this case, in order to etch the DCS oxide 113 and the DS oxide 112, a medium having a DCS / DS etching selectivity of 10 or less is preferably used. For example, this embodiment uses hydrogen fluoride / ammonia (HF / NH 3 ) to etch the DCS oxide 113 and the DS oxide 112.

이때의 반응 메커니즘은 다음과 같다.The reaction mechanism at this time is as follows.

HF + NH3 --> NH4FHF + NH 3- > NH 4 F

NH4F + SiO2 --> (NH4)2SiF6(s) + 2H2O(g)↑ + 4NH3(g)↑NH 4 F + SiO 2- > (NH 4 ) 2 SiF 6 (s) + 2H 2 O (g) ↑ + 4NH 3 (g) ↑

추가적으로 산화막과 상기 불화수소 및 암모니아가 반응하여 생성된 부산물[(NH4)2SiF6(s)]을 제거할 수 있다.In addition, the by-product [(NH 4 ) 2 SiF 6 (s)] generated by reacting the oxide film with the hydrogen fluoride and ammonia may be removed.

이때, 상기 부산물[(NH4)2SiF6(s)]은, 램프를 이용한 히팅(heating) 방법에 의해 제거될 수 있다.In this case, the by-product [(NH 4 ) 2 SiF 6 (s)] may be removed by a heating method using a lamp.

이때의 반응 메커니즘은 다음과 같다.The reaction mechanism at this time is as follows.

(NH4)2SiF6(s) -->2NH3(g)↑ + SiF4(g)↑ + 2HF(g)↑
(NH 4 ) 2 SiF 6 (s)-> 2NH 3 (g) ↑ + SiF 4 (g) ↑ + 2HF (g) ↑

램프에 의한 히팅시 기판의 온도는 150˚C 이상으로 후속의 트리밍 전 기판의 냉각이 필요하다. 이를 위하여, 트리밍챔버에서 장시간(1~5분) 정도 냉각 할 수도 있지만 이런 방식은 쓰루풋(through-put)을 감소시킨다. 그래서, 트리밍챔버에서 실리콘 에칭전에 냉각용 챔버에서, 냉각 후 후속의 트리밍을 진행하는 방법도 가능하다.
The temperature of the substrate during heating by the lamp is 150 ° C. or higher, requiring cooling of the substrate before subsequent trimming. To this end, it is possible to cool the trimming chamber for a long time (1-5 minutes), but this reduces the throughput. Thus, a method of proceeding subsequent trimming after cooling in the cooling chamber before silicon etching in the trimming chamber is also possible.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been described in connection with what is presently considered to be practical and exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

110: 기판
111: 패턴
112: 디실란(DS) 옥사이드
113: 디클로로실란(DCS) 옥사이드110: substrate
111: pattern
112: disilane (DS) oxide
113: dichlorosilane (DCS) oxide

Claims (13)

패턴, 상기 패턴의 측부에 디실란(DiSilane: DS) 옥사이드가 형성되고, 그 상부를 디클로로실란(DiCloroSilane: DCS) 옥사이드가 상기 패턴 및 상기 DS 옥사이드를 커버하도록 형성된 기판을 준비하는 단계;
제1 DCS/DS 에칭선택비를 갖는 매체를 이용하여 상기 DCS 옥사이드를 1차적으로 에칭하는 단계; 및
상기 제1 DCS/DS 에칭 선택비보다 낮은, 제2 DCS/DS 에칭선택비를 갖는 매체를 이용하여, 상기 DCS 옥사이드 및 상기 DS 옥사이드를 2차적으로 에칭하는 단계를 포함하는 에칭 방법.Preparing a substrate in which a pattern, a disilane (DS) oxide is formed on a side of the pattern, and on which a dichlorosilane (DCS) oxide covers the pattern and the DS oxide;
Primary etching the DCS oxide using a medium having a first DCS / DS etch selectivity; And
Secondarily etching the DCS oxide and the DS oxide using a medium having a second DCS / DS etch selectivity that is lower than the first DCS / DS etch selectivity. 제1항에 있어서,
상기 DCS 옥사이드를 1차적으로 에칭하는 단계에서,
상기 제1 DCS/DS의 에칭선택비는 200 이상이고, 상기 제2 DCS/DS의 에칭선택비는 10 이하인 것을 특징으로 하는 에칭 방법.The method of claim 1,
In the primary etching of the DCS oxide,
An etching selectivity of the first DCS / DS is 200 or more, and an etching selectivity of the second DCS / DS is 10 or less. 제1항에 있어서,
상기 제1 DCS/DS 에칭선택비를 갖는 매체는 불화수소/이소프로필알콜(HF/IPA)이고,
상기 제2 DCS/DS 에칭선택비를 갖는 매체는 불화수소/암모니아(HF/NH3)인 것을 특징으로 하는 에칭 방법.The method of claim 1,
The medium having the first DCS / DS etching selectivity is hydrogen fluoride / isopropyl alcohol (HF / IPA),
And wherein said medium having said second DCS / DS etch selectivity is hydrogen fluoride / ammonia (HF / NH 3 ). 제1항에 있어서,
상기 DCS 옥사이드를 1차적으로 에칭하는 단계는,
상기 DS 옥사이드의 단부가 노출되는 시점까지 진행하는 것을 특징으로 하는 에칭 방법.The method of claim 1,
Primarily etching the DCS oxide,
Etching until the end of the DS oxide is exposed. 제4항에 있어서,
상기 DCS 옥사이드를 1차적으로 에칭하는 단계는,
상기 DS 옥사이드의 단부가 노출되기 바로 이전 시점까지 진행하는 것을 특징으로 하는 에칭 방법.5. The method of claim 4,
Primarily etching the DCS oxide,
Etching to the point just before the end of the DS oxide is exposed. 불화수소/이소프로필알콜(HF/IPA)을 적용하여, 1차적으로 기판을 에칭하는 단계; 및
불화수소/암모니아(HF/NH3)를 적용하여, 2차적으로 기판을 에칭하는 단계를 포함하는 에칭 방법.First etching the substrate by applying hydrogen fluoride / isopropyl alcohol (HF / IPA); And
Etching the substrate secondary by applying hydrogen fluoride / ammonia (HF / NH 3). 제6항에 있어서, 상기 1차적으로 기판을 에칭하는 단계와 상기 2차적으로 기판을 에칭하는 단계는 동일 챔버에서 연속적으로 진행되는 것을 특징으로 하는 에칭 방법.7. The method of claim 6, wherein the first etching of the substrate and the second etching of the substrate are continuously performed in the same chamber. 제6항에 있어서,
상기 1차적으로 기판을 에칭하는 단계에서 DCS/DS의 에칭선택비는 200 이상이고,
상기 2차적으로 기판을 에칭하는 단게에서 DCS/DS의 에칭선택비는 10 이하인 것을 특징으로 하는 에칭 방법.The method according to claim 6,
The etching selectivity of the DCS / DS in the first step of etching the substrate is 200 or more,
And the etching selectivity of DCS / DS in the step of etching the substrate secondly is 10 or less. 제6항에 있어서,
상기 1차적으로 기판을 에칭하는 단계는,
DS 옥사이드의 단부가 노출되는 시점 또는 노출되기 전 시점까지 DCS 옥사이드를 에칭하는 것을 특징으로 하는 에칭 방법.The method according to claim 6,
Etching the substrate primarily,
Etching the DCS oxide to the point of time before or before the end of the DS oxide is exposed. 제1 DCS/DS 에칭선택비를 갖는 매체를 이용하여 DCS 옥사이드를 1차적으로 에칭하는 단계; 및
상기 제1 DCS/DS 에칭 선택비보다 낮은, 제2 DCS/DS 에칭선택비를 갖는 매체를 이용하여, 상기 DCS 옥사이드 및 DS 옥사이드를 2차적으로 에칭하는 단계를 포함하는 에칭 방법.Primary etching the DCS oxide using a medium having a first DCS / DS etch selectivity; And
Secondarily etching the DCS oxide and the DS oxide using a medium having a second DCS / DS etch selectivity that is lower than the first DCS / DS etch selectivity. 제10항에 있어서,
상기 제1 DCS/DS 에칭선택비를 갖는 매체는 불화수소/이소프로필알콜(HF/IPA)이고,
상기 제2 DCS/DS 에칭선택비를 갖는 매체는 불화수소/암모니아(HF/NH3)인 것을 특징으로 하는 에칭 방법.11. The method of claim 10,
The medium having the first DCS / DS etching selectivity is hydrogen fluoride / isopropyl alcohol (HF / IPA),
And wherein said medium having said second DCS / DS etch selectivity is hydrogen fluoride / ammonia (HF / NH3). 제10항에 있어서,
상기 DCS 옥사이드를 1차적으로 에칭하는 단계는,
상기 DS 옥사이드의 단부가 노출되는 시점까지 진행하거나, 또는 상기 DS 옥사이드의 단부가 노출되기 바로 이전 시점까지 진행하는 것을 특징으로 하는 에칭 방법.11. The method of claim 10,
Primarily etching the DCS oxide,
Etching until the end of the DS oxide is exposed, or to the point just before the end of the DS oxide is exposed. 제10항에 있어서,
상기 DCS 옥사이드를 1차적으로 에칭하는 단계 및 상기 상기 DCS 옥사이드 및 DS 옥사이드를 2차적으로 에칭하는 단계는 동일 챔버에서 진행되는 것을 특징으로 하는 에칭 방법.11. The method of claim 10,
Firstly etching the DCS oxide and secondly etching the DCS oxide and DS oxide are performed in the same chamber.
KR1020120100241A 2012-09-11 2012-09-11 Etching method KR101976393B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120100241A KR101976393B1 (en) 2012-09-11 2012-09-11 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120100241A KR101976393B1 (en) 2012-09-11 2012-09-11 Etching method

Publications (2)

Publication Number Publication Date
KR20140033840A true KR20140033840A (en) 2014-03-19
KR101976393B1 KR101976393B1 (en) 2019-05-09

Family

ID=50644574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120100241A KR101976393B1 (en) 2012-09-11 2012-09-11 Etching method

Country Status (1)

Country Link
KR (1) KR101976393B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464749A (en) * 2017-07-28 2017-12-12 北京北方华创微电子装备有限公司 Engraving method and etch system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004716A (en) * 2006-06-22 2008-01-10 Dainippon Screen Mfg Co Ltd High-pressure treatment method
KR20100065875A (en) * 2008-12-09 2010-06-17 주식회사 테스 Dry etch method for silicon oxide
KR20110123084A (en) * 2010-05-06 2011-11-14 주식회사 테스 Dry etch method for silicon oxide
KR20120038578A (en) * 2010-10-14 2012-04-24 주식회사 유진테크 Method and apparatus for manufacturing memory device having 3 dimensional structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004716A (en) * 2006-06-22 2008-01-10 Dainippon Screen Mfg Co Ltd High-pressure treatment method
KR20100065875A (en) * 2008-12-09 2010-06-17 주식회사 테스 Dry etch method for silicon oxide
KR20110123084A (en) * 2010-05-06 2011-11-14 주식회사 테스 Dry etch method for silicon oxide
KR20120038578A (en) * 2010-10-14 2012-04-24 주식회사 유진테크 Method and apparatus for manufacturing memory device having 3 dimensional structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464749A (en) * 2017-07-28 2017-12-12 北京北方华创微电子装备有限公司 Engraving method and etch system

Also Published As

Publication number Publication date
KR101976393B1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
JP7252935B2 (en) Periodic conformal deposition/anneal/etch for Si gapfill
KR102148035B1 (en) Removal of polysilicon and native oxide with high selectivity
US9005473B2 (en) Gaseous compositions comprising hydrogen fluoride and an alkylated ammonia derivative
JP3659933B2 (en) Method for etching high aspect ratio openings
TWI637442B (en) Method of patterning a silicon nitride dielectric film
US9390923B2 (en) Methods of removing residual polymers formed during a boron-doped amorphous carbon layer etch process
KR101305904B1 (en) Method of manufacturing a semiconductor device with minute pattern
TWI745682B (en) Substrate processing system and substrate processing method
KR20160075358A (en) Selective nitride etch
EP1595973A1 (en) Low temperature CVD chamber cleaning using dilute NF3
KR20100039886A (en) Methods of smoothing oxide spacer
TW201740448A (en) Substrate processing method using free radicals in plasma obtained from a mixed gas of the NF3 gas and the NH3 gas to etch
KR20040090931A (en) Method for fabricating a gate structure of a field effect transistor
TWI405260B (en) A plasma etching treatment method and a plasma etching processing apparatus
US10937661B2 (en) Method for removing silicon oxide and integrated circuit manufacturing process
KR20170058282A (en) Ultrahigh selective polysilicon etch with high throughput
US11158517B2 (en) Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
CN103972076A (en) Method for forming self-aligned double-layer graph
US20150371889A1 (en) Methods for shallow trench isolation formation in a silicon germanium layer
KR20040100767A (en) method for forming low pressure-silicon nitride layer
KR101976393B1 (en) Etching method
CN110854019A (en) Semiconductor manufacturing method
US20220102193A1 (en) Semiconductor device and method for fabricating the same
KR20170042044A (en) Dry etching method for silicon nitride
US20130095665A1 (en) Systems and methods for processing substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant