KR20140013690A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20140013690A
KR20140013690A KR1020120081785A KR20120081785A KR20140013690A KR 20140013690 A KR20140013690 A KR 20140013690A KR 1020120081785 A KR1020120081785 A KR 1020120081785A KR 20120081785 A KR20120081785 A KR 20120081785A KR 20140013690 A KR20140013690 A KR 20140013690A
Authority
KR
South Korea
Prior art keywords
semiconductor
layer
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020120081785A
Other languages
Korean (ko)
Inventor
안상정
Original Assignee
안상정
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안상정 filed Critical 안상정
Priority to KR1020120081785A priority Critical patent/KR20140013690A/en
Priority to CN201380039741.4A priority patent/CN104508841B/en
Priority to PCT/KR2013/006742 priority patent/WO2014017871A2/en
Priority to US14/414,384 priority patent/US9362446B2/en
Publication of KR20140013690A publication Critical patent/KR20140013690A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a semiconductor light emitting diode comprising a plurality of semiconductor layers having a growth substrate-removed surface in a first semiconductor layer side; a supporting substrate having a second surface opposite to a first surface; a bonded layer-removed surface which is formed in the first surface and is opened toward the semiconductor layers; an electrical connection which is connected from the semiconductor layers to the bonded layer-removed surface so that either an electron or a hole can be supplied to the semiconductor layers; and a wire for connecting the electrical connection to the outside.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}Technical Field [0001] The present invention relates to a semiconductor light emitting device,

본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 와이어 본딩을 이용하는 반도체 발광소자에 관한 것이다.The present disclosure relates generally to semiconductor light emitting devices, and more particularly, to semiconductor light emitting devices using wire bonding.

여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0=x=1, 0=y=1, 0=x+y=1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting element means a semiconductor light emitting element that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting element. The III-nitride semiconductor is made of a compound of Al (x) Ga (y) In (1-x-y) N (0 = x = 1, 0 = y = 1, 0 = x + y = 1). A GaAs-based semiconductor light-emitting element used for red light emission, and the like.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Herein, the background art relating to the present disclosure is provided, and these are not necessarily meant to be known arts.

도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 버퍼층(200), 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 전류 확산을 위한 투광성 전도막(600)과, 본딩 패드로 역할하는 전극(700)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 역할하는 전극(800)이 형성되어 있다.1 is a view illustrating a conventional semiconductor light emitting device (Lateral Chip), the semiconductor light emitting device is a substrate 100, a buffer layer 200 on the substrate 100, a first semiconductor layer having a first conductivity ( 300), an active layer 400 that generates light through recombination of electrons and holes, and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited, and translucent thereon for current diffusion thereon. The conductive film 600 and the electrode 700 serving as the bonding pad are formed, and the electrode 800 serving as the bonding pad is formed on the etched and exposed first semiconductor layer 300.

도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에, 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 그 위에 기판(100) 측으로 빛을 반사시키기 위한 3층으로 된 전극막(901), 전극막(902) 및 전극막(903)이 형성되어 있고, 식각되어 노출된 제1 반도체층(300) 위에 본딩 패드로 기능하는 전극(800)이 형성되어 있다.FIG. 2 is a view showing another example of a conventional semiconductor light emitting device (Flip Chip). The semiconductor light emitting device includes a substrate 100, a first semiconductor layer 300 having a first conductivity, An active layer 400 for generating light through recombination of holes and a second semiconductor layer 500 having a second conductivity different from the first conductivity are sequentially deposited on the substrate 100, An electrode film 901, an electrode film 902 and an electrode film 903 are formed in three layers. An electrode 800 functioning as a bonding pad is formed on the exposed first semiconductor layer 300 have.

도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(300), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(400), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(500)이 순차로 증착되어 있으며, 제2 반도체층(500)에 제1 반도체층(300)으로 빛을 반사시키기 위한 금속 반사막(910)이 형성되어 있고, 지지 기판(930) 측에 전극(940)이 형성되어 있다. 금속 반사막(910)과 지지 기판(930)은 웨이퍼 본딩층(920)에 의해 결합된다. 제1 반도체층(300)에는 본딩 패드로 기능하는 전극(800)이 형성되어 있다. FIG. 3 is a view showing another example of a conventional semiconductor light emitting device (Vertical Chip). The semiconductor light emitting device includes a first semiconductor layer 300 having a first conductivity, an active layer 300 that generates light through recombination of electrons and holes, A second semiconductor layer 500 having a second conductivity different from the first conductivity is sequentially deposited on the first semiconductor layer 500 and a second semiconductor layer 500 having a second conductivity different from the first conductivity is deposited on the second semiconductor layer 500, A reflective film 910 is formed, and an electrode 940 is formed on the side of the supporting substrate 930. The metal reflective film 910 and the supporting substrate 930 are joined by the wafer bonding layer 920. An electrode 800 functioning as a bonding pad is formed on the first semiconductor layer 300.

도 4 및 도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 4에 도시된 바와 같이, 도 2에 도시된 것과 같은 반도체 발광소자(Flip Chip)를 배선 기판(1000)에 탑재한 다음, 도 5에 도시된 바와 같이, 기판(100)을 제거함으로써, 도 3에 도시된 것과 같은 반도체 발광소자(Vertical Chip; 기판(100)이 제거되었다는 의미에서)를 구현하는 방법이다. 전극막(901,902,903)과 전극 패턴(1010)을 정렬시키고, 전극(800)과 전극 패턴(1020)을 정렬시킨 다음, 스터드 범프, 페이스트 또는 유테틱 금속(950,960)을 이용하여 반도체 발광소자를 배선 기판(1000)에 탑재하고, 레이저를 이용하여 기판(100)을 제거함으로써, 이러한 반도체 발광소자의 구현이 가능하다.4 and 5 are diagrams illustrating still another example of a conventional semiconductor light emitting device. As shown in FIG. 4, a semiconductor flip chip as shown in FIG. 2 is mounted on a wiring board 1000. Next, as shown in FIG. 5, by removing the substrate 100, a semiconductor light emitting device (in the sense that the substrate 100 has been removed) as shown in FIG. 3 is implemented. The electrode layers 901, 902, 903 and the electrode patterns 1010 are aligned, the electrodes 800 and the electrode patterns 1020 are aligned, and the semiconductor light emitting device is connected to the wiring board using stud bumps, pastes, or eutectic metals 950 and 960. It is possible to implement such a semiconductor light emitting device by mounting on the (1000), by removing the substrate 100 using a laser.

그러나 칩 레벨에서 이런 공정을 행해야 하므로, 공정이 길고 복잡하며, 전극막(910,902,903) 및 전극(800)과, 전극 패턴(1010,1020)의 정렬에도 어려움이 따른다. 또한 칩 레벨의 형광체 코팅으로 인한 비용 증가도 문제가 된다.However, since this process must be performed at the chip level, the process is long and complicated, and the alignment of the electrode films 910, 902, 903, the electrodes 800, and the electrode patterns 1010, 1020 is also difficult. In addition, the increased cost of chip-level phosphor coating is also a problem.

따라서 이러한 칩 레벨에서의 TFFC(Thin Flim Flip Chip) 기술의 상용화는 고도의 반도체 발광소자 제조 기술을 보여주는 것이기도 하지만, 한편으로, 웨이퍼 레벨에서 이러한 기술의 적용이 아직 쉽지 않다는 것을 보여주는 것이기도 하다. 웨이퍼 레벨에서 이러한 개념을 적용하기 위해, 여러 제안들이 있어 왔지만, 전극막(910,902,903) 및 전극(800)과, 전극 패턴(1010,1020) 정렬의 어려움 그리고, 웨이퍼 레벨 본딩 이후, 기판(100)의 제거 공정 및 이의 후속 공정에서 반도체층(200,300,400)의 깨짐의 문제를 실질적으로 해소한 반도체 발광소자 및 이의 제조 방법은 제안되고 있지 않은 실정이다.Therefore, the commercialization of TFFC (Thin Flim Flip Chip) technology at the chip level shows a high semiconductor light emitting device manufacturing technology, on the other hand, also shows that the application of this technology at the wafer level is not easy yet. To apply this concept at the wafer level, several proposals have been made, but the difficulty of aligning the electrode films 910, 902, 903 and the electrodes 800, the electrode patterns 1010, 1020, and after wafer level bonding, There is no proposal for a semiconductor light emitting device and a method of manufacturing the same, which substantially solve the problem of cracking of the semiconductor layers 200, 300, and 400 in the removal process and subsequent processes thereof.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층; 제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate); 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키는 접합층(Bonded layer); 제1 면에 형성되며, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface); 복수의 반도체층으로 전자 및 정공 중 하나를 공급하도록 복수의 반도체층으로부터 접합층 제거면 위로 이어지는 전기적 연결(Electrical connection); 그리고, 전기적 연결을 외부와 연결시키는 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다. 여기서 외부는 복수의 반도체층의 외부를 의미하는 것으로 전원 자체일 수 있지만, 인근한 전기 소자, 전자 소자, 또는 발광체 등일 수도 있다.According to one aspect of the present disclosure, in a semiconductor light emitting device, a first semiconductor layer having a first conductivity, sequentially grown using a growth substrate, and different from the first conductivity. A plurality of semiconductor layers comprising a second semiconductor layer having a second conductivity and an active layer interposed between the first semiconductor layer and the second semiconductor layer and generating light by recombination of electrons and holes, wherein the first semiconductor layer is provided. A plurality of semiconductor layers having a growth substrate-removed surface on the side; A supporting substrate having a first side and a second side opposite the first side; A bonded layer bonding the second semiconductor layer side of the plurality of semiconductor layers to the first surface side of the support substrate; A bonded layer-removed surface formed on the first surface and open toward the plurality of semiconductor layers; An electrical connection from the plurality of semiconductor layers over the junction layer removing surface to supply one of electrons and holes to the plurality of semiconductor layers; And, there is provided a semiconductor light emitting device comprising a; wire for connecting the electrical connection to the outside. Here, the outside means the outside of the plurality of semiconductor layers and may be a power source itself, but may also be an adjacent electric device, an electronic device, a light emitter, or the like.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

도 1은 종래의 반도체 발광소자의 일 예(Lateral Chip)를 나타내는 도면,
도 2는 종래의 반도체 발광소자의 다른 예(Flip Chip)를 나타내는 도면,
도 3은 종래의 반도체 발광소자의 또 다른 예(Vertical Chip)를 나타내는 도면,
도 4 및 도 5는 종래의 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 기술 사상을 설명하는 도면,
도 7 내지 도 11은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,
도 12는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 나타내는 도면,
도 13은 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 14는 본 개시에 따란 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 15는 본 개시에 따란 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면,
도 16은 도 12에 도시된 반도체 발광소자에 있어서, 성장 기판 제거 면의 형상의 예들을 나타내는 도면,
도 17은 본 개시에 따른 전기적 연결의 형상의 예들을 나타내는 도면,
도 18 내지 도 20은 본 개시에 형광체가 적용한 예들을 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 25는 도 23의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면,
도 26은 도 24의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면,
도 27 및 도 28은 도 22에 도시된 반도체 발광소자의 다양한 전기적 연결 방법을 나타내는 도면.1 is a view showing an example of a conventional semiconductor light emitting device (lateral chip)
2 is a view showing another example (Flip Chip) of a conventional semiconductor light emitting device,
3 is a view showing still another example of a conventional semiconductor light emitting device (Vertical Chip)
4 and 5 are views showing still another example of a conventional semiconductor light emitting device,
6 is a view for explaining a technical idea of a semiconductor light emitting device according to the present disclosure;
7 to 11 are views for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure;
12 is a diagram illustrating an example of a method of forming an electrical connection according to the present disclosure;
13 illustrates another example of a method of forming an electrical connection according to the present disclosure;
14 illustrates another example of a method of forming an electrical connection in accordance with the present disclosure;
15 illustrates another example of a method of forming an electrical connection in accordance with the present disclosure;
16 is a view showing examples of the shape of a growth substrate removing surface in the semiconductor light emitting device shown in FIG. 12;
17 shows examples of the shape of an electrical connection according to the present disclosure;
18 to 20 show examples in which the phosphor is applied to the present disclosure;
21 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
22 illustrates another example of the semiconductor light emitting device according to the present disclosure;
23 is a view showing still another example of a semiconductor light emitting device according to the present disclosure;
24 is a view showing still another example of the semiconductor light emitting device according to the present disclosure,
FIG. 25 illustrates an example in which the concept of the semiconductor light emitting device of FIG. 23 is applied to the semiconductor light emitting device shown in FIG. 12;
FIG. 26 is a diagram illustrating an example in which the concept of the semiconductor light emitting device of FIG. 24 is applied to the semiconductor light emitting device shown in FIG. 12;
27 and 28 illustrate various electrical connection methods of the semiconductor light emitting device illustrated in FIG. 22.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 6은 본 개시에 따른 반도체 발광소자의 기술 사상을 설명하는 도면으로서, 반도체 발광소자는 제1 도전성을 가지는 제1 반도체층(30; 예: n형 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; p형 GaN), 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층(40; 예: InGaN/GaN 다중양자우물구조)을 구비하는 복수의 반도체층을 구비한다. 제1 반도체층(30)의 도전성과 제2 반도체층(50)의 도전성은 바뀔 수 있다. 복수의 반도체층(30,40,50)은 성장 기판(10; 도 7 참조)이 제거되어 노출되는 성장 기판 제거 면(31)을 구비한다. 성장 기판 제거 면(31)은 성장 기판이 제거되는 조건 및 이때 제거되는 희생층에 따라, 도핑된 n층, 도핑되지 않는 n층, 도 1의 버퍼층(200) 등으로 이루어질 수 있으며, 광 취출효율을 높이기 위해, 거친 표면(rough surface)으로 될 수 있다. 또한 반도체 발광소자는 제1 면(101a)과 제1 면(101a)에 대향하는 제2 면(101b)을 가지는 지지 기판(101)을 구비한다. 지지 기판(101)에는 제1 전기적 통로(91)와 제2 전기적 통로(92)가 구비되어 있다. 도 6에서 제1 전기적 통로(91)와 제2 전기적 통로(92)는 제2 면(101b)으로부터 제1 면(101a)로 이어져 있다. 복수의 반도체층(30,40,50)과 지지 기판(101)은 접합층(90)에 의해 결합 또는 접합된다. 접합층(90)은 도 3과 같은 반도체 발광소자를 제조할 때 사용되는 통상의 웨이퍼 본딩법에 의해 형성될 수 있다. 제1 전기적 통로(91)는 접합층(90)을 거쳐 복수의 반도체층(30,40,50)으로 전자와 정공 중의 하나를 공급한다. 제2 전기적 통로(92)는 접합 후, 접합층(90)을 제거함으로써 비로소 제1 면(101a)으로부터 노출되며, 이렇게 접합층(90)이 제거되어, 복수의 반도체층(30,40,50) 쪽으로 개방되어 노출된 제1 면(101a) 영역을 접합층 제거 면(102)이라 정의한다. 전기적 연결(93)은 실시예에 따라 제1 반도체층(30) 또는 제2 반도층(50)으로 제2 전기적 통로(92)를 전기적으로 연결한다.6 is a view illustrating a technical idea of a semiconductor light emitting device according to the present disclosure, in which the semiconductor light emitting device includes a first semiconductor layer 30 having a first conductivity (eg, n-type GaN), and a second conductivity different from the first conductivity. An active layer 40 interposed between the second semiconductor layer 50 (p-type GaN) and the first semiconductor layer 30 and the second semiconductor layer 50 to generate light using recombination of electrons and holes; : A plurality of semiconductor layers (InGaN / GaN multi-quantum well structure). The conductivity of the first semiconductor layer 30 and the conductivity of the second semiconductor layer 50 may be changed. The semiconductor layers 30, 40, and 50 have a growth substrate removal surface 31 on which the growth substrate 10 (see FIG. 7) is removed and exposed. The growth substrate removal surface 31 may be formed of a doped n layer, an undoped n layer, the buffer layer 200 of FIG. 1, and the like, depending on the conditions under which the growth substrate is removed and the sacrificial layer removed at this time. In order to increase, it can be a rough surface. In addition, the semiconductor light emitting device includes a supporting substrate 101 having a first surface 101a and a second surface 101b opposite to the first surface 101a. The supporting substrate 101 is provided with a first electrical passage 91 and a second electrical passage 92. In FIG. 6, the first electrical passage 91 and the second electrical passage 92 extend from the second surface 101b to the first surface 101a. The plurality of semiconductor layers 30, 40, 50 and the supporting substrate 101 are bonded or bonded by the bonding layer 90. The bonding layer 90 may be formed by a conventional wafer bonding method used when manufacturing a semiconductor light emitting device as shown in FIG. 3. The first electrical passage 91 supplies one of electrons and holes to the plurality of semiconductor layers 30, 40, and 50 through the bonding layer 90. After the bonding, the second electrical passage 92 is finally exposed from the first surface 101a by removing the bonding layer 90. Thus, the bonding layer 90 is removed, and the plurality of semiconductor layers 30, 40, and 50 are removed. An area of the first surface 101a that is open toward and exposed to) is defined as the bonding layer removing surface 102. The electrical connection 93 electrically connects the second electrical passage 92 to the first semiconductor layer 30 or the second semiconductor layer 50, according to an embodiment.

도 7 내지 도 11은 본 개시에 따른 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면으로서, 도 7에 도시된 바와 같이, 먼저 성장 기판(10; 예: 사파이어 기판)에 순차로 성장된, 제1 반도체층(30), 활성층(40), 제2 반도체층(40)을, 접합층(90)을 형성하여, 제1 전기적 통로(91)와 제2 전기적 통로(92)가 형성된 지지 기판(101)과 접합한다. 성장 기판(10)으로는 사파이어, Si, AlN, AlGaN, SiC 등의 물질이 이용될 수 있으며, 이들에 제한되지 않는다. 지지 기판(101)으로는 전기적으로 절연성 특성을 갖는 물질; Si, SiC, AlSiC, AlN, AlGaN, GaN, 사파이어, LTCC(Low Temperature Co-fired Ceramic), HTCC(High Temperature Co-fired Ceramic) 등이 이용될 수 있으며, 성장 기판 제거시에 복수의 반도체층(30,40,50)의 깨짐을 방지하고, 열 방출 성능이 좋은 물질이 적합하다. 복수의 반도체층(30,40,50)의 성장시에 도 1에서와 같은 버퍼층(200)을 구비하는 것도 좋다. 다음으로, 도 8에 도시된 바와 같이, 성장 기판(10)을 복수의 반도체층(30,40,50)과 분리, 제거한다. 이러한 성장 기판(10)의 제거에는 공지의 레이저 리프트 오프법(Laser Lift-off), 희생층을 이용한 습식 식각법, 그라인딩법, CMP(Chemical-Mechanical Polishing) 등의 방법이 이용될 수 있다. 다음으로, 도 9에 도시된 바와 같이, 웨이퍼 레벨 상태에서(칩 레벨에 대해 웨이퍼 레벨은 상대적인 개념으로 이해되어야 한다. 일반적으로 웨이퍼 레벨은 성장 기판(10) 위에 복수의 반도체층(30,40,50)이 적층된 상태를 의미하지만, 칩 레벨 이전 즉, 실제 사용되는 형태로 잘려진 칩이 되기 이전에, 칩 레벨보다 큰 벌크로 잘려져 있는 성장 기판(10) 위의 복수의 반도체층(30,40,50) 상태를 포함하는 것으로 이해되어야 한다.) 개별 칩으로 분리하기 위해, 복수의 반도체층(30,40,50)을 일부 제거하여, 분리(isolation)한다. 다음으로, 도 10에 도시된 바와 같이, 접합층(90)을 제거하여, 접합층 제거 면(102)을 형성하고, 제2 전기적 통로(92)를 노출시킨다. 접합층(90)의 제거에는 공지의 건식 식각, 습식 식각이 이용될 수 있다. 복수의 반도체층(30,40,50)을 개별 칩으로 분리하는 과정과, 접합층(90)을 제거하는 과정의 순서는 반드시 이 순서를 따라야 하는 것은 아니며, 먼저, 접합층(90)을 형성하기 위해, 복수의 반도체층(30,40,50)과 접합층(90)을 제거하여 접합층 제거 면(102)을 형성한 다음, 복수의 반도체층(30,40,50)을 개별 칩으로 분리하여 좋다. 다음으로, 도 11에 도시된 바와 같이, 필요에 따라 절연층(110; 예: SiO2)을 형성하고, 전기적 연결(93)을 형성한다. 전기적 연결(93)은 반도체 공정에 널리 사용되는 금속을 증착함으로써 형성될 수 있다. 접합층(90)은 복수의 반도체층(30,40,50) 및 지지 기판(101) 모두에 접합 물질을 구비하여 형성되어도 좋고, 일측에만 접합 물질을 구비하여 형성되어도 좋다. 제1 전기적 통로(91)와 제2 전기적 통로(92)는 지지 기판(101)에 구멍을 형성한 후, 도전성 물질을 삽입함으로써 형성될 수 있으며, 예를 들어, 전기 도금이 사용될 수 있다. 제1 전기적 통로(91) 및 제2 전기적 통로(92)는 처음부터 제2 면(101b; 도 6 참조)까지 이어져 있어도 좋고, 제2 면(101b)이 그라인딩되어 노출되는 형태여도 좋다.7 to 11 are diagrams for explaining an example of a method of manufacturing a semiconductor light emitting device according to the present disclosure, as shown in FIG. The first semiconductor layer 30, the active layer 40, and the second semiconductor layer 40 are formed by forming a bonding layer 90 to support the first and second electrical paths 91 and 92. The substrate 101 is bonded to the substrate 101. As the growth substrate 10, materials such as sapphire, Si, AlN, AlGaN, SiC, and the like may be used, but are not limited thereto. The support substrate 101 may include a material having an electrically insulating property; Si, SiC, AlSiC, AlN, AlGaN, GaN, Sapphire, Low Temperature Co-fired Ceramic (LTCC), High Temperature Co-fired Ceramic (HTCC), etc. may be used, and a plurality of semiconductor layers ( 30, 40, 50) to prevent cracking and good heat dissipation performance is suitable. When the plurality of semiconductor layers 30, 40, 50 are grown, a buffer layer 200 as shown in FIG. 1 may be provided. Next, as shown in FIG. 8, the growth substrate 10 is separated and removed from the plurality of semiconductor layers 30, 40, and 50. To remove the growth substrate 10, a known laser lift-off method, a wet etching method using a sacrificial layer, a grinding method, or a chemical-mechanical polishing (CMP) method may be used. Next, as shown in Fig. 9, in the wafer level state (the wafer level should be understood as a relative concept with respect to the chip level. In general, the wafer level is a plurality of semiconductor layers 30, 40, on the growth substrate 10. 50 is a stacked state, but before the chip level, that is, before the chip is cut into the form actually used, a plurality of semiconductor layers 30, 40 on the growth substrate 10 cut into bulk larger than the chip level. And 50). In order to separate into individual chips, a plurality of semiconductor layers 30, 40, and 50 are partially removed and separated. Next, as shown in FIG. 10, the bonding layer 90 is removed to form the bonding layer removing face 102 and the second electrical passage 92 is exposed. For the removal of the bonding layer 90, known dry etching and wet etching may be used. The order of separating the plurality of semiconductor layers 30, 40, and 50 into individual chips and removing the bonding layer 90 does not necessarily have to be in this order. First, the bonding layer 90 is formed. To this end, the plurality of semiconductor layers 30, 40, 50 and the bonding layer 90 are removed to form the bonding layer removing surface 102, and then the plurality of semiconductor layers 30, 40, 50 are separated into individual chips. Good to separate Next, as shown in FIG. 11, an insulating layer 110 (eg, SiO 2 ) is formed as needed, and an electrical connection 93 is formed. Electrical connections 93 may be formed by depositing metals widely used in semiconductor processes. The bonding layer 90 may be formed with a bonding material on both the plurality of semiconductor layers 30, 40, 50 and the support substrate 101, or may be formed with a bonding material only on one side. The first electrical passage 91 and the second electrical passage 92 may be formed by forming a hole in the support substrate 101 and then inserting a conductive material, for example, electroplating may be used. The first electrical passage 91 and the second electrical passage 92 may extend from the beginning to the second surface 101b (see FIG. 6), or may be in a form in which the second surface 101b is ground and exposed.

도 12는 본 개시에 따라 전기적 연결을 형성하는 방법의 일 예를 나타내는 도면으로서, 제1 전기적 연결(91)이 접합층(90)을 통해 제1 반도체층(30)에 전기적으로 연결되어, 제1 반도체층(30)을 통해 활성층(40)으로 전자를 공급한다. 제2 전기적 연결(92)이 전기적 연결(93)을 통해, 제1 도전층(94)을 거쳐, 제2 반도체층(40)에 전기적으로 연결되어, 제2 반도체층(50)을 통해 활성층(40)으로 정공을 공급한다. 12 is a diagram illustrating an example of a method of forming an electrical connection according to the present disclosure, in which a first electrical connection 91 is electrically connected to a first semiconductor layer 30 through a bonding layer 90. 1 The electrons are supplied to the active layer 40 through the semiconductor layer 30. The second electrical connection 92 is electrically connected to the second semiconductor layer 40 through the first conductive layer 94, through the electrical connection 93, and through the second semiconductor layer 50. 40) to supply holes.

제1 도전층(94)은 복수의 반도체층(30,40,50)이 제거됨으로써 노출되어, 전기적 연결(93)과 전기적으로 연결된다. 제1 도전층(94)은 제2 반도체층(50)으로 전류를 확산시키는 한편, 활성층(40)에서 생성된 빛을 제1 반도체층(30) 측으로 반사하는 역할을 동시에 가지는 물질로 이루어지는 것이 바람직하다. 제1 도전층(94)은 Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, ITO, ZnO, SnO2, In2O3, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.The first conductive layer 94 is exposed by removing the plurality of semiconductor layers 30, 40, and 50, and is electrically connected to the electrical connection 93. The first conductive layer 94 may be made of a material that simultaneously diffuses current into the second semiconductor layer 50 and simultaneously reflects light generated in the active layer 40 toward the first semiconductor layer 30. Do. The first conductive layer 94 is made of Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, ITO, ZnO, SnO 2, the in 2 O 3, or an alloy thereof, or these, or an alloy thereof can be formed by constructing a multi-layer formed by two or more layers.

전기적 연결(93)은 Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.Electrical connection 93 is Au, Pt, Ag, Al, Rh, Cr, Cu, Ta, Ni, Pd, Mg, Ru, Ir, Ti, V, Mo, W, TiW, CuW, or alloys thereof, These or these alloys can be formed in multiple layers formed from two or more layers.

접합층(90)은 지지 기판(101)에 구비되는 도전 접합층(96)과, 복수의 반도체층(30,40,50)에 구비되어 제2 반도체층(50)과 활성층(30)을 관통하여 제1 반도체층(30)으로 이어진 제2 도전층(95)을 구비한다. 도전 접합층(95)은 단일의 물질로 되어도 좋고, 도전 접합층(96)과 접하는 측이 접합에 적합한 별개의 물질로 되어도 좋다.The bonding layer 90 is provided in the conductive bonding layer 96 provided on the support substrate 101 and the plurality of semiconductor layers 30, 40, and 50 to penetrate the second semiconductor layer 50 and the active layer 30. The second conductive layer 95 is connected to the first semiconductor layer 30. The conductive bonding layer 95 may be made of a single material, or the side in contact with the conductive bonding layer 96 may be a different material suitable for bonding.

도전 접합층(95)은 GaN 물질과 오믹접촉(Ohmic contact)을 형성하는 물질과 접합(Bonding) 역할을 하는 물질로 구성되며, Au, Pt, Ag, Al, Rh, Cu, Ta, Ni, Pd, Ti, V, Mo, W, TiW, CuW, Sn, In, Bi, 또는 이들의 합금이나, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.The conductive bonding layer 95 is made of a material that bonds with the GaN material and forms a ohmic contact, and includes Au, Pt, Ag, Al, Rh, Cu, Ta, Ni, and Pd. , Ti, V, Mo, W, TiW, CuW, Sn, In, Bi, or alloys thereof, or these or alloys thereof can be formed by forming a multilayer formed of two or more layers.

도전 접합층(96)은 지지 기판과 접착력(Adhesion)이 우수한 물질과 접합(Bonding) 역할을 하는 물질로 구성되며, Ti, Ni, W, Cu, Ta, V, TiW, CuW, Au, Pd, Sn, In, Bi, 또는 이들의 합금, 이들 또는 이들의 합금이 2층 이상으로 형성된 다층으로 구성하여 형성할 수 있다.The conductive bonding layer 96 is made of a support substrate and a material having excellent adhesion and bonding, and includes Ti, Ni, W, Cu, Ta, V, TiW, CuW, Au, Pd, Sn, In, Bi, or alloys thereof, these or alloys thereof may be formed by forming a multilayer formed of two or more layers.

도면 번호 110과 111은 절연층이다.Reference numerals 110 and 111 denote insulating layers.

이러한 구성을 통해, 복수의 반도체층(30,40,50)의 전체 면과 지지 기판(101)의 전체 면이 접합에 이용되며, 성장 기판(10; 도 7 참조)의 제거시에도 전체 면이 접합된 상태를 유지함으로써, 복수의 반도체층(30,40,50)의 깨짐을 방지할 수 있게 된다. 또한 제1 전기적 통로(91) 및 제2 전기적 통로(92)와, 복수의 반도체층(30,40,50) 간의 정렬(Alignment)도 어려움 없이 행할 수 있게 된다. 다만, 성장 기판(10)의 제거 후에, 제2 전기적 통로(92)와 복수의 반도체층(30,40,50)의 전기적 이음이 필요하며, 이를 위해, 이미 접합된 접합층(90)을 제거하여 접합층 제거 면(102)을 형성하고, 전기적 연결(93)을 이용하여, 제2 전기적 통로(92)와 제2 반도체층(50)을 전기적으로 연결한다. 본 개시의 회피를 목적으로, 접합층(90)을 형성하기에 앞서, 제2 도전층(95) 또는 도전 접합층(96)에 조그마한 구멍들을 형성할 수 있을 것이며, 이러한 점을 당업자는 염두에 두어야 한다. 바람직하게는, 지지 기판(101)의 제2 면(101b)에 후면 전극(120)과 후면 전극(121)을 제1 전기적 통로(91)와 제2 전기적 통로(92)와 연결되도록 마련하여, 리드 프레임으로 기능하게 할 수 있다. Through this configuration, the entire surface of the plurality of semiconductor layers 30, 40, 50 and the entire surface of the support substrate 101 are used for bonding, and the entire surface is removed even when the growth substrate 10 (see FIG. 7) is removed. By maintaining the bonded state, it is possible to prevent cracking of the plurality of semiconductor layers 30, 40, 50. In addition, alignment between the first and second electrical passages 91 and 92 and the plurality of semiconductor layers 30, 40, and 50 can be performed without difficulty. However, after removal of the growth substrate 10, electrical coupling between the second electrical passage 92 and the plurality of semiconductor layers 30, 40, and 50 is necessary. For this purpose, the bonding layer 90 that is already bonded is removed. Thereby forming the bonding layer removing surface 102, and electrically connecting the second electrical passage 92 and the second semiconductor layer 50 using the electrical connection 93. For the purpose of avoiding the present disclosure, small holes may be formed in the second conductive layer 95 or the conductive bonding layer 96 prior to forming the bonding layer 90, and those skilled in the art will be aware of this. Should be placed. Preferably, the rear electrode 120 and the rear electrode 121 are provided on the second surface 101b of the support substrate 101 so as to be connected to the first electrical passage 91 and the second electrical passage 92. It can function as a lead frame.

도 13은 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 제1 도전층(94)과 도전 접합층(96)이 접합되어 접합층(90)을 형성하고, 제2 도전층(95)이 전기적 연결(93)과 연결되어, 제2 전기적 통로(92)로부터 제1 반도체층(30)으로 전류가 공급된다.FIG. 13 illustrates another example of a method of forming an electrical connection according to the present disclosure, in which a first conductive layer 94 and a conductive bonding layer 96 are bonded to form a bonding layer 90, and a second The conductive layer 95 is connected to the electrical connection 93 so that a current is supplied from the second electrical passage 92 to the first semiconductor layer 30.

도 14는 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 도전 접합층(96)과 제2 도전층(94)이 접합되어 접합층(90)을 형성한다. 다만 제2 도전층(94)은 접합에만 관여할 뿐, 제1 반도체층(30)으로 전류를 공급하지는 않는다. 제1 전기적 통로(91)는 접합층(90)과 제1 도전층(95)을 거쳐서 제2 반도체층(50)과 전기적으로 연결된다. 이때, 제1 도전층(95)은 반사막 및/또는 전류 확산층으로 기능할 수 있다. 제1 반도체층(30)으로의 전류 공급은 제2 전기적 통로(92)로부터 성장 기판 제거 면(31)으로 이어진 전기적 연결(93)에 의해 이루어진다.14 illustrates another example of a method of forming an electrical connection according to the present disclosure, in which a conductive bonding layer 96 and a second conductive layer 94 are bonded to form a bonding layer 90. However, the second conductive layer 94 only participates in the junction and does not supply current to the first semiconductor layer 30. The first electrical passage 91 is electrically connected to the second semiconductor layer 50 via the bonding layer 90 and the first conductive layer 95. In this case, the first conductive layer 95 may function as a reflective film and / or a current diffusion layer. The current supply to the first semiconductor layer 30 is made by an electrical connection 93 from the second electrical passageway 92 to the growth substrate removal surface 31.

도 15는 본 개시에 따라 전기적 연결을 형성하는 방법의 또 다른 예를 나타내는 도면으로서, 접합에 앞서, 복수의 반도체층(30,40,50)에 제2 반도체층(50)과 활성층(40)이 제거되어 제1 반도체층(30)에 메사 면(32)이 형성되어 있다. 또한 메사 면(32)을 형성한 후, 복수의 반도체층(30,40,50)에 분리(isolation) 공정을 미리 해 두는 것도 가능하다. 이러한 구성에 의하면, 메사 면(32) 형성 후, 활성층(40)을 보호하는 보호층(예: SiO2; 절연층(110)의 일부가 된다.)을 구비할 수 있게 되어, 후속 공정에서 소자의 신뢰성을 향상시킬 수 있게 된다.FIG. 15 is a diagram illustrating another example of a method of forming an electrical connection according to the present disclosure. Prior to bonding, the second semiconductor layer 50 and the active layer 40 may be formed on the plurality of semiconductor layers 30, 40, and 50. The mesa surface 32 is formed in the 1st semiconductor layer 30 by this removal. In addition, after the mesa surface 32 is formed, it is also possible to perform an isolation process in advance for the plurality of semiconductor layers 30, 40, 50. According to such a configuration, after the mesa surface 32 is formed, a protective layer (for example, SiO 2 ; becomes part of the insulating layer 110) that protects the active layer 40 can be provided, and the device in a subsequent step. It is possible to improve the reliability of.

도 16은 도 12에 도시된 반도체 발광소자에 있어서, 성장 기판 제거 면의 형상의 예들을 나타내는 도면으로서, 성장 기판 제거 면(102)은 반도체 발광소자의 1면, 2면(도시 생략), 3면 또는 4면에 형성되거나, 단순히 개구의 형태로 형성될 수 있다. 미설명 동일 부호에 대한 설명은 생략한다. 전기적 연결(93)은 성장 기판 제거 면(102) 내에 위치되어도 좋고, 칩과 칩이 분리되는 경계면에 위치되어도 좋다. FIG. 16 is a view showing examples of the shape of the growth substrate removing surface in the semiconductor light emitting device shown in FIG. 12, wherein the growth substrate removing surface 102 is one surface, two surfaces (not shown), 3 of the semiconductor light emitting device. It may be formed on one side or four sides, or simply in the form of an opening. Description of the same reference numerals will be omitted. The electrical connection 93 may be located within the growth substrate removal surface 102 or may be located at the interface where the chip is separated from the chip.

도 17은 본 개시에 따른 전기적 연결의 구성의 예들을 나타내는 도면으로서, (a)에는 2개의 전기적 연결(93)이 형성되어 있다. (b) 및 (d)에는 전기적 연결(93)에 가지 전극(93a)이 구비되어 있다. 이러한 구성은 도 14에 도시된 반도체 발광소자에 적용될 수 있다. (c)에는 절연체(111)가 제거되어 접합층(90)이 노출되어 전기 접촉부(81)가 구비되어 있다. 전기 접촉부(81)와 전기적 연결(93)을 이용함으로써, 소자의 제조 과정에서 프로빙(probing) 및 소팅(sorting)이 원활히 가능해진다.17 is a view showing examples of the configuration of the electrical connection according to the present disclosure, in which (a) two electrical connections 93 are formed. Branch electrodes 93a are provided at the electrical connection 93 in (b) and (d). This configuration can be applied to the semiconductor light emitting device shown in FIG. In (c), the insulator 111 is removed to expose the bonding layer 90, and the electrical contact portion 81 is provided. By using the electrical contact 81 and the electrical connection 93, probing and sorting are facilitated in the manufacturing process of the device.

도 18 내지 도 20은 본 개시에 형광체를 적용한 예들을 나타내는 도면으로서, 도 18에 도시된 바와 같이 형광체가 함유된 봉지제(1)를 직접 적용하거나, 도 19에 도시된 바와 같이, 형광체가 함유되지 않은 봉지제(2)를 이용하여, 봉지제(1)를 반도체 발광소자의 상부에만 구비하거나, 도 20에 도시된 바와 같이, 형광체가 함유되지 않은 봉지제(2)를 이용하여, 봉지제(1)를 반도체 발광소자로부터 일정 거리를 두고 적용할 수 있다.18 to 20 are diagrams showing examples of applying a phosphor to the present disclosure, and a phosphor-containing encapsulant 1 is directly applied as shown in FIG. 18 or a phosphor is contained as shown in FIG. 19. The encapsulant 1 is provided only on the upper portion of the semiconductor light emitting element by using an unsealed encapsulant 2 or by using an encapsulant 2 containing no phosphor as shown in FIG. 20. (1) can be applied at a certain distance from the semiconductor light emitting element.

도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 하나의 지지 기판(101) 위에서, 제2 전기적 통로(92)가 제거되고, 반도체 발광소자 또는 반도체 적층체(A)와 반도체 발광소자 또는 반도체 적층체(B)가 접합층 제거 면(102)을 전기적 연결(93)에 의해 연결되어 있다.FIG. 21 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure. On one support substrate 101, the second electrical path 92 is removed, and the semiconductor light emitting device or the semiconductor laminate A is formed. The semiconductor light emitting element or the semiconductor laminate B is connected to the bonding layer removing surface 102 by an electrical connection 93.

도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 6과 달리, 전기적 연결(93)이 와이어(97)를 통해서 외부로부터 전원을 공급받도록 구성되어 있다.FIG. 22 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure. Unlike FIG. 6, the electrical connection 93 is configured to receive power from the outside through the wire 97.

도 23은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 지지 기판(101)이 제1 전기적 통로(91)를 구비하며, 제1 전기적 통로(91)가 접합층(90)에 연결되어 있다.FIG. 23 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure. The support substrate 101 includes a first electrical passage 91, and the first electrical passage 91 is connected to the bonding layer 90. It is connected.

도 24는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 23과 달리, 지지 기판(101)이 제1 전기적 통로(91)를 구비하지 않으며, 접합층(90)이 와이어(98)에 의해 결합되어 있다. 바람직하게는 와이어 본딩이 용이하도록 접합층(90)에 패드 전극(99)을 구비하며, 패드 전극(99)의 최상층은 Au로 이루어지는 것이 좋다. 패드 전극(99)은 Au 단일층이어도 좋지만, 예를 들어, Cr/Ni/Au와 같은 형태를 가져도 좋다.FIG. 24 is a diagram illustrating still another example of the semiconductor light emitting device according to the present disclosure. Unlike FIG. 23, the support substrate 101 does not include the first electrical passage 91, and the bonding layer 90 has a wire ( 98). Preferably, the pad electrode 99 is provided on the bonding layer 90 to facilitate wire bonding, and the uppermost layer of the pad electrode 99 is made of Au. The pad electrode 99 may be a single layer of Au, but may have a form such as Cr / Ni / Au.

도 25는 도 23의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면으로서, 전기적 연결(93)에 와이어(97)에 연결되어 있다. 동일 부호들에 대한 설명은 생략한다.FIG. 25 is a diagram illustrating an example in which the concept of the semiconductor light emitting device of FIG. 23 is applied to the semiconductor light emitting device shown in FIG. 12, and is connected to a wire 97 to an electrical connection 93. Description of the same symbols will be omitted.

도 26은 도 24의 반도체 발광소자의 개념이 도 12에 도시된 반도체 발광소자에 적용된 예를 나타내는 도면으로서, 제1 전기적 통로(91)가 구비되어 있지 않으며, 접합층(90)이 패드 전극(99)을 거쳐, 와이어(98)에 연결되어 있다. 동일 부호들에 대한 설명은 생략한다. 후면 전극(120)은 생략될 수도 있다.FIG. 26 is a diagram illustrating an example in which the concept of the semiconductor light emitting device of FIG. 24 is applied to the semiconductor light emitting device shown in FIG. 12. The first electric path 91 is not provided, and the bonding layer 90 is formed of a pad electrode ( 99 is connected to the wire 98. Description of the same symbols will be omitted. The rear electrode 120 may be omitted.

도 23 및 도 24에 제시된 개념이 도 13, 도 14 및 도 15에 도시된 반도체 발광소자에서 제2 전기적 연결(92)을 와이어로 대체함으로써 적용될 수 있음은 물론이다.23 and 24 may be applied by replacing the second electrical connection 92 with a wire in the semiconductor light emitting device shown in FIGS. 13, 14, and 15.

도 27 및 도 28은 도 22에 도시된 반도체 발광소자의 다양한 전기적 연결 방법을 나타내는 도면으로서, 도 27에는 하나의 지지 기판(101) 위에서, 반도체 발광소자 또는 반도체 적층체(A)의 전기적 연결(93)이 와이어(98)를 통해, 반도체 발광소자 또는 반도체 적층체(B)의 패드 전극(99)에 직렬 연결되어 있다. 도 28에는 PCB, COB와 같은 별도의 기판(131)의 전기 패턴(130) 위에 반도체 발광소자 또는 반도체 적층체(A) 및 반도체 발광소자 또는 반도체 적층체(B)가 구비되어 있으며, 반도체 발광소자 또는 반도체 적층체(A)의 전기적 연결(93)이 전기 패턴(130)을 통해 제1 전기적 통로(91)에 직렬 연결되어 있다. 직렬 연결 뿐만이 아니라 병결 연결 등 다양한 전기적 연결이 가능하다. 도 27에서 지지 기판(101)은 분리되어도 좋다.27 and 28 are diagrams illustrating various electrical connection methods of the semiconductor light emitting device illustrated in FIG. 22. In FIG. 27, an electrical connection of a semiconductor light emitting device or a semiconductor laminate A is performed on one support substrate 101. 93 is connected in series to the pad electrode 99 of the semiconductor light emitting element or the semiconductor laminate B through the wire 98. In FIG. 28, a semiconductor light emitting device or a semiconductor laminate (A) and a semiconductor light emitting device or a semiconductor laminate (B) are provided on an electrical pattern 130 of a separate substrate 131 such as a PCB and a COB. Alternatively, the electrical connection 93 of the semiconductor stack A is connected in series to the first electrical passage 91 through the electrical pattern 130. Various electrical connections are possible, such as parallel connections as well as parallel connections. In FIG. 27, the supporting substrate 101 may be separated.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1) 반도체 발광소자에 있어서, 성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층; 복수의 반도체층으로 전자 및 정공 중 하나를 공급하는 제1 전기적 통로(electrical pass)와, 복수의 반도체층으로 전자 및 정공 중 나머지 하나를 공급하는 제2 전기적 통로를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지고, 제1 전기적 통로와 제2 전기적 통로가 제2 면으로부터 제1 면으로 이어져 있는 지지 기판(Supporting substrate); 복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키며, 제1 전기적 통로와 전기적으로 연결된 접합층(Bonded layer); 제1 면에 형성되며, 제2 전기적 통로가 노출되어 있고, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface); 그리고, 복수의 반도체층으로 전자 및 정공 중의 나머지 하나를 공급하도록 접합층 제거 면에서 노출된 제2 전기적 통로와 복수의 반도체층을 전기적으로 연결하는 전기적 연결(Electrical connection);을 포함하는 것을 특징으로 하는 반도체 발광소자. 여기서, 접합층(Bonded layer)은 접합 이전에 복수의 반도체층 및 지지 기판의 적어도 일측에 구비되는 접합될 층(Layer(s) to be bonded)가 아니라, 접합이 이루어진 이후의 층을 의미한다.(1) A semiconductor light emitting device comprising: a first semiconductor layer sequentially grown using a growth substrate, having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer; A plurality of semiconductor layers interposed between the second semiconductor layers and having an active layer generating light by recombination of electrons and holes, comprising: a growth substrate-removed surface on the first semiconductor layer side; A plurality of semiconductor layers; A first electrical pass for supplying one of electrons and holes to the plurality of semiconductor layers, and a second electrical passage for supplying one of electrons and holes to the plurality of semiconductor layers, the first surface and the first A supporting substrate having a second side opposite to one side, the first and second electrical passages extending from the second side to the first side; A bonded layer bonding the second semiconductor layer side of the plurality of semiconductor layers to the first surface side of the support substrate and electrically connected to the first electrical passage; A bonded layer-removed surface formed on the first surface, the second electrical passage being exposed and open toward the plurality of semiconductor layers; And an electrical connection electrically connecting the second electrical passage exposed from the bonding layer removal surface to the plurality of semiconductor layers to supply the other one of electrons and holes to the plurality of semiconductor layers. A semiconductor light emitting device. Here, the bonded layer is not a layer to be bonded (Layer (s) to be bonded) provided on at least one side of the plurality of semiconductor layers and the supporting substrate before bonding, but refers to a layer after bonding is made.

(2) 제1 전기적 통로가 접합층을 거쳐 제1 반도체층에 전기적으로 연결되어 있고, 제2 전기적 통로가 전기적 연결을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.(2) A semiconductor light emitting element, characterized in that the first electrical passage is electrically connected to the first semiconductor layer via the bonding layer, and the second electrical passage is electrically connected to the second semiconductor layer via the electrical connection.

(3) 전기적 연결과 연결되도록 복수의 반도체층이 제거되어 노출되며, 제2 반도체층과 전기적으로 연결되는 제1 도전층을 구비하는 것을 특징으로 하는 반도체 발광소자. 제1 도전층은 금속(예: Ag, Ni, Ag/Ni)만으로 이루어져도 좋고, 금속과 금속 산화물(예: ITO)의 결합으로 이루어져도 좋다. 반사막의 기능을 가지는 것이 일반적이며, 반사 기능을 가지는 ODR 및/또는 DBR과 같은 비도전성을 구조물과 결합되어 이용될 수도 있다.(3) A semiconductor light emitting device, comprising: a first conductive layer electrically removed from and exposed to a plurality of semiconductor layers so as to be connected to an electrical connection; The first conductive layer may be made of only metal (eg, Ag, Ni, Ag / Ni) or may be made of a combination of a metal and a metal oxide (eg, ITO). It is common to have the function of a reflective film, and non-conductive materials such as ODR and / or DBR having a reflective function may be used in combination with the structure.

(4) 제1 전기적 통로가 접합층을 거쳐 제2 반도체층에 전기적으로 연결되어 있고, 제2 전기적 통로가 전기적 연결을 거쳐 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.(4) A semiconductor light emitting element, characterized in that the first electrical passage is electrically connected to the second semiconductor layer via the bonding layer, and the second electrical passage is electrically connected to the first semiconductor layer via the electrical connection.

(5) 전기적 연결과 연결되도록 복수의 반도체층이 제거되어 노출되며, 제1 반도체층과 전기적으로 연결되는 제2 도전층을 구비하는 것을 특징으로 하는 반도체 발광소자. 제2 도전층은 제1 반도체층에 전기를 제공하도록 기능하는 한편, 접합층의 구성의 일부로서 사용될 수 있다.(5) A semiconductor light emitting device comprising: a second conductive layer, wherein the plurality of semiconductor layers are removed and exposed so as to be connected to the electrical connection, and electrically connected to the first semiconductor layer. The second conductive layer functions to provide electricity to the first semiconductor layer while can be used as part of the construction of the bonding layer.

(6) 복수의 반도체층으로부터 지지 기판 측으로 투사해서 보았을 때, 복수의 반도체층 전체를 접합층이 커버하는 것을 특징으로 하는 반도체 발광소자.(6) A semiconductor light emitting element, wherein the bonding layer covers the entire plurality of semiconductor layers when projected from the plurality of semiconductor layers toward the support substrate.

(7) 접합층을 기준으로 지지 기판의 반대 측에 노출되도록 구비되며, 전기적 연결과 연동하여 반도체 발광소자의 프로빙에 이용되는 전기 접촉부;를 포함하는 것을 특징으로 하는 반도체 발광소자. (7) a semiconductor light emitting device comprising a; electrical contact portion provided to be exposed to the opposite side of the supporting substrate on the basis of the bonding layer, used for probing the semiconductor light emitting device in conjunction with the electrical connection.

(8) 반도체 발광소자의 제조 방법에 있어서, 성장 기판에 순차로 적층되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공을 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층을 준비하는 단계; 복수의 반도체층으로 전자 및 정공 중 하나를 공급하는 제1 전기적 통로(electrical pass)와, 복수의 반도체층으로 전자 및 정공 중 나머지 하나를 공급하는 제2 전기적 통로를 구비하며, 제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate)을 준비하는 단계; 성장 기판 반대 측의 복수의 반도체층 측과 지지 기판의 제1 면 측을 접합하는 단계; 이 접합 단계에서, 접합되는 영역에 접합층이 형성되며, 제1 전기적 통로가 접합층을 거쳐 복수의 반도체층에 전기적으로 연결됨; 성장 기판을 제거하는 단계; 제2 전기적 통로가 노출되도록 접합층을 제거하는 단계; 그리고, 제2 전기적 통로를 전자와 정공 중 나머지 하나를 공급하도록 복수의 반도체층과 전기적으로 연결하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(8) In the method of manufacturing a semiconductor light emitting device, a first semiconductor layer sequentially stacked on a growth substrate, having a first conductivity, a second semiconductor layer having a second conductivity different from the first conductivity, and a first semiconductor layer. Preparing a plurality of semiconductor layers having an active layer interposed between the second semiconductor layer and the light to generate light by recombining electrons and holes; A first electrical pass for supplying one of electrons and holes to the plurality of semiconductor layers, and a second electrical passage for supplying one of electrons and holes to the plurality of semiconductor layers, the first surface and the first Preparing a supporting substrate having a second side opposite to one side; Bonding a plurality of semiconductor layer sides opposite the growth substrate and a first surface side of the support substrate; In this bonding step, a bonding layer is formed in the region to be bonded, and the first electrical passage is electrically connected to the plurality of semiconductor layers via the bonding layer; Removing the growth substrate; Removing the bonding layer to expose the second electrical passageway; And electrically connecting the second electrical passage with the plurality of semiconductor layers to supply the other one of electrons and holes.

(9) 접합층 제거 단계에서, 복수의 반도체층을 제거하는 과정을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(9) A method of manufacturing a semiconductor light emitting device, comprising the step of removing a plurality of semiconductor layers in a bonding layer removing step.

(10) 접합층 제거 단계에서, 개별 칩 제조를 위해 복수의 반도체층을 분리(isolation) 과정과, 제2 전기적 통로의 노출을 위해 접합층을 제거하는 과정을 구비하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(10) In the step of removing the bonding layer, the semiconductor light emitting device comprising the step of isolating a plurality of semiconductor layers for manufacturing individual chips, and removing the bonding layer for exposing the second electrical passage. Method of preparation.

(11) 복수의 반도체층에는 제1 반도체층 및 제2 반도체층 중 하나와 전기적으로 연결된 도전층이 구비되어 있으며, 전기적 연결 단계에 앞서, 도전층이 노출되도록 복수의 반도체층을 제거하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(11) the plurality of semiconductor layers includes a conductive layer electrically connected to one of the first semiconductor layer and the second semiconductor layer, and prior to the electrical connection step, removing the plurality of semiconductor layers to expose the conductive layer; Method of manufacturing a semiconductor light emitting device comprising a.

(12) 도전층은 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법. 도전층은 제1 도전층이거나 제2 도전층일 수 있다.(12) A method of manufacturing a semiconductor light emitting element, wherein the conductive layer is electrically connected to the second semiconductor layer. The conductive layer may be a first conductive layer or a second conductive layer.

(13) 도전층은 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(13) A method for manufacturing a semiconductor light emitting element, wherein the conductive layer is electrically connected to the first semiconductor layer.

(14) 전기적 연결 단계에서, 제2 전기적 통로는 성장 기판이 제거된 복수의 반도체층 측으로 이어지는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(14) A method for manufacturing a semiconductor light emitting element according to claim 12, wherein in the electrical connection step, the second electrical passage leads to the plurality of semiconductor layers on which the growth substrate is removed.

(15) 접합 단계에 앞서, 복수의 반도체층의 일부가 제거되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(15) A method of manufacturing a semiconductor light emitting element, characterized in that a portion of the plurality of semiconductor layers is removed prior to the bonding step.

(16) 접합 단계에서, 제1 전기적 통로 및 제2 전기적 통로 모두가 접합층에 접합되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(16) A method of manufacturing a semiconductor light emitting element, wherein in the bonding step, both the first electrical passage and the second electrical passage are bonded to the bonding layer.

(17) 접합 단계에서, 접합층은 지지 기판의 제1 면 전체에 걸쳐 형성되는 것을 특징으로 하는 반도체 발광소자의 제조 방법.(17) In the bonding step, the bonding layer is formed over the entire first surface of the support substrate.

(18) 접합층을 통해 전자 및 정공 중의 나머지 하나를 복수의 반도체층으로 공급하는 추가의 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자.And (18) an additional wire for supplying the other one of electrons and holes to the plurality of semiconductor layers through the bonding layer.

(19) 추가의 와이어와 접합층 사이에 위치하는 패드 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.19. A semiconductor light emitting device comprising: a pad electrode positioned between an additional wire and a bonding layer.

(20) 제1 전기적 통로가 접합층을 거쳐 제1 반도체층에 전기적으로 연결되어 있고, 와이어가 전기적 연결을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.(20) A semiconductor light emitting element, characterized in that the first electrical passage is electrically connected to the first semiconductor layer via the bonding layer, and the wire is electrically connected to the second semiconductor layer via the electrical connection.

(21) 와이어가 전기적 연결을 거쳐 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.(21) A semiconductor light emitting device, characterized in that the wire is electrically connected to the first semiconductor layer via an electrical connection.

본 개시에 따른 하나의 반도체 발광소자 및 이의 제조 방법에 의하면, 박막플립 칩(TFFC) 형태의 반도체 발광소자를 구현할 수 있게 된다.According to one semiconductor light emitting device and a manufacturing method thereof according to the present disclosure, it is possible to implement a semiconductor light emitting device in the form of a thin film flip chip (TFFC).

또한 본 개시에 따른 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 웨이퍼 레벨에서 박막 플립 칩 형태의 반도체 발광소자를 구현할 수 있게 된다.In addition, according to another semiconductor light emitting device and a method of manufacturing the same according to the present disclosure, it is possible to implement a semiconductor light emitting device in the form of a thin film flip chip at the wafer level.

또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 성장 기판의 제거 공정 및 제거 이후의 공정에서 복수의 반도체층의 깨짐이 없어 생산성을 높일 수 있게 된다.In addition, according to another semiconductor light emitting device and a method of manufacturing the same according to the present disclosure, there is no cracking of the plurality of semiconductor layers in the removing step and the removing step of the growth substrate, thereby increasing productivity.

또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 전극의 정렬을 쉽게 할 수 있는 레이퍼 레벨 박막 플립 칩 형태의 반도체 발광소자를 구현할 수 있게 된다.In addition, according to another semiconductor light emitting device and a method of manufacturing the same according to the present disclosure, it is possible to implement a semiconductor light emitting device in the form of a raper level thin film flip chip that can easily align the electrodes.

또한 본 개시에 따른 또 다른 반도체 발광소자 및 이의 제조 방법에 의하면, 와이어를 이용하여, 쉽게 단일 또는 복수의 반도체 발광소자를 연결할 수 있게 된다.In addition, according to another semiconductor light emitting device and a method of manufacturing the same according to the present disclosure, it is possible to easily connect a single or a plurality of semiconductor light emitting device using a wire.

30: 제1 반도체층 40: 활성층 50: 제2 반도체층30: first semiconductor layer 40: active layer 50: second semiconductor layer

Claims (9)

반도체 발광소자에 있어서,
성장 기판을 이용하여 순차로 성장되며, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 이용해 빛을 생성하는 활성층을 구비하는 복수의 반도체층;으로서, 제1 반도체층 측에 성장 기판 제거 면(Growth substrate-removed surface)을 구비하는 복수의 반도체층;
제1 면과 제1 면에 대향하는 제2 면을 가지는 지지 기판(Supporting substrate);
복수의 반도체층의 제2 반도체층 측과 지지 기판의 제1 면 측을 접합시키는 접합층(Bonded layer);
제1 면에 형성되며, 복수의 반도체층 쪽으로 개방되어 있는 접합층 제거 면(Bonded layer-removed surface);
복수의 반도체층으로 전자 및 정공 중 하나를 공급하도록 복수의 반도체층으로부터 접합층 제거면 위로 이어지는 전기적 연결(Electrical connection); 그리고,
전기적 연결을 외부와 연결시키는 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자.In the semiconductor light emitting device,
Sequentially grown using the growth substrate, interposed between the first semiconductor layer having the first conductivity, the second semiconductor layer having the second conductivity different from the first conductivity, and the first semiconductor layer and the second semiconductor layer; And a plurality of semiconductor layers including an active layer for generating light by recombination of holes, comprising: a plurality of semiconductor layers having a growth substrate-removed surface on a side of the first semiconductor layer;
A supporting substrate having a first side and a second side opposite the first side;
A bonded layer bonding the second semiconductor layer side of the plurality of semiconductor layers to the first surface side of the support substrate;
A bonded layer-removed surface formed on the first surface and open toward the plurality of semiconductor layers;
An electrical connection from the plurality of semiconductor layers over the junction layer removing surface to supply one of electrons and holes to the plurality of semiconductor layers; And,
And a wire connecting the electrical connection to the outside. 청구항 1에 있어서,
제2 면으로부터 제1 면으로 이어져 접합층을 통해 전자 및 정공 중의 나머지 하나를 복수의 반도체층으로 공급하는 제1 전기적 통로;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And a first electrical passage extending from the second surface to the first surface to supply the remaining one of the electrons and the holes to the plurality of semiconductor layers through the bonding layer. 청구항 1에 있어서,
접합층을 통해 전자 및 정공 중의 나머지 하나를 복수의 반도체층으로 공급하는 추가의 와이어;를 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And an additional wire for supplying the other one of electrons and holes to the plurality of semiconductor layers through the bonding layer. 청구항 3에 있어서,
추가의 와이어와 접합층 사이에 위치하는 패드 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.The method according to claim 3,
And a pad electrode positioned between the additional wire and the bonding layer. 청구항 2에 있어서,
제1 전기적 통로가 접합층을 거쳐 제1 반도체층에 전기적으로 연결되어 있고,
와이어가 전기적 연결을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.The method according to claim 2,
A first electrical passage is electrically connected to the first semiconductor layer via the bonding layer,
And a wire is electrically connected to the second semiconductor layer via an electrical connection. 청구항 2에 있어서,
제1 전기적 통로가 접합층을 거쳐 제2 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.The method according to claim 2,
And the first electrical passage is electrically connected to the second semiconductor layer via the bonding layer. 청구항 1에 있어서,
와이어가 전기적 연결을 거쳐 제1 반도체층에 전기적으로 연결되어 있는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And a wire is electrically connected to the first semiconductor layer via an electrical connection. 청구항 1에 있어서,
전기적 연결은 성장 기판 제거 면으로 이어지는 것을 특징으로 하는 반도체 발광소자.The method according to claim 1,
And wherein the electrical connection leads to the growth substrate removal surface. 청구항 1에 있어서,
제1 반도체층, 활성층 및 제2 반도체층은 3족 질화물 반도체인 것을 특징으로 하는 반도체 발광소자.
The method according to claim 1,
The first semiconductor layer, the active layer and the second semiconductor layer are a semiconductor light emitting device, characterized in that the group III nitride semiconductor.
KR1020120081785A 2012-07-26 2012-07-26 Semiconductor light emitting device KR20140013690A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120081785A KR20140013690A (en) 2012-07-26 2012-07-26 Semiconductor light emitting device
CN201380039741.4A CN104508841B (en) 2012-07-26 2013-07-26 Light emitting semiconductor device
PCT/KR2013/006742 WO2014017871A2 (en) 2012-07-26 2013-07-26 Semiconductor light-emitting device
US14/414,384 US9362446B2 (en) 2012-07-26 2013-07-26 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081785A KR20140013690A (en) 2012-07-26 2012-07-26 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020190050028A Division KR20190050746A (en) 2019-04-29 2019-04-29 Semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20140013690A true KR20140013690A (en) 2014-02-05

Family

ID=50264081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081785A KR20140013690A (en) 2012-07-26 2012-07-26 Semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20140013690A (en)

Similar Documents

Publication Publication Date Title
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US11721790B2 (en) Solid state lighting devices with accessible electrodes and methods of manufacturing
TWI612696B (en) Light emitting diode (led) structure and method for forming a flip chip led structure
US9362446B2 (en) Semiconductor light-emitting device
US9450017B2 (en) Semiconductor light emitting device and method of fabricating the same
US10263140B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101303150B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP3752339B2 (en) Semiconductor light emitting device
KR20140013688A (en) Semiconductor light emitting device and method of manufacturing the same
KR20190109348A (en) Semiconductor light emitting device
KR20210131954A (en) Method for supplying electric power to a semiconductor light emitting device
KR20150029423A (en) Semiconductor light emitting device
KR20190050746A (en) Semiconductor light emitting device
KR101928328B1 (en) Semiconductor light emitting device
KR20140013690A (en) Semiconductor light emitting device
KR102338185B1 (en) Method of manufacturing semiconductor light emitting device
KR20140031641A (en) Semiconductor light emitting device
KR20110041720A (en) Light emitting apparatus and fabrication method thereof
KR20150099700A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
WITB Written withdrawal of application