KR20140010921A - 측벽 전기 콘택을 갖는 나노구조 광전자 디바이스 - Google Patents

측벽 전기 콘택을 갖는 나노구조 광전자 디바이스 Download PDF

Info

Publication number
KR20140010921A
KR20140010921A KR1020137000526A KR20137000526A KR20140010921A KR 20140010921 A KR20140010921 A KR 20140010921A KR 1020137000526 A KR1020137000526 A KR 1020137000526A KR 20137000526 A KR20137000526 A KR 20137000526A KR 20140010921 A KR20140010921 A KR 20140010921A
Authority
KR
South Korea
Prior art keywords
nanostructures
electrical contact
regions
photo
forming
Prior art date
Application number
KR1020137000526A
Other languages
English (en)
Other versions
KR101786765B1 (ko
Inventor
제임스 씨. 김
성수 이
데니 이. 마르스
Original Assignee
선다이오드, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/796,589 external-priority patent/US8431817B2/en
Priority claimed from US12/796,600 external-priority patent/US8659037B2/en
Priority claimed from US12/796,569 external-priority patent/US8476637B2/en
Application filed by 선다이오드, 인크. filed Critical 선다이오드, 인크.
Publication of KR20140010921A publication Critical patent/KR20140010921A/ko
Application granted granted Critical
Publication of KR101786765B1 publication Critical patent/KR101786765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Light Receiving Elements (AREA)
  • Photovoltaic Devices (AREA)

Abstract

나노구조 어레이 광전자 디바이스들이 개시된다. 광전자 디바이스는 나노구조들의 어레이(예컨대, 나노컬럼)의 측벽들에 물리적 및 전기적으로 연결된 탑 전기 콘택을 가질 수 있다. 탑 전기 콘택은, 빛이 탑 전기 콘택을 통과함이 없이 나노구조들로 진입하거나 혹은 나노구조로부터 빠져나갈 수 있도록 위치될 수 있다. 따라서, 탑 전기 콘택은 나노구조들의 활성 영역들에 의해서 흡수 혹은 생성되는 파장들을 갖는 빛에 대해서 불투명할 수 있다. 탑 전기 콘택은 전도성이 매우 높은 물질로 형성될 수 있는데, 이는 광학 투명도와 전기 전도도 사이에서 그 어떤 트레이드 오프도 필요하지 않기 때문이다. 본 발명의 디바이스는 태양 전지, LED, 광-검출기 등등이 될 수 있다.

Description

측벽 전기 콘택을 갖는 나노구조 광전자 디바이스{NANOSTRUCTURE OPTOELECTRONIC DEVICE HAVING SIDEWALL ELECTRICAL CONTACT}
본 발명은 광전자(optoelectronic device) 디바이스에 관한 발명이다.
반도체 디바이스들에 기반하는 다양한 유형의 광전자 디바이스들이 알려져 있다. 예를 들어, 태양 전지(solar cell), 발광 다이오드(LED), 촬상 디바이스(imaging device), 및 광-검출기는 반도체 디바이스에 기반할 수 있다. 이러한 광전자 디바이스들은 포워드 바이어싱, 리버스 바이어싱, 혹은 노 바이어싱(no biasing)에 의해서 동작할 수 있다. 예를 들어, LED는 빛이 방사되도록 다이오드 접합을 포워드 바이어싱함에 의해서 동작할 수 있다. 몇몇 광 검출기들 혹은 촬상 디바이스들은 다이오드 접합을 리버스 바이어싱함에 의해서 동작할 수도 있다(검출 동작을 위해서 다이오드 접합이 리버스 바이어스될 필요가 없을 수도 있다는 점을 유의해야 한다). 광 발전(photo-voltaic) 셀이라고도 지칭되는 태양 전지들은 임의의 바이어스를 인가함이 없이 작동할 수 있다. 대신에, 디바이스의 광-활성 영역(photo-active region)에 의해서 흡수된 광자(photon)들은 전압 및/또는 전류를 생성한다.
전술한 바와 같은 이러한 광전자 디바이스들은 2개의 전기 콘택들을 필요로 한다. 많은 수의 광전자 디바이스들의 경우, 전기 콘택들은 디바이스의 대향하는 측들(sides)에 배치되며, 이는 탑(top) 전기 콘택 및 바닥(bottom) 전기 콘택이라고 각각 지칭될 수 있다. 또한, 광전자 디바이스들의 적어도 일측은, 적어도 관련된 파장 범위에 대해서 빛을 수신하거나 혹은 방사할 수 있어야 한다. 관련된 파장 범위는, 광-활성(photo-active) 영역들에 의해서 흡수 혹은 방사되는 파장 범위를 의미한다.
많은 수의 광전자 디바이스들의 경우, 탑(top) 전기 콘택을 통하여 빛이 방사되거나 혹은 수신된다. 이러한 광전자 디바이스들의 경우, 탑 전기 콘택의 광 투명도(optical transparency)와 전기 전도도 사이에 트레이드-오프(trade-off)가 존재한다. 예를 들어, 탑 전기 콘택은, 적어도 상기 디바이스에 대한 관련 파장 범위에 대해서 우수한 광 투명도를 갖는 물질로 만들어질 수 있다. 하나의 일례로서, 탑 전기 콘택은 인듐-주석-산화물(indium-tin-oxide : ITO)로 만들어질 수 있다. 하지만, 광학적으로 투명한 물질들의 전기 전도도는 원하는 만큼 우수하지 않을 수도 있다. 따라서, 디바이스의 동작에 어려움이 있을 수도 있다. 예를 들어, 태양 전지로서 동작하는 경우, 탑 전기 콘택의 더 큰 저항은 탑 전기 콘택 양단에서 더 큰 전압 강하를 야기한다. 다른 한편으로, 전기적으로 전도성인 물질은 원하는 것 만큼 광학적으로 투명하지 않을 수도 있다.
탑 전기 콘택으로 이용될 수 있는 몇몇 물질들은 상대적으로 좁은 파장 범위에 대하여 광학적으로 투명하다는 점을 유의해야 한다. 따라서, 이들 물질들은 좁은 파장 범위에서 동작하도록 의도된 광전자 디바이스들에 적합할 수도 있다. 하지만, 상기 디바이스를 좀더 넓은 파장 범위에서 동작시키는 것이 바람직할 수도 있다. 예를 들어, 넓은 범위의 태양 스펙트럼(solar spectrum)에서 제공되는 에너지를 획득하기 위하여, 태양 전지를 넓은 파장 범위에서 동작시키는 것이 바람직할 것이다. 또한, 넓은 파장 범위에서 일부 LED 디바이스들을 동작시키는 것이 바람직할 수도 있다. 예를 들면, 서로 다른 색상의 빛을 생성할 수 있는 LED 디바이스를 갖는 것이 바람직할 수도 있다. 또한, 촬상 디바이스들은 서로 다른 색상들을 검출할 수 있어야 한다.
따라서, 광전자 디바이스들을 위한 전기 콘택들을 개선하는 것이 바람직하다.
반도체 기반의 태양 전지들은 태양 전지의 전면(front side)으로부터 하나 이상의 광활성 영역들을 통하여 태양 전지의 후면(back side)으로 태양 빛을 통과시킨다. 광활성 영역에서의 광자들의 흡수로 인하여 전하 캐리어들이 생성된다. 각각의 광활성 영역은 하나의 p-n 접합과 관련될 수 있다. 일부 디바이스들의 경우, 주어진 광활성 영역은 p-n 접합을 형성하는데 이용되는 물질들에 의존하여, 오직 제한된 파장 범위에서 빛을 흡수한다. 태양 전지의 효율을 높이기 위하여, p-n 접합들은 서로 다른 물질들로 형성될 수도 있는데, 이는 보다 넓은 파장 범위의 빛을 흡수하기 위한 것이다. 통상적으로, 이러한 것은 "다중-접합(multi-junction)" 설계라고 지칭된다.
하지만, 각각의 광활성 영역들에 의해서 생성되는 전하 캐리어들은 흘러갈 경로를 필요로 한다. 일부 디바이스들에서는, "터널 접합들(tunnel junctions)"에 의해서 전하 캐리어가 태양 전지를 통해 흐를 수 있다. 예를 들어, 각각의 터널 접합은 서로 다른 광활성 영역을 갖는 태양 전지의 각각의 부분에 결합될 수 있다. 불행하게도, 터널 접합들은 제작하기가 매우 어렵다.
LED는, 컴퓨팅 디바이스, 전화기, TV, 뿐만 아니라 다른 전자 디바이스들의 호스트의 디스플레이 스크린들 등과 같은 디바이스로 사용될 수 있다. 촬상 디바이스들은 카메라, 의료 장비 등과 같은 디바이스들의 호스트를 위해서 이용될 수 있다.
비록, 이러한 디바이스들이 공지되어 있긴 하지만, 광전자 디바이스들에서 추가적인 개선들이 요망되고 있다. 예를 들면, 생성된(혹은 검출된) 색상에 대한 더욱 우수한 제어가 요망되고 있다.
본 섹션에 서술된 접근법들은 고려될 수 있는 접근법들이지만, 이전에 생각되거나 혹은 고려된 접근법들일 필요는 없다. 따라서, 달리 표현되지 않는한, 본 섹션에 단지 포함되어 있다는 이유만으로 본 섹션에 서술된 임의의 접근법들이 종래 기술로 인정된다라고 가정되지 않아야 한다.
다음의 상세한 설명에서는, 설명을 위한 목적으로, 본 발명에 대한 완전한 이해를 제공하기 위해서 다양한 세부 내용들이 서술된다. 하지만, 본 발명의 실시예들은 이들 상세한 세부 내용들 없이 실시될 수도 있음이 이해될 것이다. 다른 경우들에 있어서, 널리 알려진 구조들 및 디바이스들은 블록 형태로 도시될 것인바, 이는 불필요하게 본 발명을 불명료하게 만들지 않기 위함이다.
광-활성 영역들("활성 영역")을 갖는 광전자 디바이스들이 본 명세서에 개시된다. 일부 실시예에서, 광전자 디바이스는 나노구조들(nanostructures)을 포함한다. 나노구조는 나노컬럼(nanocolumn), 나노와이어(nanowire), 나노로드(nanorod), 나노튜브(nanotube) 등등이 될 수 있다. 일부 실시예들에서, 나노구조들은 어레이에서 그룹화된다. 예를 들면, 나노구조들은 기판 상에서 수직으로 성장될 수도 있다. 하지만, 나노구조들은 또한, 평탄한 층들의 스택을 패터닝하고 그리고 이에 후속하여 식각함으로써, 최상부에서 아래쪽으로 형성될 수도 있다. 나노구조들은 다양한 물질들로 형성될 수 있다. 일부 실시예들에서, 나노구조들은 하나 이상의 반도체로 형성된다.
본 명세서에 서술된 광전자 디바이스들은, 솔라 광-변환 디바이스(태양 전지(solar cell)라고 지칭되기도 함), 포토-디텍터(광 검출기라고도 함), 촬상 디바이스, 단색 LED(monochrome LED), 다중 성분 컬러 LED(multi constituent color LED), 스펙트로미터(spectrometer), 그리고 특별하게 언급되지 않은 다른 디바이스들을 위해서 이용될 수 있다.
일부 실시예들에서, 광전자 디바이스는 탑 전기 콘택을 가지며, 이러한 탑 전기 콘택은 나노구조들(가령, 나노컬럼들)의 어레이의 측벽들에 물리적 및 전기적으로 연결된다. 이러한 탑 전기 콘택은, 탑 전기 콘택을 통과함이 없이 빛이 나노구조들을 진입 혹은 빠져나가도록 위치될 수 있다. 따라서, 탑 전기 콘택은, 나노구조들의 활성 영역들에 의해서 흡수 또는 생성되는 파장들을 갖는 빛에 대해서 불투명할 수 있다. 또한, 탑 전기 콘택은 높은 전도성을 갖는 물질로 형성될 수 있는데, 이는 광 투명도와 전기 전도도 사이에 트레이드 오프가 성립될 필요가 없기 때문이다.
일부 실시예들에서, 광전자 디바이스는 나노구조들의 어레이의 측벽들에 물리적 및 전기적으로 연결된 하나 이상의 중간(intermediate) 전기 콘택을 갖는다. 상기 콘택들은 광전자 디바이스의 서로 다른 광-활성 영역들이 독립적으로 제어될 수 있게 한다. 예를 들어, 탑 및 중간 전기 콘택은 상부(upper) 광-활성 영역들을 제어하는데 이용될 수 있으며 그리고 중간 및 바닥 전기 콘택은 하부(lower) 광-활성 영역들을 제어하는데 이용될 수 있다. 다음을 유의해야 하는바, 각각의 나노구조는 하부 광 활성 영역들 중 하나 및 상부 광 활성 영역들 중 하나를 가질 수 있다.
일부 실시예들에서, 광전자 디바이스는 나노구조들의 어레이의 측벽들에 물리적 및 전기적으로 연결된 이중층 전기 배선(bi-layer electrical interconnect)을 갖는다. 광전자 디바이스는 다중 접합 태양 전지(multi-junction solar cell)로서 작동할 수도 있으며, 여기서 각각의 접합은 디바이스의 일 부분(one portion)에 관련된다. 이중층 전기 배선은 일 부분에서 다음 부분으로 전류가 통과할 수 있게 한다. 따라서, 이중층 전기 배선은, 종래기술에 따른 몇몇 다중 접합 태양 전지에서 이용되는 터널 접합의 대체물로서 기능할 수 있다.
일부 실시예들에서, 광전자 디바이스는 예컨대, LED 디스플레이 혹은 촬상 센서(imaging sensor)로서 기능할 수도 있는 픽셀화된 디바이스이다. 광전자 디바이스는 서로 다른 층들에서 측벽 전기 콘택들의 교번하는 로우들(rows)과 컬럼들(columns)을 구비한 나노구조들의 어레이를 가질 수 있다. 이러한 실시예에서, 전기 콘택들은 길다란 스트립(strip)들이 될 수도 있다. 이러한 것은, 하나 이상의 나노구조들의 그룹이 서브-픽셀들을 갖는 픽셀로서 기능할 수 있게 한다. 예를 들면, 로우(row) 콘택과 컬럼 콘택의 교차점에 하나의 픽셀이 형성될 수 있다. 일부 실시예들에서, 하나 이상의 나노구조들의 하나의 그룹은 청색(blue) 서브-픽셀, 녹색(green) 서브-픽셀, 및 적색(red) 서브-픽셀을 갖는다. 각각의 픽셀은 임의 개수의 서브-픽셀들을 가질 수 있다.
본 개시 내용은 첨부된 도면들에서 일례로서 설명되며, 한정을 하고자 설명되는 것이 아니다. 또한 도면들에서 유사한 구성요소들은 유사한 참조 번호로 지칭된다.
도 1a는 탑 측벽 전기 콘택을 갖는 광전자 디바이스들의 실시예를 도시한다.
도 1b는 탑 측벽 전기 콘택을 갖는 광전자 디바이스들의 실시예를 도시한다.
도 2a는 탑 측벽 전기 콘택을 갖는 광전자 디바이스들의 일실시예에 대한 측면 단면도이다.
도 2b는 탑 측벽 전기 콘택 위로 광활성 영역의 일부분이 연장된 일실시예를 예시한다.
도 2c는 탑 측벽 전기 콘택을 갖는 광전자 디바이스들의 일실시예에 대한 측면 단면도이다.
도 3a는 중간 측벽 전기 콘택을 갖는 광전자 디바이스의 실시예를 예시한다.
도 3b는 중간 측벽 전기 콘택을 갖는 광전자 디바이스의 일실시예에 대한 측면 단면도이다.
도 3c는 3개의 측벽 전기 콘택들과 노출된 에지들을 갖는 광전자 디바이스의 일실시예를 예시한다.
도 4a는 이중층(bi-layer) 측벽 전기 콘택을 갖는 광전자 디바이스의 일실시예를 예시한다.
도 4b는 이중층(bi-layer) 측벽 전기 콘택을 갖는 광전자 디바이스의 일실시예에 대한 측면 단면도이다.
도 4c는 도 4b의 디바이스의 가능한 하나의 동작에 대한 예시적인 회로도이다.
도 5a는 하나 이상의 측벽 전기 콘택들을 구비한 광전자 디바이스를 제조하는 프로세스의 일실시예를 도시한 순서도이다.
도 5b는 측벽 전기 콘택을 제조하는 프로세스의 일례를 도시한 순서도이다.
도 5c는 경사 증착된 금속을 이용하여 측벽 전기 콘택을 제조하는 프로세스의 일례를 도시한 순서도이다.
도 5d는 적어도 하나의 이중층 측벽 전기 배선을 갖는 광전자 디바이스를 제조하는 프로세스의 일례를 도시한 순서도이다.
도 6a 및 도 6b는 도 5a의 프로세스의 일실시예에서 여러 단계들 이후의 결과를 도시한다.
도 6c 내지 도 6h는 도 5b의 프로세스의 일실시예에서 여러 단계들 이후의 결과를 도시한다.
도 7a 내지 도 7c는 도 3a 및 도 3b의 디바이스의 측면 단면도를 예시한다.
도 8a는 광전자 디바이스의 서로 다른 광-활성 접합들을 독립적으로 제어하는 프로세스의 일실시예에 대한 순서도이다.
도 8b는 광전자 디바이스의 서로 다른 광-활성 접합들을 독립적으로 제어하는 프로세스의 일실시예에 대한 순서도이다.
도 8c는 광전자 디바이스의 서로 다른 광-활성 접합들을 독립적으로 제어하는 프로세스의 일실시예에 대한 순서도이다.
도 9는 독립적으로 제어될 수 있는 나노구조 어레이에서 활성 영역들을 갖는 광전자 디바이스를 제조하는 프로세스의 일실시예를 예시한다.
도 10a는 픽셀화된 나노구조 광전자 디바이스의 일실시예를 예시한다.
도 10b는 도 10a의 디바이스의 일부분에 대한 측면 단면도이다.
도 10c는 픽셀화된 디바이스에 대한 바이어싱 방법의 일례를 예시한다.
도 10d는 가령, 도 10a 및 도 10b에 도시된 예시적인 디바이스 등과 같은 픽셀화된 디바이스에 대한 광-검출기 동작을 위한 바이어싱 방법의 일례를 예시한다.
도 11은 광전자 디바이스를 동작시키는 프로세스의 일실시예에 대한 순서도를 예시한다.
도 12a 내지 도 12c는 서로 다른 색상의 서브-픽셀들이 동시에 동작하는 LED 동작에 대한 바이어싱 방법의 일실시예를 도시한다.
도 12d는 광-검출기 동작을 위해 동일한 나노구조에서 2개의 서로 다른 색상의 서브 픽셀들을 선택하기 위한 바이어싱 방법의 일례를 도시한다.
도 13a 내지 도 13h는 LED 동작을 위해 3개의 서로 다른 색상들을 갖는 서브-픽셀들이 동시에 동작하는 바이어싱 방법의 일실시예를 예시한다.
도 13I는 광 검출기 동작을 위해 3개의 서로 다른 색상들을 갖는 서브-픽셀들이 동시에 동작하는 바이어싱 방법의 일실시예를 예시한다.
도 14는 픽셀화된 광전자 디바이스를 제조하는 프로세스에 대한 일실시예를 예시한다.
도 15a는 픽셀화된 나노구조 광전자 디바이스의 일실시예를 예시한다.
도 15b는 도 15a의 디바이스의 측면 단면도이다.
도 16은 본 명세서에 개시된 실시예들과 함께 사용될 수 있는 컴퓨팅 시스템의 일실시예에 대한 블록도이다.
탑 측벽 전기 콘택을 구비한 나노구조 어레이 광전자 디바이스
도 1a는 탑 측벽 전기 콘택(104a)을 갖는 광전자 디바이스(100)의 일실시예를 예시한다. 일실시예에서, 광전자 디바이스(100)는 태양 전지이다. 일실시예에서, 광전자 디바이스(100)는 LED 이다. 일실시예에서, 광전자 디바이스(100)는 광-검출기이다. 예를 들어, 광전자 디바이스(100)는 단일 접합 태양 전지가 될 수 있다. 다른 실시예에서, 광전자 디바이스(100)는 다중 접합들을 갖는다. 일반적으로, 예시적인 디바이스(100)는, 나노구조들(96)의 어레이, 탑 측벽 전기 콘택(104a), 기판(108), 바닥 전기 콘택(102), 선택적인 윈도우(105), 그리고 전기적 리드들(electrical leads)(112)을 포함한다. 탑 측벽 전기 콘택(104a)과 바닥 전기 콘택(102)은 외부에서 액세스가능할 수도 있음을 유의해야 한다.
나노구조들(96) 각각은, 하나 이상의 광-활성 영역들(도 1a에는 미도시)을 가질 수 있다. 나노구조들(96) 각각은, 탑, 바닥, 그리고 측벽들을 갖는다. 일실시예에서, 나노구조들(96)의 수평 폭은 약 5nm ~ 500nm 의 범위를 가질 수 있다. 하지만, 나노구조들(96)은 더 작거나 더 큰 수평 폭을 가질 수도 있다. 폭들의 전체 범위가 하나의 디바이스에 제공될 수도 있다. 따라서, 개별 나노구조들(96)의 폭에는 상당한 편차가 존재할 수 있다. 또한, 개별 나노구조들(96)의 폭은 최상부(또는, 탑:top)에서부터 바닥까지 변할 수도 있다. 예를 들어, 나노구조(96)는 최상부(혹은, 탑 부분)에서 더 좁거나 혹은 더 넓을 수도 있다. 또한, 나노구조는 반드시 기둥 형상일 필요는 없다는 점을 유의해야 한다. 도시된 바와 같이, 나노구조들(96) 사이에는 공간(space) 혹은 갭(gap)이 존재한다. 이들 공간들은 절연체로 충전될 수도 있다. 다른 한편으로, 이들 공간들은, 나노구조들(96) 사이에 에어갭(air gap)이 존재하도록 텅빈채로 남겨질 수도 있다. 일부 실시예들에서, 나노구조들(96)은 합체(coalesce)되지 않는다. 달리 말하면, 이러한 개별 나노구조들(96)은 소정 레벨에서 수평적으로 함께 결합될 필요는 없다. 예를 들면, 몇몇 통상적인 디바이스들에서 나노구조들(96)은, 연속적인 박판(continuous sheet)이 얻어지도록 최상부에서 서로 합체된다. 비록, 각각의 나구조들(96)이 서로 완전히 분리된 것으로 도 1a에 도시되어 있지만, 나노구조들(96) 중 일부는, 측벽들 상의 소정 위치에서 이웃과 접촉할 수도 있다.
나노구조들(96)은 하나 이상의 세그먼트들을 포함할 수 있다. 소정의 세그먼트는 가령, 광-활성 접합들의 생성 등과 같은 다양한 목적을 위해서 p-도핑, n-도핑, co-도핑(co-doped) 혹은 진성(intrinsic)(의도적으로 도핑되지 않음)이 될 수 있으며, 상기 다양한 목적은 상술된 광-활성 접합들의 생성에 한정되는 것은 아니다. 세그먼트는 터널 접합을 생성하기 위하여 고농도로 도핑될 수 있다. 서로 다른 세그먼트들은 서로 다른 물질들로 형성될 수 있다. 예를 들면, 서로 다른 광-활성 영역들이 서로 다른 파장의 빛을 방출 혹은 검출할 수 있도록, 서로 다른 세그먼트들은 서로 다른 물질들로 형성될 수 있다. 또 다른 일례로서, 나노구조들(96)은 Ⅲ-Ⅴ화합물 반도체 및 상기 Ⅲ-Ⅴ화합물 반도체의 밴드 갭을 변화시킬 수 있는 원소(가령, 인듐)를 포함하는 물질로 형성될 수도 있다. 에너지 우물들(energy wells)을 생성하도록, 서로 다른 세그먼트들은 서로 다른 분량의 인듐을 가질 수 있다.
에너지 우물들을 구비한 나노구조들(96)을 갖는 태양 전지에 관한 좀더 상세한 내용은 2006년 12월 26일자로 미국에 출원된 "Solar Cells having Active Region with Nanostructures having Energy Wells" 라는 명칭의 미국등록특허(등록번호 US 7,629,532)에 개시되어 있으며, 상기 미국등록특허는 본 발명에 대한 참조로서 그 전체 내용이 본 명세서에 통합된다.
탑 측벽 전기 콘택(104a)은 나노구조들(96)의 탑(top) 부근에서 측벽들에 물리적 및 전기적으로 접촉한다. 하지만, 탑 측벽 전기 콘택(104a)은 나노구조들(96)의 최상부(96a)를 노출시킨채로 남겨 놓는데, 이는 탑 전기 콘택(104a)을 통과함이 없이 최상부(96a)에서 빛이 나노구조들(96)로 진입 혹은 빠져나갈 수 있게 한다. 따라서, 탑 전기 콘택(104a)은 광-활성 영역들에 의해서 흡수 또는 생성되는 파장들을 갖는 빛에 대해서 실질적으로 불투명할 수도 있다. 일부 실시예에서, 탑 측벽 전기 콘택(104a)은 실질적으로 평탄한 구조를 갖는다. 하지만, 탑 측벽 전기 콘택(104a)의 두께는 변할수도 있음을 유의해야 한다. 탑 측벽 전기 콘택(104a)은 나노구조들(96) 각각의 측벽들 둘레에 실질적으로 형성될 수 있다. 탑 전기 콘택(104a)은 나노구조들(96)의 최상부(96a) 인근의 레벨에서 나노구조들(96) 사이의 공간들을 완전히 충전할 수도 있다.
탑 전기 콘택(104a)은 나노구조(96)와는 다른 물질로 형성될 수 있다. 일부 실시예들에서, 탑 측벽 전기 콘택(104a)은 금속으로 형성된다. 예시적인 금속들은, 니켈 및 알루미늄을 포함하지만, 이에 한정되는 것은 아니다. 따라서, 탑 측벽 전기 콘택(104a)은 매우 높은 전도도를 가질 수 있다. 예를 들어, 탑 전기 콘택(104a)은 나노구조들(96) 보다 더 높은 전기 전도도를 가질 수도 있다(비록, 반드시 이럴 필요는 없지만). 일부 실시예들에서, 탑 전기 콘택(104a)은 나노구조들(96)과 오믹 콘택(Ohmic contact)을 형성한다. 따라서, 나노구조들(96)과의 양호한 전기적 연결이 이루어질 수 있다. 일부 실시예들에서, 탑 전기 콘택(104a)은 나노구조들(96)과 쇼트키 콘택(Schotty contact)을 형성한다.
선택적인(optional) 윈도우(105)는 디바이스(100)로 빛이 진입 혹은 빠져나가는 것을 허용한다. 윈도우(105)는 디바이스(100)를 보호하며 그리고 탑 표면을 페시베이트할 수도 있다. 윈도우(105)는 관련 파장 범위를 갖는 빛에 고도로 투명한 물질로 형성될 수 있다. 상기 윈도우(105)가 전류를 통과시킬 필요가 없기 때문에, 윈도우(105)는 전기적으로 전도성일 필요는 없다. 따라서, 윈도우(105)에 대해서 광 투명도와 전기 전도도 사이의 트레이트 오프가 성립될 필요가 없다. 윈도우(105)와 탑 전기 콘택(104a) 사이에 가령, 절연체 등과 같은 다른 물질이 제공될 수도 있음을 유의해야 한다.
기판(108)으로서 적절한 물질들의 일례는, 실리콘, 게르마늄, 실리콘 카바이드(SiC), 산화 아연(zinc oxide)(ZnO), 및 사파이어를 포함하지만, 이에 한정되는 것은 아니다. 만일, 상기 기판(108)이 실리콘 혹은 게르마늄 중 하나라면, 상기 기판(108)은 하나의 일례로서 (111) 평면 배향이 될 수도 있다.
만일, 상기 기판(108)이 실리콘 카바이드(SiC) 혹은 ZnO 이라면, 상기 기판(108)은 하나의 일례로서 (0001) 평면 배향이 될 수도 있다. 일실시예에서, 기판(108)은 p-형 도판트로 도핑된다. 실리콘 기판에 대한 p-형 도판트의 일례는, 붕소(boron: B)를 포함하지만, 이에 한정되는 것은 아니다. p-형 도핑 레벨은, p, p+, 혹은 p++ 가 될 수도 있다. 일실시예에서, 기판(108)은 n-형 도판트로 도핑된다. 실리콘 기판에 대한 n-형 도판트의 일례는, 비소(arsenic: AS) 및 인(P)을 포함하지만, 이에 한정되는 것은 아니다. n-형 도핑 레벨은, n, n+, 혹은 n++ 가 될 수도 있다. 기판(108)은 디바이스을 동작을 위해서 필요하지 않을 수도 있음을 유의해야 한다. 일부 실시예들에서, 그 위에 나노구조들(96)이 성장되는 기판(108)은 제거되며(가령, 식각에 의해서), 이는 좀더 유연한(flexible) 디바이스를 제공한다.
바닥 전기 콘택(102)은 적절한 금속으로 형성될 수 있으며, 그리고 광학적으로 투명할 필요는 없다. 바닥 전기 콘택(102)은 나노구조들(96)에 전기적으로 연결된다. 일부 실시예들에서, 바닥 전기 콘택(102)은 나노구조들(96)의 측벽들과 물리적으로 접촉한다. 하지만, 측벽 콘택은 요구되지 않는다. 따라서, 바닥 전기 콘택(102)은 측벽 전기 콘택이 될 수도 있으며 혹은 되지 않을 수도 있다. 도 1a에 도시된 바와 같이, 바닥 전기 콘택(102)은 기판(108)의 후면(혹은 바닥)에 부착된다. 전술한 바와 같이, 기판(108)은 전도성이 되도록 도핑될 수도 있다. 필요하다면, 기판(108)의 소정 부분들이 식각되고 그리고 가령, 금속 등과 같은 전도성 물질로 충전될 수도 있는데, 이는 바닥 전기 콘택(102)과 나노구조들(96) 사이에서 보다 양호한 전도성 접촉을 허용하기 위한 것이다. 전술한 바와 같이, 기판(108)은 절대적인 필수요소는 아니다. 이 경우, 바닥 전기 콘택(102)은 나노구조들(96)에 접착될 수도 있다. 일실시예에서, 바닥 전기 콘택(102)은 기판(108)과 나노구조들(96) 사이에 존재한다(하지만, 측벽 콘택은 아님).
디바이스(100)가 태양 전지인 실시예의 동작에 관한 개요가 이제 설명될 것이다. 태양 방사(solar radiation)(예컨대, 광자들)는 윈도우(105)를 통해 그리고 나노구조들(96)의 최상부(96a) 안으로 진입하며 그리고 나노구조들(96)의 활성 영역들(도 1a에 명시적으로 도시되지는 않음)에서 흡수될 수 있다. 광자의 흡수는 전자를 전도 대역(conduction band) 쪽으로 촉진시킨다(promote). 광자들의 흡수에 의해서 전도 대역쪽으로 촉진된 전자들은 전기 콘택들(104a, 102)로 전도될 수 있다. 전자들은 전기 리드들(leads)(112)을 통해 전도된다. 태양 전지로서 동작하는 경우, 통상적으로 바이어스 전압이 디바이스(100)에 인가되지 않는다.
디바이스(100)가 LED 인 실시예의 동작에 관한 개요가 이제 설명될 것이다. 나노구조들(96)의 p-n 접합(도 1a에는 미도시)을 포워드 바이어스하기 위하여, 리드들(112)을 통하여 바이어스 전압이 인가되며, 이는 나노구조들(96)의 최상부(96a)를 통해 그리고 윈도우(105)의 바깥쪽으로(윈도우 105는 선택 사양임을 유의해야 함) 광자들이 방출되게 한다. 방출된 광자들은 탑 측벽 전기 콘택(104a)을 통과할 필요가 없음을 유의해야 한다.
디바이스(100)가 광-검출기 혹은 촬상 디바이스인 실시예의 동작에 관한 개요가 이제 설명될 것이다. 나노구조들(96)의 p-n 접합(도 1a에는 미도시)을 리버스 바이어스하기 위하여, 리드들(112)을 통하여 바이어스 전압이 인가될 수 있다. 윈도우(105)(만일, 존재한다면)을 통해 들어온 광자들은, 나노구조들(96)의 광-활성 영역들에서 흡수되며, 이것은 전자들을 전도 대역 쪽으로 촉진시킨다. 전도 대역 쪽으로 촉진된 전자들은, 콘택들(104a, 102)로 그리고 전기적 리드들(112)을 통하여 전도될 수 있다. 광-활성 접합의 관련 파장에서의 빛의 세기를 판별하기 위하여, 전도 전류의 양이 검출될 수 있다. 일부 실시예들에서, 광-검출기 혹은 촬상 디바이스로서 동작하는 경우, 바이어스 전압이 디바이스(100)에 인가되지 않는다.
따라서, 다양한 광전자 디바이스들을 위한 나노구조들(96)의 길이를 따라, 전기 전도가 발생할 수 있다. 예를 들면, 나노컬럼들의 길이를 따라 전기 전도가 발생할 수 있다. 상기 디바이스(100)는 제공된 일례들 이외의 다른 디바이스들을 위해서 이용될 수도 있음을 유의해야 한다.
나노구조들(96)의 측벽들의 일부분이 탑 측벽 전기 콘택(104a) 보다 위에 존재할 필요는 없다는 점을 유의해야 한다. 도 1b는 탑 측벽 전기 콘택(104a)을 갖는 광전자 디바이스(110)의 일실시예를 도시한다. 이러한 실시예에서, 나노구조들(96)의 측벽들의 그 어떤 부분도 탑 측벽 전기 콘택(104a)의 위에 존재하지 않는다. 하지만, 나노구조들(96)의 최상부(96a)는 노출되어 있는바, 이는 탑 전기 콘택(104a)을 통과함이 없이 최상부(96a)에서 빛이 나노구조들(96)로 진입하거나 혹은 떠나는 것을 허용하기 위한 것이다. 탑 측벽 전기 콘택(104a)은 나노구조들의 최상부(96a)에 가까운 높이에서 나노구조들(96) 사이의 공간들을 완전히 충전할 수도 있음을 유의해야 한다.
도 2a는 탑 측벽 전기 콘택(104a)이 나노구조들(96)의 측벽들과 물리적으로 어떻게 접촉하고 있는지를 예시한 일실시예의 측면 단면도이다. 이러한 실시예에서, 디바이스(100)는 p-n 접합 및 이에 관련된 활성 영역을 갖는다. 탑 측벽 전기 콘택(104a)은 나노구조들(96)의 p-형 영역들에 전기적 및 물리적으로 연결된다. 하지만, 탑 전기 콘택(104a)은 p-도핑된 영역, n-도핑된 영역, 진성 영역, 혹은 co-도핑된 영역에 접촉될 수도 있음을 유의해야 한다. 일부 실시예들에서는, 탑 측벽 전기 콘택(104a)과 접촉하고 있는 나노구조들(96)의 물질 타입(예컨대, 반도체 및 도핑의 유형)과 양호한 오믹 콘택을 형성하도록, 탑 측벽 전기 콘택(104a)을 위한 물질이 선택된다. 하지만, 쇼트키 콘택 등과 같은 다른 콘택들도 또한 가능하다.
바닥 전기 콘택(102)은 나노구조들(96)의 n-형 영역들에 전기적으로 연결된다. 바닥 전기 콘택(102)은 나노구조들(96)의 측벽들과 물리적으로 접촉할 수도 있지만, 이러한 것이 요구되는 것은 아니다. 다른 실시예들에서는, n-형 영역들과 p-형 영역들이 스위치되는바, 따라서 탑 측벽 전기 콘택(104a)은 n-형 영역에 전기적 및 물리적으로 연결된다. 일부 실시예들에서는, p-형 영역과 n-형 영역 사이에 진성 영역이 존재한다. 일부 실시예들에서, 나노구조들(96) 각각은 p-n 접합과 관련된 광-활성 영역을 갖는다. 예시적인 광-활성 영역의 연장부(extent)가 도시되어 있다. 하지만, 광-활성 영역의 연장부는 고정된 경계(boundary)를 가질 필요는 없음이 이해될 것이다.
또한, 일부 실시예들에서, 광-활성 영역의 일부분은 탑 측벽 전기 콘택(104a) 위로 연장될 수도 있다. 도 2b는 이러한 실시예를 도시한다. 일부 실시예들에서, 탑 전기 콘택(104a)의 최상부 표면은 관련 파장범위의 빛을 적어도 부분적으로 반사하는데, 따라서 나노구조들(96) 중 하나에 의해서 똑바로 수신되지 않은 입사광은 탑 전기 콘택(104a)으로부터 반사되며 그리고 탑 전기 콘택(104a) 위에 위치한 나노구조들(96)의 측벽들 안으로 들어간다. 따라서, 이와 같이 반사된 빛은 탑 전기 콘택(104a) 위의 광-활성 영역에 의해서 흡수될 수 있다.
나노구조들의 최상부(top)(96a)는 반드시 평탄한 표면을 가질 필요는 없다는 점을 유의해야 한다. 예를 들어, 하나 이상의 나노구조들(96)은 뾰족한 최상부 혹은 둥근 최상부를 가질 수도 있다. 도 2c는 최상부(96a)가 평탄하지 않은 광전자 디바이스(100)에 대한 일실시예의 측면 단면도이다. 이러한 일례에서, 최상부(96a)는 다소 뾰족하다. 최상부(96a)는 다른 형상을 가질 수도 있다. 최상부(96a)는 탑 전기 콘택(104a) 위로 연장되며, 따라서 빛은 탑 전기 콘택(104a)을 통과함이 없이 최상부(96a)를 통해 나노구조들(96) 안으로 진입하거나 혹은 빠져나갈 수 있다.
도 2c의 실시예에서, 디바이스(250)는 p-n 접합을 갖는다. 상기 디바이스는 p-i-n 접합을 대신 가질 수도 있다. 이러한 일례에서, 탑 측벽 전기 콘택(104a)은 나노구조들(96)의 p-형 영역에 전기적 및 물리적으로 연결된다. 하지만, 탑 전기 콘택(104a)은 p-도핑된 영역, n-도핑된 영역, 진성 영역, 혹은 co-도핑된 영역에 접촉될 수도 있음을 유의해야 한다. 일부 실시예들에서는, 탑 측벽 전기 콘택(104a)과 접촉하고 있는 나노구조들(96)의 물질 타입(예컨대, 반도체 및 도핑의 유형)과 양호한 오믹 콘택을 형성하도록, 탑 콘택(104a)을 위한 물질이 선택된다. 하지만, 쇼트키 콘택 등과 같은 다른 콘택들도 또한 가능하다.
도 2a, 도 2b, 도 2c의 디바이스들에서, 탑 측벽 전기 콘택(104a)과 바닥 전기 콘택(102)은, 상기 콘택들에 전기적 리드들(112)를 부착함으로써 외부에서 액세스가능할 수 있다.
중간 측벽 전기 콘택들을 구비한 나노구조 어레이 광전자 디바이스
광전자 디바이스는 하나 이상의 중간 측벽 전기 콘택들을 가질 수도 있음을 주목해야 한다. 중간 측벽 전기 콘택이라 함은, 탑 전기 콘택도 아니고 바닥 전기 콘택도 아니면서 나노구조들(96)의 측벽에 물리적으로 접촉하는 전기 콘택을 의미한다. 따라서, 이러한 실시예들에서 디바이스는 3개 이상의 전기 콘택들을 가질 수 있다. 예를 들어, 디바이스는 3개, 4개, 혹은 그 이상의 전기 콘택들을 가질 수도 있다.
도 3a는 3개의 측벽 전기 콘택들(104a, 104b, 104c)을 갖는 광전자 디바이스(300)의 일실시예를 도시한다. 특히, 이러한 일례에서 상기 디바이스(300)는 탑 측벽 전기 콘택(104a), 중간 측벽 전기 콘택(104b), 바닥 전기 콘택(104c)을 갖는다. 각각의 콘택은, 전압 혹은 전류가 제공되거나 혹은 수신될 수도 있도록 각각의 콘택에 연결되는 전기적 리드(112)를 가질 수 있음을 유의해야 한다.
바닥 전기 콘택은 측벽들 상에 있지 않아도 된다. 예를 들어, 바닥 전기 콘택은 기판(108) 아래에 있을 수도 있으며 혹은 나노구조들(96)의 바닥에 부착될 수도 있다. 또한, 탑 전기 콘택들 역시 측벽들 상에 있지 않아도 된다. 예를 들어, 탑 전기 콘택은 나노구조들(96)의 최상부에 부착될 수도 있다. 디바이스(300)의 다른 구성요소들(가령, 리드들, 절연체, 전면 윈도우 등등)은 본 도면을 불명료하게 만들지 않기 위하여 도시되어 있지 않다.
도 3b는 중간 측벽 전기 콘택(104c)을 갖는 광전자 디바이스(300)의 일실시예에 대한 측면 단면도이다. 상기 디바이스는 도 3a에 도시된 디바이스와 유사하며 그리고 탑 측벽 전기 콘택(104a)과 바닥 전기 콘택(102)을 갖는다. 전기적 리드들(112)은 명시적으로 도시되어 있지는 않지만, 각각의 전기 콘택에 부착될 수 이다. 도 3b는 나노구조들(96) 각각이 위에서부터 아래로, n-형 영역(302), p-형 영역(304), 그리고 n-형 영역(306)을 갖는 일례를 예시한다. 따라서, 상기 디바이스는 2개의 p-n 접합들에 관련된 제 1 및 제 2 광-활성 영역들(개략적으로 도시됨)을 갖는다. n-형 영역과 p-형 영역 사이에는 진성 영역이 존재할 수도 있음을 유의해야 한다.
각각의 광-활성 영역은 서로 다른 밴드 갭 에너지를 가질 수도 있다. 따라서, 각각의 광-활성 영역은 서로 다른 파장 범위의 빛을 방출 혹은 검출할 수 있다. 대안적으로, 상기 디바이스는 p-형 영역,n-형 영역, 및 p-형 영역을 가질 수도 있다. 따라서, 나노구조들(96) 각각은, 통상적으로 일 유형의 전도도를 갖는 상부 및 하부 영역과 그리고 반대 유형의 전도도를 갖는 가운데 영역을 갖는다.
이러한 일례에서, 탑 측벽 전기 콘택(104a)은 나노구조들(96)의 상부 n-형 반도체 영역들과 전기적 및 물리적으로 접촉하며, 중간 측벽 전기 콘택(104c)은 나노구조들(96)의 p-형 반도체 영역들과 전기적 및 물리적으로 접촉하며, 그리고 바닥 측벽 전기 콘택(104b)은 나노구조들(96)의 하부 n-형 반도체 영역들과 전기적 및 물리적으로 접촉한다.
일부 실시예들에서, 측벽 콘택들(104a ~ 104c) 각각은 대응 영역과 오믹 콘택을 형성한다. 따라서, n-형 반도체 영역들과 접촉하는 측벽 콘택들(104)은 n-형 반도체와 오믹 콘택을 형성할 수 있는 적절한 물질로 만들어질 수 있다. 또한, p-형 반도체 영역들과 접촉하는 측벽 콘택들(104)은 p-형 반도체와 오믹 콘택을 형성할 수 있는 적절한 물질로 만들어질 수 있다. 본 명세서에서, "n-형" 콘택 이라는 용어는, n-형 반도체와 오믹 콘택을 형성하는 물질을 지칭할 것이다. 또한, 본 명세서에서, "p-형" 콘택 이라는 용어는, p-형 반도체와 오믹 콘택을 형성하는 물질을 지칭할 것이다.
도 3c는 3개의 측벽 전기 콘택들과 노출된 에지들을 갖는 광전자 디바이스(300)의 일실시예를 도시한다. 디바이스(300)는 도 3a 및 도 3b에 도시된 것들과 유사하다. 콘택들 사이에는 2개의 절연체 층(325)이 도시되어 있다. 도 3c는 하나의 에지 부근의 디바이스(300)의 작은 일부분만을 도시한 것이다. 디바이스(300)는 각각의 전기 콘택(104)에 부착된 콘택 패드(1032)와 각각의 전기 콘택(104)에 부착된 전기적 리드(112)를 갖는다. 제어 로직(725)은 상기 리드들(112)에 연결된다. 제어 로직(725)은 나노구조들(96)에 있는 서로 다른 광-활성 영역들을 독립적으로 제어하는데 이용될 수 있다. 좀더 상세한 내용은 다음에 설명될 것이다. 포토리소그래피 및 식각 등과 같은 다양한 기술을 이용하여 상기 에지들이 노출될 수 있다.
이중층 나노구조 측벽 전기 배선(Bi-Layer Nanostructure Sidewall Electrical Interconnect)
일부 실시예들에서, 광전자 디바이스는 이중층 측벽 전기 배선을 갖는다. 이중층 측벽 전기 배선은 n-형 콘택과 p-형 콘택을 포함할 수 있다. 따라서, 이중층 측벽 전기 배선은 나노구조들(96)의 n-형 반도체 영역들 및 p-형 반도체 영역들 둘다와 접촉할 수 있다.
도 4a는 이중층 측벽 전기 배선(104d)을 갖는 광전자 디바이스(400)의 일실시예를 도시한다. 광전자 디바이스(400)는 또한, 탑 측벽 전기 콘택(104a)과 바닥 측벽 전기 콘택(104b)를 갖는다. 하지만, 탑 및 바닥 전기 콘택들은 반드시 나노구조들(96)의 측벽들 상에 있을 필요는 없다. 이중층 측벽 전기 배선(104d)은, 탑 층(404a)과 바닥 층(404b)을 포함한다. 전술한 바와 같이, 하나의 층은 n-형 콘택이며, 그리고 다른 하나의 층은 p-형 콘택이다. 나노구조들(96)의 도핑에 따라, 어느 하나의 층이 n-형 콘택이 될 수도 있다.
일부 실시예들에서, 도 4a의 광전자 디바이스(400)는 다중-접합 태양 전지이다. 상기 디바이스(400)는 탑 측벽 전기 콘택(104a)에 전기적으로 연결된 제 1 리드(112)와 그리고 바닥 측벽 전기 콘택(104b)에 전기적으로 연결된 제 2 리드(112)를 가질 수 있다. 하지만, 아래에 설명되는 바와 같이, 상기 디바이스(400)는 이중층 측벽 전기 배선(104d)에 연결된 전기 리드(112)를 가질 필요는 없다.
도 4b는 이중층 측벽 전기 배선(104d)을 갖는 광전자 디바이스(400)에 대한 측면 단면도를 도시한다. 상기 디바이스는 도 4a의 디바이스와 유사하다. 이러한 일례에서, 나노구조들(96)은 p-형 영역들(452), n-형 영역들(454), p-형 영역들(456), 그리고 n-형 영역들(458)을 갖고 있음을 유의해야 한다. 이러한 일례에서, 이중층 측벽 전기 배선(104d)의 탑 층(404a)은 n-형 영역들(454)과 접촉하며 그리고 이중층 측벽 전기 배선(104d)의 바닥 층(404b)은 p-형 영역들(456)과 접촉한다. 일실시예에서, 상기 탑 층(404a)은 n-형 영역들과 오믹 콘택을 형성한다. 예를 들어, 탑 층(404a)은 알루미늄이 될 수 있으며 그리고 나노구조들(96)은 질화물 반도체가 될 수 있다. 일실시예에서, 상기 바닥 층(404b)은 p-형 영역들과 오믹 콘택을 형성한다. 예를 들어, 바닥 층(404b)은 니켈이 될 수 있으며 그리고 나노구조들(96)은 질화물 반도체가 될 수 있다. 탑 측벽 전기 콘택(104a)은 최상부 p-형 영역들(452)과 접촉하며 그리고 바닥 측벽 전기 콘택(104b)은 하부 n-형 영역들(458)과 접촉한다.
또한, 탑 층(404a)과 바닥 층(404b) 사이의 접합(junction)은, 영역들(454 및 456)의 p-n 접합과 완벽하게 정렬될 필요는 없다는 점을 유의해야 한다. 이러한 이유는 다음과 같은바, 일부 실시예들에서, 이중층 측벽 전기 배선(104d)의 오직 소정 층만이 올바른 전도도 유형의 반도체와 오믹 콘택을 형성하기 때문이다. 예를 들어, 탑 층(404a)은 n-형 영역(454)과 접촉할 뿐만 아니라, p-형 영역(456)의 일부와 물리적으로 접촉할 수도 있다. 이러한 경우, 탑 층(404a)은 n-형 영역(454)과 오믹 콘택을 여전히 형성할 것이며 그리고 바닥 층(404b)은 p-형 영역(456)과 오믹 콘택을 여전히 형성할 것이다. 하지만, 탑 층(404a)은 물리적인 접촉이 다소 있다 하여도, p-형 영역(456)과 오믹 콘택을 형성하지 않을 것이다. 이와 유사하게, 바닥 층(404b)은 p-형 영역(456)과 접촉할 뿐만 아니라, n-형 영역(454)의 일부와 물리적으로 접촉할 수도 있다. 이러한 경우, 바닥 층(404b)은 p-형 영역(456)과 오믹 콘택을 여전히 형성할 것이며 그리고 탑 층(404a)은 n-형 영역(454)과 오믹 콘택을 여전히 형성할 것이다. 하지만, 바닥 층(404b)은 물리적인 접촉이 다소 있다 하여도, n-형 영역(454)과 오믹 콘택을 형성하지 않을 것이다.
전술한 바와 같이, 도 4a 및 도 4b의 광전자 디바이스(400)는 다중-접합 태양 전지가 될 수도 있다. p-형 영역들(452)과 n-형 영역들(454) 사이의 p-n 접합은 제 1 p-n 접합으로 작용할 수 있으며, 반면에 p-형 영역들(456)과 n-형 영역들(458) 사이의 p-n 접합은 제 2 p-n 접합으로 작용할 수 있다. p-i-n 접합들도 또한 가능함을 유의해야 한다. 이중층 측벽 전기 배선(104d)은, 이중층 전기 배선을 통하여 n-형 영역들(454)과 p-형 영역들(456) 사이에서 전하가 흐르는 것을 허용할 수 있다. 각각의 p-n 접합은 서로 다른 밴드 갭 에너지를 가질 수도 있다. 따라서, 각각의 p-n 접합에 관련된 활성 영역은 서로 다른 파장 범위의 빛을 방출 혹은 검출할 수 있다.
도 4c는 도 4b의 디바이스(400)의 가능한 일 동작에 관한 예시적인 회로도를 보여준다. 광전자 디바이스(400)는 이중층 측벽 전기 배선(104d)에 의해서 연결된 2개의 다이오드들(462a, 462b)이라고 간주될 수 있다. 광자들의 흡수에 의해서 생성된 전류는 상부 다이오드(462a)로부터 이중층 배선(104d)의 상단 부분(404a)으로 흐를 수 있으며, 이후 이중층 배선(104d)의 하단 부분(404b)으로 흐를 수 있다. 이후, 상기 전류는 하부 다이오드(462b)를 통해 흐르며 그리고 하부 리드(112b) 쪽으로 흘러간다. 상부 리드(112a)는 회로를 완성한다. 몇몇 다중-접합 태양 전지는 다이오드들 사이에 터널 접합을 가짐을 유의해야 한다. 하지만, 터널 접합은 종종 형성하기가 매우 어렵다. 따라서, 이중층 측벽 전기 배선(104d)은 터널 접합의 대체물로서 기능할 수 있다.
하나 이상의 측벽 전기 콘택들을 갖는 나노구조 어레이 광전자 디바이스의 제조
도 5a는 하나 이상의 측벽 전기 콘택들을 갖는 광전자 디바이스를 제조하는 프로세스(500)의 일례를 예시한 순서도이다. 프로세스(500)는 도 1a, 1b, 2a, 2b, 2c, 3a, 3b, 4a, 4b에 도시된 디바이스들을 제조하는데 이용될 수 있다. 하지만, 프로세스(500)는 이들 디바이스들을 제조하는데 한정되지 않는다. 설명을 단순하게 하기 위하여 모든 공정 단계들이 도시된 것은 아니다. 도 6a 및 도 6b는 프로세스(500)의 일실시예의 다양한 단계들 이후의 결과를 나타낸다. 도 6a 및 도 6b는 몇몇 나노구조들(96)에 대한 측면 단면도를 나타낸다.
단계 502에서, 나노구조들(96)이 형성된다. 일 실시예에서, 나노구조들(96)의 어레이가 기판(108) 상에 수직으로 성장된다. 나노구조들(96)은, 가령, 유기금속 화학 기상 증착법(metalorganic chemical vapor deposition), 분자빔 에피택시(molecular beam epitaxy), 그리고 수소화물 기상 에피택시(hydride vapor phase epitaxy: HVPE) 등과 같은 에피택셜 성장 기술들을 이용하여 셀프-어셈블리(self-assembly)에 의해서 혹은 패턴화된 성장법(patterned growth)에 의해서 성장될 수 있다. 패턴화된 성장법(patterned growth)에서는, SiO2, SiNx 혹은 금속 등과 같은 마스크 물질에 의해서 커버되지 않은 기판 표면이 노출되어, 나노구조들(96)을 위한 핵생성 사이트(nucleation site)로서의 역할을 수행한다. 나노구조들(96)은 또한, 금(Au), 니켈(Ni) 등과 같은 나노입자들을 이용하여 성장될 수도 있는데, 이들 나노입자들은 나노구조들(96)을 위한 핵생성 사이트로서 작용할 수 있다.
일부 실시예들에서, 나노구조들(96)은 패터닝 및 식각에 의해서 형성된다. 예를 들면, 나노구조들(96)을 위한 하나 이상의 평탄한 물질층들이 증착된다. 각각의 층은 인시츄(in situ)로 혹은 이온주입에 의해서 적절히 도핑될 수 있다. 모든 층들을 증착 및 도핑한 이후에, 나노구조들(96)을 형성하기 위하여 포토리소그래피가 이용되어 패터닝 및 식각이 수행된다.
일부 실시예들에서, 나노구조들(96)은, 하나 이상의 p-형 반도체 영역들과 하나 이상의 n-형 반도체 영역들을 형성하도록 하나 이상의 불순물들로 도핑된다. 진성 영역들(intrinsic regions)이 또한 형성될 수도 있다. 나노구조들(96)을 형성하기 전에 기판(108)이 도핑될 수도 있다. 도 6a는 단계 502 이후의 결과를 도시한다. 더욱 상세하게는, 상기 나노구조들(96)의 어레이 중에서 몇몇 나노구조들(96)이 기판(108) 위에 도시되어 있다.
단계 504에서, 바닥 전기 콘택(102, 104b)이 형성된다. 일실시예에서, 바닥 전기 콘택은 나노구조들(96)의 측벽들을 둘러싼다. 이러한 실시예에서, 바닥 전기 콘택(104b)은, 기판(108) 위에 물질을 증착하고(나노구조들 96이 형성된 이후에) 그리고 상기 물질을 에치 백함에 의해서 형성될 수 있다. 상기 물질은 금속이 될 수도 있다. 전도성 물질(가령, 금속)을 마스크 물질로서 채용하는 패턴화된 성장법에서는, 마스크층이 바닥 측벽 전기 콘택(104b)으로서 기능할 수도 있다. 하지만, 바닥 전기 콘택이 측벽 전기 콘택일 필요는 없다. 도 6b는 바닥 전기 콘택이 측벽 콘택(104b)인 실시예에 대해서, 단계 504 이후의 결과를 예시한다. 일부 실시예들의 경우, 바닥 전기 콘택이 기판(108) 아래에 나중에 부가될 수도 있다.
단계 505에서, 하나 이상의 중간 측벽 전기 콘택들(104c)이 형성된다. 단계 506에서, 탑 측벽 전기 콘택(104a)이 형성된다. 단계 505와 단계 506에 대한 좀더 상세한 내용은 나중에 설명될 것이다. 몇몇 디바이스들의 경우, 단계 505와 506 모두가 수행된다. 다른 디바이스들의 경우, 단계 505와 506 중 오직 하나만 수행된다.
도 5b는 하나 이상의 측벽 전기 콘택들을 갖는 광전자 디바이스 경우, 측벽 전기 콘택을 제조하는 프로세스(520)의 일실시예를 예시한 순서도이다. 프로세스 520은 도 5a의 단계 506의 일실시예이다. 프로세스 520은 또한, 도 5a의 단계 505를 위해 이용될 수도 있다. 도 6c 내지 도 6h는 도 5b의 프로세스의 일실시예에서 여러 단계들 이후의 결과들을 도시한다. 도 6c 내지 도 6h는 몇몇 나노구조들(96)의 절단면을 보여주는 측면 단면도이며 도 6a 및 도 6b에 도시된 공정에서 연속된다. 하지만, 바닥 전기 콘택이 도 6b 내지 도 6h에 도시된 바와 같은 측면 전기 콘택이 될 필요는 없다는 점을 유의해야 한다.
단계 507에서, 기판(108) 위의 나노구조들(96)의 측벽들 주위에(그리고 만일 형성된다면, 바닥 측벽 전기 콘택 104b 위에) 절연체가 형성된다. 일실시예에서는, 스핀-온-글라스(SOG)가 적용된다. 일실시예에서는 실리콘 이산화물이 스퍼터링된다. 다른 실시예에서는 포토레지스트가 추가된다. 일 유형 이상의 물질들이 이용될 수도 있다. 예를 들면, 서로 다른 물질층들이 증착될 수도 있으며 혹은 하나의 층이 여러 물질들을 포함할 수도 있다. 증착 이후에, 절연체가 에치 백되어, 나노구조들(96)의 최상부(96a)가 노출된다. 다음을 유의해야 하는바, 절연체는 나노구조들(96)을 페시베이팅하는 목적으로, 혹은 나노구조들(96)의 전기적 성질 혹은 광학 성질을 개질시키기 위한 목적으로 이용될 수도 있음을 유의해야 한다. 도 6c는 단계 507 이후의 결과를 예시한 것으로, 나노구조 측벽들을 둘러싸는 절연체(602)가 도시되어 있다.
단계 508에서, 나노구조 측벽들을 둘러싸도록 절연체(602) 위에 금속이 증착된다. 상기 단계에서, 금속의 일부분은 나노구조의 최상부를 커버할 수도 있다. 도 6d는 단계 508 이후의 결과를 도시하며, 여기에서 금속(604)은 나노구조들(96)의 최상부 위 및 주위에 등각층(conformal layer)을 형성한다.
단계 510에서, 포토레지스트 층, SOG, 혹은 다른 평탄화 물질이 금속(604) 위에 형성되며 그리고 평탄화된다. 도 6e는 단계 510 이후의 결과를 예시한 것으로, 금속(604) 위에 평탄화 물질(606)이 도시되어 있다.
단계 512에서, 평탄화 물질(606)이 에치 백되어, 금속(604)으로 커버된 나노구조들(96)의 최상부를 노출시킨다. 도 6f는 단계 512 이후의 결과를 예시한 것으로, 평탄화 물질(606)이 에치백되어, 나노구조들(96)의 최상부 위에 있는 금속(604)의 해당 부분이 노출된다. 하지만, 평탄화 물질(606)의 일부는 나노구조들(96) 사이의 영역들에 남아있는다.
단계 514에서, 나노구조들(96)의 최상부가 노출되도록, 남아있는 보호용 평탄화 물질(606)과 함께 금속(604)이 에치백된다. 단계 516에서, 평탄화 물질(606)이 제거된다. 도 6g는 단계 516 이후의 결과를 예시한다. 도 6g에는 노출된 나노구조들(96)의 최상부들이 도시되어 있다.
단계 518에서, 나노구조들(96)의 최상부가 노출되게 남겨놓는 지점까지 금속(604)이 에치백된다. 도 6h는 단계 518 이후의 결과를 예시한 것으로, 탑 측벽 전기 콘택(104a)이 도시되어 있다.
단계 507 내지 518과 유사한 단계들이 다른 레벨들에서 금속 콘택들을 형성하기 위하여 수행될 수도 있음을 유의해야 한다. 예를 들어, 단계 507 내지 518과 유사한 단계들이 중간 측벽 전기 콘택들을 형성하는데 이용될 수 있다. 따라서, 프로세스(520)는 또한 도 5a의 단계 505를 위해서 이용될 수도 있다. 하나 이상의 중간 측벽 전기 콘택들(104c)이 형성될 수도 있다.
도 5c는 하나 이상의 측벽 전기 콘택들을 갖는 광전자 디바이스(100)를 위해 측벽 전기 콘택을 제조하는 프로세스(550)의 일실시예를 예시한 순서도이다. 프로세스(550)는 도 5a의 단계 506의 일실시예이다. 설명을 간략히 하기 위하여 모든 공정 단계들이 도시된 것은 아니다. 이러한 실시예에서, 나노구조들(96) 주위에 절연층이 형성되지 않는다. 하지만, 필요하다면, 절연층이 형성될 수도 있다.
단계 552에서, 최상부에서 나노구조 측벽들을 금속이 둘러싸도록, 금속이 경사 증착된다. 나노구조 어레이의 최상부에서 연속적인 금속 영역이 형성되도록 상기 금속은 합체(coalesce)되어야 한다. 상기 디바이스는 최상부에서 나노구조들의 모든 측벽들을 금속으로 코팅하기 위하여 경사 증착 동안에 회전될 수도 있음을 유의해야 한다. 금속의 깊이(즉, 나노구조들의 측벽들 아래로 금속이 얼마나 멀리 연장되느냐)를 제어하기 위하여, 증착 공정의 경사 각도가 선택될 수 있다.
다음으로, 금속을 식각하기 위하여 단계 510-518이 수행될 수 있다. 단계 510-518 은 도 5b의 단계 510-518과 유사하며, 따라서 상세히 설명되지 않을 것이다.
도 5d는 적어도 하나의 이중층 전기 배선을 갖는 광전자 디바이스를 제조하는 프로세스(580)의 일실시예를 예시한 순서도이다. 프로세스(580)는 가령, 도 4a 및 도b에 도시된 디바이스 등을 제조하는데 이용될 수 있다. 하지만, 프로세스(580)는 이들 디바이스를 제조하는 것에 한정되지 않는다. 설명을 간략히 하기 위하여 모든 공정 단계들이 도시된 것은 아니다. 단계 582에서, 나노구조들(96)이 형성된다. 단계 582는 도 5a의 단계 502와 유사하다. 나노구조들은 제 1 p-n 접합을 형성하기 위한 제 1 전도도 유형의 제 1 영역과 제 2 전도도 유형의 제 2 영역을 가질 수 있다. 나노구조들은 제 2 p-n 접합을 형성하기 위한 제 1 전도도 유형의 제 3 영역과 제 2 전도도 유형의 제 4 영역을 가질 수 있다.
단계 584에서, 바닥 전기 콘택(102, 104b)이 형성된다. 바닥 전기 콘택을 형성하는 것은 도 5a에 관련하여 이미 설명되었다.
단계 586에서, 하나 이상의 이중층 측벽 전기 배선(104d)이 형성된다. 이중층 측벽 전기 배선(104d)은 상기 제 2 영역에 전기적 및 물리적으로 접촉하는 제 1 물질과 상기 제 3 영역에 전기적 및 물리적으로 접촉하는 제 2 물질을 가질 수 있다. 상기 제 1 물질과 제 2 물질은 서로 전기적으로 접촉될 수 있는데, 이는 이중층 전기 배선을 통하여 상기 제 2 영역과 제 3 영역 사이에서 전하가 흐를수 있게 하기 위한 것이다.
이중층 배선(104d)의 하단 부분(404b)을 형성하는 것은 앞서 설명된 중간 측벽 콘택을 형성하는 것과 유사할 수 있다. 하단 부분(404b)을 형성한 다음, 상단 부분(404a)을 위해 금속이 증착될 수 있으며 그리고 에치백될 수 있다. 일부 실시예들에서, 상단 부분(404a)을 형성하는 것은, 중간 측벽 콘택을 형성하기 위한 프로세스와 유사하다.
단계 588에서, 탑 측벽 전기 콘택(104a)이 형성되며, 이에 대해서는 이미 설명되었다. 탑 콘택이 반드시 측벽 콘택일 필요는 없다는 점을 유의해야 한다.
서로 다른 광-활성 접합들의 독립적인 제어
일부 실시예들에서는, 광전자 디바이스의 서로 다른 광-활성 접합들이 독립적으로 제어된다. 일부 실시예들에서, 도 3a 및 도 3b에 도시된 바와 같은 디바이스(300)는 독립적으로 제어되는 접합들을 갖는다.
도 7a, 도 7b, 도 7c는 도 3a 및 도 3b의 디바이스의 소정 부분에 대한 측면 단면도를 나타내며, 여기서 제어 로직(725)은 서로 다른 광-활성 접합들을 독립적으로 제어한다. 디바이스(300)는 n-형 반도체 영역(302)과 p-형 반도체 영역(304)에 의해서 형성된 제 1 광-활성 접합(703)을 갖는다. 디바이스(300)는 p-형 반도체 영역(304)과 n-형 반도체 영역(306)에 의해서 형성된 제 2 광-활성 접합(705)을 갖는다. 오직 하나의 나노구조(96)만이 도시되어 있다. 하지만, 통상적으로는 나노구조들(96)의 어레이가 존재한다.
일부 실시예들에서, 상기 디바이스는 LED 이다. 각각의 광-활성 접합은 서로 다른 파장 범위의 빛을 출력할 수도 있다. 예를 들어, 제 1 광-활성 접합(703)은 청색광(blue light)을 출력할 수 있으며 그리고 제 2 광-활성 접합(705)은 녹색광(green light)을 출력할 수 있다. 일부 실시예들에서는, 3개 이상의 광-활성 접합들이 존재한다. 따라서, 상기 디바이스는 3개 이상의 서로 다른 색상을 출력할 수 있다.
도 7a에는 제 1 광-활성 접합(703)을 활성화시키고 그리고 제 2 광-활성 접합(705)을 비활성화(de-activating)시키는 제어 로직(725)이 도시되어 있다. 도 7b에는 제 1 광-활성 접합(703)을 비활성화시키고 그리고 제 2 광-활성 접합(705)을 활성화(activating)시키는 제어 로직(725)이 도시되어 있다. 도 7c에는 광-활성 접합들(703, 705)을 독립적으로 제어하는(예컨대, 활성화/비활성화시키는) 제어 로직(725)이 도시되어 있다. 따라서, 디바이스(300)는 제 1 광-활성 접합(703)이 활성화되는 경우 청색광을 출력할 수 있으며 그리고 제 2 광-활성 접합(705)이 활성화되는 경우 적색광을 출력할 수 있다.
제어 로직(725)은 하드웨어, 소프트웨어 혹은 하드웨어와 소프트웨어의 소정 조합으로 구현될 수 있다. 이용되는 소프트웨어는 하나 이상의 프로세서 판독가능한 저장 디바이스들에 저장될 수 있으며, 이러한 저장 디바이스들은 하드 디스크 드라이브, CD-ROM, DVD, 광 디스크, 플로피 디스크, 테이프 드라이브, RAM, ROM, 플래시 메모리, 혹은 다른 적절한 저장 디바이스를 포함한다. 소프트웨어는 제어 로직(725)의 기능들을 수행하도록 하나 이상의 프로세서들을 프로그래밍하는데 이용될 수 있다. 대안적인 실시예에서, 제어 로직(725)의 일부 혹은 전체는 주문형 반도체, 게이트 어레이, FPGA, PLD, 그리고 특수 목적 컴퓨터 등을 포함하는 전용 하드웨어로 구현될 수 있다.
도 8a는 광전자 디바이스의 서로 다른 광-활성 접합들을 독립적으로 제어하는 프로세스(800)에 대한 일실시예의 순서도이다. 프로세스(800)는 제어 로직(725)에 의해서 수행될 수 있다. 단계 802에서, 제어 로직(725)은 제 1 파장 범위를 갖는 빛을 생성 혹은 검출하도록 제 1 광-활성 접합들(703)을 제어한다. 각각의 나노구조(96)는 그 자신의 광-활성 접합들을 가질 수 있음을 유의해야 한다. 따라서, 프로세스(800)는 서로 다른 나노구조들(96)의 광-활성 "접합들"을 제어하는 것을 지칭할 것이다. 예를 들어, 제어 로직(725)은 서로 다른 나노구조들의 제 1 광-활성 접합들(703)이 청색광을 출력하게 할 수 있다. 대안적으로, 제어 로직(725)은 서로 다른 나노구조들의 제 1 광-활성 접합들(703)이 청색광을 검출하게 할 수 있다. 단계 804에서, 제어 로직(725)은 제 2 파장 범위를 갖는 빛을 생성 혹은 검출하도록 제 2 광-활성 접합들(705)을 독립적으로 제어한다. 예를 들어, 제어 로직(725)은 서로 다른 나노구조들(96)의 제 2 광-활성 접합들(705)이 적색광(혹은 다른 색상)을 출력하게 할 수 있다. 대안적으로, 제어 로직(725)은 서로 다른 나노구조들의 제 2 광-활성 접합들(705)이 적색광을 검출하게 할 수 있다.
도 8b는 광전자 디바이스의 서로 다른 광-활성 접합들을 독립적으로 제어하는 프로세스(815)의 일실시예에 대한 순서도이다. 프로세스(815)를 설명하는 경우 도 7a 및 도 7b가 참조될 것이다. 프로세스(815)는 프로세스(800)의 일실시예에 대한 좀더 상세한 내용을 제공한다. 단계 820에서, 제어 로직(725)은 제 2 및 제 3 전기 콘택(예컨대, 콘택 104c, 104b)에 전압들을 인가하는데, 이는 제 2 광-활성 접합들(705)을 비활성화시키기 위한 것이다. 예를 들면, 동일한 크기의 전압이 각각의 콘택(104b, 104c)에 인가된다. 이러한 전략은 LED의 경우 광-활성 접합을 비활성화시킬 수 있다. 접합은 또한 LED 동작의 경우 리버스 바이어스되어 비활성화될 수도 있다. 광-검출기들의 접합들은, 다이오드 접합이 상주하는 회로를 파괴(breaking)함에 의해서, 비활성화될 수도 있다는 점을 유의해야 한다. 따라서, 광-검출기 접합들을 활성화/비활성화시키는 방법 중 하나는, 활성화를 위해 리버스 바이어스하는 것과 그리고 비활성화를 위해 회로를 개방(open)하는 것이다.
단계 822에서, 제어 로직(725)은 제 1 광-활성 접합들(703)을 활성화시키기 위해서 제 1 및 제 2 전기 콘택들에게 전압들을 인가한다. 예를 들어, 도 7a의 디바이스가 LED로 이용되는 경우라면, 제어 로직(725)은 탑 측벽 전기 콘택(104a)에 포지티브 전압을 인가하고 반면에 중간 측벽 전기 콘택(104c)은 접지시키는데, 이는 제 1 광-활성 접합들(703)을 포워드 바이어싱하기 위한 것이다. 만일, 도 7a의 디바이스가 광-검출기(혹은, 촬상 디바이스)로 이용되는 경우라면, 제 1 광-활성 접합들(703)을 리버스 바이어싱하기 위하여 상기 전압들이 거꾸로 될 수 있다. 다음을 유의해야 하는바, 빛을 검출하기 위하여 다이오드 접합이 반드시 바이어싱될 필요는 없다. 하지만, 광-활성 접합에 의해서 생성된 전류가 검출되기 위해서는, 전술한 바와 같은 회로가 단락(closed)되어야 한다. 만일, n-형 영역들(302)과 p-형 영역들(304)이 스위치된다면, 콘택(104a, 104c)에 인가되는 전압들은 각각의 경우에서 반전될 수 있으며, 이는 제 1 접합들(703)을 활성화시키기 위한 것이다. 만일, n-형 영역들(302)과 p-형 영역들(304)이 스위치된다면, 콘택(104a, 104c)에 인가되는 전압들은 각각의 경우에서 반전될 수 있으며, 이는 제 1 접합들(703)을 활성화시키기 위한 것이다.
단계 822는 단계 820과 동시에 수행될 수도 있다. 하나의 일례로서, 제어 로직(725)은 중간 측벽 전기 콘택(104c)에 인가된 바와 동일한 전압을 바닥 측벽 전기 콘택(104b)에 인가한다. 따라서, 제 2 광-활성 접합들(705) 양단에는 순 전압(net voltage)이 존재하지 않는다. 하지만, 상기 접합을 비활성화시키기 위하여 바닥 전기 콘택(104b)에 다른 전압이 인가될 수도 있다. 예를 들어, LED의 경우, 상기 접합은 이를 비활성화시키기 위하여 리버스 바이어스될 수 있다. 대안적으로는, LED의 경우, 상기 접합은, 많은 빛을 생성하기엔 불충분한 정도의 작은 전압으로 바이어싱될 수도 있다. 또한, 단계 820 및 822는 프로세스(800)의 단계 802의 일실시예이다.
단계 824에서, 제어 로직(725)은 제 1 전기 콘택(예컨대, 콘택 104a) 및 제 2 전기 콘택(예컨대, 104b)에 전압들을 인가하는데, 이는 제 1 광-활성 접합들(703)을 비활성화시키기 위한 것이다. 예를 들면, 동일한 크기의 전압이 각각의 콘택(104a, 104b)에 인가된다. 이러한 전략은 LED의 경우 광-활성 접합을 비활성화시킬 수 있다. 접합은 또한 LED 동작의 경우 비활성화되기 위해 리버스 바이어스될 수도 있다. 광-검출기들의 접합들은, 다이오드 접합이 상주하는 회로를 파괴(breaking)함에 의해서, 비활성화될 수도 있다는 점을 유의해야 한다. 따라서, 광-검출기 접합들을 활성화/비활성화시키는 방법 중 하나는, 활성화를 위해 리버스 바이어스하는 것과 그리고 비활성화를 위해 회로를 개방(open)하는 것이다.
단계 826에서, 제어 로직(725)은 제 2 광-활성 접합들(705)을 활성화시키기 위해서 제 2 및 제 3 전기 콘택들에게 전압들을 인가한다. 예를 들어, 도 7b의 디바이스가 LED로 이용되는 경우라면, 제어 로직(725)은 중간 측벽 전기 콘택(104c)에 포지티브 전압을 인가하고 반면에 바닥 측벽 전기 콘택(104b)은 접지시키는데, 이는 제 2 광-활성 접합들(705)을 포워드 바이어싱하기 위한 것이다. 만일, 도 7b의 디바이스가 광-검출기로 이용되는 경우라면, 제 2 광-활성 접합들(705)을 리버스 바이어싱하기 위하여 상기 전압들이 거꾸로 될 수 있다. 전술한 바와 같이, 빛을 검출하기 위하여 다이오드 접합이 반드시 바이어싱될 필요는 없지만, 상기 회로는 단락(closed)되어야 한다. 만일, n-형 영역들(306)과 p-형 영역들(304)이 스위치된다면, 콘택(104b, 104c)에 인가되는 전압들은 각각의 경우에서 반전될 수 있으며, 이는 제 2 접합들(705)을 활성화시키기 위한 것이다. 만일, n-형 영역들(306)과 p-형 영역들(304)이 스위치된다면, 콘택(104b, 104c)에 인가되는 전압들은 각각의 경우에서 반전될 수 있으며, 이는 제 2 접합들(705)을 활성화시키기 위한 것이다.
단계 826은 단계 824와 동시에 수행될 수도 있다. 하나의 일례로서, 제어 로직(725)은 중간 측벽 전기 콘택(104c)에 인가된 바와 동일한 전압을 탑 측벽 전기 콘택(104a)에 인가한다. 따라서, 제 1 광-활성 접합들(703) 양단에는 순 전압(net voltage)이 존재하지 않는다. 하지만, 상기 제 1 광-활성 접합들(703)을 비활성화시키기 위하여 탑 전기 콘택(104a)에 다른 전압이 인가될 수도 있다. 또한, 단계 824 및 826은 프로세스(800)의 단계 804의 일실시예이다.
일실시예에서, 광-활성 접합들을 독립적으로 제어하는 것은, 서로 다른 시간 백분율에 대해서 접합들(703, 705)을 활성화시키는 것을 포함한다. 각각의 접합(703, 705)은 같은 시간에 활성화될 수도 있으며 그렇지 않을 수도 있다. 도 8c는 광전자 디바이스의 서로 다른 광-활성 접합들을 독립적으로 제어하는 프로세스(840)의 일실시예에 대한 순서도이다. 프로세스(840)를 논의할 때에 도 7c가 참조될 것이다. 프로세스(840)는 프로세스(800)의 일실시예에 대한 좀더 상세한 내용을 제공한다.
단계 842에서, 제어 로직(725)은 소정 전압을 중간 전기 콘택(104b)에 인가한다. 하나의 일례로서, 상기 접합을 포워드 바이어싱하기에 충분한 전압이 인가되며, 다른 콘택들은 접지된다라고 가정된다.
단계 844에서, 제어 로직(725)은 시간의 소정 백분율 동안 제 1 광-활성 접합들(703)을 활성화시키기 위하여 탑 전기 콘택(104a)에 대한 전압을 콘트롤한다. 예를 들어, 제어 로직(725)은, 제 1 광-활성 접합들(703)을 포워드 바이어싱하기 위하여 탑 전기 콘택(104a)를 접지시킨다(상기 디바이스가 LED로 이용된다라고 가정하면). 제어 로직(725)은, 양단에 전압차가 없도록 탑 전기 콘택(104a)에 Vbias를 인가함으로써, 제 1 광-활성 접합들(703)을 비활성화시킬 수도 있다. 따라서, 탑 전기 콘택(104a)에 대한 전압을 콘트롤함으로써, 제 1 광-활성 접합들(703)이 활성인 시간 백분율이 제어될 수 있다. 상기 디바이스가 광-검출기로 이용되는 경우 혹은 p-형 영역과 n-형 영역이 스위치되는 경우에는, 다른 적절한 전압들이 이용될 수도 있음을 유의해야 한다. 또한, 단계 842와 단계 844는 프로세스(800)의 단계 802의 일실시예이다.
단계 846에서, 제어 로직(725)은 시간의 소정 비율 동안 제 2 광-활성 접합들(705)을 활성화시키기 위하여 바닥 전기 콘택(104b)에 대한 전압을 콘트롤한다. 예를 들어, 제어 로직(725)은, 제 2 광-활성 접합들(705)을 포워드 바이어싱하기 위하여 바닥 전기 콘택(104b)를 접지시킨다(상기 디바이스가 LED로 이용된다라고 가정하면). 제어 로직(725)은, 양단에 전압차가 없도록 바닥 전기 콘택(104b)에 Vbias를 인가함으로써, 제 2 광-활성 접합들(705)을 비활성화시킬 수도 있다. 또한, 단계 842와 단계 846은 프로세스(800)의 단계 802의 일실시예이다.
제어 로직(725)은, 각각의 접합이 활성인 시간의 분량을 선택함에 의해서, 각각의 접합(703, 705)을 제어할 수 있음을 유의해야 한다. 예를 들어, 제어 로직(725)은 제 1 광-활성 접합들(703)을 50 퍼센트의 시간 동안 활성화시킬 수 있으며 그리고 제 2 광-활성 접합들(705)을 100 퍼센트의 시간 동안 활성화시킬 수 있다. 상기 디바이스가 LED로 이용되는 경우, 이러한 것은, 제 1 광-활성 접합들(703)에 의해서 생성되는 빛 보다 제 2 광-활성 접합들(705)에 의해서 생성되는 빛이 더 밝은 광 강도를 갖게 할 것이다.
접합들(703, 705)을 독립적으로 제어하기 위한 또 다른 옵션은 접합들(703, 705) 양단의 전압들의 크기를 변화시키는 것이다. 예를 들면, 제 1 접합들(703)을 강하게 포워드 바이어싱시키기 위하여, 큰 전압이 제 1 광-활성 접합들(703)에 인가될 수 있다. 다른 한편으로, 상당히 작은 전압이 제 2 광-활성 접합들(705)에 인가될 수 있는데, 이는 제 2 접합들(705)을 약하게 포워드 바이어싱시키기 위한 것이다. 탑 콘택(104a)과 바닥 콘택(104b)에 각각 인가되는 전압의 크기를 선택함으로써, 제어 로직(725)는 이를 완수할 수 있다.
도 9는 광전자 디바이스를 제조하는 프로세스(900)의 일실시예를 도시한다. 프로세스(900)는, 가령 도 3a, 도 3b, 도 7a, 도 7b, 도 7c에 도시된 디바이스 등을 형성하는데 이용될 수 있다. 단계 902에서, 나노구조들이 형성된다. 단계 902는 프로세스(500)의 단계 502와 유사할 수 있으며 따라서 상세히 설명되지 않을 것이다. 단계 904에서, 바닥 전기 콘택(104b)이 형성된다. 단계 904는 프로세스(500)의 단계 504와 유사할 수 있으며 따라서 상세히 설명되지 않을 것이다. 일실시예에서, 바닥 전기 콘택은 측벽 전기 콘택이 아니다. 예를 들어, 바닥 전기 콘택은 기판 아래에 위치할 수도 있으며 혹은 기판과 나노구조들(96) 사이에 위치할 수도 있다.
단계 906에서, 중간 측벽 전기 콘택(104b)이 형성된다. 단계 906은 바닥 전기 콘택(104b) 위에 절연체를 증착하는 단계, 상기 절연체를 원하는 레벨로 에치백하는 단계, 상기 절연체 위에 금속을 증착하는 단계, 그리고 상기 금속을 에치백하는 단계를 포함할 수 있다.
단계 908에서, 탑 전기 콘택이 형성된다. 일실시예에서, 탑 전기 콘택은 탑 측벽 전기 콘택(104a) 이다. 도 5b 혹은 도 5c 중 어느 하나에 도시된 프로세스와 유사한 프로세스가 탑 측벽 전기 콘택(104a)를 형성하는데 이용될 수 있다. 일실시예에서, 탑 전기 콘택은 측벽 콘택이 아니다.
단계 910에서, 전기 콘택들의 에지들의 노출된다. 상기 에지들은 식각 및 포토리소그래피를 포함하는 매우 다양한 기법들을 이용하여 노출될 수 있다. 단계 912에서, 리드들(laeds)이 전기 콘택들에 부착된다. 도 3c는 리드들(112)이 부착된, 노출된 에지들을 갖는 디바이스(300)의 일례를 도시한다.
단계 914에서, 제어 로직(725)이 제공된다. 단계 914는 콘택들(104)을 서로 다른 전압 소스들에 연결하는 스위치들을 형성하는 단계, 그리고 상기 스위치들을 제어하기 위한 하드웨어 혹은 소프트웨어를 제공하는 단계를 포함할 수 있다. 스위치들은 트랜지스터, 논리 게이트, 등등으로 구현될 수 있다. 제어 로직(725)은 도 7a 내지 도 7c 그리고 도 8a 내지 도 8c와 관련하여 앞서 언급된 바와 같은 기능들을 수행하도록 동작할 수 있다. 제어 로직(725)은 하드웨어 및/또는 소프트웨어의 임의의 조합을 포함할 수 있다.
픽셀화된 디바이스(Pixilated Device)
일실시예는 픽셀화된 나노구조 광전자 디바이스를 포함한다. 하나 이상의 나노구조들(96)의 서로 다른 그룹들이 각각의 픽셀들로서 개별적으로 제어될 수 있다. 각각의 픽셀은 복수개의 광-활성 접합들을 가질 수도 있다. 각각의 접합은 서로 다른 파장 범위의 빛을 생성 혹은 검출할 수 있다. 예를 들어, 하나의 접합은 청색광을 생성할 수 있으며, 다른 하나의 접합은 적색광을, 또 다른 하나의 접합은 녹색광을 생성할 수 있다. 각각의 나노구조들(96)에 있는 서로 다른 광-활성 접합들은 독립적으로 제어될 수 있다.
도 10a는 픽셀화된 나노구조 광전자 디바이스(1000)의 일실시예를 도시한다. 상기 디바이스(1000)의 오직 작은 일부분만이 도시된다. 디바이스(1000)는 y-방향으로 진행하는 p-콘택들(1012)의 제 1 층, x-방향으로 진행하는 n-콘택들(1014)의 제 1 층, y-방향으로 진행하는 p-콘택들(1016)의 제 2 층, 그리고 x-방향으로 진행하는 n-콘택들(1018)의 제 2 층을 포함한다. 각각의 콘택은 예를 들어, 매우 긴 금속 스트립(metal strip)이 될 수 있다. 콘택들의 상기 층들 사이에 위치한 절연체(1025)가 도 10a에 도시되어 있다.
p-콘택들(1012)은 탑 측벽 전기 콘택들의 일실시예가 될 수 있음을 유의해야 한다. p-콘택들(1012)을 통과함이 없이 최상부(96a)에서 빛이 나노구조들(96)로 진입 혹은 빠져나갈 수 있게 하기 위하여, 나노구조들(96)의 최상부(96a)가 노출됨을 유의해야 한다. 상기 일례에서, 나노구조들(96) 사이의 공간은 탑 측벽 전기 콘택들에 의해서 완전히 충전되지 않는다. 소정 층에서 콘택들 사이의 영역은 절연체로 충전될 수도 있다. 하지만, 이러한 절연체는 도면의 명료함을 위해서 도 10a에 도시되지 않았다. 따라서, 일부 실시예들에서, 탑 측벽 콘택들과 절연체의 조합은, 나노구조들(96)의 최상부 인근의 레벨에서 나노구조들 사이의 공간들을 완전히 충전한다. 일부 실시예들에서, 탑 콘택들은 측벽 콘택들이 아니다.
각각의 콘택은 그 말단에서 콘택 패드(1032)를 가질 수 있으며, 콘택 패드(1032)에는 전기적 리드(112)가 부착된다. 따라서, 제어 로직(725)은 각각의 콘택에 개별 전압을 인가할 수 있다(혹은 전류를 제공할 수 있다). 몇몇 경우에 있어서, 콘택은 상기 콘택이 플로팅되도록 전압 소스로부터 전기적으로 격리될 수도 있다. 제어 로직(725)과 전기적 리드들(112) 사이의 전기 배선들의 오직 일부만이 명시적으로 도시되어 있는바, 이는 본 도면을 명료하게 하기 위한 것이다.
서브-픽셀은 소정의 p-콘택들과 n-콘택들의 교차점에 대응한다. 예를 들어, 청색 서브-픽셀은, p-콘택들(1012)의 제 1 층에 있는 p-콘택들(1012) 중 하나와 n-콘택들(1014)의 제 1 층에 있는 n-콘택들(1014) 중 하나의 교차점에 대응할 수 있다. 다른 일례로서, 녹색 서브-픽셀은, n-콘택들(1014)의 제 1 층에 있는 n-콘택들(1014) 중 하나와 p-콘택들(1016)의 제 2 층에 있는 p-콘택들(1016) 중 하나의 교차점에 대응할 수 있다. 또 다른 일례로서, 적색 서브-픽셀은, p-콘택들(1016)의 제 2 층에 있는 p-콘택들(1016) 중 하나와 n-콘택들(1018)의 제 2 층에 있는 n-콘택들(1018) 중 하나의 교차점에 대응할 수 있다. p-콘택들은 n-콘택들과 스위치될 수도 있음을 유의해야 한다.
도 10b는 도 10a의 디바이스(1000)의 소정 부분에 대한 측면 단면도를 예시한다. 도 10b에는, 하나의 나노구조들(96)과, 나노구조 측벽에 물리적 및 전기적으로 연결된 2개의 p-콘택들(1012, 1016) 및 2개의 n-콘택들(1014, 1018)이 도시되어 있다. 소정 콘택이 나노구조들(96)을 둘러쌀수도 있음을 유의해야 한다. 도 10b는 또한 스위치들 혹은 다른 로직들을 제어하는 제어 로직(725)을 도시하고 있는바, 이는 각각의 광 접합을 개별적으로 활성화시키도록 광-접합들을 적절히 바이어싱하기 위한 것이다.
p-형 영역(1002)과 n-형 영역(1004)의 p-n 접합은 제 1 밴드 갭 에너지를 가질 수 있다. p-형 영역(1006)과 n-형 영역(1004)의 p-n 접합은 제 2 밴드 갭 에너지를 가질 수 있다. p-형 영역(1006)과 n-형 영역(1008)의 p-n 접합은 제 3 밴드 갭 에너지를 가질 수 있다. 청색 서브-픽셀, 녹색 서브-픽셀, 그리고 적색 서브-픽셀이 하나 이상의 나노구조들(96)의 그룹으로부터 형성되도록, 물질들이 적절히 선택될 수 있다.
도 10a로 다시 돌아가면, 소정의 p-콘택(1012)와 소정의 n-콘택(1014)의 교차점(junction)에서, 하나의 나노구조가 도시된다(상기 하나의 나노구조는 또한 p-콘택들 1016 중 하나와 n-콘택들 1018 중 하나의 교차점이다). 하지만, 이러한 콘택 교차점에서는 하나 이상의 나노구조들의 그룹이 존재할 수도 있다. 본 명세서에서, "나노구조 그룹" 이라는 용어는 p-콘택들과 n-콘택들의 동일한 세트에 의해서 제어되는 하나 이상의 나노구조들의 그룹을 지칭하는데 이용될 것이다. 예를 들어, 도 10a를 참조하면, 도시된 나노구조들(96) 각각은, p-콘택들 및 n-콘택들의 그 자신의 세트에 의해서 제어된다. 일부 실시예들의 경우, 하나의 픽셀은 청색 서브-픽셀, 적색 서브-픽셀, 및 녹색 서브-픽셀을 포함하는 것으로 정의될 수 있다. 따라서, 나노구조 그룹은 픽셀로서 기능할 수 있다.
도 10c는 도 10a 및 도 10b에 도시된 예시적인 디바이스들과 같은 픽셀화된 디바이스(1000)에 대한 바이어싱 체계의 일례를 예시한다. 도 10c에는, y-방향으로 진행하는 3개의 p 콘택들과 x-방향으로 진행하는 3개의 n 콘택들이 도시되어 있다. 예를 들어, 상기 콘택들은 도 10a의 p-콘택들(1012)과 n-콘택들(1014)이 될 수 있다. 다른 일례로서, 상기 콘택들은 도 10a의 p-콘택들(1016)과 n-콘택들(1018)이 될 수 있다. 또 다른 일례로서, 상기 콘택들은 도 10a의 n-콘택들(1014)과 p-콘택들(1016)이 될 수 있다. 따라서, 상기 콘택들은 도 10a의 디바이스(1000)의 인접한 콘택 층들 상에 있을 수 있다. p-콘택들과 n-콘택들은 물리적으로 접촉하고 있지 않음이 이해될 것이다. 각각의 다이오드는 하나의 서브-픽셀(1050)을 나타낸다. 각각의 다이오드는 나노구조 그룹의 p-형 영역과 n-형 영역에 대응한다. 상기 다이오드는 p-i-n 다이오드가 될 수도 있음을 유의해야 한다.
LED 동작을 위해 콘택들에 인가되는 바이어스 전압들의 일례들이 도시되어 있다. 서브-픽셀들 중 하나(가운데 부분)가 선택되며 그리고 다른 것들은 비-선택된다. 선택된다함은 인가된 전압들에 의해서 광-활성 영역이 활성화됨을 의미한다. 예를 들어, LED 동작의 경우, 빛을 방출하도록 서브-픽셀들이 바이어싱될 수 있다.
특히, 선택된 서브-픽셀(1050)의 p-콘택에는 전압 Vhigh 가 인가되며 그리고 n-콘택에는 전압 Vlow 가 인가된다. 일례로서, Vhigh - Vlow 는 LED 동작을 위해 상기 다이오드를 포워드 바이어싱하기에 충분하다. 하나의 일례로서, Vlow 는 0 볼트가 될 수 있으며 그리고 Vhigh 는 다이오드의 턴온 접압 보다 높은 전압이 될 수 있다. 하지만, Vlow 가 0 볼트가 되어야할 필요는 없다. 이와 달리, Vlow 는 0 볼트 보다 크거나 혹은 작은 전압이 될 수 있다. 따라서, Vhigh 는 다이오드의 턴온 전압보다 높은 전압이 될 필요는 없다.
선택되지 않은 서브-픽셀들 중 일부는, 그들의 다이오드 양단에서 Vhigh - Vlow 를 가질 것이다. 다른 서브-픽셀들은 그들의 다이오드 양단에서 Vlow - Vlow 를 갖는다. 따라서, 이들 다이오드 접합들 양단에는 순 전압(net voltage)이 존재하지 않으므로, 이러한 서브-픽셀들은 오프된다. 선택되지 않은 서브-픽셀들 중 일부는, 그들의 다이오드 양단에서 Vlow - Vhigh 를 가질 것이다. 전압 Vlow - Vhigh 는 서브-픽셀들을 활성화시키지 않는 전압이 되어야만 한다. 예를 들어, Vlow - Vhigh 는 서브-픽셀이 오프되도록 다이오드를 리버스 바이어싱할 수도 있다.
적절한 선택 전압들을 적절한 p-콘택 및 n-콘택들에 인가함으로써, 주어진 층에서 2 이상의 서브-픽셀들이 동시에 선택될 수도 있음을 유의해야 한다. 예를 들면, 임의 개수의 청색 서브-픽셀들이 동시에 선택될 수도 있다. 다른 일례로서, 임의 개수의 적색 서브-픽셀들이 동시에 선택될 수도 있다. 일부 실시예들에서는, 청색 서브-픽셀들이 제어되고 있는 때, 적색 및 녹색 서브-픽셀들은 휴지 상태이다(dormant). 예를 들어, 도 10c에 도시된 바와 같은 바이어싱 체계를 이용하여 청색 서브-픽셀들이 선택되거나 혹은 선택되지 않는 때, 모든 적색 및 녹색 서브-픽셀들은 일시적으로 오프된다. 도 10c는 2개의 서로 다른 레벨들에 대한 콘택들만을 도시하고 있음을 유의해야 한다. 하지만, 일부 실시예에서는 4개 레벨들의 콘택들(예컨대, 도 10a를 참조)이 존재한다. 일부 실시예들에서는, Vhigh 와 Vlow 가 도 10c의 콘택들에게 인가되는 때, 다른 콘택들은 플로팅되는데, 이는 다른 서브-픽셀들을 오프(off)로 유지하기 위한 것이다. 하지만, 다른 서브-픽셀들을 오프로 유지하기 위하여 다른 기술들이 이용될 수도 있다.
전술한 도 10c의 바이어싱 체계는 단지 하나의 일례일 뿐이다. 다른 바이어싱 체계들이 또한 이용될 수 있다. 다이오드가 반대 방향을 향하고 있는 경우에는 바이어싱 체계에 수정이 가해질 수 있다.
도 10d는 도 10a 및 도 10b에 도시된 예시적인 디바이스들과 같은 픽셀화된 디바이스(1000)에 대한 광-검출기 동작을 위한 바이어싱 체계의 일례를 예시한다. 도 10d에는, y-방향으로 진행하는 3개의 p 콘택들과 x-방향으로 진행하는 3개의 n 콘택들이 도시되어 있다. 예를 들어, 상기 콘택들은 도 10a의 p-콘택들(1012)과 n-콘택들(1014)이 될 수 있다. 다른 일례로서, 상기 콘택들은 도 10a의 p-콘택들(1016)과 n-콘택들(1018)이 될 수 있다. 또 다른 일례로서, 상기 콘택들은 도 10a의 n-콘택들(1014)과 p-콘택들(1016)이 될 수 있다. 따라서, 상기 콘택들은 도 10a의 디바이스(1000)의 인접한 콘택 층들 상에 있을 수 있다. p-콘택들과 n-콘택들은 물리적으로 접촉하고 있지 않음이 이해될 것이다. 각각의 다이오드는 하나의 서브-픽셀(1050)을 나타낸다. 각각의 다이오드는 나노구조 그룹의 p-형 영역과 n-형 영역에 대응한다. 상기 다이오드는 p-i-n 다이오드가 될 수도 있음을 유의해야 한다.
광-검출기 동작을 위해 콘택들에 인가되는 바이어스 전압들의 일례들이 도시되어 있다. 서브-픽셀들 중 하나(가운데 부분)가 선택되며 그리고 다른 것들은 비-선택된다. 선택된다함은 인가된 전압들에 의해서 광-활성 영역이 활성화됨을 의미한다. 광-검출기의 경우, 빛을 검출하도록 서브-픽셀들이 리버스 바이어싱될 수 있다. 하지만, 상기 접합은 또한 바이어싱되지 않을(un-biased) 수도 있다. 선택된 서브-픽셀에 의해서 생성되는 전류의 양은, 회로에 의해서 검출될 수 있다. 예를 들면, 전류계(ammeter)(A)가 상기 전류를 검출한다. 회로를 개방시키는 것은 서브-픽셀을 선택해제(de-select)하는 방법 중 하나이다. 소정의 서브-픽셀들이 선택되지 않았기에, n-콘택들 및 p-콘택들 중 일부에는 그 어떤 전압도 인가될 필요가 없음을 유의해야 한다.
특히, 선택된 픽셀(1075)의 n-콘택에는 전압 Vhigh 가 인가되며 그리고 p-콘택에는 Vlow 가 인가된다. 전술한 바와 같이, 상기 회로가 단락되는(closed) 한, 전압들을 인가할 필요는 없을 수 있다. 하지만, 접합을 리버스 바이어싱하는 것은, 동작을 향상시킬 수 있다. 선택되지 않은 서브-픽셀들 중 일부는 하나의 콘택에만 전압이 인가될 것이다. 하지만, 다른 콘택은 플로팅될 수 있다(예컨대, 다른 콘택에서는 회로가 개방될 수 있음). 따라서, 접합이 활성화되지 않을 것이다.
선택된 서브-픽셀(1075)이 어떻게 선택되었는지와 유사하게 다이오드 접합들을 리버스 바이어싱함에 의해서, 광-검출기 동작을 위해 추가의 서브-픽셀들이 선택될 수도 있음을 유의해야 한다. 예를 들면, 적절한 Vhigh 와 Vlow 전압들이 다른 n-콘택들 및 p-콘택들에게 인가될 수 있다.
일부 실시예들에서는, 삼색 서브-픽셀들 중 적어도 2개의 서브-픽셀들이 동시에 선택된다(즉, "온" 혹은 "활성화" 된다). 예를 들면, 동일한 나노구조 그룹에 있는 적색 및 청색 서브-픽셀들 둘다가 동시에 선택될 수도 있다. 다른 일례로서, 하나의 나노구조 그룹의 적색 서브-픽셀이 선택되고 아울러, 다른 하나의 나노구조 그룹의 청색 서브-픽셀이 선택될 수 있다.
일부 실시예들에서는 임의 색상의 서브-픽셀들이 일 시점에서(at one point in time) 선택될 수 있다. 예를 들면, 동일한 나노구조 그룹에 있는 모든 서브-픽셀들이 동시에 선택될 수 있다. 다른 일례로서, 일부 나노구조 그룹들은 그들의 청색 서브-픽셀이 선택되게 할 수 있고 이와 동시에 다른 나노구조 그룹들은 그들의 적색 서브-픽셀이 선택되게 할 수 있고 이와 동시에 다른 나노구조 그룹들은 그들의 녹색 서브-픽셀이 선택되게 할 수 있다. 매우 다양한 조합들이 가능하다.
도 11은 광전자 디바이스를 동작시키는 프로세스(1100)에 대한 일실시예의 순서도이다. 프로세스(1100)는 도 10a 혹은 도 10b 에 도시된 바와 같은 디바이스(1000)를 동작시키는데 이용될 수도 있다. 하지만, 프로세스(1100)는 이들 디바이스들만으로 한정되지 않는다. 예를 들어, 프로세스(1100)는 삼색 LED 디스플레이를 동작시키는데 이용될 수 있다. 프로세스(1100)는 또한 광-검출기, 이미징 디바이스, 혹은 분광기(spectrometer)를 동작시키는데 이용될 수도 있다. 광전자 디바이스는 적어도 2개의 서브-픽셀들을 갖는 픽셀들을 형성하는, 어레이의 하나 이상의 나노구조들의 그룹들("나노구조 그룹들")을 구비한 나노구조 어레이를 포함한다.
단계 1102에서, 제 1 서브-픽셀들(예컨대, 청색 서브-픽셀들)이 제어되어 제 1 파장 범위의 빛을 생성 혹은 검출한다. 예를 들어, 제어 로직(725)은 청색 서브-픽셀들에 관련된 p-콘택들(1012) 및 n-콘택들(1014)에게 적절한 Vhigh 및 Vlow 전압들을 인가한다. LED 동작 및 광-검출기 동작의 일례들은 앞서 설명되었다. 다른 일례들이 아래에 설명된다. 일실시예에서, 청색 서브-픽셀들이 제어되고 있는 동안 다른 서브-픽셀들은 오프된다. 다른 서브-픽셀들을 오프로 유지하는 기술 중 하나는, 다른 콘택들을 플로팅시키는 것이다. 예를 들면, Vhigh 와 Vlow 가 p-콘택들(1012) 및 n-콘택들(1014)에 인가되는 때, p-콘택들(1016) 및 n-콘택들(1018)이 플로팅될 수 있다. 하지만, 청색 서브-픽셀들을 제어하는 때, 적색 및 녹색 서브-픽셀들을 오프로 유지하기 위한 다른 기술들도 또한 이용될 수 있다.
단계 1104에서, 제 2 서브-픽셀들(예컨대, 녹색 서브-픽셀들)이 제어되어 제 2 파장 범위의 빛을 생성 혹은 검출한다. 예를 들어, 제어 로직(725)은 녹색 서브-픽셀들에 관련된 n-콘택들(1014) 및 p-콘택들(1016)에게 적절한 Vhigh 및 Vlow 전압들을 인가한다. 일실시예에서, 녹색 서브-픽셀들이 제어되고 있는 동안 다른 서브-픽셀들은 오프된다. 예를 들면, Vhigh 와 Vlow 가 n-콘택들(1014) 및 p-콘택들(1016)에 인가되는 때, p-콘택들(1012) 및 n-콘택들(1018)이 플로팅될 수 있다. 하지만, 녹색 서브-픽셀들을 제어하는 때, 적색 및 청색 서브-픽셀들을 오프로 유지하기 위한 다른 기술들도 또한 이용될 수 있다.
단계 1106에서, 제 3 서브-픽셀들(예컨대, 적색 서브-픽셀들)이 제어되어 제 3 파장 범위의 빛을 생성 혹은 검출한다. 예를 들어, 제어 로직(725)은 적색 서브-픽셀들에 관련된 p-콘택들(1016) 및 n-콘택들(1018)에게 적절한 Vhigh 및 Vlow 전압들을 인가한다. 일실시예에서, 적색 서브-픽셀들이 제어되고 있는 동안 다른 서브-픽셀들은 오프된다. 예를 들면, Vhigh 와 Vlow 가 p-콘택들(1016) 및 n-콘택들(1018)에 인가되는 때, p-콘택들(1012) 및 n-콘택들(1018)이 플로팅될 수 있다. 하지만, 적색 서브-픽셀들을 제어하는 때, 녹색 및 청색 서브-픽셀들을 오프로 유지하기 위한 다른 기술들도 또한 이용될 수 있다.
제 1, 제 2 및 제 3 파장 범위들은 서로 다른 파장 범위들이다. 하지만, 이들 파장 범위들 간에는 중첩이 있을 수도 있으며 혹은 없을 수도 있다. 예를 들어, 하나의 서브-픽셀은 A nm 에서 B nm 까지의 범위에서 광자들을 흡수/방출하도록 구성될 수 있으며, 다른 하나의 서브-픽셀은 B nm 에서 C nm 까지의 범위에서 광자들을 흡수/방출하도록 구성될 수 있으며, 또 다른 하나의 서브-픽셀은 C nm 에서 D nm 까지의 범위에서 광자들을 흡수/방출하도록 구성될 수 있다. 또 다른 일례로서, 하나의 서브-픽셀은 A nm 에서 B nm 까지의 범위에서 광자들을 흡수/방출하도록 구성될 수 있으며, 다른 하나의 서브-픽셀은 B＋x nm 에서 C nm 까지의 범위에서 광자들을 흡수/방출하도록 구성될 수 있으며, 또 다른 하나의 서브-픽셀은 C＋y nm 에서 D nm 까지의 범위에서 광자들을 흡수/방출하도록 구성될 수 있다(여기서, x 와 y 는 양의 값이다). 또 다른 일례로서, 하나의 서브-픽셀은 A nm 와 B nm 사이에서 광자들을 흡수/방출하도록 구성될 수 있으며, 다른 하나의 서브-픽셀은 B-x nm 와 C nm 사이에서 광자들을 흡수/방출하도록 구성될 수 있으며, 또 다른 하나의 서브-픽셀은 C-y nm 와 D nm 사이에서 광자들을 흡수/방출하도록 구성될 수 있다. 다른 변형예들도 가능하다. 전술한 일례들은 단지 예시일 뿐이다.
또한, 단계 1102, 1104, 및 1106 중 2개 이상의 단계들이 동시에 수행될 수도 있다. 일부 실시예들에서, 서로 다른 색상들의 서브-픽셀들이 동시에 제어될 수도 있다. 따라서, 적색 서브-픽셀이 선택될 수 있으며 이와 동시에 예컨대 청색 서브-픽셀이 선택될 수 있다. 서로 다른 색상의 서브-픽셀들을 동시에 선택하는 것에 관한 보다 상세한 내용은 다음에 설명될 것이다.
도 11의 프로세스(1100)를 이용하면, 임의 색상의 빛이 생성될 수 있다. 예를 들면, 선택된 청색 서브-픽셀들을 소정 시간 기간 동안 활성화시키고(이 동안 녹색 및 적색 서브-픽셀들은 오프됨), 선택된 녹색 서브-픽셀들을 소정 시간 기간 동안 활성화시키고(이 동안 적색 및 청색 서브-픽셀들은 오프됨), 그리고 선택된 적색 서브-픽셀들을 소정 시간 기간 동안 활성화시킴(이 동안 녹색 및 청색 서브-픽셀들은 오프됨)에 의해서 백색광이 생성될 수 있다. 하지만, 다른 실시예에서는 2개 이상의 색상들의 서브 픽셀들이 동시에 선택된다. 예를 들면, 청색 서브-픽셀, 녹색 서브-픽셀, 및 적색 서브-픽셀을 동시에 선택함에 의해서 백색광이 생성될 수 있다. 청색, 녹색 및 적색 서브-픽셀들은 동일한 나노구조 그룹에 속할 수도 있다는 점을 유의해야 한다. 이러한 기술에 대한 상세한 내용은 다음에 후술될 것이다.
서로 다른 색상들을 생성하기 위한 또 다른 옵션은, 인접한 나노구조 그룹들로부터 서로 다른 색상의 서브-픽셀들을 선택하는 것이다. 전술한 바와 같이, 일부 실시예들의 나노구조 그룹은 3가지 색상의 서브-픽셀들을 갖기 때문에, 하나의 나노구조 그룹은 하나의 픽셀로 간주될 수도 있다. 하지만, "픽셀"을 형성하는 또 다른 옵션은, 인접한 3개의 나노구조 그룹들을 이용하는 것이다. 예를 들어, 하나의 픽셀은, 하나의 나노구조 그룹으로부터의 청색 서브-픽셀, 인접한 나노구조 그룹으로부터의 녹색 서브-픽셀, 그리고 인접한 또 다른 나노구조 그룹으로부터의 적색 서브-픽셀을 포함할 수 있다. 따라서, 하나의 일례로서, 인접한 나노구조 그룹들로부터 청색, 적색 및 녹색 서브-픽셀을 동시에 선택함에 의해서 백색광이 생성될 수 있다.
서로 다른 색상의 서브-픽셀들을 동시에 동작시키기 위한 예시적인 바이어싱 체계들
도 12a 내지 도 12c는 서로 다른 색상의 서브-픽셀들이 동시에 제어되는 바이어싱 체계의 일실시예를 도시한다. 이러한 체계는 예컨대, LED 동작을 위해서 이용될 수 있다. 이러한 체계는 서로 다른 색상의 서브-픽셀들이 동시에 선택될 수 있게 한다. 이러한 실시예에서는, 동일한 나노구조 그룹에 속한 2개의 서브-픽셀들이 동시에 제어될 수 있다. 예를 들면, 적색 서브-픽셀들과 녹색 서브-픽셀들이 동시에 제어(혹은 작동)될 수 있다. 예를 들면, 동일한 나노구조 그룹에 속한 적색 서브-픽셀과 녹색 서브-픽셀이 동시에 선택될 수 있다. 다른 일례로서, 하나의 나노구조 그룹에 속한 적색 서브-픽셀이 선택될 수 있으며 이와 동시에 다른 하나의 나노구조 그룹에 속한 녹색 서브-픽셀이 선택된다. 일부 실시예들에서, 단계 1102, 1104, 1106은 도 12a 내지 도 12c에 도시된 바이어싱 체계를 이용하여 수행된다.
도 12a 내지 도 12c에는 3개의 서로 다른 레벨들의 콘택들이 도시되어 있다. y-방향으로 진행하는 p-콘택들(1202)의 제 1 세트는 직선(solid line)으로 도시되어 있으며 이는 이들 p-콘택들이 제 1 레벨에 있음을 나타낸다. y-방향으로 진행하는 p-콘택들(1204)의 제 2 세트는 점선(dashed line)으로 도시되어 있으며 이는 이들 p-콘택들이 다른 레벨에 있음을 나타낸다. 또한, x-방향으로 진행하는 n-콘택들(1206)의 세트가 도시되어 있다. n-콘택들은 p-콘택들과는 다른 레벨에 있다. 콘택들의 이러한 3개의 레벨들은, 도 10a에 도시된 디바이스(1000)의 4개의 콘택 레벨들 중 3개에 대응할 수 있다. 일 세트의 다이오드들은, p-콘택들(1202)과 n-콘택들(1206) 사이에 연결된 것으로 도시된다. 이들 다이오드들은 한 가지 색상의 서브-픽셀들을 나타낸다. 다른 세트의 다이오드들은 p-콘택들(1204)과 n-콘택들(1206) 사이에 연결된 것으로 도시된다. 이들 다이오드들은 다른 한 색상의 서브-픽셀들을 나타낸다.
도 12a에서, 각각의 색상의 하나의 서브-픽셀에 원(circle)이 쳐져있는데, 이는 이들이 선택된 서브-픽셀들(1210)임을 나타내기 위한 것이다. 상기 실시예에서, 다른 모든 서브-픽셀들은 오프된다(선택되지 않는다). 콘택들에게 인가되는 예시적인 전압들은 다음과 같다. 선택된 서브-픽셀들 각각의 선택된 p-콘택들(1202, 1204)에는 전압 Vhigh 가 인가되는 반면에, 선택된 n-콘택(1206)에는 Vlow 가 인가된다. 따라서, 다이오드 접합들은 서브-픽셀을 선택하도록 포워드 바이어싱된다. 이러한 내용은 예컨대, LED 로서의 동작에 관련됨을 유의해야 한다. 다른 모든 다이오드들은 리버스 바이어싱되거나 혹은 그 어떤 전압도 인가되지 않는다. 따라서, 다른 서브-픽셀들은 오프된다(선택되지 않는다).
도 12b에서, 하나의 서브-픽셀에 원이 쳐져 있는데, 이는 이 서브-픽셀이 선택된 서브-픽셀(1210)임을 나타내기 위한 것이다. 콘택들에게 인가되는 예시적인 전압들은 다음과 같다. 선택된 서브-픽셀의 선택된 p-콘택(1202)에는 전압 Vhigh 가 인가되는 반면에, 선택된 n-콘택(1206)에는 Vlow 가 인가된다. 따라서, 다이오드 접합은 서브-픽셀을 선택하도록 포워드 바이어싱된다. 다른 색상의 서브-픽셀을 위한 p-콘택(1204)에는 Vlow 가 인가되며 따라서 그것의 다이오드는 바이어싱되지 않는다. 다른 모든 다이오드들은 리버스 바이어싱되거나 혹은 그 어떤 전압도 인가되지 않는다. 따라서, 다른 서브-픽셀들은 오프된다(선택되지 않는다).
도 12c에서, 하나의 서브-픽셀에 원이 쳐져 있는데, 이는 이 서브-픽셀이 선택된 서브-픽셀(1210)임을 나타내기 위한 것이다. 콘택들에게 인가되는 예시적인 전압들은 다음과 같다. 선택된 서브-픽셀의 선택된 p-콘택(1204)에는 전압 Vhigh 가 인가되는 반면에, 선택된 n-콘택(1206)에는 Vlow 가 인가된다. 따라서, 다이오드 접합은 서브-픽셀을 선택하도록 포워드 바이어싱된다. 다른 색상의 서브-픽셀을 위한 p-콘택(1202)에는 Vlow 가 인가되며 따라서 그것의 다이오드는 바이어싱되지 않는다. 다른 모든 다이오드들은 리버스 바이어싱되거나 혹은 그 어떤 전압도 인가되지 않는다. 따라서, 다른 서브-픽셀들은 오프된다(선택되지 않는다).
일실시예에서는, 도 12a 내지 도 12c의 2개의 색상의 서브-픽셀들이 제어되는 동안에(예컨대, 선택되거나 혹은 선택되지 않거나), 다른 색상의 서브-픽셀들은 오프로 유지된다. 다음으로, 도 12a 내지 도 12c의 2개의 색상의 서브-픽셀들이 오프인 동안에, 다른 색상의 서브-픽셀들이 제어된다(예컨대, 선택되거나 혹은 선택되지 않거나). 예를 들면, 50％의 시간에서 도 12a 내지 도 12c의 바이어싱 체계를 이용하여 적색 및 녹색 서브-픽셀들이 제어되며, 청색 서브-픽셀은 오프된다. 나머지 50％의 시간에서 도 10c의 바이어싱 체계를 이용하여 청색 서브-픽셀들이 제어되며, 적색 및 녹색 서브-픽셀은 오프된다.
광-검출기로서 동작하는 경우, 2개의 서로 다른 색상의 서브-픽셀들이 동시에 선택될 수도 있음을 유의해야 한다. 도 12d는 광-검출기 동작에 대해서 동일한 나노구조에 속한 2개의 서로 다른 색상의 서브-픽셀들을 선택하기 위한 가능한 바이어싱 체계들 중 하나를 예시한다. 도시된 바와 같이, 2개의 서브-픽셀들이 리버스 바이어싱되며 따라서, 광-검출기 동작을 위해 선택된다. 선택되지 않은 서브-픽셀들은 개방 회로를 가지며, 그리고 각각의 콘택에 전압이 인가될 필요는 없다. 전술한 바와 같이, 회로가 단락되는 한, 콘택들을 바이어싱하지 않아도 동작이 가능하다. 하나의 나노구조에서 한가지 색의 서브-픽셀이 선택되는 동안, 다른 하나의 나노구조에서 다른 한 색상의 서브-픽셀이 선택될 수 있음을 유의해야 한다. 예를 들면, 다른 하나의 나노구조에서 녹색 서브-픽셀(적색이 아님)을 선택하는 동안 하나의 나노구조에서 적색 서브-픽셀(녹색이 아님)이 선택될 수 있다.
도 13a 내지 도 13h는 3개의 서로 다른 색상의 서브-픽셀들이 동시에 동작되거나 혹은 제어되는 바이어싱 체계의 일실시예를 예시한다. 이러한 체계는 예컨대, LED 동작을 위해 이용될 수 있다. 상기 일실시예에서, 동일한 나노구조 그룹에 속한 3개의 서브-픽셀들이 동시에 제어될 수 있다. 예를 들면, 동일한 나노구조 그룹의 적색 서브-픽셀, 청색 서브-픽셀, 녹색 서브-픽셀의 임의의 조합이 동시에 선택될 수 있다. 또한, 서로 다른 나노구조 그룹은 동시에 선택된 서브-픽셀들의 서로 다른 조합을 가질 수도 있다. 예를 들면, 하나의 나노구조 그룹은 청색 서브-픽셀과 녹색 서브-픽셀을 선택하게 할 수 있으며 이와 동시에 다른 하나의 나노구조 그룹은 적색 서브-픽셀과 청색 서브-픽셀을 선택하게 할 수 있다. 일부 실시예들에서는 도 13a 내지 도 13h에 도시된 바이어싱 체계를 이용하여 도 11의 단계 1102, 1104, 및 1106 이 수행된다.
도 13a 내지 도 13h에는 콘택들의 4개의 서로 다른 레벨들이 도시되어 있다. 이들은 도 10a의 콘택들에 대응할 수 있다. y-방향으로 진행하는 일 세트의 p-콘택들(1012)은 실선으로 도시되며 이들은 제 1 레벨에 존재한다. y-방향으로 진행하는 제 2 세트의 p-콘택들(1016)은 점선으로 도시되며 이들은 다른 레벨을 갖는다. 또한, x-방향으로 진행하는 2 세트의 n-콘택들(1014, 1018)이 도시되어 있다.
도시된 바와 같이, 일 세트의 다이오드들은 p-콘택들(1012)과 n-콘택들(1014) 사이에 연결된다. 이들 다이오드들은 한가지 색상의 서브-픽셀들(예컨대, 청색 서브-픽셀들)을 나타낸다. 다른 세트의 다이오드들은 p-콘택들(1016)과 n-콘택들(1014) 사이에 연결된다. 이들 다이오드들은 다른 한 색상의 서브-픽셀들(예컨대, 녹색 서브-픽셀들)을 나타낸다. 또 다른 세트의 다이오드들은 제 3 색상의 서브 픽셀들(예컨대, 적색 서브-픽셀들)을 나타내며, 이들은 p-콘택들(1016)과 n-콘택들(1018) 사이에 연결된다.
도 13a 내지 도 13h에는 콘택들에게 인가될 수 있는 전압들이 도시되어 있는바, 이는 가운데 픽셀(1310)의 서브-픽셀들의 서로 다른 조합을 선택적으로 동작시키기 위한 것이다. 도 13a 내지 도 13h의 각각에서, 다른 모든 서브-픽셀들은 오프된다. 하지만, 적절한 전압들이 이들 콘택들에 인가되었다면, 다른 서브-픽셀들은 온이 될 수도 있음을 유의해야 한다. 이러한 일례에서, 전압 Vhigh 는 다이오드의 턴온 전압이 될 수 있다. 전압 Vlow 는 -Vhigh 가 될 수 있다. 일반적으로, 서브-픽셀을 선택하기 위하여, 다이오드를 포워드 바이어싱하는 것이 이용될 수 있다. 바이어싱되지 않거나 혹은 리버스 바이어싱된 다이오드들은 서브-픽셀들이 오프가 되게 한다. 전술한 설명은 LED 로서의 동작을 가정한 것이다.
도 13a에서 모든 콘택들을 접지시켰기 때문에, 모든 서브-픽셀들은 오프이다. 도 13a에서는 원이 쳐진 서브-픽셀들조차도 오프임을 유의해야 한다. 하지만, 이들 서브-픽셀들에는 원이 쳐져 있는데, 이는 이들 3개의 서브-픽셀들이 하나의 픽셀(본 설명에서 주목하고 있는)을 형성한다는 점을 강조하기 위한 것이다. 도 13b에서, 청색 서브-픽셀(원이 쳐짐)은 온(on) 이며, 반면에 녹색 및 적색 서브-픽셀은 오프이다. 도 13c에서, 녹색 서브-픽셀(원이 쳐짐)은 온 이며, 반면에 청색 및 적색 서브-픽셀은 오프이다. 도 13d에서, 적색 서브-픽셀(원이 쳐짐)은 온 이며, 반면에 녹색 및 청색 서브-픽셀은 오프이다. 도 13e에서, 녹색 및 청색 서브-픽셀(원이 쳐짐)은 온 이며, 반면에 적색 서브-픽셀은 오프이다. 도 13f에서, 녹색 및 적색 서브-픽셀(원이 쳐짐)은 온 이며, 반면에 청색 서브-픽셀은 오프이다. 도 13g에서, 적색 및 청색 서브-픽셀은 온 이며, 반면에 녹색 서브-픽셀은 오프이다. 이것은 전압 Vlow가 이용되는 유일한 경우임을 유의해야 한다. 예를 들면, 다이오드를 포워드 바이어스하기 위하여 GND 를 하나의 단자에 인가하고 그리고 Vlow 를 다른 단자에 인가함에 의해서, 적색 서브-픽셀이 바이어싱된다. 도 13h에서는, 논의 중인 픽셀의 적색, 청색 및 녹색 서브 픽셀들(원이 쳐짐) 모두가 온 이다.
광-검출기로서 동작하는 경우에는 3개의 서로 다른 색상의 서브-픽셀들이 동시에 선택될 수도 있음을 유의해야 한다. 예를 들어, 도 13i는 광-검출기 동작을 위해 동일한 나노구조 그룹의 3개의 서로 다른 색상의 서브-픽셀들을 선택하기 위한 가능한 하나의 바이어싱 체계를 도시한다. 도시된 바와 같이, 3개의 서브-픽셀들은 리버스 바이어싱되며, 따라서 광-검출기 동작을 위해 선택된다. 생성된 전류를 검출하기 위한 회로는 도 13i에 명시적으로 도시되어 있지는 않다. 선택되지 않은 서브-픽셀들은 개방 회로를 가지며, 그리고 이들의 콘택들에게 전압이 인가될 필요는 없다. 전술한 바와 같이, 회로가 단락되는 한, 콘택들을 바이어싱하지 않아도 동작이 가능하다. 또한, 서브-픽셀들의 색상들의 임의의 조합이 하나의 나노구조에서 선택될 수 있으며, 이와 동시에 서브-픽셀들의 색상들의 다른 조합이 다른 하나의 나노구조에서 선택될 수 있음을 유의해야 한다. 예를 들면, 녹색 및 적색(청색은 아님) 서브-픽셀이 하나의 나노구조에서 선택되는 동안 적색 및 청색(녹색은 아님) 서브-픽셀이 하나의 나노구조에서 선택될 수 있다.
픽셀화된 광전자 디바이스를 제조하기 위한 예시적인 프로세스
도 14는 광전자 디바이스를 제조하는 프로세스(1400)의 일실시예를 도시한다. 프로세스(1400)는 도 10a 및 도 10b에 도시된 디바이스(1000) 등과 같은 디바이스를 형성하는데 이용될 수도 있다. 이들 디바이스들이 참조될 것이지만, 상기 프로세스(1400)는 이와 같이 제한되는 것은 아니다. 단계 1402에서, 나노구조들이 형성된다. 단계 1402는 프로세스(500)의 단계 502와 유사할 수 있으며 따라서 상세히 설명되지 않을 것이다. 단계 1404에서, 제 1 방향으로 진행하는 전기 콘택들의 로우(row)가 형성된다. 콘택들의 로우를 형성하도록 금속을 증착하고 그리고 이를 패터닝 및 식각함에 의해서 단계 1404가 수행될 수도 있다. 하나의 일례로서, n-콘택들(1018)이 형성된다. 이러한 로우는 나노구조들(96)의 도핑에 따라 p-콘택들이 될 수도 있음을 유의해야 한다.
단계 1406에서 절연체가 형성된다. 예를 들면, SOG, 실리콘 이산화물, 포토레지스트 혹은 또 다른 물질이 증착된다. 절연체는 콘택들의 로우들 사이의 공간을 충전할 수도 있으며 또한, 콘택들의 다음번 로우에 대한 베이스로서 기능하도록 상기 로우들 위에 층을 형성할 수도 있다.
단계 1408에서, 제 2 방향으로 진행하는 전기 콘택들의 로우가 형성된다. 제 2 방향은 제 1 방향에 직각이 될 수 있다. 콘택들의 로우를 형성하도록 금속을 증착하고 그리고 이를 패터닝 및 식각함에 의해서 단계 1408이 수행될 수도 있다. 하나의 일례로서, p-콘택들(1016)이 형성된다. 단계 1410에서, 추가 절연체가 형성된다. 예를 들면, SOG, 실리콘 이산화물, 포토레지스트 혹은 또 다른 물질이 증착된다. 절연체는 콘택들(1016)의 로우들 사이의 공간을 충전할 수도 있으며 또한, 콘택들의 다음번 로우에 대한 베이스로서 기능하도록 콘택들(1016)의 상기 로우들 위에 층을 형성할 수도 있다.
단계 1412에서, 제 1 방향으로 진행하는 전기 콘택들의 또 다른 로우가 형성된다. 콘택들의 로우를 형성하도록 금속을 증착하고 그리고 이를 패터닝 및 식각함에 의해서 단계 1412가 수행될 수도 있다. 하나의 일례로서, n-콘택들(1014)이 형성된다. 단계 1414에서, 추가 절연체가 형성된다. 예를 들면, SOG, 실리콘 이산화물, 포토레지스트 혹은 또 다른 물질이 증착된다. 절연체는 콘택들(1014)의 로우들 사이의 공간을 충전할 수도 있으며 또한, 콘택들의 다음번 로우에 대한 베이스로서 기능하도록 콘택들(1014)의 상기 로우들 위에 층을 형성할 수도 있다.
단계 1416에서, 제 2 방향으로 진행하는 전기 콘택들의 또 다른 로우가 형성된다. 콘택들의 로우를 형성하도록 금속을 증착하고 그리고 이를 패터닝 및 식각함에 의해서 단계 1416이 수행될 수도 있다. 하나의 일례로서, p-콘택들(1012)이 형성된다. 단계 1418에서, 추가 절연체가 형성된다(옵션). 예를 들면, SOG, 실리콘 이산화물, 포토레지스트 혹은 또 다른 물질이 증착된다. 절연체는 콘택들(1012)의 로우들 사이의 공간을 충전할 수 있다.
단계 910에서, 전기 콘택들의 에지들이 노출된다. 상기 에지들은 식각 및 포토리소그래피를 포함하는 해당 기술분야에 널리 알려진 기술들을 이용하여 노출될 수 있다. 단계 912에서, 리드들(leads)이 전기 콘택들에 부착된다. 도 10a는 리드들(112)이 부착되어 있으며 노출된 에지들을 갖는 디바이스(1000)의 일례를 도시한다.
단계 914에서, 제어 로직(725)이 제공된다. 단계 725는 콘택들을 서로 다른 전압 소스들에 연결하는 스위치들을 형성하는 단계와 그리고 이들 스위치들을 제어하기 위해 하드웨어 혹은 소프트웨어를 제공하는 단계를 포함할 수 잇다. 제어 로직(725)은 도 7a 내지 도 7c, 도 8a 내지 도 8c, 그리고 도 11과 관련하여 논의된 바와 같은 기능들을 수행하도록 동작할 수도 있다. 제어 로직(725)은 하드웨어 및/또는 소프트웨어의 임의의 조합을 포함할 수 있다.
픽셀화된 나노구조 광전자 디바이스들의 다른 변형예들
도 15a는 픽셀화된 광전자 디바이스의 일실시예에 대한 도면이다. 상기 디바이스는 도 10a에 도시된 디바이스와 유사하다. 하지만, 상기 디바이스는 y-방향으로 진행하는 p-콘택들(1015)의 추가 세트를 구비한다. 또한, 추가적인 절연체(1025)의 층이 존재하며, 이 층은 p-콘택들(1015)과 p-콘택들(1016) 사이에 위치한다.
도 15b는 도 15a의 디바이스(1500)의 단면도이다. 도 15b에는 콘택들과 절연체가 나노구조들(96) 중 하나에 어떻게 연결되는지가 도시되어 있다. 절연체(1525)의 층에 의해서 p-형 반도체(1006)가 2개의 영역들(1006a, 1006b)로 분리됨을 유의해야 한다. 이러한 것은, 녹색 서브-픽셀에 독립적으로 적색 서브-픽셀이 동작되도록 도움을 줄 수 있다. 절연체(1525)는, 나노구조들(96)의 성장 동안에 형성되는 절연성 반도체가 될 수 있다. 따라서, 나노구조들(96)은, 제 1 유형의 전도도를 갖는 반도체(예컨대, 영역 1006a), 절연체(예컨대, 1525) 그리고 제 1 유형의 전도도를 갖는 반도체(예컨대, 영역 1006b)가 교번하는 층들을 갖는 영역을 갖는다.
이러한 일례에서, n-콘택들(1014, 1018)은 접지에 연결된다. 제어 로직(725)은 p-콘택들(1012)을 Vhigh 에 연결하여 청색 서브-픽셀을 선택한다. 제어 로직(725)은 p-콘택들(1015)을 Vhigh 에 연결하여 녹색 서브-픽셀을 선택한다. 제어 로직(725)은 p-콘택들(1016)을 Vhigh 에 연결하여 적색 서브-픽셀을 선택한다. 일실시예에서, 제어 로직(725)은 p-콘택들(1012)을 GND 에 연결하여 청색 서브-픽셀을 선택하지 않는다(턴 오프시킴). 일실시예에서, 제어 로직(725)은 p-콘택들(1015)을 GND 에 연결하여 녹색 서브-픽셀을 선택하지 않는다(턴 오프시킴). 일실시예에서, 제어 로직(725)은 p-콘택들(1016)을 GND 에 연결하여 적색 서브-픽셀을 선택하지 않는다(턴 오프시킴). 따라서, 제어 로직(725)은 서브-픽셀들 중 임의의 것을 독립적으로 선택할 수 있다. 이와 다른 바이어싱 체계가 이용되어 서브-픽셀들을 선택할 수도 있음을 유의해야 한다.
도 15a 및 도 15b의 구조에 대한 대안예들은, 적색 및 녹색 서브 픽셀들을 분리시키는 절연체(1025) 대신에(또는 이에 부가하여), 청색 및 녹색 서브-픽셀들을 분리시키는 여분의 절연체 층을 갖는 것이다. 예를 들어, n-형 반도체(1004)는 절연체에 의해서 2개의 영역들로 분리될 수 있다. 이러한 실시예에서, n-콘택들(1014)은 절연체에 의해서 분리된 2개의 콘택들로 대체될 수 있다.
디바이스들이 3가지 색상의 서브-픽셀들을 갖는 다양한 사례들이 제공되었음을 유의해야 한다. 하지만, 상기 디바이스는 임의 개수의 서브-픽셀들을 가질 수 있다. 이들 서브-픽셀들은 빛의 서로 다른 많은 파장들에 대응할 수 있다. 서브-픽셀이 가시광의 파장에 대응할 필요는 없다.
일부 실시예들에서, 측벽 전기 콘택들을 구비한 광전자 디바이스는 분광기로서 동작할 수 있다. 예를 들면, 도 10a 내지 도 10b의 디바이스(1000) 혹은 도 3a 내지 도 3c의 디바이스(300)에 추가 층들이 부가되어, 서로 다른 수 많은 파장 범위들에서 빛을 검출할 수 있다. 제어 로직(725)은 각각의 층을 개별적으로 제어하여 서로 다른 각각의 파장 범위에서 빛의 검출하도록 구성될 수 있다. 2개의 서로 다른 서브-픽셀들에 대응되는 파장 범위들에서 다소간의 중첩이 존재할 수도 있음을 유의해야 한다.
예시적인 컴퓨팅 플랫폼
다양한 실시예들에서, 제어 로직(725)은 컴퓨터 판독가능한 매체에 저장된 컴퓨터 판독가능한 명령들을 실행한다. 예를 들어, 프로세스(800, 815, 840, 1100)는, 컴퓨터 판독가능한 저장매체에 저장된 명령들을 프로세서 상에서 실행함에 의해서 적어도 부분적으로 구현될 수도 있다. 컴퓨터 판독가능한 매체는, 전자 디바이스에 의해서 액세스될 수 있는 임의의 이용가능한 매체가 될 수 있다. 하나의 일례로서, 컴퓨터 판독가능한 매체는 컴퓨터 저장 매체를 포함하지만, 이에 한정되는 것은 아니다. 컴퓨터 저장 매체는 컴퓨터 판독가능한 명령들, 데이터 스트럭처들, 프로그램 모듈들 혹은 또 다른 데이터 등과 같은 정보의 저장을 위한 임의의 방법 혹은 기술로 구현되는, 휘발성 및 비휘발성, 착탈가능 및 착탈불가능한(non-removable) 매체를 포함한다. 컴퓨터 저장 매체는, RAM, ROM, EEPROM, 플래시 메모리 혹은 다른 종류의 메모리, CD-ROM, DVD, 혹은 다른 광 매체, 자기 카세트, 자기 테이프, 자기 디스크 저장장치, 혹은 다른 자기 저장 디바이스, 혹은 전자 디바이스들에 의해서 액세스될 수 있는 컴퓨터 판독가능한 명령들을 저장하는데 이용될 수 있는 임의의 다른 매체를 포함하지만, 이에 한정되는 것은 아니다.
컴퓨터 실행가능한 명령들은 프로그램 모듈들을 포함할 수 있다. 일반적으로, 프로그램 모듈들은, 특정한 태스크를 수행하거나 혹은 특정한 추상 데이터형(abstract data types)을 구현하는 루틴(routines), 프로그램, 객체(objects), 구성요소(components), 데이터 구조 등등을 포함한다. 또한, 본 발명의 실시예들은, 통신 네트워크를 통하여 링크되어 있는 원격 프로세싱 디바이스들에 의해서 태스크들이 수행되는, 분산 컴퓨팅 환경에서 구현될 수도 있다. 분산 컴퓨팅 환경에서, 프로그램 모듈들은 메모리 저장 디바이스들을 포함하여 로컬 및 원격 컴퓨터 저장 매체 둘다에 위치될 수 있다.
도 16은 본 발명의 기술과 함께 이용될 수 있는 컴퓨팅 시스템의 일실시예에 대한 블록도이다. 일부 실시예들은 도 16에 도시된 모든 구성요소들을 필요로 하지 않을 수도 있다는 점을 유의해야 한다. 일부 실시예들에서, 출력 디스플레이/광-검출기(1666)는 LED 디스플레이이다. 예를 들어, 본 명세서에 설명된 기술은, LED의 픽셀들을 형성하는데 이용될 수 있다. 컴퓨팅 디바이스는 LED를 제어하기 위하여 제어 로직(725)을 구현할 수 있다. 일부 실시예들에서, 제어 로직(725)의 적어도 일부의 기능들은, 프로세서(1650) 상에서 명령들을 실행함에 의해서 구현될 수 있다. 일부 실시예들에서, 출력 디스플레이/광-검출기(1666)는 광-검출기로서 기능할 수 있다. 예를 들어, 본 명세서에 설명된 기술은, 광-검출기의 픽셀들을 형성하는데 이용될 수 있다.
컴퓨터 시스템은 하나 이상의 프로세서들(1650)과 메인 메모리(1652)를 포함하는데, 메인 메모리(1652)는 프로세서 유닛(1650)에 의한 실행을 위해 명령들과 데이터를 일부 저장한다. 만일, 본 발명의 시스템이 전체적으로 혹은 부분적으로 소프트웨어로 구현된다면, 메인 메모리(1652)는 동작시에 실행가능한 코드를 저장할 수 있다. 또한, 대용량 저장 디바이스(mass storage device)(1654), 주변 디바이스들(1656), 사용자 입력 디바이스(1660), 출력 디바이스(1658), 휴대용 저장 매체 드라이브(1662), 그래픽 서브시스템(1664) 및 출력 디스플레이(1666)가 제공된다. 설명의 간략함을 위해서, 상기 구성요소들은 하나의 버스(1668)를 통해 연결되는 것으로 도시되었다. 하지만, 이러한 구성요소들은 하나 이상의 데이터 전송 수단들을 통해서 연결될 수도 있다. 예를 들어, 프로세서 유닛(1650)과 메인 메모리(1652)는 로컬 마이크로프로세서 버스를 통하여 연결될 수 있으며, 그리고 대용량 저장 디바이스(1654), 주변 디바이스들(1656), 휴대용 저장 매체 드라이브(1662), 그래픽 서브시스템(1664)은 하나 이상의 입/출력(I/O) 버스들에 의해서 연결될 수 있다. 자기 디스크 드라이브 혹은 광 디스크 드라이브로 구현될 수 있는 대용량 저장 디바이스(1654)는 프로세서 유닛(1650)에 의해서 사용되는 데이터와 명령들을 저장하기 위한 비휘발성 저장 디바이스이다. 일실시예에서, 대용량 저장 디바이스(1654)는 메인 메모리(1652)에 로딩하기 위한 목적으로, 본 발명을 구현하기 위한 시스템 소프트웨어를 저장한다.
휴대용 저장 매체 드라이브(1662)는 가령, 플로피 디스크 등과 같은 휴대용 비휘발성 저장 매체를 이용하여 컴퓨터 시스템으로/으로부터 데이터와 코드를 입/출력한다. 일실시예에서, 본 발명의 실시예들을 구현하기 위한 시스템 소프트웨어는 이러한 휴대용 매체에 저장되며 그리고 휴대용 저장 매체 드라이브(1662)를 통하여 컴퓨터 시스템으로 입력된다. 주변 디바이스들(1656)은 추가적인 기능들을 컴퓨터 시스템에 부가하기 위한 임의 유형의 컴퓨터 지원 디바이스(가령, 입/출력(I/O) 인터페이스)를 포함할 수 있다. 예를 들어, 주변 디바이스들(1656)은 컴퓨터 시스템을 네트워크, 모뎀, 라우터 등등에 연결하기 위한 네트워크 인터페이스를 포함할 수 있다.
사용자 입력 디바이스(1660)는 사용자 인터페이스를 제공한다. 사용자 입력 디바이스(1660)는 문자와 숫자(alpha-numeric) 및 다른 정보를 입력하기 위한 문자-숫자 키패드 혹은 마우스, 트랙볼, 스타일러스(stylus), 또는 커서 지시 키 등과 같은 포인팅 디바이스들을 포함한다. 문서 정보 및 그래픽 정보를 디스플레이하기 위하여, 컴퓨터 시스템은 그래픽 서브시스템(1664)과 출력 디스플레이(1666)를 포함한다. 그래픽 서브시스템(1664)은 문서 정보 및 그래픽 정보를 수신하고 그리고 이 정보를 프로세싱하여 출력 디스플레이(1666)로 출력한다. 또한, 컴퓨터 시스템은 출력 디바이스들(1658)을 포함한다. 적절한 출력 디바이스들의 일례들은 스피커, 프린터, 네트워크 인터페이스, 모니터 등등을 포함한다.
컴퓨터 시스템에 포함된 구성요소들은, 본 발명의 실시예들과 함께 이용되기에 적절한 컴퓨터 시스템에서 일반적으로 찾아볼 수 있는 것들이며, 그리고 해당 기술분야에서 널리 알려진 컴퓨터 구성요소들의 넓은 카테고리를 대표하도록 의도된 것이다. 따라서, 컴퓨터 시스템은 퍼스널 컴퓨터, 휴대용 컴퓨팅 디바이스, 전화기, 모바일 컴퓨팅 디바이스, 워크스테이션, 서버, 마이크로컴퓨터, 메인프레임 컴퓨터, 혹은 임의의 다른 컴퓨팅 디바이스가 될 수 있다. 또한, 상기 컴퓨터 시스템은, 다른 버스 구성, 네트워크화된 플랫폼들, 다중-프로세서 플랫폼들 등등을 포함할 수 있다. 유닉스(Unix), 리눅스(Linux), 윈도우, 매킨토시 OS, 팜 OS(Palm OS) 그리고 다른 적절한 운영 시스템을 포함하는 다양한 운영 시스템들이 이용될 수 있다.
본 발명의 일실시예는, 복수의 나노구조들을 포함하는 광전자 디바이스에 관한 것으로 상기 복수의 나노구조들은 광-활성 영역들을 포함한다. 나노구조들은 탑들(tops), 바닥들(bottoms), 및 측벽들(sidewalls)을 갖는다. 광전자 디바이스는 복수의 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택을 가지며 그리고 복수의 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 탑 전기 콘택을 갖는다. 빛이 탑 전기 콘택을 통과함이 없이 복수의 나노구조들로 진입하거나 혹은 복수의 나노구조들의 탑들(tops)로부터 빠져나가도록, 상기 탑 전기 콘택은 상기 복수의 나노구조들의 탑 부분을 노출시킨다.
본 발명의 일실시예는 광전자 디바이스를 형성하는 방법에 관한 것으로 상기 방법은, 복수의 나노구조들을 형성하는 단계, 상기 복수의 나노구조들은 광-활성 영역들을 포함하고, 상기 복수의 나노구조들은 탑들, 바닥들, 및 측벽들을 가지며; 상기 복수의 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택을 형성하는 단계; 그리고 상기 복수의 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 탑 전기 콘택을 형성하는 단계를 포함하며, 빛이 상기 탑 전기 콘택을 통과함이 없이 상기 복수의 나노구조들로 진입하거나 혹은 상기 복수의 나노구조들의 탑들(tops)로부터 빠져나가도록, 상기 탑 전기 콘택은 상기 복수의 나노구조들의 탑 부분을 노출시킨다.
본 발명의 일실시예는 광전자 디바이스에 관한 것으로, 상기 광전자 디바이스는, 하나 이상의 반도체들을 포함하는 물질로 형성된 나노구조들의 어레이, 상기 나노구조들은 하나 이상의 p-n 접합들을 포함하고, 상기 나노구조들은 상기 p-n 접합들에 관련된 광-활성 영역들을 포함하며, 복수의 나노구조들은 탑들, 바닥들, 측벽들을 포함하고, 상기 나노구조들은 그들 사이에서 공간들을 가지며; 상기 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택과; 그리고 상기 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 탑 전기 콘택을 포함하며, 상기 탑 전기 콘택은 상기 광-활성 영역들에 의해서 흡수되거나 혹은 생성되는 파장을 갖는 빛에 대하여 실질적으로 불투명하다.
본 발명의 일실시예는 다중-접합 태양 전지(multi-junction solar cell)에 관한 것으로 상기 다중-접합 태양 전지는 복수의 나노구조들, 상기 복수의 나노구조들은 제 1 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 제 2 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들과 제 2 전도도 유형의 제 4 영역들을 가지며; 그리고 상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 1 물질 및 상기 제 3 영역들과 물리적 및 전기적으로 콘택하는 제 2 물질을 갖는 이중층 전기 배선을 포함하며, 상기 이중층 전기 배선을 통하여 상기 제 2 영역들과 상기 제 3 영역들 사이에서 전하가 흐르는 것을 허용하도록, 상기 제 1 물질과 제 2 물질은 서로 전기적으로 콘택한다.
본 발명의 일실시예는 다중-접합 태양 전지를 형성하는 방법에 관한 것으로 상기 방법은, 복수의 나노구조들을 형성하는 단계, 상기 복수의 나노구조들은 제 1 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 제 2 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들과 제 2 전도도 유형의 제 4 영역들을 가지며; 그리고 상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 1 물질과, 상기 제 3 영역들과 물리적 및 전기적으로 콘택하는 제 2 물질을 갖는 이중층 전기 배선을 형성하는 단계를 포함하며, 상기 이중층 전기 배선을 통하여 상기 제 2 영역들과 상기 제 3 영역들 사이에서 전하가 흐르는 것을 허용하도록, 상기 제 1 물질과 제 2 물질은 서로 전기적으로 콘택한다.
본 발명의 일실시예는 다중-접합 태양 전지에 관한 것으로, 다중-접합 태양 전지는 나노구조들의 어레이, 상기 나노구조들의 어레이의 나노구조들은 복수의 광-활성 영역들을 가지며, 상기 광-활성 영역들 각각은 서로 다른 주파수들의 빛을 흡수하도록 구성되며; 그리고 상기 광-활성 영역들 중 인접한 것들 사이에서의 전기 전류 흐름을 위한 경로(path)를 제공하는 이중층 전기 배선을 포함하며, 각각의 이중층 전기 배선은 p-형 반도체와 오믹 콘택을 형성하는 제 1 층과 n-형 반도체와 오믹 콘택을 형성하는 제 2 층을 갖는다.
본 발명의 일실시예는 광전자 디바이스에 관한 것으로, 상기 광전자 디바이스는 복수의 나노구조들, 상기 복수의 나노구조들은 제 1 광-활성 접합들에 관련된 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 제 1 전도도 유형의 제 3 영역들을 가지며, 상기 제 2 영역들과 상기 제 3 영역들은 제 2 광-활성 접합들에 관련되며; 상기 제 1 영역들과 전기적으로 콘택하는 제 1 전기 콘택; 상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 2 전기 콘택; 상기 제 3 영역들과 전기적으로 콘택하는 제 3 전기 콘택; 그리고 상기 제 1 전기 콘택, 제 2 전기 콘택 및 제 3 전기 콘택에 연결된 논리회로를 포함하고, 상기 논리회로는 상기 제 2 광-활성 접합들에 독립적으로 상기 제 1 광-활성 접합들을 제어한다.
본 발명의 일실시예는 복수의 나노구조들을 포함하는 광전자 디바이스의 동작 방법에 관한 것으로, 상기 복수의 나노구조들은 제 1 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 상기 제 2 영역들과 제 2 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들을 가지며, 상기 광전자 디바이스는 상기 제 1 영역들과 전기적으로 콘택하는 제 1 전기 콘택, 상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 2 전기 콘택, 및 상기 제 3 영역들과 전기적으로 콘택하는 제 3 전기 콘택을 포함한다. 상기 방법은, 제 1 파장 범위의 빛을 생성 혹은 검출하도록 상기 제 1 광-활성 접합들을 제어하는 단계; 그리고 제 2 파장 범위의 빛을 생성 혹은 검출하도록 상기 제 2 광-활성 접합들을 제어하는 단계를 포함하며, 상기 제 1 광-활성 접합들을 제어하는 단계와 제 2 광-활성 접합들을 제어하는 단계는 서로 독립적으로 수행된다.
본 발명의 일실시예는 광전자 디바이스를 형성하는 방법에 관한 것으로 상기 방법은 복수의 나노구조들을 형성하는 단계, 상기 복수의 나노구조들은 제 1 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 상기 제 2 영역들과 제 2 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들을 가지며; 상기 제 1 영역들과 전기적으로 콘택하는 제 1 전기 콘택을 형성하는 단계; 상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 2 전기 콘택을 형성하는 단계; 상기 제 3 영역들과 전기적으로 콘택하는 제 3 전기 콘택을 형성하는 단계; 그리고 상기 제 1 전기 콘택, 제 2 전기 콘택 및 제 3 전기 콘택에 연결되는 논리회로를 제공하는 단계를 포함하며, 상기 논리회로는 상기 제 2 광-활성 접합들에 독립적으로 상기 제 1 광-활성 접합들을 제어한다.
본 발명의 일실시예는 광전자 디바이스에 관한 것으로 상기 광전자 디바이스는 나노구조 어레이, 상기 어레이의 나노구조들은 측벽들을 가지며, 상기 어레이의 하나 이상의 나노구조들의 그룹들은 픽셀들을 형성하며; 상기 측벽들에 물리적 및 전기적으로 연결되는 전기 콘택들의 제 1 그룹, 전기 콘택들의 상기 제 1 그룹은 제 1 방향으로 정렬되며; 그리고 상기 측벽들에 물리적 및 전기적으로 연결되는 전기 콘택들의 제 2 그룹을 포함하고, 전기 콘택들의 상기 제 2 그룹은 상기 제 1 방향에 수직인 제 2 방향으로 정렬되며, 상기 픽셀들은, 전기 콘택들의 상기 제 1 그룹과 전기 콘택들의 상기 제 2 그룹에 적절한 전압들을 인가함에 의해서 독립적으로 제어가능하다.
본 발명의 일실시예는 나노구조 어레이를 포함하는 광전자 디바이스의 동작 방법에 관한 것으로, 상기 어레이의 하나 이상의 나노구조들의 그룹들은 적어도 2개의 서브-픽셀들을 갖는 픽셀들을 형성하고, 상기 방법은, 제 1 파장 범위의 빛을 생성 혹은 검출하도록 제 1 서브-픽셀들을 제어하는 단계; 그리고 제 2 파장 범위의 빛을 생성 혹은 검출하도록 제 2 서브-픽셀들을 제어하는 단계를 포함한다. 상기 제 1 및 제 2 서브-픽셀들은 독립적으로 제어된다.
전술한 상세한 설명에서는, 디바이스들의 활성 영역들이 p-형 및 n-형 영역들에 관련된 여러 일례들이 제공되었다. p-형 영역과 n-형 영역 사이에는 의도하지 않게(unintentionally) 도핑된 영역이 존재할 수도 있음을 유의해야 한다. 또한, 디바이스의 동작에 대한 적절한 조정들(예컨대, 인가되는 전압들의 극성을 반전시키는 것 등등)과 더불어, p-형 및 n-형 영역들이 스위치될 수도 있음을 유의해야 한다. 또한, 나노구조들의 형상에 대한 일례들은 단지 예시를 위한 목적으로 도시되었음을 유의해야 하며, 다른 형상들 역시도 이용가능하다. 따라서, 본 발명의 실시예들은 예컨대, 기둥 모양의 형상들만으로 한정되지 않는다. 또한, 다른 형상을 갖는 나노구조들의 탑(top)들이 설명을 위해서 제공되었음을 주목해야 한다. 이와 다른 탑 형상들도 또한 이용될 수 있다.
전술한 상세한 설명부분에서는, 구현예들 마다 달라질 수도 있는 수 많은 세부사항들을 참조하여 본 발명의 실시예들이 설명되었다. 따라서, 발명이 어떤 것이며, 그리고 출원인에 의해서 발명으로 의도되는 것에 대한 유일하면서도 배타적인 지표(sole and exclusive indicator)는 임의의 후속 보정들을 포함하는 본 출원의 청구항들의 세트이다. 이러한 청구항들에 포함된 용어들(terms)에 대해서 본 명세서에 명시적으로 서술된 임의의 정의들은, 청구항에서 사용된 바와 같은 이러한 용어들의 의미를 결정할 것이다. 따라서, 청구항에 명시적으로 기재되어 있지 않은 그 어떤 한정사항, 구성요소, 속성, 피처, 장점 혹은 성질도, 청구항의 범위를 어떤 식으로든 제한하지 않아야 한다. 따라서, 도면들을 포함하여 본 명세서는 본 발명의 제한하고자 하는 의도가 아니라 예시적인 것으로 간주되어야 한다.

Claims (70)

  1. 광전자 디바이스로서,
    복수의 나노구조들(96) -상기 복수의 나노구조들은 광-활성 영역들을 포함하고, 상기 복수의 나노구조들은 탑들(tops), 바닥들(bottoms), 및 측벽들(sidewalls)을 가지며- 과;
    상기 복수의 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택(102, 104b)과; 그리고
    상기 복수의 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 탑 전기 콘택(104a, 1012)
    을 포함하며,
    빛이 상기 탑 전기 콘택을 통과함이 없이 상기 복수의 나노구조들로 진입하거나 혹은 상기 복수의 나노구조들의 탑들(tops)로부터 빠져나가도록, 상기 탑 전기 콘택은 상기 복수의 나노구조들의 탑 부분을 노출시키는 것을 특징으로 하는 광전자 디바이스.
  2. 제1항에 있어서,
    상기 탑 전기 콘택은 금속을 포함하는 것을 특징으로 하는 광전자 디바이스.
  3. 제1항에 있어서,
    상기 탑 전기 콘택은, 상기 광-활성 영역에 의해서 흡수되거나 혹은 생성되는 파장을 갖는 빛에 대하여 불투명한 것을 특징으로 하는 광전자 디바이스.
  4. 제1항에 있어서,
    상기 탑 전기 콘택은 상기 복수의 나노구조들과는 다른 물질로 형성되는 것을 특징으로 하는 광전자 디바이스.
  5. 제1항에 있어서,
    상기 나노구조들의 측벽의 일부분은 상기 탑 전기 콘택 위에 있는 것을 특징으로 하는 광전자 디바이스.
  6. 제1항에 있어서,
    상기 탑 전기 콘택은 상기 나노구조들의 탑들(tops) 근처의 높이(level)에서 상기 복수의 나노구조들 사이의 공간들을 완전히 충전하는 것을 특징으로 하는 광전자 디바이스.
  7. 제1항에 있어서,
    상기 디바이스는 복수의 탑 전기 콘택들을 포함하는 것을 특징으로 하는 광전자 디바이스.
  8. 제1항에 있어서,
    상기 복수의 나노구조들 각각은 p-형 반도체 영역과 n-형 반도체 영역을 더 포함하며, 상기 탑 전기 콘택은 상기 p-형 반도체 영역과 n-형 반도체 영역 중 어느 하나와의 전기적 콘택을 제공하며, 상기 바닥 전기 콘택은 상기 p-형 반도체 영역과 n-형 반도체 영역 중 다른 하나와의 전기적 콘택을 제공하는 것을 특징으로 하는 광전자 디바이스.
  9. 제1항에 있어서,
    상기 탑 전기 콘택은 상기 복수의 나노구조들과 오믹(ohmic) 콘택을 형성하는 것을 특징으로 하는 광전자 디바이스.
  10. 제1항에 있어서,
    상기 탑 전기 콘택은 상기 복수의 나노구조들과 쇼트키(Schottky) 콘택을 형성하는 것을 특징으로 하는 광전자 디바이스.
  11. 제1항에 있어서,
    상기 복수의 나노구조들은 상기 탑 전기 콘택 위에 광-활성 영역들을 갖는 것을 특징으로 하는 광전자 디바이스.
  12. 제1항에 있어서,
    상기 복수의 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 하나 이상의 추가적인 전기 콘택들을 더 포함하는 것을 특징으로 하는 광전자 디바이스.
  13. 제1항에 있어서,
    상기 바닥 전기 콘택은 상기 복수의 나노구조들의 측벽들과 물리적으로 콘택하는 것을 특징으로 하는 광전자 디바이스.
  14. 제13항에 있어서,
    상기 복수의 나노구조들 각각은 적어도 2개의 p-n 접합들을 포함하는 것을 특징으로 하는 광전자 디바이스.
  15. 제1항에 있어서,
    상기 광전자 디바이스는 태양 전지(solar cell)인 것을 특징으로 하는 광전자 디바이스.
  16. 제1항에 있어서,
    상기 광전자 디바이스는 발광 다이오드(light emitting diode)인 것을 특징으로 하는 광전자 디바이스.
  17. 제1항에 있어서,
    상기 광전자 디바이스는 광 검출기인 것을 특징으로 하는 광전자 디바이스.
  18. 광전자 디바이스를 형성하는 방법으로서,
    복수의 나노구조들을 형성하는 단계(502) -상기 복수의 나노구조들은 광-활성 영역들을 포함하고, 상기 복수의 나노구조들은 탑들, 바닥들, 및 측벽들을 가지며- 와;
    상기 복수의 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택을 형성하는 단계(504)와; 그리고
    상기 복수의 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 탑 전기 콘택을 형성하는 단계(506, 520, 550)
    를 포함하며,
    빛이 상기 탑 전기 콘택을 통과함이 없이 상기 복수의 나노구조들로 진입하거나 혹은 상기 복수의 나노구조들의 탑들(tops)로부터 빠져나가도록, 상기 탑 전기 콘택은 상기 복수의 나노구조들의 탑 부분을 노출시키는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  19. 제16항에 있어서,
    상기 탑 전기 콘택을 형성하는 단계는,
    상기 나노구조들의 탑들(tops)을 커버하도록 금속을 증착하는 단계와;
    상기 금속 위에 평탄화 물질을 증착하는 단계와;
    상기 나노구조들의 탑들 위의 상기 금속의 일부분들이 노출되도록 상기 평탄화 물질을 에치 백하는 단계 -상기 평탄화 물질의 일부는 상기 나노구조들 사이의 공간들 위에 남아있으며- 와;
    상기 나노구들의 탑들이 노출되도록 상기 금속을 에치 백하는 단계와;
    남아있는 평탄화 물질을 제거하는 단계와; 그리고
    탑 전기 콘택을 형성하도록 상기 금속을 추가로 에치 백하는 단계
    를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  20. 제18항에 있어서,
    상기 탑 전기 콘택을 형성하는 단계는,
    상기 나노구조들의 탑 부분들 상에 금속을 경사 증착(angle depositing)하는 단계와; 그리고
    탑 전기 콘택을 형성하도록 상기 금속을 에치 백하는 단계
    를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  21. 제20항에 있어서,
    상기 금속을 경사 증착한 이후에 상기 금속 위에 평탄화 물질을 증착하는 단계와;
    상기 나노구조들의 탑들 위의 상기 금속의 일부분들이 노출되도록 상기 평탄화 물질을 에치 백하는 단계 -상기 평탄화 물질의 일부는 상기 나노구조들 사이의 공간들 위에 남아있으며- 와;
    상기 나노구들의 탑들이 노출되도록 상기 금속을 에치 백하는 단계와; 그리고
    남아있는 평탄화 물질을 제거하는 단계
    를 더 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  22. 제18항에 있어서,
    상기 복수의 나노구조들을 형성하는 단계는, p-형 반도체 영역과 n-형 반도체 영역을 상기 복수의 나노구조들 각각에 형성하는 단계를 포함하며,
    상기 탑 전기 콘택은 상기 p-형 반도체 영역과 n-형 반도체 영역 중 어느 하나와의 전기적 콘택을 제공하며, 상기 바닥 전기 콘택은 상기 p-형 반도체 영역과 n-형 반도체 영역 중 다른 하나와의 전기적 콘택을 제공하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  23. 제18항에 있어서,
    상기 탑 전기 콘택을 형성하는 단계는,
    상기 복수의 나노구조들과 오믹 콘택을 형성하는 물질로 상기 탑 전기 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  24. 제18항에 있어서,
    상기 탑 전기 콘택을 형성하는 단계는,
    상기 복수의 나노구조들과 쇼트키 콘택을 형성하는 물질로 상기 탑 전기 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  25. 제18항에 있어서,
    상기 복수의 나노구조들을 형성하는 단계는,
    상기 탑 전기 콘택 위에 광-활성 영역들을 형성하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  26. 제18항에 있어서,
    상기 복수의 나노구조들의 상기 측벽들의 다른 부분들과 물리적 및 전기적으로 콘택하는 하나 이상의 추가적인 전기 콘택들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  27. 제18항에 있어서,
    상기 복수의 나노구조들을 형성하는 단계는,
    복수의 p-형 반도체 영역들과 복수의 n-형 반도체 영역들을 상기 복수의 나노구조들 각각에 형성하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  28. 제18항에 있어서,
    상기 복수의 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택을 형성하는 단계는,
    상기 나노구조들의 측벽들과 콘택하는 금속을 형성하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스 형성 방법.
  29. 광전자 디바이스로서,
    하나 이상의 반도체들을 포함하는 물질로 형성된 나노구조들의 어레이 -상기 나노구조들은 하나 이상의 p-n 접합들을 포함하고, 상기 나노구조들은 상기 p-n 접합들에 관련된 광-활성 영역들을 포함하며, 복수의 나노구조들은 탑들, 바닥들, 측벽들을 포함하고, 상기 나노구조들은 그들 사이에서 공간들을 가지며- 와;
    상기 나노구조들의 바닥들과 전기적으로 콘택하는 바닥 전기 콘택과; 그리고
    상기 나노구조들의 측벽들과 물리적 및 전기적으로 콘택하는 탑 전기 콘택
    을 포함하며,
    상기 탑 전기 콘택은 상기 광-활성 영역들에 의해서 흡수되거나 혹은 생성되는 파장을 갖는 빛에 대하여 실질적으로 불투명한 것을 특징으로 하는 광전자 디바이스.
  30. 제30항에 있어서,
    상기 탑 전기 콘택은 상기 나노구조들의 탑들(tops) 근처의 높이(level)에서 상기 나노구조들 사이의 공간들을 완전히 충전하는 것을 특징으로 하는 광전자 디바이스.
  31. 제30항에 있어서,
    상기 탑 전기 콘택은 금속을 포함하는 것을 특징으로 하는 광전자 디바이스.
  32. 다중-접합 태양 전지(multi-junction solar cell)로서,
    복수의 나노구조들(96) -상기 복수의 나노구조들은 제 1 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들(452)과 제 2 전도도 유형의 제 2 영역들(454)을 가지며, 상기 복수의 나노구조들은 제 2 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들(456)과 제 2 전도도 유형의 제 4 영역들(458)을 가지며- 과; 그리고
    상기 제 2 영역들(454)과 물리적 및 전기적으로 콘택하는 제 1 물질(404a) 및 상기 제 3 영역들(456)과 물리적 및 전기적으로 콘택하는 제 2 물질(404b)을 갖는 이중층 전기 배선(104d)
    을 포함하며,
    상기 이중층 전기 배선을 통하여 상기 제 2 영역들과 상기 제 3 영역들 사이에서 전하가 흐르는 것을 허용하도록, 상기 제 1 물질과 제 2 물질은 서로 전기적으로 콘택하는 것을 특징으로 하는 다중-접합 태양 전지.
  33. 제32항에 있어서,
    상기 제 1 물질은 상기 제 2 영역들과 오믹 콘택을 형성하며, 그리고 상기 제 2 물질은 상기 제 3 영역들과 오믹 콘택을 형성하는 것을 특징으로 하는 다중-접합 태양 전지.
  34. 제32항에 있어서,
    상기 복수의 나노구조들의 측벽들의 일부분과 물리적 및 전기적으로 콘택하는 탑 전기 콘택을 더 포함하는 것을 특징으로 하는 다중-접합 태양 전지.
  35. 제34항에 있어서,
    빛이 상기 탑 전기 콘택을 통과함이 없이 상기 복수의 나노구조들로 진입하거나 혹은 상기 복수의 나노구조들의 탑들(tops)로부터 빠져나가도록, 상기 탑 전기 콘택은 상기 복수의 나노구조들의 탑 부분을 노출시키는 것을 특징으로 하는 다중-접합 태양 전지.
  36. 제35항에 있어서,
    상기 탑 전기 콘택은 상기 제 1 영역들과 물리적 및 전기적으로 콘택하는 것을 특징으로 하는 다중-접합 태양 전지.
  37. 제32항에 있어서,
    상기 복수의 나노구조들의 측벽들의 일부분과 물리적 및 전기적으로 콘택하는 바닥 전기 콘택을 더 포함하는 것을 특징으로 하는 다중-접합 태양 전지.
  38. 제37항에 있어서,
    상기 바닥 전기 콘택은 상기 제 4 영역들과 물리적 및 전기적으로 콘택하는 것을 특징으로 하는 다중-접합 태양 전지.
  39. 다중-접합 태양 전지를 형성하는 방법으로서,
    복수의 나노구조들을 형성하는 단계 -상기 복수의 나노구조들은 제 1 p-n 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 제 2 p-n 접합들(582)을 형성하기 위한 제 1 전도도 유형의 제 3 영역들과 제 2 전도도 유형의 제 4 영역들을 가지며- 와; 그리고
    상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 1 물질과, 상기 제 3 영역들과 물리적 및 전기적으로 콘택하는 제 2 물질을 갖는 이중층 전기 배선을 형성하는 단계
    를 포함하며,
    상기 이중층 전기 배선을 통하여 상기 제 2 영역들과 상기 제 3 영역들 사이에서 전하가 흐르는 것을 허용하도록, 상기 제 1 물질과 제 2 물질은 서로 전기적으로 콘택하는 것을 특징으로 하는 다중-접합 태양 전지 형성 방법.
  40. 제39항에 있어서,
    상기 제 1 물질은 상기 제 2 영역들과 오믹 콘택을 형성하며, 그리고 상기 제 2 물질은 상기 제 3 영역들과 오믹 콘택을 형성하는 것을 특징으로 하는 다중-접합 태양 전지 형성 방법.
  41. 제39항에 있어서,
    상기 복수의 나노구조들의 측벽들의 일부분과 물리적 및 전기적으로 콘택하는 탑 전기 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다중-접합 태양 전지 형성 방법.
  42. 제41항에 있어서,
    빛이 상기 탑 전기 콘택을 통과함이 없이 상기 복수의 나노구조들로 진입하거나 혹은 상기 복수의 나노구조들의 탑들(tops)로부터 빠져나가도록, 상기 탑 전기 콘택은 상기 복수의 나노구조들의 탑 부분을 노출시키는 것을 특징으로 하는 다중-접합 태양 전지 형성 방법.
  43. 제42항에 있어서,
    상기 탑 전기 콘택은 상기 제 1 영역들과 물리적 및 전기적으로 콘택하는 것을 특징으로 하는 다중-접합 태양 전지 형성 방법.
  44. 제41항에 있어서,
    상기 복수의 나노구조들의 측벽들의 일부와 물리적 및 전기적으로 콘택하는 바닥 전기 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 다중-접합 태양 전지 형성 방법.
  45. 다중-접합 태양 전지로서,
    나노구조들(96)의 어레이 -상기 나노구조들의 어레이의 나노구조들은 복수의 광-활성 영역들을 가지며, 상기 광-활성 영역들 각각은 서로 다른 주파수들의 빛을 흡수하도록 구성되며- 와; 그리고
    상기 광-활성 영역들 중 인접한 것들 사이에서의 전기 전류 흐름을 위한 경로(path)를 제공하는 이중층 전기 배선(104d)
    을 포함하며,
    상기 이중층 전기 배선은 p-형 반도체와 오믹 콘택을 형성하는 제 1 층(404a)과 n-형 반도체와 오믹 콘택을 형성하는 제 2 층을 갖는 것을 특징으로 하는 다중-접합 태양 전지.
  46. 광전자 디바이스로서,
    복수의 나노구조들(96) -상기 복수의 나노구조들은 제 1 광-활성 접합들(703)에 관련된 제 1 전도도 유형의 제 1 영역들(302)과 제 2 전도도 유형의 제 2 영역들(304)을 가지며, 상기 복수의 나노구조들은 제 1 전도도 유형의 제 3 영역들(306)을 가지며, 상기 제 2 영역들과 상기 제 3 영역들은 제 2 광-활성 접합들(705)에 관련되며- 과;
    상기 제 1 영역들과 전기적으로 콘택하는 제 1 전기 콘택(104a)과;
    상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 2 전기 콘택(104c)과;
    상기 제 3 영역들과 전기적으로 콘택하는 제 3 전기 콘택(104b)과; 그리고
    상기 제 1 전기 콘택, 제 2 전기 콘택 및 제 3 전기 콘택에 연결된 논리회로(725) -상기 논리회로는 상기 제 2 광-활성 접합들에 독립적으로 상기 제 1 광-활성 접합들을 제어함-
    를 포함하는 것을 특징으로 하는 광전자 디바이스.
  47. 제46항에 있어서,
    제 2 전도도 유형을 갖는 상기 복수의 나노구조들의 제 4 영역들과 전기적으로 콘택하는 제 4 전기 콘택을 더 포함하며, 상기 제 4 영역들은 상기 제 3 영역들과 제 3 광-활성 접합들을 형성하는 것을 특징으로 하는 광전자 디바이스.
  48. 제47항에 있어서,
    상기 논리회로는 제 1 광-활성 접합들을 제어하여 제 1 파장의 빛을 생성하고, 상기 논리회로는 제 2 광-활성 접합들을 제어하여 제 2 파장의 빛을 생성하며, 상기 논리회로는 제 3 광-활성 접합들을 제어하여 제 3 파장의 빛을 생성하는 것을 특징으로 하는 광전자 디바이스.
  49. 제48항에 있어서,
    상기 제 1, 제 2 및 제 3 파장은 스펙트럼의 서로 다른 색상들에 대응하는 것을 것을 특징으로 하는 광전자 디바이스.
  50. 제48항에 있어서,
    상기 제 1, 제 2 및 제 3 파장은 청색광, 적색광 및 녹색광에 각각 대응하는 것을 특징으로 하는 광전자 디바이스.
  51. 제46항에 있어서,
    상기 논리회로는 제 1 광-활성 접합들을 제어하여 제 1 파장의 빛을 생성하고, 상기 논리회로는 제 2 광-활성 접합들을 제어하여 제 2 파장의 빛을 생성하는 것을 특징으로 하는 광전자 디바이스.
  52. 제46항에 있어서,
    상기 논리회로는 제 1 광-활성 접합들을 제어하여 제 1 파장의 빛을 검출하고, 상기 논리회로는 제 2 광-활성 접합들을 제어하여 제 2 파장의 빛을 검출하는 것을 특징으로 하는 광전자 디바이스.
  53. 복수의 나노구조들을 포함하는 광전자 디바이스의 동작 방법으로서,
    상기 복수의 나노구조들은 제 1 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 상기 제 2 영역들과 제 2 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들을 가지며, 상기 광전자 디바이스는 상기 제 1 영역들과 전기적으로 콘택하는 제 1 전기 콘택, 상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 2 전기 콘택, 및 상기 제 3 영역들과 전기적으로 콘택하는 제 3 전기 콘택을 포함하며,
    상기 방법은,
    제 1 파장 범위의 빛을 생성 혹은 검출하도록 상기 제 1 광-활성 접합들을 제어하는 단계(802)와; 그리고
    제 2 파장 범위의 빛을 생성 혹은 검출하도록 상기 제 2 광-활성 접합들을 제어하는 단계를 포함하며,
    상기 제 1 광-활성 접합들을 제어하는 단계와 제 2 광-활성 접합들을 제어하는 단계는 서로 독립적으로 수행되는 것(804)을 특징으로 하는 광전자 디바이스의 동작 방법.
  54. 제53항에 있어서,
    제 1 파장 범위의 빛을 생성 혹은 검출하도록 상기 제 1 광-활성 접합들을 제어하는 상기 단계는,
    상기 제 1 광-활성 접합들을 활성화하면서 상기 제 2 광-활성 접합들을 비활성화(de-activating)하도록, 상기 제 1, 제 2, 및 제 3 전기 콘택에 전압들을 인가하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  55. 제54항에 있어서,
    제 2 파장 범위의 빛을 생성 혹은 검출하도록 상기 제 2 광-활성 접합들을 제어하는 상기 단계는,
    상기 제 2 광-활성 접합들을 활성화하면서 상기 제 1 광-활성 접합들을 비활성화하도록, 상기 제 1, 제 2, 및 제 3 전기 콘택에 전압들을 인가하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  56. 제54항에 있어서,
    상기 제 1 및 제 2 광-활성 접합들을 독립적으로 제어하는 것은,
    상기 제 2 광-활성 접합들을 활성화시키는 것에 독립적으로 상기 제 1 광-활성 접합들을 활성화시키는 것을 포함하며, 상기 제 1 및 제 광-활성 접합들은 동시에 활성화되는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  57. 제53항에 있어서,
    상기 제 1 및 제 2 광-활성 접합들에 의해서 생성되는 색상들을 제어하기 위하여, 상기 제 1 광-활성 접합들에 인가되는 전압과 상기 제 2 광-활성 접합들에 인가되는 전압을 제어하는 단계를 더 포함하는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  58. 제53항에 있어서,
    상기 제 1 및 제 2 광-활성 접합들에 의해서 생성되는 색상들의 휘도(brightness)를 제어하기 위하여, 상기 제 1 광-활성 접합들과 제 2 광-활성 접합들이 활성인 시간의 양을 제어하는 단계를 더 포함하는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  59. 제53항에 있어서,
    제 1 파장 범위의 빛을 생성 혹은 검출하도록 제 1 광-활성 접합들을 제어하는 상기 단계는, 제 1 서브-픽셀들을 제어하는 단계를 포함하며; 그리고
    제 2 파장 범위의 빛을 생성 혹은 검출하도록 제 2 광-활성 접합들을 제어하는 상기 단계는, 제 2 서브-픽셀들을 제어하는 단계를 포함하는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  60. 광전자 디바이스를 형성하는 방법으로서,
    복수의 나노구조들을 형성하는 단계(902) -상기 복수의 나노구조들은 제 1 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 1 영역들과 제 2 전도도 유형의 제 2 영역들을 가지며, 상기 복수의 나노구조들은 상기 제 2 영역들과 제 2 광-활성 접합들을 형성하기 위한 제 1 전도도 유형의 제 3 영역들을 가지며- 와;
    상기 제 1 영역들과 전기적으로 콘택하는 제 1 전기 콘택을 형성하는 단계(908)와;
    상기 제 2 영역들과 물리적 및 전기적으로 콘택하는 제 2 전기 콘택을 형성하는 단계(906)와;
    상기 제 3 영역들과 전기적으로 콘택하는 제 3 전기 콘택을 형성하는 단계(904)와; 그리고
    상기 제 1 전기 콘택, 제 2 전기 콘택 및 제 3 전기 콘택에 연결되는 논리회로를 제공하는 단계(914)
    를 포함하며,
    상기 논리회로는 상기 제 2 광-활성 접합들에 독립적으로 상기 제 1 광-활성 접합들을 제어하는 것을 특징으로 하는 광전자 디바이스를 형성하는 방법.
  61. 광전자 디바이스로서,
    나노구조 어레이 -상기 어레이의 나노구조들은 측벽들을 가지며, 상기 어레이의 하나 이상의 나노구조들의 그룹들은 픽셀들을 형성하며- 와;
    상기 측벽들에 물리적 및 전기적으로 연결되는 전기 콘택들(1012)의 제 1 그룹 -전기 콘택들의 상기 제 1 그룹은 제 1 방향으로 정렬되며- 과; 그리고
    상기 측벽들에 물리적 및 전기적으로 연결되는 전기 콘택들(1014)의 제 2 그룹 -전기 콘택들의 상기 제 2 그룹은 상기 제 1 방향에 수직인 제 2 방향으로 정렬되며-
    을 포함하며,
    상기 픽셀들은, 전기 콘택들의 상기 제 1 그룹과 전기 콘택들의 상기 제 2 그룹에 소정의 전압들을 인가함에 의해서 독립적으로 제어가능한 것을 특징으로 하는 광전자 디바이스.
  62. 제61항에 있어서,
    상기 제 1 및 제 2 전기 콘택에 연결되는 제어 로직(725)을 더 포함하며, 상기 제어 로직은 나노구조들의 서로 다른 그룹들에 관련된 픽셀들을 독립적으로 제어하는 것을 특징으로 하는 광전자 디바이스.
  63. 제61항에 있어서,
    상기 측벽들에 물리적 및 전기적으로 연결되는 전기 콘택들(1016)의 제 3 그룹을 더 포함하며, 전기 콘택들의 상기 제 3 그룹은 상기 제 1 방향으로 정렬되며,
    하나 이상의 나노구조들의 소정 그룹에 의해서 형성되는 상기 픽셀은 서브-픽셀들을 포함하고,
    상기 소정 그룹 내의 서브-픽셀들 중 제 1 서브-픽셀은 전기 콘택들의 상기 제 1 그룹에 있는 제 1 콘택과 전기 콘택들의 상기 제 2 그룹에 있는 제 1 콘택에 소정의 전압들을 인가함에 의해서 개별적으로 제어가능하며,
    상기 소정 그룹 내의 서브-픽셀들 중 제 2 서브-픽셀은 전기 콘택들의 상기 제 2 그룹에 있는 상기 제 1 콘택과 전기 콘택들의 상기 제 3 그룹에 있는 제 1 콘택에 소정의 전압들을 인가함에 의해서 개별적으로 제어가능한 것을 특징으로 하는 광전자 디바이스.
  64. 제61항에 있어서,
    상기 광전자 디바이스는 LED 디스플레이인 것을 특징으로 하는 광전자 디바이스.
  65. 제61항에 있어서,
    상기 광전자 디바이스는 이미지 센서인 것을 특징으로 하는 광전자 디바이스.
  66. 제61항에 있어서,
    상기 광전자 디바이스는 분광기(spectrometer)인 것을 특징으로 하는 광전자 디바이스.
  67. 제61항에 있어서,
    상기 나노구조들은 복수의 p-n 접합들을 형성하기 위한 복수의 p-형 반도체 영역들과 복수의 n-형 반도체 영역들을 포함하는 것을 특징으로 하는 광전자 디바이스.
  68. 제67항에 있어서,
    상기 나노구조들은 상기 p-형 반도체 영역들 중 2개를 분리시키거나 혹은 상기 n-형 반도체 영역들 중 2개를 분리시키는 절연체를 더 포함하는 것을 특징으로 하는 광전자 디바이스.
  69. 나노구조 어레이를 포함하는 광전자 디바이스의 동작 방법으로서, 상기 어레이의 하나 이상의 나노구조들의 그룹들은 적어도 2개의 서브-픽셀들을 갖는 픽셀들을 형성하며, 상기 방법은,
    제 1 파장 범위의 빛을 생성 혹은 검출하도록 제 1 서브-픽셀들을 제어하는 단계(1102)와; 그리고
    제 2 파장 범위의 빛을 생성 혹은 검출하도록 제 2 서브-픽셀들을 제어하는 단계(1104)
    를 포함하며,
    상기 제 1 및 제 2 서브-픽셀들은 독립적으로 제어되는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
  70. 제67항에 있어서,
    제 3 파장 범위의 빛을 생성 혹은 검출하도록 제 3 서브-픽셀들을 제어하는 단계(1106)를 더 포함하며,
    상기 제 1, 제 2 및 제 3 서브-픽셀들은 독립적으로 제어되는 것을 특징으로 하는 광전자 디바이스의 동작 방법.
KR1020137000526A 2010-06-08 2011-06-06 측벽 전기 콘택을 갖는 나노구조 광전자 디바이스 KR101786765B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US12/796,569 2010-06-08
US12/796,589 US8431817B2 (en) 2010-06-08 2010-06-08 Multi-junction solar cell having sidewall bi-layer electrical interconnect
US12/796,600 2010-06-08
US12/796,589 2010-06-08
US12/796,600 US8659037B2 (en) 2010-06-08 2010-06-08 Nanostructure optoelectronic device with independently controllable junctions
US12/796,569 US8476637B2 (en) 2010-06-08 2010-06-08 Nanostructure optoelectronic device having sidewall electrical contact
PCT/US2011/039257 WO2011156266A2 (en) 2010-06-08 2011-06-06 Nanostructure optoelectronic device having sidewall electrical contact

Publications (2)

Publication Number Publication Date
KR20140010921A true KR20140010921A (ko) 2014-01-27
KR101786765B1 KR101786765B1 (ko) 2017-10-18

Family

ID=45098600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137000526A KR101786765B1 (ko) 2010-06-08 2011-06-06 측벽 전기 콘택을 갖는 나노구조 광전자 디바이스

Country Status (4)

Country Link
EP (1) EP2580791B1 (ko)
KR (1) KR101786765B1 (ko)
CN (1) CN103069585B (ko)
WO (1) WO2011156266A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2988904B1 (fr) * 2012-04-02 2015-01-16 Commissariat Energie Atomique Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
JP6083254B2 (ja) * 2013-02-21 2017-02-22 富士通株式会社 光半導体素子及びその製造方法
CN105185797B (zh) * 2015-06-10 2017-08-15 宋金会 数字图像传感器
CN105140331A (zh) * 2015-08-03 2015-12-09 宋金会 紫外探测器
CN112216772B (zh) * 2020-09-07 2022-03-08 深圳远芯光路科技有限公司 一种iii族氮化物纳米线柔性发光二极管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2631132B1 (fr) * 1988-05-03 1991-09-20 Thomson Csf Detecteur d'images radiologiques
US6996147B2 (en) * 2001-03-30 2006-02-07 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP4235440B2 (ja) * 2002-12-13 2009-03-11 キヤノン株式会社 半導体デバイスアレイ及びその製造方法
US7629532B2 (en) * 2006-12-29 2009-12-08 Sundiode, Inc. Solar cell having active region with nanostructures having energy wells
US8148800B2 (en) * 2008-01-11 2012-04-03 Hewlett-Packard Development Company, L.P. Nanowire-based semiconductor device and method employing removal of residual carriers
WO2009135078A2 (en) * 2008-04-30 2009-11-05 The Regents Of The University Of California Method and apparatus for fabricating optoelectromechanical devices by structural transfer using re-usable substrate

Also Published As

Publication number Publication date
WO2011156266A2 (en) 2011-12-15
CN103069585A (zh) 2013-04-24
KR101786765B1 (ko) 2017-10-18
WO2011156266A3 (en) 2012-03-08
CN103069585B (zh) 2017-06-16
EP2580791A2 (en) 2013-04-17
EP2580791B1 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
US8431817B2 (en) Multi-junction solar cell having sidewall bi-layer electrical interconnect
US9806111B2 (en) Nanostructure optoelectronic device with independently controllable junctions
US8476637B2 (en) Nanostructure optoelectronic device having sidewall electrical contact
KR102483493B1 (ko) 발광 다이오드를 구비한 광전자 장치
US8030729B2 (en) Device for absorbing or emitting light and methods of making the same
US9184202B2 (en) Broadband image sensor and manufacturing thereof
US20220165913A1 (en) MONOLITHICALLY INTEGRATED InGaN/GaN QUANTUM NANOWIRE DEVICES
KR101786765B1 (ko) 측벽 전기 콘택을 갖는 나노구조 광전자 디바이스
KR20120038539A (ko) 픽셀화된 ｌｅｄ
JP5713856B2 (ja) 光透過型金属電極、電子装置及び光学素子
US10923530B2 (en) Optoelectronic device with light-emitting diodes
US9087936B2 (en) Semiconductor photomultiplier device
US10020422B1 (en) Mesa shaped micro light emitting diode with bottom N-contact
US9433050B2 (en) Micro-light-emitting diode
US9466642B2 (en) Light emitting diode having multi-junction structure and method of fabricating the same
JP2020532133A (ja) 動作電圧範囲が改善された半導体光電子増倍管
US7687870B2 (en) Laterally configured electrooptical devices
US7619240B2 (en) Semiconductor photodetector, device for multispectrum detection of electromagnetic radiation using such a photodetector and method for using such a device
EP3787028B1 (en) Lighting device
KR102337983B1 (ko) 터널정션을 구비하는 발광 소자 및 그 제조방법, 터널정션을 구비하는 발광 소자를 이용한 멀티컬러 소자 및 그 제조방법
CN110168756B (zh) 包括具有提高的提取率的发光二极管的光电器件
WO2024072873A2 (en) Light emitting device including led die having portions located in adjacent pixels and method of making same
US20140319640A1 (en) Photodiode for Topside and Backside Illumination
CN115995522A (zh) 光电器件制造方法
JP2021530872A (ja) 光検出器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant