CN115995522A - 光电器件制造方法 - Google Patents

光电器件制造方法 Download PDF

Info

Publication number
CN115995522A
CN115995522A CN202211271016.7A CN202211271016A CN115995522A CN 115995522 A CN115995522 A CN 115995522A CN 202211271016 A CN202211271016 A CN 202211271016A CN 115995522 A CN115995522 A CN 115995522A
Authority
CN
China
Prior art keywords
layer
light emitting
substrate
semiconductor layer
inorganic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211271016.7A
Other languages
English (en)
Inventor
弗朗索瓦·坦普勒
弗朗索瓦·莱维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN115995522A publication Critical patent/CN115995522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

本描述涉及一种光电器件制造方法，包括以下相继步骤：a)将包括三维半导体元件的多个无机发光二极管(L)形成在先前在半导体衬底的内部和顶部形成的集成控制电路(151)上；以及b)将有源光敏半导体层(161)沉积以填充在无机发光二极管之间侧向延伸的自由空间。

Description

光电器件制造方法
技术领域
本公开一般涉及光电器件领域，并且更具体地，旨在制造兼备发光功能和光学捕捉功能的光电器件的方法。
背景技术
各种应用很可能受益于兼备发光功能和光学捕捉功能的光电器件。这样的器件可以例如用于形成交互式显示屏。
发明内容
实施例的目的在于克服用于形成兼备发光功能和光学捕捉功能的光电器件的已知解决方案的全部或部分缺点。
为此目的，实施例提供了一种制造光电器件的方法，该方法包括以下连续步骤：
a)将包括三维半导体元件的多个无机发光二极管形成在先前在半导体衬底的内部和顶部形成的集成控制电路上；以及
b)将有源光敏半导体层进行沉积，以填充在无机发光二极管之间侧向延伸的自由空间。
根据实施例，每个三维半导体元件具有纳米级或微米级尺寸。
根据实施例，每个三维半导体元件具有角锥形。
根据实施例，每个三维半导体元件具有线形。
根据实施例，该方法包括：在有源光敏半导体层中形成多个光敏二极管。
根据实施例，该方法包括：在步骤a)之前，将位于光敏二极管的期望位置处的无机发光二极管去除的步骤。
根据实施例，该方法包括：在步骤a)之后且在步骤b)之前，形成在无机发光二极管之间侧向延伸的开口的步骤。
根据实施例，开口通过使用无机发光二极管作为刻蚀掩模进行刻蚀来形成。
根据实施例，有源光敏半导体层包括至少一种聚合物材料。
根据实施例，有源光敏半导体层包括量子点。
根据实施例，有源光敏半导体层是有机半导体层。
根据实施例，有源光敏半导体层通过液相沉积而被沉积在无机发光二极管之间。
根据实施例，该方法包括：在步骤b)之后，将临时支撑衬底键合在该器件的与集成电路相对的表面一侧上的步骤，接着是将包括集成电路、有源光敏半导体层和有机发光二极管的组件切割成多个基本芯片的步骤。
根据实施例，该方法还包括：将所述基本芯片转移并键合到该器件的转移衬底上的步骤，然后是将临时支撑衬底去除的步骤。
实施例提供了一种光电器件，该光电器件包括：
-集成控制电路，被形成在半导体衬底的内部和顶部；
-多个无机发光二极管，被布置在集成控制电路的表面上，并且包括三维半导体元件；以及
-有源光敏半导体层，侧向延伸在无机发光二极管之间。
根据实施例，该光电器件包括：转移衬底以及键合并电连接到该转移衬底的多个基本芯片，每个基本芯片包括诸如所述的器件，集成控制电路被布置在该转移衬底的一侧上。
附图说明
前述特征和优点以及其他特征和优点将在具体实施例的公开内容的剩余部分中进行详细描述，这些实施例是参照附图以说明性而非限制性的方式给出的，在附图中：
图1A、图1B、图1C、图1D、图1E、图1F、图1G和图1H是示出了根据实施例的光电器件制造方法的示例的相继步骤的截面图；
图2A和图2B是示出了图1A-1H的方法的变型的相继步骤的截面图；
图3A、图3B和图3C是示出了图1A-1H的方法的另一变型的相继步骤的截面图；以及
图4A、图4B、图4C、图4D、图4E、图4F和图4G是示出了根据实施例的光电器件制造方法的示例的其他相继步骤的截面图。
具体实施方式
在各图中，相同的特征由相同的附图标记表示。特别地，在各种实施例中共同的结构特征和/或功能特征可以具有相同的附图标记，并且可以设置同一结构、尺寸和材料属性。
为了清楚起见，仅详细地示出和描述了对于理解本文所描述的实施例有用的步骤和元件。特别地，尚未详细地说明所描述的器件的光敏二极管、发光二极管(Light-emitting diode，LED)以及集成控制电路的形成，基于本描述的功能指示，这些元件的详细实施方式在本领域技术人员的能力范围内。此外，尚未详细地说明所描述的实施例的各种应用，所描述的实施例与很可能受益于兼备发光功能和光学捕捉(光电探测)功能的器件的全部或大部分应用相兼容。此外，尚未详细地说明为形成所述光电器件的三维基本LED而实施的不同外延生长步骤，所描述的实施例与形成这种三维基本LED的公知方法相兼容。
除非另有说明，否则当提及连接在一起的两个元件时，这表示除了导体以外没有任何中间元件的直接连接，而当提及耦合在一起的两个元件时，这表示这两个元件可以连接或者两者可以经由一个或多个其他元件耦合。
术语“层的透射率”表示射出该层的辐射强度与射入该层的辐射强度之比。在下文的描述中，当通过层或膜的辐射的透射率小于10％时，层或膜被称为对辐射不透明。在下文的描述中，当通过层或膜的辐射的透射率大于10％时，层或膜被称为对辐射透明。
在下文的描述中，“可见光”表示波长在380nm至780nm范围内的电磁辐射，并且“红外辐射”表示波长在780nm至15μm范围内的电磁辐射。此外，“近红外辐射”更特别地表示波长在780nm至1.7μm范围内的电磁辐射。
在下文的公开中，除非另有说明，否则当提及诸如术语“前面”、“后面”、“顶部”、“底部”、“左边”、“右边”等绝对位置限定词，或提及诸如术语“上面”、“下面”、“上部”、“下部”等相对位置限定词，或提及诸如“水平”、“垂直”等取向的限定词时，参照附图中示出的取向。
除非另有说明，否则表述“大约(about)”、“大概(approximately)”、“大致上(substantially)”和“近似的……(in the order of)”表示在10％以内，且优选地在5％以内。
根据实施例的一方面，通过实施以下方法，形成了一种兼备发光功能和光电探测功能的光电器件，该方法包括以下步骤：将多个无机发光二极管(LED)形成在先前在半导体衬底的内部和顶部形成的集成控制电路上；以及然后将有源半导体层沉积，以便填充发光二极管之间的空间。该方法还包括：使能在有源半导体层中限定多个光敏二极管或光电探测器的步骤。
图1A-1H是示出了实施这种方法的非限制性示例的相继步骤的截面图。基于本描述的指示，不同的变型在本领域技术人员的能力范围内。
为了简化，图1A-1H示出了包括像素的器件的形成，每个像素包括光敏二极管D和无机LED L。然而，该示例不是限制性的，并且所描述的方法当然可以适于形成这样的器件，其像素各自包括不同于所示出的数目的光敏二极管和无机LED，例如，一个光敏二极管和三个无机LED。作为示例，对于待显示的彩色图像的每个像素，该器件可以包括：适于仅发射蓝光(例如，在430nm至490nm的波长范围内)的无机LED(定义第一子像素，被称为蓝色子像素)；适于仅发射绿光(例如，在510nm至570nm的波长范围内)的另一无机LED(定义第二子像素，被称为绿色子像素)；以及适于仅发射红光(例如，在600nm至720nm的波长范围内)的又一无机LED(定义第三子像素，被称为红色子像素)。此外，所描述的实施例适用于具有任意发射和接收波长的器件，例如各自位于红外和/或可见光范围内。
图1A-1F更特别地示出了制造光电电路的相继步骤，对于器件的每个像素，该光电电路包括发射单元101，其可单独控制以在像素的发射波长下发射电磁辐射。每个发射单元101包括一个或多个并联连接的基本LED，每个基本LED包括三维半导体元件103。每个基本LED适于在其所属的有机LED L的发射波长下发射电磁辐射。在每个发射单元101中，单元的基本LED在制造分散体内大致具有相同的尺寸，并且规则地分布在整个单元表面。
图1A是示出了在支撑衬底105的上表面上形成包括三维半导体元件103的发射单元101的步骤结束时所获得的结构的截面图。
衬底105可以具有单块式结构，或者可以对应于覆盖由另一种材料制成的支撑件的层。衬底105例如由半导体材料(例如，硅)制成。作为示例，衬底105是单晶硅晶片或晶片块，衬底105的上表面具有例如<111>结晶取向。衬底105可以对应于绝缘体上的硅(也被称为SOI)类型的多层结构。作为变型，衬底105可以由蓝宝石制成。
通常，衬底105可以由适于形成发射单元101的三维元件103的任何类型的材料制成。在本公开中，表述“三维半导体元件”表示具有沿着主方向(被称为纵向)伸长的形状的元件。这种元件可以具有线形(例如，具有六边形横截面)、圆锥形、锥形、或者如示例所示的角锥形。三维半导体元件103例如具有纳米级或微米级尺寸。三维半导体元件103可以例如利用术语纳米线(nanowire)或者纳米角锥(nanopyramid)来表示。更准确地，每个三维半导体元件例如具有5nm至2.5μm范围内的最大横向尺寸(例如50nm至1μm)，以及大于或等于其最大横向尺寸一倍的纵向尺寸。
发射单元101的三维半导体元件103例如通过局部生长技术来形成。作为示例，至少一个籽晶层(seed layer)(或成核层(nucleation layer))(例如，连续层或包括分离层部分的结构化层)以及旨在形成选择性生长掩模(mask)从而使能局部阻挡三维半导体元件103的生长的至少一个层(例如，电绝缘层)相继被沉积在衬底105的上表面上，在这之后在电绝缘层中形成贯通开口，以在该器件的基本LED的期望位置暴露籽晶层的部分。开口的侧向尺寸例如大致上等于像素的基本LED的三维半导体元件103的期望横向尺寸。然而，在实践中，三维半导体元件103可以在开口附近的生长掩模的顶部侧向延伸且与其相接触。然后，三维半导体元件103在先前形成的开口前面，通过从籽晶层外延生长来获得。籽晶层例如包括有利于该器件的基本LED的三维半导体元件103生长的一种或多种材料。作为变型，三维半导体元件103可以通过从先前在该器件的基本LED的期望位置处局部形成的籽晶层的外延生长来形成，例如，通过被称为气-液-固(vapor-liquid-solid，VLS)的技术。
发射单元101的基本LED可以具有所谓的轴向结构。然后，每个基本LED的三维半导体元件103例如从衬底105的上表面且沿着三维半导体元件103的纵向方向开始依次包括：第一导电类型(例如，N型)的掺杂半导体区、有源半导体区、以及第二导电类型(在该示例中，P型)的另一掺杂半导体区。作为变型，发射单元101的基本LED可以具有所谓的径向结构，例如，核-壳型(core-shell type)，其中，第一和第二导电类型的掺杂半导体区和有源半导体区是同心的，并且沿着三维半导体元件103的横向方向径向地布置。虽然这在图1A中尚未详细说明，但是轴向结构或径向结构的三维半导体元件103还可以包括例如选自注入层、传输层或电荷(电子或空穴)阻挡层的一个或多个其他层。
在图1A所示的示例中，三维半导体元件103部分涂覆衬底105的上表面，使得发射单元101是分离的。作为变型，三维半导体元件可以整体涂覆衬底105的上表面。在这种情况下，位于光电器件的未来像素之间的不需要的三维半导体元件103例如在后续步骤期间被去除。
在该示例中，包括三维半导体元件103的发射单元101不但被形成在无机LED L的期望位置，而且被形成在光敏二极管D的期望位置。
图1B是示出在从光敏二极管D的期望位置去除发射单元101的后续步骤结束时所获得的结构的截面图。在该步骤结束时，仅保留位于无机LED L的期望位置的发射单元101。位于光敏单元D的期望位置的发射单元例如通过光刻(photolithography)然后刻蚀(例如，通过等离子体刻蚀)进行去除。在刻蚀之前，可以沉积保护层涂覆待保留的三维半导体元件103的上表面。
作为变型，结合图1A和图1B描述的步骤可被替代为仅在无机LED L的期望位置处局部外延生长三维半导体元件103的步骤，在三维半导体元件103的外延生长结束时，在光敏二极管D的期望位置处不形成发射单元101。
图1C是示出了在衬底105的上表面侧沉积电绝缘层107以及在层107的内部形成电极109的后续步骤结束时所获得的结构的截面图。
电绝缘层107例如被连续沉积，并且完全覆盖在图1B的步骤结束时保留在无机LEDL的期望位置处的发射单元101，以及没有被发射单元101涂覆的衬底105的上表面的区域。作为示例，层107由二氧化硅制成。
然后，开口被形成在层107中，例如与发射单元101垂直成一直线，以暴露发射单元101的上部(在图1C的取向上)。开口然后用导电材料(例如，诸如镍、铂、钯、铟、铝、银、钛等金属或金属合金)填充，以在发射单元101的顶部形成电极109，并与发射单元101的上表面相接触。电极109可以包括单层，或者具有多层结构。可以提供可选的平坦化步骤，例如通过化学机械抛光，使得如图1C所示的示例，电极109完全填充先前在层107中形成的开口，并与层107的上表面齐平。电极109例如各自形成它们所属的发射单元101的基本LED公共的阳极。
实际上，例如，在光电器件包括适于发射不同波长范围内且具有不同高度的光的多种类型的发射单元101的情况下，可以实施层107的选择性刻蚀的多个步骤。因此，在形成电极109之前，相对于最大高度的发射单元101，在最低高度的发射单元101上方可以去除更大厚度的层107。
作为变型，在沉积层107之后，可以在形成电极109之前提供非选择性地平坦化该层以暴露发射单元101的上部。
作为变型，例如，在三维半导体元件103具有径向结构的情况下，可以省略层107。
图1D是示出了在衬底105的上表面侧上沉积另一电绝缘层111以及在层111的内部形成导电焊盘113的后续步骤结束时所获得的结构的截面图。
电绝缘层111例如被连续沉积，并且涂覆电绝缘层107和电极109的上表面。层111例如由与层107相同的材料(例如，二氧化硅)制成。层111可以进一步被平坦化。
然后，开口被形成在层111中，例如与发射单元101垂直成一直线，以至少部分地暴露电极109的上表面。开口然后用导电材料(例如，诸如铜的金属或金属合金)填充，以形成焊盘113。可以提供例如通过化学机械抛光的平坦化步骤，使得如图1D所示的示例，导电焊盘113完全填充先前在层111中形成的开口，并与层111的上表面齐平。作为示例，金属焊盘113以及遗留在这些焊盘之间的绝缘层部分111通过“镶嵌(damascene)”型方法来形成。
图1E是示意性地和部分地示出了形成在半导体衬底的内部和顶部的集成控制电路151的截面图。作为示例，集成控制电路151被形成在固体硅衬底的内部和顶部。作为变型，半导体衬底是SOI(“Semiconductor On Insulator，绝缘体上的半导体”)类型的，并且例如包括涂覆有绝缘层的硅支撑件，该绝缘层本身涂覆有单晶硅层。
在所示的示例中，控制电路151在其上表面侧上，包括用于该器件的每个无机LEDL的金属连接焊盘153，该金属连接焊盘153旨在连接到LED的电极(阳极或阴极)之一，以便能够控制流经LED的电流和/或在LED两端施加电压。控制电路151还包括针对连接到专用于LED的金属焊盘153的每个LED的基本控制单元，该基本控制单元包括一个或多个晶体管，使能控制流经LED的电流和/或施加在LED两端的电压。虽然这尚未详细说明，但是在该器件包括不同类型的LED(例如，红色、绿色和蓝色LED)的情况下，可以提供控制电路151具有特定于每种类型的LED的架构。
在该示例中，控制电路151在其上表面侧上，还包括针对该器件的每个光敏二极管D的金属焊盘155，该金属焊盘155旨在连接到光敏二极管的电极(阳极或阴极)之一，以便能够接收光敏二极管中光生的电荷。控制电路151例如包括针对连接到专用于光敏二极管的金属焊盘155的每个光敏二极管的基本读出单元，该基本读出单元包括一个或多个晶体管，例如使能将光敏二极管中光生的电荷转移到感测节点。
在该器件包括每像素的单个光敏二极管和单个无机LED的所考虑的示例中，控制电路151包括与焊盘155一样多的焊盘153。焊盘153和155例如在控制电路151的表面处形成沿着行和列规则地重复的图案。
控制电路151例如形成于CMOS技术(“互补金属氧化物半导体”)。金属焊盘153和155可以被绝缘材料157(例如，氧化硅)侧向地包围，使得控制电路151具有包括金属区153、155与绝缘区109的交替(或棋盘状)的大致平坦的上表面。金属焊盘153和155以及绝缘材料157在控制电路151上，例如形成具有例如焊盘153和155的尺寸和/或分布、表面状况等特性的水平面(level)，其适于后续执行混合键合。还可以提供中间水平面，该中间水平面包括一个或多个通孔，从而确保CMOS控制电路151与包括焊盘153和155及绝缘材料157的层之间的互连功能。没有连接到焊盘153、155的有机LED L和光敏二极管D的电极(阴极或阳极)上的触点可以经由控制电路151的一个或多个连接焊盘(图中未示出)例如在控制电路151的外围区中共同采用。
图1F是示出了将图1D的结构转移到控制电路151的上表面上的后续步骤结束时所获得的结构的截面图。为此，包括支撑衬底105、发射单元101、电绝缘层107和111、电极109和金属焊盘113的组件可以被上下翻转，然后被转移到控制电路151上，以使绝缘层111的下表面(在图1F的取向上)与绝缘区157和焊盘155的上表面相接触，并使焊盘113的下表面与焊盘153的上表面相接触。在该步骤期间，无机LED L键合到控制电路151。作为示例，LED与控制电路151的键合可以通过放置成相接触的两个表面之间的直接混合键合来获得。作为变型，两个表面的键合可以通过热压焊、共晶键合或通过任何其他适合的键合方法来进行。在该步骤结束时，每个LED的阳极109经由金属焊盘113连接到下层的金属焊盘153。这使控制电路151能够单独控制LED。
此外，在该步骤期间，有机LED L的转移衬底105被去除，以暴露电绝缘层107的上表面(在图1F的取向上)。衬底105例如通过研磨和/或刻蚀从其与发射单元101相对的表面中被去除。作为变型，在透明衬底105(例如，蓝宝石衬底或刚玉衬底)的情况下，衬底105可以借助于从其与层107相对的表面投射穿过衬底105的激光束而与层107分离(激光剥离法(laser lift-off method))。更一般地，可以使用使能去除衬底105的任何其他方法。在去除衬底105之后，可以提供额外的刻蚀步骤，以去除遗留在绝缘层107的上表面侧上的可能的缓冲层。
图1G是示出了在电绝缘层107和111中形成金属连接焊盘155前面的贯通开口或沟槽159以至少部分地暴露金属连接焊盘155的上表面的后续步骤结束时所获得的结构的截面图。沟槽159被形成例如与位于无机LED L之间的区域垂直成一直线，在该区域中期望随后形成该器件的光敏二极管D。作为示例，沟槽159通过对绝缘层107和111光刻然后进行刻蚀(例如，通过等离子体刻蚀)来形成。
图1H是示出了在沟槽159的侧壁和底部沉积有源半导体层161的后续步骤结束时所获得的结构的截面图。在所示的示例中，层161完全填充沟槽159，使得层161与层107的上表面齐平。换言之，层161完全填充无机LED之间的自由空间。作为变型，层161的高度可以小于由层107和111形成的堆叠件的高度的高度，例如在0.5μm至1μm的范围内。
有源层161例如是包括一种或多种半导体聚合物材料的有机层，包括量子点(Quantum Dots，QDs)的层，或包括聚合物基体中的量子点的层，或者也是执行光子捕捉功能的任何类型的有机层。根据所考虑的材料，有源层161的沉积可以例如通过液相沉积来执行。更准确地，有源层161可以例如通过聚合物和/或量子点的溶液(例如，半导体纳米晶体的胶体溶液)的旋涂、缝模涂覆或刮涂技术来获得。实际上，在有源层161的沉积之前，例如选自空穴注入和/或传输层或者电子阻挡层的一个或多个层(未示出)的堆叠件可以被沉积在沟槽159的底部上。
利用有源层161填充沟槽159导致形成多个光敏二极管D或光电探测器。每个光敏二极管D包括垂直堆叠件，该垂直堆叠件从控制电路151的上表面开始依次包括：对应于光敏二极管的阳极的连接焊盘155中的一个，以及与焊盘155大致垂直成一直线的有源层161的一部分。有利地，有源层161例如具备各向异性的导电性质。更准确地，有源层161例如具有低侧向电导，使每个光敏二极管161能与相邻的光敏二极管电绝缘，并且具有强垂直电导(例如，大于侧向电导)，以便于将有源层161中光生的载流子朝向光敏二极管D的电极垂直传输。实际上，例如选自电子注入和/或传输层或者空穴阻挡层的一个或多个层(未示出)的堆叠件可以随后被沉积在有源层161上。
此外，在该步骤期间，阴极被形成在该器件的无机LED L和光敏二极管D的堆叠件上。更精确地形成了器件的同一行LED的所有LED公共的阴极163和器件的同一行光敏二极管的所有光敏二极管公共的阴极165。阴极163和165例如由透明导电材料(例如，ITO(“Indium Tin Oxide，氧化铟锡”))制成。阴极163和165的材料例如通过物理气相沉积(PVD)然后在大约100℃的温度下退火，而被沉积在该堆叠件的整个表面上方。然后，该材料例如基于盐酸例如通过低能等离子体刻蚀或通过湿法刻蚀进行刻蚀，以形成公共阴极163和165。作为变型，在该器件的LED和光敏二极管具有相似偏压的情况下，可以提供该器件的所有LED和所有光敏二极管公共的单个阴极，对LED和光敏二极管的单独控制分别通过导电焊盘153和155执行。
虽然这尚未示出，但是可以提供将电极163和165连接到控制电路151的接触元件，例如经由在电极163和165的沉积之前形成的金属通孔。这使能减少链接到串联电阻器的电压降。作为变型，金属轨道可以被形成在电极163和165的顶部且与其相接触，然后由三维互连执行LED和光敏二极管的供电。不同的偏压还可以被提供给每种类型的LED。
在所示的示例中，在结合图1A-1H描述的步骤结束时，获得了一种兼备发光功能和光电探测功能的器件。
作为变型，先前结合图1C和图1D描述的步骤例如被替代为形成类似于图1D的结构的结构的步骤，但是去除了衬底105并且包括在层111的上表面侧上的临时支撑衬底和位于发射单元101的下表面侧上的接触元件。在图1F的步骤中，位于发射单元的下表面侧上的接触元件被放置成与集成电路151的焊盘155相接触，在这之后，位于层111的上表面侧上的临时支撑衬底被去除。
图2A和图2B是示出了图1A-1H的方法的变型的相继步骤的截面图。这种变型的第一步骤例如与上文结合图1A-1F描述的步骤相同。
图2A是示出了从先前结合图1F描述的结构开始，在电绝缘层107和111中形成金属连接焊盘155前面的贯通开口或沟槽259以至少部分地(在所示的示例中，完全地)暴露金属连接焊盘155的上表面的后续步骤结束时所获得的结构的截面图。沟槽259被形成例如与位于无机LED L之间的区域垂直成一直线，在该区域中期望随后形成该器件的光敏二极管D。更特别地，沟槽259具有与发射单元101齐平的侧壁。
不同于例如通过光刻实施被沉积在层107的上表面侧上的抗蚀层，然后刻蚀绝缘层107和111的步骤所形成的图1G的沟槽159，沟槽259通过使用发射单元101作为刻蚀掩模进行刻蚀。这例如有利地使能避免抗蚀层的沉积、照射和去除步骤，以及照射树脂层的掩模的对准步骤。因此获得了所谓的自对准结构，该结构具有最大化器件的无机LED L和光敏二极管D的有效表面积的优点。在三维半导体元件103下可以提供籽晶层或刻蚀停止层，以使能选择性地去除位于期望保留的发射单元101之间的层107的一部分。
图2B是示出了在将有源半导体层261沉积在沟槽259的侧壁和底部上的后续步骤结束时所获得的结构的截面图。此外，在该步骤期间，阴极263和265被形成在该器件的无机LED L和光敏二极管D的堆叠件上。
作为示例，形成有源半导体层261以及电极263和265所实施的成分和方法例如类似于上文分别结合有源半导体层161以及电极163和165的图1H描述的内容。
在图2B的步骤结束时，获得了一种兼备类似于图1H的器件的发光功能和光电探测功能的电子器件。结合图2A和图2B描述的方法的优点在于它使能获得具有甚至比在通过实施图1A-1H的方法所获得的器件的情况下更大的有效表面积的光敏二极管D。
图3A-3C是示出了图1A-1H的方法的另一变型的相继步骤的截面图。这种变型的第一步不同于先前结合图1A-1D描述的步骤，特别是发射单元101被保持在光敏二极管D的期望位置处。
图3A是示出了例如通过省略图1B的步骤以及通过从图1A所示的结构执行类似于先前结合图1C和图1D描述的步骤所获得的结构的截面图。在所示的示例中，发射单元101不但被形成在无机LED L的期望位置处，而且被形成在光敏二极管D的期望位置处，每个发射单元101顶部都有电极109和导电焊盘113。作为变型，可以提供仅在无机LED L的期望位置处形成焊盘113。
图3B是示出了在将图3A的结构转移到先前结合图1E描述的控制电路151的上表面上的后续步骤结束时所获得的结构的截面图。在该步骤期间，类似于先前结合图1F描述的那样，包括支撑衬底105、发射单元101、电绝缘层107和111、电极109和金属焊盘113的组件可以被上下翻转，然后被转移到控制电路151上，以使绝缘层111的下表面(在图3B的取向上)与绝缘区157的上表面相接触，并使焊盘113的下表面与焊盘153和155的上表面相接触。在该步骤期间，无机LED L键合到控制电路151。
此外，在该步骤期间，无机LED L的支撑衬底105被去除，以暴露电绝缘层107的上表面(在图3B的取向上)。
作为示例，用于转移到控制电路151上和去除支撑衬底105所实施的方法例如类似于上文结合图1F描述的方法。
图3C是示出在金属连接焊盘155的前面形成贯通开口或沟槽359以至少部分地暴露金属连接焊盘155的上表面的后续步骤结束时所获得的结构的截面。沟槽359例如通过去除位于期望随后形成该器件的光敏二极管D的位置处的无机LED L来形成。然而，连接到焊盘153的无机LED L被保留。作为示例，例如在焊盘113由铜、发射单元101、电极109以及期望被去除的无机LED L的导电焊盘113制成的情况下，沟槽359通过光刻和刻蚀(例如，通过等离子体刻蚀或者通过干法和湿法刻蚀的组合)来形成。
从图3C所示的结构开始，可以执行类似于先前结合图1G和图1H描述的那些的后续步骤，以获得一种兼备发光功能和光电探测功能的光电器件，类似于图1H和图2B的器件中的那些。
结合图1A-1H描述的方法以及结合图2A和图2B及图3A-3C描述的变型可用于形成兼备图像显示功能和光学捕捉功能的单片式微型显示器，例如以形成适于实现面部识别或眼动追踪、形状识别、运动检测、辨识等功能的交互式显示屏。所描述的方法的优点在于其使能形成小侧向尺寸的显示像素和捕捉像素，因而获得高显示分辨率和捕捉分辨率。应该注意，在上述示例中，该器件包括巨像素(macropixel)，每个巨像素包括检测像素和发射像素，发射像素适于在单一波长范围内发射。然而，上文所描述的方法和变型可以适于例如形成巨像素，每个巨像素包括一个检测像素和三个发射像素，这三个发射像素适于分别在三个不同波长范围内发射，也就是说，器件在发射和接收模式下具有完全相同的分辨率。作为示例，三个不同波长范围可以通过直接发射和/或通过转换(例如，通过量子阱或纳米磷光体(nanophosphor)型的结构)来获得。作为变型，显示器件的分辨率和光学传感器的分辨率可以不同。特别地，同一波长范围内，检测像素的数目可以小于发射像素的数目。还可以提供一种包括适于在可见光范围内发射的三个发射像素和适于在红外范围内发射的至少一个发射像素(例如，像素包括基于至少一种钙钛矿型材料的有源区)的器件，例如以执行有源成像。在这种情况下，更特别地，可以提供顶部有有机LED L的发射单元101的至少一部分的滤色器的添加和/或在不同波长范围内发射的发射单元101的形成。
作为变型，结合图1A-1H描述的方法以及结合图2A和图2B及图3A-3C描述的变型可用于形成较大尺寸的交互式显示器件，例如用于电视、计算机、智能手机、数字平板电脑等的屏幕。这类器件可以包括例如根据阵列布局在同一转移衬底上布置的多个基本电子芯片。基本芯片被刚性地安装到转移衬底上，并被连接到转移衬底的电连接元件以用于其控制。每个芯片包括一个或多个LED，一个或多个光敏二极管以及用于控制所述一个或多个LED和所述一个或多个光敏二极管的电路151。每个芯片例如对应于器件的巨像素。作为示例，每个芯片包括三个单独可控的LED以及光敏二极管，这三个单独可控的LED各自限定了适于分别发射红光、绿光和蓝光的三个发射像素，而光敏二极管适于检测红外或近红外辐射，从而限定了检测像素。
图4A-4G是示出了制造这类器件的方法的示例的相继步骤的截面图。
图4A是非常示意性地示出了初始结构的截面图，该初始结构对应于通过图1A-1H的方法，通过图2A和图2B的变型或者通过图3A-3C的变型所获得的那种类型的结构，该初始结构包括集成控制电路级151，其顶部有光电探测与发射级401。光电探测与发射级201包括可由器件151单独控制的多个光敏二极管(图4A-4G中未详示)以及可由电路151单独控制的多个无机LED(图4A-4G中未详示)。为了避免附图超载，在图4A中仅已经详细说明了位于集成电路151的上表面侧的集成电路151的焊盘153和155。
图4B示出了将图4A的结构键合到临时支撑衬底403(例如，由硅制成)上的步骤。图4A的结构通过其与集成控制电路151相对的表面(也就是通过其在图4B取向上的下表面，对应于其在图4A取向上的上表面)而键合到支撑衬底403。
图4C示出了使集成电路151半导体衬底从其与级401相对的表面减薄的可选步骤。作为示例，集成电路151最初被形成在SOI(“绝缘体上的半导体”)类型的衬底的内部和顶部。SOI衬底例如包括涂覆有绝缘层的硅支撑件，该绝缘层本身涂覆有单晶硅层(图中未详示)。集成电路151的部件，特别是晶体管，可以被形成在SOI衬底的单晶硅层的内部和顶部。图4C的减薄步骤可以包括从SOI衬底去除支撑衬底，以仅保留SOI衬底的单晶硅层和绝缘层。
作为变型，集成电路151被形成在固体硅衬底的内部和顶部，其中减薄步骤然后可以包括例如通过从其上表面(在图4C的取向上)进行研磨而减少衬底的厚度。然后，绝缘钝化层(图中未详示)可以被沉积在变薄的衬底的上表面上。
图4D示出了在集成电路151的上表面侧上形成金属连接焊盘453和455的步骤，该金属连接焊盘453和455经由横穿集成电路151的半导体衬底的导电通孔(图中未详示)分别耦合到集成电路151的电子部件(例如，MOS晶体管)的连接焊盘153和155和/或连接端子。焊盘453、455大部分耦合到电路内部的连接端子，它们的数目实际上大于焊盘153、155的数目。作为示例，因此形成了在申请FR 1561421中描述的类型的寻址电路。
图4E示出了从集成电路151的上表面形成沟槽461的步骤，该沟槽461垂直横穿集成电路151、光电探测级和发射级401，并在临时支撑衬底403的上表面上冒出。沟槽461侧向界定多个半导体芯片463，其对应于显示器件的像素的基本芯片。沟槽461可以通过等离子体刻蚀、通过锯切或通过任何其他适合的切割方法形成。在所示的示例中，级401和集成电路151的部分在切割之后具有彼此垂直对准的侧面。
图4F和图4G示出了将基本芯片463键合到显示器件的同一转移衬底471的上表面的步骤。转移衬底471在其上表面侧上包括多个金属连接焊盘473，其旨在与基本芯片463的相应金属连接焊盘453键合以及电连接和机械连接；以及多个金属连接焊盘475，其旨在与基本芯片463的相应金属连接焊盘455键合以及电连接和机械连接。
图4E的结构被上下翻转(图4F)，以将基本芯片463的金属连接焊盘453、455放置在转移衬底471的相应金属连接焊盘473、475的前面。相对的焊盘453和473以及相对的焊盘455和475然后例如通过直接键合、通过焊接、借助于微型管、或通过任何其他适合的方法来键合和电连接。
一旦键合到转移衬底471，基本芯片463就与临时支撑衬底403分离，并且后者被去除(图4G)。作为示例，芯片的分离通过机械分离或借助于激光束的分离来执行。
基本芯片463在转移衬底471上的间距(pitch)(前视图中的中心到中心的距离)例如是基本芯片463在衬底403上的间距的倍数。因此，只有基本芯片463的一部分(所示的示例中的二分之一)同时从临时支撑衬底403转移到转移衬底471。其他芯片保持附接到临时支撑衬底403，并且可以随后被转移到转移衬底471的另一部分上或另一转移衬底上。
已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特性可以进行组合，并且本领域技术人员将会想到其他变型。特别地，分别结合图2A和图2B以及图3A-3C描述的变型可以进行组合。更准确地，结合图2A描述的步骤可以从在结合图3C描述的步骤结束时所获得的结构执行。此外，所描述的实施例不局限于本公开中提到的材料和/或尺寸的示例。
最后，基于在上文给出的功能指示，所描述的实施例和变型的实际实施方式在本领域技术人员的能力范围内。

Claims (16)

1.一种光电器件制造方法，包括以下相继步骤：
a)将包括三维半导体元件(103)的多个无机发光二极管(L)形成在先前在半导体衬底的内部和顶部形成的集成控制电路(151)上；以及
b)将有源光敏半导体层(161；261)进行沉积，以完全填充在所述无机发光二极管(L)之间侧向延伸的所有自由空间。
2.根据权利要求1所述的方法，其中，每个三维半导体元件(103)具有纳米级尺寸或微米级尺寸。
3.根据权利要求1所述的方法，其中，每个三维半导体元件(103)具有角锥形。
4.根据权利要求1所述的方法，其中，每个三维半导体元件(103)具有线形。
5.根据权利要求1所述的方法，包括：在所述有源光敏半导体层(161；261)中形成多个光敏二极管(D)。
6.根据权利要求5所述的方法，包括：在步骤a)之前，将位于所述光敏二极管(D)的期望位置处的所述无机发光二极管(L)去除的步骤。
7.根据权利要求1所述的方法，包括：在步骤a)之后且在步骤b)之前，形成在所述无机发光二极管(L)之间侧向延伸的开口(159、259、359)的步骤。
8.根据权利要求7所述的方法，其中，所述开口(259)通过使用所述无机发光二极管(L)作为刻蚀掩模进行刻蚀来形成。
9.根据权利要求1所述的方法，其中，所述有源光敏半导体层(161；261)包括至少一种聚合物材料。
10.根据权利要求1所述的方法，其中，所述有源光敏半导体层(161；261)包括量子点。
11.根据权利要求1所述的方法，其中，所述有源光敏半导体层(161；261)是有机半导体层。
12.根据权利要求1所述的方法，其中，所述有源光敏半导体层(161；261)通过液相沉积而被沉积在所述无机发光二极管(L)之间。
13.根据权利要求1所述的方法，包括：在步骤b)之后，将临时支撑衬底(403)键合在所述器件的与所述集成电路(151)相对的表面一侧上的步骤，接着是将包括所述集成电路(151)、所述有源光敏层(161；261)和所述有机发光二极管(165；265)的组件切割成多个基本芯片(463)的步骤。
14.根据权利要求13所述的方法，还包括：将所述基本芯片(463)转移并键合到所述器件的转移衬底(471)上的步骤，然后是将所述临时支撑衬底(403)去除的步骤。
15.一种光电器件，包括：
-集成控制电路(151)，被形成在半导体衬底的内部和顶部；
-多个无机发光二极管(L)，被布置在所述集成控制电路(151)的表面上，
并且包括三维半导体元件(103)；以及
-有源光敏半导体层(161；261)，完全填充在所述无机发光二极管(L)之间侧向延伸的所有自由空间。
16.一种光电器件，包括：转移衬底(403)以及键合并电连接到所述转移衬底(403)的多个基本芯片(463)，每个基本芯片(463)包括根据权利要求15所述的器件，所述集成控制电路(151)被布置在所述转移衬底(403)的一侧上。
CN202211271016.7A 2021-10-15 2022-10-17 光电器件制造方法 Pending CN115995522A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR21/10976 2021-10-15
FR2110976A FR3128311A1 (fr) 2021-10-15 2021-10-15 Procédé de fabrication d'un dispositif optoélectronique

Publications (1)

Publication Number Publication Date
CN115995522A true CN115995522A (zh) 2023-04-21

Family

ID=80122505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211271016.7A Pending CN115995522A (zh) 2021-10-15 2022-10-17 光电器件制造方法

Country Status (4)

Country Link
US (1) US20230124049A1 (zh)
EP (1) EP4167282A1 (zh)
CN (1) CN115995522A (zh)
FR (1) FR3128311A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1561421A (zh) 1968-02-12 1969-03-28
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
EP3235347B1 (en) * 2014-12-19 2020-05-13 Glo Ab Method of making a light emitting diode array on a backplane
US11430738B2 (en) * 2018-12-24 2022-08-30 Prilit Optronics, Inc. Light-emitting diode display and method for producing the same

Also Published As

Publication number Publication date
EP4167282A1 (fr) 2023-04-19
FR3128311A1 (fr) 2023-04-21
US20230124049A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
TWI664711B (zh) 具有表面貼裝發光元件的顯示器
US8557616B2 (en) Method for manufacturing a monolithic LED micro-display on an active matrix panel using flip-chip technology and display apparatus having the monolithic LED micro-display
US10211364B2 (en) Display with surface mount emissive elements and active matrix drive
US20190363520A1 (en) Vertical Emitters Integrated on Silicon Control Backplane
US10643981B2 (en) Emissive display substrate for surface mount micro-LED fluidic assembly
US7820525B2 (en) Method for manufacturing hybrid image sensors
TWI750650B (zh) 用於表面貼裝微型led流體組裝的發光顯示基板及製備方法
US20190364631A1 (en) Led display structures and fabrication of same
CN112736165A (zh) 用于制作光发射二极管或光接收二极管的方法
US10627673B2 (en) Light emitting diode array containing a multilayer bus electrode and method of making the same
CN114843317A (zh) 一种无机-有机led混合彩色显示器件及其制备方法
CN114171394A (zh) 半导体装置的制备方法和半导体装置
CN103283025B (zh) 后表面照明的固态图像传感器
US20220352423A1 (en) Method of fabricating an integrated structure for an optoelectronic device and integrated structure for an optoelectronic device
CN115995522A (zh) 光电器件制造方法
CN113745260A (zh) 包括多个二极管的光电器件的制造方法
CN115763517A (zh) 光电器件制造方法
US11594663B2 (en) Light emitting diode device containing a micro lens array and method of making the same
US20230054679A1 (en) Optoelectronic device manufacturing method
US20240006435A1 (en) Image sensor and method of manufacturing the image sensor
US20220375914A1 (en) Optoelectronic device manufacturing method
TW202410434A (zh) 影像感測器與其形成方法
CN115377083A (zh) 光电器件制造方法
CN115377082A (zh) 光电器件制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication