KR20140006697A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR20140006697A
KR20140006697A KR1020120148553A KR20120148553A KR20140006697A KR 20140006697 A KR20140006697 A KR 20140006697A KR 1020120148553 A KR1020120148553 A KR 1020120148553A KR 20120148553 A KR20120148553 A KR 20120148553A KR 20140006697 A KR20140006697 A KR 20140006697A
Authority
KR
South Korea
Prior art keywords
region
semiconductor device
conductivity type
base region
source
Prior art date
Application number
KR1020120148553A
Other languages
Korean (ko)
Other versions
KR101384304B1 (en
Inventor
강이구
정은식
박용포
Original Assignee
메이플세미컨덕터(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이플세미컨덕터(주) filed Critical 메이플세미컨덕터(주)
Publication of KR20140006697A publication Critical patent/KR20140006697A/en
Application granted granted Critical
Publication of KR101384304B1 publication Critical patent/KR101384304B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Abstract

Disclosed are a semiconductor device and a method for manufacturing the same. The semiconductor device according to an embodiment of the present invention includes a drain electrode; a first conductive drain region formed on a first surface of the drain electrode; a first conductive drift region formed on a first surface of the drain region; a second conductive base region formed on a first surface of the drift region; a first conductive source region selectively formed on the base region; a source electrode formed on the base region and a first surface of the source region; and a gate electrode separated from the source electrode, the source region and the base region by an insulation film and embedded between one pair of the base regions, wherein a doping concentration of the drift region is set based on a doping concentration of the base region to induce the semiconductor device to have optimal on-state voltage drop properties while operating at 60V-grade breakdown voltages.

Description

반도체 소자 {Semiconductor device}Semiconductor device

본 발명은 반도체 소자에 관한 것으로, 특히 파워 스위칭(power switching)에 최적화된 구조로 형성되는 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having a structure optimized for power switching.

반도체 소장 중 고전압, 대전류를 스위칭하는데 사용되는 소자들이 파워 반도체 소자라 통칭될 수 있다. 예를 들어, BJT(Bipolar Junction Transistor), 사이리스터(Thyristor), GTO(Gate Turn-Off thyristor), DIAC(DIode for Alternating Current), 파워 MOSFET(Metal Oxide Silicon Field Effect Transsistor) 및 IGBT(Insulated Gate Bipolar Transistor)등이 사용되고 있다.Devices used to switch high voltages and large currents in semiconductor holdings may be referred to as power semiconductor devices. For example, Bipolar Junction Transistor (BJT), Thyristor, Gate Turn-Off Thyristor (GTO), DIode (Diode for Alternating Current), Metal Oxide Silicon Field Effect Transsistor (Power MOSFET), and Insulated Gate Bipolar Transistor (IGBT) ) Is used.

파워 반도체 소자는 인버터 에어컨 및 IH 조리기 등의 가전제품, 공작기계, 펌프, 안정화 전원 및 풍력 발전 등의 산업용 전력 장치, 하이브리드 자동차, 연료전지 자동차 및 철도차량의 모터 제어 등 그 활용처가 확대되고 있다. 나아가, 파워 반도체 소자의 성능에 따라 파워 반도체 소자가 포함되는 시스템의 성능이 좌우될 수 있어, 파워 스위칭 동작을 최적으로 수행할 수 있는 구조로 형성되는 파워 스위칭 소자가 요구된다.BACKGROUND OF THE INVENTION Power semiconductor devices are increasingly being used for home appliances such as inverter air conditioners and IH cookers, industrial power devices such as machine tools, pumps, stabilized power sources, and wind power generation, and motor control of hybrid vehicles, fuel cell vehicles, and railway vehicles. Furthermore, since the performance of the system including the power semiconductor device may depend on the performance of the power semiconductor device, a power switching device having a structure capable of optimally performing a power switching operation is required.

본 발명이 이루고자 하는 기술적 과제는 파워 스위칭에 최적화된 구조로 형성되는 반도체 장치 및 이의 제조 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor device having a structure optimized for power switching and a method of manufacturing the same.

본 발명의 실시예에 따른 반도체 소자는 드레인(drain) 전극; 상기 드레인 전극의 제1 면 상부에 형성되는 제1 도전형의 드레인 영역; 상기 드레인 영역의 제1 면 상부에 형성되는 제1 도전형의 드리프트(drift) 영역; 상기 드리프트 영역의 제1 면 상부에 형성되는 상기 제2 도전형의 베이스(base) 영역; 상기 베이스 영역 상에 선택적으로 형성되는 상기 제1 도전형의 소스(source) 영역; 상기 베이스 영역 및 상기 소스 영역의 제1 면 상부에 형성되는 소스 전극; 및 상기 소스 전극, 상기 소스 영역 및 상기 베이스 영역과 절연막으로 분리되고 상기 드리프트 영역으로 매립되어 형성되는 게이트(gate) 전극을 구비하고, 상기 드리프트 영역의 도핑 농도는 상기 베이스 영역의 도핑 농도에 근거하여 상기 반도체 소자 가 60V급의 항복 전압으로 동작하면서 최적의 온 상태 전압 강하 특성을 갖도록 설정된다. A semiconductor device according to an embodiment of the present invention includes a drain electrode; A drain region of a first conductivity type formed over the first surface of the drain electrode; A drift region of a first conductivity type formed on the first surface of the drain region; A base region of the second conductivity type formed on the first surface of the drift region; A source region of the first conductivity type selectively formed on the base region; A source electrode formed on the base region and the first surface of the source region; And a gate electrode formed by separating the source electrode, the source region, the base region, and the insulating layer, and filling the drift region, wherein the doping concentration of the drift region is based on the doping concentration of the base region. The semiconductor device is set to have an optimum on-state voltage drop characteristic while operating at a breakdown voltage of 60V class.

본 발명의 실시예에 따른 반도체 소자에 의하면, 최적화된 구조로 설계되어 항복 전압 특성을 만족시키면서도 온 상태 전압 강하를 줄일 수 있는 장점이 있다.According to the semiconductor device according to the embodiment of the present invention, it is designed to have an optimized structure, thereby reducing the on-state voltage drop while satisfying the breakdown voltage characteristic.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 반도체 소자의 단면을 개념적으로 나타내는 도면이다.
도 2a와 도 2b는 도 1의 베이스 영역의 도핑양의 상이에 따른, 드리프트 영역의 농도와 온 상태 전압 강하 특성 및 항복 전압 특성을 나타내는 그래프이다.
도 3은 도 1의 베이스 영역의 도핑양의 상이에 따른, 본 발명의 실시예에 따른 반도체 소자의 문턱 전압을 나타내는 그래프이다. BRIEF DESCRIPTION OF THE DRAWINGS A brief description of each drawing is provided to more fully understand the drawings recited in the description of the invention.
1 is a view conceptually showing a cross section of a semiconductor device according to an embodiment of the present invention.
2A and 2B are graphs illustrating the concentration of the drift region, the on-state voltage drop characteristic, and the breakdown voltage characteristic according to the difference in the doping amount of the base region of FIG. 1.
3 is a graph illustrating a threshold voltage of a semiconductor device according to an exemplary embodiment of the present invention according to a difference in the amount of doping in the base region of FIG. 1.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated and described in detail in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for similar elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged or reduced from the actual dimensions for the sake of clarity of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be construed to have meanings consistent with the contextual meanings of the related art and are not to be construed as ideal or overly formal meanings as are expressly defined in the present application .

도 1은 본 발명의 실시예에 따른 반도체 소자의 단면을 개념적으로 나타내는 도면이다. 1 is a view conceptually showing a cross section of a semiconductor device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 반도체 소자(SDEV)는 드리프트(drift) 영역(10), 베이스(base) 영역(20), 소스(source) 영역(30), 소스 전극(40), 게이트(gate) 전극(50), 드레인(drain) 영역(80) 및 드레인 전극(90)을 구비하는 파워 MOSFET(Power Metal-Oxide Semiconductor Field Effect Transistor)를 포함한다. 드리프트 영역(10)은 N 도전형으로 형성되고, 베이스 영역(20)은 P 도전형으로 형성될 수 있다. 다만, 베이스 영역(20)은 일부에, 즉 P 도전형으로 형성되는 영역(22)의 제1 면(소스 영역(30) 방향으로 형성된 면)에 P+ 도전형으로 형성되는 영역(24)도 포함할 수 있다. 그리고, 소스 영역(30) 및 드레인 영역(80)은 각각 N+ 도전형으로 형성될 수 있다. Referring to FIG. 1, a semiconductor device SDEV according to an embodiment of the present invention may include a drift region 10, a base region 20, a source region 30, and a source electrode 40. ), A power metal-oxide semiconductor field effect transistor (MOSFET) having a gate electrode 50, a drain region 80, and a drain electrode 90. The drift region 10 may be formed of an N conductivity type, and the base region 20 may be formed of a P conductivity type. However, the base region 20 also includes a region 24 formed in a P + conductivity manner on a part thereof, that is, on the first surface (surface formed in the direction of the source region 30) of the region 22 formed in the P conductivity type. can do. In addition, the source region 30 and the drain region 80 may each be formed of an N + conductivity type.

다만, 이에 한정되는 것은 아니고, 본 발명의 실시예에 따른 반도체 소자(SDEV)의 각 영역은 반전된 도전형으로 형성될 수도 있다. 다만, 이하에서는 설명의 편의를 위해, 본 발명의 실시예에 따른 반도체 소자(SDEV)의 각 영역의 도전형이 상기에서 기술된 도전형인 예에 한하여 기술한다. However, the present invention is not limited thereto, and each region of the semiconductor device SDEV according to the exemplary embodiment of the present invention may be formed of an inverted conductivity type. However, hereinafter, for convenience of description, the conductive type of each region of the semiconductor device SDEV according to the exemplary embodiment of the present invention is described only as an example of the conductive type described above.

도 1에 도시되는 바와 같이, 본 발명의 실시예에 따른 반도체 소자(SDEV)는, 드레인 전극(90)의 제1 면(예를 들어 상부면, 이하 동일)의 상부에 드레인 영역(80)이 형성되고, 드레인 영역(80)의 제1 면의 상부에 드리프트 영역(10)이 형성되는 구조를 가질 수 있다. 본 발명의 실시예에 따른 반도체 소자(SDEV)의 드레인 영역(80) 및 드레인 전극(90)은 드리프트 영역(10)의 제2 면(예를 들어 하부면, 이하 동일)에 대해 형성될 수 있다. As shown in FIG. 1, in the semiconductor device SDEV according to the exemplary embodiment of the present invention, the drain region 80 is formed on the first surface of the drain electrode 90 (for example, the upper surface, hereinafter the same). The drift region 10 may be formed on the first surface of the drain region 80. The drain region 80 and the drain electrode 90 of the semiconductor device SDEV according to the exemplary embodiment of the present invention may be formed with respect to the second surface of the drift region 10 (for example, the lower surface, the same below). .

또한, 본 발명의 실시예에 따른 반도체 소자(SDEV)는, 드리프트 영역(10)의 제1 면의 상부에 베이스 영역(20)이 형성되고, 베이스 영역(20) 상에서 베이스 영역(20)의 제1 면에 접하여 소스 영역(30)이 형성되며, 베이스 영역(20) 및 소스 영역(30)의 제1 면의 상부에 소스 전극(40)이 형성되는 구조를 가질 수 있다. 본 발명의 실시예에 따른 반도체 소자(SDEV)의 베이스 영역(20)은 드리프트 영역(10)에 이온(가스)를 주입하여 형성될 수 있고, 게이트 전극(50)이 형성된 후 메탈 증착을 통해 소스 전극(40)이 형성될 수 있다. In the semiconductor device SDEV according to the exemplary embodiment of the present invention, the base region 20 is formed on the first surface of the drift region 10, and the base region 20 is formed on the base region 20. The source region 30 may be formed in contact with one surface, and may have a structure in which the source electrode 40 is formed on the base region 20 and the first surface of the source region 30. The base region 20 of the semiconductor device SDEV according to the exemplary embodiment of the present invention may be formed by implanting ions (gas) into the drift region 10. After the gate electrode 50 is formed, the source may be formed through metal deposition. The electrode 40 may be formed.

본 발명의 실시예에 따른 반도체 소자(SDEV)의 게이트 전극(50)은 소스 전극(40), 소스 영역(30), 베이스 영역(20) 및 드리프트 영역(10)과 절역막(60)으로 분리되고, 한 쌍의 베이스 영역(20) 사이에 매립되어 형성될 수 있다.The gate electrode 50 of the semiconductor device SDEV according to the embodiment of the present invention is separated into a source electrode 40, a source region 30, a base region 20, and a drift region 10 and a cut-off film 60. And may be buried between the pair of base regions 20.

전술한 바와 같이, 본 발명의 실시예에 따른 반도체 소자(SDEV)는 파워 MOSFET으로 형성될 수 있다. 파워 MOSFET은 다수 캐리어 소자이기 때문에, 턴-오프 시 소수 캐리어가 재결합되어 사라지는 시간이 존재하지 않아 스위칭 특성이 좋다. 그리고, 본 발명의 실시예에 따른 반도체 소자(SDEV)는 채널 형성이 매립된 게이트 전극(50)의 측면을 따라 수직한 방향으로 형성됨으로써, 온 상태 전압 강하를 줄일 수 있다. 즉, 게이트 전극(50)의 깊이(G_dep)에 해당하는 길이의 전류 패스를 줄일 수 있어, 온 상태에서의 저항 성분이 줄어들게 된다. As described above, the semiconductor device SDEV according to the embodiment of the present invention may be formed as a power MOSFET. Since power MOSFETs are multi-carrier devices, there is no time for the minority carriers to recombine and disappear during turn-off, resulting in good switching characteristics. In addition, the semiconductor device SDEV according to the exemplary embodiment of the present invention may be formed in a vertical direction along the side of the gate electrode 50 in which channel formation is embedded, thereby reducing the on-state voltage drop. That is, the current path having a length corresponding to the depth G_dep of the gate electrode 50 can be reduced, thereby reducing the resistance component in the on state.

계속해서 도 1을 참조하면, 게이트 전극(50)에 문턱 전압 이상의 게이트 전압이 인가되면 (온 상태), 전자(electron)가 소스 영역(30)으로부터 드리프트 영역(10)으로 주입된다. 반면, 게이트 전극(50)에 부 바이어스를 인가하고 (오프 상태), 소스 전극(40)과 드레인 전극(90)에 소정의 전압을 인가하면 (단, 소스 전압 < 드레인 전압), 베이스 영역(20)으로부터 드리프트 영역(10)으로 공핍층이 확산되어, 드리프트 영역(10)이 공핍화 됨으로써, 내압이 유지될 수 있다. 1, when a gate voltage of at least a threshold voltage is applied to the gate electrode 50 (on state), electrons are injected from the source region 30 to the drift region 10. On the other hand, if a negative bias is applied to the gate electrode 50 (off state), and a predetermined voltage is applied to the source electrode 40 and the drain electrode 90 (where the source voltage <drain voltage), the base region 20 The depletion layer is diffused into the drift region 10, and the drift region 10 is depleted, whereby the internal pressure may be maintained.

상기와 같은 구조 및 동작 특성을 갖는 본 발명의 실시예에 따른 반도체 소자(SDEV)의 온 상태 및 오프 상태 특성은 모두, 드리프트 영역(10)의 농도에 영향을 받을 수 있다. 드리프트 영역(10)의 농도가 높을수록 공핍층이 덜 늘어나게 되어 전계가 걸리는 면적이 줄어들게 되어 더 작은 항복 전압에서 전계가 걸릴 수 있는 한계점에 도달하게 되고, 즉 항복 전압이 낮아지고, 반면 드리프트 영역(10)의 농도가 높을수록 도핑이 많아지므로 온 상태 전압 강하가 커지기 때문이다. 드리프트 영역(10)의 농도에 따른 항복 전압 및 온 상태 전압 특성에 대한 구체적은 예의 제시는 후술된다.Both the on state and the off state characteristics of the semiconductor device SDEV according to the exemplary embodiment of the present invention having the above structure and operating characteristics may be affected by the concentration of the drift region 10. The higher the concentration of the drift region 10, the less the depletion layer increases and the smaller the area that the electric field takes, the lower the breakdown voltage is to be reached at the smaller breakdown voltage, i.e., the lower the breakdown voltage, This is because the higher the concentration of 10), the greater the doping, and thus the larger the on-state voltage drop. Specific examples of the breakdown voltage and the on-state voltage characteristics according to the concentration of the drift region 10 will be described later.

본 발명의 실시예에 따른 반도체 소자(SDEV)는 항복 전압 특성을 만족시키면서 온 상태 전압 강하를 감소시킬 수 있는 최적화된 구조로 형성된다. 이에 대하여 설명한다. 구체적인 설명에 앞서, 본 발명의 실시예에 따른 반도체 소자(SDEV)는 배터리를 과충전 및 과방전으로부터 보호하기 위하여 외부에 추가로 설계되는 회로인 PCM(Protected Circuit Module)에 포함되어 충전 및 방전을 막기 위해 사용되는 파워 스위칭 소자 등과 같이 60V 급으로 동작되어야 함이 전제됨을 알려둔다. 이때, 60V 급의 항복 전압이라 함은 본 발명의 실시예에 따른 반도체 소자(SDEV)가 안정적으로 600V의 항복 전압을 견디기 위해 60V보다 일정 부분 높게 설정된 항복 전압을 의미한다. The semiconductor device SDEV according to the embodiment of the present invention is formed to have an optimized structure capable of reducing the on-state voltage drop while satisfying the breakdown voltage characteristic. This will be described. Prior to the detailed description, the semiconductor device (SDEV) according to an embodiment of the present invention is included in a protected circuit module (PCM), a circuit additionally designed to protect the battery from overcharge and overdischarge, to prevent charging and discharging. It is assumed that it is supposed to be operated at a 60V level, such as a power switching element used for the purpose. In this case, the breakdown voltage of the 60V class means a breakdown voltage set to a predetermined portion higher than 60V in order to stably withstand the breakdown voltage of 600V in the semiconductor device SDEV according to the embodiment of the present invention.

도 2a와 도 2b는 도 1의 베이스 영역의 도핑양의 상이에 따른, 드리프트 영역의 농도와 온 상태 전압 강하 특성 및 항복 전압 특성을 나타내는 그래프이다. 2A and 2B are graphs illustrating the concentration of the drift region, the on-state voltage drop characteristic, and the breakdown voltage characteristic according to the difference in the doping amount of the base region of FIG. 1.

도 1, 도 2a, 도 2b를 참조하면, 본 발명의 실시예에 따른 반도체 소자(SDEV)의 온 상태 전압 강하 특성 및 항복 전압 특성은 베이스 영역(20)의 농도의 차이에 따라 달라짐을 알 수 있다. 구체적으로, 베이스 영역(20)의 농도가 낮을수록 온 상태 전압 강하가 낮고(도 2a), 항복 전압이 높아짐(도 2b)을 알 수 있다. 이는 베이스 영역(20)의 도핑이 높아지면 채널이 형성하기 어려워지고 분산에 의해 베이스 영역(20)의 깊이가 깊어져 채널 길이가 길어지기 때문이다. 또한, 베이스 영역(20)과 인접하여 위치하는 드리프트 영역(10)의 저항 또한 늘어나게 되어 온 상태 전압 강하가 증가하기 때문이다. 다만, 베이스 영역(20)의 도핑 농도는 채널 형성에 필요한 문턱 전압과 관련된 제한이 있는데, 이에 대하여는 후술한다.1, 2A, and 2B, it can be seen that the on-state voltage drop characteristic and the breakdown voltage characteristic of the semiconductor device SDEV according to the exemplary embodiment of the present invention vary depending on the concentration of the base region 20. have. Specifically, it can be seen that the lower the concentration of the base region 20, the lower the on-state voltage drop (FIG. 2A) and the higher the breakdown voltage (FIG. 2B). This is because when the doping of the base region 20 becomes high, it is difficult to form a channel, and the depth of the base region 20 is deepened due to dispersion, thereby increasing the channel length. In addition, the resistance of the drift region 10 positioned adjacent to the base region 20 also increases because the state voltage drop that has been increased. However, the doping concentration of the base region 20 has a limitation related to the threshold voltage required for channel formation, which will be described later.

도 2b의 항복 전압은 공핍층의 크기를 나타내는 다음의 수학식 1을 통해 설명될 수 있다.The breakdown voltage of FIG. 2B can be described through Equation 1 below indicating the size of the depletion layer.

[수학식 1][Equation 1]

Wmax = 2.67x1010ND -7/8 W max = 2.67 x 10 10 N D -7/8

상기의 수학식 1을 참조하면 공핍층의 크기는 드리프트 영역(10)의 농도 ND에 의해 결정됨을 알 수 있다. 즉, 공핍층의 폭은 드리프트 영역(10)의 농도 ND가 높을수록 줄어들게 되고, 이는 전계가 걸리는 폭이 줄어듦을 의미하며, 전계가 걸리는 폭이 좁아지면 더 적은 전압에도 최대 전계에 이를 수 있고 되고, 이는 최대전계가 항복 현상을 일으키게 되어 항복 전압이 낮아진다.Referring to Equation 1 above, it can be seen that the size of the depletion layer is determined by the concentration N D of the drift region 10. In other words, the width of the depletion layer decreases as the concentration N D of the drift region 10 increases, which means that the width of the electric field is reduced. This causes the maximum electric field to break down, which lowers the breakdown voltage.

드리프트 영역(10)의 농도에 의한 항복 전압의 특성을 알기 위해 포아송(Poisson) 방정식인 다음의 수학식 2를 검토한다. In order to know the characteristic of the breakdown voltage due to the concentration of the drift region 10, the following Equation 2, which is a Poisson equation, is examined.

[수학식 2]&Quot; (2) &quot;

Figure pat00001
Figure pat00001

포아송 방정식은 전압(전위) V(y)를 한 번 미분한 결과가 전계 E(y)를 나타내고, 전계 E(y)를 한 번 미분 또는 전압(전위) V(y)를 한 번 미분한 결과가 밀도(도즈량)을 유전율로 나눈 값을 나타낸다. 단, 부호의 변화는 전계의 방향과 전자의 이동 방향이 다름을 나타낸다.In the Poisson equation, the result of one derivative of voltage (potential) V (y) represents the electric field E (y), and the result of one derivative of the electric field E (y) or one derivative of the voltage (potential) V (y) Represents the value obtained by dividing the density (amount of dose) by the permittivity. However, the change in the sign indicates that the direction of the electric field and the direction of movement of the electrons are different.

수학식 2를 ND에 대해 정리하면 다음의 수학식 3과 같다. Equation 2 is summarized with respect to N D as shown in Equation 3 below.

[수학식 3]&Quot; (3) &quot;

E(y) = -qND(Wd-y)/εs E (y) = -q N D (W d -y) / ε s

수학식 3을 다시 적분하여 위치에 따른 포텐셜로 나타내고 전자와 홀의 이온화 계수가 같다고 가정하면, 다음의 수학식 3에 의해 수학식 4에 의해 항복 전압이 결정될 수 있다.Re-integrating Equation 3 again, the potential according to the position and assuming that the electron and hole ionization coefficients are the same, the breakdown voltage can be determined by Equation 4 by Equation 3 below.

[수학식 4]&Quot; (4) &quot;

BV = 5.34x1013ND -3/4 BV = 5.34x10 13 N D -3/4

수학식 4를 참조하면, 전술한 바와 같이, 항복 전압은 드리프트 영역의 농도에 반비례한다. 따라서, 도 2a에 시뮬레이션 결과에 근거하여 온 상태 전압 강하 특성을 설정하고자 할 경우, 이를 고려하여야 한다. 본 발명의 실시예에 따른 반도체 소자(SDEV)는 60V급 내압으로 동작함이 전제된다. 안정적으로 60V 이상에서 동작하면서도 온 상태 전압 강하 특성을 고려하면 도 2b의 시뮬레이션 결과에 근거하여 66V의 항복 전압 특성을 나타내는 도핑 농도로 드리프트 영역(10)이 설정될 수 있다. Referring to Equation 4, as described above, the breakdown voltage is inversely proportional to the concentration of the drift region. Therefore, when the on-state voltage drop characteristic is to be set based on the simulation result in FIG. 2A, this should be considered. It is assumed that the semiconductor device SDEV according to the embodiment of the present invention operates at a 60V breakdown voltage. In consideration of the on-state voltage drop characteristic while operating stably at 60V or more, the drift region 10 may be set to a doping concentration exhibiting a breakdown voltage characteristic of 66V based on the simulation result of FIG. 2B.

도 3은 도 1의 베이스 영역의 도핑양의 상이에 따른, 본 발명의 실시예에 따른 반도체 소자의 문턱 전압을 나타내는 그래프이다. 3 is a graph illustrating a threshold voltage of a semiconductor device according to an exemplary embodiment of the present invention according to a difference in the amount of doping in the base region of FIG. 1.

도 1 및 도 3을 참조하면, 도 2a 및 도 2b에서 확인된 베이스 영역(20)의 도핑양이 낮아짐에 따라 항복 전압 및 온 상태 전압 강하 특성을 향상시키면서도 4V 정도의 문턱 전압으로 동작할 수 있도록, 본 발명의 실시예에 따른 반도체 소자(SDEV)의 베이스 영역(20)은 2.2e13㎝-3의 도핑 농도로 형성될 수 있다. Referring to FIGS. 1 and 3, as the doping amount of the base region 20 shown in FIGS. 2A and 2B decreases, the breakdown voltage and the on-state voltage drop characteristics may be improved while operating at a threshold voltage of about 4V. The base region 20 of the semiconductor device SDEV according to the embodiment of the present invention may be formed at a doping concentration of 2.2e13 cm −3 .

상기의 베이스 영역(20)의 도핑 농도에 의할 경우, 도 2b를 참조하면, 66V의 항복 전압을 형성하기 위한 드리프트 영역(10)의 도핑 농도는 1.0e16㎝-3임을 알 수 있다. 이와 같은 베이스 영역 및 드리프트 영역의 도핑 농도에 대해, 도 2b를 참조하면, 본 발명의 실시예에 따른 반도체 소자(SDEV)의 온 상태 전압 강하는 37.5V로 형성된다. 온 상태 전압 강하가 100A/㎝2 의 전류가 흐를 때를 기준으로 정의된다면, 본 발명의 실시예에 따른 반도체 소자(SDEV)의 온 저항은 0.375Ω㎝2이다.Based on the doping concentration of the base region 20, referring to Figure 2b, it can be seen that the doping concentration of the drift region 10 for forming a breakdown voltage of 66V is 1.0e16cm -3 . For the doping concentrations of the base region and the drift region, referring to FIG. 2B, the on-state voltage drop of the semiconductor device SDEV according to the exemplary embodiment of the present invention is formed to be 37.5V. If the on-state voltage drop is defined based on the flow of a current of 100 A / cm 2 , the on-resistance of the semiconductor device SDEV according to the embodiment of the present invention is 0.375 μm 2 .

상기의 본 발명의 실시예에 따른 반도체 소자(SDEV)의 항복 전압 및 온 상태 전압 강하 특성은 반도체 소자(SDEV)의 하프(half) 셀 피치(C_pit)가 2.5μm로 형성되고 베이스 영역(20) 상의 P+ 영역(22)이 5.0e14 ㎝-2의 도즈량으로 형성되며, 소스 영역(30)이 5.0e17㎝-2의 도즈량으로 형성되고, 게이트 전극(50)이 0.5μm의 하프(half) 폭(G_wid) 및 1.65μm의 하프 폭(G_dep)으로 형성되는 경우에 대응될 수 있다The breakdown voltage and on-state voltage drop characteristics of the semiconductor device SDEV according to the exemplary embodiment of the present invention have a half cell pitch C_pit of 2.5 μm and the base region 20. on the P + region 22 is formed in a dose of 5.0e14 ㎝ -2, source region 30 is formed with a dose of 5.0e17㎝ -2, gate electrode 50, the half (half) of 0.5μm Corresponding to the case where the width G_wid and the half width G_dep of 1.65 μm are formed.

이렇듯, 본 발명의 실시예에 따른 반도체 소자는 상기와 같은 구조로 형성됨으로써 66V의 항복 전압으로 동작하면서도 온 상태 저항을 0.375Ω㎝2으로 제한할 수 있다. 이는 40V의 항복 전압 특성을 갖는 PCM 회로의 파워 MOSFET의 온 상태 저항이 0.454Ω㎝2인 것에 대비하여 항복 전압이 약 65% 향상되고 온 저항이 약 17.4% 감소한 것이다. 이상에서 설명된 온 상태 전압 강하 및 항복 전압 특성은 MEDICI 시뮬레이터(simulator)에 의해 분석될 수 있다.As such, the semiconductor device according to the embodiment of the present invention may be formed in the structure described above to limit the on-state resistance to 0.375 Ωcm 2 while operating at a breakdown voltage of 66V. This is about 65% improvement in breakdown voltage and 17.4% reduction in on-resistance, compared to 0.454 Ωcm 2 of the on-state resistance of a power MOSFET in a PCM circuit with a breakdown voltage of 40V. The on-state voltage drop and breakdown voltage characteristics described above may be analyzed by a MEDICI simulator.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms are employed herein, they are used for purposes of describing the present invention only and are not used to limit the scope of the present invention. Therefore, those skilled in the art will appreciate that various modifications and equivalent embodiments are possible without departing from the scope of the present invention. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

10: 드리프트 영역 20: 베이스 영역
22: P+ 영역 24: P+ 도전형으로 형성되는 영역
30: 소스 영역 40: 소스 전극
50: 게이트 전극 60: 절연막
80: 드레인 영역 90: 드레인 전극10: drift region 20: base region
22: P + region 24: region formed of P + conductivity type
30: source region 40: source electrode
50: gate electrode 60: insulating film
80: drain region 90: drain electrode

Claims (7)

반도체 소자에 있어서,
드레인(drain) 전극;
상기 드레인 전극의 제1 면 상부에 형성되는 제1 도전형의 드레인 영역;
상기 드레인 영역의 제1 면 상부에 형성되는 제1 도전형의 드리프트(drift) 영역;
상기 드리프트 영역의 제1 면 상부에 형성되는 상기 제2 도전형의 베이스(base)영역;
상기 베이스 영역 상에 선택적으로 형성되는 상기 제1 도전형의 소스(source) 영역;
상기 드리프트 영역의 제1 면 상부에 형성되는 상기 제1 도전형의 베이스(base) 영역;
상기 베이스 영역 및 상기 소스 영역의 제1 면 상부에 형성되는 소스 전극; 및
상기 소스 전극, 상기 소스 영역 및 상기 베이스 영역과 절연막으로 분리되고 한 쌍의 상기 베이스 영역 사이에 매립되어 형성되는 게이트(gate) 전극을 구비하고,
상기 드리프트 영역의 도핑 농도는 상기 베이스 영역의 도핑 농도에 근거하여 상기 반도체 소자 가 60 V급의 항복 전압으로 동작하면서 최적의 온 상태 전압 강하 특성을 갖도록 설정되는 것을 특징으로 하는 반도체 소자.In a semiconductor device,
Drain electrodes;
A drain region of a first conductivity type formed over the first surface of the drain electrode;
A drift region of a first conductivity type formed on the first surface of the drain region;
A base region of the second conductivity type formed on the first surface of the drift region;
A source region of the first conductivity type selectively formed on the base region;
A base region of the first conductivity type formed on the first surface of the drift region;
A source electrode formed on the base region and the first surface of the source region; And
A gate electrode separated by the source electrode, the source region and the base region and the insulating film, and embedded between a pair of the base regions;
And the doping concentration of the drift region is set to have an optimum on-state voltage drop characteristic while the semiconductor element operates at a breakdown voltage of 60 V based on the doping concentration of the base region. 제1 항에 있어서,
상기 베이스 영역은 2.2e13㎝-3의 도핑 농도로 형성되는 것을 특징으로 하는 반도체 소자.The method according to claim 1,
And the base region is formed at a doping concentration of 2.2e13 cm -3 . 제2 항에 있어서,
상기 드리프트 영역은 1.0e16 ㎝-3의 도핑 농도로 형성되는 것을 특징으로 하는 반도체 소자.The method of claim 2,
The drift region is a semiconductor device, characterized in that formed in the doping concentration of 1.0e16 cm -3 . 제3 항에 있어서,
상기 게이트 전극은 1.65 μm의 깊이 및 0.5 μm의 하프 폭으로 형성되고 4 V 이상의 문턱 전압이 인가되는 경우 턴-온되고, 상기 소스 영역은 15.0e17 ㎝-2의 도즈량으로 형성되고, 상기 반도체 소자의 하프 셀 피치는 2.5 μm의 폭으로 형성되는 것을 특징으로 하는 반도체 소자. The method of claim 3,
The gate electrode is formed with a depth of 1.65 μm and a half width of 0.5 μm and is turned on when a threshold voltage of 4 V or more is applied, and the source region is formed with a dose amount of 15.0e17 cm −2 , and the semiconductor device The half cell pitch of the semiconductor device, characterized in that formed in a width of 2.5 μm. 제1 항에 있어서,
상기 항복 전압은 66V이고 온 저항은 0.375 Ω㎝2인 것을 특징으로 하는 반도체 소자. The method according to claim 1,
Wherein the breakdown voltage is 66V and the on-resistance is 0.375 Ωcm 2 . 제1 항에 있어서,
상기 제1 도전형은 N 도전형이고, 상기 제2 도전형은 P 도전형인 것을 특징으로 하는 반도체 소자.The method according to claim 1,
Wherein the first conductivity type is an N conductivity type, and the second conductivity type is a P conductivity type. 제1 항에 있어서,
상기 반도체 소자는 파워 MOSFET(Power Metal Oxide Silicon Field Effect Transistor)인 것을 특징으로 하는 반도체 소자자.The method according to claim 1,
The semiconductor device is a semiconductor device, characterized in that the power MOSFET (Power Metal Oxide Silicon Field Effect Transistor).
KR1020120148553A 2012-07-02 2012-12-18 Semiconductor device KR101384304B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120071728 2012-07-02
KR20120071728 2012-07-02

Publications (2)

Publication Number Publication Date
KR20140006697A true KR20140006697A (en) 2014-01-16
KR101384304B1 KR101384304B1 (en) 2014-04-10

Family

ID=50141573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148553A KR101384304B1 (en) 2012-07-02 2012-12-18 Semiconductor device

Country Status (1)

Country Link
KR (1) KR101384304B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035410A (en) 1997-10-31 2011-02-17 Siliconix Inc Trench-gate power mosfet equipped with protecting diode
US8076719B2 (en) 2008-02-14 2011-12-13 Maxpower Semiconductor, Inc. Semiconductor device structures and related processes
KR20100033791A (en) * 2008-09-22 2010-03-31 고려대학교 산학협력단 Insulated-gate bipolar transistor(igbt) and method for configuring thereof

Also Published As

Publication number Publication date
KR101384304B1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
CN107768429B (en) Super junction IGBT device with mixed conduction mode
US9571087B2 (en) Method of operating a reverse conducting IGBT
CN103022095B (en) There is the semiconductor device of lateral direction element
JP2010045144A (en) Semiconductor device and power converting device using the same
CN104299995A (en) Semiconductor device
JP2004095954A (en) Semiconductor device
JP2016157934A (en) Semiconductor device
US20150187877A1 (en) Power semiconductor device
US11189688B2 (en) Insulated gate power semiconductor device and method for manufacturing such device
US9502402B2 (en) Semiconductor device
JPH09260665A (en) Short-circuit anode horizontal insulated gate bipolar transistor
CN102446966A (en) IGBT ((Insulated Gate Bipolar Transistor) structure of integrated anti-parallel diode and manufacturing method thereof
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
CN104218088A (en) SOI pressure-resistant structure based on folded drift region and power component
JP2012059734A (en) Semiconductor device and manufacturing method thereof
Lee et al. Shielding region effects on a trench gate IGBT
US20200373382A1 (en) Semiconductor device
KR101384304B1 (en) Semiconductor device
US9318599B2 (en) Power semiconductor device
CN106784011A (en) Carborundum UMOSFET device structure cells with surge voltage from pressing down and from overvoltage protection
US20150144993A1 (en) Power semiconductor device
US20180350974A1 (en) Semiconductor device
KR20160016520A (en) Semiconductor device
KR20130133643A (en) Semiconductor device
KR20140006696A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee