KR20130142065A

KR20130142065A - 메모리 장치 및 전자 장치

Info

Publication number: KR20130142065A
Application number: KR1020130044942A
Authority: KR
Inventors: 구자군
Original assignee: 삼성전자주식회사
Priority date: 2012-06-18
Filing date: 2013-04-23
Publication date: 2013-12-27

Abstract

메모리 장치가 개시된다. 본 메모리 장치는, 회로 기판, 회로 기판에 배치되는 복수의 메모리 칩을 포함하는 메모리부, 전자 장치와 복수의 메모리 칩 간을 인터페이싱하고, 회로 기판의 일 측면에 배치되는 단자부, 및, 메모리 모듈을 전자 장치에 고정하기 위하여 전자 장치의 고정부와 결합하며, 단자부와 대향되게 회로 기판의 타 측면에 배치되는 결합부를 포함한다.

Description

메모리 장치 및 전자 장치{MEMORY APPARATUS AND ELECTRONIC APPARATUS}

본 발명은 메모리 장치 및 전자 장치에 관한 것으로, 더욱 상세하게는 작은 면적을 갖는 메모리 장치 및 전자 장치에 관한 것이다.

노트북은 휴대가 간편하여 개인이 소지하고 이동하며 사용할 수 있는 노트북 크기의 컴퓨터를 말한다. 최근에 노트북 피시(PC) 또는 태블릿 타입의 제품은 Thin & Light가 강조되고 있다.

이와 같이 Thin & Light 경향이 확대되고, 메모리의 기술이 고속 및 고집적화되면서 현재까지 적용되고 있은 PC용 메모리 모듈의 개선 필요성 및 기술 및 경제적인 개선 가능성이 제기되었다.

또한, 최근에 메모리 모듈의 고속화에 의하여 과거에는 심각하지 않았던 메모리 동작에 수반되는 RFI 노이즈가 문제되고 있은바, 이를 해결할 수 있는 방법이 요구되었다.

따라서, 본 발명의 목적은, 작은 면적을 갖는 메모리 장치 및 전자 장치를 제공하는 데 있다.

또한, 본 발명의 다른 목적은 메모리 장치에서 발생할 수 있는 RFI 노이즈를 저감할 수 있는 메모리 장치 및 전자 장치를 제공하는 데 있다.

이상과 같은 목적을 달성하기 위한 본 발명에 의한 전자 장치에 장착되는 메모리 장치는, 회로 기판, 상기 회로 기판에 배치되는 복수의 메모리 칩을 포함하는 메모리부, 상기 전자 장치와 상기 복수의 메모리 칩 간을 인터페이싱하고, 상기 회로 기판의 일 측면에 배치되는 단자부, 및, 상기 메모리 모듈을 상기 전자 장치에 고정하기 위하여 상기 전자 장치의 고정부와 결합하며, 상기 단자부와 대향되게 상기 회로 기판의 타 측면에 배치되는 결합부를 포함한다.

이 경우, 상기 회로 기판은, 가로 길이가 50mm 내지 60mm이고, 세로 길이는 15mm 내지 25mm일 수 있다.

한편, 상기 메모리부 및 상기 메모리부가 배치된 회로 기판의 두께는 3mm 내지 4mm일 수 있다.

한편, 상기 단자부는, 상기 회로 기판의 상부 면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제1 단자부, 및, 상기 회로 기판의 상부 면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제2 단자부를 포함할 수 있다.

한편, 상기 제1 단자부의 복수의 단자들 간의 간격 및 상기 제2 단자부의 복수의 단자들 간의 간격은 0.5mm일 수 있다.

한편, 상기 제1 단자부와 상기 제2 단자부는 이격되어 배치될 수 있다.

이 경우, 상기 제1 단자부와 상기 제2 단자부 사이에는 홈이 배치될 수 있다.

한편, 상기 제1 단자부와 상기 제2 단자부의 간격은 상기 제1 단자부의 복수의 단자 간의 간격과 동일할 수 있다.

한편, 상기 단자부는, 복수의 단자를 포함하고, 상기 복수의 단자는 170개 내지 200개일 수 있다.

한편, 상기 결합부는, 상기 회로 기판의 타 측면의 기설정된 크기의 홈으로 구현될 수 있다.

한편, 상기 결합부의 위치는 상기 전자 장치에 장착가능한 메모리 모듈의 종류에 대응될 수 있다.

한편, 상기 복수의 메모리 칩은, 상기 회로 기판의 동일면에 배치될 수 있다.

한편, 상기 복수의 메모리 칩은, 상기 회로 기판의 양면에 배치될 수 있다.

한편, 본 메모리 장치는, 상기 회로 기판 상부를 밀폐하는 차폐부를 더 포함할 수 있다.

이 경우, 상기 차폐부는 메탈로 구성될 수 있다.

한편, 다른 실시 예에 따른 전자 장치에 장착되는 메모리 장치는, 회로 기판, 상기 회로 기판에 배치되는 복수의 메모리 칩을 포함하는 메모리부, 및, 상기 전자 장치와 상기 복수의 메모리 칩 간을 인터페이싱하고, 상기 회로 기판의 일 측면에 배치되는 단자부를 포함하고, 상기 회로 기판의 가로 길이는 50mm 내지 60mm이고, 상기 회로 기판의 세로 길이는 15mm 내지 25mm이다.

한편, 본 실시 예에 따른 메모리 모듈을 탈착할 수 있는 전자 장치는, 상기 메모리 모듈과 전기적으로 연결되는 복수의 단자를 포함하는 소켓부, 및, 상기 메모리 모듈을 상기 전자 장치에 고정하기 위한 고정부를 포함하고, 상기 메모리 모듈을 기준으로 상기 소켓부에 대향되게 배치될 수 있다.

이 경우, 상기 복수의 단자는, 상기 소켓의 일면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제1 단자부, 및, 상기 소켓의 일면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제2 단자부를 포함할 수 있다.

한편, 상기 고정부의 위치는 상기 전자 장치에 장착가능한 메모리 모듈의 종류에 대응될 수 있다.

한편, 본 전자 장치는, 상기 메모리 모듈의 노이즈가 상기 전자 장치에 유입되는 것을 방지하기 위한 차폐부를 더 포함할 수 있다.

이 경우, 상기 차폐부는 메탈로 구성될 수 있다.

한편, 상기 차폐부는, 상기 전자 장치와 분리될 수 있으며, 상기 고정부에 의하여 고정되는 것이 바람직할 수 있다.

한편, 본 전자 장치는, 상기 소켓부와 상기 고정부 사이에 배치되는 복수의 메모리 칩을 더 포함할 수 있다.

한편, 다른 실시 예에 따른 메모리 모듈을 탈착할 수 있는 전자 장치는, 상기 메모리 모듈과 전기적으로 연결되는 복수의 단자를 포함하는 소켓부, 상기 메모리 모듈을 상기 전자 장치에 고정하기 위한 고정부, 및, 상기 메모리 모듈의 노이즈를 차단하기 위한 차폐부를 포함하며, 상기 차폐부는, 상기 전자 장치와 분리될 수 있으며, 상기 고정부에 의하여 고정된다.

도 1은 본 발명의 일 실시 예에 따른 전자 장치의 구성도,
도 2는 본 발명의 제1 실시 예에 따른 전자 장치의 회로 기판(또는 메인 보드)을 도시한 도면,
도 3은 본 발명의 제2 실시 예에 따른 전자 장치의 회로 기판을 도시한 도면,
도 4는 본 발명의 제1 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면,
도 5는 본 발명의 제2 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면,
도 6은 본 발명의 제3 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면,
도 7은 본 발명의 제4 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면,
도 8은 본 발명의 제5 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면,
도 9는 본 실시 예에 따른 메모리 모듈의 결합부의 동작을 설명하기 위한 도면,
도 10 내지 도 12는 본 실시 예에 따른 메모리 모듈과 전자 장치 간의 결합 동작을 설명하기 위한 도면,
도 13은 본 발명의 제1 실시 예에 따라 차폐부가 메모리 모듈에 구비되는 예를 설명하기 위한 도면, 그리고,
도 14는 본 발명의 제2 실시 예에 따른 차폐부가 전자 장치에 구비되는 예를 설명하기 위한 도면이다.

이하에서는 첨부된 도면을 참고하여 본 발명을 보다 상세하게 설명한다.

도 1은 본 발명의 일 실시 예에 따른 전자 장치의 구성도이다.

도 1을 참조하면, 본 실시 예에 따른 전자 장치(100)는 통신 인터페이스부(110), 사용자 인터페이스부(120), 제1 저장부(200), 제2 저장부(130), 제어부(140)로 구성될 수 있다. 여기서 전자 장치(100)는 메모리의 확장이 가능한 PC, 노트북, 태블릿 피시 등일 수 있다.

통신 인터페이스부(110)는 전자 장치(100)를 외부 장치(미도시)에 연결하기 위해 형성되고, 근거리 통신망(LAN: Local Area Network) 및 인터넷망을 통해 외부 장치에 접속되는 형태뿐만 아니라, 무선 통신(예를 들어, GSM, UMTS, LTE, WiBRO 등의 무선 통신) 방식에 의해서 접속될 수 있다.

사용자 인터페이스부(120)는 전자 장치(100)에서 지원하는 각종 기능을 사용자가 설정 또는 선택할 수 있는 다수의 기능키를 구비하며, 전자 장치(100)에서 제공하는 각종 정보를 표시할 수 있다. 사용자 인터페이스부(120)는 터치 스크린 등과 같이 입력과 출력이 동시에 구현되는 장치로 구현될 수 있고, 마우스 및 모니터의 결합을 통한 장치로도 구현이 가능하다.

제1 저장부(200)는 전자 장치(100)가 작동하는 동안 제어부(140)가 필요로하는 프로그램 명령어와 자료를 저장하고 있는 기억장치이다. 제1 저장부(200)는 중앙처리장치 명령에 의하여 기억된 장소에 직접 접근하여 쓰고 읽을 수 있다. 이와 같은 제1 저장부(200)는 구현 형태에 따라서, 전자 장치(100)의 메인 보드에 고정되는 형태로 구현될 수 있으며, 착탈될 수 있는 형태로도 구현될 수 있으며, 두 가지 형태가 혼합된 형태로도 구현될 수 있다.

구체적으로, 제1 저장부(200)가 착탈될 수 있는 형태 또는 혼합된 형태인 경우에 전자 장치(100)의 메인 보드는 메모리 장치(또는 메모리 모듈, 이하 메모리 모듈이라고 함)와 인터페이싱하기 위한 소켓부 및 메모리 장치를 고정하기 위한 고정부를 구비할 수 있다. 이에 대해서는 도 2 및 도 3을 참조하여 후술한다.

제2 저장부(130)는 전자 장치(100)의 구동을 위한 프로그램을 저장한다. 구체적으로, 제2 저장부(130)는 전자 장치(100)의 구동시 필요한 각종 명령어의 집합인 프로그램을 저장할 수 있다. 이와 같은 제2 저장부(130)는 롬(ROM), 하드 디스크(HDD), SDD 등일 수 있다.

제어부(140)는 전자 장치(100) 내의 각 구성에 대한 제어를 수행한다. 구체적으로, 턴-온 명령이 입력되어 전원이 공급되면, 내부의 롬(ROM)에 저장된 명령에 따라 제2 저장부(130)에 저장된 O/S를 제1 저장부(200)에 복사하고, O/S를 실행시켜 시스템을 부팅시킨다. 부팅이 완료되면, 제어부(140)는 사용자 인터페이스부(120)를 통하여 입력된 사용자 명령에 대응되는 서비스를 수행할 수 있다.

이상과 같이 본 실시 예에 다른 전자 장치(100)는 작은 면적을 갖는 메모리 모듈을 이용하는바, 더욱 얇고 가볍게 구현할 수 있게 된다.

또한, 본 실시 예에 따른 전자 장치는 메모리 모듈 또는 내부 구성에 차폐부를 구비한다는 점에서, 메모리 모듈에 의하여 발생할 수 있는 RFI 노이즈를 저감할 수 있다.

도 2는 본 발명의 제1 실시 예에 따른 전자 장치의 회로 기판(또는 메인 보드, 이하 메인 보드이라고 함)를 도시한 도면이다.

도 2를 참조하면, 메인 보드(105)는 소켓부(210) 및 고정부(220)를 구비한다.

소켓부(210)는 메모리 모듈(300)과 전기적으로 연결되는 복수의 단자를 포함한다. 구체적으로, 소켓부(210)는 전자 장치(100)에 구비되는 각종 구성들이 메모리 모듈(또는 메모리 장치)(300)에 액세스하고, 메모리 모듈(300)에 전원을 공급하기 위한 복수의 단자를 포함할 수 있다. 여기서 소켓부(210)가 종래의 SO-DIMM와 호환되는 경우에 복수의 단자의 개수는 204개일 수 있으며, 후술한 바와 같은 신규 규격에 호환되는 경우에 복수의 단자의 개수는 170개 내지 200개(보다 구체적으로, 170개 내지 185개로 구현되거나, 185개 내지 200개로 구현될 수 있다)일 수 있다. 이와 같은 소켓부(210)의 복수의 단자는 메모리 모듈(300)의 복수의 단자에 대응되게 배치되는바, 소켓부(210)의 단자의 배치 형태에 대해서는 생략한다.

고정부(220)는 메모리 모듈(300)을 전자 장치에 고정한다. 그리고, 고정부(220)는 전자 장치(100)에 장착가능한 메모리 모듈의 종류에 대응되는 위치에 배치될 수 있다. 즉, 본 실시 예에 따른 고정부(220)는 종래의 메모리 소자를 고정하는 레치 구조 및 KEY 구조의 기능을 함께 수행할 수 있다. 이와 같이 본 실시 예에 따른 고정부(220)는 종래의 두 구조의 기능을 동시에 수행하는바, 메모리 모듈의 장착을 위한 공간을 줄일 수 있게 된다. 고정부(220)의 구체적인 형상에 대해서는 도 10과 도 11을 참조하여 후술한다.

한편, 도 2에는 소켓부(210) 및 고정부(220)가 제어부(140)가 배치되는 메인 보드(105)의 일 면에 배치되는 것으로 도시하였으나, 구현시에 소켓부(210) 및 고정부(220)는 제어부(140)가 배치되는 면과 다른 메인 보드(105)의 타 면에 배치될 수 있다.

도 3은 본 발명의 제2 실시 예에 따른 전자 장치의 회로 기판을 도시한 도면이다.

도 3을 참조하면, 메인 보드(105')는 소켓부(210), 고정부(220) 및 차폐부(230)를 구비할 수 있다.

소켓부(210) 및 고정부(220)의 구성 및 동작은 도 2와 동일한바 중복 설명은 생략한다.

최근 전자 장치가 Thin & Light 됨에 따라, 전자 장치(100)에 구비되는 WiFi 등의 무선 장치의 안테나와 RF 노이즈의 리소스(예를 들어, 메인 보드에 장착되는 메모리 칩 또는 메모리 모듈)이 물리적으로 근접 배치됨에 따라 RFI(Radio Frequency Interference) 노이즈로 인한 문제가 발생하고 있다. 특히 최근의 메모리 모듈의 속도가 증가함에 따라(예를 들어, DDR3-1600는 동작 속도는 기본 주파수*3= 800Mhz*3=2.4Ghz) 2.4Ghz 대역의 Wifi의 안테나와의 간섭이 발생되어 Wifi 성능이 낮아지는 문제가 있다.

이러한 점에서, 제2 실시 예에 따른 전자 장치(100')는 메모리 모듈(300)이 장착되는 소켓부(210) 및 고정부(220) 상부에 메모리 모듈(300)을 차폐할 수 있는 차폐부(230)를 구비한다. 이러한 차폐부(230)는 전자기파를 차단하기 위한 메탈로 구성되는 것이 바람직하다.

한편, 이와 같은 차폐부(230)는 도 14에 도시된 바와 같이 전자 장치(구체적으로, 소켓부)상에 구비될 수 있으며, 도 13에 도시된 바와 같이 메모리 모듈에 구비될 수 있다. 또한, 구현시에 차폐부는 전자 장치 및 메모리 모듈 모두에 구비될 수 있다.

한편, 차폐부(230)가 전자 장치상에 구비되는 경우에는 차폐부(230)는 전자 장치와 분리될 수 있는 것이 바람직하다. 구체적으로, 차폐부(230)가 고정되어 있는 경우, 메모리 모듈(300)이 전자 장치(100)에 착탈될 수 없기 때문이다. 따라서, 차폐부(230)는 도 14에 도시된 바와 같이 소켓부(210)의 일 측(또는 소켓부(210)의 주변)을 기준으로 회전될 수 있으며, 고정부(220)를 통하여 메모리 모듈(300)과 함께 고정될 수 있다.

이상과 같이 본 실시 예에 따른 전자 장치(100')는 메모리 모듈 상부를 덮는 차폐부를 구비한다는 점에서, 메모리 모듈과 통신 장치 간에 발생할 수 있은 RFI 노이즈를 저감할 수 있게 된다.

도 4는 본 발명의 제1 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면이다.

도 4를 참조하면, 메모리 모듈(300)은 회로 기판(305), 메모리부(310), 단자부(320) 및 결합부(330)로 구성될 수 있다.

회로 기판(305)은 메모리부(310) 등의 부품이 장착되는 PCB(Printed circuit Board)이다. 여기서 회로 기판(305)은 양면에 도전성 층을 갖는 양면 PCB 기판이다. 한편, 본 실시 예에서는 양면 PCB 기판을 이용하는 예만을 도시하였으나, 구현시에 단면에만 도전성 층을 갖는 단면 PCB 기판을 이용할 수도 있다.

여기서 회로 기판(305)은 가로 길이가 50mm 내지 60mm(구체적으로는 55.2mm)이고, 세로 길이가 15mm 내지 25mm(구체적으로, 21.8mm)이고, 두께가 0.7mm미만일 수 있다(여기서 두께는 회로 기판 자체의 두께이다). 현재 널리 이용되는 SO-DIMM 메모리 소자가 67.6x30mm의 크기를 갖는다는 점에서, 본 실시 예에 따른 메모리 모듈(300)은 종래의 메모리 모듈보다 40% 정도 축소된 크기를 갖는다. 한편, 메모리 모듈이 회로 기판에 장착되는 경우, 메모리 모듈 및 메모리 모듈이 장착된 회로 기판의 두께(즉, 메모리 모듈(300)의 두께)는 3mm 내지 4mm 일 수 있다.

메모리부(310)는 회로 기판(305)에 배치되는 복수의 메모리 칩을 포함한다. 구체적으로, 복수의 메모리 칩은 회로 기판(305)의 동일면에만 배치될 수 있으며, 회로 기판(305)의 양면에 배치될 수 있다. 메모리부(310)의 메모리 용량은 포함되는 메모리 칩의 용량 및 수량에 따라 다양하게 구현될 수 있다. 예를 들어, 메모리 모듈의 용량이 8GB인 경우, 4Gb의 메모리 칩 8개를 회로 기판(305)의 양면에 배치하여 구현할 수 있다. 또는 8Gb의 메모리 칩 4개를 회로 기판(305)의 단면에 배치하고나, 8Gb의 메모리 칩 4개를 회로 기판(305)의 양면에 2개씩 배치하여 구현할 수도 있다.

단자부(320)는 전자 장치(100)와 복수의 메모리 칩 간을 인터페이싱하고, 회로 기판의 일 측면에 배치된다. 구체적으로, 단자부(320)는 메인 보드(105)의 슬롯부(210)에 장착되기 위하여 회로 기판(305)의 측면에 배치된다. 도시된 예에서는 회로 기판의 일 면에만 단자부(320)가 배치되는 것으로 도시되었지만, 회로 기판(305)의 타 면에도 단자부(320)는 배치될 수 있다.

현재 널리 이용되는 SO-DIMM 메모리 소자는 204개의 단자를 이용한다. 그러나 실제로 204개의 단자 모두를 이용하는 것은 아니라는 점에서, 본 실시 예에 따른 단자부(320)는 종래와 같이 204개의 단자 수를 가질 수 있으며, 불필요한 단자 수가 제거된 170개 내지 185개의 단자 수를 가질 수 있다. 이러한 단자들은 종래의 SO-DIMM 메모리 소자와 같이 5mm 간격으로 배치될 수 있으며, 다른 간격으로 배치될 수 있다. 구체적으로, 총 단자부(320)의 크기를 줄이기 위하여 단자 간의 간격이 4mm가 되도록 구현할 수도 있다. 한편, 본 실시 예에서는 단자부(320)가 170 개 내지 185 개의 단자 수를 갖는 것으로 설명하였지만, 구현시에 단자부(320)가 185개 내지 200개의 단자 수를 갖도록 구현할 수도 있다.

결합부(330)는 단자부(320)와 대향되는 회로 기판(305)의 일 측면에 배치된다. 구체적으로, 결합부(330)는 메모리 모듈(300)을 전자 장치(100)에 고정하기 위한 전자 장치(100)의 고정부(220)와 결합하며, 도 4에 도시된 바와 같이 기설정된 크기의 홈으로 구현될 수 있다. 이와 같은 결합부(330)의 위치는 전자 장치에 장착 가능한 메모리 모듈의 종류에 대응될 수 있다. 이에 대해서는 도 6 및 도 9를 참조하여 후술한다. 이와 같이 결합부는 회로 기판(305)의 일 측면에만 배치되는바, 양 측면에 배치되는 종래의 래치 구조에 비하여 회로 기판상에서 차지하는 면적을 줄일 수 있게 된다. 여기서 메모리 모듈의 종류는 DDR3 또는 저전력 DD3일 수 있으나, 이에 한정되지는 않는다.

이상과 같이 본 실시 예에 따른 메모리 모듈은 작은 면적을 갖는 회로 기판을 이용한다는 점에서, 작은 크기로 메모리 모듈을 구현할 수 있다.

또한, 종래의 회로 기판의 양 측면에 배치되는 레치 구조와 일 측에만 배치되는 결합부를 이용한다는 점에서, 메모리 모듈(300)의 크기를 줄일 수 있게 된다.

도 5는 본 발명의 제2 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면이다.

구체적으로, 제2 실시 예에 따른 메모리 모듈(300')은 메모리 모듈의 종류를 구분하기 위한 키 영역(350)을 갖는다.

도 5를 참조하면, 메모리 모듈(300')은 회로 기판(305), 메모리부(310), 단자부(320), 결합부(330) 및 키 영역(350)으로 구성될 수 있다.

회로 기판(305), 메모리부(310), 결합부(330)는 도 4와 동일한 구성 및 동작을 수행하는바 중복 설명은 생략한다.

단자부(320)는 제1 단자부(321) 및 제2 단자부(322)를 포함한다.

제1 단자부(321)는 회로 기판의 상부 면에 동일한 간격으로 배치되는 복수의 단자를 포함한다. 여기서 복수의 단자들 종래의 SO-DIMM 메모리 소자와 같이 5mm 간격으로 배치될 수 있으며, 제1 단자부(321)의 크기를 줄이기 위하여 4mm의 간격을 가질 수 있다.

제2 단자부(322)는 회로 기판의 상부 면에 동일한 간격으로 배치되는 복수의 단자를 포함한다. 여기서 복수의 단자들 종래의 SO-DIMM 메모리 소자와 같이 5mm 간격으로 배치될 수 있으며, 제1 단자부(321)의 크기를 줄이기 위하여 4mm의 간격을 가질 수 있다.

한편, 메모리 소자의 종류에 따라 키 영역의 위치는 가변될 수 있는바, 제1 단자부(321)에 포함되는 단자의 수와 제2 단자부(322)에 포함되는 단자의 수는 가변될 수 있다. 그러나 제1 단자부(321) 및 제2 단자부(322)의 총 단자 수는 도 4와 동일하다. 구체적으로, 종래 SO-DIMM 메모리 소자와 동일한 204개의 단자 수를 가질 수 있으며, 204개의 단자 중 불필요한 단자가 제거된 170개 내지 200개의 단자 수를 가질 수 있다.

한편, 단자부(320)가 도 4와 같이 구현되는 경우, 즉, 키 영역이 구비되지 않는 경우, 제1 단자부(321)와 제2 단자부(322)의 간격은 제1 단자부(또는 제2 단자부)의 복수의 단자 간의 간격과 동일하다.

키 영역(350)은 제1 단자부(321) 및 제2 단자부(322)에 배치된다. 구체적으로, 키 영역(350)은 메모리 모듈의 종류를 구분하기 위한 위치에 기설정된 크기의 홈으로 구현될 수 있다. 또한, 이러한 키 영역(350)은 메모리 모듈의 장착 방향(즉, 메모리 모듈의 상부/하부 위치) 구분하는 용도로 사용될 수 있는바, 회로 기판의 일 측면의 중앙이 아닌 편향된 위치에 배치될 수 있다.

제2 실시 예에서는 키 영역(350)을 이용하여 메모리 모듈의 종류를 구분하였으나, 구현시에는 상술한 결합부(330)는 키 영역(350)의 이러한 기능을 수행할 수 있다. 이에 대해서는 도 6을 참조하여 설명한다.

도 6은 본 발명의 제3 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면이다.

구체적으로, 제3 실시 예에 따른 메모리 모듈(300")은 결합부(330)가 종래의 키 영역의 기능을 수행한다.

도 6을 참조하면, 메모리 모듈(300")은 회로 기판(305), 메모리부(310), 단자부(320) 및 결합부(330')로 구성될 수 있다.

결합부(330')는 단자부(320)와 대향되게 회로 기판(305)의 일 측면에 배치된다. 구체적으로, 결합부(330)는 메모리 모듈(300)을 전자 장치(100)에 고정하기 위한 전자 장치(100)의 고정부(220)와 결합한다. 그리고 결합부(330')의 위치는 전자 장치에 장착 가능한 메모리 모듈의 종류에 대응될 수 있다. 한편, 결합부(330')는 메모리 모듈의 장착 방향(즉, 메모리 모듈의 상부/하부 위치) 구분하는 용도로 사용될 수 있는바, 결합부(330')의 위치는 회로 기판(305)의 일 측면의 중앙이 아닌 편향된 위치상에서 메모리 모듈의 종류에 따라 가변될 수 있다.

이상과 같이 제3 실시 예에 따른 메모리 모듈은 결합부(330')가 종래의 레치 구조 및 키 구조의 기능 모두를 수행하는바, 메모리 모듈의 크기를 더욱 줄일 수 있게 된다.

도 7은 본 발명의 제4 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면이다.

구체적으로, 제4 실시 예에 따른 메모리 모듈(300"')은 에지 홈(306)을 더 포함한다.

도 6을 참조하면, 메모리 모듈(300")은 회로 기판(305), 메모리부(310), 단자부(320), 결합부(330) 및 에지 홈(306)으로 구성될 수 있다.

회로 기판(305), 메모리부(310), 단자부(320), 결합부(330)는 도 4와 동일한 구성 및 동작을 수행하는바 중복 설명은 생략한다.

에지 홈(306)은 회로 기판(305)의 전자 장치(100) 상의 배치 방향을 알려주기 위한 영역이다. 구체적으로, 에지 홈(306)은 도 7에 도시된 바와 같이 회로 기판(305)의 일 꼭짓점 영역(바람직하게는 결합부(330)가 배치되는 측면)이 삼각형 형태(또는 홈 형태)로 절단된 형태로 구현될 수 있다.

이와 같은 에지 홈(306)은 제2 실시 예 내지 제3 실시 예의 메모리 모듈에도 적용될 수 있다.

도 8은 본 발명의 제5 실시 예에 따른 메모리 모듈의 회로 기판을 도시한 도면이다.

구체적으로, 제5 실시 예에 따른 메모리 모듈(300"")은 차폐부(340)를 더 포함한다.

도 8을 참조하면, 메모리 모듈(300"")은 회로 기판(305), 메모리부(310), 단자부(320), 결합부(330) 및 차폐부(340)로 구성될 수 있다.

차폐부(340)는 회로 기판의 상부를 밀폐한다. 구체적으로, 차폐부(340)는 메모리 모듈과 전자 장치 간의 RFI 노이즈를 차단하기 위하여 메탈 소재가 메모리부(310) 상부에 배치될 수 있다.

한편, 도시된 예에서는 회로 기판의 상부면에만 차폐부(340)가 배치되는 것으로 도시하였지만, 구현시에 회로 기판의 양면에 메모리 칩이 배치되면, 차폐부(340)는 회로 기판의 양면 모두에 배치될 수 있다.

또한, 본 실시 예에서는 차폐부(340)가 메모리부(310) 상부의 영역(즉, 회로 기판(305)이 일부 영역)에만 배치되는 것으로 도시하였지만, 구현시에 차폐부(340)는 단자부(320)를 제외한 회로 기판의 모두 영역을 덮는 형태로도 구현될 수 있다.

이상과 같이 본 실시 예에 따른 메모리 모듈은 메모리 모듈 상부를 덮는 차폐부를 구비한다는 점에서, 메모리 모듈과 통신 장치 간에 발생할 수 있은 RFI 노이즈를 저감할 수 있게 된다.

도 9는 본 실시 예에 따른 메모리 모듈의 결합부의 동작을 설명하기 위한 도면이다.

구체적으로, 도 4 및 도 6에서 설명한 바와 같이 본 실시 예에 따른 결합부(330)는 종래의 레치 구조의 기능 및 키 구조의 기능을 함께 수행할 수 있다. 예를 들어, 메모리 칩이 DDR3인 경우 결합부(330)는 회로 기판의 일 측면의 중앙에 배치될 수 있으며, 메모리 칩이 저전력의 DDR3인 경우, 결합부(330')는 회로 기판의 일 측면의 중앙이 아닌 다른 영역에 배치될 수 있다.

도 10 내지 도 12는 본 실시 예에 따른 메모리 모듈과 전자 장치 간의 결합 동작을 설명하기 위한 도면이다.

도 10을 참조하면, 메모리 모듈(300)의 일 측면(단자부가 배치되는 영역)은 전자 장치의 소켓부(210)에 의하여 고정되고, 메모리 모듈의 타 측면(결합부가 배치되는 영역은 전자 장치(100)의 고정부(220)에 의하여 고정된다.

도 11을 참조하면, 메모리 모듈은 일 측면이 우선적으로 전자 장치의 소켓부(210)에 장착되고, 소켓부(210)와 함께 메모리 모듈이 회전되면서, 메모리 모듈의 타 측(보다 구체적으로는, 결합부(330))은 우산 형태의 체결 수단(220)을 누르게 된다. 메모리 모듈이 우산 형태의 체결 수단을 누름으로써, 우산 형태의 체결 수단(220)은 너비가 좁아지는 형태로 가변되며, 우산 형태의 체결 수단의 너비가 좁아짐에 따라 메모리 모듈의 결합부(330)는 우산 형태의 체결 수단을 관통하게 된다. 메모리 모듈의 결합부가 우산 형태의 체결 수단을 관통하면, 우산 형태의 체결 수단은 원 형태로 복귀하여, 메모리 모듈의 타 측면이 고정되도록 한다.

한편, 사용자는 장착된 메모리 모듈을 분리하고자 하는 경우에는 우산 형태의 체결 수단의 일 측에 구비된 레버(221)를 누름으로써, 우산 형태의 체결 수단의 너비가 줄어들도록 하여, 메모리 모듈(300)과 고정부(220)를 분리할 수 있다.

한편, 도 10 및 도 11에는 우산 형태의 체결 수단을 이용하여 고정부를 구현하는 형태만을 도시하였지만, 구현시에는 도시된 형태 이외의 다른 체결 수단을 이용하여 고정부를 구현할 수도 있다.

그리고 이상에서는 메인 보드(105)에 하나의 메모리 모듈만이 구비되는 것으로 도시하였지만, 메인 보드(105)는 도 12에 도시된 바와 같이 두 개의 메모리 모듈이 장착될 수 있다. 또한, 구현시에는 세 개 이상의 메모리 모듈이 장착되는 형태로 전자 장치(100)를 구현할 수도 있다.

또한, 도 10 내지 도 12를 도시함에 있어서, 메모리 모듈(300)이 장착되는 메인 보드(105)의 영역에 다른 구성이 배치되지 않는 것으로 도시하였지만, 구현시에는 일반적인 전자 소자(예를 들어, 저항, 커패시터, 트랜지스터 등)이 배치될 수 있을 뿐만 아니라, 복수의 메모리 칩이 구비될 수도 있다. 이와 같이 구현함으로써 메인 보드 상에서 메모리가 차지하는 영역을 보다 줄일 수 있게 된다.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시할 수 있는 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

100: 전자 장치 110: 통신 인터페이스부
120: 사용자 인터페이스부 130: 제2 저장부
140: 제어부 200: 제1 저장부
300: 메모리 모듈, 메모리 장치

Claims

전자 장치에 장착되는 메모리 장치에 있어서,
회로 기판;
상기 회로 기판에 배치되는 복수의 메모리 칩을 포함하는 메모리부;
상기 전자 장치와 상기 복수의 메모리 칩 간을 인터페이싱하고, 상기 회로 기판의 일 측면에 배치되는 단자부; 및
상기 메모리 모듈을 상기 전자 장치에 고정하기 위하여 상기 전자 장치의 고정부와 결합하며, 상기 단자부와 대향되게 상기 회로 기판의 타 측면에 배치되는 결합부;를 포함하는 메모리 장치.
제1항에 있어서,
상기 회로 기판은, 가로 길이가 50mm 내지 60mm이고, 세로 길이는 15mm 내지 25mm인 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 메모리부 및 상기 메모리부가 배치된 회로 기판의 두께는 3mm 내지 4mm인 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 단자부는,
상기 회로 기판의 상부 면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제1 단자부; 및
상기 회로 기판의 상부 면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제2 단자부;를 포함하는 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 제1 단자부의 복수의 단자들 간의 간격 및 상기 제2 단자부의 복수의 단자들 간의 간격은 0.5mm인 것을 특징으로 하는 메모리 장치.
제4항에 있어서,
상기 제1 단자부와 상기 제2 단자부는 이격되어 배치되는 것을 특징으로 하는 메모리 장치.
제6항에 있어서,
상기 제1 단자부와 상기 제2 단자부 사이에는 홈이 배치되는 것을 특징으로 하는 메모리 장치.
제4항에 있어서,
상기 제1 단자부와 상기 제2 단자부의 간격은 상기 제1 단자부의 복수의 단자 간의 간격과 동일한 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 단자부는,
복수의 단자를 포함하고,
상기 복수의 단자는 170개 내지 200개인 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 결합부는,
상기 회로 기판의 타 측면의 기설정된 크기의 홈으로 구현되는 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 결합부의 위치는 상기 전자 장치에 장착가능한 메모리 모듈의 종류에 대응되는 것을 특징으로 메모리 장치.
제1항에 있어서,
상기 복수의 메모리 칩은,
상기 회로 기판의 동일면에 배치되는 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 복수의 메모리 칩은,
상기 회로 기판의 양면에 배치되는 것을 특징으로 하는 메모리 장치.
제1항에 있어서,
상기 회로 기판 상부를 밀폐하는 차폐부;를 더 포함하는 것을 특징으로 하는 메모리 장치.
제14항에 있어서,
상기 차폐부는 메탈로 구성되는 것을 특징으로 하는 메모리 장치.
전자 장치에 장착되는 메모리 장치에 있어서,
회로 기판;
상기 회로 기판에 배치되는 복수의 메모리 칩을 포함하는 메모리부; 및
상기 전자 장치와 상기 복수의 메모리 칩 간을 인터페이싱하고, 상기 회로 기판의 일 측면에 배치되는 단자부;를 포함하고,
상기 회로 기판의 가로 길이는 50mm 내지 60mm이고, 상기 회로 기판의 세로 길이는 15mm 내지 25mm인 것을 특징으로 하는 메모리 장치.
메모리 모듈을 탈착할 수 있는 전자 장치에 있어서,
상기 메모리 모듈과 전기적으로 연결되는 복수의 단자를 포함하는 소켓부; 및
상기 메모리 모듈을 상기 전자 장치에 고정하기 위한 고정부;를 포함하고,
상기 메모리 모듈을 기준으로 상기 소켓부에 대향되게 배치되는 것을 특징으로 하는 전자 장치.
제17항에 있어서,
상기 복수의 단자는,
상기 소켓의 일면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제1 단자부; 및
상기 소켓의 일면에 동일한 간격으로 배치되는 복수의 단자를 포함하는 제2 단자부;를 포함하는 것을 특징으로 하는 전자 장치.
제17항에 있어서,
상기 제1 단자부의 복수의 단자들 간의 간격 및 상기 제2 단자부의 복수의 단자들 간의 간격은 0.5mm인 것을 특징으로 하는 전자 장치.
제18항에 있어서,
상기 제1 단자부와 상기 제2 단자부는 이격되어 배치되는 것을 특징으로 하는 전자 장치.
제18항에 있어서,
상기 제1 단자부와 상기 제2 단자부의 간격은 상기 제1 단자부의 복수의 단자 간의 간격과 동일한 것을 특징으로 하는 전자 장치.
제17항에 있어서,
상기 고정부의 위치는 상기 전자 장치에 장착가능한 메모리 모듈의 종류에 대응되는 것을 특징으로 전자 장치.
제17항에 있어서,
상기 메모리 모듈의 노이즈가 상기 전자 장치에 유입되는 것을 방지하기 위한 차폐부;를 더 포함하는 것을 특징으로 하는 전자 장치.
제23항에 있어서,
상기 차폐부는 메탈로 구성되는 것을 특징으로 하는 전자 장치.
제23항에 있어서,
상기 차폐부는,
상기 전자 장치와 분리될 수 있으며, 상기 고정부에 의하여 고정되는 것을 특징으로 하는 전자 장치.
제17항에 있어서,
상기 소켓부와 상기 고정부 사이에 배치되는 복수의 메모리 칩;을 더 포함하는 것을 특징으로 하는 전자 장치.
메모리 모듈을 탈착할 수 있는 전자 장치에 있어서,
상기 메모리 모듈과 전기적으로 연결되는 복수의 단자를 포함하는 소켓부;
상기 메모리 모듈을 상기 전자 장치에 고정하기 위한 고정부; 및
상기 메모리 모듈의 노이즈를 차단하기 위한 차폐부;를 포함하며,
상기 차폐부는, 상기 전자 장치와 분리될 수 있으며, 상기 고정부에 의하여 고정되는 전자 장치.