KR20130112903A - Iii-nitride layer grown on a substrate - Google Patents

Iii-nitride layer grown on a substrate Download PDF

Info

Publication number
KR20130112903A
KR20130112903A KR1020137014126A KR20137014126A KR20130112903A KR 20130112903 A KR20130112903 A KR 20130112903A KR 1020137014126 A KR1020137014126 A KR 1020137014126A KR 20137014126 A KR20137014126 A KR 20137014126A KR 20130112903 A KR20130112903 A KR 20130112903A
Authority
KR
South Korea
Prior art keywords
iii
substrate
layer
nitride layer
nitride
Prior art date
Application number
KR1020137014126A
Other languages
Korean (ko)
Inventor
나단 프레드릭 가드너
베르너 카를 고츠
마이클 제이슨 그런드만
멜빈 바커 맥로린
존 에드워드 에플러
마이클 데이비드 캠라스
프랭크 마이클 스테랑카
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20130112903A publication Critical patent/KR20130112903A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 실시예들에 따른 방법에서, III-질화물층이 기판 위에 성장된다. 기판은 RAO3(MO)n이고, 여기서 R은 Sc, In, Y, 및 란탄 계열 원소로부터 선택되고; A는 Fe(III), Ga, 및 Al로부터 선택되고; M은 Mg, Mn, Fe(II), Co, Cu, Zn 및 Cd로부터 선택되고; n은 1 이상의 정수이다. 어떤 실시예들에서,

Figure pct00006
는 1% 이하이고, 여기서 asubstrate는 기판의 면내 격자 상수이고 alayer는 III-질화물층의 벌크 격자 상수이다. 본 발명의 실시예들에 따른 다른 방법에서, III-질화물층이 기판 위에 성장된다. 기판은 비-III-질화물 재료이다. III-질화물층은 3원, 4원, 또는 5원 합금이다. III-질화물층은 기계적으로 자기 지지하기에 충분히 두껍고 낮은 결함 밀도를 갖는다.In a method according to embodiments of the present invention, a III-nitride layer is grown over the substrate. The substrate is RAO 3 (MO) n , wherein R is selected from Sc, In, Y, and lanthanide based elements; A is selected from Fe (III), Ga, and Al; M is selected from Mg, Mn, Fe (II), Co, Cu, Zn and Cd; n is an integer of 1 or more. In some embodiments,
Figure pct00006
Is less than or equal to 1%, where a substrate is the in-plane lattice constant of the substrate and a layer is the bulk lattice constant of the III-nitride layer. In another method according to embodiments of the present invention, a III-nitride layer is grown over the substrate. The substrate is a non-III-nitride material. III-nitride layers are ternary, quaternary, or pentamembered alloys. The III-nitride layer is thick enough to mechanically self-support and has a low defect density.

Description

기판 상에 성장된 III-질화물층{III-NITRIDE LAYER GROWN ON A SUBSTRATE}III-nitride layer grown on substrate {III-NITRIDE LAYER GROWN ON A SUBSTRATE}

본 발명은 기판 위에 III-질화물층을 성장시키는 것에 관한 것이다. III-질화물층은 반도체 발광 장치 구조를 위한 성장 기판으로서 사용될 수 있다.The present invention relates to growing a III-nitride layer on a substrate. The III-nitride layer can be used as a growth substrate for semiconductor light emitting device structures.

발광 다이오드(LED), 공진 캐비티 발광 다이오드(RCLED), 수직 캐비티 레이저 다이오드(VCSEL), 및 에지 방출 레이저를 포함하는 반도체 발광 장치는 현재 사용되고 있는 가장 효율적인 광원 중 하나이다. 가시 스펙트럼을 가로질러 동작할 수 있는 고휘도 발광 장치의 제조에서 현재 관심 있는 재료계는, III-질화물 재료라고도 하는, III-V족 반도체, 특히 갈륨, 알루미늄, 인듐, 및 질소의 2원, 3원, 및 4원 합금을 포함한다. 전형적으로, III-질화물 발광 장치는 유기 금속 화학 증착(MOCVD), 분자 빔 에피택시(MBE), 또는 다른 에피택셜 기술에 의해 사파이어, 탄화 규소, III-질화물, 또는 다른 적합한 기판 위에 상이한 조성 및 도펀트 농도의 반도체층의 스택을 에피택셜 성장시킴으로써 제조된다. 스택은 보통 기판 위에 형성된 예를 들어, Si로 도핑된 하나 이상의 n형 층, n형 층 또는 층들 위에 형성된 활성 영역 내의 하나 이상의 발광층, 및 활성 영역 위에 형성된, 예를 들어, Mg로 도핑된 하나 이상의 p형 층을 포함한다. n형 및 p형 영역들에 전기 접촉들이 형성된다.Semiconductor light emitting devices including light emitting diodes (LEDs), resonant cavity light emitting diodes (RCLEDs), vertical cavity laser diodes (VCSELs), and edge emitting lasers are among the most efficient light sources currently in use. Material systems currently of interest in the manufacture of high-brightness light emitting devices capable of operating across the visible spectrum are binary, tertiary, group III-V semiconductors, especially gallium, aluminum, indium, and nitrogen, also referred to as III-nitride materials. And ternary alloys. Typically, III-nitride light emitting devices have different compositions and dopants on sapphire, silicon carbide, III-nitride, or other suitable substrates by organometallic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or other epitaxial techniques. It is prepared by epitaxially growing a stack of semiconductor layers of concentration. The stack is usually one or more n-type layers formed on the substrate, for example doped with Si, one or more light emitting layers in the active region formed on the n-type layer or layers, and one or more doped, for example, Mg formed on the active regions. a p-type layer. Electrical contacts are formed in the n-type and p-type regions.

천연 III-질화물 기판은 일반적으로 비싸고 널리 입수할 수 없기 때문에, III-질화물 장치는 보통 사파이어 또는 SiC 기판 위에 성장된다. 이들 비-III-질화물 기판은 사파이어 및 SiC가 그들 위에 성장된 III-질화물층과 다른 격자 상수를 갖기 때문에 최적에 못 미쳐, III-질화물 장치층 내에 스트레인(strain) 및 결정 결함을 야기하고, 빈약한 성능 및 신뢰성 문제를 일으킬 수 있다.Because natural III-nitride substrates are generally expensive and not widely available, III-nitride devices are usually grown on sapphire or SiC substrates. These non-III-nitride substrates are less than optimal because sapphire and SiC have different lattice constants than the III-nitride layers grown on them, resulting in strain and crystal defects in the III-nitride device layer, and poor Can cause performance and reliability problems.

미국 특허 6,086,673호는 "성장 기판 위에 질화물층을 생성한다.... 많은 응용을 위해 독립된 GaN층이 양호하다.... GaN 성장은 우세한 성장 표면에 평행한 면에서, 그 면을 따르는 기계적 고장을 촉진하고, 기판 및 질화물층이 질화물 성장 후에 냉각됨에 따라 발생된 열적 응력으로 인한 에피택셜 질화물층의 박리를 야기하도록 충분한 크기의 기계적 취약을 본질적으로 나타내거나 그러한 기계적 취약을 나타내도록 의도적으로 제작된 성장 기판 위에서 수행될 수 있다.... 냉각 및 박리 메커니즘은 ... 두껍고 크랙 없을 뿐만 아니라 독립된 GaN 층의 형성을 가능하게 한다.... 자동 GaN 층 박리를 촉진하는 적합한 외부 기판은, 예를 들어, ScMgAlO4 등의 운모를 함유한, 즉, 층을 이룬 또는 흑연의 재료, 및 운모 재료의 종을 포함한다"를 교시하고 있다.US Pat. No. 6,086,673 states that "a nitride layer is created on a growth substrate. Independent GaN layers are preferred for many applications. GaN growth is a mechanical failure along that side, parallel to the prevailing growth surface. And intentionally designed to exhibit mechanical weaknesses of sufficient size to cause delamination of the epitaxial nitride layers due to thermal stresses generated as the substrate and nitride layers cool after nitride growth. It can be carried out on a growth substrate. The cooling and peeling mechanism not only allows for the formation of thick and crack-free but also independent GaN layers. Suitable external substrates that promote automatic GaN layer peeling are, for example, For example, containing mica, such as ScMgAlO 4 , that is, a layered or graphite material, and a species of mica material.

본 발명의 목적은 기판 위에 성장된 III-질화물 합금 막을 제공하는 것이다. 어떤 실시예들에서, III-질화물 발광 장치 구조는 III-질화물 합금 막 위에 성장될 수 있다.It is an object of the present invention to provide a III-nitride alloy film grown on a substrate. In some embodiments, the III-nitride light emitting device structure can be grown over the III-nitride alloy film.

본 발명의 실시예들에 따른 방법에서, III-질화물층이 기판 위에 성장된다. 기판은 RAO3(MO)n이고, 여기서 R은 Sc, In, Y, 및 란탄 계열 원소로부터 선택되고; A는 Fe(III), Ga, 및 Al로부터 선택되고; M은 Mg, Mn, Fe(II), Co, Cu, Zn 및 Cd로부터 선택되고; n은 1 이상의 정수이다. 어떤 실시예들에서,

Figure pct00001
는 1% 이하이고, 여기서 asubstrate는 기판의 면내 격자 상수이고 alayer는 III-질화물층의 벌크 격자 상수이다.In a method according to embodiments of the present invention, a III-nitride layer is grown over the substrate. The substrate is RAO 3 (MO) n , wherein R is selected from Sc, In, Y, and lanthanide based elements; A is selected from Fe (III), Ga, and Al; M is selected from Mg, Mn, Fe (II), Co, Cu, Zn and Cd; n is an integer of 1 or more. In some embodiments,
Figure pct00001
Is less than or equal to 1%, where a substrate is the in-plane lattice constant of the substrate and a layer is the bulk lattice constant of the III-nitride layer.

본 발명의 실시예들에 따른 방법에서, III-질화물층이 기판 위에 성장된다. 기판은 비-III-질화물 재료이다. III-질화물층은 3원, 4원, 또는 5원 합금이다. III-질화물층은 기계적으로 자기 지지하기에 충분히 두껍고 낮은 결함 밀도를 갖는다.In a method according to embodiments of the present invention, a III-nitride layer is grown over the substrate. The substrate is a non-III-nitride material. III-nitride layers are ternary, quaternary, or pentamembered alloys. The III-nitride layer is thick enough to mechanically self-support and has a low defect density.

여기서 설명된 III-질화물 합금 막은 III-질화물 발광 장치를 위한 성장 기판으로서 사용될 수 있다. 이러한 합금 막 위에 성장된 III-질화물 발광 장치는 종래와 같이 성장된 III-질화물 발광 장치보다 더 적은 스트레인을 가지므로 더 우수한 성능을 가질 수 있다.The III-nitride alloy film described herein can be used as a growth substrate for III-nitride light emitting devices. The III-nitride light emitting device grown on such an alloy film has less strain than the conventionally grown III-nitride light emitting device, and thus may have better performance.

도 1은 기판 위에 성장된 합금 막을 도시한 도면.
도 2는 합금 막 위에 성장된 반도체 장치 구조를 도시한 도면.
도 3은 박막 플립 칩 발광 장치를 도시한 도면.
도 4는 수직 발광 장치를 도시한 도면.
1 shows an alloy film grown on a substrate.
2 illustrates a semiconductor device structure grown on an alloy film.
3 illustrates a thin film flip chip light emitting device.
4 illustrates a vertical light emitting device.

III-질화물 장치가 성장될 수 있는 3원 또는 4원 III-질화물 합금 막의 두꺼운 층을 생성하는 한 방법은 사파이어 등의 종래의 기판 위에 형성되는, GaN 등의, 2원 반도체 템플릿 막 위에 HVPE(수소화물 기상 에피택시) 등의 고성장 속도 성막 기술에 의해 합금 막을 형성하는 것이다. 기판(본 예에서는, 사파이어)과 템플릿 막(본 예에서는, GaN) 간의 격자 불일치는 일반적으로 커서(>1%), GaN은 많은 결함을 포함할 것이다. 합금 막(본 예에서는 InGaN)도 2원 막과 상당히 불일치하므로(>1% 격자 불일치), 부가적인 결함 또는 불균일성이 그 성장 동안에 합금 막 내에 포함된다. 이 방법에 의해 제조된 합금 막 위에 성장된 장치는 격자 불일치에 의해 발생된 결함으로 인해, 좋지 않은 성능을 발휘할 수 있다. 더구나, 합금 막의 두께는 부가적인 결함의 밀도를 최소화하기 위해서, 일반적으로 많아야 수 마이크로미터이므로, 기계적으로 자기 지지하지 못한다. 그러므로, 장치 성장은, 본 예에서는, 사파이어, GaN, 및 InGaN을 포함하는 합성 기판 위에서 수행되고, 이들 재료 모두는 상당한 웨이퍼 휨 또는 다른 기하학적 왜곡을 야기할 수 있는 상이한 열 팽창 계수를 갖는다.One method of creating a thick layer of ternary or quaternary III-nitride alloy film on which a III-nitride device can be grown is HVPE (water) on a binary semiconductor template film, such as GaN, formed on a conventional substrate such as sapphire. The alloy film is formed by a high growth rate film forming technique such as digested gas phase epitaxy). The lattice mismatch between the substrate (sapphire in this example) and the template film (GaN in this example) is generally large (> 1%), and GaN will contain many defects. Since the alloy film (InGaN in this example) is also significantly inconsistent with the binary film (> 1% lattice mismatch), additional defects or nonuniformities are included in the alloy film during its growth. A device grown on an alloy film produced by this method may exhibit poor performance due to defects caused by lattice mismatch. Moreover, the thickness of the alloy film is generally at most several micrometers, in order to minimize the density of additional defects, so that it is not mechanically self supporting. Therefore, device growth is performed on a composite substrate comprising sapphire, GaN, and InGaN in this example, all of which have different coefficients of thermal expansion that can cause significant wafer warpage or other geometric distortions.

본 발명의 실시예들에서, 원하는 합금 막과 격자 일치하고(또는 거의 일치하고) 동일한 6각형 대칭인 기판이 제공된다. 기판은 격자 일치하기 때문에, 보다 적은 수의 결함 또는 불균일성이 성장 동안에 합금 막에 포함될 것이고, 이 막은 기계적으로 자기 지지하도록 더 두껍게 성장될 수 있다(예를 들어, 어떤 실시예들에서는 두께가 50㎛보다 크고, 어떤 실시예들에서는 두께가 100㎛보다 크고, 어떤 실시예들에서는 두께가 200㎛보다 크다). 기판은 두꺼운 합금 막으로부터 제거될 수 있고 차후에 재사용될 수 있다.In embodiments of the present invention, a substrate is provided that is hexagonally symmetrical and identical in lattice match (or nearly match) with a desired alloy film. Since the substrate is lattice match, fewer defects or non-uniformities will be included in the alloy film during growth, and the film may be grown thicker to mechanically self-support (eg, in some embodiments, a thickness of 50 μm). Larger, in some embodiments greater than 100 μm, in some embodiments greater than 200 μm). The substrate can be removed from the thick alloy film and later reused.

도 1은 본 발명의 실시예들에 따라 기판(10) 위에 성장된 합금 막(12)을 도시한다. 반도체 재료의 층은 벌크 격자 상수 및 면내 격자 상수에 의해 특징지어질 수 있다. 벌크 격자 상수는 반도체층과 동일한 조성의 이론적인, 완전히 완화된 층의 격자 상수이다. 면내 격자 상수는 성장한 반도체층의 격자 상수이다. 반도체층이 스트레인(strain)되면, 벌크 격자 상수는 면내 격자 상수와 다르다. 반도체층이 실질적으로 격자 일치한 기판 위에 성장하면, 반도체층의 벌크 격자 상수는 거의 반도체층의 면내 격자 상수와 동일하고 기판의 면내 격자 상수와 동일할 것이고, 크래킹 또는 다른 스트레인 경감이 없을 것이다. 벌크 잉곳으로서 성장되고 웨이퍼로 슬라이스된 기판에서는, 기판의 면내 격자 상수는 기판의 벌크 격자 상수와 동일할 수 있다. 스트레인을 갖고 성장된 기판 또는 합성 기판에서는, 기판의 면내 격자 상수는 기판의 벌크 격자 상수와 다를 수 있다. 합금 막(12)은 어떤 실시예들에서는 기판(10)의 면내 격자 상수 asubstrate의 1% 내의 벌크 격자 상수 alayer를 갖고, 어떤 실시예들에서는 기판(10)의 면내 격자 상수 asubstrate의 0.5% 내의 벌크 격자 상수 alayer를 갖는다. 바꾸어 말하면,

Figure pct00002
는 어떤 실시예들에서는 1% 이하이고, 어떤 실시예들에서는 0.5% 이하이다.1 illustrates an alloy film 12 grown over a substrate 10 in accordance with embodiments of the present invention. The layer of semiconductor material can be characterized by a bulk lattice constant and an in-plane lattice constant. The bulk lattice constant is the lattice constant of the theoretical, fully relaxed layer of the same composition as the semiconductor layer. The in-plane lattice constant is the lattice constant of the grown semiconductor layer. When the semiconductor layer is strained, the bulk lattice constant is different from the in-plane lattice constant. If the semiconductor layer is grown on a substantially lattice matched substrate, the bulk lattice constant of the semiconductor layer will be approximately equal to the in-plane lattice constant of the semiconductor layer and will be the same as the in-plane lattice constant of the substrate, and there will be no cracking or other strain relief. For substrates grown as bulk ingots and sliced into wafers, the in-plane lattice constant of the substrate may be equal to the bulk lattice constant of the substrate. In a substrate grown with strain or a composite substrate, the in-plane lattice constant of the substrate may be different from the bulk lattice constant of the substrate. Alloy film 12 is 0.5 in some embodiments the substrate 10, the in-plane having a lattice constant of a substrate bulk lattice constant of a layer within 1% of, certain embodiments of the in-plane lattice constant of a substrate of the substrate 10 in It has a bulk lattice constant a layer in%. In other words,
Figure pct00002
Is 1% or less in some embodiments, and 0.5% or less in some embodiments.

기판(10)은 비-III-질화물 재료이다. 어떤 실시예들에서는, 기판(10)은 합금 막(12)과 유사하거나 동일한 6각형 섬유아연석 대칭을 갖는다. 어떤 실시예들에서, 기판(10)은 합금 막(12)의 형성 동안 겪게 되는 화학적 및 열적 환경에 의한 공격에 실질적으로 영향받지 않는다. 어떤 실시예들에서, 기판(10)은 형성된 합금 막(12)의 면내 열팽창계수의 30% 내의 면내 열팽창계수를 갖는다. 어떤 실시예들에서, 기판(10)은 근 UV 선에 투명할 수 있거나 투명하지 않을 수 있다. 어떤 실시예들에서, 기판(10)은 단결정 또는 실질적으로 단결정 재료이다.Substrate 10 is a non-III-nitride material. In some embodiments, the substrate 10 has hexagonal fibrous zinc symmetry similar or identical to the alloy film 12. In some embodiments, the substrate 10 is substantially immune to attack by the chemical and thermal environment experienced during the formation of the alloy film 12. In some embodiments, the substrate 10 has an in-plane thermal expansion coefficient within 30% of the in-plane thermal expansion coefficient of the formed alloy film 12. In some embodiments, the substrate 10 may or may not be transparent to near UV rays. In some embodiments, the substrate 10 is a monocrystalline or substantially monocrystalline material.

어떤 실시예들에서, 기판(10)은 일반적인 조성 RAO3(MO)n의 재료이고, 여기서 R은 보통 Sc, In, Y, 및 란탄 계열 원소(원자 번호 57-71)로부터 선택된 3가의 양이온이고; A는 또한 보통 Fe(III), Ga, 및 Al로부터 선택된 3가의 양이온이고; M은 보통 Mg, Mn, Fe(II), Co, Cu, Zn 및 Cd로부터 선택된 2가의 양이온이고; n은 1 이상의 정수이다. 어떤 실시예들에서는, n≤9이고 어떤 실시예들에서는, n≤3이다. 어떤 실시예들에서, RAMO4(즉, n=1) 화합물은 YbFe2O4 구조형이고, RAO3(MO)n(n≥2) 화합물은 InFeO3(ZnO)n 구조형이다.In some embodiments, the substrate 10 is a material of the general composition RAO 3 (MO) n , where R is usually a trivalent cation selected from Sc, In, Y, and lanthanide series elements (atoms 57-71) ; A is also usually a trivalent cation selected from Fe (III), Ga, and Al; M is usually a divalent cation selected from Mg, Mn, Fe (II), Co, Cu, Zn and Cd; n is an integer of 1 or more. In some embodiments n ≦ 9 and in some embodiments n ≦ 3. In certain embodiments, the RAMO 4 (ie, n = 1) compound is of the YbFe 2 O 4 structure type and the RAO 3 (MO) n (n ≧ 2) compound is of the InFeO 3 (ZnO) n structure type.

다음의 표는 기판(10)용의 적합한 재료의 예 및 각각의 기판과 동일한 면내 격자 상수를 갖는 InGaN 합금의 조성을 열거한다:The following table lists examples of suitable materials for substrate 10 and compositions of InGaN alloys having the same in-plane lattice constant as each substrate:

Figure pct00003
Figure pct00003

이들 및 관련된 기판 재료는 본 명세서에 참고로 포함된, Journal of Solid State Chemistry 78, 98(1989)에서 발표한 Kimizuka와 Mohri에 의한 "Strutrual Classification of RAO3(MO)n Compounds(R=Sc, In, Y, or Lanthanides; A = Fe(III), Ga, Cr, or Al; M = Divalent Cation; n = 1-11)"에 상세히 기술된다.These and related substrate materials are described in "Strutrual Classification of RAO 3 (MO) n Compounds (R = Sc, In) by Kimizuka and Mohri, published in Journal of Solid State Chemistry 78, 98 (1989), incorporated herein by reference. , Y, or Lanthanides; A = Fe (III), Ga, Cr, or Al; M = Divalent Cation; n = 1-11).

어떤 실시예들에서, 합금 막(12)은 기판의 주 결정학적 면에 대해 "미스컷(miscut)"되거나 각이 진 기판(10)의 표면 위에 성장된다. 어떤 실시예들에서, 합금 막(12)이 성장되는 기판(10)의 표면은 기저 (0001) 면으로부터 -10도와 +10도 사이에 떨어져 배향될 수 있다. 어떤 실시예들에서, (0001) 면으로부터 기울어진 -0.15도와 +0.15도 사이의 미스컷은 테라스 에지에 형성된 결함의 수를 바람직하게 감소시킬 수 있는 기판 표면 위에 큰 원자 테라스를 야기할 수 있다.In some embodiments, the alloy film 12 is grown over the surface of the substrate 10 "miscut" or angled to the major crystallographic side of the substrate. In some embodiments, the surface of the substrate 10 on which the alloy film 12 is grown may be oriented away between -10 degrees and +10 degrees from the base (0001) face. In some embodiments, a miscut between -0.15 degrees and +0.15 degrees inclined from the (0001) plane can cause a large atomic terrace over the substrate surface that can preferably reduce the number of defects formed at the terrace edge.

합금 막(12)은 예를 들어, 유기 금속 화학 증착(MOCVD), HVPE, 또는 분자 빔 에피택시(MBE)를 포함하는, 본 기술에 공지된 임의의 수단에 의해 기판(10) 위에 형성된다. 합금 막(12)과 기판(10) 사이의 완전한 격자 일치는 필요하지 않지만, 0.1% 내의 격자 일치가 적어도 50㎛ 두께의 고품질 합금 막(12)의 형성을 허용할 수 있다. 본 발명의 실시예들의 목적을 위해, 3원 또는 4원 AlInGaN 층의 벌크 격자 상수는 AlxInyGazN에 대해 aAlInGaN = x(aAlN)+y(aAlN)+z(aGaN), (여기서 x+y+z=1이고, 변수 "a"는 각 2원 재료의 벌크 a-격자 상수를 지시한다)로서 표현될 수 있는 베가드의 법칙(Vegard's law)에 따라 평가될 수 있다. AlN은 3.111Å의 벌크 a-격자 상수를 갖고, InN은 3.544Å의 벌크 a-격자 상수를 갖고, GaN은 3.1885Å의 벌크 a-격자 상수를 갖는다.Alloy film 12 is formed over substrate 10 by any means known in the art, including, for example, organometallic chemical vapor deposition (MOCVD), HVPE, or molecular beam epitaxy (MBE). Complete lattice matching between the alloy film 12 and the substrate 10 is not necessary, but lattice matching within 0.1% may allow the formation of a high quality alloy film 12 of at least 50 μm thick. For the purposes of embodiments of the present invention, the bulk lattice constant of the ternary or quaternary AlInGaN layer is a AlInGaN = x (a AlN ) + y (a AlN ) + z (a GaN for Al x In y Ga z N. ), (Where x + y + z = 1, and the variable "a" indicates the bulk a-lattice constant of each binary material), which can be evaluated according to Vegaard's law. have. AlN has a bulk a-lattice constant of 3.111 Å, InN has a bulk a-lattice constant of 3.544 Å, and GaN has a bulk a-lattice constant of 3.1885 Å.

합금 막(12)은 그 위에 III-질화물 장치 구조가 성장될 수 있는 임의의 재료일 수 있다. 합금 막(12)은 보통 III-질화물 또는 다른 III-V 재료의 3원(InGaN 또는 AlGaN 등), 4원(AlInGaN 등), 또는 5원(BAlInGaN 등) 합금이다. 상기 표에 예시된 바와 같이, 어떤 실시예들에서, InGaN 합금 막(12)에서 InN의 비율은 14%와 48% 사이일 수 있다. 가시 스펙트럼의 청색 내지 적색-오렌지색 부분의 가시 광을 방출할 수 있는 활성 영역을 갖는 III-질화물 장치 구조가 상기 표에 열거된 기판 위에 성장될 수 있다. 합금 막(12)은 결함 밀도가 어떤 실시예들에서는 5×108-2 미만이고 어떤 실시예들에서는 107-2 미만이도록 성장될 수 있다.Alloy film 12 may be any material from which a III-nitride device structure can be grown. Alloy film 12 is usually a ternary (such as InGaN or AlGaN), ternary (such as AlInGaN), or quinine (such as BAInGaN) alloy of III-nitride or other III-V material. As illustrated in the table above, in some embodiments, the proportion of InN in InGaN alloy film 12 may be between 14% and 48%. III-nitride device structures having active regions capable of emitting visible light in the blue to red-orange portions of the visible spectrum can be grown on the substrates listed in the table above. Alloy film 12 may be grown such that the defect density is less than 5 × 10 8 cm −2 in some embodiments and less than 10 7 cm −2 in some embodiments.

어떤 실시예들에서, 합금 막(12)은 예를 들어, Si,Ge, 또는 Sn 등의 하나 이상의 n형 도펀트, 또는 예를 들어, Mg, Be, Zn, 또는 Cd 등의 하나 이상의 p형 도펀트로 도핑된다. 도핑된 합금 막(12)은 예를 들어 장치 구조에 대향하는 합금 막(12)의 표면에 접촉이 형성되는 수직 장치에서 사용될 수 있다. 어떤 실시예들에서, 합금 막(12)은 Fe 및/또는 C 등의 합금 막을 절연시키는 하나 이상의 도펀트로 도핑된다. 절연 합금 막은 LED 등의 여러 장치가 단일 합금 막(12) 위에 모놀리식하게 형성된 경우에 사용될 수 있다. 절연 합금 막은 인접하는 장치들을 전기적으로 절연할 수 있다. 단일 합금 막 위에 모놀리식하게 형성된 여러 장치의 한 예는 교류 전원에 접속될 수 있는 LED의 어레이이다. 어떤 실시예들에서, 합금 막(12)은 의도적으로 도핑 또는 보충되지 않고 반절연이다. 어떤 실시예들에서, 기판(10)과의 격자 불일치를 감소시키기 위해서 합금 막(12)의 격자 상수를 미세 조정하는데 하나 이상의 도펀트가 사용되고, 결국 합금 막(12)에서 요구된 인듐의 양을 감소시키고/시키거나 더 두꺼운 합금 막(12)이 성장되게 할 수 있다.In some embodiments, the alloy film 12 may include one or more n-type dopants, such as, for example, Si, Ge, or Sn, or one or more p-type dopants, such as, for example, Mg, Be, Zn, or Cd. Doped with. The doped alloy film 12 can be used, for example, in a vertical device in which contact is made to the surface of the alloy film 12 opposite the device structure. In some embodiments, alloy film 12 is doped with one or more dopants that insulate the alloy film, such as Fe and / or C. An insulating alloy film can be used when several devices such as LEDs are monolithically formed on a single alloy film 12. The insulating alloy film can electrically insulate adjacent devices. One example of several devices monolithically formed on a single alloy film is an array of LEDs that can be connected to an AC power source. In some embodiments, alloy film 12 is semi-insulated without intentionally doping or replenishing. In some embodiments, one or more dopants are used to fine tune the lattice constant of the alloy film 12 in order to reduce the lattice mismatch with the substrate 10, eventually reducing the amount of indium required in the alloy film 12. And / or thicker alloy film 12 may be grown.

어떤 실시예들에서, 합금 막(12)은 기판(10)으로부터 제거된다.In some embodiments, alloy film 12 is removed from substrate 10.

기판(10)이 투명하면, 어떤 실시예들에서 합금 막(12)은 레이저 빔이 기판을 통해 조사되는 레이저 리프트-오프에 의해 제거된다. 기판(10) 위에 먼저 성장된 III-질화물 재료의 층은 레이저 광을 흡수하고 용융시켜, 기판으로부터 합금 막(12)을 떼어놓는다. 레이저 리프트-오프는 두꺼운 합금 막(12)과 기판(10) 중간에 있는 에너지-갭이 낮은 선택적인 합금 반도체 층(14)에 의해 용이해질 수 있다. 에너지-갭이 낮은 층(14)의 조성은 층(14)이 두꺼운 합금 막(12)보다 더 많은 입사 광을 흡수하도록 선택될 수 있고, 이로써 기판(10)과 반도체 재료 사이의 계면을 용융시키는 데 필요한 입사 플럭스를 감소시키고 합금 막(12) 전체에 걸쳐 덜 분산된 손상을 초래할 수 있다.If the substrate 10 is transparent, in some embodiments the alloy film 12 is removed by laser lift-off where a laser beam is irradiated through the substrate. The first layer of III-nitride material grown on the substrate 10 absorbs and melts the laser light to separate the alloy film 12 from the substrate. Laser lift-off may be facilitated by an optional low-gap alloy semiconductor layer 14 between the thick alloy film 12 and the substrate 10. The composition of the low energy-gap layer 14 may be selected such that the layer 14 absorbs more incident light than the thick alloy film 12, thereby melting the interface between the substrate 10 and the semiconductor material. It may reduce the incident flux required to cause and cause less scattered damage throughout the alloy film 12.

어떤 실시예들에서, 층(14)은 합금 막(12)의 형성 전에 기판(10) 위에 제공된 SiNx 또는 SiO2 등의 비-III-질화물 재료의 불연속 패터닝된 막이며, 따라서 합금 막은 기판의 노출된 부분 위에 우선적으로 핵형성되어 성장하고, 이어서 충분한 두께가 형성된 후에 불연속 패턴 위에 합쳐진다. 패터닝된 층은 입사 레이저 광을 우선적으로 흡수하여, 합금 막/기판 계면의 국소화된 용융 및 균열을 야기할 수 있다.In some embodiments, layer 14 is a discontinuous patterned film of a non-III-nitride material, such as SiN x or SiO 2 , provided on substrate 10 prior to formation of alloy film 12, so that the alloy film is formed of the substrate. The nucleation grows preferentially over the exposed portion and then merges over the discontinuous pattern after a sufficient thickness has been formed. The patterned layer preferentially absorbs incident laser light, causing localized melting and cracking of the alloy film / substrate interface.

어떤 실시예들에서, 합금 막(12)와 기판(10)의 계면의 균열을 조장하고 그로써 기판으로부터 합금 막을 제거하는 것을 더 용이하게 하기 위해 그 계면에 또는 그 근처에 선택적인 취약 구역(zone of weakness)(16)이 제공된다. 취약 구역은 합금 막 또는 패터닝된 막의 모두 또는 일부의 형성 전이나 후에 H 또는 N 또는 다른 원자 중 하나 이상의 주입에 의해 기판(10) 또는 합금 막(12)에 제공될 수 있다. 합금 막(12) 내의 취약 구역(16)은 먼저 보다 높은 몰 분율의 InN으로(소정의 성장 온도에서) 그리고 후속하여 보다 낮은 몰 분율의 InN으로(소정의 더 높은 성장 온도에서, 우선적으로 기판과 격자 일치되는 조성으로) 합금 막(12)을 성장시킴으로써 제공될 수 있다. 보다 높은 InN을 함유하는 합금 막은 그 상태도(phase diagram)에 따라 보다 높은 성장 온도에서 훨씬 더 높고 더 낮은 인듐 조성의 영역으로 변형할 수 있다. 최고 인듐 조성의 영역은 입사 레이저 광을 더 많이 흡수하고, 공간적으로 변화하는 인듐 조성으로 인한 기계적 응력은 합금 막에 기계적으로 취약한 층을 생성할 것이다.In some embodiments, an optional zone of weakness at or near the interface to facilitate cracking of the interface of the alloy film 12 and the substrate 10 and thereby to facilitate removal of the alloy film from the substrate. weakness) 16 is provided. The fragile zone may be provided to the substrate 10 or alloy film 12 by implantation of one or more of H or N or other atoms before or after the formation of all or part of the alloy film or patterned film. Weak zone 16 in alloy film 12 firstly with a higher mole fraction InN (at a predetermined growth temperature) and subsequently with a lower mole fraction InN (at a predetermined higher growth temperature, preferentially with the substrate). By lattice matched composition). Alloy films containing higher InN can be transformed into regions of much higher and lower indium composition at higher growth temperatures, depending on the phase diagram. The region of highest indium composition absorbs more of the incident laser light, and mechanical stresses due to the spatially varying indium composition will create a mechanically weak layer in the alloy film.

취약 구역(16)은 또한 합금 막(12)의 형성 전에 (예를 들어, 기판 재료의 직사각형 또는 삼각형 격자의 리지(ridge)로) 기판의 표면을 패터닝함으로써 합금 막(12)/기판(10) 계면에 제공될 수 있다.Weak zone 16 may also be formed by patterning the surface of the substrate prior to formation of alloy film 12 (eg, into a ridge of a rectangular or triangular lattice of substrate material). May be provided at the interface.

취약 구역(16)은 또한 결정 구조 내에 복수의 마이크론 규모의 결정 결함 또는 공극을 생성하기 위해서 충분한 세기 및 광자 에너지의 강하게 집속된 펄스 레이저 빔의 패턴에 웨이퍼를 노출함으로써 합금 막(12)/기판(10) 계면에 제공될 수 있다. 결정 손상의 패턴이 웨이퍼를 가로질러 하나 이상의 레이저 빔을 래스터함으로써, 또는 회절 광학계를 사용하여 엑시머 레이저 등의 단일 고 출력 레이저로부터 많은 수의 스폿을 생성함으로써 생성될 수 있다. 레이저 빔은 짧은 1 마이크로초 미만의 펄스로 강력하게 수렴될 수 있고, 매우 국소화된 손상을 발생시킬 수 있다. 이 노출은 추가의 웨이퍼 처리가 노출 후에 행해질 수 있는 충분히 낮은 선량(dose)으로 성장 후에 에피택시 스택을 통해 발생할 수 있다. 어떤 실시예들에서, 기판은 예를 들어, 웨이퍼 레벨 공정보다는 다이 레벨 공정에서의 후속하는 웨이퍼 처리 후에 제거된다. 또한, 총 노출 출력은 종래의 레이저 리프트-오프에서 요구된 것 미만으로 될 수 있어, 기계적 충격을 덜 받을 수 있다.Vulnerable zone 16 may also be formed by exposing the wafer to a pattern of a strongly focused pulsed laser beam of sufficient intensity and photon energy to create a plurality of micron-scale crystal defects or voids within the crystal structure. 10) may be provided at the interface. Patterns of crystal damage can be generated by rasterizing one or more laser beams across the wafer, or by generating a large number of spots from a single high power laser, such as an excimer laser, using diffractive optics. The laser beam can be strongly converged with pulses of less than 1 microsecond short and can cause very localized damage. This exposure can occur through the epitaxy stack after growth to a sufficiently low dose that additional wafer processing can be done after exposure. In some embodiments, the substrate is removed after subsequent wafer processing in a die level process, for example, rather than a wafer level process. In addition, the total exposure power can be less than that required in conventional laser lift-off, which can result in less mechanical impact.

어떤 실시예들에서, 기판(10)은 습식 화학 에칭 등의 에칭에 의해 제거된다. 예를 들어, ScMgAlO4는 본 명세서에 참고로 포함된, Solid-State Electronics, 42,467(1998)에서 발표된 "Dry and Wet Etching of ScMgAlO4"에서 C.D.Brandle 등에 의해 보고된 바와 같이, H3PO4와 H2O2의 수용 혼합물, H2SO4:H2O2:H2O, 및 HF의 수용 혼합물에 의해 쉽게 공격받는다. 어떤 실시예들에서, 성장 기판(30)의 모두 또는 일부는 800 와트의 인가 전력으로 Cl2와 Ar의 기체 혼합물을 이용하는 반응성 이온 에칭에 의해 제거된다.In some embodiments, the substrate 10 is removed by etching, such as a wet chemical etch. For example, ScMgAlO 4 has been added to H 3 PO 4 , as reported by CDBrandle et al. In “Dry and Wet Etching of ScMgAlO 4 ” published in Solid-State Electronics, 42,467 (1998), incorporated herein by reference. It is easily attacked by an aqueous mixture of H 2 O 2, an aqueous mixture of H 2 SO 4 : H 2 O 2 : H 2 O, and HF. In some embodiments, all or part of the growth substrate 30 is removed by reactive ion etching using a gas mixture of Cl 2 and Ar at an applied power of 800 watts.

상기 표에 나타낸 기판 재료는 운모 특성을 갖고, 결정의 (0001) 기저 면(즉, 기판 배향이 (0001)인 경우에 기판의 표면에 평행한 면)이 우선적으로 균열한다. 기판(10)은 기계적 방법에 의해 합금 막(12)으로부터 제거될 수 있다. 적합한 방법은 예를 들어, 폴리싱 슬러리로 기계적 연마를 하고; 기판과 합금 막 사이에 회전력을 가하고; 접착제 코팅된 플라스틱 막을 기판에 그리고 제2 접착제 코팅된 플라스틱 막을 합금층에 접착하고 기판과 합금 막을 떼어 놓고; 날카로운 날을 이용하여 기판과 합금 막 간의 계면을 깨고; 음향 에너지의 펄스를 가하고; 균열을 개시하는 충격파를 발생하기 위해 계면의 작은 점(<1㎟)에 집속된 하나 이상의 레이저 펄스를 가하고; 기판(10)과 합금 막(12)의 표면을 가로질러 불균일한 온도 분포를 가하고; 합금 막(12)과 기판(10)에 수직인 표면을 가로질러 온도 구배를 가하는 것(예를 들어, 합금 막의 한 면에 더 높은 온도가 가해지고, 기판의 한 면에 더 낮은 온도가 가해짐)을 포함하지만, 이들로 제한되지 않는다.The substrate material shown in the above table has mica characteristics, and the (0001) base face of the crystal (that is, the plane parallel to the surface of the substrate when the substrate orientation is (0001)) is preferentially cracked. Substrate 10 may be removed from alloy film 12 by mechanical methods. Suitable methods include, for example, mechanical polishing with a polishing slurry; Applying rotational force between the substrate and the alloy film; Bonding the adhesive coated plastic film to the substrate and the second adhesive coated plastic film to the alloy layer and separating the substrate and the alloy film; Using a sharp blade to break the interface between the substrate and the alloy film; Applying a pulse of acoustic energy; Applying one or more laser pulses focused at a small point (<1 mm 2) of the interface to generate a shock wave initiating the crack; Applying a non-uniform temperature distribution across the surface of the substrate 10 and the alloy film 12; Applying a temperature gradient across the surface perpendicular to the alloy film 12 and the substrate 10 (eg, a higher temperature is applied to one side of the alloy film and a lower temperature is applied to one side of the substrate) ), But not limited to these.

기판(10)이 합금 막(12)으로부터 제거되면, 기판(10)은 표면 재처리될 수 있고 또 하나의 합금 막(12)이 그 위에 형성된다.Once the substrate 10 is removed from the alloy film 12, the substrate 10 can be surface retreated and another alloy film 12 is formed thereon.

기판(10)이 제거된 후에, 반도체 장치 구조가 도 2에 도시된 바와 같이, 합금 막(12) 위에 성장될 수 있다. 하기의 예에서 반도체 장치 구조는 청색 또는 UV 광을 방출하는 III-질화물 LED이지만, 레이저 다이오드, 높은 전자 이동도 트랜지스터, 및 이종 접합 바이폴라 트랜지스터 등의 다른 전자 및 광전자 장치가 여기서 설명된 기판 위에 형성될 수 있다.After the substrate 10 is removed, the semiconductor device structure can be grown over the alloy film 12, as shown in FIG. In the examples below, the semiconductor device structure is a III-nitride LED that emits blue or UV light, but other electronic and optoelectronic devices such as laser diodes, high electron mobility transistors, and heterojunction bipolar transistors may be formed over the substrate described herein. Can be.

도 2에 도시된 바와 같이, 반도체 구조(22)가 합금 막(12) 위에 성장된다. 반도체 구조(22)는 n형 영역(21)과 p형 영역(25) 사이에 끼워진 발광 또는 활성 영역(23)을 포함한다. n형 영역(21)이 전형적으로 먼저 성장되고 예를 들어, n형이거나 또는 의도적으로 도핑되지 않을 수 있는 버퍼층 또는 핵형성층 등의 준비층들 및 광을 효율적으로 방출하기 위해 발광 영역에 바람직한 특정한 광학적 또는 전기적 특성을 위해 설계된 n형 또는 심지어 p형 장치층들을 포함하는 상이한 조성과 도펀트 농도의 다중층을 포함할 수 있다. 발광 또는 활성 영역(23)이 n형 영역(21) 위에 성장된다. 적합한 발광 영역(23)의 예는 하나의 두껍거나 얇은 발광층, 또는 배리어층에 의해 분리된 다중의 얇거나 두꺼운 발광층을 포함하는 다중 양자 우물 발광 영역을 포함한다. p형 영역(25)이 발광 영역(23) 위에 성장된다. n형 영역(21)과 마찬가지로, p형 영역(25)은 의도적으로 도핑되지 않은 층, 또는 n형 층을 포함하는 상이한 조성, 두께, 및 도펀트 농도의 다중층을 포함할 수 있다. 한 예에서, ScMgAlO4는 기판(10)이고 합금 막(12)은 In0 .14Ga0 .86N이다. 본 예에서, n형 층, 발광층, 및 p형 층은 각각, In0 .14Ga0 .86N, In0 .16Ga0 .84N, 및 In0 .12Ga0 .88N으로 형성된다. 도 2에 도시된 구조는 도 3에 도시된 박막 플립 칩 장치 및 도 4에 도시된 수직 장치를 포함하나 이들로 제한되지 않는 임의의 적합한 장치 설계로 처리될 수 있다.As shown in FIG. 2, a semiconductor structure 22 is grown over the alloy film 12. The semiconductor structure 22 includes a light emitting or active region 23 sandwiched between the n-type region 21 and the p-type region 25. The n-type region 21 is typically grown first and for example preparative layers, such as a buffer layer or nucleation layer, which may be n-type or intentionally not doped, and certain optical which is desirable for the light-emitting region to emit light efficiently. Or multiple layers of different composition and dopant concentration, including n-type or even p-type device layers designed for electrical properties. The light emitting or active region 23 is grown over the n-type region 21. Examples of suitable light emitting regions 23 include multiple quantum well light emitting regions comprising one thick or thin light emitting layer, or multiple thin or thick light emitting layers separated by a barrier layer. The p-type region 25 is grown over the light emitting region 23. Like the n-type region 21, the p-type region 25 may comprise multiple layers of different composition, thickness, and dopant concentration, including intentionally undoped layers, or n-type layers. In one example, ScMgAlO 4 comprises a substrate (10), and the alloy film 12 is an In 0 .14 Ga 0 .86 N. In the present example, n-type layer, a light emitting layer, and a p-type layer, respectively, In 0 .14 0 .86 N Ga, In 0 .16 0 .84 N Ga, In, and 0 .12 0 .88 Ga is formed in a N . The structure shown in FIG. 2 can be processed with any suitable device design, including but not limited to the thin film flip chip device shown in FIG. 3 and the vertical device shown in FIG.

도 3에 도시된 장치에서, p 접촉 금속(26)이 p형 영역(25) 위에 배치되고, 그 다음에 p형 영역(25) 및 활성 영역(23)의 부분이 금속화를 위해 n형 층을 노출하도록 에칭 제거된다. p 접촉(26) 및 n 접촉(24)은 장치의 동일 측 위에 있다. p 접촉(26)은 유전체 등의 전기적 절연 재료로 채워질 수 있는 갭(27)에 의해 n 접촉(24)과 전기적으로 분리된다. 도 3에 도시된 바와 같이, p 접촉(26)은 다중 n 접촉 영역(24) 사이에 배치될 수 있지만, 반드시 그럴 필요는 없다. 어떤 실시예들에서 n 접촉(24) 및 p 접촉(26) 중 어느 하나 또는 둘 다는 반사성이고 장치는 도 3에 도시된 배향에서 장치의 상부를 통해 광이 추출되도록 탑재된다. 어떤 실시예들에서, 접촉은 크기가 제한될 수 있거나 또는 투명하게 만들어질 수 있고, 장치는 접촉이 형성되어 있는 표면을 통해 광이 추출되도록 탑재될 수 있다. 반도체 구조는 마운트(28)에 부착된다. 그 위에 반도체 구조(22)가 성장되는 합금 막은 도 3에 도시된 바와 같이 제거될 수 있거나, 또는 장치의 부분으로 남을 수 있다. 어떤 실시예들에서, 합금 막을 제거함으로써 노출된 반도체층, 또는 장치의 부분으로 남는 실시예들에서 합금 막 자체는 패터닝되거나 거칠게 되어, 장치로부터의 광 추출을 향상시킬 수 있다.In the device shown in FIG. 3, a p contact metal 26 is disposed above the p-type region 25, and then a portion of the p-type region 25 and the active region 23 are n-type layers for metallization. Etched off to expose. p contact 26 and n contact 24 are on the same side of the device. The p contact 26 is electrically separated from the n contact 24 by a gap 27 that can be filled with an electrically insulating material such as a dielectric. As shown in FIG. 3, p contact 26 may be disposed between multiple n contact regions 24, but need not be. In some embodiments either or both of n contact 24 and p contact 26 are reflective and the device is mounted such that light is extracted through the top of the device in the orientation shown in FIG. 3. In some embodiments, the contact can be limited in size or made transparent, and the device can be mounted so that light is extracted through the surface on which the contact is formed. The semiconductor structure is attached to mount 28. The alloy film on which the semiconductor structure 22 is grown may be removed as shown in FIG. 3, or may remain as part of the device. In some embodiments, the alloy film itself may be patterned or roughened in embodiments that remain as part of the exposed semiconductor layer, or device by removing the alloy film, to improve light extraction from the device.

도 4에 도시된 수직 주입 LED에서, n 접촉이 반도체 구조(22)의 한 측에 형성되고, p 접촉이 반도체 구조의 다른 측에 형성된다. 예를 들어, p 접촉(26)은 p형 영역(25) 위에 형성될 수 있고 장치는 p 접촉(26)을 통해 마운트(28)에 부착될 수 있다. 합금 막의 모두 또는 일부가 제거될 수 있고 합금 막의 일부를 제거함으로써 노출된 n형 영역(21)의 표면 위에 n 접촉(24)이 형성될 수 있다. n 접촉과의 전기적 접촉은 도 4에 도시된 것과 같은 와이어 본드 또는 금속 브리지로 이루어질 수 있다. 어떤 실시예들에서, 합금 막의 모두 또는 일부가 장치에 남고 합금 막과의 전기적 접촉이 이루어진다.In the vertical implantation LED shown in FIG. 4, n contacts are formed on one side of the semiconductor structure 22 and p contacts are formed on the other side of the semiconductor structure. For example, p contact 26 may be formed over p-type region 25 and the device may be attached to mount 28 via p contact 26. All or part of the alloy film may be removed and an n contact 24 may be formed on the surface of the exposed n-type region 21 by removing a portion of the alloy film. The electrical contact with the n contact may be made of a wire bond or metal bridge as shown in FIG. 4. In some embodiments, all or part of the alloy film remains in the device and electrical contact is made with the alloy film.

LED는 인, 양자 도트(quantum dots), 또는 색소 등의 하나 이상의 파장 변환 재료와 결합되어 백색 광 또는 다른 컬러의 단색 광을 생성할 수 있다. LED에 의해 방출된 광의 모두 또는 일부만이 파장 변환 재료에 의해 변환될 수 있다. LED에 의해 방출된 변환되지 않은 광은 그럴 필요는 없지만, 광의 최종 스펙트럼의 일부일 수 있다. 통상적인 결합의 예는 황색 발광 인과 결합된 청색 발광 LED, 녹색 및 적색 발광 인과 결합된 청색 발광 LED, 청색 및 황색 발광 인과 결합된 UV 발광 LED, 및 청색, 녹색, 및 적색 발광 인과 결합된 UV 발광 LED를 포함한다. 장치로부터 방출된 광의 스펙트럼을 맞추기 위해 다른 컬러의 광을 방출하는 파장 변환 재료가 첨가될 수 있다.The LED may be combined with one or more wavelength converting materials such as phosphorus, quantum dots, or pigments to produce monochromatic light of white light or other color. All or part of the light emitted by the LED may be converted by the wavelength converting material. The unconverted light emitted by the LED need not be, but may be part of the final spectrum of light. Examples of typical combinations include blue light emitting LEDs combined with yellow light emitting phosphors, blue light emitting LEDs combined with green and red light emitting phosphorus, UV light emitting LEDs combined with blue and yellow light emitting phosphorus, and UV light emitting combined with blue, green and red light emitting phosphorus. It includes an LED. Wavelength converting materials that emit light of different colors may be added to match the spectrum of light emitted from the device.

파장 변환 요소는, 예를 들어, LED에 접착 또는 접합되거나 또는 LED로부터 이격된 사전 형성된 세라믹 인 층, 또는 LED 위에 스텐실, 스크린 프린트, 스프레이, 침전, 증착, 스퍼터링되거나, 또는 다른 방식으로 디스펜스 또는 형성된 유기 또는 무기 봉지재(encapsulant) 내에 배치된 분말 인 또는 양자 도트일 수 있다.The wavelength converting element may be, for example, a preformed ceramic phosphor layer bonded or bonded to or separated from the LED, or a stencil, screen print, spray, precipitate, deposit, sputtered, or otherwise dispensed or formed over the LED. It may be powdered phosphorus or quantum dots disposed in an organic or inorganic encapsulant.

3원, 4원, 또는 5원 반도체 합금 막은 가용한 기본적인 및 2원 반도체 기판보다 몇 가지 장점을 가질 수 있다. 예를 들어, 상술한 합금 막의 결정 구조 및 면내 격자 상수는 III-질화물 장치 구조와 더 잘 일치할 수 있다. 이에 따라 결정 품질이 높아지고(예를 들어, 결함이 적음) 활성층에 대한 응력이 작아져서, 재료의 광전자 특성을 향상시킬 수 있고 장치 성능을 향상시킬 수 있으며, 기판 및 장치층의 열 팽창 특성의 일치가 보다 양호해져서, 장치의 제조 수율을 높일 수 있다.Ternary, quaternary, or ternary semiconductor alloy films may have several advantages over available basic and binary semiconductor substrates. For example, the crystal structure and in-plane lattice constant of the alloy film described above may better match the III-nitride device structure. This results in higher crystal quality (e.g. fewer defects) and less stress on the active layer, which can improve the optoelectronic properties of the material and improve device performance and match thermal expansion properties of the substrate and device layer. Becomes more favorable, and the manufacturing yield of an apparatus can be improved.

본 발명이 상세히 설명되었지만, 본 기술 분야에 통상의 지식을 가진 자는 본 개시에 따라, 여기서 설명된 발명의 개념의 진의에서 벗어나지 않고서 본 발명에 수정이 이루어질 수 있다는 것을 알 것이다. 그러므로, 본 발명의 범위는 예시되고 설명된 특정한 실시예들로 한정되는 것으로 의도되지 않는다.Although the present invention has been described in detail, those skilled in the art will appreciate that modifications may be made to the invention in accordance with the present disclosure without departing from the spirit of the inventive concept described herein. Therefore, it is not intended that the scope of the invention be limited to the specific embodiments illustrated and described.

Claims (20)

기판 상에 III-질화물층을 성장시키는 단계
를 포함하고,
상기 기판은 RAO3(MO)n이고, 여기서 R은 Sc, In, Y 및 란탄 계열 원소로부터 선택되고,
A는 Fe(III), Ga 및 Al로부터 선택되고, M은 Mg, Mn, Fe(II), Co, Cu, Zn 및 Cd로부터 선택되고, n은 1 이상의 정수이고,
상기 기판은 면내 격자 상수 asubstrate를 갖고,
상기 III-질화물층은 벌크 격자 상수 alayer를 갖고,
Figure pct00004
는 1% 이하인 방법.
Growing a III-nitride layer on a substrate
Lt; / RTI &gt;
The substrate is RAO 3 (MO) n , where R is selected from Sc, In, Y and lanthanide based elements,
A is selected from Fe (III), Ga and Al, M is selected from Mg, Mn, Fe (II), Co, Cu, Zn and Cd, n is an integer of 1 or more,
The substrate has an in-plane lattice constant a substrate ,
The III-nitride layer has a bulk lattice constant a layer ,
Figure pct00004
Is less than or equal to 1%.
제1항에 있어서, 상기 기판은 ScMgAlO4, ScGaMgO4, ScAlMnO4, InAlMnO4 중 하나인 방법.The method of claim 1, wherein the substrate is one of ScMgAlO 4 , ScGaMgO 4 , ScAlMnO 4 , InAlMnO 4 . 제1항에 있어서, 상기 III-질화물층은 InGaN 및 AlInGaN 중 하나인 방법.The method of claim 1, wherein the III-nitride layer is one of InGaN and AlInGaN. 제1항에 있어서, 상기 III-질화물층은 50㎛보다 큰 두께를 갖는 방법.The method of claim 1, wherein the III-nitride layer has a thickness greater than 50 μm. 제1항에 있어서, 상기 기판을 제거하는 단계를 더 포함하는 방법.The method of claim 1, further comprising removing the substrate. 제5항에 있어서, 상기 III-질화물층 상에, n형 영역과 p형 영역 사이에 배치된 III-질화물 발광층을 포함하는 구조체를 성장시키는 단계를 더 포함하는 방법.6. The method of claim 5, further comprising growing a structure on the III-nitride layer comprising a III-nitride light emitting layer disposed between an n-type region and a p-type region. 제6항에 있어서, 상기 n형 영역은 In0 .14Ga0 .86N의 적어도 하나의 층을 포함하고, 상기 발광층은 In0 .16Ga0 .84N을 포함하고, 상기 p형 영역은 In0 .12Ga0 .88N의 적어도 하나의 층을 포함하는 방법.The method of claim 6, wherein the n-type region is In 0 .14 Ga 0 .86 N and at least comprising a layer, of the light-emitting layer comprises an In 0 .16 Ga 0 .84 N, the p-type region In 0 .12 Ga 0 .88 N at least one layer. 제5항에 있어서, 상기 제거하는 단계는 상기 기판과 상기 III-질화물층 사이에 배치된 희생층(sacrificial layer)을 용융시키는 단계를 포함하는 방법.6. The method of claim 5, wherein the removing comprises melting a sacrificial layer disposed between the substrate and the III-nitride layer. 제8항에 있어서, 상기 희생층은 패터닝된 비-III-질화물막 및 상기 III-질화물층보다 낮은 밴드 갭을 갖는 III-질화물 재료 중 하나인 방법.The method of claim 8, wherein the sacrificial layer is one of a patterned non-III-nitride film and a III-nitride material having a lower band gap than the III-nitride layer. 제5항에 있어서, 상기 제거하는 단계는 기계적 방법에 의해 제거하는 단계와 날(blade)을 이용하여 상기 III-질화물층과 상기 기판 사이의 계면을 깨는 단계 중 하나의 단계를 포함하는 방법.6. The method of claim 5, wherein the removing comprises one of removing by a mechanical method and breaking the interface between the III-nitride layer and the substrate using a blade. 제5항에 있어서, 상기 제거하는 단계는, 상기 기판에, 상기 III-질화물층에, 또는 상기 기판과 상기 III-질화물층 사이의 계면에 배치된 취약 구역(zone of weakness)에서 상기 III-질화물층으로부터 상기 기판을 분리하는 단계를 포함하는 방법.6. The method of claim 5, wherein said removing comprises said III-nitride in a zone of weakness disposed in said substrate, in said III-nitride layer, or at an interface between said substrate and said III-nitride layer. Separating the substrate from the layer. 제11항에 있어서, 상기 취약 구역은 패터닝된 층을 포함하는 방법.The method of claim 11, wherein the fragile zone comprises a patterned layer. 제11항에 있어서, 상기 취약 구역은 H 원자들과 N 원자들 중 하나가 주입된 영역을 포함하는 방법.The method of claim 11, wherein the fragile zone comprises a region implanted with one of H atoms and N atoms. 제11항에 있어서, 상기 III-질화물층은 InGaN이고, 상기 취약 구역은 상기 III-질화물층보다 높은 InN 조성을 갖는 영역을 포함하는 방법.The method of claim 11, wherein said III-nitride layer is InGaN and said fragile zone comprises a region having a higher InN composition than said III-nitride layer. 제11항에 있어서, 상기 취약 구역은 집속된 레이저 빔의 조사에 의해 생성된 복수의 마이크로미터 규모의 결정 결함들 또는 공극들(micron scale crystal defects or voids)을 포함하는 방법.12. The method of claim 11, wherein the zone of weakness comprises a plurality of micron scale crystal defects or voids generated by irradiation of a focused laser beam. 기판 상에 III-질화물층을 성장시키는 단계
를 포함하고,
상기 기판은 비-III-질화물 재료이고,
상기 III-질화물층은 3원, 4원 또는 5원 합금이고,
상기 III-질화물층은 기계적으로 자기 지지할 정도로 충분히 두껍고,
상기 III-질화물층은 5×108-2 미만의 결함 밀도를 갖는 방법.
Growing a III-nitride layer on a substrate
Lt; / RTI &gt;
The substrate is a non-III-nitride material,
The III-nitride layer is a three-, four- or five-membered alloy,
The III-nitride layer is thick enough to be mechanically self-supporting,
Wherein said III-nitride layer has a defect density of less than 5 × 10 8 cm −2 .
제16항에 있어서, 상기 III-질화물층으로부터 상기 기판을 제거하는 단계를 더 포함하는 방법.The method of claim 16 further comprising removing the substrate from the III-nitride layer. 제17항에 있어서, 상기 기판을 제거한 후에 상기 III-질화물층 상에 발광층을 성장시키는 단계를 더 포함하는 방법. 18. The method of claim 17, further comprising growing a light emitting layer on the III-nitride layer after removing the substrate. 제16항에 있어서, 상기 기판은 ScMgAlO4, ScGaMgO4, ScAlMnO4, InAlMnO4 중 하나인 방법.The method of claim 16, wherein the substrate is one of ScMgAlO 4 , ScGaMgO 4 , ScAlMnO 4 , InAlMnO 4 . 제16항에 있어서,
상기 기판은 면내 격자 상수 asubstrate를 갖고,
상기 III-질화물층은 벌크 격자 상수 alayer를 갖고,
Figure pct00005
는 1% 이하인 방법.
17. The method of claim 16,
The substrate has an in-plane lattice constant a substrate ,
The III-nitride layer has a bulk lattice constant a layer ,
Figure pct00005
Is less than or equal to 1%.
KR1020137014126A 2010-11-02 2011-10-25 Iii-nitride layer grown on a substrate KR20130112903A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40914910P 2010-11-02 2010-11-02
US61/409,149 2010-11-02
PCT/IB2011/054755 WO2012059843A1 (en) 2010-11-02 2011-10-25 Iii-nitride layer grown on a substrate

Publications (1)

Publication Number Publication Date
KR20130112903A true KR20130112903A (en) 2013-10-14

Family

ID=44936321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014126A KR20130112903A (en) 2010-11-02 2011-10-25 Iii-nitride layer grown on a substrate

Country Status (5)

Country Link
EP (1) EP2636075A1 (en)
JP (1) JP2014500842A (en)
KR (1) KR20130112903A (en)
CN (1) CN103180971A (en)
WO (1) WO2012059843A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2543215C2 (en) * 2013-07-08 2015-02-27 Юрий Георгиевич Шретер Method of growing epitaxial layers of semiconductor crystals of group three nitrides on layered crystalline structure
CN105220131B (en) * 2015-10-10 2018-04-10 无锡盈芯半导体科技有限公司 The method that air pulse method prepares thin film transistor (TFT) IGZO semiconductor film layers
FR3060305B1 (en) * 2016-12-16 2019-05-24 Virbac Sa DEVICE FOR COLLECTING A LIQUID CONTAINED IN A CONTAINER, CONTAINER AND USE THEREOF.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530267A (en) * 1995-03-14 1996-06-25 At&T Corp. Article comprising heteroepitaxial III-V nitride semiconductor material on a substrate
US5919305A (en) * 1997-07-03 1999-07-06 Cbl Technologies, Inc. Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6613143B1 (en) * 2001-07-06 2003-09-02 Technologies And Devices International, Inc. Method for fabricating bulk GaN single crystals
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device

Also Published As

Publication number Publication date
WO2012059843A1 (en) 2012-05-10
EP2636075A1 (en) 2013-09-11
CN103180971A (en) 2013-06-26
JP2014500842A (en) 2014-01-16

Similar Documents

Publication Publication Date Title
US10586891B2 (en) Light emitting device with improved extraction efficiency
US9991414B2 (en) Method of forming a composite substrate
US10304997B2 (en) III-nitride light emitting device with a region including only ternary, quaternary, and/or quinary III-nitride layers
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
JP2009038344A (en) Formation of nitride-based optoelectronic/electronic device structure on lattice-matched substrate
US20100244065A1 (en) Semiconductor light emitting device grown on an etchable substrate
JP2013517621A (en) Semiconductor light emitting device comprising a layer for compensating for thermal expansion of a substrate
KR102147587B1 (en) Ⅲ-nitride light-emitting device grown on a relaxed layer
KR20070044099A (en) Nitride-based light emitting diode and manufacturing method of the same
JP6321013B2 (en) Light emitting device comprising a molded substrate
KR20130112903A (en) Iii-nitride layer grown on a substrate
JP2008282942A (en) Semiconductor element, and manufacturing method thereof
US20090068776A1 (en) Method for fabricating semiconductor substrate for optoelectronic components

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid