KR20130106163A - 발광소자 및 이를 구비한 라이트 유닛 - Google Patents

발광소자 및 이를 구비한 라이트 유닛 Download PDF

Info

Publication number
KR20130106163A
KR20130106163A KR1020120027842A KR20120027842A KR20130106163A KR 20130106163 A KR20130106163 A KR 20130106163A KR 1020120027842 A KR1020120027842 A KR 1020120027842A KR 20120027842 A KR20120027842 A KR 20120027842A KR 20130106163 A KR20130106163 A KR 20130106163A
Authority
KR
South Korea
Prior art keywords
light emitting
metal frame
emitting device
substrate
disposed
Prior art date
Application number
KR1020120027842A
Other languages
English (en)
Other versions
KR101866568B1 (ko
Inventor
김하나
이해경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120027842A priority Critical patent/KR101866568B1/ko
Publication of KR20130106163A publication Critical patent/KR20130106163A/ko
Application granted granted Critical
Publication of KR101866568B1 publication Critical patent/KR101866568B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광소자는, 기판 및 상기 기판 상에 배치된 복수의 반도체층을 포함하는 제1발광 칩; 상기 제1발광 칩 아래에 배치된 제1금속 프레임; 및 상기 제1금속 프레임과 상기 기판 사이에 배치되는 페이스트 부재를 포함하며, 상기 페이스트 부재는 상기 기판의 굴절률보다 낮은 절연성 수지재질과 알루미나 필러를 포함하하며, 상기 알루미나 필러의 함량은 상기 절연성 수지재질에 비해 9-12wt%의 함량을 포함한다.

Description

발광소자 및 이를 구비한 라이트 유닛{LIGHT EMITTING DEVICE AND LIGHT UNIT HAVING THE SAME}
본 발명은 발광소자 및 이를 구비한 라이트 유닛에 관한 것이다.
발광소자, 예컨대 발광 다이오드(Light Emitting Device)는 전기 에너지를 빛으로 변환하는 반도체 소자의 일종으로, 기존의 형광등, 백열등을 대체하여 차세대 광원으로서 각광받고 있다.
발광 다이오드는 반도체 소자를 이용하여 빛을 생성하므로, 텅스텐을 가열하여 빛을 생생하는 백열등이나, 또는 고압 방전을 통해 생성된 자외선을 형광체에 충돌시켜 빛을 생성하는 형광등에 비해 매우 낮은 전력만을 소모한다.
또한, 발광 다이오드는 반도체 소자의 전위 갭을 이용하여 빛을 생성하므로 기존의 광원에 비해 수명이 길고 응답특성이 빠르며, 친환경적 특징을 갖는다.
이에 따라, 기존의 광원을 발광 다이오드로 대체하기 위한 많은 연구가 진행되고 있으며, 발광 다이오드는 실내외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 사용이 증가하고 있다.
실시예는 새로운 페이스트(paste) 부재를 갖는 발광 소자를 제공한다.
실시 예는 발광 칩과 금속 프레임 사이에 접착된 페이스트 부재의 열 전도율을 개선시켜 줄 수 있도록 한 발광소자 및 이를 구비한 라이트 유닛을 제공한다.
실시 예에 따른 발광소자는, 기판 및 상기 기판 상에 배치된 복수의 반도체층을 포함하는 제1발광 칩; 상기 제1발광 칩 아래에 배치된 제1금속 프레임; 및 상기 제1금속 프레임과 상기 기판 사이에 배치되는 페이스트 부재를 포함하며, 상기 페이스트 부재는, 상기 기판의 굴절률보다 낮은 절연성 수지재질과 알루미나 필러를 포함하며, 상기 알루미나 필러의 함량은 상기 절연성 수지재질에 비해 9-12wt%의 함량을 포함한다.
실시 예는 발광 칩의 열 전도율을 개선시켜 줄 수 있다.
실시 예는 발광 칩과 기판 사이의 열 저항 차이를 낮추어 줄 수 있다.
실시 예는 발광소자 및 이를 갖는 라이트 유닛의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자의 사시도를 나타낸다.
도 2는 도 1의 발광소자의 측 단면도이다.
도 3은 도 1의 발광 칩과 금속 프레임 사이의 페이스트 부재를 나타낸 도면이다.
도 4는 실시 예에 따른 페이스트 부재의 필러 함량에 따른 점도를 나타낸 그래프이다.
도 5는 실시 예와 비교 예의 페이스트 부재의 퍼짐성을 시간에 따라 비교한 도면이다.
도 6은 실시 예 및 비교 예의 페이스트 부재의 열 저항을 비교한 도면이다.
도 7은 실시 예와 비교 예에서 발광 칩과 금속 프레임 사이의 온도 차이를 비교한 도면이다.
도 8은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 9는 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 10은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 11은 제5실시 예에 따른 발과 소자를 나타낸 측 단면도이다.
도 12는 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 13은 제7실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 14는 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 15는 실시 예에 따른 발광 소자를 갖는 표시 장치를 나타낸 사시도이다.
도 16는 실시 예에 따른 발광 소자를 갖는 표시 장치의 다른 예를 나타낸 측 단면도이다.
도 17은 실시 예에 따른 발광 소자를 갖는 조명 장치를 나타낸 사시도이다.
실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상/위(on)"에 또는 "아래/하(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"과 "아래/하(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
이하, 첨부된 도면을 참조하여 실시 예에 따른 발광소자를 설명한다.
도 1은 제1실시예에 따른 발광소자의 사시도를 나타내며, 도 2는 도 1의 발광소자의 측 단면도이고, 도 3은 도 1의 발광 소자의 부분 확대도이다.
도 1 내지 도 3을 참조하면, 발광소자(100)는 오목부(60)를 갖는 몸체(10), 제1캐비티(25)를 갖는 제1금속 프레임(21), 제2캐비티(35)를 갖는 제2금속 프레임(31), 연결 프레임(46), 발광 칩들(71,72), 연결부재들(3 내지 6), 몰딩 부재(51), 및 페이스트 부재(81,82)를 포함한다. 실시 예의 설명의 위해, 상기 발광소자(100)는 제1방향의 길이가 3mm-12mm, 제1방향과 직교하는 제2방향의 길이가 3mm-12mm, 두께가 800㎛ 범위로 형성될 수 있으며, 내부에 복수의 발광 칩(71,72)이 배치된 구성을 일 예로 설명하기로 하며, 상기 각 수치의 오차는 ±10% 범위를 포함하며, 상기의 구조로 본 발명을 한정하지는 않는다.
상기 몸체(10)는 절연성, 전속성, 또는 금속성 재질 중 적어도 하나를 포함할 수 있다. 상기 몸체(10)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 예를 들면, 상기 몸체(10)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질로 이루어질 수 있다.
다른 예로서, 상기 몸체(10)가 전도성을 갖는 재질로 형성되면, 상기 몸체(10)의 표면에는 절연막(미도시)이 더 형성되어 전도성의 몸체(10)와 다른 금속 프레임과의 전기적인 쇼트를 방지할 수 있다.
상기 몸체(10)의 형상은 위에서 볼 때, 삼각형, 사각형, 다각형, 원형, 또는 곡면을 갖는 형상으로 형성될 수 있다. 상기 몸체(10)는 복수의 측면부(11~14)를 포함하며, 상기 복수의 측면부(11~14) 중 적어도 하나는 상기 몸체(10)의 하면에 대해 수직하거나 경사지게 배치될 수 있다. 상기 몸체(10)는 제1 내지 제4측면부(11~14)를 그 예로 설명하며, 제1측면부(11)와 제2측면부(12)는 서로 반대측 면이며, 상기 제3측면부(13)와 상기 제4측면부(14)는 서로 반대측 면이다. 상기 제1측면부(11) 및 제2측면부(12) 각각의 길이는 제3측면부(13) 및 제4측면부(14)의 길이와 다를 수 있으며, 예컨대 상기 제1측면부(11)와 상기 제2측면부(12)의 길이(예: 단변 길이)는 상기 제3측면부(13) 및 제4측면부(14)의 길이보다 더 짧게 형성될 수 있다. 상기 제1측면부(11) 또는 제2측면부(12)의 길이는 상기 제3측면부(13) 및 제4측면부(14) 사이의 간격일 수 있으며, 상기의 길이 방향은 제2 및 제3캐비티(25,35)의 중심을 지나는 방향일 수 있다.
상기 제1금속 프레임(21) 및 제2금속 프레임(31)은 상기 몸체(10)의 하면에 배치되어 회로기판 상에 탑재될 수 있다. 다른 예로서, 상기 제1금속 프레임(21) 및 제2금속 프레임(31)은 상기 몸체(10)의 일 측면에 배치되어 회로 기판 상에 탑재될 수 있다. 상기 제1금속 프레임(21) 및 제2금속 프레임(31)의 두께는 0.2mm±0.05 mm로 형성될 수 있다. 상기의 제1 및 제2금속 프레임(21,31)은 전원을 공급하는 리드 프레임으로 기능하게 된다.
상기 몸체(10)는 오목부(60)를 포함하며, 상기 오목부(60)는 상부가 개방되고, 측면과 바닥(16)으로 이루어진다. 상기 오목부(60)는 상기 몸체(10)의 상면(15)으로부터 오목한 컵 구조, 캐비티 구조, 또는 리세스 구조와 같은 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 오목부(60)의 측면은 그 바닥(16)에 대해 수직하거나 경사질 수 있다. 상기 오목부(60)를 위에서 바라본 형상은 원형, 타원형, 다각형(예컨대, 사각형), 또는 모서리가 곡면인 다각형 형상일 수 있다.
상기 제1금속 프레임(21)은 상기 오목부(60)의 제1영역 아래에 배치되며, 상기 오목부(60)의 바닥(16)에 일부가 배치되고 그 중심부에 상기 오목부(60)의 바닥(16)보다 더 낮은 깊이를 갖도록 오목한 제1캐비티(25)가 배치된다. 상기 제1캐비티(25)는 상기 오목부(60)의 바닥(16)으로부터 상기 몸체(10)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다.
상기 제1캐비티(25)의 측면 및 바닥(22)은 상기 제1금속 프레임(21)에 의해 형성되며, 상기 제1캐비티(25)의 둘레 측면은 상기 제1캐비티(25)의 바닥(22)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제1캐비티(25)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다.
상기 제2금속 프레임(31)은 상기 오목부(60)의 제1영역과 이격되는 제2영역에 배치되며, 상기 오목부(60)의 바닥(16)에 일부가 배치되고, 그 중심부에는 상기 오목부(60)의 바닥(16)보다 더 낮은 깊이를 갖도록 오목한 제2캐비티(35)가 형성된다. 상기 제2캐비티(35)는 상기 제2금속 프레임(31)의 상면으로부터 상기 몸체(10)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. 상기 제2캐비티(35)의 바닥(32) 및 측면은 상기 제2금속 프레임(31)에 의해 형성되며, 상기 제2캐비티(35)의 측면은 상기 제2캐비티(35)의 바닥(32)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제2캐비티(35)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다.
상기 제1캐비티(25)와 상기 제2캐비티(35)는 위에서 볼 때, 동일한 형상이거나, 서로 대칭되는 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1금속 프레임(21) 및 상기 제2금속 프레임(31)의 중심부 각각은 상기 몸체(10)의 하부로 노출되며, 상기 몸체(10)의 하면과 동일 평면 또는 다른 평면 상에 배치될 수 있다.
상기 제1금속 프레임(21)은 제1리드부(23)를 포함하며, 상기 제1리드부(23)는 상기 몸체(10)의 하부에 배치되고 상기 몸체(10)의 제3측면부(13)로 돌출될 수 있다. 상기 제2금속 프레임(31)은 제2리드부(33)를 포함하며, 상기 제2리드부(33)는 상기 몸체(10)의 하부에 배치되고 상기 몸체(10)의 제3측면부(13)의 반대측 제4측면부(14)로 돌출될 수 있다.
상기 제1금속 프레임(21), 제2금속 프레임(31) 및 연결 프레임(46)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1, 제2금속 프레임(21,31)의 두께는 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1캐비티(25) 및 상기 제2캐비티(35)의 바닥 형상은 직사각형, 정 사각형 또는 곡면을 갖는 원 또는 타원 형상일 수 있다.
상기 오목부(60)의 바닥(16)에는 연결 프레임(46)이 배치되며, 상기 연결 프레임(46)은 상기 제1금속 프레임(21)과 제2금속 프레임(31) 사이에 배치되어, 중간 연결 단자로 사용된다. 상기의 연결 프레임(46)은 제거될 수 있으며, 상기 연결 프레임(46)이 제거되면 상기 제1 및 제2발광 칩(71,72)은 제1금속 프레임(21)과 제2금속 프레임(31)에 전기적으로 연결될 수 있다.
상기 제1금속 프레임(21)의 제1캐비티(25) 내에는 제1발광 칩(71)이 배치되며, 상기 제2금속 프레임(31)의 제2캐비티(35) 내에는 제2발광 칩(72)이 배치될 수 있다.
상기 제1 및 제2발광 칩(71,72)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 상기 제1 및 제2발광 칩(71,72)은 II족-VI족 원소 또는 III족-V족 원소의 화합물 반도체 발광소자를 포함한다.
상기 제1발광 칩(71)은 제1연결부재(3)로 상기 오목부(60)의 바닥(16)에 배치된 제1금속 프레임(21)과 연결되며, 제2연결부재(4)로 상기 연결 프레임(46)과 연결된다. 상기 제2발광 칩(72)은 제3연결부재(5)로 상기 연결 프레임(46)과 연결되며, 제4연결부재(6)로 상기 오목부(60)의 바닥(16)에 배치된 제2금속 프레임(31)과 연결된다. 상기의 연결부재(3-6)은 와이어로 구현될 수 있다. 상기 연결 프레임(46)은 상기 제1발광 칩(71)과 상기 제2발광 칩(72)을 전기적으로 연결해 준다.
보호 소자는 상기 제1금속 프레임(21) 또는 상기 제2금속 프레임(31)의 일부 상에 배치될 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 칩을 ESD(electro static discharge)로 부터 보호하게 된다. 상기 보호 소자는 제1발광 칩(71) 및 제2발광 칩(72)의 연결 회로에 병렬로 연결됨으로써, 상기 발광 칩들(71,72)을 보호할 수 있다.
상기 오목부(60), 제1캐비티(25) 및 상기 제2캐비티(35)에는 몰딩 부재(51)가 형성될 수 있다. 상기 몰딩 부재(51)는 실리콘 또는 에폭시와 같은 투광성 수지 재질을 포함하며, 단층 또는 다층으로 형성될 수 있다.
제1페이스트 부재(81)는 상기 제1발광 칩(71)과 상기 제1캐비티(25)의 바닥(22) 사이를 배치되어, 서로를 접착시켜 준다. 제2페이스트 부재(82)는 상기 제2발광 칩(72)과 상기 제2캐비티(35)의 바닥(32) 사이를 배치되어, 서로를 접착시켜 준다.
상기 제1 및 제2페이스트 부재(81,82)는 절연성 수지 재질을 포함하며, 상기 절연성 수지 재질에 금속 산화물과 같은 열 전도성 필러를 첨가하게 된다. 예를 들면, 상기 제1 및 제2페이스트 부재(81,82)는 실리콘 재질과 상기 실리콘 재질에 포함된 알루미나(Al2O3) 재질의 필러를 포함한다. 상기 제1 및 제2페이스트 부재(81,82)에서 실리콘 재질 대비 상기 알루미나 필러의 함량은 9-12wt% 범위를 포함한다.
상기의 페이스트 부재(81,82)는 도 2 및 도 3과 같이, 발광 칩(71,72)의 하부 기판(111)의 하면(111-1) 너비보다 넓은 면적으로 형성되어, 상기 발광 칩(71,72)의 기판(111)을 금속 프레임(21,31) 상에 안정적으로 접착시켜 줄 수 있다. 여기서, 상기의 기판(111)의 하면은 평탄한 면으로 형성될 수 있다. 페이스트 부재(81,82)의 하면은 상면보다 더 넓게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 페이스트 부재(81,82)의 두께는 5㎛-10㎛ 범위로 형성될 수 있으며, 이는 기판(111)의 두께보다는 얇게 형성될 수 있다.
상기 몰딩 부재(51)는 상기 발광 칩(71,72) 상으로 방출되는 빛의 파장을 변환하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 상기 제1캐비티(25) 및 상기 제2캐비티(35) 중 하나 또는 모든 영역에 형성된 몰딩 부재(51)에 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 발광 칩(71,72)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(51)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 예를 들면 상기 몰딩 부재(51)의 표면은 오목한 곡면으로 형성될 수 있으며, 상기 오목한 곡면은 광 출사면이 될 수 있다.
상기 오목부(60)의 둘레(16-1)는 상기 오목부(60)의 바닥(16)에 대해 경사지게 형성될 수 있다. 상기 오목부(60)의 둘레(16-1)는 스텝 구조로 형성되어, 몰딩 부재(51)가 넘치는 것을 방지할 수 있다.
상기 몰딩 부재(51)의 상면은 오목하거나, 볼록하거나, 플랫한 면으로 형성될 수 있다. 또한 상기 몰딩 부재(51)의 상면은 러프한 요철 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 3을 참조하여 실시 예에 따른 발광 칩(71,72)에 대해 설명하면 다음과 같다.
도 3을 참조하면, 발과 칩(71,72)은 상기 페이스트 부재(81,82)에 접착된 기판(111), 상기 기판(111) 위에 버퍼층(113), 저전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2클래드층(121), 및 제2도전형 반도체층(123)을 포함하는 반도체 구조물(150)을 포함할 수 있다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~150㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 버퍼층(113)이 형성될 수 있으며, 상기 버퍼층(113)은 II족 내지 VI족 원소의 선택적인 반도체 화합물을 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.
상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 저 전도층(115)와 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.
상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.
상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층과 장벽층이 교대로 배치되며, 상기 우물층은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층은 양자 우물층으로 정의될 수 있으며, 상기 장벽층은 양자 장벽층으로 정의될 수 있다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층/장벽층의 페어는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN 중 적어도 하나를 포함한다.
상기 우물층의 두께는 1.5~14nm 범위 내에 형성될 수 있으며, 예컨대 2~4nm 범위 내에서 형성될 수 있다. 상기 장벽층의 두께는 상기 우물층의 두께보다 더 두껍고 5~30nm의 범위 내에 형성될 수 있으며, 예컨대 5~7nm 범위 내에서 형성될 수 있다. 상기 장벽층 중 어느 하나는 n형 도펀트를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(119)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~460nm 범위의 피크 파장을 발광할 수 있다.
상기 활성층(119) 위에는 제2클래드층(121)이 형성되며, 상기 제2클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III족-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 제2 클래드층(121)은 GaN, AlGaN, InAlGaN, InAlGaN 초격자 구조 등을 포함할 수 있다. 상기 제2 클래드층(121)은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제2도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.
상기 제2클래드층(121) 위에는 제2도전형 반도체층(123)이 형성되며, 상기 제2도전형 반도체층(123)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(123)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나로 이루어질 수 있으며, 단층 또는 다층을 포함한다. 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조물(125)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층(123)은 n형 반도체층, 상기 제1도전형 반도체층(117)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 반도체 발광소자(100)는 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(123)을 발광 구조물(150)로 정의될 수 있으며, 상기 발광 구조물(125)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층(119)이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층(119)을 포함하게 된다.
그리고, 발광 칩(71,72)은 발광 구조물(125) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다.
상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(141)은 제2도전형 반도체층(123)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다.
상기 제2전극(145)은 상기 제2도전형 반도체층(123) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 칩의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(125)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
한편, 실시 예에 따른 페이스트 부재에 대해 설명하면 다음과 같다.
상기의 페이스트 부재(81,82)에 첨가된 알루미나 필러는 소수성 알루미나 재질로서, 탄소 함유율은 2.5-4.5wt%이며, 굴절률은 550nm 파장에 대해 1.70이며, 열 전도율은 20(W/mK)이다. 여기서 상기 알루미나 필러의 열 전도율은 다른 필러 종류인 TiO2(11.7W/mK) 및 SiO2(1.4W/mk)) 보다 1.5 배 이상 높은 특성을 가지고 있다. 이에 따라 발광 칩의 방열 효율을 개선시켜 줄 수 있다.
표 1은 실시 예에 따른 알루미나의 필러 함량에 따른 점도를 비교한 도면이다.
필러 함량
(실리콘 대비 wt%)		 RPM별 점도(mPa·s) Thixo
Index
20RPM 160RPM
9.0 20000 10775 1.86
10.0 24600 12400 1.98
11.0 28400 13900 2.04
12.0 33400 15250 2.19
여기서, 소트로픽인덱스(Thixotropic index)의 값은 회전 속도의 차이에 따른 점도의 값을 나눈 것으로서, 예컨대 20RPM/160RPM의 값으로 구해질 수 있다. 상기의 점도가 1에 가까울수록 접착력이 증대되게 되며, 상기의 필러 함량이 증가할수록 상기의 접착력은 증가하게 된다. 따라서, 상기의 필러 함량이 9.0~12wt%인 경우, 상기 페이스트 부재(81,82)의 점도는 1.86~2.19 범위를 갖는다.
도 4와 같이, 소트로픽 인덱스의 값은 상기 페이스트 부재(81,82)에 첨가된 알루미나 필러가 증가할수록 거의 비례하여 증가하게 된다. 여기서, 상기 소트로픽 인덱스의 값이 2.0일 때, 상기의 페이스트 부재(81,82)의 알루미나 함량은 10.3wt% 정도가 된다.
상기의 페이스트 부재는 알루미늄 필러를 10.3wt% 정도로 첨가한 경우, 소트로픽 인덱스가 2이고, 경도는 51/Shore D이며, 점도는 28941(mPa·s)를 나타낸다. 그러나, 필러가 첨가되지 않는 실리콘인 경우, 소트로픽 인덱스는 0.99이며, 경도는 43/shore D이며, 점도는 4000 (mPa·s)를 나타낸다. 이에 따라 알루미나 필러가 첨가된 페이스트 부재는 필러가 첨가되지 않는 실리콘 재질에 비해 점도가 7배 이상 증가함을 알 수 있으며, 경도도 증가하게 된다.
이러한 경도 및 점도가 증가하게 됨으로써, 페이스트 부재의 형태에 대한 변형이 적을 뿐만 아니라, 꼬리(tail) 생성이 적게 된다. 이에 따라 페이스트 부재의 신뢰성이 개선될 수 있다.
도 5의 (A)(B)(C)는 실시 예(S1)와 비교 예(S2)에 대해 시간에 따른 페이스트 부재의 퍼짐성을 비교한 도면이다.
도 5의 (A)는 페이스트 부재의 도팅(Dotting) 초기이며, (B)는 도팅 후 30분을 방지한 예이며, (C)는 도팅 후 60분을 방지한 예이다.
도 5의 실시 예(S1)는 도팅 후 시간이 지나더라도 형상 변화는 거의 발생되지 않음을 알 수 있어, 퍼짐성이 비교 예(S2)에 비해 향상됨을 알 수 있다. 여기서 비교 예(S2)는 필러가 첨가되지 않는 실리콘 재질로서, 시간이 경과됨에 따라 형상 변화가 실시 예(S1)에 비해 크게 나타나게 된다. 또한 실시 예(S1)의 초기 대비 지름의 변화율을 보면, 30분에는 4.0% 정도이고, 60분 후에는 5.2% 정도이고, 비교 예(S2)의 초기 대비 지름의 변화율을 보면, 30분에는 26.6% 정도이고, 60분 후에는 32.9% 정도로 나타난다. 즉, 실시 예(S1)의 지름 변화율은 비교 예(S2)에 비해 1/6 이하로 낮아지게 된다. 실시 예(S1)에 따른 페이스트 부재는 시간 변화에 따른 형상 변화가 거의 없기 때문에 신뢰성을 개선시켜 줄 수 있다.
도 6은 실시 예와 비교 예의 페이스트 부재의 열 저항을 비교한 도면이며, 도 7은 실시 예와 비교 예의 페이스트 부재의 온도 변화를 나타낸 도면이다. 상기의 실시 예는 실리콘 재질에 알루미나 필러를 10.3wt% 첨가하였으며, 비교 예는 필러가 없는 실리콘 재질이거나, 실리콘 재질에 TiO2나 SiO2와 같은 필러를 첨가된 재질이다.
도 6의 x축은 열 저항 Rth (K/W)를 나타내며, y축은 열 전도율 Cth(W2S/K2)로서 열 용량을 열 저항으로 미분한 값이 된다. 도 6에 도시된 발광 칩과 페이스트 부재 간의 열 저항을 보면, 25℃, 60℃, 85℃일 때, 실시 예의 열 저항은 1.85(℃/W)(T1), 1.42(℃/W), 1.86(℃/W)로 각각 검출되는 데, 비교 예의 열 저항은 2.22(℃/W)(T2), 3.20(℃/W), 3.30(℃/W)로 각각 검출된다. 이러한 열 저항을 통해, 알루미나를 갖는 페이스트 부재의 열 저항이 2(℃/W)이하이거나 비교 예에 비해 40% 이상 낮기 때문에, 열 전도율이 향상되어 발광 칩의 방열 효율을 개선시켜 줄 수 있다.
도 7을 참조하면, 시간에 따른 발광 칩과 금속 프레임 간의 온도 차이로서, 시간이 지남에 따라 비교 예에 비해 실시 예의 온도 차이가 더 낮게 나타남을 알 수 있다. 예컨대, 10시간 이상의 구동시 실시 예는 8.6℃의 온도 차이(T3)로 구해지는데, 비교 예는 9.4℃의 온도 차이(T4)를 가지게 된다. 이는 온도 차이가 낮을수록 열 전도율이 높은 것으로서, 발광 칩으로부터 발생되는 열을 효과적으로 전달할 수 있다.
도 8은 제2실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 8을 참조하면, 발광 칩(71,72)의 기판(111)의 하면은 복수의 오목부(111-2)로 형성되며, 상기의 오목부(111-2)에는 페이스트 부재(81)이 채워진다. 상기의 오목부(111-2)는 뿔 형상이 주기적인 또는 불규칙한 간격으로 배열될 수 있다. 이에 따라 상기 페이스트 부재(81)와 상기 기판(111)의 하면 간의 접착 면적이 증가하게 되므로, 접착 효율 및 발광 칩(71,72)의 방열 효율은 개선될 수 있다. 또한 상기의 오목부(111-2)는 투광성의 기판(111)으로 진행하여 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
도 9는 제3실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 9를 참조하면, 발광 칩(71,72)의 기판(111)의 하면에는 복수의 오목부(111-3)가 형성되며, 상기의 오목부(111-3)에는 페이스트 부재(81)이 채워진다. 또한 상기의 오목부(111-3)은 기판 상면 방향으로 오목한 다각형 형상 또는 반구형 형상을 포함한다. 이에 따라 상기 페이스트 부재(81)와 상기 기판(111)의 하면 간의 접착 면적이 증가되므로, 접착 효율 및 발광 칩(71,72)의 방열 효율은 개선될 수 있다. 또한 상기의 오목부(111-3)는 상기 돌출부(112)와 대응되는 위치에 각각 배열될 수 있으며, 이에 따라 투광성의 기판(111)으로 진행하여 입사되는 광을 효과적으로 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
도 10은 제4실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 10을 참조하면, 상기 발광 칩(71,72)의 기판(111)의 하면(111-1)과 페이스트 부재(81) 사이에는 반사층(91)이 배치되며, 상기 반사층(91)은 금속 재질, 금속 산화물, 반도체층 중에서 적어도 하나의 적층 구조로 형성될 수 있다. 상기의 금속 재질은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 적어도 하나를 포함하며, 상기 금속 산화물은 Al2O3, TiO2, SiO2 중 적어도 2개의 페어를 2-30 주기로 형성될 수 있다. 상기의 반도체층은 GaN/AlGaN, InGaN/AlGaN와 같은 페어를 2-30주기로 형성할 수 있다.
상기 반사층(91)의 너비는 상기 기판(111)의 하면(111-1)의 너비와 동일하거나 더 넓게 형성될 수 있으며, 이러한 너비는 반사 효율에 영향을 줄 수 있다. 상기 반사층(91)의 너비는 페이스트 부재(81)의 너비보다는 좁게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(91)은 상기 페이스트 부재(81)와 접착력이 개선되고, 열 전도를 효과적으로 수행할 수 있다.
도 11은 제5실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제5실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 11을 참조하면, 발광 칩(71,72)의 기판(111)의 하면(111-1)에는 복수의 오목부(111-3)이 형성되며, 상기 복수의 오목부(111-3)은 상기 기판 상면 방향으로 돌출되며, 반구형 또는 다각형 형상으로 형성될 수 있연결부재다. 상기 기판(111)의 하면(111-1)에는 반사층(92)이 형성되며, 상기 반사층(92)의 아래에는 페이스트 부재(81)가 접착된다. 이에 따라 상기 반사층(92)은 상기 페이스트 부재(81)와 접착력이 개선되고, 열 전도를 효과적으로 수행할 수 있다.
도 12는 제6실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제6실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 12를 참조하면, 발광 소자는 반사부(232)에 캐비티(237)를 갖는 몸체(233)와, 상기 몸체(233)에 배치된 제1금속 프레임(234) 및 제2금속 프레임(234)과, 몰딩 부재(245), 및 발광 칩(73)을 포함한다.
상기 몸체(233)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체(233)는 지지부(231) 상에 반사부(232)가 배치되며, 상기 반사부(232)는 상부가 개방된 캐비티(237)를 포함하며, 상기 캐비티(237)의 둘레면은 경사지거나 캐비티 바닥에 대해 수직하게 형성될 수 있다.
상기 캐비티(237)의 바닥에는 제1금속 프레임(234) 및 제2금속 프레임(235)이 배치되며, 상기 제1금속 프레임(234) 및 제2금속 프레임(235)은 서로 이격된다.
상기 제2금속 프레임(235) 상에 발광 칩(73)이 배치되며, 제1금속 프레임(234)과 제2금속 프레임(235)에 연결부재(241,242)로 연결된다.
상기 발광 칩(73)의 기판(73A)과 상기 제2금속 프레임(235) 사이에 실시 예의 페이스트 부재(83)이 배치되며, 상기 페이스트 부재(73)은 발광 칩(73)을 제2금속 프레임(235)에 접착시키고, 효과적인 열 전달을 수행하게 된다.
상기 캐비티(237) 내에는 몰딩 부재(245)가 형성되며, 상기 몰딩 부재(245)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.
상기 제1금속 프레임(234)과 제2금속 프레임(235)을 통해 전원이 공급되면, 상기 발광 칩(73)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(245)를 통해 외부로 방출될 수 있다.
도 13은 제7실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제7실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 13을 참조하면, 발광 소자는 캐비티(257)를 갖는 몸체(251)와, 상기 몸체(251)에 배치된 제1금속 프레임(253) 및 제2금속 프레임(254)과, 제3금속 프레임(255), 몰딩 부재(265), 및 기판(74A)를 갖는 발광 칩(74)을 포함한다.
상기 발광 칩(74)은 제1금속 프레임(253)과 제2금속 프레임(254) 사이에 배치된 제3금속 프레임(255) 상에 실시 예에 따른 페이스트 부재(84)로 부착되며, 상기 제1 및 제2금속 프레임(253,254)과 연결부재(261,262)로 연결된다. 상기 제1 및 제2금속 프레임(253,254)과 제3금속 프레임(255) 사이에는 간극부(252)가 배치되며, 상기 간극부(252)는 몸체(251)과 동일한 절연 재질로 형성될 수 있다.
상기의 제3금속 프레임(255)은 무극성 단자 또는 어느 하나의 금속 프레임과 전기적으로 연결된 단자로서, 상기 발광 칩(74)을 통해 발생된 열을 페이스트 부재(84)로부터 전도받아 방열하게 된다. 상기의 열 전도율을 개선하기 위해, 상기 페이스트 부재(84)의 하면 면적은 상기 제3금속 프레임(255)의 상면 면적과 동일할 수 있으며, 이에 대해 한정하지는 않는다.
도 14은 제8실시 예에 따른 발광 소자를 나타낸 예를 나타낸 도면이다. 제8실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
도 14를 참조하면, 제1 및 제2패턴(312,313)을 갖는 기판(311), 상기 기판(311) 상에 배열되며 실시 예에 따른 페이스트 부재(85)로 접착된 발광 칩(75), 상기 발광 칩(75)와 제1 및 제2패턴(312,313)을 연결해 주는 와이어(321,322), 상기 발광 칩(75)를 덮는 몰딩 부재(33)를 포함한다.
상기 기판(311)은 금속층을 포함하거나, 열 전도성이 높은 세라믹 재질을 포함할 수 있다. 상기 페이스트 부재(85)는 제2패턴(313)과 상기 발광 칩(75) 사이에 접착되며, 상기 발광 칩(75)으로부터 발생된 열을 상기 기판(311)의 제2패턴(313)을 통해 전도하게 된다. 상기 몰딩 부재(331)은 형광체를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광소자는 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 복수의 발광소자가 어레이된 구조를 포함하며, 도 15 및 도 16에 도시된 표시 장치, 도 17에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 15는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 15를 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 보드(1033)과 상기에 개시된 실시 예에 따른 발광소자(100)를 포함하며, 상기 발광소자(100)는 상기 보드(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 보드는 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 보드(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 보드(1033)는 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광소자(100)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광소자(100)는 상기 보드(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자(100)는 상기 도광판(1041)의 일 측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 16은 실시 예에 따른 발광소자를 갖는 표시 장치를 나타낸 도면이다.
도 16을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 보드(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 보드(1120)과 상기 발광소자(100)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 17은 실시 예에 따른 조명 장치의 사시도이다.
도 17을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 보드(1532)과, 상기 보드(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 보드(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 보드(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 보드(1532) 상에는 적어도 하나의 발광소자(100)가 탑재될 수 있다. 상기 발광소자(100) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자(100)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10,233,251: 몸체 25,35,237,257: 캐비티
21,31,234,235,253,254,255: 금속 프레임
46: 연결 프레임
60: 오목부 71,72,73,74: 발광 칩
51,245,265: 몰딩 부재 100: 발광소자
81,83,84: 페이스트 부재 91,92: 반사층

Claims (12)

  1. 기판 및 상기 기판 상에 배치된 복수의 반도체층을 포함하는 제1발광 칩;
    상기 제1발광 칩 아래에 배치된 제1금속 프레임; 및
    상기 제1금속 프레임과 상기 기판 사이에 배치되며, 상기 기판의 굴절률보다 낮은 절연성 수지재질과 상기 절연성 수지재질에 첨가된 알루미나 필러를 포함하는 페이스트 부재를 포함하며,
    상기 알루미나 필러의 함량은 상기 절연성 수지재질에 비해 9-12wt%의 함량을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 절연성 수지재질은 실리콘 재질을 포함하는 발광 소자.
  3. 제2항에 있어서, 상기 알루미나 필러는 소수성 재질을 포함하는 발광 소자.
  4. 제2항에 있어서, 상기 페이스트 부재는 상기 기판의 하면 면적보다 더 큰 면적으로 배치되는 발광 소자.
  5. 제3항에 있어서, 상기 페이스트 부재의 소트로픽인덱스는 1.86~2.19 범위인 발광 소자.
  6. 제5항에 있어서, 상기 알루미나 필러의 함량은 10wt%를 초과하고, 상기 페이스트 부재의 소트로픽인덱스는 1.98 이상인 발광 소자.
  7. 제1항에 있어서, 상기 기판은 사파이어 기판을 포함하는 발광 소자.
  8. 제1항에 있어서, 상기 기판의 하면에 상기 활성층 방향으로 돌출된 복수의 오목부를 포함하며,
    상기 복수의 오목부에는 상기 페이스트 부재가 배치되는 발광 소자.
  9. 제1항 또는 제8항에 있어서, 상기 기판의 하면과 상기 페이스트 부재 사이에 반사층을 포함하는 발광 소자.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1금속 프레임은 상기 제1발광 칩과 전기적으로 연결된 리드 프레임이며, 상기 발광 칩이 배치된 제1캐비티를 포함하며,
    상기 제1캐비티에 몰딩부재를 포함하는 발광 소자.
  11. 제10항에 있어서, 상기 제1금속 프레임으로부터 이격되며 상기 발광 칩과 전기적으로 연결된 제2캐비티를 갖는 제2금속 프레임; 상기 제2금속 프레임의 제2캐비티에 배치된 제2발광 칩; 및 상기 제1금속 프레임과 상기 제2금속 프레임을 지지하는 절연 재질의 몸체를 포함하며, 상기 페이스트 부재는 상기 제2발광 칩과 제2캐비티 사이에 배치되는 발광 소자.
  12. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1금속 프레임은 무극성 단자인 발광 소자.
KR1020120027842A 2012-03-19 2012-03-19 발광소자 및 이를 구비한 라이트 유닛 KR101866568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120027842A KR101866568B1 (ko) 2012-03-19 2012-03-19 발광소자 및 이를 구비한 라이트 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120027842A KR101866568B1 (ko) 2012-03-19 2012-03-19 발광소자 및 이를 구비한 라이트 유닛

Publications (2)

Publication Number Publication Date
KR20130106163A true KR20130106163A (ko) 2013-09-27
KR101866568B1 KR101866568B1 (ko) 2018-06-11

Family

ID=49454213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027842A KR101866568B1 (ko) 2012-03-19 2012-03-19 발광소자 및 이를 구비한 라이트 유닛

Country Status (1)

Country Link
KR (1) KR101866568B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080071494A (ko) * 2007-01-30 2008-08-04 다츠타 시스테무 에레쿠토로니쿠스 가부시키가이샤 열전도성 도전 페이스트, 이를 이용한 발광 다이오드 기판및 그 제조 방법
KR20110132301A (ko) * 2011-11-02 2011-12-07 엘지이노텍 주식회사 발광 소자
JP2012049567A (ja) * 2010-06-08 2012-03-08 Sekisui Chem Co Ltd 光半導体装置用ダイボンド材及びそれを用いた光半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080071494A (ko) * 2007-01-30 2008-08-04 다츠타 시스테무 에레쿠토로니쿠스 가부시키가이샤 열전도성 도전 페이스트, 이를 이용한 발광 다이오드 기판및 그 제조 방법
JP2012049567A (ja) * 2010-06-08 2012-03-08 Sekisui Chem Co Ltd 光半導体装置用ダイボンド材及びそれを用いた光半導体装置
KR20120038412A (ko) * 2010-06-08 2012-04-23 세키스이가가쿠 고교가부시키가이샤 광 반도체 장치용 다이본드재 및 이를 이용한 광 반도체 장치
KR20110132301A (ko) * 2011-11-02 2011-12-07 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR101866568B1 (ko) 2018-06-11

Similar Documents

Publication Publication Date Title
KR101997243B1 (ko) 발광 소자 및 조명 시스템
JP6101001B2 (ja) 発光素子パッケージ及びこれを具備した照明システム
KR102085888B1 (ko) 발광 소자
KR101831410B1 (ko) 발광 소자 패키지 및 이를 구비한 발광 장치
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101873585B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
KR20130018072A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
US10608153B2 (en) Light emitting device package and light emitting apparatus having the same
KR101886073B1 (ko) 발광 소자 패키지 및 이를 구비한 라이트 유닛
KR102042443B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101946831B1 (ko) 발광 소자 패키지
KR101866568B1 (ko) 발광소자 및 이를 구비한 라이트 유닛
KR102055794B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102019498B1 (ko) 발광 소자 및 조명 시스템
KR101818771B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101869553B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101872521B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
KR101840031B1 (ko) 발광 장치
KR102486034B1 (ko) 발광소자 패키지 및 조명 장치
KR101905575B1 (ko) 발광 소자
KR101886068B1 (ko) 발광 소자 패키지
KR101905506B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
KR20130022055A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20130053168A (ko) 발광 소자 및 이를 구비한 발광 모듈
KR20130018071A (ko) 발광 소자 패키지 및 이를 구비한 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant