KR20130099229A - Laser processing methods for photovoltaic solar cells - Google Patents

Laser processing methods for photovoltaic solar cells Download PDF

Info

Publication number
KR20130099229A
KR20130099229A KR1020137020198A KR20137020198A KR20130099229A KR 20130099229 A KR20130099229 A KR 20130099229A KR 1020137020198 A KR1020137020198 A KR 1020137020198A KR 20137020198 A KR20137020198 A KR 20137020198A KR 20130099229 A KR20130099229 A KR 20130099229A
Authority
KR
South Korea
Prior art keywords
silicon
laser
layer
semiconductor
aluminum
Prior art date
Application number
KR1020137020198A
Other languages
Korean (ko)
Other versions
KR101384853B1 (en
Inventor
메흐르더드 엠. 모슬레히
비렌드라 브이. 라나
프라나브 안바라간
비베크 사라와트
Original Assignee
솔렉셀, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/118,295 external-priority patent/US8399331B2/en
Priority claimed from US13/271,212 external-priority patent/US9508886B2/en
Priority claimed from US13/303,488 external-priority patent/US20130164883A1/en
Application filed by 솔렉셀, 인크. filed Critical 솔렉셀, 인크.
Publication of KR20130099229A publication Critical patent/KR20130099229A/en
Application granted granted Critical
Publication of KR101384853B1 publication Critical patent/KR101384853B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

다양한 레이저 가공 방식이 각종 헤테로 접합 및 호모 접합 태양 전지를 제조하기 위해 개시되어 있다. 상기 방법은 베이스 및 에미터 접촉 개구부, 선택적 도핑, 금속 제거, 패시베이션을 개선하기 위한 어닐링, 및 알루미늄의 레이저 가열을 통한 선택적 에미터 도핑을 포함한다. 또한, 레이저 가공 방식은 헤테로 접합 태양 전지에 대한 선택적 비결정 실리콘 제거 및 선택적 도핑에 적합한 것이 개시되어 있다. 레이저 제거 기술은 실질적으로 손상되지 않은 아래에 있는 실리콘을 남기는 것이 개시되어 있다. 이러한 레이저 가공 기술은 결정 실리콘 기판을 포함하는, 또한 와이어 쏘우 웨이퍼링법을 통해 또는 에피택셜 증착 공정 또는 이온 주입과 가열과 같은 다른 분해 기술을 통해 제조되고, 평면 또는 텍스처링된/3차원인 결정 실리콘 기판을 포함하는 반도체 기판에 적용될 수 있다. 이러한 기술은 박형 결정 실리콘막을 포함하는 박형 결정 반도체에 매우 적합하다.Various laser processing schemes have been disclosed for producing various heterojunction and homojunction solar cells. The method includes base and emitter contact openings, selective doping, metal removal, annealing to improve passivation, and selective emitter doping through laser heating of aluminum. It is also disclosed that the laser processing scheme is suitable for selective amorphous silicon removal and selective doping for heterojunction solar cells. Laser ablation technology discloses leaving the underlying silicon substantially intact. Such laser processing techniques include crystalline silicon substrates, and are also fabricated through wire saw wafering or through other decomposition techniques such as epitaxial deposition processes or ion implantation and heating, and planar or textured / 3 dimensional silicon substrates. It can be applied to a semiconductor substrate comprising a. This technique is well suited for thin crystalline semiconductors containing thin crystalline silicon films.

Description

광기전 태양 전지의 레이저 가공 방법{LASER PROCESSING METHODS FOR PHOTOVOLTAIC SOLAR CELLS} Laser processing method of photovoltaic solar cell {LASER PROCESSING METHODS FOR PHOTOVOLTAIC SOLAR CELLS}

관련 출원의 상호 참조Cross Reference of Related Application

본 발명은 2010년 11월 24일에 출원된 미국 가출원 제61/417,181호, 2010년 12월 30일에 출원된 제61/428,600호, 2010년 12월 31일에 출원된 제61/428,953호, 2010년 12월 31일에 출원된 제61/428,957호를 우선권 주장하며, 그 내용은 여기에 참조로 포함된다. 또한, 본 출원은 2011년 11월 23일에 출원된 미국 일부 계속 출원 제13/303,488호, 2011년 5월 27일에 출원된 미국 특허 출원 제13/118,295호, 2011년 10월 11일에 출원된 미국 특허 출원 제13/271,212호, 2007년 10월 6일에 출원된 미국 특허출원 제11/868,488호, 2007년 10월 6일에 출원된 미국 특허 출원 제11/868,492호, 2010년 5월 5일에 출원된 미국 특허출원 제12/774,713호, 2011년 2월 1일에 출원된 미국 특허출원 제13/057,104호를 우선권 주장하며, 그 내용은 여기에 참조로 포함된다.
The present invention discloses US Provisional Application No. 61 / 417,181, filed November 24, 2010, 61 / 428,600, filed December 30, 2010, 61 / 428,953, filed December 31, 2010, Priority claim 61 / 428,957, filed December 31, 2010, the contents of which are incorporated herein by reference. In addition, the present application is filed on partial US application Ser. No. 13 / 303,488, filed on November 23, 2011, US patent application Ser. No. 13 / 118,295, filed on May 27, 2011, on October 11, 2011. US Patent Application No. 13 / 271,212, filed Oct. 6, 2007 US Patent Application No. 11 / 868,488, filed Oct. 6, 2007, US Patent Application No. 11 / 868,492, May 2010 US Patent Application No. 12 / 774,713, filed on May 5, and US Patent Application No. 13 / 057,104, filed on February 1, 2011, the contents of which are incorporated herein by reference.

본 발명은 일반적으로 태양 광기전 영역에 관한 것이고, 더욱 자세하게는, 결정 실리콘을 포함하는 결정 반도체, 및 다른 형태의 광기전 태양 전지를 제조하기 위한 레이저 가공 기술에 관한 것이다.
FIELD OF THE INVENTION The present invention generally relates to solar photovoltaic regions, and more particularly to laser processing techniques for manufacturing crystalline semiconductors comprising crystalline silicon, and other types of photovoltaic solar cells.

레이저 가공은 효율 향상 및 고성능, 고효율 태양 전지 가공에 대한 제조 비용 감소의 관점에서 몇 가지 이점을 제공한다. 첫째, 진보된 결정 실리콘 태양 전지는 현재 산업적 실무에서보다 매우 작은 전기적 접촉과 같은 중요한 특징의 크기를 가지는 것으로부터 이익을 얻을 수 있다. 전면 접촉된 태양 전지에 있어서, 에미터에 대한 전면 금속화(metallization)의 접촉 면적과 베이스에 대한 후면 금속 접촉 면적은 작아질 필요가 있다(또는 접촉 면적비가 꽤 작아져야 하고, 바람직하게는 10%보다 매우 낮아야 한다). 모든 후면 접촉, 후면 접합 태양 전지에 있어서, p/n 접합 및 금속화를 형성하는 에미터 및 베이스 영역은 같은 측에 있고(전지 이면측은 태양광측과 맞은편이다), 다양한 특징의 크기는 고효율을 위해 일반적으로 작다. 이러한 전지에 있어서, 일반적으로 에미터 및 베이스 영역은 얼터너티브 스트라이프를 형성하고, 이 영역의 폭(특히 베이스 접촉의 폭)은 작아지는 경향이 있다. 또한, 이들 영역에 대한 금속 접촉의 크기는 비례하여 작아지는 경향이 있다. 이어서, 에미터 및 베이스 영역과 연결되는 금속화는 대응하여 더 미세한 스케일로 패턴화될 필요가 있다. 일반적으로, 리소그래피 및 레이저 가공은 작은 크기 및 요구되는 제어를 제공하기 위해 상대적으로 미세한 해상력을 가진 기술이다. 이러한 기술 중에서, 레이저 가공만이 태양 전지 제조에 요구되는 낮은 비용 이점을 제공한다. 리소그래피는 포토레지스트 및 후속 레지스트 현상액 및 스트리퍼 (공정 비용 및 복잡성을 증가시키는 것)와 같은 소모품을 필요로 하지만, 레이저 가공은 비접촉, 드라이, 직접 인쇄법(direct write method)이고, 어떤 소모품도 필요로 하지 않고, 태양 전지 제조의 더욱 단순하고, 낮은 비용 가공을 가능하게 한다. 또한, 레이저 가공은 화학물질과 같은 어떠한 소모품을 사용하지 않는 전 드라이 공정이기 때문에, 환경 친화적 제조를 위해 가장 좋은 선택이다.
Laser processing offers several advantages in terms of increased efficiency and reduced manufacturing costs for high performance, high efficiency solar cell processing. First, advanced crystalline silicon solar cells can benefit from having important feature sizes such as very small electrical contact than in current industrial practice. In front contacted solar cells, the contact area of the front metallization to the emitter and the back metal contact area to the base need to be small (or the contact area ratio should be quite small, preferably 10%). Must be much lower). For all back contact, back junction solar cells, the emitter and base regions that form the p / n junction and metallization are on the same side (the back side of the cell is opposite the solar side), and the size of the various features provides high efficiency. Generally small. In such a battery, the emitter and the base region generally form alternative stripes, and the width of this region (particularly the width of the base contact) tends to be small. In addition, the magnitude of the metal contact to these regions tends to be proportionately small. Subsequently, the metallization that is connected to the emitter and the base region needs to be patterned correspondingly at finer scale. In general, lithography and laser processing are techniques with relatively fine resolution to provide small size and the required control. Among these techniques, only laser processing provides the low cost advantage required for solar cell manufacturing. Lithography requires consumables such as photoresist and subsequent resist developer and stripper (which increases process cost and complexity), but laser processing is a non-contact, dry, direct write method and requires no consumables. This allows for simpler, lower cost processing of solar cell manufacturing. In addition, laser processing is the best choice for environmentally friendly manufacturing, as it is a predrying process that does not use any consumables such as chemicals.

또한, 태양 전지의 비용을 감소시키기 위해, 사용되는 결정 실리콘의 두께를 감소시키면서, 동시에 전지당 더욱 큰 전력 및 와트당 낮은 제조 비용을 위해 전지 면적을 증가시키려는 요구가 있다. 레이저 가공은 완전히 비접촉, 드라이 공정이고, 쉽게 큰 전지 사이즈로 조정할 수 있기 때문에, 박형 웨이퍼 및 박막 전지 기판에 적당하다.
In addition, to reduce the cost of solar cells, there is a desire to reduce the thickness of the crystalline silicon used while simultaneously increasing the cell area for greater power per cell and lower manufacturing cost per watt. Laser processing is a completely non-contact, dry process and can be easily adjusted to a large battery size, which is suitable for thin wafers and thin film battery substrates.

또한, 레이저 가공은 일반적으로 독성 화학물질 또는 가스를 필요로 하지 않거나 사용하지 않는, "그린", 친환경적 가공이기 때문에 매력적이다. 레이저 및 가공 시스템의 적당한 선택으로, 레이저 가공은 소유주의 매우 낮은 비용으로 매우 높은 생산성의 가능성을 제공한다.
Laser processing is also attractive because it is generally a "green", environmentally friendly process that does not require or use toxic chemicals or gases. With the proper choice of laser and processing system, laser processing offers the possibility of very high productivity at very low cost for the owner.

이러한 이점에도 불구하고, 고성능 전지를 제공하는 레이저 가공은 개발되지 않았기 때문에, 결정 실리콘 태양 전지의 제조에서 레이저 가공의 사용이 제한된다. 고효율 태양 전지를 제조하기 위한 각각의 주요 어플리케이션에 맞춘 도식을 사용한 레이저 가공이 여기에 기재된다. 또한, 에피택셜 실리콘 성장에 의해 형성된 서브-50-미크론 실리콘 기판을 사용하여 형성된 것과 같은, 박막 결정 실리콘 태양 전지를 제조하는 레이저 가공의 어플리케이션의 특정 실시예가 기재된다.
Despite these advantages, the use of laser processing in the production of crystalline silicon solar cells is limited because no laser processing has been developed to provide high performance cells. Laser processing using schemes tailored to each major application for manufacturing high efficiency solar cells is described herein. Also described is a particular embodiment of an application of laser processing to fabricate thin film crystalline silicon solar cells, such as formed using a sub-50-micron silicon substrate formed by epitaxial silicon growth.

헤테로 접합 및 호모 접합 태양 전지를 제조하기 위한 각종 레이저 가공 도식이 여기에 기재된다. 이 방법은 베이스 및 에미터 접촉 개구부(emitter contact opening), 전면 및 후면 전계(front and back surface field) 형성, 선택적 도핑, 금속 제거(ablation), 어닐링, 및 패시베이션을 포함한다. 또한, 헤테로 접합 태양 전지에 대한 선택적 도핑 및 선택적 비결정 실리콘 제거에 적당한 레이저 가공 도식이 기재된다. 이러한 레이저 가공 기술은 결정 실리콘 기판을 포함하는, 또한 와이어 쏘우 웨이퍼법을 통해 또는 에피택셜 증착 공정을 통해 제조되는 결정 실리콘 기판을 포함하고, 평면 또는 텍스처링된/3차원인 반도체 기판이 적용될 수 있다. 이러한 기술은 결정 실리콘막을 포함하는 박형 결정 반도체에 매우 적당하다.
Various laser processing schemes for making heterojunction and homojunction solar cells are described herein. The method includes base and emitter contact openings, front and back surface field formation, selective doping, metal ablation, annealing, and passivation. Also described are laser processing schemes suitable for selective doping and selective amorphous silicon removal for heterojunction solar cells. Such laser processing techniques include crystalline silicon substrates, including crystalline silicon substrates, and also made via a wire saw wafer method or through an epitaxial deposition process, and planar or textured / 3-dimensional semiconductor substrates can be applied. This technique is very suitable for thin crystalline semiconductors containing crystalline silicon films.

모든 후면 접촉 호모 접합 에미터 태양 전지 (예컨대, 고효율 후면 접촉 결정 실리콘 태양 전지)에 대한 에미터 분리(emitter isolation) (한정되는 것은 아니지만, 셸로우 트렌치 소자 격리(shallow trench isolation)를 포함함), 베이스 도핑에 대한 개구부, 베이스 및 에미터 접촉 개구부 (작은 접촉 면적비로 제어된, 예컨대 감소된 접촉 재조합 손실(loss) 및 증가된 전지 효율을 위해, 실질적으로 10%보다 낮은 접촉 면적비), 선택적 도핑(예컨대 베이스 및/또는 에미터 접촉 도핑을 위한), 및 전면 저촉 및 모든 후면 접촉/후면 접합에 대한 금속 제거(패터닝된 금속화층의 형성, 예컨대 전지에 후면판의 후속 접착 및 재사용가능한 호스트 템플레이트로부터의 분리(release) 전에 박막 단결정 실리콘 태양 전지 상에 패터닝된 금속화 씨드층(seed layer)을 형성)하는 가운데 베이스의 필요조건을 충족시키는 레이저 가공 도식이 기재된다. 또한, 선택적 비결정 실리콘 제거 및 산화물 (예컨대 투명 도전성 산화물(TCO)) 제거, 및 헤테로 접합 태양 전지 (예컨대, 단결정 실리콘 베이스 상에 헤테로 접합 비결정 실리콘 에미터를 포함하는 후면 접촉 태양 전지)에 대한 금속 패터닝의 금속 제거에 적당한 레이저 가공 도식이 기재된다. 이러한 레이저 가공 기술은 결정 실리콘 기판을 포함하고, 또한 와이어 쏘우 웨이퍼법을 통해 또는 에피택셜 증착 공정을 통해 제조되는 결정 실리콘 기판을 포함하고, 평면 또는 텍스처링된/3차원인 반도체 기판이 적용될 수 있고, 3차원 기판은 다공성 실리콘 씨드/분리층 또는 다른 형태의 희생 분리층을 사용하는 에피택셜 실리콘 리프트오프 기술을 사용하여 얻어질 수 있다. 이 기술은 산업 분야에 알려진 다른 기술 또는 다공성 실리콘 분리층을 포함하는 템플레이트 상에 에피택셜 실리콘 증착을 사용하여 얻어진 결정 실리콘막을 포함하는 박형 결정 반도체에 매우 적합하다.
Emitter isolation (including but not limited to shallow trench isolation) for all back contact homojunction emitter solar cells (eg, high efficiency back contact crystalline silicon solar cells), Openings to base doping, base and emitter contact openings (contact area ratio substantially lower than 10% for controlled contact small ratio, such as reduced contact recombination loss and increased cell efficiency), selective doping ( For example, for base and / or emitter contact doping, and metal removal for front end and all back contact / back junctions (formation of patterned metallization layers, such as subsequent adhesion of the backplane to the cell and from reusable host templates Forming a patterned metallized seed layer on the thin film single crystal silicon solar cell prior to release. The laser processing schemes which satisfy the requirements of the bus are described. Also, selective amorphous silicon removal and oxide (eg transparent conductive oxide (TCO)) removal, and metal patterning for heterojunction solar cells (eg, back contact solar cells comprising heterojunction amorphous silicon emitters on a single crystal silicon base). A laser processing scheme suitable for the removal of metals is described. Such laser processing techniques include crystalline silicon substrates, and also include crystalline silicon substrates produced via wire saw wafer method or through an epitaxial deposition process, and planar or textured / 3-dimensional semiconductor substrates may be applied, Three-dimensional substrates can be obtained using epitaxial silicon liftoff techniques using porous silicon seed / separation layers or other types of sacrificial separation layers. This technique is well suited for thin crystal semiconductors comprising crystalline silicon films obtained using epitaxial silicon deposition on templates comprising porous silicon separation layers or other techniques known in the industry.

모든 후면 접촉 호모 접합 태양 전지는 결정 실리콘 기판에 형성될 수 있고, 레이저 가공은 이하 중 하나 또는 조합을 행하는데 사용된다: 미세 기계 가공 또는 베이스의 개구부 및 에미터를 분리하는 중의 베이스를 포함하는 베이스 영역 및 에미터를 패터닝하고(micromachine or pattern the emitter and base regions including base to emitter isolation as well as openings for base), 에미터 및 베이스의 선택적 도핑을 제공하고, 금속 접촉을 위해 개구부를 베이스 및 에미터로 만들고, 금속 패터닝을 제공하고, 어닐링을 제공하고, 패시베이션을 제공한다. 전면 접촉 호모 접합 (에미터) 태양 전지는 에미터의 선택적 도핑 및 전면측과 후면측의 금속화를 위한 금속 접촉의 개구부를 제조하기 위해 레이저 가공을 사용하여 제조될 수 있다. 헤테로 접합 모든 후면 접촉 후면 접촉 태양 전지는 베이스 영역 및 도전성 산화물 분리를 정의하기 위해 레이저 가공을 사용하여 제조될 수 있다.
All back contact homojunction solar cells can be formed on a crystalline silicon substrate, and laser processing is used to do one or a combination of the following: a base comprising a base during micromachining or separating the openings and emitters of the base. Pattern the regions and emitters (micromachine or pattern the emitter and base regions including base to emitter isolation as well as openings for base), provide selective doping of emitters and bases, and And provide metal patterning, provide annealing, and provide passivation. Front contact homojunction (emitter) solar cells can be fabricated using laser processing to produce openings in the metal contacts for selective doping of the emitter and metallization of the front and back sides. Heterojunction All back contact back contact solar cells can be fabricated using laser processing to define base region and conductive oxide separation.

기재된 대상 물질의 특징, 본성 및 이점은 도면과 관련된 경우에 아래에 설명되는 발명의 상세한 설명으로부터 더욱 명백해질 것이며, 비슷한 참조 번호는 비슷한 특징을 나타낸다:
도 1은 본 발명에 따르는, 모든 후면 접촉 후면 접합 태양 전지에서 어플리케이션을 위해 실리콘으로 제조된 셸로우 트렌치(shallow trench)의 SEM 이미지를 도시한다.
도 2는 모든 후면 접촉 후면 접합 태양 전지에서 어플리케이션을 위한 실리콘에서 셸로우 트렌치의 프로파일을 도시한다.
도 3A-3D는 덜 손상된 실리콘 이산화물 (또는 산화물) 제거를 얻기 위해 레이저 플루언스를 선택하기 위한 절차를 도시한다. 도 3A는 레이저 플루언스에 대한 제거 스팟의 크기 의존성을 도시한다; 도 3B는 산화물의 불규칙적인 박리를 도시한다; 도 3C는 손상 없는 스팟을 도시한다; 도 3D는 스팟 개구부에서 매우 손상된 실리콘을 도시한다.
도 4는 본 발명에 따른 펄스 레이저 제거를 사용하여 산화물에서 개방된 접촉의 실질적으로 평행인 열(row)을 도시한다.
도 5는 금속 접촉을 위한 산화물 제거 스팟을 갖는 스크린샷을 도시한다.
도 6A 및 6B는 x 및 y 방향으로 오버랩되는 제거 스팟을 제조함으로써 형성된 레이저-제거 영역(laser-ablated area)을 도시한다; 도 6A는 베이스 분리 영역을 위해 1000A BSG (보론 도핑된 산화물)/500A USG (언도핑된 산화물)로 개방된 180 미크론 폭의 스트립을 도시한다; 도 6B는 베이스 영역을 위해 1000A USG (언도핑된 산화물)로 개방된 a~90 미크론 폭의 스트립을 도시한다.
도 7A는 산화물층의 금속 침투 없이 금속이 제거될 수 있는 산화물 손상의 한계치(threshold)를 이하에 도시한다.
도 7B는 20 스캔 후, 금속 러너(metal runner)가 완전히 분리되는 것을 도시한다.
도 7C는 이러한 금속 스택에 형성되는 트렌치의 광학 현미경 사진을 도시한다.
도 8A 및 8B는 피라미드형 TFSC의 상면도 및 단면도를 도시한다.
도 9A 및 9B는 프리즘형 TFSC의 상면도 및 단면도를 도시한다.
도 10A 및 10B는 평면 에피택셜 박막 실리콘 태양 전지 기판(TFSS)의 형성 및 분리에 대한 공정 흐름을 도시한다.
도 11A 및 11B는 TFSS가 너무 얇아 단독으로 서거나(free standing) 또는 자가 지지된(self-supporting) 경우에, 평면 에피택셜 박막 실리콘 태양 전지 기판에 대한 공정 흐름을 도시한다.
도 12A 및 12B는 3-D TFSS를 제조하기 위한 마이크로몰드(micromold) 템플레이트 (또는 재사용가능한 템플레이트)에 대한 공정 흐름을 도시한다.
도 12C 및 12D는 재사용가능한 마이크로몰드 템플레이트를 사용하는 3-D TFSS의 공정 흐름을 도시한다.
도 13은 본 발명에 따라서, TFSS가 단독으로 서고, 자가 지지 되기에 충분한 두께인(예컨대, 더 작은 100 mm x 100 mm 기판에 대해 약 50 미크론보다 두껍고, 156 mm x 156 mm 기판에 대해 약 80 미크론보다 두꺼움), 평면 전면 접촉 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 14는 본 발명에 따라서, TFSS가 자가 지지 되도록 매우 얇은, 평면 전면 접촉 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 15는 본 발명에 따라서, 3-D 전면 접촉 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 16A-16D는 본 발명에 따라서, TESS가 자가 지지 되도록 충분히 두꺼운 맞물려진 후면 접촉 후면 접합 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 17은 인시투(in-situ) 에미터가 증착되지 않는 두꺼운 TFSS를 사용하여 맞물려진 후면 접촉 후면 접합 태양 전지를 제조하기 위한 공정 흐름을 도시한다. 대신, 본 발명에 따라서, BSG (boron-doped oxide)층은 에피택셜 실리콘막 상에 증착되고, 베이스 분리 영역을 개방하기 위해 패터닝된다.
도 18은 본 발명에 따라서, TFSS가 자가 지지 되도록 충분히 두껍지 않고, 실리콘의 레이저 제거 및 인시투 에미터가 베이스 분리 개구부를 형성하기 위해 사용되는, 맞물려진 후면 접촉 후면 접합 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 19A-19H는 본 발명에 따라서, TFSS가 자가 지지 되도록 충분히 두껍지 않고, 인시투 에미터 대신에 BSG (boron-doped oxide) 증착 및 선택적 레이저 에치백(etchback)이 베이스 분리 개구부를 형성하기 위해 사용되는, 맞물려진 후면 접촉 후면 접합 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 20은 본 발명에 따라서, 3-D TFSS를 사용하여 맞물려진 후면 접촉 후면 접합 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 21은 본 발명에 따라서, 맞물려진 후면 접촉 후면 접합 헤테로 접합 태양 전지를 제조하기 위한 공정 흐름을 도시한다.
도 22 내지 30은 2011년 5월 27에 출원된, Virendra V. Rana의 미국 특허 출원 제13/118,295 "LASER PROCESSING FOR HIGH-EFFICIENCY THIN CRYSTALLINE SILICON SOLAR CELL FABRICATION"에서 발견되지 않았다.
도 22A 및 22B는 각각 가우스 빔(Gaussian beam) 및 플랫탑 빔(flat-top beam)의 프로파일을 나타내는 도식이다.
도 23은 후면 접촉/후면 접합 전지의 단면도이다.
도 24A-24F는 제조 동안 후면 접촉 태양 전지의 이면/후면측도이다.
도 25는 에미터 및 베이스 영역과 접촉하는 얼터네이팅 금속선을 갖는 도 24A의 후면 접촉 태양 전지의 이면/후면측도이다.
도 26A-26C는 플랫탑 빔 프로파일이 형성될 수 있는 3가지 방법을 나타내는 도표이다.
도 27A 및 27B는 제거 한계치를 강조하는 가우스 빔 및 플랫탑 빔의 프로파일을 나타내는 도식이다.
도 28A 및 28B는 각각 가우스 빔 및 플랫탑 빔이 영역 프로파일/풋프린트(footprint)를 제거하는 것을 나타내는 도표이다.
도 28C는 오버랩 및 스캔 속도의 그래프이다.
도 29A 및 29B는 각각 가우스 빔 및 플랫탑 빔 얼라이먼트 윈도우(alignment window)를 나타내는 도표이다.
도 29C 및 29D는 각각 가우스 빔 영역 프로파일 및 플랫탑 빔 영역 프로파일을 나타내는 도표이다.
도 29E는 표 1의 결과를 도식으로 설명한다.
도 30은 NBLAC 전지에 대한 공정 흐름을 도시한다.
도 31은 NBLAC 전지의 단면도를 도시한다.
도 32는 레이저 어닐링이 있거나 없이 마이너리티 캐리어 수명의 그래프를 도시한다.
도 33A 및 33B는 산화물 제거를 구비하는 모든 후면 접촉 태양 전지에 대한 공정 흐름을 도시한다.
도 33C 및 33D는 산화물 제거를 구비하는 모든 후면 접촉 태양 전지에 대한 공정 흐름을 도시한다.
도 34A 및 34B는 산화물 제거 공정을 도시한다.
도 35A 및 35B는 비결정 실리콘층을 사용하는 산화물 제거 공정을 도시한다.
도 36은 FSF 및 패시베이션을 형성하기 위한 공정을 도시한다.
도 37은 비결정 실리콘으로 FSF 및 패시베이션을 형성하기 위한 공정을 도시한다.
도 38A 및 38B는 각각 에미터 영역 상에 금속의 선택적 레이저 스캐닝 및 선택적 에미터의 형성의 도식을 도시한다.
도 39는 P++ 선택적 에미터를 도시한다.
도 40은 알루미늄-실리콘 상 도표를 도시한다.
도 41은 전면 접촉 전지에서 선택적 에미터를 도시한다.
도 42는 알루미늄 BSF를 도시한다.
The features, nature and advantages of the described subject matter will become more apparent from the detailed description of the invention set forth below when taken in conjunction with the drawings, in which like reference numerals indicate similar features:
1 shows an SEM image of a shallow trench made of silicon for application in all back contact back junction solar cells in accordance with the present invention.
2 shows the profile of the shallow trench in silicon for application in all back contact back junction solar cells.
3A-3D show the procedure for selecting laser fluence to obtain less damaged silicon dioxide (or oxide) removal. 3A shows the size dependence of the removal spot on laser fluence; 3B shows irregular exfoliation of oxides; 3C shows the spot without damage; 3D shows very damaged silicon in the spot opening.
4 shows a substantially parallel row of open contacts in the oxide using pulsed laser ablation according to the present invention.
5 shows a screenshot with oxide removal spots for metal contact.
6A and 6B show laser-ablated areas formed by fabricating removal spots that overlap in the x and y directions; FIG. 6A shows a 180 micron wide strip opened at 1000 A BSG (boron doped oxide) / 500 A USG (undoped oxide) for the base isolation region; 6B shows a 90-micron wide strip opened with 1000A USG (undoped oxide) for the base region.
7A shows the threshold of oxide damage below which metals can be removed without metal penetration of the oxide layer.
7B shows that after 20 scans, the metal runner is completely disconnected.
7C shows optical micrographs of trenches formed in such a metal stack.
8A and 8B show top and cross-sectional views of a pyramidal TFSC.
9A and 9B show top and cross-sectional views of the prismatic TFSC.
10A and 10B show process flows for the formation and separation of planar epitaxial thin film silicon solar cell substrates (TFSS).
11A and 11B show the process flow for a planar epitaxial thin film silicon solar cell substrate when the TFSS is too thin to free stand or self-supporting.
12A and 12B show the process flow for micromold templates (or reusable templates) for making 3-D TFSS.
12C and 12D show the process flow of a 3-D TFSS using reusable micromolded templates.
FIG. 13 shows TFSS alone, in accordance with the present invention, is thick enough to self-support (eg, thicker than about 50 microns for a smaller 100 mm × 100 mm substrate, and about 80 for a 156 mm × 156 mm substrate). Thicker than microns), a process flow for making planar front contact solar cells.
FIG. 14 shows a process flow for making a very thin, planar front contact solar cell such that the TFSS is self supporting in accordance with the present invention.
15 shows a process flow for making a 3-D front contact solar cell, in accordance with the present invention.
16A-16D illustrate a process flow for producing an interdigitated back contact back junction solar cell thick enough to allow the TESS to self-support, in accordance with the present invention.
FIG. 17 shows a process flow for fabricating interfacing back contact back junction solar cells using thick TFSS where no in-situ emitters are deposited. Instead, in accordance with the present invention, a boron-doped oxide (BSG) layer is deposited on the epitaxial silicon film and patterned to open the base isolation region.
18 is a process for fabricating an interdigitated back contact back junction solar cell in which the TFSS is not thick enough to self-support, and wherein laser ablation and in situ emitters of silicon are used to form the base isolation openings, in accordance with the present invention. Shows the flow.
19A-19H are not thick enough for TFSS to self-support in accordance with the present invention, and instead of in-situ emitters, boron-doped oxide (BSG) deposition and selective laser etchback are used to form the base isolation openings. A process flow for manufacturing an interlocked back contact back junction solar cell is shown.
20 illustrates a process flow for fabricating back contact back junction solar cells using 3-D TFSS, in accordance with the present invention.
Figure 21 illustrates a process flow for producing an interdigitated back contact back junction heterojunction solar cell, in accordance with the present invention.
22-30 were not found in US Patent Application 13 / 118,295 "LASER PROCESSING FOR HIGH-EFFICIENCY THIN CRYSTALLINE SILICON SOLAR CELL FABRICATION" of Virendra V. Rana, filed May 27, 2011.
22A and 22B are diagrams illustrating profiles of a Gaussian beam and a flat-top beam, respectively.
23 is a cross-sectional view of the back contact / back junction battery.
24A-24F are back / backside views of back contact solar cells during manufacture.
FIG. 25 is a back / back side view of the back contact solar cell of FIG. 24A with alternating metal wires in contact with the emitter and base region.
26A-26C are diagrams illustrating three ways in which a flattop beam profile can be formed.
27A and 27B are diagrams illustrating profiles of a Gaussian beam and a flat top beam emphasizing the removal threshold.
28A and 28B are diagrams illustrating that the Gaussian beam and the flattop beam remove the area profile / footprint, respectively.
28C is a graph of overlap and scan rate.
29A and 29B are diagrams illustrating a Gaussian beam and a flat top beam alignment window, respectively.
29C and 29D are diagrams illustrating a Gaussian beam area profile and a flat top beam area profile, respectively.
29E illustrates the results of Table 1 graphically.
30 shows a process flow for an NBLAC cell.
31 shows a sectional view of an NBLAC cell.
32 shows a graph of minority carrier life with or without laser annealing.
33A and 33B show process flows for all back contact solar cells with oxide removal.
33C and 33D show process flows for all back contact solar cells with oxide removal.
34A and 34B illustrate an oxide removal process.
35A and 35B show an oxide removal process using an amorphous silicon layer.
36 shows a process for forming FSF and passivation.
37 shows a process for forming FSF and passivation with amorphous silicon.
38A and 38B show schematics of selective laser scanning and formation of selective emitters of metal on emitter regions, respectively.
39 shows a P ++ selective emitter.
40 shows an aluminum-silicon phase diagram.
41 shows an optional emitter in the front contact cell.
42 shows aluminum BSF.

본 발명은 특정 실시예에 관해 기재하지만, 당업자는 과도한 실험 없이 여기에 논의되고 있는 원리를 다른 영역 및/또는 실시예에 적용할 수 있다.
While the present invention is described in terms of specific embodiments, those skilled in the art can apply the principles discussed herein to other areas and / or embodiments without undue experimentation.

여기에 레이저 가공, 더욱 구체적으로는 다른 공정의 가지각색의 필요 조건을 다루도록 개발되어 온 펄스 레이저 가공, 도식을 개시했다.
Disclosed herein are laser processing, and more specifically pulse laser processing and schematics, which have been developed to address the varied requirements of other processes.

개시된 방법은 반도체 장치 제거의 영역, 특히 결정 실리콘 제거에 유용할 수 있다. 일반적으로 레이저로 실리콘의 제거는 실리콘 기판에서 원하지 않는 잔여 손상을 없애는 실리콘 용융(melting) 및 증착(evaporation)을 포함한다. 이러한 손상은 태양 전지의 효율을 감소시키는 증가된 SRV(surface recombination velocity) 및 마이너리티 캐리어 수명 열화(minority carrier lifetime degradation)를 야기한다. 이에, 실리콘 기판의 웨트 세정이 이러한 손상층을 제거하는데 일반적으로 사용된다. 레이저 가공 후 웨트 세정(post-laser-processing wet cleaning)을 필요로하지 않고 제조하여, 공정 흐름을 단순화하고, 제조 비용을 감소시키는 고효율 태양 전지에 허용되는 레벨로 손상을 감소시키기 위한 도식을 제공한다.
The disclosed method may be useful in areas of semiconductor device removal, particularly crystalline silicon removal. Removal of silicon with a laser generally includes silicon melting and evaporation which eliminates unwanted residual damage in the silicon substrate. This damage causes increased surface recombination velocity (SRV) and minority carrier lifetime degradation, which reduces the efficiency of the solar cell. Thus, wet cleaning of silicon substrates is commonly used to remove such damaged layers. Fabricated without the need for post-laser-processing wet cleaning, it provides a schematic for reducing damage to levels acceptable for high-efficiency solar cells that simplify process flow and reduce manufacturing costs. .

레이저를 사용하여 소정의 두께로 제거할 때, 실리콘 기판에 남아있는 손상은 제거된 물질에 의해 사용되지 않는, 기판에 흡수되는 레이저 에너지의 양과 관련된다. 레이저 에너지의 대부분을 물질을 제거하는데 사용한 후, 실리콘 기판에 스며드는 사소한 에너지의 일부를 최소화되도록 할 수 있는 경우에, 레이저-유도된 기판 손상 및 SRV 열화가 최소화된다. 실리콘으로의 레이저 에너지의 침투는 레이저 펄스 길이(펄스 폭이라고도 함) 및 파장에 따라 달라진다. 파장 1.06 미크론의 IR (infrared) 레이저는 실리콘에 약 100 미크론까지의 긴 침투 깊이를 갖지만, 파장이 532 nm인 그린 레이저 빔은 약 3 내지 4 미크론의 깊이까지만 투과된다. 파장이 355 nm인 UV 레이저 빔의 침투는 더 짧고, 단지 약 10 nm이다. UV 또는 EUV 파장의 울트라-쇼트 펄스를 사용하는 것은 실리콘으로 레이저 에너지의 침투를 제한할 것이 명백하다. 추가적으로, 더 짧은 레이저 펄스 길이는 실리콘으로 열의 확산을 짧게 한다. 나노세컨 펄스가 약 3 내지 4 미크론 범위로 실리콘에 열 확산을 이끌 수 있지만, 피코세컨 펄스는 약 80 내지 100 nm로 감소시키고, 펨토세컨(femtosecond) 펄스는 너무 짧아, 일반적으로 레이저 제거 공정 시 실리콘으로 열 확산을 하지 못한다. 이에, 더 짧은 파장을 갖는 더 짧은 펄스로 하는 것은 레이저-제거된 기판에 손상을 절감시킨다. 더 높은 생산 스루풋을 위해, 그린 또는 IR 파장은 허용 가능한 레이저 손상의 범위에 따라 다르게 사용될 수 있다. 이상적인 조건이라도, 에너지의 소정의 일부가 기판으로 여전히 스며들고, 이러한 흡수 및 바람직하지 않은 역효과는 레이저 전력을 감소시킴으로써 더 감소 될 수 있다. 그러나, 이는 실리콘의 더 작은 두께가 제거되게 한다(또는 실리콘 제거율을 낮게하거나 또는 스루풋을 낮게 한다). 펄스 에너지를 감소시키지만, 레이저 펄스의 오버랩을 증가시킴으로써 실리콘 제거를 야기하는 것은 실리콘 셸로우 분리 트렌치(silicon shallow isolation trench)를 매끄럽게 한다는 것을 발견했다. 이는 낮은 실리콘 표면 손상의 증거(indication)이다. 매우 낮은 펄스 에너지에서, 제거되는 실리콘의 두께는 작을 수 있다. 바람직한 깊이는 펄스 레이저 빔의 다중 오버랩 스캔을 사용함으로써 얻어질 수 있다.
When removed to a predetermined thickness using a laser, the damage remaining on the silicon substrate is related to the amount of laser energy absorbed by the substrate that is not used by the removed material. After most of the laser energy is used to remove material, laser-induced substrate damage and SRV degradation are minimized if it is possible to minimize some of the minor energy that penetrates the silicon substrate. The penetration of laser energy into silicon depends on the laser pulse length (also called pulse width) and wavelength. An infrared (IR) laser with a wavelength of 1.06 microns has a long penetration depth of up to about 100 microns in silicon, but a green laser beam with a wavelength of 532 nm is only transmitted to depths of about 3 to 4 microns. The penetration of the UV laser beam with a wavelength of 355 nm is shorter, only about 10 nm. It is obvious that using ultra-short pulses of UV or EUV wavelengths will limit the penetration of laser energy into silicon. Additionally, shorter laser pulse lengths shorten the diffusion of heat into the silicon. While nanosecond pulses can lead to heat diffusion into silicon in the range of about 3 to 4 microns, picosecond pulses are reduced to about 80 to 100 nm, and femtosecond pulses are too short, typically silicon during the laser ablation process. It does not spread heat. Thus, shorter pulses with shorter wavelengths save damage to the laser-removed substrate. For higher production throughput, green or IR wavelengths can be used differently depending on the range of acceptable laser damage. Even under ideal conditions, some portion of the energy still penetrates into the substrate, and this absorption and undesirable adverse effects can be further reduced by reducing the laser power. However, this allows the smaller thickness of the silicon to be removed (or lower the silicon removal rate or lower the throughput). It has been found that reducing the pulse energy, but causing the silicon removal by increasing the overlap of the laser pulse, smoothes the silicon shallow isolation trench. This is an indication of low silicon surface damage. At very low pulse energies, the thickness of silicon removed can be small. Preferred depths can be obtained by using multiple overlap scans of the pulsed laser beam.

피코세컨 범위의 펄스 길이 및 약 355 nm 이하의 파장을 갖는 펄스 레이저 빔은 패시베이트 제거된 표면에 대한 낮은 SRV(surface recombination velocity)를 가능하게 하는 낮은 손상을 갖는 실리콘 제거에 적당하다. 도 1은 거의 15번 오버랩된 레이저 스팟을 갖고, 4 마이크로줄 펄스 에너지를 갖고, 직경이 거의 110 미크론인 가우스 프로파일의 피코세컨 UV 레이저 빔 (M2 ≤ 1.3)을 사용하여 실리콘 기판에 제조된 2.25 미크론의 깊이 및 거의 100 미크론의 폭의 트렌치를 도시한다. 제거의 이러한 깊이는 실리콘의 약 112 nm를 제거하는 각각의 스캔을 갖는 레이저의 20개의 오버랩된 스캔을 사용하여 얻어진다. 도 2는 UV 파장을 갖는 동일한 피코세컨 레이저 빔을 사용하여 얻어진, 실리콘에 4 미크론의 깊이 및 110 미크론의 폭의 트렌치의 매끄러운 프로파일을 도시한다. 프로파일의 매끄러움(smoothness)을 주목해야 한다. 이러한 실리콘의 제거는 에미터 영역으로부터 베이스 영역이 분리된 영역을 형성하기 위해 모든 후면 접촉 후면 접합 태양 전지에 사용된다. 펨토세컨 레이저의 사용은 실리콘 제거 시 레이저 손상을 더 감소시킬 수 있다.
Pulsed laser beams having a pulse length in the picosecond range and wavelengths of about 355 nm or less are suitable for low damage silicon removal that allows for low surface recombination velocity (SRV) on the passivated removed surface. FIG. 1 shows 2.25 fabricated on a silicon substrate using a picosecond UV laser beam (M 2 ≦ 1.3) with a Gaussian profile of approximately 110 microns in diameter, with laser spots overlapping nearly 15 times, 4 microjoules pulse energy. A trench of microns depth and a width of nearly 100 microns is shown. This depth of removal is obtained using 20 overlapped scans of the laser with each scan removing about 112 nm of silicon. FIG. 2 shows a smooth profile of trenches of 4 microns deep and 110 microns wide in silicon, obtained using the same picosecond laser beam with UV wavelengths. Note the smoothness of the profile. This removal of silicon is used for all back contact back junction solar cells to form an area where the base area is separated from the emitter area. The use of femtosecond lasers can further reduce laser damage when silicon is removed.

또한, 본 발명의 실시예는 비결정 실리콘의 제거에 이용 가능하다. 펨토세컨 펄스 길이를 및 일부 실시예에서 UV 또는 그린 파장을 갖는 펄스 레이저 빔을 사용하여 비결정 실리콘의 바람직한 두께를 제거하는데 유사한 도식이 사용될 수 있다. 비결정 실리콘의 제거는 결정 실리콘보다 매우 낮은 에너지를 필요로 하기 때문에, 이러한 도식은 어플리케이션용 결정 실리콘 표면에서 헤테로 접합 태양 전지까지 비결정 실리콘을 선택적으로 제거하는데 효율적으로 사용될 수 있다.
In addition, embodiments of the present invention can be used to remove amorphous silicon. Similar schemes may be used to remove the desired thickness of amorphous silicon using femtosecond pulse lengths and in some embodiments using pulsed laser beams having UV or green wavelengths. Since the removal of amorphous silicon requires much lower energy than crystalline silicon, this scheme can be efficiently used to selectively remove amorphous silicon from the crystalline silicon surface for applications to heterojunction solar cells.

또한, 본 발명은 결정 또는 비결정 실리콘일 수 있는 하부 기판(underlying substrate)에 선택적인 산화물 제거에 적용 가능하다. 산화물 막은 UV까지 파장을 낮춘 레이저 빔에 투과적이다. 나노세컨 펄스 길이 레이저가 하부 산화물(overlying oxide)을 제거하는데 사용되는 경우, 아래에 실리콘의 가열 및 용융에 의해 산화물의 제거가 일어난다. 아래에 제거된 실리콘으로부터의 압력 때문에, 하부의 산화물을 갈라지고, 제거된다. 그러나, 이것은 실리콘 기판에 중대한 손상을 형성하기 때문에, 고효율 전지를 사용하기 위해, 이러한 손상된 층을 제거하는데 웨트 세정 가공이 일반적으로 사용된다.
In addition, the present invention is applicable to selective oxide removal in an underlying substrate, which may be crystalline or amorphous silicon. The oxide film is transparent to the laser beam down to the UV. When nanosecond pulse length lasers are used to remove the underlying oxides, the removal of the oxides occurs by heating and melting of the silicon below. Due to the pressure from the silicon removed below, the underlying oxide splits and is removed. However, since this causes significant damage to the silicon substrate, wet cleaning processing is generally used to remove such damaged layers in order to use high efficiency cells.

뚜렷한 손상 없이 실리콘 표면으로부터 실리콘 표면까지, 산화물층이 선택적으로 제거되는 도식을 제공한다. 레이저 제거 시, 물질을 용융될 때까지 가열 또는 그것을 증착시키는 것 이외에도, 플라즈마 형성과 같은 다른 효과도 일어난다. 때때로, 계면에서 복잡한 공정이 발생할 수 있다. 피코세컨 펄스 길이를 갖는 레이저를 사용하여, 실리콘 계면까지 산화물에 영향을 줄 수 있다. UV 파장을 갖는 피코세컨 레이저를 사용하여, 계면 효과가 향상되어 실리콘 표면으로부터 산화물의 분리 및 박리가 발생한다. 후에 남겨진 실리콘 표면은 사실상 손상이 없다. 또한, 그린 또는 IR (infra-red) 파장을 갖는 피코세컨 레이저 조사는, 실리콘 기판이 얼마나 많은 침투 손상이 허용 가능한지에 따라서 다르게 사용될 수 있다. 본 발명은 실리콘 표면으로부터 산화물의 손상 없는 선택적 제거를 얻기 위한 절차에 대해 서술할 것이다.
Provides a scheme in which the oxide layer is selectively removed from the silicon surface to the silicon surface without significant damage. In laser ablation, besides heating or depositing the material until it melts, other effects such as plasma formation occur. Sometimes complex processes can occur at the interface. Using a laser with a picosecond pulse length, it is possible to affect the oxide up to the silicon interface. By using a picosecond laser having a UV wavelength, the interfacial effect is improved to cause separation and exfoliation of the oxide from the silicon surface. The silicon surface left behind is virtually intact. In addition, picosecond laser irradiation with green or infra-red (IR) wavelengths can be used differently depending on how much penetration damage the silicon substrate is tolerable. The present invention will describe a procedure for obtaining selective removal of oxides from the silicon surface without damage.

도 3A-3D는 산화물의 손상 없는 제거를 얻기 위한 절차를 개시한다. 도 3A는 피코세컨 UV 레이저 빔을 사용하여, 템플레이트 상에 35 미크론 두께의 에피택셜 실리콘막 상에 1000A PSG (phosphorus-doped oxide)/500A USG (undoped oxide) 스택에서의 레이저 스팟 개구부의 변이를 도시한다. 산화물층은 APCVD (atmospheric-pressure CVD) 기술을 사용하여 증착된다. 산화물의 주어진 두께에 대해서, 스팟 사이즈는 레이저 플루언스 (J/cm2)에 따라 달라진다. 레이저 플루언스는 레이저 빔의 면적으로 나눠진 레이저 펄스이다. 이 경우에, 레이저 빔은 가우스 프로파일 (M2<1.3)을 갖는 직경으로 약 100 미크론이다. 매우 낮은 플루언스에서, 스팟은 비규칙적이고, 도 3B에 나타낸 바와 같이 실리콘 표면으로부터 산화물의 비규칙적인 박리가 있지만, 매우 높은 플루언스에서, 도 3D에 나타낸 바와 같이 실리콘의 광범위한 손상이 있다. 선 a-a'로 나타낸 플루언스의 범위는 최적 범위를 나타내고, 도 3C에 나타낸 바와 같이 실리콘 기판에 손상이 최소이다.
3A-3D disclose a procedure for obtaining intact removal of oxides. FIG. 3A shows the variation of laser spot openings in a 1000A phosphorus-doped oxide (PSG) / 500A undoped oxide (USG) stack on a 35 micron thick epitaxial silicon film on a template using a picosecond UV laser beam. do. The oxide layer is deposited using atmospheric-pressure CVD (APCVD) technology. For a given thickness of oxide, the spot size depends on the laser fluence (J / cm 2 ). Laser fluence is a laser pulse divided by the area of the laser beam. In this case, the laser beam is about 100 microns in diameter with a Gaussian profile (M 2 <1.3). At very low fluences, the spot is irregular and there is irregular peeling of the oxide from the silicon surface as shown in FIG. 3B, but at very high fluences there is extensive damage of silicon as shown in FIG. 3D. The range of fluence, indicated by the line a-a ', represents the optimum range and damage to the silicon substrate is minimal as shown in FIG. 3C.

도 4는 모든 후면 접촉 (및 후면 접합) 태양 전지에서의 용도를 위해 산화물에 선택적으로 개장되어 있는 전지 접촉 개구부의 줄을 도시한다. 도 5는 이들 접촉의 클로즈업이다. 레이저 제거 스팟은 도 6A 및 6B에 나타낸 바와 같이 웨이퍼 상에 임의의 바람직한 길이 및 혹의 면적까지 개방되는 x 및 y 방향으로 오버랩될 수 있다. 도 6A는 x 및 y 방향으로 오버랩되는 제거 스팟을 갖는, 피코세컨 UV 레이저 빔을 사용하여 베이스 제거 영역을 위한 BSG (boron-doped oxide)를 선택적으로 제거함으로써 제조된 180 미크론 폭의 개구부를 도시한다. 마찬가지로, 도 6B는 베이스 영역을 형성하기 위한 USG (undoped oxide)에 개방되는 90 미크론 폭의 영역을 도시한다.
4 shows a row of cell contact openings that are optionally retrofitted to oxides for use in all back contact (and back junction) solar cells. 5 is a close-up of these contacts. The laser ablation spots may overlap in the x and y directions, opening up to any desired length and nod area on the wafer as shown in FIGS. 6A and 6B. FIG. 6A shows a 180 micron wide opening prepared by selectively removing boron-doped oxide (BSG) for the base removal area using a picosecond UV laser beam having overlapping spots in the x and y directions. . Likewise, FIG. 6B shows a 90 micron wide region that opens to an undoped oxide (USG) to form a base region.

여기에 기재된 바와 같이 실리콘 표면으로부터 산화물의 선택적 제거는 몇 가지 방법으로 제조하는 태양 전지에 사용될 수 있다. 하나의 어플리케이션에 있어서, 후면 접촉 전지용 인시투 에미터를 사용하는 경우에, 이 공정은 하부 에미터를 노출하기 위해 산화물막에 트랙(tracks)을 개방하는데 사용된다. 이렇게 노출된 에미터는 웨트 에칭을 사용하여 제거될 수 있다. 그 후, 이 영역은 그 내부에 형성되는 베이스를 갖고, 에미터 분리 중 베이스에 사용된다(This region is then used for base to emitter isolation and with base formed inside it).
As described herein, selective removal of oxides from silicon surfaces can be used in solar cells manufactured in several ways. In one application, when using an in-situ emitter for a back contact cell, this process is used to open tracks in the oxide film to expose the lower emitter. This exposed emitter may be removed using wet etching. This region is then used for base to emitter isolation and with base formed inside it.

다른 어플리케이션에 있어서, 이 공정은 금속 접촉을 제조하는데 사용되는 영역을 개방하는데 사용된다. 전면 접촉 전지에 대해서, 산화물 패시베이션은 전지의 후면측 상에 사용될 수 있다. 여기에 기재되는 도식은, 이후에 이들 접촉에 증착되는 금속에 접촉을 개방하는데 사용된다. 이러한 방식으로, 금속은 고효율 전지에 도움이 되는 접촉을 국부화한다. 후면 접촉 전지에 대해서, 베이스와 에미터의 접촉은 이 도식을 사용하여 개방될 수 있다.
In other applications, this process is used to open areas used to fabricate metal contacts. For front contact cells, oxide passivation can be used on the back side of the cell. The scheme described herein is then used to open the contact to the metal deposited on these contacts. In this way, the metal localizes the contacts, which is beneficial for high efficiency cells. For the back contact cell, the contact of the base and the emitter can be opened using this scheme.

태양 전지 흐름 공정에 있어서, 도핑된 산화물은 아래에 실리콘의 도핑을 야기하지 않고(즉, 도핑된 산화물 및 실리콘 구조의 주목할만한 가열 없이) 제거될 필요가 있을 수 있다. 상기 기재된 바와 같이, 피코세컨 레이저 빔을 사용하는 경우에, 산화물/실리콘 기판 계면에서 분리에 의해 산화물이 제거되기 때문에, 제거될 산화물막으로부터 도펀트의 제한된 픽업으로 산화물의 제거가 일어난다(the removal of oxide happens with limited pickup of the dopant from the oxide film being ablated).
In a solar cell flow process, the doped oxide may need to be removed without causing doping of silicon underneath (ie, without significant heating of the doped oxide and silicon structure). As described above, when using a picosecond laser beam, since the oxide is removed by separation at the oxide / silicon substrate interface, the removal of oxide occurs with limited pickup of the dopant from the oxide film to be removed. happens with limited pickup of the dopant from the oxide film being ablated).

실리콘 니트라이드 (SiNx)의 선택적 제거는 전면 접촉 태양 전지에 사용된다. 레이저 제거를 사용하여, 에미터 표면과의 접촉 면적은 감소되어 면적이 최고화될 수 있고, SiN 패시베이션은 제거된다. 이는 더 높은 VOC를 야기한다. 나노세컨 UV 레이저가 사용될 수 있지만, UV 또는 그린 파장을 갖는 피코세컨 레이저가 이 어플리케이션에 적당하다.
Selective removal of silicon nitride (SiN x ) is used for front contact solar cells. Using laser ablation, the contact area with the emitter surface can be reduced to maximize the area, and SiN passivation is eliminated. This leads to higher V OC . Nanosecond UV lasers can be used, but picosecond lasers with UV or green wavelengths are suitable for this application.

산화물 표면으로부터 선택적 금속 제거는 레이저를 사용하여 역사적으로 어려웠다. 이것은 금속을 제거하기 위해 필요한 높은 펄스 에너지에서, 에너지는 아래에 산화물을 손상할 정도로 높고, 산화물로 금속이 침투되도록 하기 때문이다. 사실, 이것은 태양 전지에 사용되는 LFC ("laser fired contacts") 공정의 기초(basis)이다.
Selective metal removal from oxide surfaces has historically been difficult using lasers. This is because at the high pulse energy required to remove the metal, the energy is high enough to damage the oxide below, allowing the metal to penetrate into the oxide. In fact, this is the basis of the LFC ("laser fired contacts") process used in solar cells.

산화물 (또는 다른 유전체, 예컨대 실리콘 니트라이드)의 금속 침투 없이 산화물 (또는 다른 유전제) 표면으로부터 금속을 선택적으로 제거하고, 산화물의 파괴 또는 크래킹에 대한 3가지 도식을 개시한다. 이들 도식 모두에서, 알루미늄은 베이스 및 에미터와 접촉하는 제1 금속이다(알루미늄은 접촉 및 광 포획 이면 미러층(light trapping rear mirror layer)으로 사용됨). 피코세컨 펄스 길이의 레이저가 이 어플리케이션에 적당하다. 높은 금속 제거율에 대해서, IR 파장이 매우 적당하다. 제1 도식에 따라서, 금속은 산화물 제거의 한계치보다 낮은 펄스 에너지에서 제거된다. 하나의 스캔에서 제거된 금속의 두께가 바람직한 두께보다 낮은 경우에, 다중 오버랩된 스캔이 금속의 전체 두께를 제거하는데 사용된다. 펄스 에너지가 산화물 제거 한계치 아래이기 때문에, 산화물 표면으로부터 금속의 깨끗한 제거가 얻어진다. 그러나, 사용되는 정확한 레시피는 스택의 금속 형태, 이들의 두께, 표면 조도 등에 따라 달라진다.
Metal schemes are selectively removed from oxide (or other dielectric) surfaces without metal penetration of oxide (or other dielectrics such as silicon nitride), and three schemes for breaking or cracking oxides are disclosed. In both of these schemes, aluminum is the first metal in contact with the base and the emitter (aluminum is used as the light trapping rear mirror layer). Picosecond pulse length lasers are suitable for this application. For high metal removal rates, IR wavelengths are very suitable. According to the first scheme, the metal is removed at a pulse energy lower than the threshold of oxide removal. If the thickness of the metal removed in one scan is lower than the desired thickness, multiple overlapped scans are used to remove the entire thickness of the metal. Since the pulse energy is below the oxide removal threshold, clean removal of the metal from the oxide surface is obtained. However, the exact recipe used depends on the metal form of the stack, their thickness, surface roughness, and the like.

도 7A-7C는 산화물 상에 1200A의 Al 상에 2400A의 NiV의 PVD-증착된 이중층을 패터닝하는 경우에 제거 결과를 도시한다. 아래에 산화물층을 통해 파괴 없이 러너들 사이에서 금속이 완전히 제거되는 것이 바람직하다(전지의 단락을 방지하기 위해서). 도 7A는 이러한 금속 스택이 산화물의 침투 없이 제거될 수 있는 펄스 에너지의 한계치, 이하를 도시한다. 상기 기재된 금속 스택 특성에 따라 달라지는 이러한 한계치는 스캔 속도 및 레이저의 소정의 펄스 반복 속도를 사용하여 얻어진 스팟 오버랩과 같은 레이저 파라미터에 따라 달라진다. 펄스 오버랩을 증가시키면서, 금속에서의 에너지 축적 때문에 한계치 펄스 에너지는 감소할 것이다. 도 7B는 산화물 손상의 한계치보다 낮은 펄스 에너지를 이용하여, 20개 이상의 스캔이 평행선 사이에서 100M-ohm 저항에 의해 결정되는 바와 같이 금속 러너들의 완전한 분리를 제공한다는 것을 도시한다(shows that using a pulse energy below the threshold for oxide damage, more than twenty scans provided complete isolation of metal runners as determined by the 100M-ohm resistance between parallel lines). 도 7C는 2400A NiV/1200 Al 금속 스택에 형성되는 깨끗한 75 미크론 트렌치를 도시한다.
7A-7C show the removal results when patterning a PVD-deposited bilayer of 2400A NiV on 1200A Al on oxide. It is desirable to completely remove the metal between the runners without breaking through the oxide layer below (to prevent short circuit of the cell). Figure 7A shows the threshold of pulse energy, below which such a metal stack can be removed without penetration of oxide. This limit, which depends on the metal stack characteristics described above, depends on the laser parameters such as the scan rate and the spot overlap obtained using the desired pulse repetition rate of the laser. While increasing the pulse overlap, the threshold pulse energy will decrease due to energy accumulation in the metal. FIG. 7B shows that using pulse energy below the threshold of oxide damage, more than 20 scans provide complete separation of metal runners as determined by the 100 M-ohm resistance between parallel lines. energy below the threshold for oxide damage, more than twenty scans provided complete isolation of metal runners as determined by the 100M-ohm resistance between parallel lines). 7C shows a clean 75 micron trench formed in a 2400 A NiV / 1200 Al metal stack.

제2 높은 스루풋 도식에 따라서, 금속이 제거되어 산화물의 손상을 감소시키는 동안에, 사소한 에너지의 실질적 일부가 흡수되기 때문에, 더 높은 에너지가 사용된다. 이러한 접근은 금속의 레이저 제거가 매우 높은 스루풋 공정이 되도록 한다. 이러한 도식을 이용하여, 두 단계 공정을 사용하여 성공적으로 2500A의 두께까지 주석 (Sn) 오버레이어가 있거나 없이 제거된 1250A Al/100-250A의 NiV를 갖는다. 제1 단계에서, 연질 금속은 15 마이크로줄을 사용한 후, 오버랩된 15번 30 마이크로줄 펄스를 이용하여 제거된다. 2000A와 같이 더 두꺼운 알루미늄에 대해서, 제2 단계는 동일한 수의 펄스의 오버랩으로 50 마이크로줄에서 수행될 수 있다.
In accordance with the second high throughput scheme, higher energy is used since a substantial portion of the minor energy is absorbed while the metal is removed to reduce damage to the oxide. This approach allows laser removal of metal to be a very high throughput process. Using this scheme, a two step process was used to successfully remove NiV of 1250 A Al / 100-250 A with or without a tin (Sn) overlayer to a thickness of 2500 A. In the first step, the soft metal is removed using 15 micro Joules, followed by overlapping 15 30 micro Joules pulses. For thicker aluminum such as 2000A, the second step can be performed at 50 micro Joules with the overlap of the same number of pulses.

금속 제거의 제3 도식은 고반사성막, 예컨대 Al/Ag 스택 (전지와 접촉하는 Al 및 Al의 상부 상에 Ag를 갖는)에 적용 가능하여, 피코세컨 레이저의 사소한 에너지는 반사되고, 제거는 대폭 감소된다. 그런 경우에는, 펄스 길이 10 내지 800 나노세컨의 긴 펄스 길이의 나노세컨 레이저를 사용하여 반사성 금속 (Ag)의 표면이 먼저 찌그러진(dented) 후, 아래 알루미늄의 피코세컨 세정(cleanup)이 된다.
The third scheme of metal removal is applicable to a highly reflective film, such as an Al / Ag stack (with Al on top of Al and Al in contact with the cell) so that the minor energy of the picosecond laser is reflected and the removal is drastically Is reduced. In such a case, the surface of the reflective metal (Ag) is first dented using a long pulse length nanosecond laser with a pulse length of 10 to 800 nanoseconds, followed by picosecond cleanup of the underlying aluminum.

또한, 본 발명은 기판의 선택적 도핑에 적용 가능하다. 도펀트 함유 물질의 오버레이층을 사용하여 실리콘의 성공적인 도핑을 위해서, 펄스 에너지는 실리콘이 용융될 정도로 충분히 높지만, 그것 또는 그것 상의 도펀트층을 제거하기에 충분히 높지 않아야 한다. 실리콘이 용융되는 동안에, 도펀트는 이에 용해된다. 이 실리콘 층의 재결정 시, 도핑된 층이 얻어진다. 이 어플리케이션에 대해서, 실리콘으로 제한된 침투 때문에, 그린 파장을 갖는 나노세컨 펄스 길이 레이저는 꽤 적당하다.
The invention is also applicable to selective doping of substrates. For successful doping of silicon using an overlay layer of dopant containing material, the pulse energy should be high enough to melt the silicon, but not high enough to remove it or the dopant layer thereon. While the silicon is melting, the dopant dissolves in it. Upon recrystallization of this silicon layer, a doped layer is obtained. For this application, because of limited penetration into silicon, nanosecond pulse length lasers with green wavelengths are quite suitable.

여기에 기재되는 레이저 가공 기술은 평면 및 3-D 박막 결정 실리콘 기판에 적용 가능하다. 여기에 기재되는 레이저 가공은 실리콘 시판의 임의의 두께에 적당하다. 이것은 결정 실리콘 태양 전지에 사용되는 >150 미크론의 현재 표준 웨이퍼 두께를 포함한다. 그러나, 기판과 어떠한 접촉 없이 수행되는 공정이기 때문에 박형, 깨지기 쉬운 웨이퍼 또는 기판에 더욱 유리해진다. 이것은 바람직한 두께의 웨이퍼를 분리하기 위해 수소 이식 후 어닐링하는 것과 같은 다른 기술 또는 진보된 와이어 쏘잉 기술을 사용하여 단결정 CZ 잉곳 또는 다결정 브릭스(multi-crystalline brick)로부터 얻어지는 150 미크론보다 얇은 웨이퍼, 또는 다공성 실리콘과 같은 희생 분리(separation)/분리(release)층 상에 실리콘의 에피택셜 증착 및 후속 리프트오프를 사용하여 얻어진 박막 단결정 기판(예컨대, 몇 미크론 내지 80 미크론 범위의 두께)을 포함한다.
The laser processing techniques described herein are applicable to planar and 3-D thin film crystalline silicon substrates. Laser processing described herein is suitable for any thickness of silicon commercially available. This includes the current standard wafer thickness of > 150 microns used in crystalline silicon solar cells. However, because it is a process performed without any contact with the substrate, it is more advantageous for a thin, brittle wafer or substrate. It is thinner than 150 microns, or porous silicon, obtained from monocrystalline CZ ingots or multi-crystalline bricks using other techniques such as annealing after hydrogen implantation or advanced wire sawing techniques to separate wafers of desired thickness. Thin film single crystal substrates obtained using epitaxial deposition of silicon and subsequent liftoff on a sacrificial separation / release layer such as (eg, a thickness in the range of several microns to 80 microns).

레이저 가공은 재사용가능한 프리-스트럭처링 및 실리콘 미세 기계 가공 기술을 사용하여 얻어진 3차원 기판에 특히 적당하다. 이러한 방법 중 하나는 '713 출원(US2010/0304522로서 공개됨)에 기재되어 있다. 도 8A 내지 9B는 상기 공보에 기재된 기술을 사용하여 얻어진 3-D 박형 실리콘 기판을 도시한다. 도 8A는 상면도를 도시하지만, 도 8B는 이렇게 얻어진 TFSS의 단면도를 도시한다. 피라미드형 기판에 대해서, 팁은 평평할 수 있고, 날카로운 첨단으로 끝날 수 있다. 도 9A 및 9B는 상기 참조에 기재된 재사용가능한 프리-스트럭처링된 3D 템플레이트를 사용하여 얻어진 프리즘을 구비하는 TFSS를 도시한다.
Laser processing is particularly suitable for three-dimensional substrates obtained using reusable pre-structuring and silicon micromachining techniques. One such method is described in the '713 application (published as US2010 / 0304522). 8A-9B illustrate 3-D thin silicon substrates obtained using the techniques described in this publication. Figure 8A shows a top view, but Figure 8B shows a cross-sectional view of the TFSS thus obtained. For pyramidal substrates, the tip may be flat and may end with a sharp tip. 9A and 9B show TFSS with prisms obtained using the reusable pre-structured 3D template described above.

여기에 기재된 레이저 공정 및 공정 흐름은 임의의 두께의 실리콘 기판(1 미크론 미만 내지 100 미크론 초과)에 적용가능하지만, 그것에 한정되지 않지만, '713 출원에 기재된 바와 같이 재사용가능한 템플레이트의 다공성 실리콘(또는 다른 희생층) 표면 상에 에피택셜 실리콘을 사용하여 얻어진 것을 포함하는, 1 미크론 미만 내지 약 80 미크론 범위의 두께의 박형 실리콘 기판을 사용하여 제조된 태양 전지에 대한 어플리케이션을 개시한다. 이 어플리케이션의 이해를 용이하게 하기 위해, 공보에 따라 바람직한 두께(예컨대 약 10 미크론 미만 내기 약 120 미크론 까지)의 평면인 단결정 TFSSs를 얻기 위한 공정 흐름이, 일반적으로 약 50 미크론 초과이어서 전지 가공 동안 자가 지지되는 기판으로서 가공될 수 있는 평면의 TFSS에 대해서 도 10A 및 10B에 도시되고, 일반적으로 약 50 미크론 미만이어서 전지 가공 동안 자가 지지되지 못하는(따라서, 호스트 템플레이트로부터 분리 전에 강화되는) 평면의 TFSS에 대해서 도 11A 및 11B에 도시된다. 도 12A-12D는 3차원 피라미드형 실리콘 기판을 얻기 위한 공정 흐름을 도시한다. 3차원 프리즘형 기판은 이 구조에 대해 제공하는 리소그래피 또는 스크린 인쇄된 패턴을 사용하는 것을 제외하고, 유사한 공정으로 얻어질 수 있다.
The laser processes and process flows described herein are applicable to, but are not limited to, silicon substrates of any thickness (less than 1 micron to greater than 100 microns), but are not limited to porous silicon (or other) of reusable templates as described in the '713 application. Sacrificial layer) discloses applications for solar cells fabricated using thin silicon substrates in the range of less than 1 micron to about 80 microns, including those obtained using epitaxial silicon on the surface. To facilitate understanding of this application, the process flow for obtaining single crystal TFSSs of planar thickness of desired thickness (e.g., less than about 10 microns up to about 120 microns), in general, is greater than about 50 microns so that 10A and 10B for a planar TFSS that can be processed as a supported substrate, generally less than about 50 microns to a planar TFSS that does not self-support during cell processing (and thus is strengthened prior to separation from the host template). Are shown in FIGS. 11A and 11B. 12A-12D show process flows for obtaining three-dimensional pyramidal silicon substrates. Three-dimensional prismatic substrates can be obtained in a similar process, except using lithography or screen printed patterns that provide for this structure.

도 10A 및 10B의 공정 흐름을 이용하여 얻어진 박형 평면 기판은 고효율 전면 접촉 태양 전지를 얻기 위해 도 13의 공정 흐름에 따라 가공될 수 있다. 자가 지지되는 TFSSs에 대해서, 다른측으로 진행하기 전에 우선 TFSS의 템플레이트측을 가공하는데 유용하다는 것을 주목해야 한다(It should be noted for self-supporting TFSSs it is advantageous to process the template side of the TFSS first before proceeding to the other side). 템플레이트로부터의 분리 전에 TFSS 상에 남아있는 쿼시-단결정(quasi-monocrystalline) 실리콘의 제거 동안, TFSS의 템플레이트 측이 텍스처링되기 때문에, 태양 전지의 전면측 또는 태양광측(sunnyside)이 바람직하다. 실리콘 산화물 및 실리콘 니트라이드(SiN)의 선택적 제거의 레이저 가공은 이러한 전면 접촉 태양 전지를 만드는데 유용하게 사용된다.
The thin planar substrate obtained using the process flows of FIGS. 10A and 10B can be processed according to the process flow of FIG. 13 to obtain a high efficiency front contact solar cell. It should be noted for self-supporting TFSSs it is advantageous to process the template side of the TFSS first before proceeding before proceeding to the other side. to the other side). During the removal of quasi-monocrystalline silicon remaining on the TFSS prior to separation from the template, the front side or sunnyside of the solar cell is preferred because the template side of the TFSS is textured. Laser processing of selective removal of silicon oxide and silicon nitride (SiN) is useful for making such front contact solar cells.

도 14는 평면의 TFSSs를 사용하여 고효율 전면 접촉 태양 전지를 제조하기 위한 각종 레이저 공정의 어플리케이션을 도시하고, TFSS는 너무 얇아 전지 가공 동안 단독으로 서거나(free standing) 또는 자가 지지(self-supporting)될 수 없다. 이 경우에, 템플레이트가 아닌 측 표면은 템플레이트 상에 TFSS로 먼저 가공된다는 것을 주목해야 한다. 이러한 가공이 한번 완료되면, TFSS는 노출된 가공면 상에 강화 플레이트 또는 시트(후면판(backplane)이라고도 함)에 우선 부착된 후, 템플레이트로부터 분리된다. 후면판-부착된 (또는 후면판-라미네이트된) 박막 결정 실리콘 태양 전지의 분리 후, TFSS의 분리된 면(결국 태양 전지의 전면이 될) 상에 잔여 다공성 실리콘의 제거, 텍스처 에칭, 및 SiN 패시베이션/ARC 증착 및 FGA(forming-gas anneal) 작업 공정이 수행된다.
FIG. 14 illustrates the application of various laser processes for fabricating high efficiency front contact solar cells using planar TFSSs, where the TFSS is so thin that it stands free or self-supporting during cell processing. Can't be. In this case, it should be noted that the non-template side surface is first machined with TFSS on the template. Once this processing is complete, the TFSS is first attached to a reinforcing plate or sheet (also referred to as a backplane) on the exposed working surface and then separated from the template. After separation of the backplane-attached (or backplane-laminated) thin film crystalline silicon solar cell, removal of residual porous silicon, texture etching, and SiN passivation on the separated side of the TFSS (which in turn will be the front of the solar cell). / ARC deposition and forming-gas anneal (FGA) operating processes are performed.

도 15는 3-D 전면 TFSS를 사용하여 고효율 전면 접촉 태양 전지를 제조하기 위한 각종 레이저 공정의 어플리케이션을 도시한다. 이 어플리케이션에 대해서, 날카롭지 않고, 편평한 렛지로 끝나는 템플레이트 측 상에 피라미드 팁을 갖는 것(to have pyramid tips on the template side not be sharp but end in flat ledges)이 유용하다.
FIG. 15 illustrates applications of various laser processes for manufacturing high efficiency front contact solar cells using 3-D front side TFSS. For this application, it is useful to have pyramid tips on the template side not be sharp but end in flat ledges.

여기에 기재된 공정은 모든 후면 접촉 전지 공정 흐름을 단순화하기 위해 더 독특하게 맞춰진다.
The process described herein is more uniquely tailored to simplify all back contact cell process flows.

도 16A-16D는 후면 접촉/후면 접합 태양 전지를 제조하기 위해 평면 에피택셜 기판 상에 사용되는 레이저 가공을 도시하고, TFSS는 자가 지지된다(즉, 전지에 후면판 부착이 없음). 이 어플리케이션에 있어서, 에피택셜 실리콘 베이스의 증착 후 실리콘 에피택시 동안 에피택셜 에미터가 인시투 증착된다. 그 후, 실리콘의 제거는 베이스 분리 영역으로부터 에미터를 제거하는데 사용된다. 동시에, 이 패턴으로 후속 제거를 조정하기 위해 4개의 기점이 산화물로 에칭된다. 이후, 후면 접촉 후면 접합 태양 전지의 후면이 될 실리콘 표면을 패시베이팅 하기 위해 열 산화물이 성장된다. 그 후, 에피택셜 실리콘막은 템플레이트로부터 연결이 끊어진 또는 분리된다 (다공성 실리콘 계면으로부터의 기계적 분리에 의해). 이후, 잔여 다공성 실리콘층은 웨트 에칭되고, 표면은 텍스처링된다 (알칼리성 에칭 공정을 사용하여 행해질 수 있음). 이는 태양 전지의 텍스처링된 전면 또는 태양광측이 될 것이다. 이제, 베이스 분리 영역 내부에 베이스 개구부를 형성하기 위해 피코세컨 UV 레이저를 이용하여 열 산화물이 제거된다. 베이스 개구부는 상기 기재된 바와 같이 먼저 실리콘으로 에칭된 기점들을 이용하여 먼저 실리콘 제거에 의해 형성된 베이스 분리 영역(트렌치) 내부에 정렬된다. 이어서, 인 함유 산화물 층 (PSG)는 표면 상에 증착된 블랭킷(blanket)이다. 실리콘에 기점을 사용하여 베이스 개구부로 정렬되는 나노세컨 그린 또는 IR 레이저를 갖는 스캐닝은 베이스가 도핑되도록 한다. 또한, 에미터까지 접촉 개구부를 갖는 영역은(the region that will have the contact openings to emitter) 나노세컨 그린 또는 IR 레이저의 정렬된 스캔을 사용하여 유사한 방법으로 도핑된다. 이어서, 접촉 개구부는 피코세컨 UV 레이저를 사용하여 이 도핑된 베이스 및 에미터 영역으로 된다. 다시, 이 접촉 개구부의 정렬은 실리콘에서 기점을 사용하여 만들어진다. 이제, 전지와 접촉되는 제1 층으로서 알루미늄을 포함하는 금속 스택층 (예컨대, 1250A Al/ 100-250A NiV/ 2250 Sn의 스택)은 PVD (physical vapor deposition) 기술과 같은 적당한 방법을 사용하여 증착된다. 이어서, 이 층은 피코세컨 IR 레이저를 사용하여 패터닝되어, 금속 러너가 베이스 및 에미터 영역에 각각 연결된다. 선택적 FGA (forming gas anneal) 후, 전지는 임베딩된 (Al 또는 Cu) 고도전성 연결재와 함께 또는 임베딩된 연결재 없이(후자의 경우, 최종 전지 금속화는 구리 플레이팅 공정에 의해 형성될 수 있음), 후면판과 연결되고, 후면판으로 강화된다. 전지는 시험 및 사용할 준비가 되었다. 도 17은 후면 접촉 태양 전지를 제조하기 위해 평면 에피택셜 기판 상에 사용되는 레이저 공정을 도시하고, 에피택셜 실리콘 베이스는 에미터층으로 증착되지 않는다. 대신, 보론 함유 산화물 (BSG)층이 베이스 분리 영역을 개방하기 위해 증착 및 패터닝된다. 에미터 및 베이스가 도 17에 기술된 공정 흐름에 따라 열 산화 단계 동안 동시에 형성되는 것을 제외하고는, 여기에 기재된 유사 공정이 이어진다.
16A-16D illustrate laser processing used on planar epitaxial substrates to fabricate back contact / back junction solar cells, with the TFSS self supporting (ie, no backplane attachment to the cell). In this application, epitaxial emitters are deposited in-situ during silicon epitaxy after deposition of the epitaxial silicon base. Thereafter, removal of silicon is used to remove the emitter from the base isolation region. At the same time, four origins are etched with oxide to adjust subsequent removal with this pattern. The thermal oxide is then grown to passivate the silicon surface to be the backside of the back contact back junction solar cell. The epitaxial silicon film is then disconnected or separated from the template (by mechanical separation from the porous silicon interface). The residual porous silicon layer is then wet etched and the surface is textured (which can be done using an alkaline etch process). This will be the textured front or solar side of the solar cell. Thermal oxide is now removed using a Picosecond UV laser to form a base opening inside the base isolation region. The base opening is aligned inside the base isolation region (trench) first formed by silicon removal using the origins first etched into silicon as described above. The phosphorus containing oxide layer (PSG) is then a blanket deposited on the surface. Scanning with a nanosecond green or IR laser aligned with the base openings using the origin in silicon allows the base to be doped. In addition, the region that will have the contact openings to emitter is doped in a similar manner using an aligned scan of nanosecond green or IR laser. The contact openings are then brought into these doped base and emitter regions using a picosecond UV laser. Again, the alignment of these contact openings is made using a starting point in silicon. Now, a metal stack layer (eg, a stack of 1250A Al / 100-250A NiV / 2250 Sn) comprising aluminum as the first layer in contact with the cell is deposited using a suitable method such as physical vapor deposition (PVD) technology. . This layer is then patterned using a picosecond IR laser so that the metal runner is connected to the base and emitter regions, respectively. After the selective forming gas anneal (FGA), the cell is with or without embedded (Al or Cu) highly conductive connectors (in the latter case, the final cell metallization can be formed by a copper plating process), It is connected to the backplane and reinforced by the backplane. The cell is ready for testing and use. FIG. 17 illustrates a laser process used on planar epitaxial substrates to fabricate back contact solar cells, wherein the epitaxial silicon base is not deposited with an emitter layer. Instead, a boron containing oxide (BSG) layer is deposited and patterned to open the base isolation region. The similar process described here follows, except that the emitter and base are formed simultaneously during the thermal oxidation step in accordance with the process flow described in FIG. 17.

도 18은 평면의 후면 접촉/후면 접합 태양 전지를 제조하기 위해 에피택셜 기판 상에 레이저 공정을 사용하는 공정 흐름이 도시되고, TFSS는 자가 지지되지 않는다(따라서, 후면판이 사용됨). 이러한 흐름은 베이스 분리 영역을 형성하기 위해 인시투 도핑된 에미터의 실리콘 제거를 사용한다.
18 shows a process flow using a laser process on an epitaxial substrate to fabricate a planar back contact / back junction solar cell, and the TFSS is not self supporting (hence the backplane is used). This flow uses silicon removal of the in-situ doped emitter to form the base isolation region.

도 19A-19H는 평면의 후면 접촉 태양 전지를 제조하기 위해 에피택셜 기판 상에 레이저 공정을 사용하는 공정 흐름이 도시되고, TFSS는 자가 지지되지 않는다. 이 흐름에서, 인시투 에미터층 대신에, BSG 증착 및 선택적 레이저 제거 후 열 산화 (또는 열 어닐링 또는 열 산화 어닐링)이 베이스 분리 영역 및 에미터를 형성하기 위해 사용된다.
19A-19H show a process flow using a laser process on an epitaxial substrate to fabricate a planar back contact solar cell, and the TFSS is not self supporting. In this flow, instead of the in-situ emitter layer, thermal oxidation (or thermal annealing or thermal oxidation annealing) after BSG deposition and selective laser ablation is used to form the base isolation region and emitter.

도 20은 후면 접촉 3-D 태양 전지를 제조하기 위한 공정 흐름이 도시되고, 상대적으로 날카로운 첨단에 피라미드의 템플레이트 측을 갖는 것이 유용하다. 3-D TFSS가 상대적으로 낮은 두께로(예컨대, 약 25 미크론 만큼 얇은 실리콘) 자가 지지될 수 있기 때문에, 공정 흐름은 도 16에 나타낸 것과 유사하다. 인시투 에미터 후 실리콘의 레이저 제거나, BSG 증착 및 선택적 레이저 제거 후 열 산화 (또는 열 어닐링, 또는 열 산화 어닐링)를 사용하는 것을 선택할 수 있다는 것이 명백하다.
20 shows a process flow for making a back contact 3-D solar cell, and it is useful to have the template side of the pyramid on a relatively sharp tip. The process flow is similar to that shown in FIG. 16, because the 3-D TFSS can self support at relatively low thicknesses (eg, silicon as thin as about 25 microns). It is evident that one can choose to use laser ablation of silicon after in-situ emitter, or thermal oxidation (or thermal annealing, or thermal oxidation annealing) after BSG deposition and selective laser ablation.

헤테로 접합 태양 전지에서의 어플리케이션에 대해서, 헤테로 접합 에미터는 반대로 도핑된 경정 실리콘 베이스와 접촉하는 도핑된 비결정 실리콘층으로 형성될 수 있다. 맞물려진 후면 접촉 태양 전지에 대해서, 결정층과 선택적으로, 레이저 제거를 사용하여 비결정층 및 투면 도전성 산화물(TCO)를 패터닝한다. UV 또는 그린 파장을 갖는 펨토세컨 펄스폭 레이저는 이 어플리케이션에 적당하다. 흐름 공정은 도 21에 기재된다. 이 흐름 공정의 각종 변형이 가능하다. For applications in heterojunction solar cells, the heterojunction emitter may be formed of a doped amorphous silicon layer in contact with the doped crystalline silicon base. For interdigitated back contact solar cells, the amorphous layer and the transparent conductive oxide (TCO) are patterned using a crystalline layer and optionally laser ablation. Femtosecond pulse-width lasers with UV or green wavelengths are suitable for this application. The flow process is described in FIG. 21. Various variations of this flow process are possible.

본 발명의 각종 실시예 및 방법은 적어도 이하 양태를 포함한다: 손상이 감소된 결정 및 비결정 실리콘의 실리콘 제거를 얻기 위한 공정; 실리콘에 손상이 없거나 감소된 도핑된 산화물 및 언도핑된 산화물에 대한 산화물 제거를 얻기 위한 공정; 태양 전지 금속화를 위해 유전체 표면 상에 완전히 분리된 금속 패턴을 얻기 위한 공정; 에미터 및 베이스 접촉 영역을 선택적으로 도핑하기 위한 공정; 평면 및 3-D 실리콘 기판을 포함하여, 초박형 웨이퍼 상에 펄스 레이저 가공의 사용; 템플레이트 프리-스트럭처링 기술을 사용하여 제조된 재사용가능한 템플레이트 상에 에피택셜 증착을 사용하여 얻어진 기판 상에 펄스 레이저 가공의 사용; 전면 접촉 호모 접합 태양 전지의 제조에서 각종 펄스 레이저 공정의 사용; 모든 후면 접촉 호모 접합 태양 전지의 제조에서 각종 펄스 레이저 공정의 사용; 및 헤테로 접합 태양 전지의 제조에서 각종 펄스 레이저 공정의 사용.
Various embodiments and methods of the present invention include at least the following aspects: a process for obtaining silicon removal of crystalline and amorphous silicon with reduced damage; To obtain oxide removal for doped oxides and undoped oxides with or without damage to silicon; A process for obtaining a fully separated metal pattern on the dielectric surface for solar cell metallization; Selectively doping the emitter and base contact areas; The use of pulsed laser processing on ultra-thin wafers, including planar and 3-D silicon substrates; The use of pulsed laser processing on substrates obtained using epitaxial deposition on reusable templates made using template pre-structuring techniques; The use of various pulsed laser processes in the manufacture of front contact homojunction solar cells; The use of various pulsed laser processes in the manufacture of all back contact homojunction solar cells; And the use of various pulsed laser processes in the manufacture of heterojunction solar cells.

전면 접촉 태양 전지가 p형 베이스로 기재되어 있고, 후면 접촉 후면 접합 태양 전지가 n형 베이스로 기재되어 있지만, 여기에 기재된 레이저 공정은 반대의 도핑, 즉 P+ 에미터로 전면 접촉 태양 전지에 대해 n형, p형 베이스 및 n+ 에미터로 후면 접촉 후면 접합 태양 전지에 대해 p형 베이스(n-type for front contact solar cell with P+ emitter, and p-type base for back-contact back-junction solar cells with p-type base and n+ emitter)로도 기판에 대해 동일하게 적당하다.
Although the front contact solar cell is described as a p-type base and the back contact back junction solar cell is described as an n-type base, the laser process described here is for the front contact solar cell with the opposite doping, ie P + emitter. n-type, p-type base and the n + p-type base to the emitter back contacts the back-junction solar cell with (n-type for front contact solar cell with P + emitter, and p-type base for back-contact back-junction solar cells with p-type base and n + emitter are equally suitable for substrates.

이하 설명, 표 및 도는 맞물려진 후면 접촉 전지(IBC)에 대한 레이저 가공법으로 플랫탑 레이저 빔의 어플리케이션을 개시한다. 이하 설명은 종래의 가우스 레이저 빔과 비교하여 플랫탑 레이저 빔을 사용하는 후면 접촉 태양 전지의 형성 방법에 관한 것이다. 또한, 이 어플리케이션을 통해 기재된 레이저 가공법으로 플랫탑 레이저 빔의 실행은 실리콘의 손상의 실질적인 감소, 태양 전지 제조 스루풋의 개선, 다른 패턴 내부에 끼워지는 패턴 (예컨대, 에미터 및 베이스 영역의 패턴)을 정의하기 위한 더 커진 얼라이먼트 윈도우(alignment window)를 제공한다.
The application of flat top laser beams is described below with laser processing for the description, tables and or interdigitated back contact cells (IBC). The following description relates to a method of forming a back contact solar cell using a flat top laser beam as compared to a conventional Gaussian laser beam. In addition, the implementation of flat-top laser beams with the laser processing described through this application can result in substantial reduction of silicon damage, improved solar cell manufacturing throughput, and patterns that fit inside other patterns (eg, patterns in emitter and base regions). Provides a larger alignment window for defining.

도 22A 및 22B는 가우스 빔, 도 22A 및 플랫탑 빔, 도 22B의 프로파일을 나타내는 도식이다. 가우스 빔의 빔 강도는 빔 중앙에서 빔 외부까지 최대로부터 부드럽게 감소한다. 그에 반해, 강도는 그 프로파일의 대부분에 걸쳐(중앙에서 외부까지) 플랫탑 빔에 대해서 "플랫(flat)" 또는 균일하다.
22A and 22B are schematic diagrams illustrating the Gaussian beam, FIG. 22A and flat top beam, and the profile of FIG. 22B. The beam intensity of the Gaussian beam decreases smoothly from the maximum from the center of the beam to the outside of the beam. In contrast, the intensity is "flat" or uniform for a flat top beam over most of its profile (from the center to the outside).

여기에 기재된 바와 같이, 맞물려진 후면 접촉 (IBC) 금속화를 구비하는 고효율 후면 접촉, 후면 접합 전지는 적어도 하나의 또는 몇 가지 단계의 펄스 레이저 가공로부터 혜택을 얻는다. 레이저 가공은 이하를 포함하는, 후면 접촉 전지의 형성 동안 몇 가지 가공에 사용될 수 있다: 에미터 및 베이스 영역 (또는 베이스-투-에미터 분리)을 정의하고, 후면 전계 (BSF) 영역을 정의하고, 후면 전계를 형성하기 위해 도핑하고, 베이스 및 에미터까지 유전체에서 개구부 접촉, 금속 패터닝. 이들 단계의 일부는 가우스 빔 레이저 스팟과 오버랩됨으로써 일반적으로 제조되는 넓은 면적의 레이저 가공을 필요로 한다. 오버랩은 전지 가공 속도를 심하게 감소시키고, 실리콘 손상을 야기할 수 있어, 전지 성능 및 수율의 열화를 일으킨다. 더 작은 직경의 가우스 스팟을 상대적으로 넓은 플랫탑 레이저 빔으로 대체함으로써, 스루풋에서 실질적인 개선이 얻어진다. 또한, 스팟의 오버랩이 크게 감소하기 때문에, 반도체 (예컨대 결정 실리콘) 기판 손상은 현저히 감소된다. 도 23-25는 기재된 플랫탑 레이저 빔 가공법에 따라 형성될 수 있는 후면 접촉 태양 전지의 실시예를 설명한다.
As described herein, high efficiency back contact, back junction cells with interlocked back contact (IBC) metallization benefit from at least one or several stages of pulse laser processing. Laser processing can be used for several processing during the formation of back contact cells, including: defining emitter and base regions (or base-to-emitter separation), defining back field (BSF) regions, and Doping to form a backside electric field, and contacting the openings in the dielectric up to the base and emitter, metal patterning. Some of these steps overlap with a Gaussian beam laser spot, requiring large area laser processing, which is typically manufactured. Overlap severely reduces battery processing speed and can cause silicon damage, resulting in degradation of battery performance and yield. By replacing the smaller diameter Gaussian spot with a relatively wide flat top laser beam, substantial improvement in throughput is obtained. In addition, since the overlap of spots is greatly reduced, semiconductor (such as crystalline silicon) substrate damage is significantly reduced. 23-25 illustrate embodiments of back contact solar cells that may be formed according to the described flat top laser beam processing method.

도 23은 여기에 기재된 바와 같이, n형 기판으로부터 형성된 맞물려진 후면 접촉 (IBC) 금속화를 구비하는 후면 접촉/후면 접합 전지의 단면도이다. 도 23에 도시된 바와 같이, 얼터네이팅 에미터 및 베이스 영역은 상대적으로 가볍게 n-도핑 기판 영역(n형 베이스)으로 분리된다. 이면/후측면은, 예컨대 실리콘 이산화물에 증착된 열 실리콘 이산화물, 또는 PECVD 또는 APCVD와 같은 기술을 사용하여 증착될 수 있는 실리콘 산화물/실리콘 니트라이드 층 (및/또는 원자층 증착 또는 ALD로 증착된 알루미늄 산화물)으로 이루어진, 후면 재조합 속도가 낮은 우수한 표면 패시베이션을 제공하는 표면 패시베이션 층으로 도포된다. 그 후, 이러한 표면 패시베이션 공정은 에미터 및 베이스 영역에 '국부화된 접촉(localized contacts)'으로서 작용하는 이러한 패시베이션 층에 개구부를 제조할 수 있다. 그 후, 컨덕터 증착 및 패터닝 (예컨대 도 23에 나타낸 바와 같이 알루미늄)은 에미터 및 베이스 영역에 따로 연결하기 위해 행해질 수 있다.
FIG. 23 is a cross-sectional view of a back contact / back junction cell with interlocked back contact (IBC) metallization formed from an n-type substrate, as described herein. FIG. As shown in FIG. 23, the alternating emitter and base regions are relatively lightly separated into n-doped substrate regions (n-type base). The back / back sides are, for example, thermal silicon dioxide deposited on silicon dioxide, or silicon oxide / silicon nitride layers (and / or aluminum deposited by atomic layer deposition or ALD) that may be deposited using techniques such as PECVD or APCVD. Oxide), which is applied with a surface passivation layer that provides good surface passivation with low back recombination rate. This surface passivation process can then produce openings in this passivation layer that act as 'localized contacts' to the emitter and base regions. Conductor deposition and patterning (eg, aluminum as shown in FIG. 23) can then be done to connect the emitter and base regions separately.

도 24A는 에미터 및 베이스 영역이 교차적으로 평행줄로 레이 아웃되는 맞물려진 후면 접촉 베이스 및 에미터 디자인으로 나타내는 후면 접촉 태양 전지의 이면/후면측도(backside view)이다. 이러한 후면측은, 예컨대 에미터 영역으로 완전히 도포되는 표면으로 시작한 후, 패터닝된 에미터 영역의 형성되는 베이스 영역을 기술함으로써 형성될 수 있다(may be formed, for example, by starting with a surface that is completely covered by an emitter region, then delineating a base region resulting in the formation of the patterned emitter regions.) 그 후, 인으로 베이스 접촉 영역의 도핑이 행해지고, 접촉은 금속화의 준비로 베이스 및 에미터 영역으로 개방된다.
FIG. 24A is a backside / backside view of a back contact solar cell with an interlocked back contact base and emitter design in which the emitter and base regions are laid out in parallel rows. This backside may be formed, for example, by starting with a surface that is completely applied to the emitter region and then describing the formed base region of the patterned emitter region. covered by an emitter region, then delineating a base region resulting in the formation of the patterned emitter regions.) Then, doping of the base contact region with phosphorus is performed, and the contact is opened to the base and emitter regions in preparation for metallization. .

도 24B-24F는 주요 가공 단계 후 후면 접촉 전지를 설명하는 후면 접촉 태양 전지의 이면/후면측도이고, 임의의 하나의 단계 또는 단계의 조합은, 플랫탑 빔을 사용할 수 있거나 없는 레이저 공정에 따라 행해질 수 있다. 특정 실례가 되는 방법의 각종 레이저 패터닝 단계가 도 24B-24E에 설명된다. n형 실리콘 기판으로 시작하여, BSG 층이 전체 표면에 걸쳐 증착된다. 이어서, BSF 분리 영역까지의 에미터(the emitter to BSF isolation region)는 도 24B에 나타낸 바와 같이 BSG의 레이저 제거를 사용하여 정의된다. 베이스 및 에미터 영역의 기술의 이 단계는 여기서 "BSG Opening" 단계라고도 한다. 또는, 인시투 보론 도핑된 층은 실리콘 에피택시 동안 증착될 수 있고, BSF 영역은 실리콘의 레이저 제거를 사용하여 정의된다(may be deposited during silicon epitaxy and the BSF region defined using laser ablation of silicon).
24B-24F are back / backside views of a back contact solar cell illustrating a back contact cell after a major processing step, and any one or combination of steps may be performed in accordance with a laser process with or without a flat top beam. Can be. Various laser patterning steps of a particular illustrative method are described in FIGS. 24B-24E. Starting with an n-type silicon substrate, a BSG layer is deposited over the entire surface. The emitter to BSF isolation region is then defined using laser ablation of the BSG as shown in FIG. 24B. This stage of the description of the base and emitter regions is also referred to herein as the "BSG Opening" stage. Alternatively, the in situ boron doped layer may be deposited during silicon epitaxy, and the BSF region may be defined during silicon epitaxy and the BSF region defined using laser ablation of silicon.

BSF 분리 영역까지 에미터가 BSG 개방 단계에서 정의된 후, USG 층은 도 24C에 나타낸 바와 같이, USG 층은 웨이퍼 상에 증착된 후, BSG 개방 영역까지 새겨진 패턴에서 이 층의 레이저 제거가 행해진다. 이 패터닝 단계는 여기서 BSF 개방 단계(BSF Opening step) 또는 베이스 개방 단계(base opening step)라고도 한다. 단락은 태양 전지 효율에 유해하기 때문에, 단락 형성을 방지하기 위해, BSG 개방의 에지(edges)로부터 BSF 개방이 분리되어야 한다.
After the emitter is defined in the BSG opening step up to the BSF isolation area, the USG layer is deposited on the wafer, as shown in FIG. . This patterning step is also referred to herein as a BSF Opening step or a base opening step. Since short circuits are detrimental to solar cell efficiency, to prevent short circuit formation, the BSF openings must be separated from the edges of the BSG openings.

이어서, PSG 층은 웨에퍼 상에 증착되고, BSG 개방 시 PSG로 노출된 실리콘은 이 영역의 선택적 레이저 스캔을 사용하여 도핑된다. 도핑된 BSF 영역(베이스 영역)은 도 24D에 설명한다.
The PSG layer is then deposited on the wafer, and the silicon exposed to the PSG upon opening the BSG is doped using a selective laser scan of this region. The doped BSF region (base region) is described in FIG. 24D.

이어서, 베이스 및 에미터까지 접촉은 도 24E에 나타낸 바와 같이 레이저 제거를 사용하여 제조된다. 접촉은 도 24E에 나타낸 바와 같이 점 접촉 또는 도 24F에 나타낸 바와 같이 선 접촉일 수 있다는 것을 주목해야 한다. 또한, 접촉의 수 또는 선의 수는 태양 전지에 대한 전류 전도 경로의 최소 시리즈 저항에 대해 최적화되어야 하고-따라서 개시된 대상 물질의 디자인 및 방법은 여기에 나타낸 실시예에 한정되지 않는다. 또한, 접촉 개구부가 특정 도핑 영역 내부에 적절히 정렬되어, 누전이 없는 것이 중요하다.
Subsequently, contact to the base and emitter is made using laser ablation as shown in FIG. 24E. It should be noted that the contact may be a point contact as shown in FIG. 24E or a line contact as shown in FIG. 24F. In addition, the number of contacts or the number of lines should be optimized for the minimum series resistance of the current conducting path to the solar cell—thus the design and method of the disclosed subject matter is not limited to the embodiments shown herein. It is also important that the contact openings are properly aligned within the particular doped region, so that there is no short circuit.

이전에 기재된 바와 같이, 피코세컨 펄스 길이 레이저는 BSG 개방(open), BSF 개구부(opening), 및 접촉 개구부(contact opening)의 산화물 제거 공정에 사용될 수 있다. 또한, IR 파장이 사용될 수 있지만, 그린 또는 UV 또는 더 작은 파장은 실리콘으로의 감소된 침투 때문에 더욱 적당하다.
As previously described, picosecond pulse length lasers can be used in the oxide removal process of BSG opening, BSF opening, and contact opening. In addition, IR wavelengths may be used, but green or UV or smaller wavelengths are more suitable because of the reduced penetration into silicon.

특히, BSF 도핑에 대해서, 나노세컨 펄스 길이 레이저는 실리콘으로의 침투 때문에 더욱 적당할 수 있다. 또한, IR 파장이 사용될 수 있지만, IR과 비교하여 감소된 침투 때문에, 그린 파장이 일반적으로 바람직한 도핑의 깊이로 더욱 적당할 수 있다.
In particular, for BSF doping, nanosecond pulse length lasers may be more suitable because of penetration into silicon. In addition, IR wavelengths may be used, but because of the reduced penetration compared to IR, green wavelengths may generally be more suitable with the desired depth of doping.

도 25는 에미터와 베이스 영역과 접촉하는 얼터네이팅 금속 선을 구비하는 도 24A의 후면 접촉 태양 전지의 이면/후면측도이다. 에미터 및 베이스 영역의 금속 선은 도의 간소화를 위해 도 25에 나타내지 않은 부스바(busbar)와 각각 연결된다는 것을 주목한다. 이 금속 패턴은 금속의 블렝킷 증착 후 에미터 접촉으로부터 베이스 접촉을 분리하기 위해 금속의 레이저 제거에 의해 형성될 수 있다. 상대적으로 두꺼운 금속 선이 우수한 전류 도전성이 요구되기 때문에(보통 20㎛ 두께 또는 더 두꺼운 선), 알루미늄/니켈-바나듐/주석/주석과 같은 더 얇은 금속 스택이 우선 증착 및 레이저로 패터닝된 후, 전기 또는 전기 없는 플레이팅을 사용하여 구리와 같은 두꺼운 금속의 선택적 증착이 될 수 있다. 또는, 상대적으로 두꺼운 컨덕터를 갖는 후면판은 얇은 컨덕터 선에 적용 및 부착될 수 있다. IR 파장을 갖는 피코세컨 펄스 길이 레이저는 하부 산화물층에 우수한 선택성을 갖는 금속 스택을 제거하는데 가장 적합할 수 있다.
FIG. 25 is a back / back side view of the back contact solar cell of FIG. 24A with alternating metal lines in contact with the emitter and the base region. Note that the metal lines of the emitter and base regions are each connected with busbars not shown in FIG. 25 for the sake of simplicity. This metal pattern can be formed by laser ablation of the metal to separate the base contact from the emitter contact after the blanket deposition of the metal. Since relatively thick metal wires require good current conductivity (usually 20 μm thick or thicker wires), thinner metal stacks, such as aluminum / nickel-vanadium / tin / tin, are first deposited and laser patterned, followed by electrical Alternatively, electroless plating can be used for selective deposition of thick metals such as copper. Alternatively, a backplane with relatively thick conductors can be applied and attached to thin conductor wires. Picosecond pulse length lasers with IR wavelengths may be best suited to remove metal stacks with good selectivity to the underlying oxide layer.

이 구조를 가능하도록 하기 위해 사용될 수 있는 기재된 플랫탑 레이저 빔 가공 단계는, 그것에 한정되지 않지만 이하를 포함한다: 증착된 보론 도핑 유전체(예컨대 APCVD에 의해 증착된 보로-실리케이트 유리 BSG) 또는 에미터의 레이저 제거에 의해 베이스 영역 및 에미터(BSF 분리를 위한 BSF 및 에미터(BSF and emitter to BSF isolation))의 기술(delineation); BSG에 제조되는 개구부를 도포하는 유전제를 개방함으로써 BSF의 기술; 베이스의 N+ 도핑 (예컨대, 인으로); 베이스 및 에미터 영역까지의 금속화 접점의 개방(opening); 및 베이스 및 에미터 접촉을 분리하기 위해 금속 레이저 분리를 사용하여 금속 패터닝. 도 26A-26C는 3가지 방법을 나타내는 도식이고, 플랫탑 빔 프로파일은 형성될 수 있다(여기에 전체가 참조로 인용되는, 뉴욕 Mercel Dekker Inc., F.M. Dickey 및 S. C. Holswade의 "Laser Beam Shaping: Theory and Techniques"로부터 복사한(reproduced) 도식). 도 26A는 "빔의 천공(aperturing of the beam)"이라고도 하는 플랫탑 빔 프로파일을 형성하기 위한 하나의 기술을 나타낸다. 이 방법을 사용하여, 가우스 빔은 이를 확장함으로써 더 평평하게 할 수 있고, 애퍼처(aperture)는 빔의 적절한 플랫 부분을 선택하고, 빔의 점진적으로 감소하는 "측벽(sidewall)" 면적을 컷-아웃(cut-out)하는데 사용된다. 그러나, 이 방법을 사용하여 빔 전력의 현저한 손실을 야기할 수 있다.
The described flat top laser beam processing steps that can be used to enable this structure include, but are not limited to: deposited boron doped dielectrics (such as boro-silicate glass BSG deposited by APCVD) or emitters. Delineation of the base region and emitter (BSF and emitter to BSF isolation) by laser ablation; The technique of BSF by opening a dielectric agent for applying openings made in the BSG; N + doping of the base (eg with phosphorus); Opening the metallization contacts to the base and emitter regions; And metal patterning using metal laser separation to separate base and emitter contacts. 26A-26C are schematics illustrating three methods, and a flattop beam profile can be formed ("Laser Beam Shaping: Theory" by Mercel Dekker Inc., FM Dickey and SC Holswade, NY, which is hereby incorporated by reference in its entirety). and Techniques "(reproduced). FIG. 26A illustrates one technique for forming a flat top beam profile, also known as "aperturing of the beam." Using this method, the Gaussian beam can be flattened by expanding it, and the aperture selects the appropriate flat portion of the beam and cuts down the progressively decreasing "sidewall" area of the beam. Used to cut out. However, this method can cause significant loss of beam power.

도 26B에 나타낸 바와 같이, 플랫탑 빔을 형성하기 위한 제2 예시 방법은, 빔 인테그레이션을 사용하고, 마이크로렌즈 어레이와 같은 다중-애퍼처 광학 부품은 빔을 많은 작은 빔들로 부수고, 고정판에 이들을 재조합한다. 이 빔 인테그레이션 방법은 M2 값이 높은 빔으로 매우 잘 작동될 수 있다.
As shown in FIG. 26B, a second exemplary method for forming a flat top beam uses beam integration, and multi-aperture optical components, such as microlens arrays, break the beam into many smaller beams and recombine them on a stator plate. do. This beam integration method can work very well with high M 2 beams.

도 26C에 나타낸 바와 같이 플랫탑 빔을 형성하기 위한 제3 빔 형성 시스템은 에너지를 재분산하고, 이를 아웃풋 플레인(output plane)으로 지도를 그리기(map) 위한 회절 격자 또는 굴절 렌즈를 사용한다. 도 26A-26C에 기재된 3가지 예시 기술을 포함하는 임의의 공지 방법은 여기에 기재된 어플리케이션의 플랫탑 빔 프로파일을 얻는데 사용될 수 있다. 플랫탑 빔 형성 방법의 적합성 및 선택은 이용 가능한 빔 특성 및 원하는 결과를 포함하는 각종 요소들에 따라 달라진다.
As shown in FIG. 26C, a third beam forming system for forming a flat top beam redistributes energy and uses a diffraction grating or refractive lens to map it to the output plane. Any known method, including the three example techniques described in FIGS. 26A-26C, can be used to obtain a flat top beam profile for the applications described herein. Suitability and selection of the flat top beam forming method depends on various factors including the available beam characteristics and the desired result.

도 27A 및 27B는 제거 한계치를 강조한 가우스 빔 및 플랫탑 빔의 프로파일을 나타내는 도식이다. 도 27A 및 27B에 나타낸 바와 같이, 특히 가우스 빔과 비교하여, 플랫탑 레이저 빔은 제거 및 도핑 가공 동안 레이저 손상을 실질적으로 감소시킬 수 있다. 가우스 빔에 대해서, 실리콘의 손상을 야기할 수 있는, 특히 빔 중앙 부분에서, 제거에 요구되는 것 이상의 실질적인 과도한 레이저 강도가 있다(도 27A에 나타낸 바와 같음). 플랫탑 빔은 환경이 설정될 수 있어, 피크 강도는 물질을 제거하기 위해 요구되는 것보다 살짝 높고(도 27B에 나타낸 바와 같은 제거 한계치), 가우스 빔의 고강도에 의해 야기될 수 있는 손상을 피한다.
27A and 27B are diagrams illustrating profiles of a Gaussian beam and a flattop beam with emphasis on removal thresholds. As shown in Figures 27A and 27B, in particular compared to a Gaussian beam, a flat top laser beam can substantially reduce laser damage during removal and doping processing. For a Gaussian beam, there is a substantial excess laser intensity beyond that required for removal, particularly in the center portion of the beam, which can cause damage to the silicon (as shown in Figure 27A). Flat top beams can be configured so that the peak intensity is slightly higher than what is required to remove the material (removal threshold as shown in FIG. 27B) and avoids damage that may be caused by the high intensity of the Gaussian beam.

사각 또는 직사각 단면적을 가지든, 플랫탑 빔은 가우스 빔과 비교하여 특히 스루풋 이점을 제공한다. 도 28A는 가우스 빔 제거된 영역 프로파일/풋프린트를 나타내는 도식이다. 가우스 빔의 원형 스팟은 패턴의 지그재그 아웃라인을 최소화하기 위해, 일반적으로 50%만큼의 오버랩으로, 실질적으로 오버랩되는 것이 요구된다(도 28A). 도 28B는 플랫탑 빔 제거 영역 프로파일/풋프린트를 나타내는 도식이다. 사각 또는 직사각 플랫탑 빔은 편평한 엣지를 가져서, 편평한 아웃라인을 형성하고, 오버랩은 현저히 감소될 수 있다(도 28B). 도 28C는 빔 오버랩이 감소됨으로써 스캔 속도의 개선을 보여주는 그래프이다. 오버랩이 30%, 스캔 속도의 증가가 33%가 실현될 수 있다는 점을 주목한다.
Whether having a square or rectangular cross-sectional area, flat top beams offer particularly throughput advantages compared to Gaussian beams. 28A is a diagram illustrating Gaussian beam canceled area profile / footprint. The circular spot of the Gaussian beam needs to be substantially overlapped, typically with as much as 50% overlap, to minimize the zigzag outline of the pattern (FIG. 28A). 28B is a diagram showing a flat top beam rejection area profile / footprint. Square or rectangular flat top beams have a flat edge, forming a flat outline, and overlap can be significantly reduced (FIG. 28B). 28C is a graph showing improvement in scan speed as beam overlap is reduced. Note that 30% overlap and 33% increase in scan speed can be realized.

도 29A는 가우스 빔의 빔 얼라이먼트 윈도우(beam alignment window)를 나타내는 도식이고, 도 29B는 플랫탑 빔의 빔 얼라이먼트 윈도우를 나타내는 도식이다. 도 29A 및 29B에 나타낸 바와 같이, 패턴을 만들기 위한 플랫탑 빔을 사용하는 것의 다른 이점은 플랫탑 빔이 제공하는 얼라이먼트 윈도우(alignment window)가 더 크다는 것이다. 가우스 빔으로부터 얻어지는 원형 스팟은 제거된 영역의 지그재그 엣지를 형성한다(도 29A). 도 29A에 나타낸 바와 같이 M의 정렬 마진(alignment margin)은 지그재그 엣지 프로파일의 파형에 기인하여 감소되고, M-a-b로 한정된다.
FIG. 29A is a diagram showing a beam alignment window of a Gaussian beam, and FIG. 29B is a diagram showing a beam alignment window of a flat top beam. As shown in Figures 29A and 29B, another advantage of using a flat top beam to make a pattern is that the alignment window provided by the flat top beam is larger. The circular spot resulting from the Gaussian beam forms a zigzag edge of the removed region (FIG. 29A). As shown in FIG. 29A, the alignment margin of M is reduced due to the waveform of the zigzag edge profile, and is limited to Mab.

그러나, 플랫탑 빔을 사용하여 형성된 제거 영역 엣지는 직선이어서, 정렬 마진이 M에 머물게 한다(the ablation region edges created using a flat top beam are straight allowing the alignment margin to stay at M). 여기에 기재된 후면 접촉 후면 접합 태양 전지에 대해서, BSF 개구부는 BSG 개방 영역 내에 형성되고, 접촉 개구부는 BSF 영역 내에 형성된다. 따라서, 더 넓은 정렬 마진은 BSG 개방, BSF, 및 접촉 영역을 더 작게 하기 때문에 중요하다. 따라서, 전기 셰이딩(electrical shading)을 감소하고, 태양 전지 성능을 개선한다.
However, the ablation region edges created using a flat top beam are straight allowing the alignment margin to stay at M. For the back contact back junction solar cells described herein, the BSF openings are formed in the BSG open area, and the contact openings are formed in the BSF area. Therefore, wider alignment margins are important because they make the BSG open, BSF, and contact areas smaller. Thus, it reduces electrical shading and improves solar cell performance.

사각 또는 직사각 플랫탑 빔의 오버랩은 넓은 영역 제거 또는 도핑을 하면서 x 및 y 방향으로 감소될 수 있기 때문에, 스루풋은 현저히 강화된다. 또한, 사각 또는 직사각 플랫탑의 사이즈가 둘레의 과도한 지그재깅을 야기하지 않고 증가될 수 있기 때문에, 스루풋은 더 증가된다. 표 1은 BSG 막을 제거함으로써 베이스 영역의 제거에 사용되는 것과 같이, 150 um 폭 선을 개방하는데 필요한 스캔의 수의 감소를 도시한다.
Since the overlap of the square or rectangular flat top beam can be reduced in the x and y directions with large area removal or doping, the throughput is significantly enhanced. Also, the throughput is further increased because the size of the square or rectangular flat top can be increased without causing excessive zigzag of the perimeter. Table 1 shows the reduction in the number of scans required to open the 150 um width line, as used for the removal of the base region by removing the BSG film.

이하 도 1은 90 ㎛ 폭 베이스 개구부를 형성하기 위한 가우스 대 플랫탑 빔의 스루풋을 나타낸다. 표 1의 결과는 도 29E에 그래프로 나타낸다.
1 shows the throughput of a Gaussian to flattop beam for forming a 90 μm wide base opening. The results in Table 1 are shown graphically in Figure 29E.

공정fair 선의 폭 (Line width ( umum )) 스팟Spot
사이즈 (size ( umum ))
오버랩 %Overlap% 스캔scan
피치 (pitch ( umum ))
선 당Per line
스캔수Scans
가우스로 BSG 제거Remove BSG with Gauss 150150 3030 5050 1515 99 플랫탑으로 BSG 제거Remove BSG with Flat Top 150150 3030 2020 2424 66 플랫탑으로 BSG 제거Remove BSG with Flat Top 150150 6060 2020 4848 33

도 29E는 한번에 4개의 웨이퍼를 가공할 수 있는 고생산성 레이저 시스템을 위해, 가우스 빔(30 ㎛ 플랫탑 빔 영역 프로파일은 도 29C에 나타냄)과 비교하여 플랫탑 빔(60 ㎛ 플랫탑 빔 영역 프로파일은 도 29D에 나타냄)의 스루풋 이점을 도시한다. 비용을 더 감소시키기 위해, 예컨대 두개의 레이저는 두개로 분열되는 각각의 레이저 빔으로 사용될 수 있다. 그러나, 이러한 플랫탑 레이저 빔 하드웨어 및 제조 도식의 다양한 변경이 가능하다.
FIG. 29E shows a flat top beam (60 μm flat top beam area profile compared to a Gaussian beam (30 μm flat top beam area profile is shown in FIG. 29C) for a high productivity laser system capable of processing four wafers at one time. Throughput advantages), as shown in FIG. 29D. To further reduce the cost, for example, two lasers can be used with each laser beam split into two. However, various modifications of these flat top laser beam hardware and manufacturing schemes are possible.

또한, 플랫탑 빔을 사용하는 경우에, 오버랩이 x 및 y 방향으로 현저히 감소되기 때문에, 실리콘의 레이저 유도된 손상은 가우스 빔과 비교하여 크게 감소된다.
In addition, when using a flat top beam, since the overlap is significantly reduced in the x and y directions, the laser induced damage of silicon is greatly reduced compared to the Gaussian beam.

또한, 유사한 스루풋 이점은, BSF의 산화물 영역을 개방하고, 오버레이 PSG를 사용하여 BSF 영역을 도핑하고, 이들이 선 접촉하는 경우에 베이스 및 금속 접촉 개구부를 형성하고, 금속 제거 분리 선을 위해 플랫탑 빔을 사용하는 경우에-감소된 실리콘 손상의 동시의 이점을 가지면서-이끌어낼 수 있다. 추가적으로, 플랫탑 빔을 사용하는 것은 BSG 개구부 내부에 BSF 개구부 및 BSF 내부에 접촉 개구부의 증가된 얼라이먼트 윈도우의 이점을 제공한다. 또한, 플랫탑 레이저 가공 방법은 후면 전계(back surface field)를 형성하기 위해 스루풋을 증가시킬 수 있다. 예컨대, 후면 전계는 기재된 바와 같이 개방된 베이스 영역을 n형 도펀트, 예컨대 인으로 도핑함으로써 형성될 수 있다. 이 공정에 대해서, 베이스는 인-도핑된 실리콘 산화물 (PSG) 층으로 코팅되고, 도핑은 이 영역을 레이저 빔으로 조사함으로써 행해진다. 가우스 빔을 이용하여 이 영역을 균일하게 도핑하는 것은 오버랩을 필요로 하지만, 오버랩은 플랫탑 빔을 사용하여 최소화되거나 완전히 감소될 수 있다. 또한, 여기에 기재된 베이스 및 에미터 영역 제거 및 후면 전계 제거와 함께, 플랫탑 레이저 빔을 사용하는 것은, 요구되는 오버랩이 감소되기 때문에 실질적 스루풋 및 감소된 손상의 이점을 제공한다. 후면 전계를 형성하기 위해, 빔은 스캔에 일반적인 1 방향으로 플랫탑 빔이 되는 것이 필요하지만, 스캔의 방향이 가우스일 수 있다는 것을 주목해야한다(It should be noted that for forming a back surface field, the beam need to be flat top beam only in one direction - normal to the scan, whereas it may be Gaussian in the direction of the scan). 빔의 이러한 형태를 하이브리드 플랫탑 빔(hybrid flat top beam)이라고 한다.
In addition, similar throughput advantages include opening the oxide regions of the BSF, doping the BSF regions using overlay PSG, forming base and metal contact openings when they are in line contact, and flat top beams for metal removal separation lines. In the case of using-with the simultaneous advantage of reduced silicon damage-can be drawn. In addition, using a flat top beam provides the advantage of an increased alignment window of the BSF openings inside the BSG openings and the contact openings inside the BSF. In addition, the flat top laser processing method can increase throughput to form a back surface field. For example, the backside field can be formed by doping an open base region with an n-type dopant, such as phosphorous, as described. For this process, the base is coated with a phosphorus-doped silicon oxide (PSG) layer, and doping is done by irradiating this area with a laser beam. Evenly doping this area with a Gaussian beam requires an overlap, but the overlap can be minimized or completely reduced using a flat top beam. In addition, using the flat-top laser beam, in conjunction with the base and emitter region removal and back field removal described herein, provides the advantage of substantial throughput and reduced damage since the required overlap is reduced. To form the back field, the beam needs to be a flat top beam in one direction that is typical for the scan, but it should be noted that the direction of the scan may be Gaussian. beam need to be flat top beam only in one direction-normal to the scan, whereas it may be Gaussian in the direction of the scan). This type of beam is called a hybrid flat top beam.

중요하게, 분리된 베이스 또는 에미터 접촉을 형성하기 위해, 오버랩이 문제가 되지 않지만, 가우스와 달리, 빔의 중앙에 고강도 피크가 없기 때문에, 플랫탑 빔을 사용하여 실리콘 손상이 여전히 감소된다(도 27A 및 27B에 나타낸 바와 같음).
Importantly, to form a separate base or emitter contact, overlap is not a problem, but unlike Gaussian, since there is no high intensity peak in the center of the beam, silicon damage is still reduced using flat top beams (Fig. As shown in 27A and 27B).

본 발명의 다른 실시예는 결정 반도체 태양 전지, 일반적으로 유전체-코팅된 표면의 패시베이션 특성을 개선함으로써, 특히 결정 실리콘 태양 전지, 더욱 구체적으로 실리콘 니트라이드 (SiN)-코팅된 표면의 전환 효율 성능을 개선하기 위해 레이저 어닐링을 사용하는 것에 관한 것이다. 개선된 전면 패시베이션 특성은 감소된 전면 재조합 속도 (또는 감소된 FSRV) 및 증가된 효율적인 마이너리티 캐리어 수명으로 나타낸다. 이 기술은 특히 맞물려진 금속화(IBC)로 고효율 후면 접합, 후면 접촉 전지에 유용하고, 또한 SiN-코팅된 전면의 어닐링은 태양 전지 후면에 에미터 및 베이스 금속 접촉을 동시에 어닐링시키는데 사용될 수 있어, 특정 접촉 저항률을 낮추고, 태양 전지 충전율(fill factor) (FF)을 개선한다. 본 발명의 레이저 어닐링 방법은 넓은 범위에 걸친 두께의 반도체 광흡수층(absorber layer)을 사용하는 결정 반도체 태양 전지, 즉 두꺼운 웨이퍼계 태양 전지, 예컨대 웨이퍼 두께가 10 내지 100 미크론인 결정 실리콘 웨이퍼 태양 전지에 적용 가능하다. 또한, 더욱 구체적으로, 본 발명의 비접촉 레이저 어닐링 공정 및 이의 방법은 초박형 (예컨대, 몇 미크론 내지 ~50 미크론 두께의 결정 반도체 층) 결정 실리콘 태양 전지에 적용 가능하고, 지지되지 않은 전지 기계적 가공은 전지 파괴(breakage)를 야기할 수 있다. 또한, 이는 상소둔(batch furnace annealing) 공정을 위한 인선 대체(in-line replacement)이다. 레이저 어닐링 공정 및 방법은 전지 제조 공정 흐름의 마지막 단계 또는 전면 패시베이션 및 반사 방지 코팅(ARC) 층의 증착 후 즉시 사용될 수 있다. 본 발명의 공정 및 방법은 저온 PECVD에 의해 증착된 실리콘 니트라이드와 같은 ARC 층 및 패시베이션을 위해 저온, 저열 버젯 증착 공정을 이용하여 고품질 표면 패시베이션 및 ARC 층의 형성을 가능하게 한다.
Another embodiment of the present invention improves the passivation properties of crystalline semiconductor solar cells, generally dielectric-coated surfaces, thereby improving the conversion efficiency performance of crystalline silicon solar cells, more particularly silicon nitride (SiN) -coated surfaces. It relates to using laser annealing to improve. Improved front passivation properties are indicated by reduced front recombination rate (or reduced FSRV) and increased efficient minority carrier life. This technique is particularly useful for high efficiency back junction, back contact cells with interlocked metallization (IBC), and SiN-coated front annealing can be used to simultaneously anneal emitter and base metal contacts to the solar cell back side, Lower specific contact resistivity and improve solar cell fill factor (FF). The laser annealing method of the present invention is directed to crystalline semiconductor solar cells using a wide range of semiconductor absorber layers, ie thick wafer-based solar cells, such as crystalline silicon wafer solar cells having a wafer thickness of 10 to 100 microns. Applicable Also, more specifically, the non-contact laser annealing process and method thereof of the present invention are applicable to ultra-thin (eg, a crystalline semiconductor layer of several microns to ˜50 microns thick) crystalline silicon solar cells, and unsupported cell mechanical processing May cause breakage. It is also an in-line replacement for batch furnace annealing processes. Laser annealing processes and methods can be used immediately after the last step of the cell manufacturing process flow or after deposition of the front passivation and antireflective coating (ARC) layers. The process and methods of the present invention enable the formation of high quality surface passivation and ARC layers using low temperature, low thermal budget deposition processes for passivation and ARC layers such as silicon nitride deposited by low temperature PECVD.

p형 실리콘 벌크 (또는 p형 베이스)를 갖는 표준 전면 접촉 태양 전지에 대한 실리콘 니트라이드를 갖는 인이 리치한(rich) N+ 에미터의 표면의 패시베이션은 태양 관련 산업에 잘 알려져 있고, 널리 이용된다. SiN 막이 광학 반사 손실을 감소하고, 태양광 포획을 증가시키기 위해 반사 방지 코팅으로서 작용하지만, 잘 알려진 수소화 공정에 의해 인이 리치한 N+ 에미터의 표면을 패시베이팅하는 중요한 임무를 맡는다. 수소 함유 SiN 층으로부터 방출된 수소는 실리콘 표면 상에 개방 결합(open bond)을 충족시켜, 이 불포화 결합(dangling bond) 부위에 의해 표면 재조합 속도 또는 소수의 캐리어의 속도를 감소시킨다. 다중 결정 또는 다결정 실리콘으로부터 제조된 전지에 대해서, SiN 층에 의해 제공되는 이러한 수소는 불순물과 더 반응하고, 실리콘 웨이퍼의 벌크에서 이탈하고(defects), 결정 경계 트렙 부위(grain boundary trap site)를 제거하여, 전체 소수 캐리어 재조합을 감소시키고, 물질의 벌크에서 효율적인 마이너리티 마이너리티 캐리어 수명을 증가시킨다.
Passivation of the surface of phosphorus rich N + emitters with silicon nitride to standard front contact solar cells with p-type silicon bulk (or p-type base) is well known and widely used in the solar industry. . Although the SiN film acts as an antireflective coating to reduce optical reflection loss and increase solar capture, it plays an important role in passivating the surface of phosphorus rich N + emitters by well known hydrogenation processes. Hydrogen released from the hydrogen containing SiN layer satisfies open bonds on the silicon surface, reducing the rate of surface recombination or the number of carriers by this dangling bond site. For cells made from polycrystalline or polycrystalline silicon, this hydrogen provided by the SiN layer reacts further with impurities, defects in the bulk of the silicon wafer, and eliminates grain boundary trap sites. Thereby reducing total minority carrier recombination and increasing efficient minority carrier life in bulk of the material.

수소의 방출 및 이에 따라 실리콘의 표면 및 벌크 패시베이션은 일반적으로 태양 전지 제조 산업에서 현재 널리 사용되는 표준 전면 접합/전면 접촉 태양 전지 제조 공정 흐름에서 이른바 "금속 소성(metal firing)" 공정 동안 얻어진다. 스크린 인쇄 금속 소성 공정은 바람직한 냉각 시퀀스(cooling sequence) 전에 약 850-900℃에서의 최종 드웰(dwell)로 조심스럽게 고안된 온도 및 시간 시퀀스를 사용하는 태양 전지의 다단계 가열로 이루어진다. 이러한 소성 사이클은 조심스런 실험 후 최적화된다. 수소는 작은 원소이기 때문에, 웨이퍼 온도가 너무 높거나, 어닐링 시간이 너무 긴 경우, 웨이퍼 밖으로 분산될 수 있다. 반면에, 수소 패시베이션은 온도가 너무 낮거나 어닐링 시간이 너무 짧은 경우에 불만족스러울 수 있다. 따라서, 수소 패시베이션 현상은 태양 전지 산업에서 강도있는 조사 및 연구의 대상이고, 다수에 의해 과학 및 기술로 여겨진다(완전히 이해되지 않은 많은 영역이 있기 때문에). 높은 정도의 제어를 제공할 수 있는 공정이 바람직하다는 것은 명백하다.
The release of hydrogen and thus the surface and bulk passivation of silicon are generally obtained during the so-called "metal firing" process in the standard front junction / front contact solar cell manufacturing process flow which is now widely used in the solar cell manufacturing industry. The screen printing metal firing process consists of multi-stage heating of solar cells using a carefully designed temperature and time sequence with a final dwell at about 850-900 ° C. before the desired cooling sequence. This firing cycle is optimized after careful experiments. Since hydrogen is a small element, it can be dispersed out of the wafer if the wafer temperature is too high or the annealing time is too long. Hydrogen passivation, on the other hand, can be unsatisfactory if the temperature is too low or the annealing time is too short. Thus, hydrogen passivation phenomena are the subject of intense research and research in the solar cell industry and are considered science and technology by many (as there are many areas not fully understood). It is clear that a process that can provide a high degree of control is desirable.

p형 실리콘 벌크(또는 p형 보론-도핑된 베이스) 및 n+ 인-도핑된 에미터를 갖는 표준 주류 전면 접촉 태양 전지에 대해서, 전면 접촉 표면은 은으로 접촉되지만, 후면은 블랭킷 층으로 스크린 인쇄되거나, 후면측 유전체 면에 제조되는 개구부를 통해 선택적인 접촉을 제조할 수 있는 알루미늄으로 접촉된다. 낮은 저항의 접촉을 얻기 위해, 전면에서 실리콘 및 후면에서 알루미늄으로 은을 섞는 것은 상기 기재된 금속 소성 공정 동안 증진된다. 상기 금속 소성 공정의 설명에 근거하여, 태양 전지의 낮은 저항의 접촉 및 높은 FF를 얻는 실행은 복잡하다. 다시, 높은 정도의 제어를 제공할 수 있는 공정이 소망된다.
For standard mainstream front contact solar cells with p-type silicon bulk (or p-type boron-doped base) and n + in-doped emitters, the front contact surface is contacted with silver, but the backside is screen printed with a blanket layer or Contact is made of aluminum through which openings are made in the backside dielectric face to produce a selective contact. In order to obtain a low resistance contact, the mixing of silver with silicon at the front and aluminum at the back is enhanced during the metal firing process described above. Based on the above description of the metal firing process, the implementation of low resistance contact and high FF of the solar cell is complicated. Again, a process is desired that can provide a high degree of control.

추가적으로, 후면측 상에 n+ 및 p+ 접촉과 접촉하는 동일한 금속, 알루미늄을 사용하는 모든 후면 접촉, 후면 접합 태양 전지는, 알루미늄에 의해 n+ 접촉의 도핑과 같이 너무 높게 가열될 수 없고, p형 도펀트는 접촉 저항을 증가시켜, 전지의 충전율을 낮춘다. 또한, 450℃ 초과로 알루미늄의 과열은 알루미늄의 광학 반사율의 열화를 일으킬 수 있다(따라서 전지의 적외 광자의 광학 손실이 증가됨). 알루미늄이 실리콘 표면에서 산화물을 저감 및 흡수함으로써 실리콘과 친밀한 접촉을 만드는 접촉의 바람직하게 200-450℃의 범위로 제어된 저온 가열은 매우 바람직하다.
In addition, the same metal in contact with the n + and p + contacts on the back side, all back contact, back junction solar cells using aluminum, cannot be heated too high, such as doping of n + contacts by aluminum, Dopants increase contact resistance, lowering the charge rate of the battery. In addition, overheating of aluminum above 450 ° C. can cause deterioration of the optical reflectivity of aluminum (thus increasing optical loss of the infrared photons of the cell). The controlled low temperature heating of the contact, preferably in the range of 200-450 ° C., of aluminum making intimate contact with silicon by reducing and absorbing oxides at the silicon surface is highly desirable.

태양 전지의 전면 또는 태양광측이 실질적으로 균일하거나, 레이저 빔으로 조사되는 선택된 영역에서 반도체(예컨대, 실리콘)를 선택적으로 가열하여(where the front surface or sunnyside of the solar cell is substantially uniformly or in selected areas irradiated with the laser beam, selectively heating the semiconductor (e.g., silicon)), 수소 원자는 SiN으로부터 방출되어, 실리콘 표면을 효율적으로 패시베이팅하고, 표면 상태 밀도를 감소시키고, 전면 재조합 속도 (FSRV)를 감소시키고, 태양 전지의 효율적인 마이너리티 마이너리티 캐리어 수명을 증가시키는(increasing the effective minority carrier lifetime of the solar cell) 방법을 개시한다. 또한, 본 발명의 공정 및 방법은 벌크 탭 밀도를 저감하고, 벌크 마이너리티 마이너리티 캐리어 수명을 향상시킬 수 있다. 기재된 방법의 일 실시예는 반도체(예컨대 실리콘) 밴드갭보다 파장이 작은 펄스 레이저 원(source)을 이용하는 것에 근거한다. 이 실시예(예컨대, 결정 실리콘 표면 어닐링의 펄스 그린 또는 UV 레이저 원을 이용하는 것)에 있어서, 전면은 펄스 레이저 원 조사를 이용하여 선택적으로 가열되지만, 전지의 후면측은 전지의 전면측보다 실질적으로 차갑게 유지된다. 기재된 방법의 다른 실시예는 반도체 밴드갭과 비슷하거나 또는 큰 파장을 갖는 펄스 레이저 원을 이용하는 것에 근거한다. 이 실시예(예컨대, 결정 실리콘 표면 어닐링의 펄스 IR 레이저 원을 이용하는 것)에 있어서, 전면은 펄스 레이저 원 조사를 이용하여 가열되지만, 전지의 후면측은 가열되고 어닐링된다. 이러한 다른 실시예를 사용하여, 동시에 접촉 저항을 감소시키고, 전체 전지 충전율 및 효율을 개선하기 위해 Al/실리콘 접촉을 가열하는 태양 전지의 후면으로 레이저 빔을 투과한다. 본 발명의 레이저 어닐링 공정 및 방법은 태양 전지의 제조 공정 흐름의 마지막에 또는 전지가 모듈 패키징을 위해 시험 및 분류되기 전, 패시베이션/ARC 층의 형성 후 즉시 수행될 수 있다. 또는, 본 발명의 레이저 어닐링 공정 및 방법은 PV 모듈에서 전지의 어셈블링 및 패키징 후, 모듈 어셈블리의 전면 유리 커버를 통해 행해질 수 있다. 이 경우에 있어서, 파장은 적외와 같이 유리를 통과할 수 있는 것으로 사용될 필요가 있다.
Where the front surface or sunnyside of the solar cell is substantially uniformly or in selected areas, where the front or photovoltaic side of the solar cell is substantially uniform or where the semiconductor (eg silicon) is selectively heated in a selected area irradiated with a laser beam. irradiated with the laser beam, selectively heating the semiconductor (eg, silicon), hydrogen atoms are released from SiN to efficiently passivate the silicon surface, reduce surface state density, and reduce front recombination rate (FSRV) A method for increasing the effective minority carrier lifetime of the solar cell is disclosed. In addition, the process and method of the present invention can reduce bulk tap density and improve bulk minority minority carrier life. One embodiment of the described method is based on using a pulsed laser source having a wavelength smaller than the semiconductor (eg silicon) bandgap. In this embodiment (e.g., using a pulsed green or UV laser source of crystalline silicon surface annealing), the front side is selectively heated using pulsed laser source irradiation, but the rear side of the cell is substantially cooler than the front side of the cell. maintain. Another embodiment of the described method is based on using a pulsed laser source having a wavelength similar to or greater than the semiconductor bandgap. In this embodiment (eg, using a pulsed IR laser source of crystalline silicon surface annealing), the front side is heated using pulsed laser source irradiation, while the back side of the cell is heated and annealed. Using this other embodiment, the laser beam is transmitted to the back side of the solar cell which simultaneously heats the Al / silicon contact to reduce contact resistance and improve overall cell charge rate and efficiency. The laser annealing process and method of the present invention can be performed immediately after the formation of the passivation / ARC layer at the end of the manufacturing process flow of the solar cell or before the cell is tested and sorted for module packaging. Alternatively, the laser annealing process and method of the present invention may be done through the front glass cover of the module assembly after assembling and packaging the cell in the PV module. In this case, the wavelength needs to be used to be able to pass through the glass like infrared.

레이저 어닐링 공정이 최적화되어야(레이저 원 파장, 펄스 폭, 전력 등을 포함하여), 패시베이션 층(예컨대, PECVD SiN 층)은 이 공정 동안 열화되지 않아, 태양광은 현저한 광학적 흡수 손실 없이 반사 방지 코팅을 통과할 수 있다는 것은 중요하다. 또한, 표면 텍스처는 영향을 받지 않아, 광 포획이 감소되지 않는다. 펄스 레이저 원의 형태 및 레이저 공정 파라미터는 이러한 모든 필요조건을 충족하기 위해 주의 깊게 선택되어야 한다는 것은 명백하다.
When the laser annealing process is optimized (including laser source wavelength, pulse width, power, etc.), the passivation layer (e.g. PECVD SiN layer) does not degrade during this process, so sunlight does not have a significant optical absorption loss, resulting in an antireflective coating. It is important to be able to pass. In addition, the surface texture is not affected, so light capture is not reduced. It is clear that the shape of the pulsed laser source and the laser process parameters must be carefully chosen to meet all these requirements.

레이저 펄스 길이는 충분히 길어야, 패시베이션/ARC 층 (예컨대 SiN 층)과 비선형 광학적 상호 작용이 없어, 패시베이션/ARC 층)이 영향을 받지 않는다. 1 나노세컨 내지 마이크로세컨의 펄스 길이를 갖는 레이저 또는 연속파가 본 발명에 사용될 수 있지만, 선택은 열 침투가 소망되는 깊이에 따라 달라진다. 더 짧은 펄스 길이를 사용하여, 열은 얕은 깊이까지 한정된다. 또한, 파장은 가열되도록 요구되는 반도체 (예컨대 결정 실리콘)의 깊이에 근거하여 선택되어야 한다. 단결정 태양 전지의 용도를 위해, 전면 만의 패시베이션이 개선되도록 요구되고, 그린 파장이 더욱 적당할 수 있다. 개선된 벌크 실리콘 패시베이션이 요구되고 및/또는 후면 접촉 어닐링이 요구되는 경우의 어플리케이션을 위해, IR 파장이 더욱 적당할 수 있다. 소망하는 용도에 근거하여 레이저 펄스 길이의 범위 및 파장이 사용될 수 있다는 것은 명백하다.
The laser pulse length should be long enough so that there is no nonlinear optical interaction with the passivation / ARC layer (such as the SiN layer), so that the passivation / ARC layer is not affected. Although a laser or continuous wave having a pulse length of 1 nanosecond to microsecond can be used in the present invention, the choice depends on the depth at which heat penetration is desired. Using shorter pulse lengths, heat is limited to shallow depths. In addition, the wavelength should be selected based on the depth of the semiconductor (eg crystalline silicon) required to be heated. For the use of single crystal solar cells, front-side passivation is required to be improved, and green wavelengths may be more suitable. For applications where improved bulk silicon passivation is needed and / or back contact annealing is desired, the IR wavelength may be more suitable. It is clear that the range and wavelength of the laser pulse length can be used based on the desired use.

NBLAC 전지라고도 하는, 맞물려진 금속화를 갖는 후면 접촉 전지의 공정은 관련 출원에 개시되어 있다(예컨대 미국 특허 출원 제 13/057,104 참조).
The process of back contact cells with interlocked metallization, also called NBLAC cells, is disclosed in the related application (see, eg, US patent application Ser. No. 13 / 057,104).

도 30은 NBLAC 공정 흐름의 일 실시예를 나타낸 것이고, 도 31은 전지의 단면도의 도식이다(후면판은 명확성을 위해 도시하지 않았다). 도 30의 저온 전면 패시베이션/ARC: PECVD (실리콘 니트라이드) + 레이저 어닐링 공정 단계는 산업에서 사용되는 것보다 낮은 온도에서 SiN을 증착하는 것을 포함한다 (<350C). 그 후, 표면은 펄스 레이저 조사가 가해져, SiN으로부터의 수소로 실리콘 표면의 개선된 패시베이션을 야기하는 우선적 실리콘 전면측 어닐링을 야기한다. 특히, 본 발명의 레이저 어닐링 공정 및 방법은 90℃만큼 낮은 온도에서, 더욱 일반적으로 90℃ 내지 250℃ 범위의 증착 온도에서 증착되는 고품질 패시베이션 및 ARC 층의 형성을 가능하게 한다.
30 shows one embodiment of an NBLAC process flow, and FIG. 31 is a schematic of a cross-sectional view of the cell (back plate not shown for clarity). The low temperature front passivation / ARC: PECVD (silicon nitride) + laser annealing process step of FIG. 30 involves depositing SiN at a lower temperature than used in industry (<350C). The surface is then subjected to pulsed laser irradiation, resulting in preferential silicon front side annealing which results in improved passivation of the silicon surface with hydrogen from SiN. In particular, the laser annealing processes and methods of the present invention enable the formation of high quality passivation and ARC layers deposited at temperatures as low as 90 ° C., more generally at deposition temperatures in the range from 90 ° C. to 250 ° C.

일부 실시예에 있어서, 어닐링될 SiN은 소망하는 양의 인 도펀트를 함유할 수 있다. 이 경우에, 어닐링 단계는 인으로 실리콘 도핑을 야기한다. 이 공정은 이하 도 36과 연결하여 논한다.
In some embodiments, the SiN to be annealed may contain a desired amount of phosphorous dopant. In this case, the annealing step causes silicon doping with phosphorus. This process is discussed below in connection with FIG.

게다가, SiN, 실리콘 옥시니트라이드 (SixOyNz), 또는 실리콘 카바이드 (SixCy) 단일층 또는 비결정 실리콘(α-Si) 상에 SiN 이중층 스택, 실리콘 옥시드 (SiO2) 상에 SiN 이중층 스택, 또는 실리콘 옥시니트라이드 상에 SiN 이중층 스택은 실리콘 표면 패시베이션에 사용될 수 있다. 예컨대, 비결정 실리콘층이 실리콘 표면을 잘 패시베이팅할 수 있다는 것은 알려져 있다. 그러나, 현재 산업 공정에서, 실리콘의 표면 세정 및 α-Si 증착 공정의 공정 최적화가 필요하다. 수소화 SiN으로 도포된 α-Si 막의 레이저 어닐링은 실질적으로 증가된 효과적 마이너리티 마이너리티 캐리어 수명 및 실질적으로 감소된 전면 재조합 속도에 의해 측정되는 바와 같이, SiN에서 수소를 활성화할 수 있고, 패시베이션의 급진적인 향상을 이끌 수 있다.
In addition, a SiN bilayer stack, silicon oxide (SiO 2 ) phase on SiN, silicon oxynitride (Si x O y N z ), or silicon carbide (Si x C y ) monolayer or amorphous silicon (α-Si) An SiN bilayer stack, or a SiN bilayer stack on silicon oxynitride, can be used for silicon surface passivation. For example, it is known that an amorphous silicon layer can passivate a silicon surface well. However, in current industrial processes, there is a need for surface cleaning of silicon and process optimization of α-Si deposition processes. Laser annealing of α-Si films coated with hydrogenated SiN can activate hydrogen in SiN and radical improvement in passivation, as measured by substantially increased effective minority minority carrier lifetime and substantially reduced frontal recombination rate. Can lead.

도 30의 PVD Al/NiV/Sn 접촉 & 후면측 강화 BSR 단계 및 맞물려진 전지 베이스 & 에미터 Al 선에 대한 Al의 펄스 피코세컨 레이저 제거 단계(the pulsed picosecond laser ablation of Al for interdigitated cell base & emitter Al lines step)는 태양 전지의 후면 상에 베이스 및 에미터에 금속 접촉을 형성한다. 이러한 접촉은 도 31의 단면도로 나타낸다. 실리콘 막의 후면을 투과하는 레이저 빔은 후면 접촉을 동시에 어닐링하여, 태양 전지의 감소된 접촉 저항 및 증가된 충전율을 야기한다는 것이 명백하다.
30 The pulsed picosecond laser ablation of Al for interdigitated cell base & emitter for PVD Al / NiV / Sn contact & backside enhanced BSR stage and interlocked cell base & emitter Al lines. Al lines step forms metal contacts to the base and emitter on the backside of the solar cell. This contact is shown in cross section in FIG. It is evident that the laser beam penetrating the backside of the silicon film anneals the backside contact simultaneously, resulting in reduced contact resistance and increased charge rate of the solar cell.

레이저 어닐링을 이용하여 얻어진 결과는 도 32에 도시한다. 100배까지의 효과적인 수명 개선은 고온 금속 소성을 리소팅하지 않고, SiN의 저온 증착된 패시베이션 층 상에 얻어지는 것을 알 수 있다(It is seen that up to 100 times effective lifetime improvement is obtained on low-temperature-deposited passivation layer of SiN without resorting to high temperature metal firin). NBLAC 공정에 있어서, 박형 에피택셜 실리콘은 후면판 상에 지지된다. 이 후면판이 고온을 견딜 수 없는 경우에, SiN 증착 온도는 에피택셜/후면판 어셈블리 공정을 용이하게 하고, 감열성 후면판 어셈블리를 적용하는 통합을 가공하기 위해 저감된다. 이러한 감열성 후면판에 대해서, 레이저 펄스 길이 및 파장의 적당한 선택으로, 가열은 실리콘의 전면측으로 한정될 수 있지만, 후면판에 대한 허용 가능한 값 내에서 실리콘의 후면측을 유지하기 때문에, 레이저 어닐링은 매우 적당하다.
The results obtained using laser annealing are shown in FIG. It can be seen that an effective lifetime improvement of up to 100 times is obtained on the low temperature deposited passivation layer of SiN without resorting to hot metal firing. deposited passivation layer of SiN without resorting to high temperature metal firin). In the NBLAC process, thin epitaxial silicon is supported on the backplane. If this backplane cannot tolerate high temperatures, the SiN deposition temperature is reduced to facilitate the epitaxial / backplate assembly process and to process the integration applying the thermosensitive backplane assembly. For such thermosensitive backplanes, with a suitable choice of laser pulse length and wavelength, heating can be limited to the front side of the silicon, but the laser annealing is maintained because it keeps the back side of the silicon within an acceptable value for the backplane. Very suitable

비접촉 레이저 어닐링 공정은, 다루기에 약한 약 몇 내지 50 미크론 범위의 두께를 갖는 에피택셜 막을 사용하는 NBLAC 전지에 매우 적당하다.
The non-contact laser annealing process is very suitable for NBLAC cells using epitaxial films with thicknesses in the range of about several to 50 microns, which are weak to handle.

향상된 스루풋 및 개선된 공정 제어를 위해, 본 출원에 사용되는 레이저 원은 전체 표면 조사 스캔 시간을 감소하기 위해서, 탑-헷(top-hat) 프로파일(적어도 100 미크론 이상에서 상대적으로 균일한 빔 전력을 갖는)을 가질 수 있다. 또한, 빔 오버랩 영역에서 손상의 가능성을 제거한다.
For improved throughput and improved process control, the laser source used in the present application provides relatively uniform beam power at the top-hat profile (at least 100 microns or more) in order to reduce the overall surface irradiation scan time. Having). It also eliminates the possibility of damage in the beam overlap area.

이 레이저 어닐링 공정은 인-라인(in-line) 비용 효율 공정일 수 있기 때문에, 로 어닐링(furnace annealing)에 대한 매력적인 대안이다.
This laser annealing process is an attractive alternative to furnace annealing because it can be an in-line cost efficient process.

본 발명의 다른 실시예에 따라서, 실리콘 상에 화학-증기-증착된 실리콘 산화물 또는 열 성장과 같은, 전기적으로 절연된 패터닝 및 선택적 레이저 제거는 상대적으로 높은 전지 효율 값을 얻기 위해 결정 실리콘 태양 전지 공정 흐름에 사용된다. 이러한 어플리케이션에 있어서, 임의의 실질적인 제거-유도된 손상은 증가된 소수 캐리어 재조합 손실을 이끌어, 전지 전환 효율의 더한 손실을 야기할 수 있으므로 하부 실리콘 기판에 손상이 도입되지 않거나, 많아도 무시해도 될 정도의 손상이 도입된다. 태양 전지 반도체 (예컨대 실리콘) 표면은 유전체 (예컨대 실리콘 산화물) 오버레이들의 패턴-선택적 제거 동안 손상되지 않는다는 것을 보증하는 신규 도식을 여기에 제공한다. 본 발명은 실리콘 기판에 이르는 것으로부터 레이저 빔을 중단하는 실리콘의 박형 중간체 층을 도입하는 것을 포함한다. 이러한 박형 중간체 실리콘 층은 실리콘 산화물의 박형 버퍼만으로 분리된, 하부 실리콘 표면(underlying silicon surface)에 가깝게 위치될 수 있다. 이러한 중간체 실리콘 층 상에 산화물의 층은 실리콘 산화물-중간체 실리콘 층 계면을 상호작용하고 분리하는 레이저 빔에 의해 제거된다. 이러한 중간체 실리콘 층 아래에 실리콘 산화물의 매우 얇은(예컨대, 3 nm 내지 100 nm 또는 일부 실시예에서 3 내지 30 nm) 층은, 이러한 계면에서 레이저 작용의 현저한 손상-야기 효과가 실리콘 기판에 이르게 하는 것을 억제한다. 중간체 실리콘 층은 이어서 산화되고(열 산화 공정 또는 산화 어닐링 공정을 사용하여), 후속 레이저 공정에서 원하지 않는 상호작용을 제거한다. 이러한 도식은 모든 후면 접촉 후면 접합 태양 전지 디자인에서의 용도에 특히 적당하고, 실리콘 산화물과 같은 유전체 층의 레이저 제거는 NBLAC 태양 전지와 같이 몇번 사용된다.
According to another embodiment of the present invention, electrically insulated patterning and selective laser ablation, such as chemically-vapor-deposited silicon oxide or thermal growth on silicon, is a crystalline silicon solar cell process to obtain relatively high cell efficiency values. Used for flow In such applications, any substantial elimination-induced damage can lead to increased minority carrier recombination losses, leading to further losses in cell conversion efficiency, so that no damage is introduced to the underlying silicon substrate or, to a large extent, negligible. Damage is introduced. The solar cell semiconductor (such as silicon) surface provides a novel scheme to ensure that the surface is not damaged during pattern-selective removal of dielectric (such as silicon oxide) overlays. The present invention involves introducing a thin intermediate layer of silicon that interrupts the laser beam from reaching the silicon substrate. This thin intermediate silicon layer may be located close to the underlying silicon surface, separated only by a thin buffer of silicon oxide. The layer of oxide on this intermediate silicon layer is removed by a laser beam that interacts and separates the silicon oxide-intermediate silicon layer interface. A very thin (eg, 3 nm to 100 nm or 3 to 30 nm in some embodiments) layer of silicon oxide under this intermediate silicon layer is responsible for the significant damage-causing effect of laser action at this interface leading to the silicon substrate. Suppress The intermediate silicon layer is then oxidized (using either a thermal oxidation process or an oxidation annealing process) to remove unwanted interactions in subsequent laser processes. This scheme is particularly suitable for use in all back contact back junction solar cell designs, and laser ablation of dielectric layers such as silicon oxide is used several times like NBLAC solar cells.

공정 흐름의 일 실시예에 있어서, 산화물 제거 공정은 산화물 패턴을 형성하기 위해 3번, 즉 에미터 및 베이스 영역을 기술하기 위한 BSG (또는 BSG/USG 스택) 제거, 베이스 영역을 정의하기 위한 USG (또는 PSG/USG 스택) 제거, 및 마지막으로 베이스에 접촉을 개방하기 위한 PSG (포스포실리케이트 유리-산화물)의 제거 및 에미터 영역에 접촉을 개방하기 위해 BSG/USG/PSG 제거의 제거에 사용된다. 여기에 기재되는 기술은 (n형 베이스를 사용하는 태양 전지에 있어서) 패터닝된 에미터 및 베이스 영역을 정의하기 위해 BSG 층의 제거의 제1 단계에 유용하게 사용될 수 있다. 필요에 따라, 이러한 기술은 N+ 베이스 영역의 개구부를 정의하기 위해 USG의 제거 동안 더 사용될 수 있다. (이들의 극성은 p형 베이스를 사용하는 태양 전지에서 전환될 것이다.)
In one embodiment of the process flow, the oxide removal process is performed three times to form an oxide pattern, namely BSG (or BSG / USG stack) removal to describe the emitter and base region, USG (to define the base region) Or PSG / USG stack) removal, and finally removal of PSG (phosphosilicate glass-oxide) to open contact to the base and removal of BSG / USG / PSG removal to open contact to the emitter region. . The technique described herein can be usefully used in the first step of the removal of the BSG layer to define the patterned emitter and base region (for solar cells using n-type base). If desired, this technique can be further used during the removal of the USG to define the opening of the N + base region. (Their polarity will be reversed in solar cells using p-type bases.)

도 33A는 3가지 다른 단계에서 산화물 제거를 포함하는 모든 후면 접촉 태양 전지에 대한 공정 흐름을 도시한다. 도 33B는 BSG/USG (USG가 언도핑된 실리케이트 유리 또는 언도핑된 실리콘 산화물임) 증착 단계의 약간의 변형을 도시하고, 초박형 α-Si 층은 남아 있는 BSG/USG 스택의 증착 전에 박형 USG 층의 상부에 증착된다(일부 실시예에서 동일한 APCVD BSG 증착 설비 내에 인시투(in situ )). 레이저 제거 공정 동안, 레이저 빔은 BSG/α-Si 계면을 분리하여, BSG/USG 스택을 제거한다. 실리콘의 이러한 박층은 도 33B에 나타낸 바와 같이 후속 공정 동안 산화된다.
33A shows the process flow for all back contact solar cells including oxide removal in three different steps. FIG. 33B shows a slight variation of the BSG / USG (USG undoped silicate glass or undoped silicon oxide) deposition step, where the ultra-thin α-Si layer is a thin USG layer prior to deposition of the remaining BSG / USG stack Is deposited on top of (in some embodiments in situ within the same APCVD BSG deposition facility situ )). During the laser ablation process, the laser beam separates the BSG / α-Si interface to remove the BSG / USG stack. This thin layer of silicon is oxidized during subsequent processing as shown in FIG. 33B.

도 33C 및 33D는 도 33A 및 33B의 공정 흐름에 다른 변형을 도시하고, USG 증착 단계는 더 두꺼운 USG 층의 증착 전에 초박형 USG 층의 상부에 초박형 α-Si 층의 증착을 포함하도록 변형된다. 레이저 제거 동안, 레이저 빔은 상부 USG/α-Si 층을 분리하여, 상부 USG 층을 제거한다. 앞서와 같이, 실리콘의 이러한 박층은 도 33D에 나타낸 바와 같이 후속 단계 동안 상기 기재된 바와 같이 이전에 증착된 α-Si와 함께 산화된다.
33C and 33D show other variations to the process flow of FIGS. 33A and 33B, and the USG deposition step is modified to include the deposition of an ultra-thin α-Si layer on top of the ultra-thin USG layer prior to the deposition of the thicker USG layer. During laser ablation, the laser beam separates the upper USG / α-Si layer to remove the upper USG layer. As before, this thin layer of silicon is oxidized with α-Si previously deposited as described above during the subsequent step as shown in FIG. 33D.

도 34는 몇 피코세컨 범위의 펄스 폭을 갖는 레이저 빔을 사용하는 표준 산화물 제거 공정을 도식으로 나타낸다. 레이저에 의해 작용 될 계면은 정확한 펄스 에너지가 사용되지 않으면 손상될 수 있는 실리콘 기판의 표면이다. 도 35는 초박형 USG 층의 증착 후 초박형 비결정 실리콘 층이 증착되는 도식을 나타낸다. 도 35B에 나타낸 바와 같이, 레이저 작용을 위한 계면은 BSG/비결정 실리콘 계면이다. 이 계면은 제거 정지층으로서 작용하고, 레이저 조사로부터 결정 실리콘 표면을 보호하여, 가능한 결정 실리콘 표면의 손상을 방지 또는 억제하여, 전지의 효율이 더 높게 한다.
FIG. 34 schematically illustrates a standard oxide removal process using a laser beam having a pulse width in the range of several picoseconds. The interface to be acted upon by the laser is the surface of the silicon substrate, which can be damaged if the correct pulse energy is not used. 35 shows a schematic of depositing an ultra-thin amorphous silicon layer after deposition of an ultra-thin USG layer. As shown in FIG. 35B, the interface for laser action is the BSG / amorphous silicon interface. This interface acts as a removal stop layer, protects the crystalline silicon surface from laser irradiation, prevents or suppresses possible damage to the crystalline silicon surface, thereby making the battery more efficient.

완전한 스택 USG/α-Si/BSG/USG는 태양 전지 제조를 위한 APCVD를 사용하여 인시투 증착될 수 있다. APCVD 기기는 APCVD 기기의 단일 조각으로 전체 스택의 증착을 가능하게 하기 위해 다중 순차 인-라인(in-line) 증착 영역을 구비하는 고생산성 인-라인 APCVD 기기일 수 있다. APCVD 기기를 사용하여, 박형 언도핑된 실리콘층은 약 500℃ 미만의 온도에서 실란 및 아르곤(또는 실란 및 질소)를 이용하여 APCVD 증착 영역(최초 USG 층의 증착 후 제2 영역) 중 하나에서 증착될 수 있다. 또는, PECVD 기술을 이용하여 증착될 수 있다. 박형 USG 및 박형 α-Si의 광범위한 두께는 특정 공정 흐름에 근거하여 사용될 수 있다. 일반적으로, 결정 실리콘 표면과 접촉하는 USG는 3 nm 내지 100 nm의 범위일 수 있지만, 비결정 실리콘 층은 3 nm 내지 30 nm의 범위일 수 있다. 그러나, 상기 기재된 바와 같이, 이들 범위 외의 두께 또한 공정 흐름의 나머지가 이들 막의 두께에 적용되도록 변화되는 경우에 가능할 것이다.
The complete stack USG / α-Si / BSG / USG can be deposited in-situ using APCVD for solar cell manufacturing. The APCVD device may be a high productivity in-line APCVD device having multiple sequential in-line deposition regions to enable deposition of the entire stack into a single piece of APCVD device. Using an APCVD instrument, a thin undoped silicon layer is deposited in one of the APCVD deposition regions (second region after deposition of the first USG layer) using silane and argon (or silane and nitrogen) at temperatures below about 500 ° C. Can be. Alternatively, it can be deposited using PECVD technology. Wide thicknesses of thin USG and thin α-Si can be used based on the specific process flow. In general, USG in contact with the crystalline silicon surface may range from 3 nm to 100 nm, while the amorphous silicon layer may range from 3 nm to 30 nm. However, as described above, thicknesses outside these ranges will also be possible if the remainder of the process flow is varied to apply to the thickness of these films.

또한, 필요에 따라 N+ 층을 형성하기 위해 인 도핑을 행하는 베이스 영역에 대한 산화물 층을 개방하기 위해 동일한 도식이 사용될 수 있다. 이러한 경우에, 공정 흐름은 이 α-Si 층의 산화를 보증하도록 변경된다.
In addition, the same scheme can be used to open the oxide layer to the base region that is phosphorus doped to form the N + layer as needed. In this case, the process flow is changed to ensure the oxidation of this α-Si layer.

본 발명의 다른 실시예에 따라서, 레이저 도핑은 전면 전계(FSF)를 형성하기 위해 사용된다. 태양 전지에서 소수 캐리어 재조합 손실을 감소시키고, 집전(electrical current collection)을 증가시키기 위해, p/n 접합과는 동떨어진(away from the p/n junction) 전면 전계의 사용은 잘 알려져 있다. 기판을 기판과 반대 극성으로 도핑하는 것은 전기 p/n 접합을 형성하는데 사용되지만, 남아 있는 실리콘의 표면은 기판과 동일한 극성이지만 고농도의 도펀트로 도핑될 수 있다. 이것은 베이스 접촉으로부터 (또는 표면 상태로부터) 소수 캐리어를 '격퇴하는(repels)' 도핑 농도 변화도에 기인한 빌트-인 전기장(built-in electric field)을 형성하여, 에미터 접촉에 이익이 되도록 수집될 수 있다(can be gainfully collected). 이러한 전계(field)는 후면 접합 후면 접촉 태양 전지의 전면에 유용하게 사용되고, p/n 접합은 웨이퍼의 후면 상이다. 이러한 전면 전계는 태양 전지의 후면 상에 에미터 접촉에서 집전을 증가시킨다. 이는 전면 재조합 부위(예컨대 전면 패시베이션층/실리콘 계면에서 표면 상태)에서 소수 캐리어의 손실을 억제함으로써 수행된다.
According to another embodiment of the present invention, laser doping is used to form the front field (FSF). The use of a front electric field away from the p / n junction to reduce minority carrier recombination loss and increase electrical current collection in solar cells is well known. Doping the substrate with the opposite polarity to the substrate is used to form an electrical p / n junction, but the surface of the remaining silicon can be doped with the same polarity as the substrate but with a high concentration of dopant. This creates a built-in electric field due to the degree of doping concentration gradient that 'repels' minor carriers from the base contact (or from the surface state), collecting to benefit emitter contact. Can be gainfully collected. This field is useful for the front side of the back junction back contact solar cell, and the p / n junction is on the back side of the wafer. This front electric field increases current collection at emitter contact on the back of the solar cell. This is done by suppressing the loss of minority carriers at the front surface recombination sites (such as the surface state at the front passivation layer / silicon interface).

전면 전계(FSF)는 바람직한 극성의 도펀트(예컨대 n형 베이스에 인 FSF 및 p형 베이스에 보론 FSF)를 함유하는 실리콘 니트라이드와 같은 패시베이션 층을 이용하는 것을 포함하는 특정 펄스 레이저 도핑 기술을 이용하는 후면 접합, 후면 접촉 태양 전지의 텍스처링된 결정(일부 실시예에서 단결정) 반도체 (일부 실시예에서 실리콘) 전면 상에 생성된다. 이러한 경우에, 실리콘의 전면은 반도체 층에서의 도펀트 분산 및 도펀트 활성을 위해 충분한 온도로 가열될 필요가 있다. 다시, 펄스 길이 및 파장과 같은 레이저 파라미터의 적절한 선택으로, 반도체의 전면은 태양 전지 벌크 또는 후면측의 주목할만한 가열 없이 (또는 적어도 감소된 가열로) 소망하는 온도로 선택적으로 가열된다. 도 36을 참조한다. 이는 박형 실리콘막을 지지하기 위한 감열 후면판의 사용을 가능하게 한다.
The front field (FSF) is a back junction using a particular pulsed laser doping technique, including using a passivation layer such as silicon nitride containing a dopant of the desired polarity (e.g., FSF on n-type base and boron FSF on p-type base). A textured crystal (monocrystalline in some embodiments) of a back contact solar cell is created on the front side of a semiconductor (silicon in some embodiments). In this case, the front side of the silicon needs to be heated to a temperature sufficient for dopant dispersion and dopant activity in the semiconductor layer. Again, with proper selection of laser parameters such as pulse length and wavelength, the front side of the semiconductor is selectively heated to the desired temperature (or at least with reduced heating) without noticeable heating of the solar cell bulk or back side. See FIG. 36. This makes it possible to use a thermal back plate for supporting the thin silicon film.

또는, 본 발명은 PECVD 실리콘 니트라이드와 같은 주요 패시베이션 및 ARC 층 아래 소망하는 도펀트를 함유하는 박형 (예컨대 2 nm 내지 20 nm) 비결정 실리콘 층 (또는 대안적으로 반화학양론적 실리콘-리치한 산화물층 또는 반화학양론적 실리콘-리치한 실리콘 니트라이드층)을 증착하고, 이어서 실리콘 표면이 선택적으로 도핑되도록 태양 전지 전면을 레이저 도핑하는 것을 포함한다. 다시, 레이저 도핑의 온도는 도펀트의 전기적 활성 및 실리콘에서 도펀트의 분산을 일으키도록 충분히 높을 필요가 있다. 비결정 실리콘은 냉각 동안 단결정 실리콘 상에 에피택셜 결정화된다. 또한, 이는 전면 패시베이션의 질이 실질적으로 개선되도록 해준다(박형 FSF 층의 형성을 통하는 것 이외에도, 패시베이션 층의 효과적인 가열 및 활성을 통해, 전면 재조합 속도의 실질적 감소 및 표면 상태 밀도의 실질적인 감소). 도 37을 참조한다. 또한, 상기 기재된 바와 같이, 레이저 파라미터의 적절한 선택으로, 후면판으로의 열 침투는 방지될 수 있어, 감열 후면판은 박형 실리콘 막을 지지하는데 사용될 수 있다.
Alternatively, the present invention provides a thin (eg 2 nm to 20 nm) amorphous silicon layer (or alternatively semistoichiometric silicon-rich oxide layer) containing the desired dopant underneath the ARC layer and a major passivation such as PECVD silicon nitride. Or a semistoichiometric silicon-rich silicon nitride layer) and then laser doping the front of the solar cell such that the silicon surface is selectively doped. Again, the temperature of laser doping needs to be high enough to cause the electrical activity of the dopant and the dispersion of the dopant in silicon. Amorphous silicon is epitaxial crystallized on single crystal silicon during cooling. In addition, this allows the quality of the front passivation to be substantially improved (in addition to the formation of a thin FSF layer, through effective heating and activation of the passivation layer, a substantial reduction in the rate of front recombination and a substantial decrease in surface state density). See FIG. 37. Also, as described above, with proper selection of laser parameters, heat penetration into the backplane can be prevented, so that the thermal backplate can be used to support the thin silicon film.

또한, 본 발명의 기술은 전면 접촉 전지에서 에미터 및 BSF를 형성하기 위해 사용될 수 있다. BSF는 전지의 전면에(또는 대안적으로 후면 접촉 태양 전지의 후면측 상에 수집한 에미터 접촉에) 소수 캐리어를 격퇴함으로써 집전을 증가시키는 전면 접촉 태양 전지의 후면 상에 사용되고, 이들은 에미터 접촉에 의해 수집된다.
In addition, the techniques of the present invention can be used to form emitters and BSFs in front contact cells. BSF is used on the front of the cell (or alternatively on emitter contacts collected on the back side of the back contact solar cell) on the back of the front contact solar cell, which increases current collection by repelling minority carriers, which are emitter contacts Is collected by.

일부 실시예에 있어서, 태양 전지의 반대측의 가열은 500℃ 미만의 온도, 일부 실시예에서 150℃ 미만의 온도로 제한된다.
In some embodiments, the heating on the opposite side of the solar cell is limited to temperatures below 500 ° C., and in some embodiments below 150 ° C.

이러한 펄스 레이저 도핑 어플리케이션에 대해서, 레이저 펄스 길이는 충분히 길어서, SiN과 비선형 광학 상호 작용이 없어, SiN ARC 및 패시베이션 특성은 열화되지 않는다. 펄스 길이가 > 1 나노세컨 내지 마이크로세컨의 레이저 또는 CW (연속파)는 이러한 어플리케이션에 적당할 수 있다. 본 발명의 일부 실시예는 펄스 길이가 10 나노세컨 내지 몇 마이크로세컨 범위인 펄스 레이저 원을 사용하고; 일부 실시예는 약 100 나노 세컨 내지 5 마이크로세컨 범위를 사용한다. 파장은 도핑에 요구되는 실리콘의 깊이에 근거하여 선택되어야 한다. 실리콘막이 감열성 후면판 상에 지지되는 경우에, 가열(heat)이 태양 전지의 전면 측에 한정된다는 추가적인 필요조건이 있다. 레이저로 조사되는 표면 가까이 머무르고 이를 충분히 도핑하도록 가열 영역을 한정하기 위해(To limit the heated zone to stay close to the surface being irradiated with the laser and still dope it sufficiently), NIR (near infrared) 파장을 이 어플리케이션에 적용할 수 있지만, 그린 파장이 더욱 적당하다. 소망하는 어플리케이션에 근거한 레이저 펄스 길이 및 파장의 범위가 적당하고, 본 발명의 다양한 실시예로서 이용될 수 있다는 것은 명백하다.
For this pulsed laser doping application, the laser pulse length is sufficiently long that there is no nonlinear optical interaction with SiN, so that the SiN ARC and passivation properties are not degraded. Lasers or CWs (continuous waves) with pulse lengths> 1 nanoseconds to microseconds may be suitable for such applications. Some embodiments of the present invention use pulsed laser sources with pulse lengths ranging from 10 nanoseconds to several microseconds; Some embodiments use a range of about 100 nanoseconds to 5 microseconds. The wavelength should be selected based on the depth of silicon required for doping. In the case where the silicon film is supported on the thermosensitive backplane, there is an additional requirement that heat is limited to the front side of the solar cell. To limit the heated zone to stay close to the surface being irradiated with the laser and still dope it sufficiently, the NIR (near infrared) wavelength is applied to this application. It can be applied to, but the green wavelength is more suitable. It is clear that a range of laser pulse lengths and wavelengths based on the desired application is suitable and can be used as various embodiments of the present invention.

게다가, 인으로 도핑된 SiN, 비결정 실리콘(α-Si) 상의 SiN 스택, 또는 Si-리치한 SiOx 또는 Si-리치한 SiNx 상의 SiN 스택은 실리콘 표면 패시베이션에 사용될 수 있다. 이러한 경우에, 비결정 실리콘 층(또는 Si-리치한 SiOx 또는 SiNx 층)이 소망하는 양의 인으로 레이저 증착 (예컨대 PECVD로) 동안 인시투 도핑된다. 수소화 SiN으로 도포된 인-도핑된, α-Si(또는 Si-리치한 SiOx 또는 SiNx) 막의 레이저 어닐링은 PECVD SiN에 수소로 실리콘 표면의 패시베이션을 개선하는 동시에 인으로 실리콘의 도핑을 야기한다. 공정 시퀀스는 인-도핑된 α-Si 하부층(underlayer)을 이용하여 FSF 형성을 묘사한 도 37에 도식으로 나타낸다. 또는 도핑된 Si-리치한 SiOx 또는 SiNx 하부층이 사용될 수 있다.
In addition, SiN doped with phosphorus, SiN stack on amorphous silicon (α-Si), or Si-rich SiO x or Si-rich SiN x SiN stacks of phases can be used for silicon surface passivation. In this case, an amorphous silicon layer (or Si-rich SiO x or SiN x) Layer) is doped in-situ during laser deposition (eg by PECVD) with the desired amount of phosphorus. Laser annealing of a phosphorus-doped α-Si (or Si-rich SiO x or SiN x ) film applied with hydrogenated SiN improves the passivation of the silicon surface with hydrogen in PECVD SiN while also causing doping of silicon with phosphorus . The process sequence is shown graphically in FIG. 37 depicting FSF formation using a phosphorus-doped α-Si underlayer. Or a doped Si-rich SiO x or SiN x underlayer may be used.

레이저 도핑 기술은 감열성 후면판 상에 지지되는 박현 결정 반도체막에 인 도핑된 유리 (n형 베이스에), 보론 도핑된 유리 (p형 베이스에)를 사용하여 FSF를 형성하기 위해 사용될 수 있고, 가열은 레이저 파장 및 펄스길이의 적당한 선택을 사용하여 전면에 제한될 것이다.
Laser doping technology can be used to form FSF using doped glass (on n-type base), boron doped glass (on p-type base), which is phosphorous on a thin crystalline semiconductor film supported on a thermosensitive backplane, Heating will be limited to the front side using appropriate selection of laser wavelength and pulse length.

펄스 레이저 도핑을 사용하는 이 공정은 어플리케이션에 유용하고, 후면판을 갖는 후면 접촉 전지는 후면판에 박형 전지를 부착한 후에 고온에 견딜 수 없기 때문에, 전체 태양 전지 기판 및/또는 태양 전지의 반대면(즉, 전면측 패시베이션 개선 및 FSF 형성의 경우에 태양 전지 후면측)은 종래의 고온 도핑 공정이 행해질 수 없다.
This process using pulsed laser doping is useful for the application, and the back contact cell with the backplane cannot withstand high temperatures after attaching the thin cell to the backplane, so the opposite side of the entire solar cell substrate and / or solar cell (I.e. solar cell back side in the case of front side passivation improvement and FSF formation) a conventional high temperature doping process cannot be performed.

또한, 이러한 기술은 에피택셜막에 FSF를 제공하는데, 도핑된 표면은 텍스처링 동안 소실될 것이기 때문에, 에피택셜 증착 동안 FSF의 인시투 성장은 유용하지 않다. 이것은 NBLAC 전지의 경우이다.
In addition, this technique provides an FSF to the epitaxial film, since in-situ growth of the FSF during epitaxial deposition is not useful because the doped surface will be lost during texturing. This is the case for NBLAC batteries.

이 기술은 n형 베이스 기판을 갖는 NBLAC 전지의 어플리케이션에 대해 기재되었다. p형 베이스 기판에 대해서, 보론을 함유하는 비결정 실리콘 막은 FSF를 형성하기 위해 사용될 수 있다.
This technique has been described for the application of NBLAC cells with n-type base substrates. For the p-type base substrate, an amorphous silicon film containing boron can be used to form the FSF.

또한, 이 기술은 p형 및 n형 기판 각각에 인 함유 산화물막 (PSG) 또는 보론 함유 산화물 (BSG)을 사용하여 에미터를 형성하기 위해 사용될 수 있다.
This technique can also be used to form emitters using a phosphorus containing oxide film (PSG) or boron containing oxide (BSG) on each of the p-type and n-type substrates.

비접촉 펄스 레이저 도핑 공정은 가공하기 약한 약 80 미크론 이하 두께의 에피택셜 막을 사용하는 후면 접촉 태양 전지에 매우 적합한다. 또한, 레이저 도핑 공정은 인-라인 비용 효율적 공정일 수 있기 때문에 로(furnace) 도핑에 매력적인 대안이다.
The non-contact pulsed laser doping process is well suited for back contact solar cells using epitaxial films of about 80 microns or less that are weak to process. In addition, the laser doping process is an attractive alternative to furnace doping because it can be an in-line cost effective process.

본 발명의 다른 실시예에 따라서, 레이저 어닐링은 선택된 영역에 알루미늄으로 실리콘 기판을 도포하기 위해 사용되어, 결정 실리콘 태양 전지의 억셉터-리치한 (acceptor-rich) p+ 도핑 영역을 제공한다. 이 기술은 특히 IBC 전지에 유용하고, 에미터 접촉은 증착된 알루미늄 층과 접촉된 에미터 접촉을 선택적으로 레이저 어닐링함으로써 알루미늄으로 선택적으로 도포될 수 있다. 베이스로서 n형 실리콘을 사용하여 이면 접합 접촉된 전지에서 선택적 에미터를 얻도록 동일한 도식이 적용될 수 있다. 이 기술의 다른 어플리케이션은 p형 기판(또는 p형 베이스)을 사용하여 전면 접촉된 태양 전지의 후면 전계를 제공하는 것을 포함한다.
According to another embodiment of the present invention, laser annealing is used to apply a silicon substrate with aluminum to selected regions, providing an acceptor-rich p + doped region of the crystalline silicon solar cell. This technique is particularly useful for IBC cells, and the emitter contacts can be selectively applied with aluminum by selectively laser annealing the emitter contacts in contact with the deposited aluminum layer. The same scheme can be applied to obtain selective emitters in back junction contacted cells using n-type silicon as the base. Other applications of this technology include using a p-type substrate (or p-type base) to provide the back field of the solar cell in front contact.

본 발명은 이들 및 맞물려진 금속화를 갖는 다른 후면 접촉 전지에 높게 도핑된 선택적인 에미터 접촉을 제공할 수 있는 레이저 공정을 포함한다.
The present invention includes a laser process that can provide highly doped selective emitter contacts to these and other back contact cells with interdigitated metallization.

억셉터 리치한 (p+ 또는 p++) 영역을 얻기 위해 알루미늄으로 실리콘을 도핑하는 것은 태양 전지 제조 기술에 잘 알려져 있다. p형 실리콘을 이용하는 표준 전면 접촉 전지에 대해서, 전지의 후면은 알루미늄 페이스트로 스크린 인쇄된다. 적당히 높은 온도로 소성 어닐링을 하는 동안, 알루미늄은 접촉에 실리콘 층을 용해한다. 냉각 동안, 알루미늄-리치한 실리콘 층은, 알루미늄이 실리콘에서 억셉터 또는 p형 도펀트로 작용하기 때문에 p형 (p+)으로 침전된다(precipitated). 이러한 p형 도핑된 p++ 표면층은 후면으로부터 전면까지 소수 캐리어를 피하게 하기 위해 후면 전계로서 작용하고, 이들은 에미터 접촉으로 수집된다. 이는 태양 전지의 전류 아웃풋 (JSC) 및 효율을 증가시킨다. 또한, Al/Si 접촉 저항은 감소되어, 충전율을 개선하고, 태양 전지 전환 효율을 더 증가시킨다.
Doping silicon with aluminum to obtain acceptor rich (p + or p ++ ) regions is well known in solar cell manufacturing techniques. For a standard front contact cell using p-type silicon, the back of the cell is screen printed with aluminum paste. During plastic annealing at a moderately high temperature, aluminum dissolves the silicon layer in contact. During cooling, the aluminum-rich silicon layer is precipitated to p-type (p + ) because aluminum acts as an acceptor or p-type dopant in silicon. This p-type doped p ++ surface layer acts as the backside field to avoid minority carriers from the backside to the front face and they are collected in emitter contact. This increases the solar cell's current output (J SC ) and efficiency. In addition, the Al / Si contact resistance is reduced, improving the charge rate and further increasing the solar cell conversion efficiency.

도 38A 및 38B는 개시된 레이저 스캐닝 도식을 도식으로 나타낸다. 도 38A에서, 에미터 영역만을 스캔하여, 유전체에 개방된 접촉을 통해 에미터와 접촉하는 알루미늄을 가열하기 위해 사용되는 적절한 크기 및 강도의 레이저 빔을 나타내고, 도 38B는 레이저 스캐닝 후 선택적 에미터 형성을 나타낸다. 금속과 접촉하는 금속 및 실리콘이 577℃ 이상의 온도, Al-Si의 공융 온도로 가열되는 경우에, 알루미늄은 실리콘을 용해하고, 이 온도 이하로 냉각 시에, Al-리치한 실리콘 층은 침전된다. 이 층은 에피택셜하게 실리콘 기판 상에 증착되거, 결정 결함이 없다. 이는 표준 Al 페이스트 인쇄된 전지에서 Al-BSF를 제공하는 것과 동일한 메카니즘이다.
38A and 38B diagrammatically illustrate the disclosed laser scanning schemes. In FIG. 38A, only the emitter region is scanned to show a laser beam of the appropriate size and intensity used to heat the aluminum in contact with the emitter through an open contact to the dielectric, and FIG. 38B shows selective emitter formation after laser scanning. Indicates. When the metal and silicon in contact with the metal are heated to a eutectic temperature of Al-Si of at least 577 ° C., aluminum dissolves the silicon, and upon cooling below this temperature, the Al-rich silicon layer precipitates. This layer is deposited epitaxially on the silicon substrate and is free of crystal defects. This is the same mechanism as providing Al-BSF in standard Al paste printed cells.

도 39는 에미터 영역 상에만 선택적인 레이저 스캐닝에 의해 형성된 알루미늄-포화된 실리콘을 갖는 P++ 선택적 에미터를 도시한다.
FIG. 39 shows a P ++ selective emitter with aluminum-saturated silicon formed by selective laser scanning only on the emitter region.

Al-리치한 층 형성의 메카니즘은 도 40에 나타낸 Al-Si 상 도식의 도움으로 이해될 수 있다. 577℃에서 공융 혼합물(eutectic)은 그것에 용해되는 12.6% 실리콘을 갖는 알루미늄이다. 더 높은 온도에서, 더 증가된 실리콘이 용해된다. 냉각 동안, 에피택셜 증착된 실리콘은 Al이 1.6%까지 포화된다. 이 Al-포화된 실리콘은 P++ 도핑되고, 에미터에 낮은 저항의 접촉을 제공하지만, 이 영역에서 소수 캐리어 흡수가 억제된다(접촉 영역에서 선택적인 BSF를 제공함).
The mechanism of Al-rich layer formation can be understood with the aid of the Al-Si phase diagram shown in FIG. 40. The eutectic at 577 ° C. is aluminum with 12.6% silicon dissolved therein. At higher temperatures, more silicon is dissolved. During cooling, the epitaxially deposited silicon is saturated with Al by 1.6%. This Al-saturated silicon is P ++ doped and provides low resistance contact to the emitter, but minority carrier absorption is suppressed in this area (providing selective BSF in the contact area).

n형 실리콘 기판을 사용하고, p+ 이면 에미터를 갖는 전면 접촉 전지에 선택적인 에미터를 얻기 위해 동일한 도식이 사용될 수 있다는 것이 명백하다. 도식은 도 41의 도식을 따름으로서 이해될 수 있다.
It is clear that the same scheme can be used to obtain selective emitters for front contact cells using n-type silicon substrates and having p + back emitters. The schematic can be understood by following the schematic of FIG. 41.

잘 알려진 바와 같이, 후면 측 상에 베이스의 전체 표면 알루미늄 접촉이 국부화된 접촉으로 대체되는 경우에, p형 실리콘 베이스를 사용하는 표준 전면 접촉 전지에 현저한 효율 개선이 얻어진다. 효율은, 국부화된 접촉이 BSF 영역에 제공되는 경우에 더 증가된다. 기재된 레이저 스캐닝의 도식은 도 42에 나타낸 바와 같이 Al BSF를 제공하기 위해 사용될 수 있다. 이 메카니즘은 상기 기재되었다.
As is well known, in the case where the entire surface aluminum contact of the base on the back side is replaced by localized contact, a significant efficiency improvement is obtained for a standard front contact cell using a p-type silicon base. The efficiency is further increased when localized contact is provided to the BSF area. The scheme of laser scanning described can be used to provide Al BSF as shown in FIG. 42. This mechanism has been described above.

당업자라면 기재된 실시예는 상기 기재된 특정 실시예 이외에 광범위한 영역에 관련된다는 것을 인지할 것이다.
Those skilled in the art will recognize that the described embodiments pertain to a wide range of areas other than the specific embodiments described above.

실시예의 앞선 기술은 당업자가 청구된 대상 물질을 제조하고 사용할 수 있도록 제공되었다. 이들 실시예에 대한 다양한 변형이 당업자에게 쉽게 명백하고, 여기에 기재된 일반적 원리는 혁신적인 능력 없이 다른 실시형태에 적용될 수 있다. 따라서, 청구되는 대상 물질은 여기에 기재된 실시예에 한정되는 것이 아니지만, 여기에 기재된 원리 및 신규 특징을 유지하는 가장 넓은 범위와 부합된다.
The foregoing description of the examples has been provided to enable any person skilled in the art to make and use the claimed subject matter. Various modifications to these examples are readily apparent to those skilled in the art, and the generic principles described herein may be applied to other embodiments without innovative capabilities. Thus, the claimed subject matter is not limited to the examples described herein, but is consistent with the widest scope retaining the principles and novel features described herein.

이 설명에 포함되는 모든 추가적 시스템, 방법, 특징, 및 이점은 청구항의 범위내인 것을 의도한다.
All additional systems, methods, features, and advantages included in this description are intended to be within the scope of the claims.

Claims (72)

반도체 기판 상의 전기 절연층을 제거하는 방법으로서:
상기 방법은,
n형 도핑을 갖는 반도체 기판을 제공하는 단계;
상기 반도체 기판의 표면 상에 언도핑된(undoped) 유리 또는 언도핑된 산화물의 제1 상대적 박층(a first relatively thin layer)을 증착하는 단계;
상기 언도핑된 유리 또는 언도핑된 산화물의 상대적 박층 상에 비결정 반도체, 나노결정 반도체, 미결정 반도체, 및 다결정 반도체로 이루어진 군으로부터 선택되는 물질을 포함하는 제1 상대적 박형 반도체층(a first relatively thin semiconductor layer)을 증착하는 단계;
상기 상대적 박형 반도체층 상에 보로실리케이트 유리의 층 또는 보로실리케이트/언도핑된 유리 스택을 증착하는 단계; 및
상기 보로실리케이트 유리의 층 또는 보로실리케이트/언도핑된 유리 스택을 펄스 레이저로 선택적으로 제거하는 단계를 포함하고,
상기 상대적 박형 반도체층은 상기 펄스 레이저로부터 상기 반도체 기판을 실질적으로 보호하는, 반도체 기판 상의 전기 절연층을 제거하는 방법.
As a method of removing an electrical insulation layer on a semiconductor substrate:
The method comprises:
providing a semiconductor substrate having n-type doping;
Depositing a first relatively thin layer of undoped glass or undoped oxide on a surface of the semiconductor substrate;
A first relatively thin semiconductor layer comprising a material selected from the group consisting of an amorphous semiconductor, a nanocrystalline semiconductor, a microcrystalline semiconductor, and a polycrystalline semiconductor on the relative thin layer of the undoped glass or undoped oxide. depositing a layer);
Depositing a layer of borosilicate glass or a stack of borosilicate / undoped glass on the relative thin semiconductor layer; And
Selectively removing the layer of borosilicate glass or the borosilicate / undoped glass stack with a pulsed laser,
And wherein said relatively thin semiconductor layer substantially protects said semiconductor substrate from said pulsed laser.
제1항에 있어서,
상기 상대적 박형 반도체층을 산화하기 위한 후속 열 산화 공정을 더 포함하는, 방법.
The method of claim 1,
And further a subsequent thermal oxidation process for oxidizing the relative thin semiconductor layer.
제1항에 있어서,
상기 반도체는 실리콘(silicon)을 포함하는, 방법.
The method of claim 1,
And the semiconductor comprises silicon.
제1항에 있어서,
상기 언도핑된 유리 또는 언도핑된 산화물의 제1 상대적 박층의 두께는 약 3 내지 100 나노미터의 범위인, 방법.
The method of claim 1,
Wherein the thickness of the first relative thin layer of undoped glass or undoped oxide is in the range of about 3 to 100 nanometers.
제1항에 있어서,
상기 제1 상대적 박형 반도체층의 두께는 약 3 내지 30 나노미터의 범위인, 방법.
The method of claim 1,
And the thickness of the first relative thin semiconductor layer is in the range of about 3 to 30 nanometers.
제1항에 있어서,
상기 선택적으로 제거하는 단계 후에,
상기 반도체 기판의 표면 상에 언도핑된 유리 또는 언도핑된 산화물의 제2 상대적 박층을 증착하는 단계;
상기 언도핑된 유리 또는 언도핑된 산화물의 상대적 박층 상에 비결정 반도체, 나노결정 반도체, 미결정 반도체, 및 다결정 반도체로 이루어진 군으로부터 선택되는 물질을 포함하는 제2 상대적 박형 반도체층을 증착하는 단계;
상기 제2 상대적 박형 반도체층 상에 언도핑된 유리 또는 언도핑된 산화물의 층을 증착하는 단계; 및
상기 언도핑된 유리 또는 언도핑된 산화물의 층을 펄스 레이저로 선택적으로 제거하는 단계를 더 포함하고,
상기 제2 상대적 박형 반도체층은 펄스 레이저로부터 상기 반도체 기판을 실질적으로 보호하는, 방법.
The method of claim 1,
After the selectively removing step,
Depositing a second relative thin layer of undoped glass or undoped oxide on a surface of the semiconductor substrate;
Depositing a second relative thin semiconductor layer comprising a material selected from the group consisting of an amorphous semiconductor, a nanocrystalline semiconductor, a microcrystalline semiconductor, and a polycrystalline semiconductor on the relative thin layer of undoped glass or undoped oxide;
Depositing a layer of undoped glass or undoped oxide on the second relative thin semiconductor layer; And
Selectively removing the layer of undoped glass or undoped oxide with a pulsed laser,
And the second relative thin semiconductor layer substantially protects the semiconductor substrate from a pulsed laser.
제6항에 있어서,
상기 상대적 박형 반도체층을 산화하기 위한 후속 열 산화 공정을 더 포함하는, 방법.
The method according to claim 6,
And further a subsequent thermal oxidation process for oxidizing the relative thin semiconductor layer.
제6항에 있어서,
상기 반도체는 실리콘을 포함하는, 방법.
The method according to claim 6,
And the semiconductor comprises silicon.
제6항에 있어서,
상기 언도핑된 유리 또는 언도핑된 산화물의 상대적 박층의 두께는 약 3 내지 100 나노미터의 범위인, 방법.
The method according to claim 6,
Wherein the relative thickness of the undoped glass or undoped oxide ranges from about 3 to 100 nanometers.
제6항에 있어서,
상기 상대적 박형 반도체층의 두께는 약 3 내지 30 나노미터의 범위인, 방법.
The method according to claim 6,
And the thickness of the relative thin semiconductor layer is in the range of about 3 to 30 nanometers.
제1항에 있어서,
상기 레이저의 펄스 길이는 약 200 피코세컨(picoseconds) 이하이고, 파장은 약 1064 나노미터 이하인, 방법.
The method of claim 1,
Wherein the pulse length of the laser is about 200 picoseconds or less and the wavelength is about 1064 nanometers or less.
제6항에 있어서,
상기 레이저의 펄스 길이는 약 200 피코세컨(picoseconds) 이하이고, 파장은 약 1064 나노미터 이하인, 방법.
The method according to claim 6,
Wherein the pulse length of the laser is about 200 picoseconds or less and the wavelength is about 1064 nanometers or less.
제1항에 있어서,
박형 단결정 반도체 태양 전지를 제조하기 위해 공정 흐름 단계(process flow steps)를 더 포함하는, 방법.
The method of claim 1,
Further comprising process flow steps to fabricate a thin single crystal semiconductor solar cell.
제13항에 있어서,
상기 박형 단결정 반도체 태양 전지는 두께가 10 내지 100 미크론의 범위인 박형 단결정 실리콘층을 포함하는, 방법.
The method of claim 13,
And the thin single crystal semiconductor solar cell comprises a thin single crystal silicon layer having a thickness in the range of 10 to 100 microns.
제13항에 있어서,
상기 박형 단결정 반도체 태양 전지는 후면 접촉(back-contact)/후면 접합(back-junction) 태양 전지를 포함하는, 방법.
The method of claim 13,
The thin single crystal semiconductor solar cell comprises a back-contact / back-junction solar cell.
제1항에 있어서,
모든 후면 접촉 후면 접합 태양 전지(all-back-contact back-junction solar cell)를 포함하는 결정 반도체계 광기전 태양 전지를 제조하기 위한 공정 흐름 단계를 더 포함하는, 방법.
The method of claim 1,
Further comprising a process flow step for fabricating a crystalline semiconductor based photovoltaic solar cell comprising all back-contact back-junction solar cells.
제6항에 있어서,
모든 후면 접촉 후면 접합 태양 전지를 포함하는 결정 반도체계 광기전 태양 전지를 제조하기 위한 공정 흐름 단계를 더 포함하는, 방법.
The method according to claim 6,
And a process flow step for manufacturing a crystalline semiconductor based photovoltaic solar cell comprising all back contact back junction solar cells.
제1항에 있어서,
상기 제거는 모든 후면 접촉, 후면 접합 태양 전지의 베이스(base) 및 에미터 영역(emitter region)을 기술하기(delineate) 위해 개구부를 제조하는데 사용되는, 방법.
The method of claim 1,
Wherein said removal is used to fabricate openings to delineate all back contact, base and emitter regions of back junction solar cells.
제6항에 있어서,
상기 제거는 모든 후면 접촉, 후면 접합 태양 전지의 베이스 및 에미터 영역을 기술하기(delineate) 위해 개구부를 제조하는데 사용되는, 방법.
The method according to claim 6,
Wherein said removal is used to fabricate openings to delineate all back contact, base and emitter regions of back junction solar cells.
제16항에 있어서,
상기 결정 반도체계 광기전 태양 전지는 에피택셜 실리콘 박막 태양 전지를 포함하는, 방법.
17. The method of claim 16,
And the crystalline semiconductor photovoltaic solar cell comprises an epitaxial silicon thin film solar cell.
제17항에 있어서,
상기 결정 반도체계 광기전 태양 전지는 에피택셜 실리콘 박막 태양 전지를 포함하는, 방법.
18. The method of claim 17,
And the crystalline semiconductor photovoltaic solar cell comprises an epitaxial silicon thin film solar cell.
제16항에 있어서,
상기 에피택셜 박막 태양 전지의 두께는 약 10 내지 100 미크론의 범위인, 방법.
17. The method of claim 16,
Wherein the thickness of the epitaxial thin film solar cell is in the range of about 10 to 100 microns.
제17항에 있어서,
상기 에피택셜 박막 태양 전지의 두께는 약 10 내지 100 미크론의 범위인, 방법.
18. The method of claim 17,
Wherein the thickness of the epitaxial thin film solar cell is in the range of about 10 to 100 microns.
제20항에 있어서,
상기 에피택셜 박막은 에피택셜 실리콘 리프트오프 공정을 통해 형성되는 실질적으로 평면인 에피택셜막을 포함하는, 방법.
21. The method of claim 20,
And the epitaxial thin film comprises a substantially planar epitaxial film formed through an epitaxial silicon liftoff process.
제20항에 있어서,
상기 에피택셜 박막의 전면은 텍스처링된 템플레이트 리프트오프 공정을 통해 형성된 3차원 피라미드 또는 프리즘을 포함하는, 방법.
21. The method of claim 20,
Wherein the front surface of the epitaxial thin film comprises a three-dimensional pyramid or prism formed through a textured template liftoff process.
제21항에 있어서,
상기 에피택셜 박막은 에피택셜 실리콘 리프트오프 공정을 통해 형성된 실질적으로 평면인 에피택셜막을 포함하는, 방법.
The method of claim 21,
And the epitaxial thin film comprises a substantially planar epitaxial film formed through an epitaxial silicon liftoff process.
제21항에 있어서,
상기 에피택셜 박막의 전면은 텍스처링된 템플레이트 리프트오프 공정을 통해 형성된 3차원 피라미드 또는 프리즘을 포함하는, 방법.
The method of claim 21,
Wherein the front surface of the epitaxial thin film comprises a three-dimensional pyramid or prism formed through a textured template liftoff process.
태양 전지 기판을 도핑하는 방법으로서:
상기 방법은,
반도체 기판을 제공하는 단계;
상기 반도체 기판의 표면 상에 패시베이션층을 증착하는 단계로서, 상기 패시베이션층은 미리 결정된 양의 도펀트를 포함하고, 상기 도펀트는 p형 도펀트 또는 n형 도펀트를 포함하는, 단계;
상기 패시베이션층을 레이저 조사를 통해 선택적으로 가열하는 단계로서, 상기 선택적인 가열은 상기 도펀트가 상기 반도체 기판으로 분산되도록 하고, 상기 분산된 도펀트는 상기 반도체 기판에 도핑된 표면 전계(doped surface field) 또는 도핑된 에미터 영역을 형성하는, 단계를 포함하는, 태양 전지 기판을 도핑하는 방법.
As a method of doping a solar cell substrate:
The method comprises:
Providing a semiconductor substrate;
Depositing a passivation layer on a surface of the semiconductor substrate, the passivation layer comprising a predetermined amount of dopant, wherein the dopant comprises a p-type dopant or an n-type dopant;
Selectively heating the passivation layer through laser irradiation, wherein the selective heating causes the dopant to be dispersed into the semiconductor substrate, the dispersed dopant being a doped surface field or Forming a doped emitter region, the method comprising doping the solar cell substrate.
제28항에 있어서,
상기 선택적 가열은 상기 반도체 기판의 벌크 패시베이션 및 개선된 표면을 더 야기하는, 방법.
29. The method of claim 28,
The selective heating further results in bulk passivation and improved surface of the semiconductor substrate.
제28항에 있어서,
상기 반도체 기판은 두께가 약 5 내지 100 미크론인 에피택셜 박막 기판을 포함하는, 방법.
29. The method of claim 28,
The semiconductor substrate comprises an epitaxial thin film substrate having a thickness of about 5 to 100 microns.
제28항에 있어서,
상기 반도체는 실리콘을 포함하는, 방법.
29. The method of claim 28,
And the semiconductor comprises silicon.
제31항에 있어서,
상기 반도체는 단결정 실리콘을 포함하는, 방법.
32. The method of claim 31,
And the semiconductor comprises single crystal silicon.
제31항에 있어서,
상기 반도체는 다결정 실리콘을 포함하는, 방법.
32. The method of claim 31,
And the semiconductor comprises polycrystalline silicon.
제28항에 있어서,
상기 도핑된 패시베이션층은 실리콘 니트라이드, 실리콘 옥시니트라이드, 실리콘 산화물, 실리콘-리치 실리콘 니트라이드, 실리콘-리치 실리콘 산화물로 이루어진 군으로부터 선택되는 물질을 포함하고, 상기 도펀트는 인을 포함하는, 방법.
29. The method of claim 28,
Wherein the doped passivation layer comprises a material selected from the group consisting of silicon nitride, silicon oxynitride, silicon oxide, silicon-rich silicon nitride, silicon-rich silicon oxide, and the dopant comprises phosphorus .
제28항에 있어서,
상기 도핑된 패시베이션층은 도핑된 비결정 실리콘/실리콘 니트라이드 스택을 포함하고, 상기 도펀트는 인을 포함하는, 방법.
29. The method of claim 28,
Wherein the doped passivation layer comprises a doped amorphous silicon / silicon nitride stack and the dopant comprises phosphorus.
제28항에 있어서,
상기 레이저는 약 10 나노세컨보다 큰 펄스 길이를 갖는 펄스 레이저 또는 연속파 레이저를 포함하는, 방법.
29. The method of claim 28,
The laser comprises a pulsed laser or continuous wave laser having a pulse length greater than about 10 nanoseconds.
제28항에 있어서,
상기 레이저는 약 10.6 마이크로미터 이하의 파장을 포함하는, 방법.
29. The method of claim 28,
And the laser comprises a wavelength of about 10.6 micrometers or less.
제30항에 있어서,
상기 에피택셜막은 기판 상에 지지되는, 방법.
31. The method of claim 30,
And the epitaxial film is supported on a substrate.
제38항에 있어서,
상기 기판은 약 300℃ 까지의 가공 온도에 적합한, 방법.
The method of claim 38,
The substrate is suitable for a processing temperature of up to about 300 ° C.
제38항에 있어서,
상기 기판은 약 400℃ 까지의 가공 온도에 적합한, 방법.
The method of claim 38,
The substrate is suitable for a processing temperature up to about 400 ° C.
제28항에 있어서,
상기 패시베이션층을 증착하는 단계는 약 90℃ 내지 400℃ 범위의 온도에서 일어나는, 방법.
29. The method of claim 28,
Depositing the passivation layer occurs at a temperature in the range of about 90 ° C to 400 ° C.
제28항에 있어서,
상기 레이저 가열은 약 20 미크론 이하의 깊이까지 실질적으로 제한되는, 방법.
29. The method of claim 28,
The laser heating is substantially limited to a depth of about 20 microns or less.
제42항에 있어서,
상기 레이저는 파장이 약 828 나노미터 미만인 펄스 레이저를 포함하는, 방법.
43. The method of claim 42,
Wherein the laser comprises a pulsed laser having a wavelength less than about 828 nanometers.
제35항에 있어서,
상기 레이저 어닐링은 상기 비결정 실리콘이 에피택시에 의해(by epitaxy) 단결정 실리콘으로 결정화되도록 수행되는, 방법.
36. The method of claim 35,
The laser annealing is performed such that the amorphous silicon is crystallized into monocrystalline silicon by epitaxy.
제28항에 있어서,
모든 후면 접촉, 후면 접합 태양 전지에 전면 전계(front surface field)를 형성하는데 더 사용되는, 방법.
29. The method of claim 28,
The method is further used to form a front surface field in all back contact, back junction solar cells.
제30항에 있어서,
상기 에피택셜막은 텍스처링된 템플레이트 리프트오프 공정을 통해 형성되는 3차원 피라미드 또는 프리즘을 포함하는, 방법.
31. The method of claim 30,
And the epitaxial film comprises a three-dimensional pyramid or prism formed through a textured template liftoff process.
제30항에 있어서,
상기 에피택셜막은 에피택셜 실리콘 리프트오프 공정을 통해 형성되는 실질적으로 평면인 반도체층을 포함하는, 방법.
31. The method of claim 30,
And the epitaxial film comprises a substantially planar semiconductor layer formed through an epitaxial silicon liftoff process.
태양 전지 기판을 도핑하는 방법으로서:
상기 방법은,
n형 도핑을 갖는 반도체 기판을 제공하는 단계;
상기 반도체 기판의 표면 상에 보로실리케이트 유리층을 증착하는 단계로서, 상기 보로실리케이트 유리층은 미리 결정된 양의 보론 도펀트를 포함하는, 단계;
상기 보로실리케이트 유리층을 레이저 조사를 통해 선택적으로 가열하는 단계로서, 상기 선택적인 가열은 상기 도펀트가 상기 반도체 기판으로 분산되도록 하고, 상기 분산된 도펀트는 상기 반도체 기판에 에미터 영역을 형성하는, 단계를 포함하는, 태양 전지 기판을 도핑하는 방법.
As a method of doping a solar cell substrate:
The method comprises:
providing a semiconductor substrate having n-type doping;
Depositing a borosilicate glass layer on a surface of the semiconductor substrate, wherein the borosilicate glass layer comprises a predetermined amount of boron dopant;
Selectively heating the borosilicate glass layer through laser irradiation, wherein the selective heating causes the dopant to be dispersed into the semiconductor substrate, and the dispersed dopant forms an emitter region in the semiconductor substrate. Including a method of doping a solar cell substrate.
전면 접촉 태양 전지 기판을 도핑하는 방법으로서:
상기 방법은,
p형 도핑을 포함하는 반도체 기판을 제공하는 단계;
상기 반도체 기판의 표면 상에 보로실리케이트 유리층을 증착하는 단계로서, 상기 보로실리케이트 유리층은 미리 결정된 양의 보론 도펀트를 포함하는, 단계;
상기 보로실리케이트 유리층을 레이저 조사를 통해 선택적으로 가열하는 단계로서, 상기 선택적인 가열은 상기 도펀트가 상기 반도체 기판으로 분산되도록 하고, 상기 분산된 도펀트는 상기 반도체 기판에 표면 전계를 형성하는, 단계를 포함하는, 태양 전지 기판을 도핑하는 방법.
As a method of doping a front contact solar cell substrate:
The method comprises:
providing a semiconductor substrate comprising p-type doping;
Depositing a borosilicate glass layer on a surface of the semiconductor substrate, wherein the borosilicate glass layer comprises a predetermined amount of boron dopant;
Selectively heating the borosilicate glass layer through laser irradiation, wherein the selective heating causes the dopant to be dispersed into the semiconductor substrate, and the dispersed dopant forms a surface electric field in the semiconductor substrate. A method of doping a solar cell substrate, comprising.
실리콘 기판에 고농도 알루미늄 도핑된 p형 영역을 제공하는 방법으로서:
상기 방법은,
단결정 실리콘 기판을 제공하는 단계;
상기 단결정 실리콘 기판의 표면에 알루미늄 금속 접촉을 적용하는(applying) 단계;
상기 알루미늄 금속 접촉을 레이저 조사를 통해 선택적으로 가열하여, 상기 알루미늄 및 상기 알루미늄 부근에 상기 단결정 실리콘 기판의 일부가, 상기 실리콘의 적어도 일부를 상기 알루미늄에 용해시키는데 충분한 온도에 다다르도록 하는 단계; 및
상기 알루미늄 및 상기 알루미늄 부근에 상기 단결정 실리콘 기판의 일부를 냉각시켜, 상기 단결정 실리콘 기판 상에 알루미늄-리치 도핑된 실리콘층을 형성하는 단계를 포함하는, 실리콘 기판에 고농도 알루미늄 도핑된 p형 영역을 제공하는 방법.
A method of providing a high concentration of aluminum doped p-type region in a silicon substrate:
The method comprises:
Providing a single crystal silicon substrate;
Applying aluminum metal contact to a surface of the single crystal silicon substrate;
Selectively heating the aluminum metal contact via laser irradiation such that the aluminum and a portion of the single crystal silicon substrate near the aluminum reach a temperature sufficient to dissolve at least a portion of the silicon in the aluminum; And
Cooling the aluminum and a portion of the single crystal silicon substrate near the aluminum to form an aluminum-rich doped silicon layer on the single crystal silicon substrate, providing a heavily doped aluminum doped p-type region in the silicon substrate. How to.
제50항에 있어서,
상기 단결정 실리콘 기판은 에피택셜 실리콘 기판을 포함하는, 방법.
51. The method of claim 50,
And the single crystal silicon substrate comprises an epitaxial silicon substrate.
제50항에 있어서,
상기 온도는 공융 알루미늄-실리콘 멜트 형성(eutectic aluminum-silicon melt formation)을 위해 적어도 약 577℃를 포함하는, 방법.
51. The method of claim 50,
Wherein the temperature comprises at least about 577 ° C. for eutectic aluminum-silicon melt formation.
후면 접촉/후면 접합 태양 전지에 고농도 도핑된 p형 선택적 에미터를 제공하는 방법으로:
상기 방법은,
n형 베이스 도핑을 갖는 단결정 실리콘 기판을 제공하는 단계;
상기 단결정 실리콘 기판의 표면 상에 에미터 영역을 형성하는 단계로서, 상기 에미터 영역은 p형 도핑을 갖는, 단계;
상기 에미터 영역 상에 알루미늄 금속 접촉을 형성하는 단계;
상기 알루미늄 금속 접촉을 레이저 조사를 통해 선택적으로 가열하여, 상기 알루미늄 및 상기 알루미늄 부근에 상기 에미터 영역의 일부가, 상기 실리콘의 적어도 일부를 상기 알루미늄에 용해시키는데 충분한 온도에 다다르도록 하는 단계; 및
상기 알루미늄 및 상기 알루미늄 부근에 상기 에미터 영역의 일부를 냉각시켜, 고농도 도핑된 선택적 에미터 영역을 형성하는 단계를 포함하는, 후면 접촉/후면 접합 태양 전지에 고농도 도핑된 p형 선택적 에미터를 제공하는 방법.
To provide a heavily doped p-type emitter in a back contact / back junction solar cell:
The method comprises:
providing a single crystal silicon substrate having an n-type base doping;
Forming an emitter region on the surface of the single crystal silicon substrate, the emitter region having p-type doping;
Forming an aluminum metal contact on the emitter region;
Selectively heating the aluminum metal contact through laser irradiation such that a portion of the emitter region near the aluminum and the aluminum reaches a temperature sufficient to dissolve at least a portion of the silicon in the aluminum; And
Cooling the aluminum and a portion of the emitter region near the aluminum to form a heavily doped selective emitter region, providing a heavily doped p-type selective emitter in a back contact / back junction solar cell. How to.
제53항에 있어서,
상기 단결정 실리콘 기판은 에피택셜 실리콘 기판인, 방법.
54. The method of claim 53,
And the single crystal silicon substrate is an epitaxial silicon substrate.
제53항에 있어서,
상기 온도는 공융 알루미늄-실리콘 멜트 형성을 위해 적어도 약 577℃를 포함하는, 방법.
54. The method of claim 53,
The temperature comprises at least about 577 ° C. for eutectic aluminum-silicon melt formation.
전면 접촉 태양 전지에 고농도 알루미늄 도핑된 영역을 제공하는 방법으로:
상기 방법은,
제1 도핑형을 갖는 단결정 실리콘 기판을 제공하는 단계;
상기 단결정 실리콘 기판의 후면 측에 알루미늄 금속 접촉을 형성하는 단계;
상기 알루미늄 금속 접촉을 레이저 조사를 통해 선택적으로 가열하여, 상기 알루미늄 및 상기 알루미늄 부근에 상기 실리콘의 일부가, 상기 실리콘의 적어도 일부를 상기 알루미늄에 용해시키는데 충분한 온도에 다다르도록 하는 단계; 및
상기 알루미늄 및 상기 알루미늄 부근에 상기 실리콘의 일부를 냉각시켜, 상기 단결정 실리콘 기판의 후면 측에 고농도 알루미늄 도핑된 영역을 형성하는 단계를 포함하는, 전면 접촉 태양 전지에 고농도 알루미늄 도핑된 영역을 제공하는 방법.
By providing a high concentration of aluminum doped regions in the front contact solar cell:
The method comprises:
Providing a single crystal silicon substrate having a first doped type;
Forming an aluminum metal contact on a back side of the single crystal silicon substrate;
Selectively heating the aluminum metal contact through laser irradiation such that the aluminum and a portion of the silicon near the aluminum reach a temperature sufficient to dissolve at least a portion of the silicon in the aluminum; And
Cooling the aluminum and a portion of the silicon in the vicinity of the aluminum to form a heavily doped aluminum doped region on a back side of the single crystal silicon substrate. .
제56항에 있어서,
상기 단결정 실리콘 기판은 에피택셜 실리콘 기판인, 방법.
57. The method of claim 56,
And the single crystal silicon substrate is an epitaxial silicon substrate.
제56항에 있어서,
상기 온도는 공융 알루미늄-실리콘 멜트 형성을 위해 적어도 약 577℃를 포함하는, 방법.
57. The method of claim 56,
The temperature comprises at least about 577 ° C. for eutectic aluminum-silicon melt formation.
제56항에 있어서,
상기 제1 도핑형은 n형 도핑을 포함하고,
상기 알루미늄 부근에 상기 실리콘의 일부는 도핑된 에미터 영역을 포함하고,
상기 고농도 알루미늄 도핑된 영역은 선택적 에미터 영역을 포함하는, 방법.
57. The method of claim 56,
The first doped type comprises n-type doping,
A portion of the silicon near the aluminum includes a doped emitter region,
Wherein the heavily doped aluminum region comprises an optional emitter region.
제56항에 있어서,
상기 제1 도핑형은 p형 도핑을 포함하고,
상기 고농도 알루미늄 도핑된 영역은 후면 전계 영역을 포함하는, 방법.
57. The method of claim 56,
The first doped type comprises p-type doping,
Wherein the heavily doped aluminum region comprises a backside field region.
제50항에 있어서,
상기 레이저는 약 10 나노세컨보다 큰 펄스 길이를 갖는 펄스 레이저 또는 연속파 레이저를 포함하는, 방법.
51. The method of claim 50,
The laser comprises a pulsed laser or continuous wave laser having a pulse length greater than about 10 nanoseconds.
제53항에 있어서,
상기 레이저는 약 10 나노세컨보다 큰 펄스 길이를 갖는 펄스 레이저 또는 연속파 레이저를 포함하는, 방법.
54. The method of claim 53,
The laser comprises a pulsed laser or continuous wave laser having a pulse length greater than about 10 nanoseconds.
제56항에 있어서,
상기 레이저는 약 10 나노세컨보다 큰 펄스 길이를 갖는 펄스 레이저 또는 연속파 레이저를 포함하는, 방법.
57. The method of claim 56,
The laser comprises a pulsed laser or continuous wave laser having a pulse length greater than about 10 nanoseconds.
제50항에 있어서,
상기 레이저의 파장은 약 10.6 마이크로미터 이하인, 방법.
51. The method of claim 50,
The wavelength of the laser is about 10.6 micrometers or less.
제53항에 있어서,
상기 레이저의 파장은 약 10.6 마이크로미터 이하인, 방법.
54. The method of claim 53,
The wavelength of the laser is about 10.6 micrometers or less.
제56항에 있어서,
상기 레이저의 파장은 약 10.6 마이크로미터 이하인, 방법.
57. The method of claim 56,
The wavelength of the laser is about 10.6 micrometers or less.
제53항에 있어서,
상기 에피택셜 박막 태양 전지의 두께는 약 10 내지 100 미크론의 범위인, 방법.
54. The method of claim 53,
Wherein the thickness of the epitaxial thin film solar cell is in the range of about 10 to 100 microns.
제67항에 있어서,
상기 에피택셜 박막의 전면은 텍스처링된 템플레이트 리프트오프 공정을 통해 형성된 3차원 피라미드 또는 프리즘을 포함하는, 방법.
68. The method of claim 67,
Wherein the front surface of the epitaxial thin film comprises a three-dimensional pyramid or prism formed through a textured template liftoff process.
제67항에 있어서,
상기 에피택셜 박막은 에피택셜 실리콘 리프트오프 공정을 통해 형성된 실질적으로 평면인 에피택셜막을 포함하는, 방법.
68. The method of claim 67,
And the epitaxial thin film comprises a substantially planar epitaxial film formed through an epitaxial silicon liftoff process.
제56항에 있어서,
상기 에피택셜 박막 태양 전지의 두께는 약 10 내지 100 미크론의 범위인, 방법.
57. The method of claim 56,
Wherein the thickness of the epitaxial thin film solar cell is in the range of about 10 to 100 microns.
제70항에 있어서,
상기 에피택셜 박막의 전면은 텍스처링된 템플레이트 리프트오프 공정을 통해 형성된 3차원 피라미드 또는 프리즘을 포함하는, 방법.
71. The method of claim 70,
Wherein the front surface of the epitaxial thin film comprises a three-dimensional pyramid or prism formed through a textured template liftoff process.
제70항에 있어서,
상기 에피택셜 박막은 에피택셜 실리콘 리프트오프 공정을 통해 형성된 실질적으로 평면인 에피택셜막을 포함하는, 방법.
71. The method of claim 70,
And the epitaxial thin film comprises a substantially planar epitaxial film formed through an epitaxial silicon liftoff process.
KR1020137020198A 2010-12-30 2011-12-30 Laser processing methods for photovoltaic solar cells KR101384853B1 (en)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
US201061428600P 2010-12-30 2010-12-30
US61/428,600 2010-12-30
US201061428957P 2010-12-31 2010-12-31
US201061428953P 2010-12-31 2010-12-31
US61/428,957 2010-12-31
US61/428,953 2010-12-31
US201113057104A 2011-02-01 2011-02-01
US13/057,104 2011-02-01
US13/118,295 2011-05-27
US13/118,295 US8399331B2 (en) 2007-10-06 2011-05-27 Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US13/271,212 2011-10-11
US13/271,212 US9508886B2 (en) 2007-10-06 2011-10-11 Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US13/303,488 US20130164883A1 (en) 2007-10-06 2011-11-23 Laser annealing applications in high-efficiency solar cells
US13/303,488 2011-11-23
PCT/US2011/068037 WO2012092537A2 (en) 2010-12-30 2011-12-30 Laser processing methods for photovoltaic solar cells

Publications (2)

Publication Number Publication Date
KR20130099229A true KR20130099229A (en) 2013-09-05
KR101384853B1 KR101384853B1 (en) 2014-04-16

Family

ID=46383873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137020198A KR101384853B1 (en) 2010-12-30 2011-12-30 Laser processing methods for photovoltaic solar cells

Country Status (3)

Country Link
EP (1) EP2659518A4 (en)
KR (1) KR101384853B1 (en)
WO (1) WO2012092537A2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US9455362B2 (en) 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
WO2013101846A1 (en) 2011-12-26 2013-07-04 Solexel, Inc. Systems and methods for enhanced light trapping in solar cells
CN103346200A (en) * 2013-05-13 2013-10-09 福建铂阳精工设备有限公司 Glass substrate and method for manufacturing the same, and method for manufacturing thin-film solar cell
DE102014101235A1 (en) * 2014-01-31 2015-08-06 Rofin-Baasel Lasertech Gmbh & Co. Kg Method for removing dielectric layers of semiconductor devices by means of a laser beam
KR102030521B1 (en) 2017-11-30 2019-10-10 (주)에스엠텍 Glass surface machining device for solar module using laser
CN111063760B (en) * 2018-10-17 2022-06-14 晶澳太阳能有限公司 Preparation process of solar cell
CN113257957B (en) * 2021-06-11 2022-08-23 四川蜀旺新能源股份有限公司 Super-doped silicon thin-film solar cell and manufacturing method thereof
CN114447156A (en) * 2022-01-27 2022-05-06 环晟光伏(江苏)有限公司 Laser grooving method suitable for front surface of electroplated battery piece
CN117253934A (en) * 2023-11-20 2023-12-19 隆基绿能科技股份有限公司 Back contact battery and photovoltaic module

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8420435B2 (en) 2009-05-05 2013-04-16 Solexel, Inc. Ion implantation fabrication process for thin-film crystalline silicon solar cells
KR100946797B1 (en) * 2007-09-07 2010-03-11 주식회사 엘티에스 Method for manufacturing a solar cell using a laser aneaning
US7517709B1 (en) * 2007-11-16 2009-04-14 Applied Materials, Inc. Method of forming backside point contact structures for silicon solar cells
JP2012501550A (en) * 2008-08-27 2012-01-19 アプライド マテリアルズ インコーポレイテッド Back-contact solar cells using printed dielectric barriers
US20100108130A1 (en) * 2008-10-31 2010-05-06 Crystal Solar, Inc. Thin Interdigitated backside contact solar cell and manufacturing process thereof
KR20100085736A (en) * 2009-01-21 2010-07-29 현대중공업 주식회사 Crystalline silicon photovoltaic device and thereof manufacturing method
KR101145928B1 (en) * 2009-03-11 2012-05-15 엘지전자 주식회사 Solar Cell and Manufacturing Method of the same
DE102009018112B3 (en) * 2009-04-20 2010-12-16 Institut Für Solarenergieforschung Gmbh Method for producing a semiconductor component, in particular a solar cell, with a locally opened dielectric layer and corresponding semiconductor component
KR101155563B1 (en) * 2009-05-27 2012-06-19 주식회사 효성 Method for manufacturing for Solar cell using a Laser

Also Published As

Publication number Publication date
EP2659518A2 (en) 2013-11-06
EP2659518A4 (en) 2014-09-24
WO2012092537A2 (en) 2012-07-05
KR101384853B1 (en) 2014-04-16
WO2012092537A3 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
US9768343B2 (en) Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate
US9236510B2 (en) Patterning of silicon oxide layers using pulsed laser ablation
KR101384853B1 (en) Laser processing methods for photovoltaic solar cells
US9455362B2 (en) Laser irradiation aluminum doping for monocrystalline silicon substrates
US20130130430A1 (en) Spatially selective laser annealing applications in high-efficiency solar cells
US20120225515A1 (en) Laser doping techniques for high-efficiency crystalline semiconductor solar cells
US9508886B2 (en) Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US20130164883A1 (en) Laser annealing applications in high-efficiency solar cells
US8399331B2 (en) Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US9214585B2 (en) Annealing for damage free laser processing for high efficiency solar cells
US20170005206A1 (en) Patterning of silicon oxide layers using pulsed laser ablation
KR101289787B1 (en) Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
EP2239788A1 (en) Solar battery element and solar battery element manufacturing method
EP2810303A2 (en) Method for forming a solar cell with a selective emitter
EP2819181A1 (en) Laser annealing applications in high-efficiency solar cells
KR101532721B1 (en) Spatially selective laser annealing applications in high-efficiency solar cells
US20130146999A1 (en) Method for forming a selective contact
JP6359457B2 (en) Method for forming a metal silicide layer
KR101396027B1 (en) Ion implantation and annealing for high efficiency back-contact back-junction solar cells
WO2014179366A1 (en) Annealing for damage free laser processing for high efficiency solar cells

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee