KR20130092792A - 위상 오차를 줄인 디지털 감쇄기 - Google Patents

위상 오차를 줄인 디지털 감쇄기 Download PDF

Info

Publication number
KR20130092792A
KR20130092792A KR1020120014312A KR20120014312A KR20130092792A KR 20130092792 A KR20130092792 A KR 20130092792A KR 1020120014312 A KR1020120014312 A KR 1020120014312A KR 20120014312 A KR20120014312 A KR 20120014312A KR 20130092792 A KR20130092792 A KR 20130092792A
Authority
KR
South Korea
Prior art keywords
attenuator
signal
inductor
digital attenuator
digital
Prior art date
Application number
KR1020120014312A
Other languages
English (en)
Inventor
신동환
문성모
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020120014312A priority Critical patent/KR20130092792A/ko
Priority to US13/760,834 priority patent/US20130207749A1/en
Publication of KR20130092792A publication Critical patent/KR20130092792A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

본 발명은 디지털 감쇄기에 관한 것으로, 특히, 다양한 방법으로 성능을 높이고 개량하는 디지털 감쇄기에 관련된다. 본 발명의 실시예에 의하면, 위상지연소자로서 인덕터 소자를 구비함으로써, 디지털 감쇄기의 위상차를 줄일 수 있는 구조를 제공할 수 있다.

Description

위상 오차를 줄인 디지털 감쇄기{DIGITAL ATTENUATOR WITH REDUCED PHASE DIFFERENCE}
본 발명은 디지털 감쇄기에 관한 것으로, 특히, 다양한 방법으로 성능을 높이고 개량하는 디지털 감쇄기에 관련된다.
디지털 감쇄기(Digital Attenuator)는 일반적으로, 마이크로파 대역에서 신호의 크기에 변화를 주기 위해 사용된다. 특히, 디지털 감쇄기는 회로의 구성에 사용되는 스위치 소자의 동작 상태에 따라서 특정한 감쇄값을 가진다. MMIC(Monolithic Microwave Integrated Circuit) 감쇄기는 2 내지 4 GHz 대역인 S대역에서 8dB 이상의 감쇄값을 상태 천이에 따른 위상차 없이 구현할 수 있다.
디지털 감쇄기는 일반적으로, 규격에 주어진 감쇄량을 오차없이 구현하는 것이 중요할 수 있다. 특히, 디지털 감쇄기는 위상 배열 안테나 시스템이나 레이더 시스템과 같이 안테나 빔 방향 제어가 요구되는 시스템에서, 안테나의 배열 소자의 입출력 신호의 상대 크기를 조정하기 위해 사용될 수 있다. 디지털 감쇄기는 신호 크기뿐 아니라, 위상도 동시에 제어하기 때문에, 감쇄량의 정확도가 높고 감쇄 동작시 위상차가 발생하지 않는 것도 중요하다. 위상 배열 안테나 시스템이나 레이더 시스템은 점차 소형화되는 추세이기 때문에, 제어가 용이하고 비교적 감쇄가 정확한 MMIC 감쇄기가 많이 이용되고 있다.
디지털 MMIC 감쇄기는 일반적으로, 스위치 소자, PI형 감쇄기 또는 T형 감쇄기 회로를 이용하는 구조로 구현될 수 있다. 이러한 디지털 MMIC 감쇄기는 신호의 경로를 변경하여 목적한 감쇄값을 얻도록 하는 스위치드 패스(Switched Path) 구조를 가질 수 있다.
도 1 및 도 2는 종래의 디지털 감쇄기의 일례들을 보여주는 도면이다.
도 1을 참조하면, 종래의 디지털 감쇄기(Switched T 감쇄기)는 복수의 FET 스위치 소자들(103, 104) 및 T형 감쇄기의 저항 소자들(105 내지 107)을 포함한다. 저항 소자들(105 내지 107)은 T형 감쇄기를 구성하는 저항소자들이 될 수 있다. FET 스위치 소자들(105 내지 107)은 온/오프 상태가 상보적으로 동작할 수 있다.
도 1의 디지털 감쇄기에서, 제1 FET 스위치 소자(103)가 온이고, 제2 FET 스위치 소자(104)가 오프일 때, 신호 경로는 입력(101), 제1 FET 스위치 소자(103), 출력(102) 순이 될 수 있다. 이 경우는 기준(Reference) 상태가 된다. 제1 FET 스위치 소자(103)가 오프이고, 제2 FET 스위치 소자(104)가 온일 때, 신호 경로는 입력(101), T형 감쇄기의 저항 소자들(105 내지 107), 출력(102) 순이 될 수 있다. 이 경우는 감쇄 상태가 된다.
이같은 종래의 디지털 감쇄기는 기준 상태와 감쇄 상태 사이의 위상 오차가 발생할 수 있으며, 위상차는 T형 감쇄기의 감쇄 값에 비례하여 커질 수 있다.
도 2를 참조하면, 저위상 변동이 적용된 종래의 디지털 감쇄기(저위상변동 Switched T 감쇄기)를 보여준다. 도 2의 감쇄기는 도 1의 감쇄기의 위상차를 없애기 위하여, 서로 다른 길이의 전송 선로들(211 내지 213)을 삽입함으로써 위상차를 줄일 수 있다. 그러나, S대역과 같이 비교적 낮은 2 내지 4 GHz 대역에서 동작하는 감쇄기의 경우, 위상차를 줄이려면 매우 긴 전송 선로가 요구된다. 이에 따라 구현이 어려울 수 있으며, 삽입 손실 등의 감쇄기 성능이 열화될 수 있다.
본 발명의 실시예에 의하면, 위상지연소자로서 인덕터 소자를 구비함으로써, 디지털 감쇄기의 위상차를 줄일 수 있는 구조를 제공할 수 있다.
본 발명의 실시예에 의하면, S대역과 같이 비교적 낮은 주파수 대역에서도 감쇄 성능을 발휘할 수 있고 위상오차가 적은 디지털 감쇄기를 제공할 수 있다.
본 발명의 일 실시예에 따른 감쇄기는 신호 입력단 및 신호 출력단 사이에 병렬로 연결된 스위칭 소자와, 상기 신호 입력단 및 상기 신호 출력단 사이에 다른 경로로서 연결된 적어도 하나의 저항 소자와, 상기 신호 입력단 및 상기 신호 출력단 중 적어도 하나와 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 인덕터 소자를 포함한다.
이때, 상기 인덕터 소자는 상기 신호 입력단과 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 제1 인덕터 소자와, 상기 적어도 하나의 저항 소자와 상기 신호 출력단 사이에 직렬 연결된 제2 인덕터 소자를 포함한다.
또한, 상기 적어도 하나의 저항 소자는 T형 감쇄기의 저항 소자이고, 상기 인덕터 소자는 상기 T형 감쇄기의 양단에 연결될 수 있다.
본 발명의 다른 실시에에 따른 S대역의 신호를 처리하는 MMIC(Monolithic Microwave Integrated Circuit) 감쇄기 장치는 상기 S 대역의 신호에 대한 신호 입력단 및 신호 출력단 사이에 병렬로 연결된 스위칭 소자와, 상기 신호 입력단 및 상기 신호 출력단 사이에 다른 경로로서 연결된 적어도 하나의 저항 소자와, 상기 신호 입력단 및 상기 신호 출력단 중 적어도 하나와 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 인덕터 소자를 포함한다.
도 1 및 도 2는 종래의 디지털 감쇄기의 일례들을 보여주는 도면.
도 3은 본 발명의 일 실시예에 따른 디지털 감쇄기의 구성을 설명하기 위한 도면.
도 4는 도 3의 디지털 감쇄기의 성능을 설명하기 위한 다른 디지털 감쇄기.
도 5는 도 3 및 도 4의 디지털 감쇄기들을 시뮬레이션한 결과 예시를 보여주는 도면.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 디지털 감쇄기의 구성을 설명하기 위한 도면이다.
도 3을 참조하면, 디지털 감쇄기(300)는 제1 실시예로서, 4개의 FET 스위치 소자들(303 내지 306), T형 감쇄기를 구성하는 저항 소자들(309 내지 311), 인덕터 소자들(307 및 308)을 포함한다. 여기서, 인덕터 소자들(307 및 308)은 기준 상태의 경로 및 감쇄 상태의 경로의 오차들을 보정하기 위해 삽입된다.
이때, 제1 FET 스위치 소자(303) 및 제2 FET 스위치 소자(304)가 온이고, 제3 FET 스위치 소자(305) 및 제4 FET 스위치 소자(306)가 오프인 경우, 신호 경로는 입력(301), 제1 FET 스위치 소자(303), 제2 FET 스위치 소자(304), 출력(302)가 되고, 이는 기준 상태이다. 반면, 제1 FET 스위치 소자(303) 및 제2 FET 스위치 소자(304)가 오프이고, 제3 FET 스위치 소자(305) 및 제4 FET 스위치 소자(306)가 온인 경우, 신호 경로는 입력(301), 제3 FET 스위치 소자(305), 제1 인덕터 소자(307), T형 감쇄기를 구성하는 저항 소자들(309 내지 311), 제2 인덕터 소자(308), 제4 FET 스위치 소자(306), 출력(302)가 되고, 이는 감쇄 상태이다.
즉, 디지털 감쇄기(300)는 감쇄 상태의 경로에, 적어도 하나의 인덕터 소자를 배치함으로써, 감쇄 상태시 출력되는 신호의 위상 오차를 줄일 수 있다.
정리하자면, 디지털 감쇄기(300)는 신호 입력단 및 신호 출력단 사이에 병렬로 연결된 적어도 하나의 스위칭 소자를 포함하고, 그 신호 입력단 및 그 신호 출력단 사이에 다른 경로로서 연결된 적어도 하나의 저항 소자를 포함하고, 그 신호 입력단 및 그 신호 출력단 중 적어도 하나와 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 인덕터 소자를 포함한다.
특히, 인덕터 소자는 신호 입력단과, 적어도 하나의 저항 소자 사이에 직렬 연결된 제1 인덕터 소자와, 적어도 하나의 저항 소자와 신호 출력단 사이에 직렬 연결된 제2 인덕터 소자를 포함할 수 있다.
또한, 적어도 하나의 저항 소자는 T형 감쇄기의 저항 소자이고, 인덕터 소자는 T형 감쇄기의 양단에 연결될 수 있다.
한편, 디지털 감쇄기(300)에서 인덕터 소자들(307 및 308)이 배치되지 않았다면, 디지털 감쇄기(300)는 도 4와 같이 구현될 것이다. 즉, 도 4는 도 3의 디지털 감쇄기(300)의 성능을 설명하기 위한 다른 디지털 감쇄기이다.
도 4를 참조하면, 디지털 감쇄기(400)는 도 3의 디지털 감쇄기(300)과 달리 인덕터 소자를 구비하지 않았다. 즉, 디지털 감쇄기(400)는 4개의 FET 스위치 소자들(403 내지 406), T형 감쇄기를 구성하는 저항 소자들(407 내지 409)을 포함한다.
기준 상태의 경우, 디지털 감쇄기(400)의 신호는 디지털 감쇄기(300)의 신호의 경우와 마찬가지로 전달된다. 그러나, 감쇄 상태의 경우, 디지털 감쇄기(400)의 신호는 인덕터 소자의 통과 없이, 입력(401), 제3 FET 스위치 소자(405), T형 감쇄기를 구성하는 저항 소자들(407 내지 409), 제4 FET 스위치 소자(406), 출력(402)으로 전달된다.
결국, 디지털 감쇄기(400)는 감쇄 상태에서 신호가 감쇄될 수는 있으나, 감쇄 상태의 경로를 통과하는 신호는 기준 상태의 경로를 통과한 신호보다 위상이 앞서게 된다.
도 5는 도 3 및 도 4의 디지털 감쇄기들을 시뮬레이션한 결과 예시를 보여주는 도면이다. 상기의 시뮬레이션은 실시예로서, 16dB의 감쇄값을 가지도록 한 실험이다. 상기의 시뮬레이션의 결과는 501 및 503에서, 기준 상태의 경로 및 감쇄 상태의 경로 각각을 통과한 신호의 감쇄값 차를 보여주고, 502 및 504에서, 기준 상태의 경로 및 감쇄 상태의 경로 각각을 통과한 신호의 위상차를 그래프로 보여준다.
도 5의 501을 참조하면, 도 4의 디지털 감쇄기(400)는 S대역 주파수에서 감쇄가 정확히 이루어지고 있음을 보여준다. 그러나, 502를 참조하면, 디지털 감쇄기(400)는 기준 상태의 경로 및 감쇄 상태의 경로 각각을 통과한 신호의 위상차가 중심 주파수인 2.6 GHz에서 약 13도 발생한 것을 볼 수 있다.
상기의 위상차를 종래에서 전송 선로가 삽입되는 디지털 감쇄기 방식을 이용하여 줄이고자 한다면, 디지털 감쇄기(400)는 약 1500 um 길이의 전송선로가 삽입될 필요가 있다. 그러나, 이러한 구조는 소형화된 MMIC에서 구현이 어려우며, 설사 구현한다하더라도, 삽입 손실이나 사용 대역폭의 감소 등 다른 문제가 발생할 수 있다.
한편, 본 발명의 실시예에 따른 도 3의 디지털 감쇄기(300)은 감쇄 상태의 경로를 통과하는 신호의 위상 오차를 줄이기 위하여 적어도 하나의 인덕터 소자를 구비한다. 특히, 디지털 감쇄기(300)은 T형 감쇄기의 저항 소자와 FET 스위치 소자 사이에 위상 지연을 위한 인턱터 소자를 삽입할 수 있다. 즉, 인덕터 소자는 T형 감쇄기의 양단에서, 위상을 지연시킴으로써, 감쇄 상태의 경로를 통과한 신호와 기준 상태의 경로를 통과한 신호 사이의 위상차를 줄일 수 있다.
도 5의 503을 참조하면, 디지털 감쇄기(300)는 501과 마찬가지로, S대역 주파수에서 감쇄가 약 16 dB로서, 정확히 이루어지고 있음을 보여준다.
반면, 504를 참조하면, 디지털 감쇄기(300)는 2.2 ~ 3.0 GHz 대역에서 ± 0.15°의 위상차를 가지는 것을 볼 수 있다. 결국, 디지털 감쇄기(300)는 503에 비하여, 적은 위상차를 가지는 것을 알 수 있다. 이러한 디지털 감쇄기는 실시예로서, 600um x 400um로 작은 크기로 구현이 가능하다.
본 발명의 실시 예에 따른 방법들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (4)

  1. 신호 입력단 및 신호 출력단 사이에 병렬로 연결된 스위칭 소자;
    상기 신호 입력단 및 상기 신호 출력단 사이에 다른 경로로서 연결된 적어도 하나의 저항 소자; 및
    상기 신호 입력단 및 상기 신호 출력단 중 적어도 하나와 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 인덕터 소자
    를 포함하는 감쇄기.
  2. 제1항에 있어서,
    상기 인덕터 소자는
    상기 신호 입력단과 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 제1 인덕터 소자; 및
    상기 적어도 하나의 저항 소자와 상기 신호 출력단 사이에 직렬 연결된 제2 인덕터 소자
    를 포함하는 감쇄기.
  3. 제1항에 있어서,
    상기 적어도 하나의 저항 소자는 T형 감쇄기의 저항 소자이고,
    상기 인덕터 소자는
    상기 T형 감쇄기의 양단에 연결된
    감쇄기.
  4. S대역의 신호를 처리하는 MMIC(Monolithic Microwave Integrated Circuit) 감쇄기 장치에 있어서,
    상기 S 대역의 신호에 대한 신호 입력단 및 신호 출력단 사이에 병렬로 연결된 스위칭 소자;
    상기 신호 입력단 및 상기 신호 출력단 사이에 다른 경로로서 연결된 적어도 하나의 저항 소자; 및
    상기 신호 입력단 및 상기 신호 출력단 중 적어도 하나와 상기 적어도 하나의 저항 소자 사이에 직렬 연결된 인덕터 소자
    를 포함하는 감쇄기 장치
KR1020120014312A 2012-02-13 2012-02-13 위상 오차를 줄인 디지털 감쇄기 KR20130092792A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120014312A KR20130092792A (ko) 2012-02-13 2012-02-13 위상 오차를 줄인 디지털 감쇄기
US13/760,834 US20130207749A1 (en) 2012-02-13 2013-02-06 Digital attenuator with reduced phase difference

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120014312A KR20130092792A (ko) 2012-02-13 2012-02-13 위상 오차를 줄인 디지털 감쇄기

Publications (1)

Publication Number Publication Date
KR20130092792A true KR20130092792A (ko) 2013-08-21

Family

ID=48945120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014312A KR20130092792A (ko) 2012-02-13 2012-02-13 위상 오차를 줄인 디지털 감쇄기

Country Status (2)

Country Link
US (1) US20130207749A1 (ko)
KR (1) KR20130092792A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109672425A (zh) * 2018-12-19 2019-04-23 佛山臻智微芯科技有限公司 一种可调的数控衰减器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10130764C1 (de) * 2001-06-26 2002-11-07 Eads Deutschland Gmbh Integrierte HF-Schaltung zur Amplitudenbeeinflussung von Signalen

Also Published As

Publication number Publication date
US20130207749A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
US20170373363A1 (en) Phase shifter and feed network
US8789003B1 (en) Millimeter wave phase shifters using tunable transmission lines
US9413054B2 (en) Miniature wideband quadrature hybrid
US20150365259A1 (en) Millimeter wave phase shifters using tunable transmission lines
EP1162683A2 (en) Scalable RF, N x M switching matrix architecture
KR20190044363A (ko) 위상 배열 안테나 시스템용 mmic 집적 회로 및 이를 포함하는 위상 배열 안테나 시스템
KR20130092792A (ko) 위상 오차를 줄인 디지털 감쇄기
KR20180064054A (ko) Pimd 성능 개선을 위한 광대역 대역결합기
US20090256646A1 (en) Millimeter waveband switch
KR101269777B1 (ko) 신호 누설을 활용한 테라헤르츠 대역 위상 변화 장치 및 이를 이용한 빔­포밍 시스템
KR20180029787A (ko) 병렬 피드백 회로를 갖는 광대역 증폭기 및 이를 포함하는 장치
US9024702B2 (en) Low phase shift voltage variable attenuator
EP3133692B1 (en) Three-port variable power divider
WO2013042756A1 (ja) 方向性結合器及びそれを用いた位相差制御方法
KR102597059B1 (ko) 궤환 구조를 가지는 마이크로파 필터 시스템
KR20180047680A (ko) 초고주파 저손실 전력 분배기/합성기 및 이를 포함하는 전력 증폭기
US8729962B2 (en) Millimeter wave power amplifier
US8981871B2 (en) High directivity directional coupler
CN105827220A (zh) 六位数字延迟线
CN106656127B (zh) 射频开关电路
KR20220075584A (ko) 저 손실 디지털 감쇠기 및 이를 포함하는 시스템
US11437697B2 (en) Non-monotonic re-entrant band stop filter equalizer
JP2019057768A (ja) 送信信号処理装置、および送信装置
EP3089365A1 (en) Directional device for phase shifting and attenuating signals
KR102482975B1 (ko) 이중 대역 i/q 신호 발생 장치 및 그를 이용한 다중 위상 위상 천이 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid