KR20130090149A - Semiconductor light emitting device method of manufacturing the same - Google Patents

Semiconductor light emitting device method of manufacturing the same Download PDF

Info

Publication number
KR20130090149A
KR20130090149A KR1020120011258A KR20120011258A KR20130090149A KR 20130090149 A KR20130090149 A KR 20130090149A KR 1020120011258 A KR1020120011258 A KR 1020120011258A KR 20120011258 A KR20120011258 A KR 20120011258A KR 20130090149 A KR20130090149 A KR 20130090149A
Authority
KR
South Korea
Prior art keywords
gan layer
substrate
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020120011258A
Other languages
Korean (ko)
Inventor
김예슬
윤여진
김경완
서덕일
김태균
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020120011258A priority Critical patent/KR20130090149A/en
Priority to PCT/KR2013/000862 priority patent/WO2013115614A1/en
Publication of KR20130090149A publication Critical patent/KR20130090149A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

PURPOSE: A semiconductor light emitting device and a manufacturing method thereof are provided to grow a GaN layer of high quality by reducing a defect like a threading dislocation. CONSTITUTION: A first GaN layer (60) is formed on a substrate. An active layer is formed on the first GaN layer. A second GaN layer (80) is formed on the active layer. The first GaN layer includes an etching pit. Spherical nanoparticles (50) are formed on the etching pit.

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE METHOD OF MANUFACTURING THE SAME}Semiconductor Light-Emitting Device and Manufacturing Method Thereof {SEMICONDUCTOR LIGHT EMITTING DEVICE METHOD OF MANUFACTURING THE SAME}

본원은 반도체 발광소자 및 그 제조방법에 관한 것으로, 기판과 GaN층 사이의 격자 상수 및 열팽창 계수 불일치에 따른 결정 결함완화 및 광 추출 효율을 높일 수 있는 반도체 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor light emitting device and a method for manufacturing the same, and a semiconductor light emitting device and a method for manufacturing the same that can enhance the crystal defect relaxation and light extraction efficiency due to the mismatch of lattice constant and thermal expansion coefficient between the substrate and the GaN layer.

일반적으로 반도체 발광소자(light emitting diode; LED)는 화합물 반도체의 특성을 이용하여, 전기 에너지를 적외선, 가시광선 또는 빛의 형태로 변환시킨 신호를 발신하는데 사용되는 소자이다. 반도체 발광소자는, 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 발광소자가 실용화되고 있다.In general, a light emitting diode (LED) is a device used to transmit a signal in which electrical energy is converted into an infrared ray, visible light, or light by using characteristics of a compound semiconductor. BACKGROUND ART As a semiconductor light emitting device, a light emitting device using a III-V compound semiconductor is currently put into practical use.

Ⅲ족 질화물계 화합물 반도체는 직접 천이형 반도체이며, 다른 반도체를 이용한 소자보다 고온에서 안정된 동작을 수행할 수 있어서, 반도체 발광소자 또는 레이저 다이오드(laser diode; LD) 등의 발광소자에 널리 응용되고 있다. 이와 같은 Ⅲ족 질화물계 화합물 반도체의 대표적인 반도체로서, GaN는 매우 높은 전도대의 전자농도와 음(-)의 전자친화도(negative electron affinity)를 가지며, 화학적으로도 매우 안정하고 높은 경도를 갖는다고 알려져 있다.Group III-nitride compound semiconductors are direct transition semiconductors, which are capable of performing stable operation at high temperatures than devices using other semiconductors, and are widely applied to light emitting devices such as semiconductor light emitting devices or laser diodes (LDs). . As a representative semiconductor of such a group III nitride compound semiconductor, GaN has a very high conduction band electron concentration and negative electron affinity, and is known to be chemically very stable and have high hardness. have.

이러한 GaN 박막의 성장 및 이를 이용한 소자의 연구개발은 그 중요성이 오래 전부터 인식되어 진행되어 왔으나, 양질의 GaN 박막을 용이하게 성장시킬 수 없다는 문제로 인하여 크게 발전하지 못하였다.The growth of the GaN thin film and the research and development of the device using the same have been recognized for a long time, but it has not been greatly developed due to the problem that it is not easy to grow a high quality GaN thin film.

현재 Si이나 GaAs, InP와 같은 반도체 단결정 성장에서 개발된 기술로는 GaN 단결정 제조가 불가능하므로 GaN 단결정 기판의 확보가 불가능 할 뿐만 아니라 GaN와 비슷한 격자상수와 열팽창계수를 갖는 기판 물질이 존재하지 않아 소자 제작을 위한 양질의 단결정 박막 성장과 이를 이용한 반도체 발광소자의 개발이 어려웠다.Currently, technologies developed in semiconductor single crystal growth such as Si, GaAs, and InP are impossible to manufacture GaN single crystal, which makes it impossible to secure GaN single crystal substrate, and there is no substrate material with GaN similar lattice constant and thermal expansion coefficient. It has been difficult to grow high quality single crystal thin films and fabricate semiconductor light emitting devices using them.

이러한 문제를 해결하기 위해, 최근에는 GaN와 격자 부정합도와 열팽창계수 부정합도가 큰 사파이어(sapphire)와 같은 이종 기판을 사용하고, 큰 격자상수 및 열팽창계수 부정합도를 완화시키기 위하여 AlN나 GaN와 같은 버퍼층을 이용하여 GaN 층을 성장시키는 이종접합 성장법(Heteroepitaxy)에 관한 연구가 활발히 진행 되고 있다.In order to solve this problem, in recent years, heterogeneous substrates such as sapphire with GaN and lattice mismatch and thermal expansion mismatch are used, and buffer layers such as AlN and GaN to mitigate large lattice constant and thermal expansion mismatch. The heterojunction growth method (Heteroepitaxy) to grow the GaN layer by using the is actively being studied.

또한, 고품질의 GaN막을 얻기 위하여 널리 사용되는 ELO(Epitaxial Lateral Overgrowth) 방법의 경우, 기판과 GaN 결정 사이에 존재하는 격자상수 차이와 열팽창 계수 차이에 의한 스트레스 발생을 스트라이프 형태의 SiO2 마스크를 사용하여 감소시킨다[대한민국 등록특허 제455277호 공보 참조]. 그러나, 이러한 ELO 방법은 복잡한 공정을 거치게 되고 공정 시간 또한 오래 걸릴 뿐만 아니라 재현성과 수율에도 문제점이 있다.In addition, in the Epitaxial Lateral Overgrowth (ELO) method, which is widely used to obtain a high quality GaN film, stress generation due to a difference in lattice constant and thermal expansion coefficient existing between the substrate and the GaN crystal is performed using a stripe-type SiO 2 mask. Decrease (see Korean Patent No. 445277). However, the ELO method undergoes a complicated process and takes a long time, and also has problems in reproducibility and yield.

본원은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 반도체 발광소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above-mentioned problems of the prior art, an object of the present invention to provide a semiconductor light emitting device and a method of manufacturing the same.

상기한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제1 측면에 따른 반도체 발광소자는, 기판; 상기 기판 상에 형성된 제 1 GaN층; 상기 제 1 GaN 층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 제 2 GaN층을 포함하고, 상기 제1 GaN 층은 에칭 피트를 포함하며, 상기 에칭 피트 내에 구형 나노입자가 형성되어 있는 것을 포함할 수 있다.As a technical means for achieving the above technical problem, a semiconductor light emitting device according to the first aspect of the present application, a substrate; A first GaN layer formed on the substrate; An active layer formed on the first GaN layer; And a second GaN layer formed on the active layer, wherein the first GaN layer includes an etch pit, and spherical nanoparticles are formed in the etch pit.

본원의 일 구현예에 따르면, 상기 기판은 패터닝(patterning)되어 요철 구조를 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. According to one embodiment of the present application, the substrate may be patterned to include an uneven structure, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판의 상기 요철 구조의 오목부 내에 구형 나노입자가 형성되어 있는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, spherical nanoparticles may be formed in the concave portion of the uneven structure of the substrate, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 요철 구조는 양각, 음각 또는 음양각 혼용인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the concave-convex structure may be embossed, engraved or yinyang mixed, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 요철 구조는 줄무늬, 원기둥, 반구, 원뿔대, 다각뿔대 및 이들의 조합들로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the uneven structure may be selected from the group consisting of stripes, cylinders, hemispheres, truncated cones, polygonal truncated cones and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 구형 나노입자는 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 세리아(CeO2), 바나디아(V2O5) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the spherical nanoparticles are silica (SiO 2 ), alumina (Al 2 O 3 ), titania (TiO 2 ), zirconia (ZrO 2 ), ceria (CeO 2 ), vanadia (V 2 O 5 ) and combinations thereof may be included, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 구형 나노입자는 과립(granule) 형상, 또는 중공(hollow) 형상인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the spherical nanoparticles may be a granule shape or a hollow shape, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판은 사파이어(sapphire), MgAl2O4, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to an embodiment of the present disclosure, the substrate is selected from the group consisting of sapphire, MgAl 2 O 4 , GaN, GaAs, SiC, Si, ZnO, ZrB 2 , GaP, diamond, and combinations thereof. It may be included, but is not limited thereto.

본원의 제2 측면에 따른 반도체 발광소자의 제조 방법은, (a) 기판 상에 제 1 GaN층을 형성하는 단계; (b) 상기 제 1 GaN층을 식각하여 에칭 피트를 형성하는 단계; (c) 상기 에칭 피트 내에 구형 나노입자를 형성하는 단계; 및 (d) 상기 제 1 GaN층 및 상기 구형 나노입자 상에 활성층 및 제 2 GaN층을 순차적으로 형성시키는 단계를 포함할 수 있다.Method of manufacturing a semiconductor light emitting device according to the second aspect of the present application, (a) forming a first GaN layer on a substrate; (b) etching the first GaN layer to form etching pits; (c) forming spherical nanoparticles in the etch pit; And (d) sequentially forming an active layer and a second GaN layer on the first GaN layer and the spherical nanoparticles.

본원의 일 구현예에 따르면, 상기 (a) 단계의 상기 기판 상에 상기 제 1 GaN층을 형성하기 이전에 상기 기판을 패터닝(patterning)하여 상기 기판 상에 요철 구조를 형성하는 단계를 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the method may further include forming an uneven structure on the substrate by patterning the substrate before forming the first GaN layer on the substrate of the step (a). It may be, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 패터닝은 습식 식각 또는 건식 식각에 의하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the patterning may be by wet etching or dry etching, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 요철 구조의 오목부 내에 구형 나노입자를 형성하는 단계를 추가 포함할 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, the method may further include forming spherical nanoparticles in the concave portion of the uneven structure, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 요철 구조는 양각, 음각 또는 음양각 혼용인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the concave-convex structure may be embossed, engraved or yinyang mixed, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 요철 구조는 줄무늬, 원기둥, 반구, 원뿔대, 다각뿔대 및 이들의 조합들로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the uneven structure may be selected from the group consisting of stripes, cylinders, hemispheres, truncated cones, polygonal truncated cones and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 (c) 단계에서 상기 구형 나노입자는 스핀 코팅, 용매 증발, 전기 영동, 수직 딥핑(vertical-dipping) 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to an embodiment of the present disclosure, in the step (c), the spherical nanoparticles are formed by a method selected from the group consisting of spin coating, solvent evaporation, electrophoresis, vertical dipping, and combinations thereof. It may be, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 구형 나노입자는 스핀 코팅, 용매 증발, 전기 영동, 수직 딥핑 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the spherical nanoparticles may be formed by a method selected from the group consisting of spin coating, solvent evaporation, electrophoresis, vertical dipping, and combinations thereof, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 기판은 사파이어(sapphire), MgAl2O4, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to an embodiment of the present disclosure, the substrate is selected from the group consisting of sapphire, MgAl 2 O 4 , GaN, GaAs, SiC, Si, ZnO, ZrB 2 , GaP, diamond, and combinations thereof. It may be included, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 (c) 단계에서 상기 에칭 피트 내에 구형 나노입자를 형성한 후에 상기 구형 나노입자 상에 제 1 GaN 층을 추가 형성하는 단계를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to the exemplary embodiment of the present disclosure, after forming the spherical nanoparticles in the etching pit in the step (c), the method may further include the step of additionally forming a first GaN layer on the spherical nanoparticles. It doesn't happen.

전술한 본원의 과제 해결 수단에 의하면, 기판과 GaN층 사이의 격자 상수 및 열팽창 계수 불일치, 그리고 광 추출 효율을 위해 형성하는 기판 상의 요철 구조에 의해 발생하는 관통 전극(Threading Dislocation)과 같은 결함(defect)을 줄임으로써, 다양한 기판 상에 양질의 GaN 층을 성장시킬 수 있다. 이러한 양질의 GaN 층은결함에 의해 발생하는 비 발광성 재결함을 줄여 광 추출 효율을 높일 수 있으며, 안정적인 동작 유도로 그 수명 또한 향상시킬 수 있다더하여, GaN 층 및/또는 패턴화된 기판 상에 구형 나노입자를 형성하여, 기판, GaN 층, 및 구형 나노입자의 굴절률 차를 응용하여 반도체 발광소자의 광학적 특성을 개선할 수 있다.According to the above-described problem solving means of the present invention, defects such as lattice constants and thermal expansion coefficient mismatch between the substrate and the GaN layer, and through electrode (Threading Dislocation) caused by the uneven structure on the substrate to form for light extraction efficiency By reducing the number of layers, a high quality GaN layer can be grown on various substrates. Such a high quality GaN layer can reduce the non-luminescent red defects caused by defects to increase the light extraction efficiency, and can also improve the lifetime by inducing stable operation. In addition, the spherical GaN layer can be spherical on the GaN layer and / or the patterned substrate. By forming nanoparticles, the refractive index difference between the substrate, the GaN layer, and the spherical nanoparticles may be applied to improve optical characteristics of the semiconductor light emitting device.

도 1 은 본원의 제 1 구현예에 따른 반도체 발광소자를 도시한 사시도이다.
도 2a 내지 도 2d는 도 1에 도시된 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 3a는 본원의 일 구현예에 따른 과립 형상의 구형 나노입자의 절단면을 보여주는 사시도이고, 도 3b는 본원의 다른 구현예에 따른 중공 형상의 구형 나노입자의 절단면을 보여주는 사시도이다.
도 4a 는 본원의 제 2 구현예에 따른 반도체 발광소자를 도시한 사시도이고, 도4b 는 본원의 일 구현예에 따른 반도체 발광소자를 도시한 사시도이다.
도 5a 내지 도 5d는 도 4a 에 도시된 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 6a 내지 도 6f는 본원의 일 구현예에 따른 다양한 형상의 요철 구조를 포함하는 패턴화된 기판을 나타내는 사시도이다.
도 7은 본원의 제 3 구현예에 따른 반도체 발광소자를 도시한 사시도이다.
도 8a 내지 도 8e는 도 7에 도시된 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 9a 내지 도 9d는 본원의 제 1 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 10a 내지 도 10d는 본원의 제 3 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 11a 내지 도 11e는 본원의 제 4 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 12a 내지 도 12c는 본원의 제 5 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 공정도이다.
도 13은 본원의 제 5 실시예에 따른 반도체 발광소자의 GaN 층의 SEM 이미지이다.1 is a perspective view illustrating a semiconductor light emitting device according to a first embodiment of the present disclosure.
2A to 2D are process diagrams illustrating a method of manufacturing the semiconductor light emitting device shown in FIG. 1.
Figure 3a is a perspective view showing a cut surface of the granular spherical nanoparticles according to an embodiment of the present application, Figure 3b is a perspective view showing a cut surface of the hollow spherical nanoparticles according to another embodiment of the present application.
4A is a perspective view illustrating a semiconductor light emitting device according to a second embodiment of the present disclosure, and FIG. 4B is a perspective view illustrating a semiconductor light emitting device according to an embodiment of the present disclosure.
5A through 5D are process diagrams illustrating a method of manufacturing the semiconductor light emitting device shown in FIG. 4A.
6A through 6F are perspective views illustrating a patterned substrate including a concave-convex structure of various shapes according to an embodiment of the present disclosure.
7 is a perspective view illustrating a semiconductor light emitting device according to a third embodiment of the present disclosure.
8A to 8E are process diagrams illustrating a method of manufacturing the semiconductor light emitting device shown in FIG. 7.
9A to 9D are process diagrams illustrating a method of manufacturing a semiconductor light emitting device according to the first embodiment of the present application.
10A to 10D are process diagrams illustrating a method of manufacturing a semiconductor light emitting device according to a third embodiment of the present application.
11A to 11E are flowcharts illustrating a method of manufacturing a semiconductor light emitting device according to a fourth embodiment of the present application.
12A to 12C are process diagrams illustrating a method of manufacturing a semiconductor light emitting device according to a fifth embodiment of the present application.
13 is an SEM image of a GaN layer of a semiconductor light emitting device according to a fifth embodiment of the present disclosure.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is " on " another member, it includes not only when the member is in contact with the other member, but also when there is another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기판이 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~ 를 위한 단계"를 의미하지 않는다.Throughout this specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless there is a substrate specifically opposed. The terms "about "," substantially ", etc. used to the extent that they are used throughout the specification are intended to be taken to mean the approximation of the manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure. The word " step (or step) "or" step "used to the extent that it is used throughout the specification does not mean" step for.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합”의 용어는 마쿠시 형식의 표현에 기판된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term “combination of these” included in the expression of the makushi form refers to one or more mixtures or combinations selected from the group consisting of the components listed in the expression of the makushi form. It means to include one or more selected from the group consisting of elements.

도 1 은 본원의 제 1 구현예에 따른 반도체 발광소자를 도시한 사시도이고, 도 2a 내지 도 2d는 도 1에 도시된 반도체 발광소자의 제조방법을 나타내는 공정도이다.1 is a perspective view showing a semiconductor light emitting device according to a first embodiment of the present application, Figures 2a to 2d is a process chart showing a manufacturing method of the semiconductor light emitting device shown in FIG.

본원의 제 1 구현예에 따른 반도체 발광소자는 기판(10), 상기 기판(10) 상에 순차적으로 형성된 제 1 GaN층(20, 60), 활성층(70), 및 제2 GaN층(80)을 포함할 수 있으며, 상기 제 1 GaN 층(20)은 결정 결함(30) 및 에칭 피트(40)를 포함하며, 상기 에칭 피트(40) 내에 형성된 구형 나노입자(50)를 포함할 수 있다. The semiconductor light emitting device according to the first embodiment of the present application includes a substrate 10, first GaN layers 20 and 60, active layers 70, and second GaN layers 80 sequentially formed on the substrate 10. The first GaN layer 20 may include crystal defects 30 and etching pits 40, and may include spherical nanoparticles 50 formed in the etching pits 40.

먼저, 도 2a에 도시된 바와 같이, 상기 기판(10) 상에 제 1 GaN층(20)을 형성할 수 있다.First, as shown in FIG. 2A, a first GaN layer 20 may be formed on the substrate 10.

상기 기판(10)은, 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 상기 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.The substrate 10 is not limited as long as it can grow a semiconductor layer, for example, an insulating substrate such as sapphire or spinel structure MgAl 2 O 4 , GaAs, SiC, Si, ZnO, ZrB 2 , GaP, diamond, and combinations thereof may be included, but is not limited thereto. The size, thickness and the like of the substrate are not particularly limited. The surface direction of the substrate is not particularly limited, and a substrate provided with a just substrate or an off angle can be used.

상기 제 1 GaN층(20)의 성장 방법은 특별히 제한되지 않고, 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 히드라이드 기상 증착(Hydride Vapor Phase Epitaxy; HVPE), 분자선 에피택시(Molecular Beam Epitaxy; MBE) 등 GaN 반도체를 성장시키는 당해 기술분야에서 공지되어 있는 모든 방법을 적용할 수 있다.The growth method of the first GaN layer 20 is not particularly limited, and may include metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), and molecular beam epitaxy. Any method known in the art for growing GaN semiconductors such as Beam Epitaxy (MBE) can be applied.

상기 기판(10) 및 상기 기판(10) 상에 형성된 상기 제 1 GaN 층(20)은 서로 결정 구조가 다르기 때문에, 그 내부적으로 결정 결함(30)이 형성되기 쉽다. 특히, 수직 방향으로 형성된 결정 결함(30), 예를 들어, 관통 전위(threading dislocation)가 형성될 수 있으며, 이는 상기 기판(10)으로부터 제 1 GaN층(20)의 표면 방향으로 형성될 수 있다. Since the crystal structure of the substrate 10 and the first GaN layer 20 formed on the substrate 10 are different from each other, crystal defects 30 are easily formed therein. In particular, a crystal defect 30 formed in the vertical direction, for example, a threading dislocation may be formed, which may be formed in the surface direction of the first GaN layer 20 from the substrate 10. .

이어서, 도 2b에 도시된 바와 같이, 상기 제 1 GaN층(20)의 표면을 식각 공정을 수행하여 에칭 피트(etching pit, 40)를 형성할 수 있다.Subsequently, as illustrated in FIG. 2B, an etching pit 40 may be formed by performing an etching process on the surface of the first GaN layer 20.

상기 식각 공정을 수행하면, 주로 결정 결함(30), 예를 들어, 관통 전위 영역에서 식각이 진행되어 에칭 피트(40)가 형성될 수 있다. 식각 방향은 결정 결함(30)의 방향에 따른 하방으로 진행될 뿐만 아니라, 측방향으로도 진행될 수 있다. 상기 식각 방법은 제한되지 않으며, 예를 들어, 습식 식각 또는 건식 식각 방법을 사용할 수 있다. 상기 습식 식각 공정에 사용되는 습식 식각 용액은 예를 들어, H3PO4, KOH, NaOCl, NaCl, NaOH, H2SO4, HCl, HF, H2O2 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.When the etching process is performed, etching may be performed mainly in the crystal defect 30, for example, a through dislocation region, thereby forming an etching pit 40. The etching direction may not only proceed downward along the direction of the crystal defect 30, but may also progress laterally. The etching method is not limited, and for example, a wet etching method or a dry etching method may be used. The wet etching solution used in the wet etching process is, for example, in the group consisting of H 3 PO 4 , KOH, NaOCl, NaCl, NaOH, H 2 SO 4 , HCl, HF, H 2 O 2 and combinations thereof. It may include, but not limited to being selected.

이어서, 도 2c에 도시된 바와 같이, 상기 제 1 GaN층(20) 상에 생긴 에칭 피트(40) 내에 구형 나노입자(50)를 형성할 수 있다.Subsequently, as illustrated in FIG. 2C, spherical nanoparticles 50 may be formed in the etching pits 40 formed on the first GaN layer 20.

상기 구형 나노입자(50)는, 예를 들어, 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 세리아(CeO2), 바나디아(V2O5) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The spherical nanoparticles 50 are, for example, silica (SiO 2 ), alumina (Al 2 O 3 ), titania (TiO 2 ), zirconia (ZrO 2 ), ceria (CeO 2 ), vanadia (V 2). O 5 ) and combinations thereof may be included, but is not limited thereto.

상기 구형 나노입자(50)의 굴절률은, 예를 들어, 상기 기판(10) 및/또는 상기 제 1 GaN층(20)의 굴절률보다 작은 값을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 구형 나노입자(50)의 굴절률이 상기 기판(10) 및/또는 상기 제 1 GaN층(20)의 굴절률보다 작은 값을 가짐으로써, 활성층으로부터 기판을 향하여 발생한 빛이 굴절률이 낮은 구형 나노입자(50)의 표면에 도달한 후 전반사 될 수 있고, 이에 따라 빛이 출사면을 향하여 진행되게 할 수 있다. 이러한 굴절률 차를 응용하여 반도체 발광소자의 광학적 특성을 개선할 수 있다.The refractive index of the spherical nanoparticles 50 may be, for example, smaller than the refractive index of the substrate 10 and / or the first GaN layer 20, but is not limited thereto. Since the refractive index of the spherical nanoparticles 50 has a value smaller than that of the substrate 10 and / or the first GaN layer 20, light generated from the active layer toward the substrate has a low refractive index. 50) can be totally reflected after reaching the surface, thereby allowing the light to proceed towards the exit surface. By applying such a difference in refractive index it is possible to improve the optical characteristics of the semiconductor light emitting device.

상기 구형 나노입자(50)는 최종 완성품인 화합물 반도체 소자의 종류와 크기에 따라 수 ㎚ ~ 수십 ㎛ 까지 다양하게 선택할 수 있지만, 이에 제한되는 것은 아니다. 상기 구형 나노입자(50)는 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다.The spherical nanoparticles 50 may be variously selected from several nm to several tens of micrometers according to the type and size of the compound semiconductor device, which is a final product, but is not limited thereto. The spherical nanoparticles 50 may be manufactured in various sizes according to manufacturing conditions, that is, reaction time, temperature, and amount of reactant.

일 구현예에 따르면, 상기 구형 나노입자(50)는 콜로이드 상태의 나노입자를 포함할 수 있다. 일 실시예에 있어서, 상기 콜로이드 상태의 나노입자를 기판 상에 도포한 후, 스핀 코팅(spin coating)을 통하여 콜로이드 상태의 나노입자를 형성할 수 있다. 이때, 코팅 시간과 횟수를 적절하게 제어하면 기판 상의 구형 나노입자(50)의 밀도를 다양하게 조절할 수 있다. 이러한, 상기 콜로이드 상태의 나노입자를 사용할 경우, 콜로이드 성질인 틴달(tyndall) 현상에 의해 반도체 발광소자의 광의 반사 효과를 극대화할 수 있다.According to one embodiment, the spherical nanoparticles 50 may include nanoparticles in the colloidal state. In one embodiment, after applying the colloidal nanoparticles on the substrate, it is possible to form a colloidal nanoparticles by spin coating (spin coating). At this time, by appropriately controlling the coating time and the number of times it is possible to variously adjust the density of the spherical nanoparticles 50 on the substrate. When using the colloidal nanoparticles, it is possible to maximize the light reflection effect of the semiconductor light emitting device by the colloidal tyndall phenomenon.

상기 구형 나노입자(50)는 과립(granule) 형상 또는 중공(hollow) 형상인 것일 수 있으며, 도 3a에 나타낸 바와 같이, 상기 과립 형상의 구형 나노입자는 속이 꽉찬 구 형상이며, 도 3b에 나타낸 바와 같이, 상기 중공 형상의 구형 나노입자(50)는 내부가 비어있는 형상이다.The spherical nanoparticles 50 may have a granule shape or a hollow shape, and as shown in FIG. 3A, the spherical nanoparticles have a solid spherical shape, as shown in FIG. 3B. Likewise, the hollow spherical nanoparticles 50 have a hollow shape.

상기 중공 형상의 구형 나노입자를 사용할 경우, 중공 부분에 공기(air)를 포함하여 광의 산란을 더욱 증대시킬 수 있으며, 제 1 GaN층(20, 60), 구형 나노입자(50) 및 중공 부분에서 각각의 굴절률 차이의 극대화를 통해 구형 나노입자 내부에서 전반사가 일어나 반도체 발광소자의 광학적 특성을 개선할 수 있다.When using the hollow spherical nanoparticles, it is possible to further increase the scattering of light by including air (air) in the hollow portion, in the first GaN layer (20, 60), spherical nanoparticles (50) and hollow portion By maximizing each refractive index difference, total reflection occurs inside the spherical nanoparticles, thereby improving optical characteristics of the semiconductor light emitting device.

상기 구형 나노입자(50)는 예를 들어, 스핀 코팅, 용매 증발, 전기 영동, 수직 딥핑(vertical-dipping) 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 에칭 피트(40) 내에 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.The spherical nanoparticles 50 are formed in the etch pit 40 by, for example, a method selected from the group consisting of spin coating, solvent evaporation, electrophoresis, vertical dipping and combinations thereof. It may be, but is not limited thereto.

이어서, 도 2d에 도시된 바와 같이, 상기 제 1 GaN층(20) 및 상기 구형 나노입자(50) 상에 제 1 GaN층(60), 활성층(70) 및 제 2 GaN층(80)을 순차적으로 형성할 수 있다.Subsequently, as shown in FIG. 2D, the first GaN layer 60, the active layer 70, and the second GaN layer 80 are sequentially disposed on the first GaN layer 20 and the spherical nanoparticles 50. It can be formed as.

상기 제 1 GaN층(20, 60)과 상기 제 2 GaN층(70)은 전도형 반도체층일 수 있으며, 상기 제 1 GaN층(20, 60)은 n 형 GaN층일 수 있고, 상기 제 2 GaN층(80)은 p 형 GaN층일 수 있다.The first GaN layers 20 and 60 and the second GaN layer 70 may be conductive semiconductor layers, the first GaN layers 20 and 60 may be n-type GaN layers, and the second GaN layers 80 may be a p-type GaN layer.

일 구현예에 있어서, 상기 제 1 GaN층(20)은 GaN층에 n형 도펀트가 첨가된 것이 적용될 수 있으며, n형 도펀트로서 Si, Ge, Se, 또는 Te 등이 포함될 수 있으나, 이에 제한되는 것은 아니다. 다른 구현예에 있어서, 상기 제 2 GaN층(80)은 GaN층에 p형 도펀트가 첨가된 것이 적용될 수 있으며, p형 도펀트로서 Be, Mg, Zn, Ca, Sr, 또는 Ba 등이 포함될 수 있으나, 이에 제한되는 것은 아니다. 상기 제 1 GaN층(20, 60) 및/또는 상기 제 2 GaN층(80)은 단층 또는 다층으로 형성될 수 있다. In one embodiment, the first GaN layer 20 may be applied to the addition of the n-type dopant to the GaN layer, n-type dopant may include Si, Ge, Se, or Te, but is not limited thereto. It is not. In another embodiment, the second GaN layer 80 may be applied with a p-type dopant added to the GaN layer, and may include Be, Mg, Zn, Ca, Sr, or Ba as a p-type dopant. However, the present invention is not limited thereto. The first GaN layers 20 and 60 and / or the second GaN layer 80 may be formed in a single layer or multiple layers.

상기 활성층(70)은, 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역으로서, 활성층을 이루는 물질의 종류에 따라 전자 및 홀 결합하여 발생하는 발광 파장이 변화된다. 목표로 하는 파장에 따라 활성층에 포함되는 반도체 재료를 조절할 수 있으며, 예를 들어, 상기 반도체 재료는 GaN, InGaN, AlGaN, AlInGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 이 중 에너지 밴드 갭이 작은 물질을 양자우물(quantum well)로 하고, 에너지 밴드 갭이 큰 물질을 양자 배리어(quantum barrier)로 구성할 수 있으며, 단일 또는 다중양자우물구조 모두 가능할 수 있다.The active layer 70 is a region where a predetermined band gap and a quantum well are formed to recombine electrons and holes, and the emission wavelength generated by electron and hole coupling is changed according to the type of the material forming the active layer. The semiconductor material included in the active layer may be adjusted according to the target wavelength. For example, the semiconductor material may include one selected from the group consisting of GaN, InGaN, AlGaN, AlInGaN, and combinations thereof. It is not limited to this. Among them, a material having a small energy band gap may be a quantum well, a material having a large energy band gap may be a quantum barrier, and both single and multi-quantum well structures may be possible.

본원의 제 1 구현예에 따른 반도체 발광소자는 GaN층의 결정 결함을 에칭하여 형성된 에칭 피트 내에 구형 나노입자를 형성하고, 추가적으로 GaN층을 성장시킴으로써 GaN층 내 내부 결함이 발생하는 것을 줄일 수 있고, GaN층 및 기판보다 낮은 굴절률을 가지는 구형 나노입자를 형성함으로써 광 추출 효율 증가 효과를 극대화시킬 수 있다.The semiconductor light emitting device according to the first embodiment of the present application can reduce the occurrence of internal defects in the GaN layer by forming spherical nanoparticles in the etching pits formed by etching the crystal defects of the GaN layer, and further growing the GaN layer, By forming spherical nanoparticles having a lower refractive index than the GaN layer and the substrate, the effect of increasing light extraction efficiency may be maximized.

도 4a는 본원의 제 2 구현예에 따른 반도체 발광소자를 도시한 사시도이고, 도 4b 는 본원의 일 구현예에 따른 반도체 발광소자를 도시한 사시도이며, 도 5a 내지 도 5d는 도 4a에 도시된 발광소자의 제조방법을 나타내는 공정도이다. 본원의 제 2 구현예에 따른 반도체 발광소자의 기판은 요철구조를 포함하고 있으며(도4a 참조), 상기 기판은 원뿔형상, 소위 콘타입(cone-type)으로 패턴화되어 있을 수 있으나(도 4b 참조), 이에 제한되는 것은 아니다. 4A is a perspective view illustrating a semiconductor light emitting device according to a second embodiment of the present disclosure, and FIG. 4B is a perspective view showing a semiconductor light emitting device according to an embodiment of the present disclosure, and FIGS. 5A to 5D are illustrated in FIG. 4A. It is a process chart which shows the manufacturing method of a light emitting element. The substrate of the semiconductor light emitting device according to the second embodiment of the present application includes a concave-convex structure (see FIG. 4A), and the substrate may be patterned in a conical shape, so-called cone-type (FIG. 4B). See, but not limited to.

본원의 제 2 구현예에 따른 반도체 발광소자는 요철 구조가 형성된 기판(10a), 상기 요철 구조가 형성된 기판(10a) 상에 순차적으로 형성된 제 1 GaN층(20, 60), 활성층(70), 및 제2 GaN층(80)을 포함할 수 있으며, 상기 제 1 GaN 층(20)은 결정 결함(30) 및 에칭 피트(40)를 포함하며, 상기 에칭 피트(40) 내에 형성된 구형 나노입자(50)를 포함할 수 있다. 상기 기판에 요철 구조를 형성한다는 것을 제외하고는 도 2a 내지 도 2d에 설명한 바와 동일한 방법으로 상기 제 2 구현예에 따른 반도체 발광소자를 형성할 수 있다. The semiconductor light emitting device according to the second embodiment of the present application includes a substrate 10a having an uneven structure, first GaN layers 20 and 60, an active layer 70, sequentially formed on the substrate 10a having an uneven structure, And a second GaN layer 80, wherein the first GaN layer 20 includes crystal defects 30 and etching pits 40, and includes spherical nanoparticles formed in the etching pits 40. 50). A semiconductor light emitting device according to the second embodiment may be formed in the same manner as described with reference to FIGS. 2A to 2D except that the uneven structure is formed on the substrate.

상기 기판(10a)은, 반도체 층을 성장시킬 수 있는 기판이면 제한되지 않으며, 예를 들어, 사파이어(sapphire)나 스피넬 구조의 MgAl2O4 과 같은 절연성 기판, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 기판의 크기나 두께 등은 특별히 제한되지 않는다. 상기 기판의 면방향은 특별히 제한되지 않으며, 저스트(just) 기판 또는, 오프(off)각을 부여한 기판을 사용할 수 있다.The substrate 10a is not limited as long as it can grow a semiconductor layer. For example, an insulating substrate such as sapphire or spinel structure MgAl 2 O 4 , GaAs, SiC, Si, ZnO, ZrB 2 , GaP, diamond, and combinations thereof may be included, but is not limited thereto. The size, thickness and the like of the substrate are not particularly limited. The surface direction of the substrate is not particularly limited, and a substrate provided with a just substrate or an off angle can be used.

상기 기판의 요철 구조는, 예를 들어, 포토리소그래피(photolithography) 공정, 이온/전자 빔 리소그래피(ion/electron beam lithography) 공정, 엑스 레이 리소그래피(X-ray lithography) 공정 등에 의해 패터닝되어 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.The uneven structure of the substrate may be patterned by, for example, a photolithography process, an ion / electron beam lithography process, an X-ray lithography process, or a wet etching process. It may be formed by a dry etching process, but is not limited thereto.

상기 요철 구조는 양각, 음각 또는 음양각 혼용인 것일 수 있으며, 상기 요철 구조는, 예를 들어, 도 6a 내지 6e에 도시된 바와 같이, 양각의 구조인 줄무늬, 다각뿔대, 원기둥, 원뿔대, 및 이들의 조합들로 이루어진 군에서 선택되는 것일 수 있다. 상기 다각뿔대는 삼각뿔대, 사각뿔대, 오각뿔대 및 그 이상의 다각뿔대도 가능할 수 있다. 또한, 상기 요철 구조는, 도 6f에 도시된 바와 같이, 음각의 구조인 반구 형상일 수도 있다.The concave-convex structure may be embossed, engraved or concave embossed, and the concave-convex structure may be, for example, stripes, polygonal pyramids, cylinders, truncated cones, and the like that are embossed structures, as shown in FIGS. 6A to 6E. It may be selected from the group consisting of combinations. The polygonal pyramid may also be a triangular pyramid, square pyramid, pentagonal pyramid and more polygonal pyramid. In addition, the concave-convex structure may have a hemispherical shape that is an intaglio structure, as shown in FIG. 6F.

예를 들어, 상기 요철 구조는 기판 상에 SiO2층을 증착한 후 포토리소그래피 공정으로 원하는 패턴을 형성하고, 패터닝된 SiO2층을 습식 식각한 후 제거함으로써 원하는 패턴의 요철 구조를 가지는 기판을 형성할 수 있다.For example, the concave-convex structure forms a desired pattern by depositing a SiO 2 layer on the substrate, and then forms a desired pattern by photolithography, wet-etches and removes the patterned SiO 2 layer, thereby forming a substrate having a concave-convex structure having a desired pattern. can do.

상기 기판 및 상기 기판 상에 형성된 상기 제 1 GaN 층은 서로 결정 구조가 다르기 때문에, 그 내부적으로 결정 결함이 발생하게 되는데, 상기 기판(10a)에 요철 구조를 도입하면, 상기 요철 구조가 결정결함으로서 기능을 하게 된다. 성장 결정면 방향이 아닌 면에서 성장하는 GaN 일부에서는 그 결정 결함의 밀도가 높아지게 된다. 본원의 제 2 구현예에 따른 발광소자는 요철 구조의 기판에 제 1 GaN층을 1차 성장 후, 결정 결함 밀도가 높은 영역을 에칭하여 그 부분을 구형 나노입자로 채운 후에 제 2 GaN 층을 성장을 시킴으로써 관통전위와 같은 결정 결함이 차단되어 그 밀도가 낮아지도록 유도할 수 있다. 이로 인해 고품위의 GaN 층을 구현할 수 있게 되며, 결정 품위의 향상은 비 발광성 결함을 줄여 내부 양자 효율을 향상시킬 수 있다. 또한, 상기 언급한 바와 같이 기판의 요철 구조가 형성된 기판을 가지는 반도체 발광소자를 활용함으로 빛의 산란효과를 이용하여 반도체 발광소자 내에서 발생하는 광의 외부 추출 효율을 증가시킬 수 있다. Since the crystal structure of the substrate and the first GaN layer formed on the substrate are different from each other, crystal defects occur internally. When the uneven structure is introduced into the substrate 10a, the uneven structure is crystallized. It will function. In the part of GaN growing in a direction other than the direction of the growth crystal plane, the density of the crystal defect increases. The light emitting device according to the second embodiment of the present application grows a second GaN layer after first growing a first GaN layer on a substrate having an uneven structure, etching a region having a high crystal defect density, and filling a portion with spherical nanoparticles. By doing so, crystal defects such as penetration potentials can be blocked, leading to a lower density. As a result, a high quality GaN layer can be realized, and an improvement in crystal quality can reduce non-luminescent defects, thereby improving internal quantum efficiency. In addition, by using a semiconductor light emitting device having a substrate having a concave-convex structure of the substrate as mentioned above, it is possible to increase the external extraction efficiency of light generated in the semiconductor light emitting device by using the light scattering effect.

도 7은 본원의 제 3 구현예에 따른 반도체 발광소자를 도시한 사시도이고, 도 8a 내지 도 8e는 도 7에 도시된 발광소자의 제조방법을 나타내는 공정도이다. FIG. 7 is a perspective view illustrating a semiconductor light emitting device according to a third embodiment of the present disclosure, and FIGS. 8A to 8E are flowcharts illustrating a method of manufacturing the light emitting device shown in FIG. 7.

본원의 제 3 구현예에 따른 반도체 발광소자는 요철 구조가 형성된 기판(10a) 및 상기 요철 구조가 형성된 기판(10a) 상에 순차적으로 형성된 제 1 GaN층(20, 60), 활성층(70), 및 제2 GaN층(80)을 포함할 수 있으며, 상기 제 1 GaN 층(20)은 결정 결함(30) 및 에칭 피트(40)를 포함하며, 상기 기판(10a) 요철 구조의 오목부 상에 형성된 구형 나노입자(50)와 상기 에칭 피트(40) 내에 형성된 구형 나노입자(50)를 포함할 수 있다. The semiconductor light emitting device according to the third embodiment of the present invention includes the first GaN layers 20 and 60, the active layer 70, which are sequentially formed on the substrate 10a having the uneven structure and the substrate 10a having the uneven structure. And a second GaN layer 80, wherein the first GaN layer 20 includes crystal defects 30 and etching pits 40, on the concave portion of the uneven structure of the substrate 10a. The formed spherical nanoparticles 50 and the spherical nanoparticles 50 formed in the etching pits 40 may be included.

먼저, 도 8a에 도시된 바와 같이, 요철 구조가 형성된 기판(10a)을 준비할 수 있다. 상기 요철 구조는 본원의 제 2 구현예에서 설명한 바와 동일한 방법으로 형성될 수 있으므로 이하 중복 설명을 생략한다.First, as shown in FIG. 8A, the substrate 10a having the uneven structure may be prepared. Since the concave-convex structure can be formed in the same manner as described in the second embodiment of the present application, redundant description will be omitted below.

이어서, 도 8b에 도시된 바와 같이, 상기 기판(10a) 요철 구조의 오목부 상에 구형 나노입자(50)를 형성할 수 있다.Subsequently, as shown in FIG. 8B, spherical nanoparticles 50 may be formed on the concave portion of the concave-convex structure of the substrate 10a.

상기 구형 나노입자(50)는, 예를 들어, 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 세리아(CeO2), 바나디아(V2O5) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The spherical nanoparticles 50 are, for example, silica (SiO 2 ), alumina (Al 2 O 3 ), titania (TiO 2 ), zirconia (ZrO 2 ), ceria (CeO 2 ), vanadia (V 2). O 5 ) and combinations thereof may be included, but is not limited thereto.

상기 구형 나노입자(50)의 굴절률은, 예를 들어, 상기 기판(10) 및/또는 상기 제 1 GaN층(20)의 굴절률보다 작은 값을 가지는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 구형 나노입자(50)의 굴절률이 상기 기판(10) 및/또는 상기 제 1 GaN층(20)의 굴절률보다 작은 값을 가짐으로써, 활성층으로부터 기판을 향하여 발생한 빛이 굴절률이 낮은 구형 나노입자(50)의 표면에 도달한 후 전반사될 수 있고, 이에 따라 빛이 출사면을 향하여 진행되게 할 수 있다. 이러한 굴절률 차를 응용하여 반도체 발광소자의 광학적 특성을 개선할 수 있다.The refractive index of the spherical nanoparticles 50 may be, for example, smaller than the refractive index of the substrate 10 and / or the first GaN layer 20, but is not limited thereto. Since the refractive index of the spherical nanoparticles 50 has a value smaller than that of the substrate 10 and / or the first GaN layer 20, light generated from the active layer toward the substrate has a low refractive index. 50) can be totally reflected after reaching the surface of 50), thereby allowing light to travel towards the exit surface. By applying such a difference in refractive index it is possible to improve the optical characteristics of the semiconductor light emitting device.

요철 구조가 양각일 경우, 요철 구조가 음각인 경우에 비해 구형 나노입자를 많이 포함할 수 있고, 기존 요철 구조의 효과와 나노 입자에 의한 효과가 동시에 나타나기 때문에, 반도체 발광소자의 광학적 특성이 더욱 증대될 수 있다. If the concave-convex structure is embossed, since the concave-convex structure may include more spherical nanoparticles than the case where the concave-convex structure is intaglio, and the effects of the existing concave-convex structure and the effect of the nanoparticles appear simultaneously, the optical characteristics of the semiconductor light emitting device are further increased. Can be.

상기 구형 나노입자(50)는 최종 완성품인 화합물 반도체 소자의 종류와 크기에 따라 수 ㎚ ~ 수십 ㎛ 까지 다양하게 선택할 수 있지만, 이에 제한되는 것은 아니다. 상기 구형 나노입자(50)는 제조 조건, 즉 반응 시간, 온도, 반응 물질의 양에 따라 그 크기를 다양하게 제조할 수 있다.The spherical nanoparticles 50 may be variously selected from several nm to several tens of micrometers according to the type and size of the compound semiconductor device, which is a final product, but is not limited thereto. The spherical nanoparticles 50 may be manufactured in various sizes according to manufacturing conditions, that is, reaction time, temperature, and amount of reactant.

일 구현예에 따르면, 상기 구형 나노입자(50)는 콜로이드 상태의 나노입자를 포함할 수 있다. 일 실시예에 있어서, 상기 콜로이드 상태의 나노입자를 기판 상에 도포한 후, 스핀 코팅(spin coating)을 통하여 콜로이드 상태의 나노입자를 형성할 수 있다. 이때, 코팅 시간과 횟수를 적절하게 제어하면 기판 상의 구형 나노입자(50)의 밀도를 다양하게 조절할 수 있다. 이러한, 상기 콜로이드 상태의 나노입자를 사용할 경우, 콜로이드 성질인 틴달(tyndall) 현상에 의해 반도체 발광소자의 광의 반사 효과를 극대화할 수 있다.According to one embodiment, the spherical nanoparticles 50 may include nanoparticles in the colloidal state. In one embodiment, after applying the colloidal nanoparticles on the substrate, it is possible to form a colloidal nanoparticles by spin coating (spin coating). At this time, by appropriately controlling the coating time and the number of times it is possible to variously adjust the density of the spherical nanoparticles 50 on the substrate. When using the colloidal nanoparticles, it is possible to maximize the light reflection effect of the semiconductor light emitting device by the colloidal tyndall phenomenon.

상기 구형 나노입자(50)는 과립(granule) 형상 또는 중공(hollow) 형상인 것일 수 있으며, 도 3a에 나타낸 바와 같이, 상기 과립 형상의 구형 나노입자는 속이 꽉찬 구 형상이며, 도 3b에 나타낸 바와 같이, 상기 중공 형상의 구형 나노입자(50)는 내부가 비어있는 형상이다.The spherical nanoparticles 50 may have a granule shape or a hollow shape, and as shown in FIG. 3A, the spherical nanoparticles have a solid spherical shape, as shown in FIG. 3B. Likewise, the hollow spherical nanoparticles 50 have a hollow shape.

상기 중공 형상의 구형 나노입자를 사용할 경우, 중공 부분에 공기(air)를 포함하여 광의 산란을 더욱 증대시킬 수 있으며, 제 1 GaN층(20, 60), 구형 나노입자(50) 및 중공부분에서 각각의 굴절률 차이의 극대화를 통해 내부에서 전반사가 일어나 반도체 발광소자의 광학적 특성을 개선할 수 있다.When using the hollow spherical nanoparticles, it is possible to further increase the scattering of light by including air (air) in the hollow portion, in the first GaN layer (20, 60), spherical nanoparticles (50) and hollow portion By maximizing each refractive index difference, total internal reflection occurs to improve optical characteristics of the semiconductor light emitting device.

이어서, 도 8c에 도시된 바와 같이, 상기 기판 및 상기 기판(10a) 요철 구조의 오목부 내에 구형 나노입자(50) 상에 제 1 GaN층(20)을 형성할 수 있다.Subsequently, as shown in FIG. 8C, the first GaN layer 20 may be formed on the spherical nanoparticles 50 in the recesses of the substrate and the concave-convex structure of the substrate 10a.

상기 제 1 GaN층(20)의 성장 방법은 특별히 제한되지 않고, 유기 금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 히드라이드 기상 증착(Hydride Vapor Phase Epitaxy; HVPE), 분자선 에피택시(Molecular Beam Epitaxy; MBE) 등 GaN 반도체를 성장시키는 당해 기술분야에서 공지되어 있는 모든 방법을 적용할 수 있다.The growth method of the first GaN layer 20 is not particularly limited, and may include metal organic chemical vapor deposition (MOCVD), hydride vapor phase epitaxy (HVPE), and molecular beam epitaxy. Any method known in the art for growing GaN semiconductors such as Beam Epitaxy (MBE) can be applied.

상기 기판(10a) 및 상기 기판(10a) 상에 형성된 상기 제 1 GaN 층(20)은 서로 결정 구조가 다르기 때문에, 그 내부적으로 결정 결함(30)이 발생하게 되는데, 상기 기판에 요철 구조를 도입하면, 상기 요철 구조가 결정결함으로서 기능을 하게 된다. 따라서, 관통 전위와 같은 결정 결함이 더 적게 형성되어 낮은 결정결함으로 인해 고품질의 GaN층을 구현할 수 있게 된다. 따라서, GaN층의 결정 품질이 높아져 내부양자효율이 증가될 수 있다. 또한, 기판의 요철 구조는 빛의 산란효과를 이용하여 반도체 발광소자 내에서 발생하는 광의 외부 추출 효율을 증가시킬 수 있다. Since the crystal structure of the substrate 10a and the first GaN layer 20 formed on the substrate 10a are different from each other, crystal defects 30 occur internally, and an uneven structure is introduced into the substrate. In this case, the uneven structure functions as a crystal defect. Therefore, fewer crystal defects, such as through dislocations, are formed, resulting in a high quality GaN layer due to low crystal defects. Therefore, the crystal quality of the GaN layer is increased to increase the internal quantum efficiency. In addition, the uneven structure of the substrate may increase the external extraction efficiency of light generated in the semiconductor light emitting device by using the light scattering effect.

이어서, 도 8d에 도시된 바와 같이, 상기 제 1 GaN층(20) 상에 생긴 에칭 피트(40) 내에 구형 나노입자(50)를 형성할 수 있다. 두 번째 형성되는 구형 나노입자(50)는 앞서 설명한 구형 나노입자(50)와 동일한 것일 수 있으므로, 이에 대한 기재는 생략한다.Subsequently, as shown in FIG. 8D, the spherical nanoparticles 50 may be formed in the etching pits 40 formed on the first GaN layer 20. Since the spherical nanoparticles 50 formed second may be the same as the spherical nanoparticles 50 described above, description thereof will be omitted.

이어서, 도 8e에 도시된 바와 같이, 상기 제 1 GaN층(20) 및 상기 구형 나노입자(50) 상에 제 1 GaN층(60), 활성층(70) 및 제 2 GaN층(80)을 순차적으로 형성할 수 있다.Subsequently, as shown in FIG. 8E, the first GaN layer 60, the active layer 70, and the second GaN layer 80 are sequentially disposed on the first GaN layer 20 and the spherical nanoparticles 50. It can be formed as.

상기 제 1 GaN층(20, 60)과 상기 제 2 GaN층(80)은 서로 상이한 전도형을 가지는 반도체층일 수 있으며, 상기 제 1 GaN층(20, 60)은 n 형 GaN층일 수 있고, 상기 제 2 GaN층(80)은 p 형 GaN층일 수 있다.The first GaN layers 20 and 60 and the second GaN layer 80 may be semiconductor layers having different conductivity types, and the first GaN layers 20 and 60 may be n-type GaN layers. The second GaN layer 80 may be a p-type GaN layer.

일 구현예에 있어서, 상기 제 1 GaN층(20)은 GaN층에 n형 도펀트가 첨가된 것이 적용될 수 있으며, n형 도펀트로서 Si, Ge, Se, 또는 Te 등이 포함될 수 있으나, 이에 제한되는 것은 아니다. 다른 구현예에 있어서, 상기 제 2 GaN층(80)은 GaN층에 p형 도펀트가 첨가된 것이 적용될 수 있으며, p형 도펀트로서 Be, Mg, Zn, Ca, Sr, 또는 Ba 등이 포함될 수 있으나, 이에 제한되는 것은 아니다. 상기 제 1 GaN층(20, 60) 및/또는 상기 제 2 GaN층(80)은 단층 또는 다층으로 형성될 수 있다. In one embodiment, the first GaN layer 20 may be applied to the addition of the n-type dopant to the GaN layer, n-type dopant may include Si, Ge, Se, or Te, but is not limited thereto. It is not. In another embodiment, the second GaN layer 80 may be applied with a p-type dopant added to the GaN layer, and may include Be, Mg, Zn, Ca, Sr, or Ba as a p-type dopant. However, the present invention is not limited thereto. The first GaN layers 20 and 60 and / or the second GaN layer 80 may be formed in a single layer or multiple layers.

상기 활성층(70)은, 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역으로서, 활성층을 이루는 물질의 종류에 따라 전자 및 홀 결합하여 발생하는 발광 파장이 변화된다. 목표로 하는 파장에 따라 활성층에 포함되는 반도체 재료를 조절할 수 있으며, 예를 들어, 상기 반도체 재료는 GaN, InGaN, AlGaN, AlInGaN 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 이 중 에너지 밴드 갭이 작은 물질을 양자우물(quantum well)로 하고, 에너지 밴드 갭이 큰 물질을 양자 배리어(quantum barrier)로 구성할 수 있으며, 단일 또는 다중양자우물구조 모두 가능할 수 있다.The active layer 70 is a region where a predetermined band gap and a quantum well are formed to recombine electrons and holes, and the emission wavelength generated by electron and hole coupling is changed according to the type of the material forming the active layer. The semiconductor material included in the active layer may be adjusted according to the target wavelength. For example, the semiconductor material may include one selected from the group consisting of GaN, InGaN, AlGaN, AlInGaN, and combinations thereof. It is not limited to this. Among them, a material having a small energy band gap may be a quantum well, a material having a large energy band gap may be a quantum barrier, and both single and multi-quantum well structures may be possible.

이어서, 제 1 GaN층(20, 60), 활성층(70) 및 제 2 GaN층(80)을 패터닝하여 제 1 GaN층(80)의 일부를 노출시키고, 그 위에 전극(전극 패드)이 될 도전물질을 증착하고 패터닝하여 제1전극(미도시) 및 제2전극(미도시)을 형성하여, 반도체 발광소자를 제조할 수 있다.Subsequently, the first GaN layer 20, 60, the active layer 70, and the second GaN layer 80 are patterned to expose a portion of the first GaN layer 80, and the conductive electrode to be an electrode (electrode pad) thereon. A semiconductor light emitting device may be manufactured by depositing and patterning a material to form a first electrode (not shown) and a second electrode (not shown).

본원의 제 3 구현예에 따른 반도체 발광소자는 상기 요철 구조가 형성된 기판(10a)의 오목부에 구형 나노입자를 형성(50)하고, 그 위에 제 1 GaN층(60)을 형성한 후 에칭 피트(40) 내에 구형 나노입자(50)를 또 형성하여, 2회 형성된 구형 나노입자(50)에 의해 두 배의 효과가 나타나 GaN층 내 내부 결정 결함이 발생하는 것을 크게 감소시킬 수 있고, 구형 나노입자의 낮은 굴절률을 이용하여 반도체 발광소자의 광 추출 효율을 증대시킬 수 있다.
In the semiconductor light emitting device according to the third embodiment of the present application, the spherical nanoparticles 50 are formed in the concave portion of the substrate 10a on which the uneven structure is formed, and the first GaN layer 60 is formed thereon, followed by etching pits. By forming the spherical nanoparticles 50 in the 40 again, the effect of the double-formed spherical nanoparticles 50 is doubled, which greatly reduces the occurrence of internal crystal defects in the GaN layer. The light extraction efficiency of the semiconductor light emitting device may be increased by using the low refractive index of the particles.

이하, 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 실시예와 도면에 제한되는 것은 아니다.
Hereinafter, the present invention will be described in detail with reference to embodiments and drawings. However, the present invention is not limited to these embodiments and drawings.

[[ 실시예Example ]]

[[ 실시예Example 1]  One]

사파이어 기판 상에 MOCVD 장비를 이용하여 200℃ ~ 900℃의 성장온도에서 GaN층을 성장시켰다(도 9a). GaN층은 사파이어와 GaN층의 격자상수 불일치로 인해 사파이어 기판 표면으로부터 GaN층까지 관통 전위(threading dislocation)가 발생하였다. 이어서, GaN층이 성장된 사파이어 기판을 H3PO4를 이용하여 습식 식각 공정을 수행하였다. 식각은 관통 전위를 타고 부분적으로 진행되어 에칭 피트가 형성되었다(도 9b). 이어서, 스핀코팅으로 방법으로 에칭 피트 내에 실리카 나노입자를 형성(도 9c)하고, 상기 GaN층 및 에칭 피트 내에 형성된 실리카 나노입자 층 상에 다시 GaN 층을 성장(도 9d)하였다. 다시 성장된 GaN층은 낮은 결정결함의 양질의 GaN층을 구현할 수 있었다. 또한, GaN층에 통과 전위와 같은 결정 결함의 감소로 인하여 완성된 발광소자에서 비 발광성 재결함이 감소함을 알 수 있었다.
The GaN layer was grown on the sapphire substrate at a growth temperature of 200 ° C. to 900 ° C. using MOCVD equipment (FIG. 9A). The GaN layer has a threading dislocation from the surface of the sapphire substrate to the GaN layer due to the lattice constant mismatch between the sapphire and the GaN layer. Subsequently, the sapphire substrate on which the GaN layer was grown was subjected to a wet etching process using H 3 PO 4 . The etching proceeded partially through the through dislocations to form etching pits (FIG. 9B). Subsequently, silica nanoparticles were formed in the etch pit by spin coating (FIG. 9C), and the GaN layer was grown again on the GaN layer and the silica nanoparticle layer formed in the etch pit (FIG. 9D). The grown GaN layer was able to realize a high quality GaN layer with low crystal defects. In addition, it can be seen that non-luminescent red defects are reduced in the finished light emitting device due to the reduction of crystal defects such as the pass potential in the GaN layer.

[[ 실시예Example 2]  2]

스트라이프 패턴의 요철 구조를 형성하기 위해 플라즈마 강화 화학 기상 증착(PECVD) 방법으로 사파이어 기판 상에 SiO2를 증착하고, 포토리소그래피 방법으로 스트라이프 패터닝하였다. 이어서, SiO2가 패터닝된 사파이어 기판을 270℃에서 5분 동안 H2SO4 : H3PO4(비율 3:1)의 식각 용액으로 습식 식각하여 스트라이프 패턴의 요철 구조가 형성된 사파이어 기판을 준비하였다. 이어서, 사파이어 기판 상에 콜로이드 실리카 나노입자(5 wt.%; 500 nm의 입자 크기)를 스핀코팅 방법을 이용하여 스트라이프 패터닝된 사파이어 기판의 오목부에 코팅하였다. 사파이어 기판과 실리카 나노입자 상에 유기금속화학 기상 증착(MOCVD) 방법으로 GaN 층을 성장을 하였다. 스트라이프 패터닝된 사파이어 기판의 오목부에 형성된 실리카 나노입자 상에 형성된 GaN층은 낮은 결정결함의 양질의 GaN층을 구현할 수 있었다. 또한, GaN층에 통과 전위와 같은 결정 결함의 감소로 인하여 완성된 발광소자에서 비 발광성 재결함이 감소함을 알 수 있었다.
SiO 2 was deposited on the sapphire substrate by a plasma enhanced chemical vapor deposition (PECVD) method to form an uneven structure of the stripe pattern, and was striped patterned by a photolithography method. Subsequently, the sapphire substrate patterned with SiO 2 was wet-etched with an etching solution of H 2 SO 4 : H 3 PO 4 (ratio 3: 1) at 270 ° C. for 5 minutes to prepare a sapphire substrate having a concave-convex structure having a stripe pattern. . Subsequently, colloidal silica nanoparticles (5 wt.%; Particle size of 500 nm) on the sapphire substrate were coated in the recesses of the stripe patterned sapphire substrate using the spin coating method. GaN layers were grown on sapphire substrates and silica nanoparticles by organometallic chemical vapor deposition (MOCVD). The GaN layer formed on the silica nanoparticles formed in the concave portion of the stripe patterned sapphire substrate was able to realize a high quality GaN layer of low crystal defects. In addition, it can be seen that non-luminescent red defects are reduced in the finished light emitting device due to the reduction of crystal defects such as the pass potential in the GaN layer.

[[ 실시예Example 3]  3]

음각의 반구 형상의 요철 구조를 형성하기 위해 플라즈마 강화 화학 기상 증착(PECVD) 방법으로 사파이어 기판 상에 SiO2를 증착하고, 포토리소그래피 방법으로 음각의 반구 형상으로 패터닝하였다(도 10a). 이어서, SiO2가 패터닝된 사파이어 기판을 270℃에서 5분 동안 H2SO4 : H3PO4(비율 3:1)의 식각 용액으로 습식 식각하여 음각의 반구 형상의 요철 구조가 형성된 사파이어 기판을 준비하였다(도 10b). 이어서, 사파이어 기판 상에 콜로이드 실리카 나노입자(5 wt.%; 500 nm의 입자 크기)를 스핀코팅 방법을 이용하여 음각의 반구 형상으로 패터닝된 사파이어 기판의 오목부에 형성하였다(도 10c). 사파이어 기판과 실리카 나노입자 상에 유기금속화학 기상 증착(MOCVD) 방법으로 GaN 층을 성장을 하였다(도 10d).
SiO 2 was deposited on the sapphire substrate by a plasma enhanced chemical vapor deposition (PECVD) method to form a negative hemispherical concave-convex structure, and patterned into a negative hemispherical shape by a photolithography method (FIG. 10A). Subsequently, the sapphire substrate patterned with SiO 2 was wet-etched with an etching solution of H 2 SO 4 : H 3 PO 4 (ratio 3: 1) at 270 ° C. for 5 minutes to form a negative hemispherical uneven structure. Prepared (FIG. 10B). Subsequently, colloidal silica nanoparticles (5 wt.%; Particle size of 500 nm) were formed on the sapphire substrate in the concave portion of the sapphire substrate patterned in the negative hemispherical shape using the spin coating method (FIG. 10C). GaN layers were grown on sapphire substrates and silica nanoparticles by organometallic chemical vapor deposition (MOCVD) (FIG. 10D).

[[ 실시예Example 4]  4]

V-그루브(groove)가 형성된 사다리꼴 형상의 요철 구조를 형성하기 위해 플라즈마 강화 화학 기상 증착(PECVD) 방법으로 사파이어 기판 상에 SiO2를 증착하고, 포토리소그래피 방법을 이용하여 사다리꼴 형상으로 패터닝하였다. 이어서, SiO2가 패터닝된 사파이어 기판을 270℃에서 5분 동안 H2SO4 : H3PO4(비율 3:1)의 식각 용액으로 습식 식각하여 V-그루브가 형성된 사다리꼴 형상의 요철 구조가 형성된 사파이어 기판을 준비하였다(도 11a). 이어서, 사파이어 기판 상에 콜로이드 실리카 나노입자(5 wt.%; 500 nm의 입자 크기)를 스핀코팅 방법을 이용하여 V-그루브(groove)가 형성된 사다리꼴 형상으로 패터닝된 사파이어 기판의 오목부에 코팅하였다(도 11b). 사파이어 기판과 실리카 나노입자 상에 유기금속화학 기상 증착(MOCVD) 방법으로 GaN 층을 1차 성장 하였다(도 11c). 1차 성장된 GaN층은 실리카 나노입자가 정렬되지 않은 사파이어 기판 부분에 삼각뿔 형태로 성장되었다. 이어서, 다시 삼각뿔 형태로 성장된 GaN층 상에 실리카 나노입자를 2차 코팅(도 11d)하고, GaN층을 2차 성장하였다(도 11e). SiO 2 was deposited on the sapphire substrate by a plasma enhanced chemical vapor deposition (PECVD) method to form a trapezoidal concave-convex structure in which V-grooves were formed, and patterned into a trapezoidal shape using a photolithography method. Subsequently, the SiO 2 patterned sapphire substrate was wet-etched with an etching solution of H 2 SO 4 : H 3 PO 4 (ratio 3: 1) at 270 ° C. for 5 minutes to form a trapezoidal uneven structure having V-grooves. A sapphire substrate was prepared (FIG. 11A). Subsequently, colloidal silica nanoparticles (5 wt.%; Particle size of 500 nm) were coated on the sapphire substrate to the recessed portions of the sapphire substrate patterned in a trapezoidal shape in which V-grooves were formed by using a spin coating method. (FIG. 11B). The GaN layer was first grown on the sapphire substrate and the silica nanoparticles by organometallic chemical vapor deposition (MOCVD) (FIG. 11C). The first grown GaN layer was grown in the form of a triangular pyramid on the sapphire substrate portion where the silica nanoparticles were not aligned. Subsequently, the silica nanoparticles were second-coated (FIG. 11D) on the GaN layer grown in triangular pyramid form again, and the GaN layer was second-grown (FIG. 11E).

2차 나노입자 코팅 및 2차 GaN층 성장 후 GaN층의 결정성이 향상 될 수 있으며, 또한, 실리카 나노입자와 GaN층의 굴절류 차이와 실리카 나노입자의 기하학적인 구조에 의해 빛의 반사가 증가 할 수 있다.
The crystallinity of the GaN layer can be improved after the coating of the secondary nanoparticles and the growth of the secondary GaN layer, and the reflection of light is increased due to the difference in refractive index between the silica nanoparticles and the GaN layer and the geometric structure of the silica nanoparticles. can do.

[[ 실시예Example 5]  5]

다각뿔대 패턴의 요철 구조를 형성하기 위해 사파이어 기판 상에 SiO2를 플라즈마 강화 화학 기상 증착(PECVD) 방법으로 증착하고, 포토리소그래피 방법으로 스트라이프 패터닝하였다. 이어서, SiO2가 패터닝된 사파이어 기판을 270℃에서 5분 동안 H2SO4 : H3PO4(비율 3:1 )의 식각 용액으로 습식 식각하여 다각뿔대 패턴의 요철 구조가 형성된 사파이어 기판을 준비하였다(도 12a). 이어서, 사파이어 기판 상에 콜로이드 실리카 나노입자(5 wt.%; 500 nm의 입자 크기)를 스핀코팅 방법을 이용하여 다각뿔대 요철 구조의 사파이어 기판의 오목부에 코팅하였다(도 12b). 사파이어 기판과 실리카 나노입자 상에 유기금속화학 기상 증착(MOCVD) 방법으로 GaN 층을 성장을 하였다(도 12c).SiO 2 was deposited on a sapphire substrate by a plasma enhanced chemical vapor deposition (PECVD) method and a stripe patterning method by a photolithography method to form a convex-concave structure of a polygonal pyramid pattern. Subsequently, the sapphire substrate patterned with SiO 2 was wet-etched with an etching solution of H 2 SO 4 : H 3 PO 4 (ratio 3: 1) at 270 ° C. for 5 minutes to prepare a sapphire substrate having a concave-convex structure having a polygonal pyramid pattern. (FIG. 12A). Subsequently, colloidal silica nanoparticles (5 wt.%; Particle size of 500 nm) were coated on the sapphire substrate by the spin coating method to the concave portion of the sapphire substrate of the polygonal concave-convex structure (FIG. 12B). GaN layers were grown on sapphire substrates and silica nanoparticles by organometallic chemical vapor deposition (MOCVD) (FIG. 12C).

도 13은 다각뿔대 요철 구조의 사파이어 기판의 오목부에 코팅된 실리카 나노입자의 SEM 이미지이다. FIG. 13 is an SEM image of silica nanoparticles coated on a concave portion of a sapphire substrate having a polygonal concave-convex structure.

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

10: 기판 10a: 요철 구조가 형성된 기판
20, 60: 제 1 GaN층 30: 표면 결함
40: 에칭 피트 50: 구형 나노입자
70: 활성층 80: 제 2 GaN 층10: substrate 10a: substrate on which the uneven structure is formed
20, 60: first GaN layer 30: surface defect
40: etching pit 50: spherical nanoparticles
70: active layer 80: second GaN layer

Claims (18)

기판;
상기 기판 상에 형성된 제 1 GaN층;
상기 제 1 GaN 층 상에 형성된 활성층; 및
상기 활성층 상에 형성된 제 2 GaN층을 포함하고,
상기 제1 GaN 층은 에칭 피트를 포함하며, 상기 에칭 피트 내에 구형 나노입자가 형성되어 있는 것인, 반도체 발광소자.
Board;
A first GaN layer formed on the substrate;
An active layer formed on the first GaN layer; And
A second GaN layer formed on the active layer,
The first GaN layer includes an etch pit, and spherical nanoparticles are formed in the etch pit.
제 1 항에 있어서,
상기 기판은 패터닝(patterning)되어 요철 구조를 포함하는 것인, 반도체 발광소자
The method of claim 1,
The substrate is patterned (patterned) is a semiconductor light emitting device comprising a concave-convex structure
제 2 항에 있어서,
상기 기판의 상기 요철 구조의 오목부 내에 구형 나노입자가 형성되어 있는 것인, 반도체 발광소자.
3. The method of claim 2,
The spherical nanoparticle is formed in the recessed part of the said uneven structure of the said board | substrate. The semiconductor light emitting element.
제 2 항에 있어서,
상기 요철 구조는 양각, 음각 또는 음양각 혼용인 것인, 반도체 발광소자.
3. The method of claim 2,
The uneven structure is a semiconductor light emitting device that is embossed, engraved or embossed mixed.
제 2 항에 있어서,
상기 요철 구조는 줄무늬, 원기둥, 반구, 원뿔대, 다각뿔대 및 이들의 조합들로 이루어진 군에서 선택되는 것인, 반도체 발광소자.
3. The method of claim 2,
The concave-convex structure is selected from the group consisting of stripes, cylinders, hemispheres, truncated cones, polygonal truncated cones, and combinations thereof.
제 1 항 또는 제 3 항에 있어서,
상기 구형 나노입자는 실리카(SiO2), 알루미나(Al2O3), 티타니아(TiO2), 지르코니아(ZrO2), 세리아(CeO2), 바나디아(V2O5) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 반도체 발광소자.
The method according to claim 1 or 3,
The spherical nanoparticles are silica (SiO 2 ), alumina (Al 2 O 3 ), titania (TiO 2 ), zirconia (ZrO 2 ), ceria (CeO 2 ), vanadia (V 2 O 5 ) and combinations thereof The semiconductor light emitting device comprising one selected from the group consisting of.
제 1 항 또는 제 3 항에 있어서,
상기 구형 나노입자는 과립(granule) 형상 또는 중공 형상(hollow)인 것인, 반도체 발광소자.
The method according to claim 1 or 3,
The spherical nanoparticles are granular shape or hollow shape, semiconductor light emitting device.
제 1 항에 있어서,
상기 기판은 사파이어(sapphire), MgAl2O4, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 반도체 발광소자.
The method of claim 1,
The substrate is a semiconductor light emitting device comprising one selected from the group consisting of sapphire (Sapphire), MgAl 2 O 4 , GaN, GaAs, SiC, Si, ZnO, ZrB 2 , GaP, diamond, and combinations thereof .
(a) 기판 상에 제 1 GaN층을 형성하는 단계;
(b) 상기 제 1 GaN층을 식각하여 에칭 피트를 형성하는 단계;
(c) 상기 에칭 피트 내에 구형 나노입자를 형성하는 단계; 및
(d) 상기 제 1 GaN층 및 상기 구형 나노입자 상에 활성층 및 제 2 GaN층을 순차적으로 형성시키는 단계
를 포함하는, 반도체 발광소자의 제조 방법.
(a) forming a first GaN layer on the substrate;
(b) etching the first GaN layer to form etching pits;
(c) forming spherical nanoparticles in the etch pit; And
(d) sequentially forming an active layer and a second GaN layer on the first GaN layer and the spherical nanoparticles
A manufacturing method of a semiconductor light emitting device comprising a.
제 9 항에 있어서,
상기 (a) 단계의 상기 기판 상에 상기 제 1 GaN층을 형성하기 이전에 상기 기판을 패터닝(patterning)하여 상기 기판 상에 요철 구조를 형성하는 단계를 추가 포함하는, 반도체 발광소자의 제조 방법.
The method of claim 9,
And forming a concave-convex structure on the substrate by patterning the substrate before forming the first GaN layer on the substrate of step (a).
제 10 항에 있어서,
상기 패터닝은 습식 식각 또는 건식 식각에 의하는 것인, 반도체 발광소자의 제조 방법.
11. The method of claim 10,
The patterning is a method of manufacturing a semiconductor light emitting device by wet etching or dry etching.
제 10 항에 있어서,
상기 요철 구조의 오목부 내에 구형 나노입자를 형성하는 단계를 추가 포함하는, 반도체 발광소자의 제조 방법.
11. The method of claim 10,
And forming spherical nanoparticles in the concave portion of the uneven structure.
제 10 항에 있어서,
상기 요철 구조는 양각, 음각 또는 음양각 혼용인 것인, 반도체 발광소자의 제조 방법.
11. The method of claim 10,
The concave-convex structure is embossed, engraved or embossed mixed method of the semiconductor light emitting device.
제 10 항에 있어서,
상기 요철 구조는 줄무늬, 원기둥, 반구, 원뿔대, 다각뿔대 및 이들의 조합들로 이루어진 군에서 선택되는 것인, 반도체 발광소자의 제조 방법.
11. The method of claim 10,
The uneven structure is selected from the group consisting of stripes, cylinders, hemispheres, truncated cones, polygonal truncated cones, and combinations thereof.
제 9 항에 있어서,
상기 (c) 단계에서 상기 구형 나노입자는 스핀 코팅, 용매 증발, 전기 영동, 수직 딥핑(vertical-dipping) 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것인, 반도체 발광소자의 제조 방법.
The method of claim 9,
In the step (c), the spherical nanoparticles are formed by a method selected from the group consisting of spin coating, solvent evaporation, electrophoresis, vertical dipping and combinations thereof. Manufacturing method.
제 12 항에 있어서,
상기 구형 나노입자는 스핀 코팅, 용매 증발, 전기 영동, 수직 딥핑 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것인, 반도체 발광소자의 제조 방법.
13. The method of claim 12,
Wherein the spherical nanoparticles are formed by a method selected from the group consisting of spin coating, solvent evaporation, electrophoresis, vertical dipping, and combinations thereof.
제 9 항에 있어서,
상기 기판은 사파이어(sapphire), MgAl2O4, GaN, GaAs, SiC, Si, ZnO, ZrB2, GaP, 다이아몬드, 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 반도체 발광소자의 제조 방법.
The method of claim 9,
The substrate is a semiconductor light emitting device comprising one selected from the group consisting of sapphire (Sapphire), MgAl 2 O 4 , GaN, GaAs, SiC, Si, ZnO, ZrB 2 , GaP, diamond, and combinations thereof Method of preparation.
제 9 항에 있어서,
상기 (c) 단계에서 상기 에칭 피트 내에 구형 나노입자를 형성한 후에 상기 구형 나노입자 상에 제 1 GaN 층을 추가 형성하는 단계를 더 포함하는 것인, 반도체 발광소자의 제조 방법.
The method of claim 9,
And forming a first GaN layer on the spherical nanoparticles after the forming of the spherical nanoparticles in the etching pit in the step (c).
KR1020120011258A 2012-02-03 2012-02-03 Semiconductor light emitting device method of manufacturing the same KR20130090149A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120011258A KR20130090149A (en) 2012-02-03 2012-02-03 Semiconductor light emitting device method of manufacturing the same
PCT/KR2013/000862 WO2013115614A1 (en) 2012-02-03 2013-02-04 Semiconductor light-emitting element and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011258A KR20130090149A (en) 2012-02-03 2012-02-03 Semiconductor light emitting device method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20130090149A true KR20130090149A (en) 2013-08-13

Family

ID=48905573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011258A KR20130090149A (en) 2012-02-03 2012-02-03 Semiconductor light emitting device method of manufacturing the same

Country Status (2)

Country Link
KR (1) KR20130090149A (en)
WO (1) WO2013115614A1 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1704596A2 (en) * 2003-09-05 2006-09-27 Dot Metrics Technology, Inc. Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
KR100887067B1 (en) * 2006-02-14 2009-03-04 삼성전기주식회사 Manufacturing Method for Semiconductor Emitting Device with nano pattern structure
KR101109195B1 (en) * 2005-12-19 2012-01-30 삼성전자주식회사 Three dimensional light emitting device and preparation method thereof
KR100994643B1 (en) * 2009-01-21 2010-11-15 주식회사 실트론 Manufacturing method of compound semiconductor substrate using spherical balls, compound semiconductor substrate and compound semiconductor device using the same
JP2011216549A (en) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp METHOD OF MANUFACTURING GaN-BASED SEMICONDUCTOR EPITAXIAL SUBSTRATE

Also Published As

Publication number Publication date
WO2013115614A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US8390010B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US9478705B2 (en) Solid state light emitting devices based on crystallographically relaxed structures
US11605669B2 (en) Monolithic LED array and a precursor thereto
JP6242688B2 (en) Semiconductor device and manufacturing method
KR20070058612A (en) Textured light emitting diodes
KR102352661B1 (en) Light-emitting device with patterned substrate
US20090047751A1 (en) Method of fabricating semiconductor laser
TW201838204A (en) Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
TWI774759B (en) Light-emitting device and manufacturing method thereof
KR20160056525A (en) Light emitting device and method of making the same
KR20130099574A (en) Light emitting diode having gallium nitride substrate
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
KR100887856B1 (en) Nitride semiconductor LED and fabrication method thereof
US20220262977A1 (en) Light-emitting diode and manufacturing method
KR20130090149A (en) Semiconductor light emitting device method of manufacturing the same
KR20140023754A (en) Light emitting diode including substrate having concave-convex pattern and method for fabricating the same
KR100867499B1 (en) Nitride Semiconductor Light Emitting Device and Method for Manufacturing the Same
KR20140036396A (en) Light emitting diode comprising porous transparent electrode and method of fabricating the same
WO2023282178A1 (en) Semiconductor light-emitting element, vehicle lamp, and method for manufacturing semiconductor light-emitting element
KR100808197B1 (en) LED having vertical structure and method for making the same
KR20130040532A (en) Light emitting device with sandglass structure and fabrication method thereof
KR102128835B1 (en) Automotive application composition comprising light emitting device for light amplification using graphene quantum dot
US8569737B2 (en) Broadband light emitting diodes and method for producing same
KR20090009176A (en) Nitride semiconductor led
TW202243273A (en) Light-emitting device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid