KR20090009176A

KR20090009176A - Nitride semiconductor led

Info

Publication number: KR20090009176A
Application number: KR1020080128353A
Authority: KR
Inventors: 김재현; 박형조; 최희석
Original assignee: 엘지이노텍 주식회사
Priority date: 2008-12-17
Filing date: 2008-12-17
Publication date: 2009-01-22

Abstract

The nitride semiconductor light emitting diode is provided to efficiently emit the photon generated in the inside of the emitting device by forming the micro cavity in the surface of semiconductor layer. The active layer(119) is formed on the n-type semiconductor layer(117). The p-type semiconductor layer(121) is formed on the active layer. The surface of the p-type semiconductor layer comprises the micro cavity(122). The micro cavity can be formed with the same material as the p-type semiconductor layer. The micro cavity can be the selective growth layer of the p-type semiconductor layer. The diameter of the micro cavity can be 100~1000nm.

Description

Nitride semiconductor light emitting device

본 발명은 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다. The present invention relates to a nitride semiconductor light emitting device and a method of manufacturing the same.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.In general, a semiconductor light emitting device (LED) is a light emitting diode (LED), which is used to send and receive signals by converting electrical signals into infrared, visible or light forms using the characteristics of compound semiconductors. It is an element.

LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.The use range of LED is used in home appliances, remote controllers, electronic signs, indicators, and various automation devices, and the types are divided into IRED (Infrared Emitting Diode) and VLED (Visible Light Emitting Diode).

특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있는데, 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지고, 이를 이용한 밴드갭 엔지니어링은 하나의 반도체상에서 빛의 삼원색을 구현할 수 있다는 장점이 있기 때문이다.In particular, many researches and investments have been made on semiconductor optical devices using Group 3 and Group 5 compounds such as GaN (gallium nitride), AlN (aluminum nitride), and InN (indium nitride). This is because bandgap engineering using a very wide bandgap ranging from eV to 6.2 ev has the advantage of realizing three primary colors of light on a single semiconductor.

최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.Recently, the development of blue and green light emitting devices using nitride semiconductors has revolutionized the optical display market and is considered as one of the promising industries that can create high added value in the future. However, as mentioned above, in order to pursue more industrial use in such a nitride semiconductor optical device, increasing light emission luminance is also a problem to be taken first.

도 1은 종래 질화물 반도체 발광 소자를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional nitride semiconductor light emitting device.

도 1에 도시된 바와 같이, GaN계 질화물 반도체 발광소자는 사파이어 기판(11) 상에 버퍼층(12)을 형성하고 그 상부에 n-GaN 층(13), 다중양자우물구조로 형성되어 광을 방출하는 활성층(14)과, p-GaN층(15) 및 투명전극(16)을 포함하여 구성된다.As shown in FIG. 1, a GaN-based nitride semiconductor light emitting device forms a buffer layer 12 on a sapphire substrate 11 and has an n-GaN layer 13 and a multi-quantum well structure formed thereon to emit light. And an active layer 14, a p-GaN layer 15, and a transparent electrode 16.

이때, 투명전극(16)부터 n-GaN 층(13)까지 부분 식각하여 n-GaN층(13)을 외부로 노출시키고 n-GaN층(13)에 n형 전극(18)을 형성시키고, 상기 투명전극(16) 상에는 p형 전극(17)을 형성시켜 준다. At this time, by partially etching the transparent electrode 16 to the n-GaN layer 13 to expose the n-GaN layer 13 to the outside and to form the n-type electrode 18 in the n-GaN layer 13, The p-type electrode 17 is formed on the transparent electrode 16.

이러한 질화물 반도체 발광소자는 P/N 접합 사이의 활성층(14)에서의 전자와 정공의 재 결합에 의해 광자(Photon)가 발생되고, 상기 광자가 발광 소자의 외부로 탈출하면서 빛이 발생되는 원리를 가지고 있다.In the nitride semiconductor light emitting device, a photon is generated by recombination of electrons and holes in the active layer 14 between the P / N junctions, and the photon is emitted to the outside of the light emitting device. Have.

그러나, 질화물 반도체 발광소자를 구성하고 있는 물질의 굴절률(refractive index)이 소자의 외부를 둘러싸고 있는 물질(예: 공기, 수지(resin), 기판 등)의 굴절률 보다 커서 소자 내부에서 생성된 광자가 외부로 탈출하지 못하고, 내부에서 흡수되어 낮은 외부 양자효율(extraction efficiency)을 가지는 문제점이 있다.However, since the refractive index of the material constituting the nitride semiconductor light emitting device is larger than the refractive index of the material (eg, air, resin, substrate, etc.) surrounding the outside of the device, photons generated inside the device are external There is a problem in that it does not escape, but is absorbed inside and has a low external quantum efficiency.

이러한 낮은 양자효율을 극복하기 위해 다양한 기술들이 적용되었고, 그 기술 중 하나가 사파이어 기판에 일정한 패턴(PSS : Patterned Sapphire substrate) 을 형성하는 구조이다. 이러한 일정한 패턴은 수 마이크론(micron) 크기를 갖는 패턴으로서 패턴 밀도를 증가시키는데 한계가 있어, 발광소자의 광 특성의 개선에도 한계가 있다.Various techniques have been applied to overcome such low quantum efficiency, and one of the techniques is a structure for forming a patterned sapphire substrate (PSS) on a sapphire substrate. Such a constant pattern is a pattern having a size of several microns and has a limit in increasing the pattern density, and thus there is a limit in improving the optical characteristics of the light emitting device.

또한, p-GaN층에, MgN 층을 씨드(Seed)층으로 형성하고, p-GaN을 재성장(re-growth)하는 방식을 통하여 미세 요철(roughness) 구조를 형성하는 방식이 있는데, 이렇게 형성된 미세 요철은 활성층에서 발생된 광을 산란시킴으로써 외부로 방출되는 광량을 증가시킬 수 있다.In addition, there is a method of forming a fine roughness structure by forming a MgN layer as a seed layer on the p-GaN layer and re-growth of p-GaN. Unevenness may increase the amount of light emitted to the outside by scattering light generated in the active layer.

그러나, 종래의 방법은 반도체층의 표면 구조(morphology), 가령, 재성장 입자(re-growth grain)의 크기, 형성 영역, 두께와 폭 등의 형태 요소를 제어하기가 어렵고, 씨드층의 역할을 하는 MgN 층의 높은 저항 성분으로 인하여 전류 특성을 저항시키는 문제점이 있다.However, the conventional method is difficult to control the surface morphology of the semiconductor layer, such as shape factors such as the size of the re-growth grain, the formation region, the thickness and the width, and serve as the seed layer. Due to the high resistive component of the MgN layer, there is a problem of resisting the current characteristics.

본 발명은 발광소자의 발광 특성을 극대화하기 위한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.The present invention provides a nitride semiconductor light emitting device and a method of manufacturing the same to maximize the light emitting characteristics of the light emitting device.

본 발명은 반도체층 표면에 나노 크기의 구조물(미세 요철)을 형성할 수 있도록 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.The present invention provides a nitride semiconductor light emitting device capable of forming nano-sized structures (fine irregularities) on the surface of a semiconductor layer and a method of manufacturing the same.

본 발명은 반도체층 표면에 나노 크기의 구조물(미세 요철)을 랜덤하게 형성할 수 있도록 한 질화물 반도체 발광소자 및 그 제조방법을 제공한다.The present invention provides a nitride semiconductor light emitting device capable of randomly forming a nano-sized structure (fine irregularities) on the surface of a semiconductor layer and a method of manufacturing the same.

본 발명에 의한 질화물 반도체 발광소자는 n형 반도체층; 표면에 나노 크기의 미세요철 구조물이 형성된 p형 반도체층; 및 상기 n형 반도체층의 전자와 상기 p형 반도체층의 정공이 결합되어 광이 발생되는 활성층을 포함한다.The nitride semiconductor light emitting device according to the present invention comprises an n-type semiconductor layer; A p-type semiconductor layer having nano-sized microstructures formed on its surface; And an active layer in which electrons of the n-type semiconductor layer and holes of the p-type semiconductor layer are combined to generate light.

본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 n형 반도체층이 형성되는 단계; 상기 n반도체층 위에, 전자와 정공이 결합되어 광이 발생되는 활성층이 형성되는 단계; 상기 활성층 위에 p형 반도체층이 형성되는 단계; 및 상기 p형 반도체층의 표면에 나노 크기의 미세요철 구조물이 형성되는 단계를 포함한다.A method of manufacturing a nitride semiconductor light emitting device according to the present invention includes the steps of forming an n-type semiconductor layer; Forming an active layer on which the light is generated by combining electrons and holes on the n semiconductor layer; Forming a p-type semiconductor layer on the active layer; And forming a micro-scale uneven structure on the surface of the p-type semiconductor layer.

또한, 본 발명에 의한 질화물 반도체 발광소자 제조 방법 중에서, 상기 미세요철 구조물이 형성되는 단계는, 상기 p형 반도체층 위에 제1마스크층이 형성되는 단계; 상기 제1마스크층 위에 제2마스크층이 형성되는 단계; 상기 제2마스크층이 열처리 공정에 의하여 클러스터 형태로 처리되는 단계; 상기 제1마스크층이 식각되 는 단계; 및 상기 p형 반도체층이 상기 제1마스크층의 식각 영역에서 재성장됨으로써 상기 미세요철 구조물이 형성되는 단계를 포함한다.In addition, in the nitride semiconductor light emitting device manufacturing method according to the present invention, the step of forming the fine concave-convex structure, the step of forming a first mask layer on the p-type semiconductor layer; Forming a second mask layer on the first mask layer; Treating the second mask layer in a cluster form by a heat treatment process; Etching the first mask layer; And forming the fine concave-convex structure by re-growing the p-type semiconductor layer in the etching region of the first mask layer.

본 발명에 의한 질화물 반도체 발광소자 및 그 제조방법에 의하면, 반도체층 표면에 나노 구조물(미세요철)을 형성해 줌으로써 다양한 임계각을 형성할 수 있고, 발광 소자의 내부에서 생성된 광자를 효율적으로 외부로 방출될 수 있는 효과가 있다.According to the nitride semiconductor light emitting device according to the present invention and a method of manufacturing the same, various critical angles can be formed by forming nanostructures (microconductors) on the surface of the semiconductor layer, and efficiently emit photons generated inside the light emitting device to the outside. There is an effect that can be.

또한, 본 발명에 의하면, 발광소자의 반도체층 표면에 형성되는 나노 구조물(미세요철) 구조에 의해 높은 광 출력을 얻을 수 있어, 발광 소자의 광 특성을 개선하는 효과가 있다.In addition, according to the present invention, a high light output can be obtained by the nanostructure (microconcave-convex) structure formed on the surface of the semiconductor layer of the light emitting device, thereby improving the optical characteristics of the light emitting device.

또한, 본 발명에 의하면, 반도체 표면에 일정 구조물(패턴 구조물)을 형성하기 위한 포토리소그라피 공정을 생략할 수 있는 효과가 있다.In addition, according to the present invention, there is an effect that the photolithography process for forming a predetermined structure (pattern structure) on the semiconductor surface can be omitted.

이하 첨부된 도면을 참조하여 본 발명에 의한 질화물 반도체 발광소자 및 그 제조 방법에 대하여 설명한다.Hereinafter, a nitride semiconductor light emitting device and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 적층 형태를 도시한 단면도이다.2 is a cross-sectional view illustrating a stacked form of a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 2에 의하면, 본 발명의 실시예에 따른 질화물 반도체 발광소자는 기판(111), 버퍼층(115), n형 반도체층(117), 활성층(119), p형 반도체층(121), 투명전극층(123), p형 전극(125) 및 n형 전극(127)을 포함하여 이루어지는데, 상기 p형 반도체층(121)은 표면에 나노 크기의 미세요철 구조물(122)이 형성된다.2, the nitride semiconductor light emitting device according to the embodiment of the present invention includes a substrate 111, a buffer layer 115, an n-type semiconductor layer 117, an active layer 119, a p-type semiconductor layer 121, and a transparent electrode layer. 123, a p-type electrode 125, and an n-type electrode 127, wherein the p-type semiconductor layer 121 has a nano-sized micro-concave structure 122 formed on a surface thereof.

상기 기판(111)은 사파이어 기판, SiC, Si 기판 등이 이용될 수 있고, 상기 버퍼층(115)은 기판(111)과 반도체층의 격자상수 차이를 줄여주기 위한 것으로서, 예컨대 AlInN 구조, InGaN/GaN 초격자 구조, InGaN/GaN 적층구조, AlInGaN/InGaN/GaN의 적층구조 중에서 선택되어 형성될 수 있다. The substrate 111 may be a sapphire substrate, SiC, Si substrate, etc., the buffer layer 115 is to reduce the difference in the lattice constant between the substrate 111 and the semiconductor layer, for example, AlInN structure, InGaN / GaN The superlattice structure, the InGaN / GaN stacked structure, AlInGaN / InGaN / GaN can be selected from a stacked structure formed.

상기 버퍼층(115) 상에는 n형 반도체층(117)이 형성되는데, n형 반도체층(117)은 n-GaN층으로 형성될 수 있으며, 실리콘이 도핑될 수 있다. An n-type semiconductor layer 117 is formed on the buffer layer 115. The n-type semiconductor layer 117 may be formed of an n-GaN layer, and may be doped with silicon.

여기서, 상기 버퍼층(115)과 n형 반도체층(117) 사이에는 언도프드(Undopped) GaN층이 형성될 수 있다. 상기 언도프드 GaN층은 예컨대, 1500℃의 성장온도에서 상기 버퍼층(115) 상에 NH₃와 트리메탈 갈륨(TMGa)을 공급하여, 소정 두께로 도펀트를 포함하지 않은 언도프드 GaN층이 형성된다. 또한 본 발명은 상기 기판(111) 상에 버퍼층(115) 및 언도프드 GaN층이 모두 형성될 수 있고, 또는 어느 하나의 층만 형성되거나 두 층이 모두 제거되는 구조로 형성될 수도 있다.Here, an undoped GaN layer may be formed between the buffer layer 115 and the n-type semiconductor layer 117. The undoped GaN layer is supplied with NH ₃ and trimetal gallium (TMGa) on the buffer layer 115 at a growth temperature of 1500 ° C., for example, to form an undoped GaN layer containing no dopant in a predetermined thickness. In addition, in the present invention, both the buffer layer 115 and the undoped GaN layer may be formed on the substrate 111, or may be formed in a structure in which only one layer is formed or both layers are removed.

상기 n형 반도체층(117) 상에는 활성층(119)이 형성된다. 이러한 활성층(119)은 예컨대, 780℃의 성장 온도에서 질소를 캐리어 가스로 사용하여 NH₃, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN/GaN으로 이루어진 활성층을 120Å 내지 1200Å의 두께로 성장시킨다. 이때, 활성층(119)의 조성은 InGaN의 In 원소성분의 몰 비율에 차이를 두고 성장시킨 적층 구성일 수 있다. The active layer 119 is formed on the n-type semiconductor layer 117. The active layer 119, for example, supplies NH ₃ , TMGa, and trimethylindium (TMIn) using nitrogen as a carrier gas at a growth temperature of 780 ° C. to grow an active layer made of InGaN / GaN to a thickness of 120 kPa to 1200 kPa. Let's do it. At this time, the composition of the active layer 119 may be a laminated configuration grown with a difference in the molar ratio of the In element component of InGaN.

상기 활성층(119)이 형성된 후, 활성층(119) 상에 p형 도펀트를 함유한 p형 반도체층(121)이 형성된다. 이러한 p형 반도체층(121)은 p-GaN층으로서 수백에서 수천 Å의 두께로 성장된다. After the active layer 119 is formed, a p-type semiconductor layer 121 containing a p-type dopant is formed on the active layer 119. The p-type semiconductor layer 121 is grown as a p-GaN layer with a thickness of several hundred to several thousand micrometers.

또한, 상기 p형 반도체층(121)의 표면에는 나노(nano) 크기의 미세요철 구조물(122)이 형성되는데, 미세요철 구조물(122)은 p형 반도체층(121) 표면에서 광자(photon)에 영향을 줄 수 있는(즉, 다양한 임계각을 형성함으로써 활성층(119)에서 발생된 빛이 외부로 산란될 수 있는) 최소한 크기(구조물 크기 ≥ 100nm)를 가지며 고밀도로 집적된 구조이다. 그리고 미세요철 구조물(122)의 크기는 지름(width)이 100~1000nm 정도이며, 높이(height)는 100~600nm 정도로 형성될 수 있다. In addition, a nano-small fine concave structure 122 is formed on a surface of the p-type semiconductor layer 121, and the fine concave-convex structure 122 is formed on a photon on the surface of the p-type semiconductor layer 121. It is a high density integrated structure having a minimum size (structure size ≧ 100 nm) that can affect (ie, light generated in the active layer 119 can be scattered to the outside by forming various critical angles). In addition, the size of the fine concave-convex structure 122 may have a diameter of about 100 to 1000 nm, and a height of about 100 to 600 nm.

또한, 상기 미세요철 구조물(122)은 원통형, 렌즈형, 원뿔형 형태 중 어느 하나의 형태이거나 이들이 조합된 형태로 형성될 수 있으며, 랜덤한 크기 및 랜덤한 형태로 형성될 수도 있고, 또는 일정한 패턴을 갖고 형성될 수도 있다.In addition, the fine concave-convex structure 122 may be formed in one of cylindrical, lenticular, and conical forms, or a combination thereof, may be formed in a random size and a random form, or may have a predetermined pattern. It may be formed with.

상기 p형 반도체층(121) 상에는 투명전극층(123)이 형성된다. 상기 투명전극층(123)은 투과성 산화막으로서 ITO, ZnO, RuOx, TiOx, IrOx 중 적어도 하나 이상으로 이루어질 수 있다. The transparent electrode layer 123 is formed on the p-type semiconductor layer 121. The transparent electrode layer 123 may be formed of at least one of ITO, ZnO, RuOx, TiOx, and IrOx as a transparent oxide film.

그리고 전극 패드 형성을 위해 상기 투명전극층(123)에서 n형 반도체층(117)까지 부분 식각하여 식각된 n형 반도체층(117) 상에 n형 전극(127)을 형성하고, 상기 투명전극층(123) 상에 p형 전극(125)을 형성한다(이때, 투명전극층(123)도 부분식각되고, p형 전극(125)은 식각되어 개방된 p형 반도체층(121) 상에 형성됨).An n-type electrode 127 is formed on the n-type semiconductor layer 117 which is partially etched from the transparent electrode layer 123 to the n-type semiconductor layer 117 to form an electrode pad, and the transparent electrode layer 123. In this case, the p-type electrode 125 is formed (in this case, the transparent electrode layer 123 is partially etched, and the p-type electrode 125 is formed on the p-type semiconductor layer 121 which is etched and opened).

여기서, 상기 p형 반도체층(121)의 미세요철 구조물(122) 위에, n-GaN과 같 은 n형 반도체층이 더 형성될 수 있으며, 이는 질화물 반도체 발광소자(100)를 npn 구조로 만들어 준다. 즉, 본 발명의 질화물 반도체 발광 소자는 pn 접합 구조 또는 npn 접합 구조에 적용될 수 있다.Here, an n-type semiconductor layer, such as n-GaN, may be further formed on the uneven structure 122 of the p-type semiconductor layer 121, which makes the nitride semiconductor light emitting device 100 an npn structure. . That is, the nitride semiconductor light emitting device of the present invention can be applied to a pn junction structure or an npn junction structure.

이하, 도 3 내지 도 9를 참조하여, 본 발명에 의한 질화물 반도체 발광소자(100), 특히 미세요철 구조물(122)의 제조 방법에 대하여 상세히 설명한다.Hereinafter, a method of manufacturing the nitride semiconductor light emitting device 100, in particular, the fine concave-convex structure 122 according to the present invention will be described in detail with reference to FIGS. 3 to 9.

도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 p형 반도체층(121) 위에 제1마스크층(200)이 형성된 형태를 예시한 도면이다.3 is a view illustrating a form in which the first mask layer 200 is formed on the p-type semiconductor layer 121 of the nitride semiconductor light emitting device 100 according to the embodiment of the present invention.

전술한 바와 같이, 기판(111)으로부터 버퍼층(115), n형 반도체층(117), 활성층(119), p형 반도체층(121)이 차례대로 형성되고, 이어서 p형 반도체층(121)의 표면에 미세요철 구조물(122)을 형성하기 위한 공정이 진행된다.As described above, the buffer layer 115, the n-type semiconductor layer 117, the active layer 119, and the p-type semiconductor layer 121 are sequentially formed from the substrate 111, followed by the p-type semiconductor layer 121. A process for forming the fine concave-convex structure 122 on the surface is in progress.

도 3 내지 도 9는, 기판(111) 내지 활성층(119)까지의 적층물은 생략되어 있는 상태이다.3-9, the laminated body from the board | substrate 111 to the active layer 119 is abbreviate | omitted.

도 3에 도시된 것처럼, p형 반도체층(121) 위에 제1마스크층(200)이 적층되는데, 제1마스크층(200)은 예컨대 플라즈마 화학기상 증착법(PECVD : plasma enhanced chemical vapor deposition)을 이용하여 SiO₂ 박막으로 증착된다. 즉, SiO₂ 박막을 형성하기 위해 SiH₄, N₂O, N₂ 가스를 주입한 후 일정 조건에서 플라즈마를 점화하여 Si 반응종과 O 반응종을 형성하게 되며, 두 반응종이 서로 결합하여 SiO₂ 박막이 증착된다. As shown in FIG. 3, the first mask layer 200 is stacked on the p-type semiconductor layer 121, and the first mask layer 200 may be formed using, for example, plasma enhanced chemical vapor deposition (PECVD). Is deposited into a SiO ₂ thin film. That is, SiH _4, N ₂ O, N and then injecting a _second gas, and to form a Si reactive species and the O reaction species to ignite a plasma in certain conditions, two reactions paper combined with each other to SiO ₂ to form an SiO ₂ thin film A thin film is deposited.

또한, 제1마스크층(200)은 플라즈마 화학기상 증착법을 이용하여 규소산화 물(SiO₂) 또는 규소 질화물(Si₃N₄)을 100~2000nm 두께로 증착될 수 있다.In addition, the first mask layer 200 may be deposited with a silicon oxide (SiO ₂ ) or silicon nitride (Si ₃ N ₄ ) to a thickness of 100 ~ 2000nm using a plasma chemical vapor deposition method.

상기 제1마스크층(200)이 증착되면, 그 위로 제2마스크층(210)이 증착된다.When the first mask layer 200 is deposited, a second mask layer 210 is deposited thereon.

도 4는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제2마스크층(210)이 형성된 형태를 예시한 도면이다.4 is a view illustrating a form in which the second mask layer 210 is formed in the nitride semiconductor light emitting device 100 according to the embodiment of the present invention.

상기 제2마스크층(210)은 금속으로 증착되며, 이때 금속 박막을 증착할 수 있는 방법은 모두 사용될 수 있다. 예를 들어, 전자빔 증착기(E-beam evaporator), 열 증착기(thermal evaporator), 스퍼터링(sputtering) 방법 등이 이용될 수 있다.The second mask layer 210 is deposited with a metal, and any method capable of depositing a metal thin film may be used. For example, an E-beam evaporator, a thermal evaporator, a sputtering method, or the like may be used.

또한, 상기 금속 재질로는 Ag, Cr, Ni, Au, Pt 등 어느 하나 또는 이들의 혼합된 재질을 사용할 수 있는데, 본 발명의 실시예에서 상기 제2마스크층(210)은 열적으로 가장 불안정한 특성을 보이는 Ag이 사용되는 것으로 한다.In addition, the metal material may be any one of Ag, Cr, Ni, Au, Pt, etc., or a mixture thereof. In the embodiment of the present invention, the second mask layer 210 is thermally unstable. It is assumed that Ag showing is used.

상기 제2마스크층(210)은 가령, 5~50nm의 두께로 증착될 수 있다.The second mask layer 210 may be deposited to have a thickness of, for example, 5 to 50 nm.

도 5는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제2마스크층(210)이 열처리된 형태를 예시한 도면이다.5 is a view illustrating a form in which the second mask layer 210 of the nitride semiconductor light emitting device 100 is heat-treated according to an embodiment of the present invention.

도 5에 도시된 것처럼, 상기 제2마스크층(210)은 열처리 공정을 통하여 나노 크기의 클러스터 형태를 이루게 되는데, 제2마스크층(210)에 수 백도의 온도(예: 300~600℃)에서 수십 내지 수백 초(예: 30~400sec) 동안 열 처리 공정을 수행한다.As shown in FIG. 5, the second mask layer 210 forms a nanoscale cluster through a heat treatment process, and at a temperature of several hundred degrees (eg, 300 to 600 ° C.) in the second mask layer 210. The heat treatment process is carried out for tens to hundreds of seconds (eg 30 to 400 sec).

이렇게 열처리 공정을 거치면, 상기 제2마스크층(210)은 열적으로 불안정한 상태인 Ag과 p형 반도체층(121) 사이의 표면 장력에 의하여 200~800nm 크기의 클러스터 형태로 정렬된다. 즉, 액체 상태화된 Ag은 표면 장력에 의하여 원형으로 서로 뭉치게 되고(migration) 클러스터 형태를 이룬다.After the heat treatment process, the second mask layer 210 is aligned in the form of a cluster having a size of 200 to 800 nm by the surface tension between Ag and the p-type semiconductor layer 121 in a thermally unstable state. That is, the liquid-formed Ags are clustered together in a circle due to surface tension.

상기 제2마스크층(210)은 클러스터 형태를 이룬 상태에서 경화된다.The second mask layer 210 is cured in a cluster form.

도 6은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제1마스크층(200)이 식각된 형태를 예시한 도면이다.FIG. 6 is a view illustrating a form in which the first mask layer 200 is etched among the nitride semiconductor light emitting devices 100 according to an exemplary embodiment of the present invention.

이후, 제1마스크층(200)은 제2마스크층(210)의 클러스터(113b)의 패턴에 의하여 식각됨으로써 도 6과 같은 형태를 이루게 되며, 따라서, 제1마스크층(200)과 제2마스크층(210)에 의한 패턴 사이의 공간은 나노 단위의 미세한 크기를 가질 수 있다.Subsequently, the first mask layer 200 is etched by the pattern of the cluster 113b of the second mask layer 210 to form a shape as shown in FIG. 6, thus, the first mask layer 200 and the second mask are formed. The space between the patterns by the layer 210 may have a fine size in nano units.

상기 제1마스크층(200)은 건식 식각법(dry etching), 반응성 이온 식각법(RIE: Reactive ion etching) 등을 이용하여 식각 가능하다.The first mask layer 200 may be etched using dry etching, reactive ion etching (RIE), or the like.

도 7은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제2마스크층(210)이 제거된 형태를 예시한 도면이고, 도 8은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 p형 반도체층(미세요철 구조물에 해당됨; 122)이 재성장되는 형태를 예시한 도면이다.7 is a view illustrating a form in which the second mask layer 210 is removed from the nitride semiconductor light emitting device 100 according to the embodiment of the present invention, and FIG. 8 is a nitride semiconductor light emitting device according to the embodiment of the present invention. 100 illustrates a form in which a p-type semiconductor layer (corresponding to an uneven structure; 122) is regrown.

이어서, 화학적 에칭 공정이나 미세 연마 공정을 통하여 제2마스크층(210)이 제거되고, 도 7과 같이 제1마스크층(200)의 패턴 형태만 남게 된다.Subsequently, the second mask layer 210 is removed through a chemical etching process or a fine polishing process, and only the pattern shape of the first mask layer 200 remains as shown in FIG. 7.

상기 제1마스크층(200)의 패턴 식각 영역에 p형 반도체층(121)과 같은 재질의 p-GaN을 재성장시킴으로써 도 8에 도시된 것처럼, 미세요철 구조물(122)을 형성하게 되는데, 재성장되는 p-GaN은 제1마스크층(200)의 두께를 넘지 않는 것이 좋다.As shown in FIG. 8, by re-growing p-GaN of the same material as the p-type semiconductor layer 121 in the pattern etching region of the first mask layer 200, the fine concave structure 122 is formed. The p-GaN may not exceed the thickness of the first mask layer 200.

도 9는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100) 중 제1마스크 층(200)이 제거된 형태를 예시한 도면이고, 도 10은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 p형 반도체층(121) 상에 형성된 미세 요철 구조물(122)을 도시한 상면도이다.9 is a view illustrating a form in which a first mask layer 200 is removed from a nitride semiconductor light emitting device 100 according to an embodiment of the present invention, and FIG. 10 is a nitride semiconductor light emitting device according to an embodiment of the present invention. The top view of the fine uneven structure 122 formed on the p-type semiconductor layer 121 of the (100).

이후, 제1마스크층(200)이 제거되는데, SiO₂ 재질인 제1마스크층(200)은 불소와 같은 불화물질과 완충 HF 용액을 이용하여 식각될 수 있다.Thereafter, the first mask layer 200 is removed, and the first mask layer 200 made of SiO ₂ may be etched using a fluoride material such as fluorine and a buffered HF solution.

이때, 산화막 형성시의 조건(가령, 건식 산화막 또는 습식 산화막), 불순물의 정도, 후속 열처리 조건 등에 의하여 제1마스크층(200)의 제거 속도가 상이해지므로, 상기 요인들을 고려하여 제1마스크층(200)의 제거 공정이 진해되어야 한다.At this time, since the removal rate of the first mask layer 200 is different depending on the conditions (for example, dry oxide film or wet oxide film), impurities, and subsequent heat treatment conditions when the oxide film is formed, the first mask layer is considered in consideration of the above factors. The removal process of 200 should be concentrated.

상기 제1마스크층(200)이 제거됨으로써, 최종적으로 미세요철 구조물(122)만이 남게 되며, 미세요철 구조물(122)은 p형 반도체층(121)과 동일한 재질로 재성장된 것이므로 p형 반도체층(121)의 일부라고 볼 수 있다.As the first mask layer 200 is removed, only the fine uneven structure 122 remains, and the fine uneven structure 122 is regrown with the same material as the p-type semiconductor layer 121, and thus the p-type semiconductor layer ( 121).

따라서, 종래의 MgN 씨드층과 달리, 본 발명에 의한 미세요철 구조물(122)은 전류의 흐름에 전혀 지장을 주지 않으며, 표면 상에서 다양한 임계각을 구현할 수 있다.Therefore, unlike the conventional MgN seed layer, the fine concave-convex structure 122 according to the present invention does not interfere with the flow of current at all, and may implement various critical angles on the surface.

참고로, 제1마스크층(200)은 미세요철 구조물(122)의 재성장을 위한 패턴용 층이고, 제2마스크층(210)은 제1마스크층(200)의 패턴을 나노 단위의 크기로 형성하기 위한 식각 방지막이라고 볼 수 있다.For reference, the first mask layer 200 is a pattern layer for the regrowth of the fine concave-convex structure 122, and the second mask layer 210 forms the pattern of the first mask layer 200 in nano units. It can be said to be an etch stopper film.

이와 같은 공정을 통하여, p형 반도체층(121) 표면에 지름이 100~1000nm, 높이가 100~600nm 크기이고, 원뿔, 원통형, 렌즈(즉, 볼록 렌즈) 형태 등으로 도 10과 같은 미세요철 구조물(122)이 형성될 수 있는데, 이때, 상기 제2마스크층(210) 을 클러스터 형태로 열처리하는 공정을 제어함으로써, 제1마스크층(200)의 패턴 및 미세요철 구조물(122)의 크기와 형태를 결정할 수 있다.Through such a process, the surface of the p-type semiconductor layer 121 has a diameter of 100 to 1000 nm and a height of 100 to 600 nm, and has a concave-convex structure as shown in FIG. 10 in the form of a cone, a cylinder, and a lens (ie, a convex lens). 122 may be formed, and in this case, by controlling the process of heat treatment of the second mask layer 210 in the form of a cluster, the pattern of the first mask layer 200 and the size and shape of the uneven structure 122. Can be determined.

가령, 제2마스크층(210)의 클러스터 형태는 제2마스크층(210)의 두께, 열처리 온도, 열처리 시간, 제1마스크층(200)의 두께 중 하나 이상의 공정 요인에 의하여 조절 가능한 것이다.For example, the cluster shape of the second mask layer 210 may be controlled by one or more process factors among the thickness of the second mask layer 210, the heat treatment temperature, the heat treatment time, and the thickness of the first mask layer 200.

이후, p형 반도체층(121)의 미세요철 구조물(122) 위에 투명전극층(123)이 형성되고(투명전극층(123)이 형성되기 전에 미세요철 구조물(122)의 표면은 세정 공정을 거칠 수 있음), 투명전극층(123)으로부터 n형 반도체층(117)까지 부분식각된다(상기 투명전극층(123)의 일부 영역도 함께 식각됨).Subsequently, the transparent electrode layer 123 is formed on the uneven structure 122 of the p-type semiconductor layer 121 (before the transparent electrode layer 123 is formed, the surface of the uneven structure 122 may undergo a cleaning process). ), The portion is partially etched from the transparent electrode layer 123 to the n-type semiconductor layer 117 (a portion of the transparent electrode layer 123 is also etched together).

상기 투명전극층(123)의 부분식각된 영역에는 p형 전극(125)이 증착되고, 상기 n형 반도체층(117)의 부분식각된 영역에는 n형 전극(127)이 증착된다.The p-type electrode 125 is deposited on the partially etched region of the transparent electrode layer 123, and the n-type electrode 127 is deposited on the partially etched region of the n-type semiconductor layer 117.

이와 같이 질화물 반도체 발광소자(100)가 완성된 후, p형 전극(125) 및 n형 전극(127)을 통해 전압이 인가되면 활성층(119)에서 전자와 정공의 재결합으로 광자가 방출된다. 즉, p-n접합에 순방향으로 전압이 인가됨에 따라, n형 반도체층(117)의 전자 및 p형 반도체층(121)의 정공은 각각 p쪽, n쪽에 주입됨으로써 활성층(119)에서 재 결합된 광자가 소자 외부로 방출된다. After the nitride semiconductor light emitting device 100 is completed as described above, when voltage is applied through the p-type electrode 125 and the n-type electrode 127, photons are emitted by recombination of electrons and holes in the active layer 119. That is, as the voltage is applied to the pn junction in the forward direction, electrons of the n-type semiconductor layer 117 and holes of the p-type semiconductor layer 121 are injected to the p side and the n side, respectively, so that photons recombined in the active layer 119. Is emitted to the outside of the device.

이때, 활성층(119)에서 생성되어 상측으로 향하는 광자들은 p형 반도체층(121) 표면의 미세요철 구조물(122)과 다양한 임계각으로 충돌되고, 굴절, 산란되면서 외부로 방출된다. 즉, 미세요철 구조물(122)에 의하여 p형 반도체층(121) 표면은 평탄하지 않게 되고, 광입자는 항상 동일한 반사각을 통하여 내부에 갇히게 되는 현상을 억제할 수 있다.At this time, the photons generated in the active layer 119 and directed upward collide with the micro-concave structure 122 on the surface of the p-type semiconductor layer 121 at various critical angles, and are emitted to the outside while being refracted and scattered. That is, the surface of the p-type semiconductor layer 121 is not flat due to the uneven structure 122, and it is possible to suppress the phenomenon that optical particles are always trapped inside through the same reflection angle.

도 11은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 출력 특성을 측정한 그래프이다.11 is a graph measuring output characteristics of the nitride semiconductor light emitting device 100 according to the exemplary embodiment of the present invention.

도 11에 의하면, 발광 소자의 출력 특성이 박스 플롯(box plot) 형태로 측정되어 있는데, 본 발명에 의한 반도체 발광소자(100)의 출력 특성을 보면 최저(min) 값은 750이며, 최대(max) 값은 1050이고, 기준(center) 및 평균(average) 값은 950 정도로 나타난다.Referring to FIG. 11, the output characteristics of the light emitting device are measured in the form of a box plot. In view of the output characteristics of the semiconductor light emitting device 100 according to the present invention, the minimum value is 750 and the maximum value is max. ) Value is 1050, and the center and average values are about 950 degrees.

이에 반해 종래 발광 소자는 종류별로 상이하지만 최대 값이 800정도이며, 최소 값이 450정도로 나타나며, 센터 및 평균 값은 600~700 사이에 존재하게 된다. 이에 따라 본 발명은 높은 광 출력 특성을 갖는 발광 소자를 제조할 수 있다.On the other hand, the conventional light emitting device is different by type, but the maximum value is about 800, the minimum value is about 450, the center and the average value is present between 600 ~ 700. Accordingly, the present invention can manufacture a light emitting device having high light output characteristics.

이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. Although the present invention has been described above with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains may have an abnormality within the scope not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not illustrated.

예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.For example, each component shown in detail in the embodiment of the present invention may be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1은 종래 질화물 반도체 발광소자를 나타낸 단면도.1 is a cross-sectional view showing a conventional nitride semiconductor light emitting device.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 적층 형태를 도시한 단면도.2 is a cross-sectional view showing a stacked form of a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 p형 반도체층 위에 제1마스크층이 형성된 형태를 예시한 도면.3 is a view illustrating a form in which a first mask layer is formed on a p-type semiconductor layer among nitride semiconductor light emitting devices according to an exemplary embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제2마스크층이 형성된 형태를 예시한 도면.4 is a view illustrating a form in which a second mask layer is formed in a nitride semiconductor light emitting device according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제2마스크층이 열처리된 형태를 예시한 도면.5 is a view illustrating a form in which a second mask layer of a nitride semiconductor light emitting device according to an embodiment of the present invention is heat-treated;

도 6은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제1마스크층이 식각된 형태를 예시한 도면.6 is a view illustrating a form in which a first mask layer is etched among the nitride semiconductor light emitting devices according to the exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제2마스크층이 제거된 형태를 예시한 도면.7 is a view illustrating a form in which a second mask layer is removed from a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 p형 반도체층이 재성장되는 형태를 예시한 도면.8 is a view illustrating a form in which a p-type semiconductor layer is regrown among nitride semiconductor light emitting devices according to an exemplary embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 질화물 반도체 발광소자 중 제1마스크층이 제거된 형태를 예시한 도면.9 is a view illustrating a form in which a first mask layer is removed from a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 p형 반도체층 상에 형성된 미세 요철 구조물을 도시한 상면도.10 is a top view illustrating a fine uneven structure formed on the p-type semiconductor layer of the nitride semiconductor light emitting device according to the embodiment of the present invention.

도 11은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 출력 특성을 측정한 그래프.11 is a graph measuring output characteristics of a nitride semiconductor light emitting device according to an exemplary embodiment of the present invention.

Claims

n-type semiconductor layer;

An active layer on the n-type semiconductor layer;

A p-type semiconductor layer on the active layer; And

A nitride semiconductor light emitting device comprising a fine concave-convex structure on the p-type semiconductor layer.

The method of claim 1,

The uneven structure is a nitride semiconductor light emitting device formed of the same material as the p-type semiconductor layer.

The method of claim 1,

The uneven structure is a nitride semiconductor light emitting device is a selective growth layer of the p-type semiconductor layer.

The method of claim 1,

The uneven structure is a nitride semiconductor light emitting device having a diameter of 100 ~ 1000nm.

The method of claim 1,

The uneven structure is a nitride semiconductor light emitting device having a height of 100 ~ 600nm.

The method of claim 1,

The uneven structure is a nitride semiconductor light emitting device formed in a cylindrical or conical shape.

The method of claim 1,

The uneven structure is a nitride semiconductor light emitting device formed randomly.

The method of claim 1,

A nitride semiconductor light emitting device comprising a transparent electrode layer on the p-type semiconductor layer and the fine concave-convex structure.