KR20120063964A - Substrate for growing semiconductor, manufacturing method of the substrate for growing semiconductor, light emitting device using the substrate for growing semiconductor and manufacturing method of the light emitting device - Google Patents
Substrate for growing semiconductor, manufacturing method of the substrate for growing semiconductor, light emitting device using the substrate for growing semiconductor and manufacturing method of the light emitting device Download PDFInfo
- Publication number
- KR20120063964A KR20120063964A KR1020100125160A KR20100125160A KR20120063964A KR 20120063964 A KR20120063964 A KR 20120063964A KR 1020100125160 A KR1020100125160 A KR 1020100125160A KR 20100125160 A KR20100125160 A KR 20100125160A KR 20120063964 A KR20120063964 A KR 20120063964A
- Authority
- KR
- South Korea
- Prior art keywords
- beads
- base substrate
- recesses
- substrate
- equal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
Abstract
Description
본 발명은 반도체 성장용 기판, 반도체 성장용 기판의 제조방법, 반도체 성장용 기판을 이용한 발광소자 및 발광소자의 제조방법에 관한 것으로, 특히, 질화갈륨계 반도체물질을 성장시키는 데에 적합한 반도체 성장용 기판과 반도체 성장용 기판, 반도체 성장용 기판의 제조방법, 반도체 성장용 기판을 이용한 발광소자 및 이러한 발광소자의 제조방법에 관한 것이다.The present invention relates to a semiconductor growth substrate, a method for manufacturing a semiconductor growth substrate, a light emitting device using the semiconductor growth substrate, and a method for manufacturing the light emitting device, and in particular, for semiconductor growth suitable for growing gallium nitride-based semiconductor materials A light emitting device using a substrate, a semiconductor growth substrate, a semiconductor growth substrate, a semiconductor growth substrate, and a method of manufacturing the light emitting device.
발광소자(Light Emitting Device: LED)는 p-형 반도체층과 활성층과 n-형 반도체층을 포함하는 복수의 반도체층으로 형성되는 광전층, n-형 반도체층에 전자를 주입하는 제1 전극 및 p-형 반도체층에 정공을 주입하는 제2 전극을 포함하여 이루어진다. 이러한 발광소자는 제1 전극과 제2 전극 사이에 순방향전압이 인가되면, 광전층에서 제1 전극과 제2 전극 각각을 통해 주입된 전자와 정공이 만나 재결합하여 여기자(exciton)를 발생시키고, 이때 여기자가 여기상태에서 기저상태로 되면서 생성되는 광에너지를 방출한다. A light emitting device (LED) includes a photoelectric layer formed of a plurality of semiconductor layers including a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, a first electrode for injecting electrons into the n-type semiconductor layer; and a second electrode for injecting holes into the p-type semiconductor layer. In the light emitting device, when a forward voltage is applied between the first electrode and the second electrode, electrons and holes injected through the first electrode and the second electrode in the photoelectric layer meet and recombine to generate excitons. The excitons go from the excited state to the ground state and emit light energy generated.
발광소자에 이용되는 기판은 반도체물질과 유사한 격자상수를 갖는 재료로 선택되는데, 특히, 생산원가 절감을 위하여 알칼리 또는 산 또는 열에 의한 변형율이 낮으면서도 저가인 사파이어(Al2O3)기판으로 선택되는 것이 일반적이다.The substrate used in the light emitting device is selected as a material having a lattice constant similar to that of a semiconductor material. In particular, a low-cost sapphire (Al 2 O 3 ) substrate is selected even though the strain due to alkali, acid or heat is low to reduce production costs. Is common.
그런데 반도체물질은 외부(공기)보다 밀한매질이므로, 활성층에서 생성된 광은 특정임계각보다 낮은 입사각(여기서, "입사각"은 소자와 외부 사이의 계면에 광이 입사되는 각도를 의미함)을 가져야만 외부로 방출될 수 있다. However, since the semiconductor material is a denser medium than the outside (air), the light generated in the active layer must have an angle of incidence lower than a specific critical angle (where "incidence angle" means an angle at which light enters the interface between the device and the outside). It can be released to the outside.
그리고 특정임계각 이상의 입사각을 갖는 광은 소자 내로 반사되어, 소자에서 생성된 광이 외부로 방출되는 비율(이하, "광추출효율"로 지칭함)이 향상되기 어려운 문제점이 있다. 또한, 소자 내에 속박된 광은 열로 변환되어, 열화에 의한 소자의 수명 감소 및 신뢰도 저하를 초래하는 문제점이 있다.In addition, the light having an incident angle greater than or equal to a specific critical angle is reflected into the device, so that the ratio of light emitted from the device to the outside (hereinafter, referred to as “light extraction efficiency”) is difficult to be improved. In addition, the light bound in the device is converted into heat, there is a problem that leads to a reduction in the lifetime and reliability of the device due to deterioration.
이에 따라 광추출효율을 향상시키기 위하여 기판의 상면을 복수의 오목부로 이루어진 요철 형태로 패턴하는 방안이 제시되었다. 기판 상면을 요철 형태로 패턴하는 과정은 기판 상면에 복수의 오목부에 대응되는 복수의 개구영역을 포함하는 포토레지스트를 형성하는 단계 및 포토레지스트를 마스크로 이용한 건식식각으로 기판 상면을 패턴하는 단계를 포함한다. Accordingly, in order to improve the light extraction efficiency, a method of patterning the upper surface of the substrate in a concave-convex shape consisting of a plurality of recesses has been proposed. The patterning of the upper surface of the substrate may include forming a photoresist including a plurality of opening regions corresponding to a plurality of recesses on the upper surface of the substrate, and patterning the upper surface of the substrate by dry etching using the photoresist as a mask. Include.
그런데 복수의 오목부는 광추출효율을 향상시킬 수 있을 정도의 깊이로 형성되어야 하는 반면, 건식식각에 의한 사파이어의 식각비(nm/min)가 매우 낮다. 그러므로 기판 상면을 요철 형태로 패턴하기 위해서는, 약 40분 정도의 공정시간 동안 기판을 건식식각하여야 한다.By the way, while the plurality of recesses should be formed to a depth enough to improve the light extraction efficiency, the etching ratio (nm / min) of sapphire by dry etching is very low. Therefore, in order to pattern the upper surface of the substrate in the form of unevenness, the substrate must be dry-etched for about 40 minutes of processing time.
이러한 30분 이상의 장시간동안 진행되는 건식식각에 의해 포토레지스트가 변형되거나 제거될 수 있다. 이에 따라 건식식각 공정이 진행되는 동안 마스크의 형태가 변형되어, 기판 상면의 요철 형태의 균일도가 향상되기 어려운 문제점이 있다. 그리고 장시간의 건식식각 공정이 종료될 때까지 마스크가 그대로 유지될 수 있도록 포토레지스트는 두꺼운 두께로 형성되어야만 하므로, 포토레지스트가 낭비되는 문제점이 있다. The photoresist may be deformed or removed by the dry etching that proceeds for a long time of 30 minutes or more. Accordingly, the shape of the mask is deformed during the dry etching process, so that uniformity of the uneven shape of the upper surface of the substrate is difficult to be improved. And since the photoresist must be formed to a thick thickness so that the mask can be maintained as it is until the long dry etching process is completed, there is a problem that the photoresist is wasted.
또한 기판에 30분 이상의 장시간동안 플라즈마를 이용하는 건식식각 공정을 실시하면, 높은 온도로 인해 기판의 전체 형태가 변형될 수 있다. 이러한 기판의 형태 변형으로 인해 기판 상면의 요철 형태가 변형되고, 그로 인해 기판 상면의 요철 형태의 균일도가 향상되기 어려운 문제점이 있다.In addition, if the substrate is subjected to a dry etching process using plasma for a long time of 30 minutes or more, the overall shape of the substrate may be deformed due to the high temperature. Due to the shape deformation of the substrate, the uneven shape of the upper surface of the substrate is deformed, and thus, the uniformity of the uneven shape of the upper surface of the substrate is difficult to be improved.
더불어 장시간의 건식식각 공정은 식각 가스 및 부산물등의 반응물을 발생시키고, 이러한 반응물은 기판 표면에 불순물로 잔존할 수 있다. 이때 기판 표면의 불순물은 기판의 식각에 영향을 미쳐서 기판 상면의 요철 형태를 변형시킴에 따라 기판 상면의 요철 형태의 균일도를 저해하고, 기판 상면에 성장될 반도체물질의 결정결함을 유발하는 문제점이 있다.In addition, a long dry etching process generates reactants such as etching gases and by-products, and these reactants may remain as impurities on the substrate surface. In this case, impurities on the surface of the substrate may affect the etching of the substrate, thereby deforming the uneven shape of the upper surface of the substrate, thereby inhibiting uniformity of the uneven shape of the upper surface of the substrate, and causing crystal defects of semiconductor materials to be grown on the upper surface of the substrate. .
따라서 소자의 광추출효율이 향상될 수 있고 반도체물질의 결정결함이 감소될 수 있도록, 높은 균일도를 갖는 요철 형태의 상면을 포함하는 반도체물질의 성장용 기판이 요구되고 있다.Therefore, there is a need for a substrate for growing a semiconductor material including an uneven top surface having high uniformity so that light extraction efficiency of the device can be improved and crystal defects of the semiconductor material can be reduced.
본 발명은 균일한 요철 형태의 상면을 포함할 수 있어, 발광소자의 광추출효율을 향상시킬 수 있고, 그 위에 성장되는 반도체물질의 결정결함을 줄일 수 있는 반도체 성장용 기판과 반도체 성장용 기판의 제조방법, 그리고 반도체 성장용 기판을 이용한 발광소자와 발광소자의 제조방법를 제공하기 위한 것이다.The present invention may include a top surface of a uniform concavo-convex shape, thereby improving light extraction efficiency of the light emitting device, and reducing the crystal defects of the semiconductor material grown thereon. A manufacturing method and a method of manufacturing a light emitting device and a light emitting device using the substrate for semiconductor growth.
이와 같은 과제를 해결하기 위하여, 본 발명은 복수의 오목부 형태로 패턴되는 상면을 포함하는 기초기판; 및 상기 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성하는 복수의 비즈를 포함하는 반도체 성장용 기판을 제공한다.In order to solve the above problems, the present invention includes a base substrate including an upper surface patterned in the form of a plurality of recesses; And a plurality of beads inserted into and fixed on the plurality of recesses to form a plurality of air gaps, respectively.
본 발명은 복수의 오목부 형태로 패턴되는 상면을 포함하는 기초기판을 마련하는 단계; 상기 기초기판의 상면에 복수의 비즈를 함유한 액상재료를 도포하는 단계; 및 상기 액상재료를 경화하여 상기 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성시키는 복수의 비즈를 형성하는 단계를 포함하는 반도체 성장용 기판의 제조방법을 제공한다.The present invention comprises the steps of providing a base substrate comprising an upper surface patterned in the form of a plurality of recesses; Applying a liquid material containing a plurality of beads to an upper surface of the base substrate; And curing the liquid material to form a plurality of beads, each of which is inserted and fixed on the plurality of recesses to form a plurality of air gaps.
본 발명은 복수의 오목부 형태로 패턴되는 상면을 포함하는 기초기판; 상기 기초기판 상면의 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성하는 복수의 비즈; 상기 복수의 비즈를 포함하는 상기 기초기판의 상면에 순차적으로 적층되는 제1 반도체층, 활성층 및 제2 반도체층; 상기 제2 반도체층 상의 전면에 형성되는 오믹접촉층; 상기 오믹접촉층, 상기 활성층 및 상기 제2 반도체층의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및 상기 오믹접촉층 상에 형성되는 제2 전극을 포함하는 발광소자를 제공한다.The present invention includes a base substrate including an upper surface patterned in the form of a plurality of recesses; A plurality of beads each of which is inserted into and fixed to a plurality of recesses on an upper surface of the base substrate to form a plurality of air gaps; A first semiconductor layer, an active layer, and a second semiconductor layer sequentially stacked on an upper surface of the base substrate including the plurality of beads; An ohmic contact layer formed on an entire surface of the second semiconductor layer; A first electrode formed on a portion of the first semiconductor layer exposed by removing portions of the ohmic contact layer, the active layer, and the second semiconductor layer; And it provides a light emitting device comprising a second electrode formed on the ohmic contact layer.
본 발명은 복수의 오목부 형태로 패턴되는 상면을 포함하는 기초기판을 마련하는 단계; 상기 기초기판의 상면에 복수의 비즈를 함유한 액상재료를 도포하는 단계; 상기 액상재료를 경화하여 상기 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성시키는 복수의 비즈를 형성하는 단계; 및 상기 복수의 비즈를 포함하는 상기 기초기판의 상면에 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 적층하는 단계를 포함하는 발광소자의 제조방법을 제공한다.The present invention comprises the steps of providing a base substrate comprising an upper surface patterned in the form of a plurality of recesses; Applying a liquid material containing a plurality of beads to an upper surface of the base substrate; Hardening the liquid material to form a plurality of beads which are fitted onto the plurality of recesses and are fixed to form a plurality of air gaps; And sequentially stacking a first semiconductor layer, an active layer, and a second semiconductor layer on an upper surface of the base substrate including the plurality of beads.
본 발명에 따른 반도체 성장용 기판은 복수의 오목부와 복수의 오목부 상에 끼워져서 고정되는 복수의 비즈에 의한 요철 형태의 상면을 갖는다. 이때 복수의 비즈는 일정한 형태와 크기를 갖도록 용이하게 형성될 수 있으므로, 반도체 성장용 기판의 상면은 균일한 요철 형태를 가질 수 있다. 그리고 복수의 오목부와 복수의 비즈 사이에 형성되는 빈 공간에 의해 광이 불규칙하게 굴절 및 반사되어, 임계각 미만의 입사각을 갖는 광이 증가될 수 있다.The substrate for semiconductor growth according to the present invention has a plurality of recesses and an upper surface of the concave-convex shape by a plurality of beads that are fitted and fixed on the plurality of recesses. In this case, since the plurality of beads may be easily formed to have a predetermined shape and size, the upper surface of the substrate for semiconductor growth may have a uniform uneven shape. In addition, the light is irregularly refracted and reflected by the empty space formed between the plurality of recesses and the plurality of beads, so that light having an angle of incidence below the critical angle may be increased.
또한 복수의 오목부는 복수의 비즈를 고정하기 위한 것으로써 종래보다 낮은 깊이로 형성되므로, 기초기판의 상면을 복수의 오목부 형태로 패턴하기 위한 식각 공정에 소요되는 시간이 종래보다 감소될 수 있다. 이에 따라 장시간의 식각 공정으로 인한 기초기판의 손상, 식각마스크의 변형 및 기초기판 표면에 흡착되는 불순물 등이 방지될 수 있어, 기초기판의 상면에 복수의 오목부가 균일하게 형성될 수 있다. In addition, since the plurality of recesses are formed to have a lower depth than the conventional ones to fix the plurality of beads, the time required for the etching process for patterning the upper surface of the base substrate in the form of the plurality of recesses may be reduced. Accordingly, damage to the base substrate, deformation of the etching mask, and impurities adsorbed on the surface of the base substrate due to a long time etching process can be prevented, and a plurality of recesses can be uniformly formed on the upper surface of the base substrate.
따라서 반도체 성장용 기판의 상면은 균일한 요철 형태를 가질 수 있으므로, 반도체 성장용 기판을 이용한 발광소자의 광추출효율이 향상될 수 있고, 반도체 성장용 기판 상에 성장되는 반도체물질의 결정결함이 최소화될 수 있어 반도체 성장용 기판을 이용한 발광소자의 수율이 향상될 수 있다.Therefore, since the upper surface of the semiconductor growth substrate may have a uniform concave-convex shape, light extraction efficiency of the light emitting device using the semiconductor growth substrate may be improved, and crystal defects of the semiconductor material grown on the semiconductor growth substrate may be minimized. The yield of the light emitting device using the substrate for semiconductor growth can be improved.
도 1은 본 발명의 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명의 제1 내지 제3 실시예에 따른 반도체 성장용 기판을 나타낸 것이다.
도 3은 본 발명의 실시예에 따른 발광소자의 제조방법을 나타낸 순서도이다.
도 4는 도 3에 도시된 반도체 성장용 기판을 마련하는 단계를 나타낸 순서도이다.
도 5는 도 4에 도시된 기초기판의 상면을 복수의 오목부 형태로 패턴하는 단계를 나타낸 순서도이다.
도 6a 내지 도 6k는 도 3 내지 도 5에 도시된 단계들을 나타낸 공정도이다.1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention.
2A to 2C show a semiconductor growth substrate according to the first to third embodiments of the present invention.
3 is a flowchart illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.
4 is a flowchart illustrating a process of preparing a substrate for semiconductor growth shown in FIG. 3.
FIG. 5 is a flowchart illustrating a step of patterning an upper surface of the base substrate illustrated in FIG. 4 in the form of a plurality of recesses.
6A through 6K are process diagrams illustrating the steps illustrated in FIGS. 3 through 5.
이하, 본 발명의 실시예에 따른 반도체 성장용 기판과 반도체 성장용 기판의 제조방법, 그리고 반도체 성장용 기판을 포함하는 발광소자와 발광소자의 제조방법에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.Hereinafter, a method of manufacturing a semiconductor growth substrate and a semiconductor growth substrate, and a method of manufacturing a light emitting device and a light emitting device including the semiconductor growth substrate according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. Let's do it.
먼저, 도 1 및 도 2a 내지 도 2c를 참고하여, 본 발명의 실시예에 따른 반도체 성장용 기판 및 그를 포함하는 발광소자에 대해 설명한다. First, a semiconductor growth substrate and a light emitting device including the same according to an embodiment of the present invention will be described with reference to FIGS. 1 and 2A to 2C.
도 1은 본 발명의 실시예에 따른 발광소자를 나타낸 단면도이다. 그리고 도 2a 내지 도 2c는 본 발명의 제1 내지 제3 실시예에 따른 반도체 성장용 기판을 나타낸 것이다.1 is a cross-sectional view showing a light emitting device according to an embodiment of the present invention. 2A to 2C show a semiconductor growth substrate according to the first to third embodiments of the present invention.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 발광소자(100)는 반도체 성장용 기판(110), 반도체 성장용 기판(110) 상에 순차적으로 적층되는 복수의 반도체층(121~124)으로 이루어진 광전층(120), 광전층(120)의 p-형 반도체층(124) 상에 투명도전성물질로 형성되는 오믹접촉층(130), 광전층(120)의 n-형 반도체층(122) 중 노출되는 일부영역 상에 형성되는 제1 전극(140) 및 오믹접촉층(130) 상에 형성되는 제2 전극(150)을 포함하여 이루어진다. 여기서 본 발명의 실시예에 따른 반도체 성장용 기판(110)에 대해서는 이하에서 상세히 설명하기로 한다.As shown in FIG. 1, the
광전층(120)은 반도체 성장용 기판(110) 상에 성장되는 반도체물질로 이루어지고, 순차적으로 적층되는 버퍼층(121), n-형 반도체층(122), 활성층(123) 및 p-형 반도체층(124)층을 포함한다.The
버퍼층(121)은 반도체 성장용 기판(110)과 반도체물질 간의 격자상수 차이 및 열팽창계수 차이로 인해, 반도체물질의 결정결함을 줄이기 위한 완충층이다. 버퍼층(121)은 반도체물질을 성장면에 수평하게 성장시키는 저온의 열을 포함하는 분위기에서 반도체 성장용 기판(110)의 상면에 도핑되지 않은 질화물반도체를 성장시키고, 이를 고온분위기에서 결정화하여 형성된다.The
n-형 반도체층(122)은 n-형 불순물로 도핑되어 전자이동도를 높인 n-형 질화물반도체로 버퍼층(121) 상에 형성된다. 이때, n-형 불순물은 Si일 수 있다.The n-
활성층(123)은 양자우물구조의 질화물반도체로 n-형 반도체층(122) 상에 형성된다. 이러한 활성층(123)은 제1 전극(140)과 제2 전극(150)을 통해 외부에서 인가된 전자와 정공이 만나 재결합하여 생성된 여기자가 대기상태로 떨어지면서 발생된 에너지를 이용하여, 광을 방출한다. The
예를 들어 광전층(120)을 형성하는 반도체물질이 질화갈륨(GaN)계인 경우, 활성층(123)은 Inx(AlyGa(1-y))N의 장벽층과 Inx(AlyGa(1-y))N의 우물층으로 이루어진 단일 양자우물 구조 또는 다중 양자우물구조(MQW)로 형성될 수 있다. 이때 장벽층과 우물층의 질화물반도체(InGaN, GaN)가 갖는 조성비에 따라, 발광소자(100)에서 방출되는 광의 파장영역이 장파장에서 AlN(~6.4eV) 밴드갭을 갖는 단파장까지 자유롭게 결정된다.For example, when the semiconductor material forming the
p-형 반도체층(124)은 p-형 불순물로 도핑되어 정공이동도를 높인 p-형 질화물반도체로 활성층(123) 상에 형성된다. 이때, p-형 불순물은 Mg일 수 있다.The p-
한편, 광전층(120)을 구성하는 복수의 반도체층들(121~124)은 MOCVD(Metal Organic Chemical Vapor Deposition) 방식을 이용하여 성장되는 반도체물질로 형성될 수 있다. 이때 n-형 반도체층(122), 활성층(123) 및 p-형 반도체층(124) 각각은 반도체물질을 성장면에 수직한 방향으로 성장시키는 고온의 열을 포함하는 분위기에서 형성된다. 예를 들어 고온은 섭씨 700도 내지 섭씨 1200도에서 선택될 수 있다. Meanwhile, the plurality of
오믹접촉층(130)은 p-형 반도체층(124) 상에 투명도전성물질로 형성된다. 이러한 오믹접촉층(130)에 의해 제2 전극(150)에서 주입된 정공이 p-형 반도체층(124)의 되도록 넓은 영역으로 분산될 수 있다. 오믹접촉층(130)을 형성하는 투명도전성물질은 SnO2, ZnO, In2O3 및 TiO2 중 어느 하나의 금속산화물 및 이들 금속산화물에 F, Sn, Al, Fe, Ga 및 Nb 중 적어도 하나가 도핑된 물질로 선택될 수 있다.The
제1 전극(140)은 오믹접촉층(130), p-형 반도체층(124) 및 활성층(123)의 일부 영역을 제거하여 노출되는 n-형 반도체층(122)의 일부 영역 상에 형성된다. 이러한 제1 전극(140)을 통해 n-형 반도체층(122)에 전자가 주입된다.The
제2 전극(150)은 오믹접촉층(130) 상에 형성된다. 이때, 별도로 도시되어 있지 않으나, 제2 전극(150)은 p-형 반도체층(124)의 적어도 일부와 접촉하여 형성될 수도 있다. 이러한 제2 전극(150)을 통해 p-형 반도체층(124)에 정공이 주입된다.The
그리고 제1 전극(140)과 제2 전극(150)은 Ni, Au, Pt, Ti, Al 및 Cr 중 어느 하나의 금속 또는 둘 이상을 포함하는 합금으로 형성될 수 있다.The
한편, 본 발명의 실시예에 따른 반도체 성장용 기판(110)은 복수의 오목부(111) 형태로 패턴되는 상면을 포함하는 기초기판(112), 복수의 오목부(111) 상에 각각 배치되는 복수의 비즈(113) 및 복수의 오목부(111) 각각에 끼워지는 형태로 고정되는 복수의 비즈(113)에 의해, 기초기판(112)의 상면과 복수의 비즈(113) 사이에 빈 공간으로 형성되는 복수의 에어갭(114)을 포함한다.Meanwhile, the
기초기판(112)은 GaN과 동종물질인 GaN계, 및 GaN과 유사한 결정구조를 가진 Al2O3(Sapphire: 사파이어), SiC 및 AlN 중에서 선택될 수 있다. 특히, 기초기판(112)은 알칼리 또는 산에 의한 변형율이 낮고 열에 의한 변형율이 낮으면서도 저가인 장점이 있어 대량생산에 적합한 사파이어(Al2O3)기판으로 선택될 수 있다.The
복수의 오목부(111)의 깊이(d)는 복수의 비즈(113)의 반지름(bd/2) 이상이고 복수의 비즈(113)의 지름(bd) 이하이다. 복수의 오목부(111)의 폭(w)은 복수의 비즈(113)의 반지름(bd/2) 이상이고 복수의 비즈(113)의 지름(bd) 이하이다. 이와 같이 하면, 복수의 오목부(111)가 복수의 비즈(113)를 고정시키기에 적합한 폭(w)과 깊이(d)로 형성될 수 있으면서도, 복수의 오목부(111)를 형성하기 위한 기초기판(112)의 식각과정에 소요되는 공정시간을 최소화할 수 있다. 그러므로 장시간의 식각과정에 의해, 복수의 오목부(111)가 균일하지 않게 되는 것을 방지할 수 있고, 기초기판(112)의 손상을 방지할 수 있다.The depth d of the plurality of
그리고 복수의 오목부(111)는 기초기판(112)의 상면에서 기둥 형태를 사이에 두고 오목하게 형성된다. 이때 복수의 오목부(111) 사이의 기둥형태는 복수의 오목부(111) 상부에 복수의 비즈(113)가 적절히 고정될 수 있도록 원기둥 형태로 형성될 수 있다. In addition, the plurality of
복수의 비즈(113)는 복수의 오목부(111) 상에 각각 끼워져서 고정되므로, 복수의 오목부(111)에 의해 복수의 비즈(113)가 소정 간격으로 매트릭스 배열될 수 있다. 이에 따라 기초기판(112)의 상면은 복수의 비즈(113)로 메워지지 않고 외부에 노출되어 요철 패턴을 형성하는 적어도 일부영역을 포함하므로, 반도체 물질의 성장면으로 적절히 적용될 수 있다.Since the plurality of
여기서, 복수의 비즈(113)가 기초기판(112)의 상면에 돌출되는 높이가 3㎛ 를 초과하게 되면 질화물 반도체층이 두꺼워지는 등의 문제가 발생하여, 기초기판(112) 상에 반도체 물질이 적절하게 성장할 수 없다. 따라서, 본 발명은 기초기판(112)의 상면에서 반도체물질이 적절히 성장할 수 있도록 기초기판(112)의 상면에서 복수의 비즈(113)로 인해 돌출되는 높이가 3㎛ 이하가 되도록, 복수의 오목부(111)와 복수의 비즈(113) 각각의 폭과 깊이를 조절한다. In this case, when the height of the plurality of
복수의 비즈(113)는 기초기판(112)의 재료와 동종 원소를 포함하는 재료로 선택될 수 있다. 예를 들어, 복수의 비즈(113)는 SiO2, Al2O3, TiO2, ZrO2, CuO, Fe2O3, 및 PZT에서 선택될 수 있다.The plurality of
특히 기초기판(112)이 사파이어 기판으로 선택되는 경우, 복수의 비즈(113)는 사파이어 기판와 동종인 원소(Si)를 포함하는 실리콘계 물질로 형성될 수 있다. 이때 실리콘계 물질의 예로는 실리콘계 산화물(SiOx) 및 실리콘계 질화물(SiNx) 등이 있다. In particular, when the
복수의 에어갭(114)은 복수의 오목부(111) 상부에 끼워지는 형태로 고정되는 복수의 비즈(113)에 의해 발생되는 빈 공간으로 이루어지며, 이때 빈 공간에는 반도체물질보다 소한 매질인 공기(air)로 채워진다. The plurality of
이에 따라 기초기판(112), 복수의 비즈(113) 및 에어갭(114) 각각의 굴절율 차이에 의해, 광이 굴절 또는 반사되어 변동되는 입사각(여기서, "입사각"은 소자와 외부 사이의 계면에 광이 입사되는 각도를 의미함)을 가질 수 있다. 그러므로 광이 임계각 미만의 입사각을 가질 수 있는 확률이 높아짐에 따라, 광전층(120)에서 생성된 광이 외부로 방출되는 비율(이하, "광추출효율"이라 함)이 향상될 수 있다. Accordingly, the angle of incidence in which light is refracted or reflected due to the difference in refractive index of each of the
앞서 언급한 바와 같이, 복수의 오목부(111)는 복수의 비즈(113)의 반지름(bd/2) 이상이고 복수의 비즈(113)의 지름(bd) 이하인 깊이(d)와, 복수의 비즈(113)의 반지름 이상이고 복수의 비즈(113)의 지름 이하인 폭(w)을 갖는다.As mentioned above, the plurality of
도 2a에 도시된 바와 같이, 제1 실시예에 따른 반도체 성장용 기판(110a)에 있어서, 복수의 오목부(111a)는 비즈(113)의 지름(bd)에 3/4 정도인 제1 폭(w1)과, 비즈(113)의 지름(bd)에 2/3 정도인 제1 깊이(d1)로 형성될 수 있다. 이때 복수의 비즈(113)는 복수의 오목부(111a) 상에 끼워져서, 기초기판(112)의 상면으로부터 제1 간격(s1)으로 이격된다. 그리고, 기초기판(112)의 상면에서 제1 간격(s1)으로 이격된 복수의 비즈(113)와 복수의 오목부(111a) 사이에 발생되는 빈 공간으로 복수의 에어갭(114)이 형성된다. As shown in FIG. 2A, in the
또는, 도 2b에 도시된 바와 같이, 제2 실시예에 따른 반도체 성장용 기판(110b)에 있어서, 복수의 오목부(111b)는 비즈(113)의 지름(bd)과 동일한 제2 폭(w2)과, 비즈(113)의 지름(bd)에 2/3 정도인 제1 깊이(d1)로 형성될 수 있다. 여기서 복수의 비즈(113)는 복수의 오목부(111b) 상에 끼워져서, 기초기판(112)의 상면으로부터 제2 간격(s2)으로 이격된다. 이때 제2 예시에 따른 복수의 오목부(111b)는 제2 폭(w2)으로 형성되므로, 복수의 비즈(113)의 절반 정도가 복수의 오목부(111b) 내에 삽입될 수 있어, 제2 간격(s2)은 제1 간격(s1)보다 작아진다. 그리고 기초기판(112)의 상면에서 제2 간격(s2)으로 이격된 복수의 비즈(113)와 복수의 오목부(111b) 사이에 발생되는 빈 공간으로 복수의 에어갭(114)이 형성된다.Alternatively, as shown in FIG. 2B, in the
또는, 도 2c에 도시된 바와 같이, 제3 실시예에 따른 반도체 성장용 기판(110c)에 있어서, 복수의 오목부(111c)는 비즈(113)의 지름(bd)과 동일한 제2 폭(w2)과, 비즈(113)의 반지름(bd/2)과 동일한 제2 깊이(d2)로 형성될 수 있다. 여기서 제3 실시예에 따른 복수의 오목부(111c)는 제2 폭(w2)으로 형성되므로, 복수의 비즈(113)의 절반 정도가 복수의 오목부(111c) 내에 삽입될 수 있어, 복수의 오목부(111c) 상에 끼워져서 고정되는 복수의 비즈(113)는 기초기판(112)의 상면과 접할 수 있다. 여기서 복수의 오목부(111c)는 복수의 비즈(113)와 일치되는 형태를 갖지 않으므로, 복수의 비즈(113)와 복수의 오목부(111a) 사이에 빈 공간이 발생되며, 이때의 빈 공간으로 복수의 에어갭(114)이 형성된다.Alternatively, as shown in FIG. 2C, in the
이상과 같이, 본 발명의 실시예에 따른 반도체 성장용 기판(110)은 복수의 오목부(111; 111a, 111b, 111c)와 복수의 오목부(111; 111a, 111b, 111c) 상에 끼워져서 고정되는 복수의 비즈(113)를 포함한다. 이때 복수의 비즈(113)는 일정한 형태와 크기를 갖도록 용이하게 형성될 수 있으므로, 반도체 성장용 기판(110)의 상면은 균일한 요철 형태를 가질 수 있다. 또한 복수의 오목부(111)와 복수의 비즈(113) 사이의 빈 공간으로 형성되는 복수의 에어갭(114)에 의해 광이 불규칙하게 굴절 및 반사되어, 임계각 미만의 입사각을 갖는 광이 증가될 수 있다. As described above, the
아래의 표 1은 동일 조건 하에서 비교군과 본 발명의 실시예에 따른 반도체 성장용 기판(110) 각각의 광추출효율을 시뮬레이션한 결과를 나타낸 것이다. 여기서 비교군은 복수의 오목부 형태로 패턴되는 상면을 갖는 기판을 적용하였다.Table 1 below shows the results of simulating the light extraction efficiency of each of the comparison group and the
표 1에 나타낸 바와 같이, 비교군은 74.28%의 광추출효율을 나타내는 반면, 본 발명의 실시예에 따른 반도체 성장용 기판(110)은 비교군보다 높은 76.74%의 광추출효율을 나타내는 것을 확인할 수 있다.As shown in Table 1, the comparison group exhibits a light extraction efficiency of 74.28%, while the
또한 본 발명의 실시예들에 따른 발광소자(100)는 복수의 비즈(113)로 비교적 균일한 요철 형태를 갖는 상면과 복수의 에어갭(114)을 포함하는 반도체 성장용 기판(110)에 의해 광추출효율을 향상시킬 수 있고 광전층(120)의 결정결함을 감소시킬 수 있다. 그로 인해 소자의 신뢰도가 향상되고, 수율이 향상될 수 있다.In addition, the
다음, 도 3 내지 도 5 및 도 6a 내지 도 6k를 참고하여, 본 발명의 실시예에 따른 발광소자의 제조방법에 대해 설명한다.Next, a method of manufacturing a light emitting device according to an embodiment of the present invention will be described with reference to FIGS. 3 to 5 and 6A to 6K.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 발광소자의 제조방법은 반도체 성장용 기판을 마련하는 단계(S100) 및 반도체 성장용 기판의 상면에 복수의 반도체층을 적층하여 광전층(120)을 형성하는 단계(S200)를 포함한다. 그리고, p-형 반도체층 상에 오믹접촉층을 형성하는 단계(S300) 및 복수의 반도체층에 연결되는 제1 전극과 제2 전극(150)을 형성하는 단계(S400)를 포함한다. As shown in FIG. 3, the method of manufacturing a light emitting device according to an embodiment of the present invention includes preparing a semiconductor growth substrate (S100) and stacking a plurality of semiconductor layers on an upper surface of the semiconductor growth substrate. Forming a step (S200). In addition, forming an ohmic contact layer on the p-type semiconductor layer (S300) and forming a first electrode and a
도 4에 도시된 바와 같이, 반도체 성장용 기판을 마련하는 단계(S100)는 기초기판의 상면을 복수의 오목부 형태로 패턴하는 단계(S110), 패턴된 기초기판(112)의 상면에 복수의 비즈들을 함유하는 액상재료를 도포하는 단계(S120) 및 도포된 액상재료를 경화하여 복수의 오목부 상에 끼워지는 복수의 비즈를 형성하는 단계(S130)를 포함한다.As shown in FIG. 4, in the preparing of the semiconductor growth substrate (S100), the upper surface of the base substrate is patterned into a plurality of recesses (S110), and the plurality of upper surfaces of the patterned
그리고, 도 5에 도시된 바와 같이, 기초기판의 상면을 복수의 오목부 형태로 패턴하는 단계(S110)는 기초기판의 상면에 포토레지스트를 도포하는 단계(S111) 및 복수의 오목부에 대응하는 복수의 개구영역 형태로 포토레지스트를 패턴하는 단계(S112)를 포함한다. 그리고, 패턴된 포토레지스트를 경화하여 식각마스크를 형성하는 단계(S113) 및 식각마스크를 이용한 건식식각으로 기초기판의 상면을 패턴하는 단계(S114)를 포함한다. As shown in FIG. 5, the step S110 of patterning the top surface of the base substrate in the form of a plurality of recesses corresponds to the step of applying photoresist to the top surface of the base substrate (S111) and the plurality of recesses. Patterning the photoresist in the form of a plurality of openings (S112). In addition, the step of curing the patterned photoresist to form an etching mask (S113) and patterning the upper surface of the base substrate by dry etching using the etching mask (S114).
도 6a에 도시된 바와 같이, 기초기판(112)의 상면에 포토레지스트를 도포하는 단계(S111)에서, 기초기판(112)의 평평한 상면에 포토레지스트(200)를 도포한다. 이때 포토레지스트(200)의 도포는 슬릿 코팅(slit coating) 또는 스핀 코팅(spin coating)을 이용하여 실시될 수 있다. 슬릿 코팅은 슬릿 형태의 노즐을 이용하여 액상재료를 분사하여 코팅하는 방식이고, 스핀 코팅은 방울 형태로 떨어지는 액상재료를 회전력을 이용하여 펼쳐서 코팅하는 방식이다. As shown in FIG. 6A, in the step S111 of applying the photoresist to the top surface of the
그리고, 포토레지스트(200)의 두께는 기초기판(112)의 식각비와 다음 공정에서 형성될 복수의 오목부의 깊이에 따라 결정된다. The thickness of the
예를 들어, 기초기판(112)이 사파이어 기판인 경우, 0.5㎛ 내지 1.5㎛의 지름을 갖는 복수의 비즈에 대응하여, 복수의 오목부는 0.25㎛ 내지 1.5㎛의 깊이(d)로 형성될 수 있고, 이때 포토레지스트(200)는 3㎛ 이하의 두께로 선택될 수 있다. 이와 같이, 본 발명의 실시예에 따르면, 복수의 오목부가 종래보다 낮은 깊이(d)로 형성될 수 있으므로, 종래보다 얇은 두께의 포토레지스트(200)로 식각마스크를 형성할 수 있어, 포토레지스트(200)의 낭비를 최소화할 수 있다. For example, when the
도 6b에 도시된 바와 같이, 복수의 개구영역 형태로 포토레지스트를 패턴하는 단계(S112)는 포토레지스트(200) 상에 노광마스크(300)를 정렬하는 단계와, 노광마스크(300)를 이용한 노광공정으로 포토레지스트(200)를 복수의 개구영역 형태로 패턴하는 단계를 포함한다. 여기서, 노광마스크(300)는 복수의 개구영역에 대응하는 복수의 투과부(310)를 포함한다. 복수의 개구영역은 추후 공정에서 형성될 복수의 오목부에 대응되는 영역이다.As shown in FIG. 6B, the step of patterning the photoresist in the form of a plurality of opening regions (S112) includes arranging the
도 6c에 도시된 바와 같이, 노광마스크(300) 상부에 광(LIGHT)을 조사한다. 이와 같이 하면, 복수의 투과부(310)를 통해 포토레지스트(200)의 일부 영역이 광(LIGHT)에 노출되어, 포토레지스트 패턴(210)이 형성된다. 이후, 도 6d에 도시된 바와 같이, 포토레지스트 패턴(210)을 경화하여 식각마스크(220)를 형성한다. (S113)As shown in FIG. 6C, light LIGHT is irradiated on the
도 6e에 도시된 바와 같이, 식각마스크(220)를 이용한 건식식각으로 기초기판(112)의 상면을 패턴하는 단계(S114)에서, 식각마스크(220)를 포함하는 기초기판(112)의 상면을 건식식각하여 복수의 오목부(111) 형태로 패턴한다. 이때 건식식각 공정의 식각가스는 기초기판(112)을 등방성으로 식각할 수 있는 것이면 어느 것이든지 선택될 수 있고, 특히 Cl2, BCl3, HCl, CCl4, SiCl4 및 HBr 중 적어도 하나를 포함할 수 있다.As shown in FIG. 6E, in the step S114 of patterning the upper surface of the
그리고 본 발명의 실시예에 따르면, 복수의 오목부(112)가 종래보다 낮은 깊이(d)를 가지므로, 기초기판(112)의 건식식각 공정에 소요되는 시간이 종래보다 짧아질 수 있다. 예를 들어 기초기판(112)이 50nm/min의 식각비를 갖는 사파이어기판이고, 0.5㎛ 내지 1.5㎛의 지름을 갖는 복수의 비즈(113)에 대응하여 복수의 오목부(112)가 0.25㎛ 내지 1.5㎛의 깊이(d)로 형성되는 경우, 건식식각 공정에 필요한 공정시간은 5분 내지 30분의 공정시간이 된다. In addition, according to the exemplary embodiment of the present invention, since the plurality of
이와 같이 종래보다 짧은 시간동안 건식식각 공정을 실시함에 따라, 장시간의 건식식각 공정으로 인한 기초기판(112)의 손상, 포토레지스트(200)의 손상 또는 제거, 그리고 기초기판(112)의 표면에 흡착되는 불순물의 발생이 최소화 될 수 있다. 그로 인해 기초기판(112) 상면의 복수의 오목부(111)가 균일하게 형성될 수 있다.As the dry etching process is performed for a shorter time as described above, the
도 6f에 도시된 바와 같이, 복수의 비즈(113)를 형성하기 전에, 기초기판(112)의 상면에 잔존하는 식각마스크(220)를 제거한다.As shown in FIG. 6F, the
다음, 도 6g에 도시된 바와 같이, 기초기판(112)의 상면에 복수의 비즈들(113)을 함유하는 액상재료(400)를 도포한다. (S120) Next, as shown in FIG. 6G, the
여기서 액상재료(400)의 솔벤트(solvent)는 높은 휘발성을 갖는 재료로 선택되어, 이후 기초기판(112)의 상면에 잔존하는 솔벤트(solvent)의 양이 최소화되고, 복수의 비즈들(113)만이 잔존할 수 있도록 한다. 또한 복수의 비즈(113)는 구 형태로 형성될 수 있다. The solvent of the
한편, 액상재료(400)를 도포하는 단계(S120)는 슬릿 코팅(slit coating) 또는 스핀 코팅(spin coating)을 이용하여 실시될 수 있다.Meanwhile, the applying of the liquid material 400 (S120) may be performed by using slit coating or spin coating.
이어서, 도 6h에 도시된 바와 같이, 기초기판(112)의 상면에 도포된 액상재료(400)를 경화하여, 복수의 오목부(111) 상에 끼워지는 복수의 비즈(113)를 형성함으로써, 본 발명의 실시예에 따른 반도체 성장용 기판(110)을 제조한다. (S130) 여기서, 별도로 도시되어 있지 않으나, 복수의 비즈(113)를 형성하는 단계(S130)는 액상재료(400)를 경화한 이후에, 기초기판(112)의 상면에서 복수의 오목부(111) 상에 끼워지지 않은 비즈들을 털어내는 단계를 더 포함할 수 있다.Subsequently, as shown in FIG. 6H, the
도 6i에 도시된 바와 같이, 반도체 성장용 기판(110) 상에 복수의 반도체층(121~124)을 순차적으로 적층하여, 광전층(120)을 형성한다. (S200) 도 6j에 도시된 바와 같이, p-형 반도체층(124)의 상면에 투명도전성물질을 적층하여 오믹접촉층(130)을 형성한다. (S300)As shown in FIG. 6I, a plurality of
이어서, 도 6k에 도시된 바와 같이, 복수의 반도체층(121~124)에 연결되는 제1 전극(140)과 제2 전극(150)을 형성하는 단계(S400)에서, 오믹접촉층(130), p-형 반도체층(124) 및 활성층(123)의 일부영역을 제거하여 n-형 반도체층의 일부영역을 노출한 후, 노출된 n-형 반도체층의 일부영역 상에 제1 전극(140)을 형성하고, 오믹접촉층(130) 상에 제2 전극(150)을 형성한다.Subsequently, as shown in FIG. 6K, in the step S400 of forming the
이상과 같이, 본 발명의 실시예에 따른 반도체 성장용 기판의 제조방법 및 발광소자의 제조방법은 종래보다 짧은 공정시간의 건식식각 공정을 포함하므로, 장시간의 건식식각 공정으로 인한 기초기판(112)이 손상되는 문제, 식각마스크(220)가 모두 제거되거나 변형되는 문제 및 기초기판(112)의 표면에 불순물이 형성되는 문제의 발생이 방지될 수 있다. 그로 인해 기초기판(112)의 상면에 복수의 오목부(111)를 포함하는 요철 패턴을 균일하게 형성할 수 있고, 복수의 비즈(113)로 인한 에어갭(114)을 형성할 수 있으므로, 광추출효율이 향상될 수 있고, 반도체물질의 결정결함이 감소되어 수율이 향상될 수 있다.As described above, the method of manufacturing a substrate for semiconductor growth and the method of manufacturing a light emitting device according to an exemplary embodiment of the present invention include a dry etching process having a shorter process time than the prior art, and thus, the
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes may be made without departing from the technical spirit of the present invention.
100: 발광소자 110: 반도체 성장용 기판
111: 복수의 오목부 112: 기초기판
113: 복수의 비즈 114: 복수의 에어갭
120: 광전층 121: 버퍼층
122: n-형 반도체층 123: 발광층
124: p-형 반도체층 130: 오믹접촉층
140: 제1 전극 150: 제2 전극
200: 포토레지스트 220: 식각마스크
300: 노광마스크 400; 액상재료100: light emitting device 110: semiconductor growth substrate
111: a plurality of recesses 112: the base substrate
113: plural beads 114: plural air gaps
120: photoelectric layer 121: buffer layer
122: n-type semiconductor layer 123: light emitting layer
124: p-type semiconductor layer 130: ohmic contact layer
140: first electrode 150: second electrode
200: photoresist 220: etching mask
300:
Claims (19)
상기 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성하는 복수의 비즈를 포함하는 반도체 성장용 기판.A base substrate including an upper surface patterned in the form of a plurality of recesses; And
And a plurality of beads each of which is inserted onto and fixed to the plurality of recesses to form a plurality of air gaps.
상기 기초기판의 상면에 복수의 비즈를 함유한 액상재료를 도포하는 단계; 및
상기 액상재료를 경화하여 상기 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성시키는 복수의 비즈를 형성하는 단계를 포함하는 반도체 성장용 기판의 제조방법.Providing a base substrate including an upper surface patterned in the form of a plurality of recesses;
Applying a liquid material containing a plurality of beads to an upper surface of the base substrate; And
Hardening the liquid material to form a plurality of beads which are inserted and fixed on the plurality of recesses to form a plurality of air gaps, respectively.
상기 기초기판의 평탄한 상면에 포토레지스트를 도포하는 단계;
상기 복수의 오목부에 대응되는 복수의 투과부를 포함하는 노광마스크를 정렬한 상태에서 상기 포토레지스트를 노광하여 상기 복수의 오목부에 대응하는 복수의 개구영역을 포함하도록 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 경화하여 상기 기초기판의 상면에 식각마스크를 형성하는 단계; 및
상기 식각마스크를 이용한 건식식각으로 상기 기초기판의 상면을 패턴하는 단계를 포함하는 반도체 성장용 기판의 제조방법.The method of claim 6, wherein the providing of the base substrate including upper surfaces patterned in the form of the plurality of recesses comprises:
Applying a photoresist to the flat upper surface of the base substrate;
Exposing the photoresist in a state in which an exposure mask including a plurality of transmission parts corresponding to the plurality of recesses is aligned to form a photoresist pattern to include a plurality of opening regions corresponding to the plurality of recesses;
Hardening the photoresist pattern to form an etching mask on an upper surface of the base substrate; And
Patterning the upper surface of the base substrate by dry etching using the etching mask.
상기 기초기판 상면의 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성하는 복수의 비즈;
상기 복수의 비즈를 포함하는 상기 기초기판의 상면에 순차적으로 적층되는 제1 반도체층, 활성층 및 제2 반도체층;
상기 제2 반도체층 상의 전면에 형성되는 오믹접촉층;
상기 오믹접촉층, 상기 활성층 및 상기 제2 반도체층의 일부영역을 제거하여 노출되는 상기 제1 반도체층의 일부영역 상에 형성되는 제1 전극; 및
상기 오믹접촉층 상에 형성되는 제2 전극을 포함하는 발광소자. A base substrate including an upper surface patterned in the form of a plurality of recesses;
A plurality of beads each of which is inserted into and fixed to a plurality of recesses on an upper surface of the base substrate to form a plurality of air gaps;
A first semiconductor layer, an active layer, and a second semiconductor layer sequentially stacked on an upper surface of the base substrate including the plurality of beads;
An ohmic contact layer formed on an entire surface of the second semiconductor layer;
A first electrode formed on a portion of the first semiconductor layer exposed by removing portions of the ohmic contact layer, the active layer, and the second semiconductor layer; And
A light emitting device comprising a second electrode formed on the ohmic contact layer.
상기 기초기판의 상면에 복수의 비즈를 함유한 액상재료를 도포하는 단계;
상기 액상재료를 경화하여 상기 복수의 오목부 상에 각각 끼워져서 고정되어 복수의 에어갭을 형성시키는 복수의 비즈를 형성하는 단계; 및
상기 복수의 비즈를 포함하는 상기 기초기판의 상면에 제1 반도체층, 활성층 및 제2 반도체층을 순차적으로 적층하는 단계를 포함하는 발광소자의 제조방법.Providing a base substrate including an upper surface patterned in the form of a plurality of recesses;
Applying a liquid material containing a plurality of beads to an upper surface of the base substrate;
Hardening the liquid material to form a plurality of beads which are fitted onto the plurality of recesses and are fixed to form a plurality of air gaps; And
And sequentially stacking a first semiconductor layer, an active layer, and a second semiconductor layer on an upper surface of the base substrate including the plurality of beads.
상기 기초기판의 평탄한 상면에 포토레지스트를 도포하는 단계;
상기 복수의 오목부에 대응되는 복수의 투과부를 포함하는 노광마스크를 정렬한 상태에서 상기 포토레지스트를 노광하여 상기 복수의 오목부에 대응하는 복수의 개구영역을 포함하도록 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 경화하여 상기 기초기판의 상면에 식각마스크를 형성하는 단계; 및
상기 식각마스크를 이용한 건식식각으로 상기 기초기판의 상면을 패턴하는 단계를 포함하고,
상기 복수의 오목부는 상기 복수의 비즈의 반지름 이상 내지 상기 복수의 비즈의 지름 이하의 깊이를 갖고, 상기 복수의 비즈의 반지름 이상 내지 상기 복수의 비즈의 지름 이하의 폭을 갖는 발광소자의 제조방법.The method of claim 16, wherein the providing of the base substrate including upper surfaces patterned in the form of the plurality of recesses comprises:
Applying a photoresist to the flat upper surface of the base substrate;
Exposing the photoresist in a state in which an exposure mask including a plurality of transmission parts corresponding to the plurality of recesses is aligned to form a photoresist pattern to include a plurality of opening regions corresponding to the plurality of recesses;
Hardening the photoresist pattern to form an etching mask on an upper surface of the base substrate; And
Patterning an upper surface of the base substrate by dry etching using the etching mask;
The concave portion has a depth greater than or equal to the radius of the plurality of beads and less than or equal to the diameter of the plurality of beads, and has a width greater than or equal to the radius of the plurality of beads and less than or equal to the diameter of the plurality of beads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100125160A KR101747726B1 (en) | 2010-12-08 | 2010-12-08 | Substrate for growing semiconductor, manufacturing method of the substrate for growing semiconductor, light emitting device using the substrate for growing semiconductor and manufacturing method of the light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100125160A KR101747726B1 (en) | 2010-12-08 | 2010-12-08 | Substrate for growing semiconductor, manufacturing method of the substrate for growing semiconductor, light emitting device using the substrate for growing semiconductor and manufacturing method of the light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120063964A true KR20120063964A (en) | 2012-06-18 |
KR101747726B1 KR101747726B1 (en) | 2017-06-19 |
Family
ID=46684261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100125160A KR101747726B1 (en) | 2010-12-08 | 2010-12-08 | Substrate for growing semiconductor, manufacturing method of the substrate for growing semiconductor, light emitting device using the substrate for growing semiconductor and manufacturing method of the light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101747726B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142384A (en) * | 2013-05-30 | 2014-12-12 | 엘지이노텍 주식회사 | A Light emitting device and A Fabrication method thereof |
CN114864774A (en) * | 2022-06-07 | 2022-08-05 | 淮安澳洋顺昌光电技术有限公司 | Preparation method of patterned substrate and LED epitaxial structure with air gap |
CN115020564A (en) * | 2022-06-06 | 2022-09-06 | 淮安澳洋顺昌光电技术有限公司 | Preparation method of composite patterned substrate and epitaxial structure with air gap |
-
2010
- 2010-12-08 KR KR1020100125160A patent/KR101747726B1/en active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142384A (en) * | 2013-05-30 | 2014-12-12 | 엘지이노텍 주식회사 | A Light emitting device and A Fabrication method thereof |
CN115020564A (en) * | 2022-06-06 | 2022-09-06 | 淮安澳洋顺昌光电技术有限公司 | Preparation method of composite patterned substrate and epitaxial structure with air gap |
CN115020564B (en) * | 2022-06-06 | 2023-10-20 | 淮安澳洋顺昌光电技术有限公司 | Preparation method of composite patterned substrate and epitaxial structure with air gap |
CN114864774A (en) * | 2022-06-07 | 2022-08-05 | 淮安澳洋顺昌光电技术有限公司 | Preparation method of patterned substrate and LED epitaxial structure with air gap |
CN114864774B (en) * | 2022-06-07 | 2023-10-20 | 淮安澳洋顺昌光电技术有限公司 | Preparation method of patterned substrate and LED epitaxial structure with air gap |
Also Published As
Publication number | Publication date |
---|---|
KR101747726B1 (en) | 2017-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI482262B (en) | Light-generating device and method for forming the same | |
JP5206923B2 (en) | Semiconductor light emitting device | |
US7102175B2 (en) | Semiconductor light-emitting device and method for fabricating the same | |
KR20070105104A (en) | Nitride semiconductor led and fabrication method thereof | |
US8124985B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
US8921135B2 (en) | Method for manufacturing device | |
EP3818567A1 (en) | Monolithic led array and a precursor thereto | |
KR20140068798A (en) | Method of manufacturing a light emitting diode | |
US9000414B2 (en) | Light emitting diode having heterogeneous protrusion structures | |
JP2006191071A (en) | Semiconductor light emitting device and manufacturing method of the same | |
JP2008060286A (en) | Semiconductor light-emitting element and its manufacturing method | |
CN114122210A (en) | Composite substrate LED epitaxial structure and preparation method thereof | |
US8314436B2 (en) | Light emitting device and manufacturing method thereof | |
KR101747726B1 (en) | Substrate for growing semiconductor, manufacturing method of the substrate for growing semiconductor, light emitting device using the substrate for growing semiconductor and manufacturing method of the light emitting device | |
KR101721846B1 (en) | manufacturing method of micro GaN LED array and micro GaN LED array thereby | |
KR100794121B1 (en) | Light emitting diode | |
KR100887856B1 (en) | Nitride semiconductor LED and fabrication method thereof | |
JP4708417B2 (en) | Optical semiconductor device and manufacturing method thereof | |
US8679877B2 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
KR20150043748A (en) | Method of forming patterns for semiconductor device | |
JP2022117897A (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101102998B1 (en) | Light Emitting Diode Chip | |
KR100679271B1 (en) | Luminous element and method of manufacturing thereof | |
KR101364168B1 (en) | Method of fabricating substrates for light emitting device | |
KR102283105B1 (en) | High heat dissipation nanostructure photonic device and method of manuafcturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |