KR20130081484A - 박막 태양 전지 - Google Patents

박막 태양 전지 Download PDF

Info

Publication number
KR20130081484A
KR20130081484A KR1020120002491A KR20120002491A KR20130081484A KR 20130081484 A KR20130081484 A KR 20130081484A KR 1020120002491 A KR1020120002491 A KR 1020120002491A KR 20120002491 A KR20120002491 A KR 20120002491A KR 20130081484 A KR20130081484 A KR 20130081484A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
type semiconductor
electrode
photoelectric conversion
solar cell
Prior art date
Application number
KR1020120002491A
Other languages
English (en)
Inventor
유동주
이성은
이헌민
김선호
이승윤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120002491A priority Critical patent/KR20130081484A/ko
Priority to US13/564,288 priority patent/US20130174897A1/en
Priority to EP12005772.4A priority patent/EP2613359A3/en
Publication of KR20130081484A publication Critical patent/KR20130081484A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

본 발명은 박막 태양 전지에 관한 것이다.
본 발명에 따른 박막 태양 전지의 일례는 기판; 기판 위에 배치되는 제1 전극; 제1 전극과 이격되어 제1 전극 위에 배치되는 제2 전극; 및 제1 전극과 제2 전극 사이에 배치되는 적어도 하나의 광전 변환부;를 포함하며, 적어도 하나의 광전 변환부 중에서 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부는 복수의 제1 함몰부를 포함한다.

Description

박막 태양 전지{THIN FILM SOLAR CELL}
본 발명은 박막 태양 전지에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고, 이에 따라 태양 에너지로부터 전기 에너지를 생산하는 태양 전지가 주목받고 있다.
일반적인 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)에 의해 p-n 접합을 형성하는 반도체부, 그리고 서로 다른 도전성 타입의 반도체부에 각각 연결된 전극을 구비한다.
이러한 태양 전지에 빛이 입사되면 반도체에서 복수의 전자-정공 쌍이 생성되고, 생성된 전자-정공 쌍은 전자와 정공으로 각각 분리되어, 전자는 n형의 반도체부 쪽으로 이동하고 정공은 p형 반도체부 쪽으로 이동한다. 이동한 전자와 정공은 각각 p형의 반도체부와 n형의 반도체부에 연결된 서로 다른 전극에 의해 수집되고 이 전극들을 전선으로 연결하여 전력을 얻는다.
본 발명은 효율이 향상된 박막 태양 전지를 제공하는데 그 목적이 있다.
본 발명에 따른 박막 태양 전지의 일례는 기판; 기판 위에 배치되는 제1 전극; 제1 전극과 이격되어 제1 전극 위에 배치되는 제2 전극; 및 제1 전극과 제2 전극 사이에 배치되는 적어도 하나의 광전 변환부;를 포함하며, 적어도 하나의 광전 변환부 중에서 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부는 복수의 제1 함몰부를 포함한다.
여기서, 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부는 제2 전극에 가장 인접하여 배치될 수 있다.
또한, 제1 함몰부는 제2 전극과 인접한 면으로부터 제1 전극 쪽을 향하는 방향으로 형성될 수 있다.
여기서, 제1 함몰부의 깊이는 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층 두께의 20%이상 70%이하일 수 있다.
예를 들어, 제1 함몰부의 깊이는 0.7㎛ ~ 2.5㎛일 수 있다.
또한, 제1 함몰부들 사이의 간격은 제1 함몰부들 각각의 폭보다 클 수 있으며, 일례로, 제1 함몰부의 폭은 20㎛ ~ 200㎛ 사이, 복수의 제1 함몰부들 사이의 간격은 0.5㎜ ~ 2㎜ 사이일 수 있다.
또한, 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층은 복수의 제2 함몰부를 구비하는 요철면을 포함하고, 제2 함몰부의 깊이는 제1 함몰부의 깊이보다 작을 수 있다.
아울러, 제2 함몰부의 폭은 제1 함몰부의 폭보다 작고, 제2 함몰부의 경사각은 제1 함몰부의 경사각보다 완만할 수 있다.
또한, 복수의 제2 함몰부는 제2 전극과 인접한 면으로부터 제1 전극 쪽을 향하는 방향으로 형성되며, 복수의 제1 함몰부들 사이에 위치하고, 복수의 제2 함몰부는 제1 함몰부의 내부 표면에는 형성되지 않을 수 있다.
또한, 제2 전극에 가장 인접하여 위치하는 광전 변환부는 제1 전극으로부터 제2 전극 쪽으로 p형 반도체층, i형 반도체층 및 n형 반도체층이 순차적으로 적층되어 형성되며, 제2 전극에 가장 인접하여 위치하는 광전 변환부에서 n형 반도체층은 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층에서 제1 함몰부의 내부 표면과 제1 함몰부들 사이의 표면 위에 위치할 수 있다.
여기서, 제1 함몰부의 내부 표면 위에 위치한 n형 반도체층의 두께는 복수의 제1 함몰부들 사이의 표면 위에 위치한 n형 반도체층의 두께와 서로 동일할 수 있다.
또한, 제2 전극은 제1 함몰부 내부로 돌출된 복수의 돌출부를 포함하고, 제1 함몰부들의 사이의 표면 위에 위치하는 제2 전극의 두께는 제1 함몰부의 내부로 돌출된 돌출부의 폭보다 작을 수 있다.
또한, 적어도 하나의 광전 변환부는 제1 전극 위에 순차적으로 위치하는 제1 광전 변환부와 제2 광전 변환부를 포함하고, 제2 광전 변환부의 i형 반도체층은 복수의 제1 함몰부를 포함하고, 적어도 하나의 광전 변환부는 제1 전극 위에 순차적으로 위치하는 제1 광전 변환부, 제2 광전 변환부 및 제3 광전 변환부를 포함하고, 제3 광전 변환부의 i형 반도체층은 복수의 제1 함몰부를 포함할 수 있다.
본 발명에 따른 박막 태양 전지는 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층은 복수의 제1 함몰부를 포함하도록 함으로써, 캐리어의 이동 거리를 단축시켜 광전 변환 효율을 향상시킬 수 있다.
도 1은 본 발명에 따른 박막 태양 전지의 광전 변환부가 단일 접합인 경우를 설명하기 위한 도이다.
도 2은 본 발명에 따른 박막 태양 전지의 광전변환부(PV)가 이중접합(Double Junction) 혹은 p-i-n-p-i-n 구조를 포함하는 경우의 일례를 설명하기 위한 도이다.
도 3은 본 발명에 따른 박막 태양 전지의 광전 변환부가 삼중접합(Triple Junction) 혹은 p-i-n-p-i-n-p-i-n 구조를 포함하는 경우의 일례를 설명하기 위한 도이다.
도 4는 삼중 접합 박막 태양 전지의 단락 전류를 비교한 그래프의 일례이다.
도 5a 내지 도 5d는 본 발명에 따른 박막 태양 전지 제조 방법의 일례를 설명하기 위한 도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 “전체적”으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.
본 발명에 따른 박막 태양 전지는 기판, 기판 위에 배치되는 제1 전극, 제1 전극과 이격되어 제1 전극 위에 배치되는 제2 전극 및 제1 전극과 제2 전극 사이에 배치되는 적어도 하나의 광전 변환부를 포함하고, 광전 변환부는 제2 전극에 접하는 면에 복수의 제1 함몰부를 포함한다.
여기서, 광전 변환부는 p형 반도체층, i형 반도체층 및 n형 반도체층으로 이루어지는 구조가 하나일 수도 있고, 복수 개일 수도 있다.
이와 같은 적어도 하나의 광전 변환부 중에서 광 입사측으로부터 가장 먼곳에 위치하는 광전 변환부는 복수 개의 제1 함몰부를 포함한다.
이하의 도 1에서는 광전 변환부가 하나인 경우, 도 2에서는 광전 변환부가 두 개인경우, 도 2에서는 광전 변환부가 3개인 경우에 전술한 복수의 제1 함몰부가 어떻게 적용되는지, 어떠한 역할을 하는지 상세히 설명한다.
먼저, 도 1은 본 발명에 따른 박막 태양 전지의 광전 변환부가 단일 접합인 경우를 설명하기 위한 도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 박막 태양 전지의 일례는 기판(100), 제1 전극(110), 광전변환부(PV), 제2 전극(130)을 구비하고, 아울러, 광전변환부(PV)는 복수의 제1 함몰부(D1)를 포함한다.
이와 같은, 도 1에서는 광전변환부(PV)의 구조가 입사면으로부터 p-i-n 구조로 되는 것을 일례로 설명하고 있으나, 광전변환부(PV)의 구조가 입사면으로부터 n-i-p 구조로 되는 것도 가능하다. 그러나, 이하에서는 설명의 편의상 광전변환부(PV)의 구조가 입사면으로부터 p-i-n 구조로 되는 것을 일례로 설명한다.
여기서, 기판(100)은 입사되는 광(Light)이 광전변환부(PV)에 보다 효과적으로 도달하도록 하기 위해 실질적으로 투명한 비전도성 재질, 예컨대 유리 또는 플라스틱 재질로 이루어질 수 있다.
이와 같은 기판(100)은 입사면인 제1 면으로 빛이 입사되고, 입사면의 반대면인 제2 면에는 제1 전극(110)이 배치된다. 이하에서는 제1 면은 기판(100)을 중심으로 제1 전극(110)이 배치되지 않는 방향과 동일한 방향의 면을 의미하고, 제2 면은 기판(100)을 중심으로 제1 전극(110)이 배치되는 방향과 동일한 방향의 면을 의미한다.
제1 전극(110)은 기판(100)의 제2 면 위에 배치되고, 입사되는 광의 투과율을 높이기 위해 실질적으로 광투과성의 전도성 물질을 함유한다.
예를 들어, 제1 전극(110)을 형성하는 전도성 물질은 높은 광 투과도와 높은 전기 전도도를 갖는 인듐주석산화물(indium tin oxide: ITO), 주석계 산화물(SnO2 등), AgO, ZnO-(Ga2O3 또는 Al2O3), 플루오린 틴 옥사이드(fluorine tin oxide: FTO), 붕소아연산화물(ZnO:B, BZO) 및 알루미늄아연산화물(ZnO:Al, AZO) 중 적어도 하나를 포함할 수 있다.
이러한 제1 전극(110)의 제2 면에는 광전변환부(PV)가 형성되고, 광전변환부(PV)와 전기적으로 연결될 수 있다. 이에 따라, 제1 전극(110)은 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 정공을 수집하여 출력할 수 있다.
아울러, 제1 전극(110)의 제2 면에는 복수 개의 요철이 형성될 수 있다. 즉, 제1 전극(110)은 텍스처링 표면(texturing surface)을 구비하고 있다.
이와 같이, 제1 전극(110)의 표면을 텍스처링하게 되면, 입사되는 광의 반사를 저감시키고, 광의 흡수율을 높일 수 있어서 태양전지의 효율을 향상시키는 것이 가능하다.
다음, 제2 전극(130)은 제1 전극(110)의 제2 면 위에 이격되어 광전변환부(PV) 상부에 배치되며, 광전변환부(PV)가 발생시킨 전력의 회수 효율을 높이기 위해 전기 전도성이 우수한 금속 재질을 포함할 수 있다.
아울러, 제2 전극(130)은 광전변환부(PV)와 전기적으로 연결되어 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨대 전자를 수집하여 출력할 수 있다.
다음, 광전변환부(PV)는 제1 전극(110)과 제2 전극(130)의 사이에 배치되어 외부로부터 기판(100)의 입사면을 통하여 입사되는 광을 전기로 변환하는 기능을 한다.
이와 같은 광전변환부(PV)는 제1 전극(110)의 제2 면위에 p-i-n 구조, 즉 p형 반도체층(p), i형 반도체층(i), n형 반도체층(n)이 순차적으로 위치할 수 있다.
여기서, p형 반도체층(p)은 제1 전극(110)의 제2 면 위에 형성되며, 실리콘(Si)을 포함한 원료 가스에 붕소, 갈륨, 인듐 등과 같은 3가 원소의 불순물을 포함하는 가스를 이용하여 형성할 수 있다.
i형 반도체층(i)은 p형 반도체층(p)의 제2 면 위에 형성되며, 캐리어의 재결합율을 줄이고 광을 흡수할 수 있다. 이러한 i형 반도체층(i)은 입사되는 광을 흡수하여, 전자와 정공과 같은 캐리어를 생성할 수 있다.
이러한 i형 반도체층(i)은 비정질 실리콘(Amorphous Silicon) 재질(a-si) 또는 미세 결정 실리콘(μc-Si) 재질을 포함할 수도 있다.
n형 반도체층(n)은 i형 반도체층(i)의 제2 면 위에 형성되며, 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함한 가스를 이용하여 형성할 수 있다.
이와 같은 광전변환부(PV)는 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)에 의해 형성될 수 있다.
또한, 도 1에 도시된 바와 같이, 광전변환부(PV)의 p형 반도체층(p) 및 n형 반도체층(n)과 같은 도핑층은 i형 반도체층(i)을 사이에 두고 p-n 접합을 형성할 수 있다.
이러한 구조에서, p형 반도체층(p) 쪽으로 광이 입사되면 i형 반도체층(i)의 내부에서는 상대적으로 높은 도핑 농도를 갖는 p형 반도체층(p)과 n형 반도체층(n)에 의해 공핍(depletion)이 형성되고, 이에 따라 전기장이 형성될 수 있다. 이에 의하여 광 흡수층인 i형 반도체층(i)에서 생성된 전자와 정공은 접촉 전위차에 의해 분리되어 서로 다른 방향으로 이동된다.
예를 들어, 정공은 p형 반도체층(p)을 통해 제1전극(110)쪽으로 이동하고, 전자는 n형 반도체층(n)을 통해 제2전극(130)쪽으로 이동할 수 있다. 이러한 방식으로 전력이 생산될 수 있다.
한편, 도 1에 도시된 바와 같이, 광전변환부(PV)가 하나인 경우, i형 반도체층(i)에서 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부, 즉, 제2 전극(130)에 가장 인접하는 제2 면의 표면은 복수의 제1 함몰부(D1)를 포함한다.
그러나, 도 1에 도시된 바와 다르게, 빛이 제2 전극(130)을 통과하여 광전 변환부(PV)에 입사되는 경우, 복수의 제1 함몰부(D1)는 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부, 즉 제1 전극(110)에 가장 인접하는 제1 면의 표면에 복수의 제1 함몰부(D1)가 형성될 수도 있다.
이하에서는 설명의 편의상 도 1에 도시된 바와 같이, 빛이 제1 전극(110)을 통과하여 광전 변환부(PV)에 입사되는 경우를 일례로 설명한다.
여기서, 복수의 제1 함몰부(D1)는 제2 전극(130)과 인접한 i형 반도체층(i)의 제2 면으로부터 제1 전극(110)쪽을 향하는 방향으로 형성될 수 있다.
아울러, n형 반도체층(n)은 i형 반도체층(i)의 제2 면 위에 위치하되, i형 반도체층(i)의 제1 함몰부(D1)의 내부 표면과 제1 함몰부(D1)들 사이의 외부 표면 위에 위치할 수 있고, 제2 전극(130)은 n형 반도체층(n)의 제2 면 위에 위치하되, i형 반도체층(i)의 제1 함몰부(D1) 내부로 돌출된 복수의 돌출부(130P)를 포함할 수 있다.
이와 같은 구조의 박막 태양 전지는 i형 반도체층(i) 내에서 생성된 캐리어(예를 들면 전자나 정공)의 이동 거리를 단축시켜, 단락 전류(Isc)를 보다 향상시킬 수 있어, 태양 전지의 광전 변환 효율이 더욱 향상시킬 수 있다.
보다 구체적으로, i형 반도체층(i) 내에 전술한 바와 같은 제1 함몰부(D1)들이 형성되지 않은 경우, i형 반도체층(i) 내에서 생성된 캐리어가 n형 반도체층(n)까지 이동해야 하는 거리는 상대적으로 길어진다.
이와 같은 경우, 캐리어의 짧은 수명(life time)과 i형 반도체층(i) 내의 결함(defect)을 고려하면, i형 반도체층(i) 내에서 생성된 캐리어는 n형 반도체층(n)까지 이동하는 도중에 소멸될 가능성도 상대적으로 높아진다.
이와 같은 캐리어의 소멸은 박막 태양 전지의 광전 변환 효율을 저하시키는 원인이 된다.
그러나, 본 발명과 같이, i형 반도체층(i)에 복수의 제1 함몰부(D1)를 형성시켜 제1 함몰부(D1)의 내부 표면 위에 n형 반도체층(n)을 형성시키는 경우, 캐리어의 이동 거리를 단축시킬 수 있어, i형 반도체층(i) 내에서 생성된 캐리어가 n형 반도체층(n)까지 이동하는 도중에 소멸될 가능성을 훨씬 줄일 수 있다. 따라서, 박막 태양 전지의 광전 변환 효율을 더욱 향상시킬 수 있다.
특히, 이와 같은 구조는 i형 반도체층(i)이 미세 결정 실리콘으로 형성된 경우 더욱 효과적이다.
보다 구체적으로, i형 반도체층(i)이 미세 결정 실리콘으로 형성된 경우, 미세 결정 실리콘에 포함되는 각각의 결정 구조는 기판(100)에 수직한 방향으로 길게 뻗어 있는 주상 구조(columnar structure)를 가지고 있다.
이와 같은 주상 결정 구조는 미세 결정 실리콘으로 형성된 i형 반도체층(i)의 두께(Ti)가 대략 1㎛ 이하로 작은 경우에는 특별히 문제되지는 않지만, 장파장 대역의 빛을 흡수하기 위해 i형 반도체층(i)의 두께(Ti)를 증가시킬수록, 각각의 주상 결정 구조가 서로 만나는 경계면에서 결함(defect)이 발생할 가능성이 높아진다.
따라서, 이동 중인 캐리어가 주상 결정 구조가 서로 만나는 경계면에 생긴 결함(defect)에 의해 소멸되는 양도 많아지게 된다.
결과적으로, 단락 전류(Isc)를 증가시키기 위해 i형 반도체층(i)의 두께(Ti)를 증가시키는 경우, 주상 결정 구조 사이의 결함 때문에 단락 전류(Isc)가 증가하지 않고 오히려 감소할 수 있다.
그러나, 본 발명과 같이, i형 반도체층(i)에 복수의 제1 함몰부(D1)가 형성된 경우, 장파장 대역의 빛을 흡수하기 위해 i형 반도체층(i)의 두께(Ti)를 크게 증가시키더라도, 복수의 제1 함몰부(D1)로 인해 캐리어의 이동 거리 증가량이 크지 않고, 캐리어가 i형 반도체층(i) 내에서 비교적 짧은 거리를 이동하기 때문에 결함에 의한 캐리어의 소멸을 줄일 수 있어, 단락 전류(Isc)가 증가될 수 있다.
즉, i형 반도체층(i) 내부 영역 중에서 p형 반도체층(p)과 상대적으로 가까운 영역에서 생성된 캐리어는 제1 함몰부(D1)의 내부 바닥면 위에 형성된 n형 반도체층(n) 쪽으로 이동함으로써 이동 거리를 단축시킬 수 있고, i형 반도체층(i) 내부 영역 중에서 p형 반도체층(p)과 상대적으로 먼 영역에서 생성된 캐리어는 제1 함몰부(D1)의 내부 측면 또는 제1 함몰부(D1)들 사이의 외부 표면 위에 형성된 n형 반도체층(n) 쪽으로 이동함으로써 이동 거리를 단축시킬 수 있다.
따라서, 이와 같이 i형 반도체층(i)에 복수의 제1 함몰부(D1)가 형성된 구조는 광전변환부(PV)가 하나의 p-i-n 층으로 이루어진 단일 접합 박막 태양 전지보다는 단파장 대역의 빛 뿐만 아니라 장파장 대역의 빛을 흡수하는 이중 접합 또는 삼중 접합 박막 태양 전지에 더욱 효과적이다.
이에 대해서는 이후의 도 2 내지 도 3에서 보다 자세히 설명한다.
이와 같이, i형 반도체층(i)에 형성되는 제1 함몰부(D1)의 구조에 대해 보다 자세히 설명하면 다음과 같다.
제1 함몰부(D1)의 깊이(HD1)는 i형 반도체층(i) 두께(Ti)의 20%이상 70%이하일 수 있다.
이와 같이, 제1 함몰부(D1)의 깊이(HD1)가 i형 반도체층(i) 두께(Ti)의 20%이상이 되도록 하는 것은 전술한 바와 같이, 단락 전류(Isc) 증가를 확보하기 위한 최소한의 값이고, 제1 함몰부(D1)의 깊이(HD1)가 i형 반도체층(i) 두께(Ti)의 70%이하가 되도록 하는 것은 캐리어의 이동 거리가 최대한 단축시키면서, 빛을 흡수할 수 있는 i형 반도체층(i)의 두께(Ti)를 최소한 확보하여 최소한의 광흡수량을 확보하기 위함이다.
따라서, 제1 함몰부(D1)의 깊이(HD1)는 i형 반도체층(i)의 두께(Ti)에 따라 달라질 수 있으며, 예를 들어, i형 반도체층(i)의 두께(Ti)가 대략 3.5㎛인 경우, 제1 함몰부(D1)의 깊이(HD1)는 0.7㎛ ~ 2.5㎛ 사이일 수 있다.
또한, 제1 함몰부(D1)들 사이의 간격(ID1)은 제1 함몰부(D1)들 각각의 폭(WD1)보다 클 수 있다.
이와 같이, 제1 함몰부(D1)들 사이의 간격(ID1)이 제1 함몰부(D1)의 폭(WD1)보다 크게 하는 것은 빛을 흡수할 수 있는 i형 반도체층(i)의 영역을 적절하게 확보하기 위함이다.
즉, 제1 함몰부(D1)들 사이의 간격(ID1)이 지나치게 좁아 제1 함몰부(D1)의 폭(WD1)보다 작은 경우, i형 반도체층(i)은 전체적으로 두께(Ti) 자체가 줄어드는 것과 같은 특성이 나타날 수 있다. 이와 같은 경우, 오히려 장파장 대역의 빛 흡수율이 감소할 수 있는데, 이를 방지하기 위함이다.
따라서, 일례로, 복수의 제1 함몰부(D1)들 사이의 간격(ID1)은 0.5㎜ ~ 2㎜ 사이, 제1 함몰부(D1)의 폭(WD1)은 20㎛ ~ 200㎛ 사이에서 적절하게 결정될 수 있다.
이와 같이, 광전변환부(PV)의 i형 반도체층(i)의 제2 면에 형성되는 제1 함몰부(D1)는 i형 반도체층(i)의 제2 면에 형성되는 복수의 요철과 비교하여 다음과 같은 차이점을 가질 수 있다.
도 1에 도시된 바와 같이, 제1 전극(110)의 제2 면은 기판(100)으로 입사되는 빛을 산란하고 반사를 최소화하기 위하여 복수 개의 요철이 형성될 수 있다. 그 요철의 자체 형상으로 인하여 복수의 돌출부와 함몰부를 갖게 된다.
이와 같은 제1 전극(110)의 요철 형상은 광전변환부(PV)의 전체 두께가 상대적으로 얇아 i형 반도체층(i)의 제2 면에까지 그 형태가 일부 유지될 수 있다.
따라서, i형 반도체층(i)의 제2 면에는 전술한 제1 함몰부(D1)와 형태와 기능이 전혀 다른 복수의 제2 함몰부(D2)를 갖는 요철면이 형성될 수 있다.
구체적으로 기능적인 측면에서, 제1 함몰부(D1)는 전술한 바와 같이 i형 반도체층(i) 내에서 생성된 캐리어의 이동 거리를 단축시키기 위함이고, 제2 함몰부(D2)는 제1 전극(110)의 요철 형상에 의해 형성된 것으로, i형 반도체층(i)의 제2 면에서는 실질적으로 빛의 산란 및 반사 방지가 필요치 않아 태양 전지의 효율 향상을 위한 기능을 거의 하지 않는다.
또한, 형태적인 측면에서도, i형 반도체층(i)의 제2 면에 형성된 제2 함몰부(D2)의 형태는 제1 전극(110)의 요철 형상이 제1 전극(110)의 제2 면 위에 증착되는 p형 반도체층(p)과 i형 반도체층(i)의 두께(Ti)에 의해 완만해진다.
따라서, i형 반도체층(i)의 제2 면에 형성되는 제2 함몰부(D2)는 제1 전극(110)의 제2 면에 형성된 요철의 함몰부와 비교하여 폭(WD2)과 깊이(HD2), 및 경사도(θ2)가 상대적으로 완만할 수 있다.
따라서, 도 1에 도시된 바와 같이, 제2 함몰부(D2)는 i형 반도체층(i) 중에서 제2 전극(130)과 인접한 제2 면으로부터 제1 전극(110) 쪽을 향하는 방향으로 형성되되, 제2 함몰부(D2)의 깊이(HD2)는 제1 함몰부(D1)의 깊이(HD1)보다 작을 수 있고, 제2 함몰부(D2)의 폭(WD2)은 제1 함몰부(D1)의 폭(WD1)보다 작을 수 있으며, 제2 함몰부(D2)의 경사각(θ2)은 제1 함몰부(D1)의 경사각(θ1)보다 완만할 수 있다.
또한, 박막 태양 전지 제조 방법 상의 특성에 의해 제2 함몰부(D2)를 포함하는 복수의 요철은 i형 반도체층(i)의 제2 면 중에서 제1 함몰부(D1)가 형성되지 않은 영역인 복수의 제1 함몰부(D1)들 사이에 외부 표면에 형성되고, 제1 함몰부(D1)의 내부 표면에는 형성되지 않을 수 있다.
이와 같은 제1 함몰부(D1)와 제2 함몰부(D2)의 형태적인 차이는 이중 접합 및 삼중 접합 박막 태양 전지에서 광전변환부(PV)의 두께가 더욱 두꺼워지므로 더욱 명확해진다.
따라서, 이중 접합 및 삼중 접합 박막 태양 전지에서는 복수의 광전변환부(PV) 중에서 제2 전극(130)에 가장 인접하여 위치하는 광전변환부(PV)의 i형 반도체층(i)에서 제2 전극(130)과 가장 인접한 표면인 제2 면에는 전술한 제2 함몰부(D2)가 없거나 있더라도 깊이나 경사도가 매우 작은 형태로 남아 있을 수 있다.
또한, i형 반도체층(i) 위에 위치하는 n형 반도체층(n)은 i형 반도체층(i)의 제1 함몰부(D1)의 내부 표면과 제1 함몰부(D1)들 사이의 외부 표면 위에 위치하게 된다.
이와 같이 n형 반도체층(n)은 i형 반도체층(i)을 사이에 두고, p형 반도체층(p)과 p-n 접합을 형성할 수 있다. 이와 같은 n형 반도체층(n)은 전술한 바와 같이 PECVD 증착법과 같은 방법으로 형성될 수 있다.
여기서, 제1 함몰부(D1)의 내부 표면 위에 위치한 n형 반도체층(n)의 두께(TIn)는 복수의 제1 함몰부(D1)들 사이의 외부 표면 위에 위치한 n형 반도체층(n)의 두께(TOn)와 실질적으로 오차범위 내에서 서로 동일할 수 있다.
즉, PECVD 증착법과 같은 방법으로 n형 반도체층(n)을 i형 반도체층(i)의 제1 함몰부(D1)의 내부 표면 및 제1 함몰부(D1)들 사이의 외부 표면 위에 형성시킬 때, PECVD 증착법의 고유 특성에 의해 제1 함몰부(D1)의 내부 표면과 제1 함몰부(D1)들 사이의 외부 표면이 만나는 모서리 부분에서 n형 반도체층(n)의 두께가 상대적으로 두꺼워질 수 있지만 이는 오차범위 내의 것이고, 제1 함몰부(D1)의 내부 표면 및 외부 표면 위에 위치한 n형 반도체층(n)의 두께(TIn, TOn)는 실질적으로 동일할 수 있다.
아울러, n형 반도체층(n)의 제2 면 위에 위치하는 제2 전극(130)은 i형 반도체층(i)의 제1 함몰부(D1) 내부로 돌출된 복수의 돌출부(130P)를 포함할 수 있다.
이와 같은 제2 전극(130)의 구조는 i형 반도체층(i)의 제1 함몰부(D1) 내부 표면 위에 위치한 n형 반도체층(n)으로 이동한 캐리어가 전기 전도성의 금속성 물질인 제2 전극(130)을 통하여 손실없이 외부에서 전력을 관리하는 회로인 정션 박스(junction box)로 이동하도록 도와준다.
또한, 도 1에 도시된 바와 같이, 제1 함몰부(D1)들의 사이의 외부 표면 위에 위치하는 제2 전극(130)의 두께(T130)는 제1 함몰부(D1)의 내부 표면 위에 위치하는 돌출부(130P)의 폭(W130P)보다 작을 수 있다.
그러나, 이와 다르게, 제1 함몰부(D1)들의 사이의 외부 표면 위에 위치하는 제2 전극(130)의 두께(T130)는 돌출부(130P)의 폭(W130P)과 실질적으로 동일하거나 더 크게 형성되는 것도 가능하다.
지금까지는 본 발명에 대해 박막 태양 전지의 각 셀이 단일 접합인 경우를 일례로 설명하였으나, 이와 다르게 박막 태양 전지의 각 셀이 이중 접합 태양 전지이거나 삼중 접합 태양 전지인 경우에도 본 발명을 동일하게 적용될 수 있다.
도 2은 본 발명에 따른 박막 태양 전지의 광전변환부(PV)가 이중접합(Double Junction) 혹은 p-i-n-p-i-n 구조를 포함하는 경우의 일례를 설명하기 위한 도이다.
이하에서는 이상에서 상세히 설명한 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다
도 2에 도시된 바와 같이, 이중 접합 태양전지의 광전변환부(PV)는 제1 광전변환부(PV1) 및 제2 광전변환부(PV2)가 제1 전극(110) 위에 순차적으로 위치할 수 있다. 이와 같은 경우, 제2 광전변환부(PV)는 제2 전극(130)에 가장 가까이 인접하여 위치한다.
도 2과 같이, 이중 접합 태양전지는 광 입사면으로부터 제1 p형 반도체층(PV1-p), 제1 i형 반도체층(PV1-i), 제1 n형 반도체층(PV1-n), 제2 p형 반도체층(PV2-p), 제2 i형 반도체층(PV2-i) 및 제2 n형 반도체층(PV2-n)이 차례로 적층될 수 있다.
아울러, 제1 광전변환부(PV1) 및 제2 광전변환부(PV2) 사이에는 중간층이 위치할 수 있다. 즉, 제1 n형 반도체층(PV1-n) 및 제2 p형 반도체층(PV2-p) 사이에는 중간층(190)이 위치할 수 있다. 그러나, 이와 같은 중간층(190)은 생략될 수도 있다.
제1 i형 반도체층(PV1-i)은 단파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있다.
아울러, 제2 i형 반도체층(PV2-i)은 단파장 대역보다 큰 장파장 대역의 광을 주로 흡수하여 전자와 정공을 생성할 수 있다. 이를 위해 제2 i형 반도체층(PV2-i)의 두께(TPV2-i)는 제1 i형 반도체층(PV1-i)의 두께(TPV1-i)보다 더 두꺼울 수 있다.
예를 들어, 제1 i형 반도체층(PV1-i)의 두께(TPV1-i)가 100 ~ 150nm인 경우, 제2 i형 반도체층(PV2-i)의 두께(TPV2-i)는 1.5㎛ ~ 4㎛사이의 값을 가질 수 있다.
이처럼, 이중접합 구조의 태양전지는 단파장 대역 및 장파장 대역의 광을 흡수하여 캐리어를 생성하기 때문에 높은 효율을 갖는 것이 가능하다.
또한, 도 2에 도시된 바와 같은 박막 태양전지는 제1 광전변환부(PV1)의 제1 i형 반도체층(PV1-i)은 비정실 실리콘 재질(a-Si)을 포함하고, 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i)은 게르마늄 물질이 함유된 미세 결정 실리콘 재질(μc-SiGe)을 포함할 수도 있다.
한편, 이와 같은 이중 접합 태양 전지에서, 제2 전극(130)에 가장 인접하여 위치하는 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i)은 제2 면에 복수의 제1 함몰부(D1)를 포함한다.
여기서, 제1 함몰부(D1)의 깊이(HD1), 폭(WD1) 및 간격(ID1)은 도 1에서 설명한 바와 동일하게 적용될 수 있다.
따라서, 제1 함몰부(D1)의 깊이(HD1)는 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i) 두께(TPV2-i)의 20%이상 70%이하일 수 있으며, 일례로, 제1 함몰부(D1)의 깊이(HD1)는 0.7㎛ ~ 2.5㎛ 사이일 수 있다. 아울러, 복수의 제1 함몰부(D1)들 사이의 간격(ID1)은 0.5㎜ ~ 2㎜ 사이, 제1 함몰부(D1)의 폭(WD1)은 20㎛ ~ 200㎛ 사이에서 적절하게 결정될 수 있다.
아울러, 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i) 위에 형성되는 제2 n형 반도체층(PV2-n)은 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i)에 형성된 제1 함몰부(D1)의 내부 표면과 제1 함몰부(D1)들 사이의 외부 표면 위에 위치하되, 제1 함몰부(D1)의 내부 표면과 제1 함몰부(D1)들 사이의 외부 표면 위에 위치하는 제2 n형 반도체층(PV2-n)의 두께(TIn, TOn)는 서로 동일할 수 있다.
아울러, 제2 전극(130)은 제1 함몰부(D1) 내부로 돌출된 복수의 돌출부(130P)를 포함할 수 있다.
이와 같이, 본 발명에 따른 이중 접합 박막 태양 전지는 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i)의 제2 면에 복수의 제1 함몰부(D1)를 구비함으로써, 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i)이 상대적으로 두꺼워 내부에 상대적으로 많은 결함(defect)이 발생하더라도, 캐리어가 제2 광전변환부(PV2)의 제2 i형 반도체층(PV2-i) 내에서 비교적 짧은 거리를 이동하기 때문에 결함에 의한 캐리어의 소멸을 줄일 수 있어, 단락 전류(Isc)가 증가될 수 있다. 이에 따라, 태양 전지의 광전 변환 효율을 보다 향상시킬 수 있다.
또한, 도 3은 본 발명에 따른 박막 태양 전지의 광전 변환부가 삼중접합(Triple Junction) 혹은 p-i-n-p-i-n-p-i-n 구조를 포함하는 경우의 일례를 설명하기 위한 도이다.
이하에서는 이상에서 상세히 설명한 부분과 중복되는 부분에 대해서는 설명을 생략하기로 한다.
도 3에 도시된 바와 같이, 박막 태양전지의 광전변환부(PV)는 제1 전극(110) 위에 제1 광전변환부(PV1), 제2 광전변환부(PV2) 및 제3 광전변환부(PV3)가 순차적으로 위치할 수 있다.
여기서, 제1 광전변환부(PV1), 제2 광전변환부(PV2) 및 제3 광전변환부(PV3)는 각각 p-i-n 구조로 형성될 수 있어, 기판(100)으로부터 상부 p형 반도체층(PV1-p), 상부 i형 반도체층(PV1-i), 상부 n형 반도체층(PV1-n), 제2 p형 반도체층(PV2-p), 제2 i형 반도체층(PV2-i), 제2 n형 반도체층(PV2-n), 제3 p형 반도체층(PV3-p), 제3 i형 반도체층(PV3-i) 및 제3 n형 반도체층(PV3-n)이 차례로 배치될 수 있다.
아울러, 제1 광전변환부(PV1) 및 제2 광전변환부(PV2) 사이에는 제1 중간층(190a)이 위치하고, 제2 광전변환부(PV2) 및 제3 광전변환부(PV3) 사이에는 제2 중간층(190b)이 위치할 수 있다. 그러나, 이와 같은 제1 중간층(190a) 및 제2 중간층(190b)은 생략될 수도 있다.
여기서, 상부 i형 반도체층(PV1-i), 제2 i형 반도체층(PV2-i) 및 제3 i형 반도체층(PV3-i)은 다양하게 구현될 수 있다.
제1 예로, 상부 i형 반도체층(PV1-i)은 비정질 실리콘(a-Si) 재질을 포함하고, 제2 i형 반도체층(PV2-i)은 게르마늄(Ge) 물질을 함유하는 비정질 실리콘(a-SiGe) 재질을 포함하고, 제3 i형 반도체층(PV3-i)은 게르마늄(Ge) 물질을 함유하는 미세 결정(microcrystal) 실리콘(μc-SiGe) 재질을 포함할 수 있다. 이와 다르게, 제2 i형 반도체층(PV2-i)뿐만 아니라 제3 i형 반도체층(PV3-i)도 함께 게르마늄(Ge) 재질이 불순물로 도핑될 수도 있다.
여기서, 제3 i형 반도체층(PV3-i)에 포함된 게르마늄(Ge)의 함량비는 제2 i형 반도체층(PV2-i)에 포함된 게르마늄(Ge)의 함량비보다 더 클 수 있다. 이는 게르마늄(Ge)의 함량비가 커질수록 밴드갭이 작아지기 때문이다. 이와 같이 밴드갭이 작아지면 장파장의 빛을 흡수하는데 유리하다.
따라서 제3 i형 반도체층(PV3-i)에 포함된 게르마늄(Ge)의 함량비를 제2 i형 반도체층(PV2-i)에 포함된 게르마늄(Ge)의 함량비보다 더 크게 되도록 함으로써 제3 i형 반도체층(PV3-i)에서 장파장의 빛을 더 효율적으로 흡수할 수 있다.
또한, 이와 다르게, 제2 예로 상부 i형 반도체층(PV1-i)은 비정질 실리콘(a-Si) 재질을 포함할 수 있으며, 제2 i형 반도체층(PV2-i) 및 제3 i형 반도체층(PV3-i)은 미세 결정 실리콘(μc-Si) 재질을 포함할 수 있다. 여기서, 제3 i형 반도체층(PV3-i)에만 게르마늄(Ge) 재질이 불순물로 도핑되도록 하여 제3 i형 반도체층(PV3-i)의 밴드갭을 낮출 수도 있다.
여기서, 제1 광전변환부(PV1)는 단파장 대역의 광을 흡수하여 전력을 생산할 수 있으며, 제2 광전변환부(PV2)는 단파장 대역과 장파장 대역 사이의 중간 대역의 광을 흡수하여 전력을 생산할 수 있고, 제3 광전변환부(PV3)는 장파장 대역의 광을 흡수하여 전력을 생산할 수 있다.
이를 위해, 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)는 제2 i형 반도체층(PV2-i)의 두께(TPV2-i)보다 두껍고, 제2 i형 반도체층(PV2-i)의 두께(TPV2-i)는 상부 i형 반도체층(PV1-i)의 두께(TPV1-i)보다 두꺼울 수 있다.
일례로, 제1 i형 반도체층(PV1-i)은 100 ~ 150nm의 두께로 형성될 수 있으며, 제2 i형 반도체층(PV2-i)은 150 ~ 300nm의 두께로 형성될 수 있으며, 제3 i형 반도체층(PV3-i)은 1.5㎛ ~ 4㎛의 두께로 형성될 수 있다.
이는 제3 i형 반도체층(PV3-i)에서 장파장 대역의 광 흡수율을 더욱 향상시키기 위함이다.
이와 같이 도 3과 같은 삼중접합 태양전지의 경우에는 보다 넓은 대역의 광을 흡수할 수 있기 때문에 전력 생산 효율이 높을 수 있다.
한편, 이와 같은 삼중 접합 태양 전지에서도 앞선 도 1 및 도 2에서 설명한 바와 같이 제2 전극(130)에 가장 인접하여 위치하는 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)은 제2 면에 복수의 제1 함몰부(D1)를 포함한다.
여기서, 제1 함몰부(D1)의 깊이(HD1), 폭(WD1) 및 간격(ID1)은 도 1에서 설명한 바와 동일하게 적용될 수 있다.
따라서, 제1 함몰부(D1)의 깊이(HD1)는 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i) 두께(TPV3-i)의 20%이상 70%이하일 수 있으며, 일례로, 제1 함몰부(D1)의 깊이(HD1)는 0.7㎛ ~ 2.5㎛ 사이일 수 있다. 아울러, 복수의 제1 함몰부(D1)들 사이의 간격(ID1)은 0.5㎜ ~ 2㎜ 사이, 제1 함몰부(D1)의 폭(WD1)은 20㎛ ~ 200㎛ 사이에서 적절하게 결정될 수 있다.
아울러, 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i) 위에 형성되는 제3 n형 반도체층(PV3-n)은 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)에 형성된 제1 함몰부(D1)의 내부 표면과 제1 함몰부(D1)들 사이의 외부 표면 위에 위치하되, 제1 함몰부(D1)의 내부 표면과 외부 표면 위에 위치하는 제3 n형 반도체층(PV3-n)의 두께(TIn, TOn)는 실질적으로 서로 동일할 수 있다.
아울러, 제2 전극(130)은 제1 함몰부(D1) 내부로 돌출된 복수의 돌출부(130P)를 포함할 수 있다.
이와 같이, 본 발명에 따른 이중 접합 박막 태양 전지는 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)의 제2 면에 복수의 제1 함몰부(D1)를 구비함으로써, 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)이 상대적으로 두꺼워 내부에 상대적으로 많은 결함(defect)이 발생하더라도, 캐리어가 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i) 내에서 비교적 짧은 거리를 이동하기 때문에 결함에 의한 캐리어의 소멸을 줄일 수 있어, 단락 전류(Isc)가 증가될 수 있다. 이에 따라, 태양 전지의 광전 변환 효율을 보다 향상시킬 수 있다.
도 4는 삼중 접합 박막 태양 전지의 단락 전류를 비교한 그래프의 일례이다.
도 4에서 case 1은 제2 전극(130)에 가장 인접하여 위치하는 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)에 복수의 제1 함몰부(D1)가 없는 경우에 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)에 따른 박막 태양 전지의 단락 전류 일례를 도시한 것이고, case 2는 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)이 도 3에서 전술한 바와 같이 복수의 제1 함몰부(D1)를 포함하는 경우에 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)에 따른 박막 태양 전지의 단락 전류 일례를 도시한 것이다.
도 4에 도시된 바와 같이, 복수의 광전변환부(PV) 중에서 제2 전극(130)에 가장 인접하여 위치하는 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)에 제1 함몰부(D1)가 없는 경우, 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)가 1.0㎛에서 2.5㎛까지 증가하는 경우 단락 전류는 대략 5.8㎃/㎠에서 8.8㎃/㎠로 증가하지만, 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)가 2.5㎛에서 3.5㎛까지 증가하는 경우, 단락 전류는 오히려 대략 8.8㎃/㎠에서 7.3㎃/㎠로 감소하는 것을 알 수 있다.
이는, 앞서 도 1에서 설명한 바와 같이, 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)가 증가함에 따라 각각의 주상 결정 구조가 서로 만나는 경계면에서 결함(defect)이 점진적으로 많아져, 처음에는 제3 i형 반도체층(PV3-i)의 두께(TPV3-i) 증가에 따른 캐리어의 생성량이 제3 i형 반도체층(PV3-i) 내부를 이동하는 캐리어가 결함에 의해 감소하는 양보다 많아 단락 전류가 증가하다가, 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)가 2.5㎛보다 커지는 경우, 두께 증가에 따른 캐리어의 생성량이 결함에 의해 감소하는 캐리어 양보다 많아져 단락 전류가 감소하기 때문이다.
그러나, 본 발명에 따른 박막 태양 전지는 도 1에서 전술한 바와 같이, 복수의 광전변환부(PV) 중에서 제3 광전변환부(PV3)의 제3 i형 반도체층(PV3-i)이 제1 함몰부(D1)를 포함하여, 제3 i형 반도체층(PV3-i) 내에서 이동하는 캐리어의 이동 거리를 현저하게 단축시켜, 결함에 의해 감소하는 캐리어 양을 크게 줄일 수 있어, 도 4에 도시된 바와 같이, 제3 i형 반도체층(PV3-i)의 두께(TPV3-i)에 비례하여 단락 전류를 지속적으로 증가시킬 수 있어, 박막 태양 전지의 효율을 더욱 향상시킬 수 있다.
이하의 도 5a 내지 도 5d에서는 전술한 바와 같이 적어도 하나의 광전변환부(PV) 중에서 제2 전극(130)에 가장 인접하여 위치하는 광전변환부(PV)의 i형 반도체층(i)가 복수의 제1 함몰부(D1)를 구비하는 박막 태양 전지를 제조하는 방법에 대해 설명한다.
도 5a 내지 도 5d는 본 발명에 따른 박막 태양 전지 제조 방법의 일례를 설명하기 위한 도이다.
도 5a에 도시된 바와 같이, 먼저 기판(100), 제1 전극(110), 제1 광전변환부(PV1), 제1 중간층(190a), 제2 광전변환부(PV2), 제2 중간층(190b) 및 제3 광전변환부(PV3)의 제3 p형 반도체층(PV3-p) 및 제3 i형 반도체층(PV3-i)까지 형성한다.
여기서, 제1 전극(110)은 기판(100)의 상부에 전기 도금법, 스퍼터링(sputtering)법, 이베퍼레이션(evaporation)법, 저압화학기상증착(Low pressure chemical vapor deposition, LPCVD) 등과 같은 여러 가지 막 형성 방법이 이용되어 형성될 수 있다.
또한, 제1 광전변환부(PV1), 제1 중간층, 제2 광전변환부(PV2), 제2 중간층 및 제3 광전변환부(PV3)의 제3 p형 반도체층(PV3-p) 및 제3 i형 반도체층(PV3-i)은 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 화학 기상 증착법(chemical vapor deposition, CVD)에 의해 형성될 수 있다.
이후, 도 5b에 도시된 바와 같이, 제3 i형 반도체층(PV3-i)의 제2 면에 스크라이빙 또는 식각 등의 방법을 이용하여 패턴화된 복수의 제1 함몰부(D1)를 형성한다.
여기서, 스크라이빙 방법은 기계적 스크라이빙 또는 레이저 스크라이빙 방법이 이용될 수 있다.
식각 방법은 일례로 포토리소그래피(photolithography) 방법을 이용할 수 있다.
이후, 도 5c에 도시된 바와 같이, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)과 같은 방법을 이용하여 제3 i형 반도체층(PV3-i)의 제1 함몰부(D1) 내부 표면과 제1 함몰부(D1) 사이의 외부 표면에 제3 n형 반도체층(PV3-n)을 형성한다.
이때, 제1 함몰부(D1) 내부 표면과 외부 표면에 형성되는 제3 n형 반도체층(PV3-n)은 대략 서로 동일한 두께를 가질 수 있다.
이에 따라, 제3 p형 반도체층(PV3-p)과 제3 n형 반도체층(PV3-n)은 제3 i형 반도체층(PV3-i)을 사이에 두고 p-n 접합을 형성하게 된다.
이후, 도 5d에 도시된 바와 같이, 제3 n형 반도체층(PV3-n) 위에 제2 전극(130)을 형성한다.
이때, 제2 전극(130)은 제1 함몰부(D1)의 내부로 돌출된 돌출부(130P)가 함께 형성될 수 있다.
이와 같이, 제3 n형 반도체층(PV3-n) 위에 제2 전극(130)을 형성하는 방법으로는 일례로 스퍼터링(sputtering) 방법이나 플레이팅(plating) 방법이 이용될 수 있다.
지금까지는 박막 태양 전지 모듈의 광전변환부(PV)가 실리콘(Si) 물질을 포함하는 경우를 일례로만 설명하였으나, 이외에도 본 발명에 따른 박막 태양 전지 모듈은 광전변환부(PV)는 CdTe(Cadmium telluride), CIGS(Copper indium gallium selenide) 또는 황화카드뮴(CdS) 등과 같은 다른 물질이 포함되는 경우에도 적용될 수도 있으며, 광전변환부(PV)는 다공질의 티타늄다이옥사이드(TiO2)에 염료 분자, 예를 들어 황화카드뮴(CdS)이 흡착된 물질을 포함할 수도 있고, 유기 물질이나 폴리머 물질을 포함할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (19)

  1. 기판;
    상기 기판 위에 배치되는 제1 전극;
    상기 제1 전극과 이격되어 상기 제1 전극 위에 배치되는 제2 전극; 및
    상기 제1 전극과 상기 제2 전극 사이에 배치되는 적어도 하나의 광전 변환부;를 포함하며,
    상기 적어도 하나의 광전 변환부 중에서 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부는 복수의 제1 함몰부를 포함하는 박막 태양 전지.
  2. 제 1 항에 있어서,
    상기 광 입사측으로부터 가장 먼 곳에 위치하는 광전 변환부는 상기 제2 전극에 가장 인접하여 배치되는 박막 태양 전지.
  3. 제 2 항에 있어서,
    상기 제1 함몰부는 상기 제2 전극과 인접한 면으로부터 상기 제1 전극 쪽을 향하는 방향으로 형성되는 박막 태양 전지.
  4. 제 3 항에 있어서,
    상기 제1 함몰부의 깊이는 상기 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층 두께의 20%이상 70%이하인 박막 태양 전지.
  5. 제 3 항에 있어서,
    상기 제1 함몰부의 깊이는 0.7㎛ ~ 2.5㎛ 사이인 박막 태양 전지.
  6. 제 1 항에 있어서,
    상기 제1 함몰부들 사이의 간격은 상기 제1 함몰부들 각각의 폭보다 큰 박막 태양 전지.
  7. 제 1 항에 있어서,
    상기 제1 함몰부의 폭은 20㎛ ~ 200㎛ 사이인 박막 태양 전지.
  8. 제 1 항에 있어서,
    상기 복수의 제1 함몰부들 사이의 간격은 0.5㎜ ~ 2㎜ 사이인 박막 태양 전지.
  9. 제 3 항에 있어서,
    상기 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층은 복수의 제2 함몰부를 구비하는 요철면을 포함하고,
    상기 제2 함몰부의 깊이는 상기 제1 함몰부의 깊이보다 작은 박막 태양 전지.
  10. 제 9 항에 있어서,
    상기 제2 함몰부의 폭은 상기 제1 함몰부의 폭보다 작은 박막 태양 전지.
  11. 제 9 항에 있어서,
    상기 제2 함몰부의 경사각은 상기 제1 함몰부의 경사각보다 완만한 박막 태양 전지.
  12. 제 9 항에 있어서,
    상기 복수의 제2 함몰부는 상기 제2 전극과 인접한 면으로부터 상기 제1 전극 쪽을 향하는 방향으로 형성되며, 상기 복수의 제1 함몰부들 사이에 위치하는 박막 태양 전지.
  13. 제 9 항에 있어서,
    상기 복수의 제2 함몰부는 상기 제1 함몰부의 내부 표면에는 형성되지 않는 박막 태양 전지.
  14. 제 3 항에 있어서,
    상기 제2 전극에 가장 인접하여 위치하는 광전 변환부는 상기 제1 전극으로부터 상기 제2 전극 쪽으로 p형 반도체층, i형 반도체층 및 n형 반도체층이 순차적으로 적층되어 형성되며,
    상기 제2 전극에 가장 인접하여 위치하는 광전 변환부에서 상기 n형 반도체층은 상기 제2 전극에 가장 인접하여 위치하는 광전 변환부의 i형 반도체층에서 상기 제1 함몰부의 내부 표면과 상기 제1 함몰부들 사이의 표면 위에 위치하는 박막 태양 전지.
  15. 제 14 항에 있어서,
    상기 제1 함몰부의 내부 표면 위에 위치한 상기 n형 반도체층의 두께는 상기 복수의 제1 함몰부들 사이의 표면 위에 위치한 상기 n형 반도체층의 두께와 서로 동일한 박막 태양 전지.
  16. 제 3 항에 있어서,
    상기 제2 전극은 상기 제1 함몰부 내부로 돌출된 복수의 돌출부를 포함하는 박막 태양 전지.
  17. 제 16 항에 있어서,
    상기 제1 함몰부들의 사이의 표면 위에 위치하는 상기 제2 전극의 두께는 상기 제1 함몰부의 내부로 돌출된 상기 돌출부의 폭보다 작은 박막 태양 전지.
  18. 제 3 항에 있어서,
    상기 적어도 하나의 광전 변환부는 상기 제1 전극 위에 순차적으로 위치하는 제1 광전 변환부와 제2 광전 변환부를 포함하고,
    상기 제2 광전 변환부의 i형 반도체층은 상기 복수의 제1 함몰부를 포함하는 박막 태양 전지.
  19. 제 3 항에 있어서,
    상기 적어도 하나의 광전 변환부는 상기 제1 전극 위에 순차적으로 위치하는 제1 광전 변환부, 제2 광전 변환부 및 제3 광전 변환부를 포함하고,
    상기 제3 광전 변환부의 i형 반도체층은 상기 복수의 제1 함몰부를 포함하는 박막 태양 전지.
KR1020120002491A 2012-01-09 2012-01-09 박막 태양 전지 KR20130081484A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120002491A KR20130081484A (ko) 2012-01-09 2012-01-09 박막 태양 전지
US13/564,288 US20130174897A1 (en) 2012-01-09 2012-08-01 Thin film solar cell
EP12005772.4A EP2613359A3 (en) 2012-01-09 2012-08-08 Thin film solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120002491A KR20130081484A (ko) 2012-01-09 2012-01-09 박막 태양 전지

Publications (1)

Publication Number Publication Date
KR20130081484A true KR20130081484A (ko) 2013-07-17

Family

ID=46798954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120002491A KR20130081484A (ko) 2012-01-09 2012-01-09 박막 태양 전지

Country Status (3)

Country Link
US (1) US20130174897A1 (ko)
EP (1) EP2613359A3 (ko)
KR (1) KR20130081484A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9219174B2 (en) 2013-01-11 2015-12-22 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) * 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003883B2 (en) * 2007-01-11 2011-08-23 General Electric Company Nanowall solar cells and optoelectronic devices
JP4411338B2 (ja) * 2007-07-13 2010-02-10 シャープ株式会社 薄膜太陽電池モジュール
US20100269896A1 (en) * 2008-09-11 2010-10-28 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
JP2010205804A (ja) * 2009-02-27 2010-09-16 Mitsubishi Heavy Ind Ltd 光電変換装置
CN102947947B (zh) * 2010-06-21 2015-11-25 三菱电机株式会社 光电变换装置
WO2012002754A2 (ko) 2010-06-30 2012-01-05 주식회사 아모그린텍 전기방사된 나노 섬유 웹을 이용한 액체 필터용 필터여재와 그 제조방법 및 이를 이용한 액체 필터

Also Published As

Publication number Publication date
US20130174897A1 (en) 2013-07-11
EP2613359A3 (en) 2013-07-17
EP2613359A2 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
KR20130081484A (ko) 박막 태양 전지
KR101292061B1 (ko) 박막 태양전지
KR20120055132A (ko) 박막 태양 전지
KR101833941B1 (ko) 박막 태양 전지
KR101632451B1 (ko) 박막 태양 전지
US9224886B2 (en) Silicon thin film solar cell
KR101770267B1 (ko) 박막 태양전지 모듈
KR101130200B1 (ko) 태양전지
US20110259398A1 (en) Thin film solar cell and method for manufacturing the same
KR101779955B1 (ko) 박막 태양 전지 모듈
KR20130039896A (ko) 박막 태양 전지
KR20120055133A (ko) 박막 태양 전지
KR20120067544A (ko) 박막 태양전지 및 이의 제조 방법
KR101784440B1 (ko) 박막 태양 전지
KR101821392B1 (ko) 박막 태양 전지
KR20100045213A (ko) 광기전력 변환소자 및 제조방법
KR102052507B1 (ko) 박막 태양전지 모듈
KR20140052390A (ko) 박막 태양 전지 및 그 제조 방법
KR20120064268A (ko) 박막 태양전지 및 이의 제조 방법
KR20130112148A (ko) 박막 태양 전지
KR20140047751A (ko) 박막 실리콘 태양전지
KR101921236B1 (ko) 박막 태양 전지 및 그의 제조 방법
KR20140091627A (ko) 박막 태양전지
KR20120064270A (ko) 박막 태양 전지
KR20150088617A (ko) 박막 태양 전지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid