KR20130079759A - Thin-film typed solar cell comprising wo3 buffer layer - Google Patents

Thin-film typed solar cell comprising wo3 buffer layer Download PDF

Info

Publication number
KR20130079759A
KR20130079759A KR1020120000434A KR20120000434A KR20130079759A KR 20130079759 A KR20130079759 A KR 20130079759A KR 1020120000434 A KR1020120000434 A KR 1020120000434A KR 20120000434 A KR20120000434 A KR 20120000434A KR 20130079759 A KR20130079759 A KR 20130079759A
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
thin film
solar cell
layer
Prior art date
Application number
KR1020120000434A
Other languages
Korean (ko)
Other versions
KR101326539B1 (en
Inventor
류승윤
김동호
남기석
정용수
권정대
이성훈
윤정흠
이건환
김종국
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020120000434A priority Critical patent/KR101326539B1/en
Publication of KR20130079759A publication Critical patent/KR20130079759A/en
Application granted granted Critical
Publication of KR101326539B1 publication Critical patent/KR101326539B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Abstract

PURPOSE: A thin film type solar cell including a WO3 buffer layer is provided to improve the efficiency of the thin film type solar cell by forming a buffer layer including WO3 between a p-type semiconductor layer and a first electrode. CONSTITUTION: A first electrode (120) is formed on the upper side of a substrate (110). A photoelectric conversion layer (140) is formed on the upper side of the first electrode. The photoelectric conversion layer includes a p-type semiconductor layer (141), an n-type semiconductor layer (143), and an i-type semiconductor layer (142). A second electrode (150) is formed on the upper side of the photoelectric conversion layer. A buffer layer (130) including WO3 is formed between the p-type semiconductor layer and the first electrode.

Description

WO3 버퍼층을 포함하는 박막형 태양전지{THIN-FILM TYPED SOLAR CELL COMPRISING WO3 BUFFER LAYER}Thin-film solar cell comprising a 3O3 buffer layer {THIN-FILM TYPED SOLAR CELL COMPRISING WO3 BUFFER LAYER}

본 발명은 박막형 태양전지에 관한 것으로, 보다 상세하게는 WO3 버퍼층을 포함하는 박막형 태양전지에 관한 것이다.The present invention relates to a thin film solar cell, and more particularly to a thin film solar cell comprising a WO 3 buffer layer.

일반적으로, 태양전지는 p-n 접합으로 구성된 다이오드를 사용하며, 광흡수층으로 사용되는 물질에 따라 다양한 종류로 구분 가능하다. 예를 들면, 광흡수층으로 실리콘을 이용하는 태양전지는 결정질(단결정, 다결정) 기판(wafer)형 태양전지와 박막형(결정질, 비정질)태양전지로 구분될 수 있다. In general, a solar cell uses a diode composed of a p-n junction, and may be classified into various types according to a material used as a light absorption layer. For example, a solar cell using silicon as a light absorbing layer can be classified into a crystalline (monocrystalline, polycrystalline) wafer type solar cell and a thin film (crystalline, amorphous) solar cell.

그런데, 상기 결정질 기판형 태양전지의 경우 실리콘 기판의 높은 가격비중으로 인해 태양광모듈의 발전단가를 상승시키고 있으므로, 최근에는 실리콘 기판을 사용하는 대신 태양전지에 필요한 최소한의 물질을 저가의 기판위에 박막 형태로 증착하여 소자를 제조하는 박막 태양전지에 대한 연구가 활발하게 이루어지고 있다. However, in the case of the crystalline substrate type solar cell, the cost of the solar module is increasing due to the high price ratio of the silicon substrate. In recent years, a thin film on the low-cost substrate is deposited on a low-cost substrate instead of using a silicon substrate. Research into thin film solar cells that manufacture devices by depositing them in a form has been actively conducted.

이러한 박막 태양전지의 종류는 박막 증착온도, 사용되는 기판의 종류 및 증착방법에 따라 다양하게 분류 가능하며, 광흡수층의 결정특성에 따라서는 크게 비정질(amorphous)과 결정질(crystalline) 실리콘 박막 태양전지로 분류될 수 있다. Such thin film solar cells can be classified into various types according to the thin film deposition temperature, the type of substrate used, and the deposition method. The thin film solar cells are largely amorphous and crystalline silicon thin film solar cells depending on the crystal characteristics of the light absorbing layer. Can be classified.

도 1 및 도 2는 종래 박막 태양전지의 구조를 개략적으로 도시한 단면도이다. 1 and 2 are cross-sectional views schematically showing the structure of a conventional thin film solar cell.

도 1 및 도 2를 참조하면, 박막형 태양전지는 증착순서에 따라서 nip 서브스트레이트(substrate)형과 pin 슈퍼스트레이트(superstrate)형으로 구분될 수 있다.1 and 2, the thin film solar cell may be classified into a nip substrate type and a pin superstrate type according to a deposition order.

도 1에 도시된 nip 서브스트레이트형에서는 기판(10)위에 n형 반도체층(11), i형 반도체층(12), p형 반도체층(13), TCO층(14, Transparent Conductive Oxide)이 순차적으로 증착된 구조이며, 태양광이 TCO층(14)으로부터 입사된다.  In the nip substrate type shown in FIG. 1, an n-type semiconductor layer 11, an i-type semiconductor layer 12, a p-type semiconductor layer 13, and a TCO layer 14 (transparent conductive oxide) are sequentially formed on the substrate 10. It is a structure deposited, and sunlight is incident from the TCO layer (14).

반면, 도 2에 도시된 pin 슈퍼스트레이트형에서는 기판(20)위에 TCO층(21), p형 반도체층(22), i형 반도체층(23), n형 반도체층(24), 금속전극층(25)이 순차적으로 증착된 구조이며, 태양광이 기판(20)으로부터 입사된다. On the other hand, in the pin super-straight type shown in FIG. 2, the TCO layer 21, the p-type semiconductor layer 22, the i-type semiconductor layer 23, the n-type semiconductor layer 24, and the metal electrode layer on the substrate 20 ( 25 is a sequentially deposited structure, and sunlight is incident from the substrate 20.

두가지 구조 모두 태양광은 TCO층 및 p형 반도체층을 통하여 i반도체층으로 입사되는 공통점을 갖는데, 이는 입사광에 의해 생성된 전자(electron)와 정공(hole)의 드리프트 이동도(drift mobility) 차이에 의한 것이다. 일반적으로 정공의 드리프트 이동도가 전자에 비해 낮기 때문에 입사광에 의한 캐리어의 수집효율을 극대화하기 위해서는 대부분의 캐리어들이 pi계면에서 생성하도록 하여 정공의 이동거리를 최소화 하여야 한다. In both structures, solar light has a common point of incidence through the TCO layer and the p-type semiconductor layer into the i-semiconductor layer due to the difference in drift mobility between electrons and holes generated by the incident light. Is due. In general, since the drift mobility of holes is lower than that of electrons, in order to maximize the collection efficiency of carriers due to incident light, most carriers should be generated at the pi interface to minimize hole movement distance.

따라서, 서브스트레이트형 및 슈퍼스트레이트형 모두에서 태양광은 p형 반도체층을 통하여 입사되며, 이러한 p형 반도체층과 같은 창물질(window material)의 특성을 변화시켜 박막 태양전지의 효율을 향상시키고자 하는 연구가 다양하게 진행되고 있는 실정이다.Therefore, in both the substrate type and the superstrate type, sunlight is incident through the p-type semiconductor layer, and the characteristics of the window material such as the p-type semiconductor layer are changed to improve the efficiency of the thin film solar cell. There is a variety of research is going on.

본 발명의 실시예들은 단락전류, 충진률 및 효율이 향상된 박막형 태양전지를 제공하고자 한다.Embodiments of the present invention are to provide a thin-film solar cell with improved short circuit current, filling rate and efficiency.

본 발명의 일 측면에 따르면, 기판; 상기 기판 상부에 배치되는 제1 전극; 상기 제1 전극 상부에 배치되는 것으로, 적어도 하나의 p형 반도체층, 적어도 하나의 n형 반도체층 및 적어도 하나의 i형 반도체층이 접합되어 형성되는 광전변환층; 상기 광전변환층 상부에 배치되는 제2 전극; 및 상기 p형 반도체층 및 상기 제1 전극 사이에 배치되는 것으로, WO3를 포함하여 형성되는 버퍼층을 포함하는 것을 특징으로 하는 박막형 태양전지가 제공될 수 있다. According to an aspect of the invention, the substrate; A first electrode disposed on the substrate; A photoelectric conversion layer disposed on the first electrode and formed by bonding at least one p-type semiconductor layer, at least one n-type semiconductor layer, and at least one i-type semiconductor layer; A second electrode disposed on the photoelectric conversion layer; And a buffer layer disposed between the p-type semiconductor layer and the first electrode, the buffer layer including WO 3 .

이 때, 상기 기판은 FTO(Fluorine Tin Oxide)가 코팅된 유리 기판인 것을 특징으로 할 수 있다. At this time, the substrate may be characterized in that the glass substrate coated with Fluorine Tin Oxide (FTO).

또한, 상기 기판은 ITO(Indium Tin Oxide)가 코팅된 기판 및 GZO(Gallium Zinc Oxide)가 코팅된 기판을 포함하는 이중 기판인 것을 특징으로 할 수 있다. In addition, the substrate may be a dual substrate including an indium tin oxide (ITO) coated substrate and a gallium zinc oxide (GZO) coated substrate.

또한, 상기 기판은 AZO(Aluminum Zinc Oxide)가 코팅된 기판인 것을 특징으로 할 수 있다. In addition, the substrate may be a substrate coated with AZO (Aluminum Zinc Oxide).

또한, 상기 광전변환층의 상기 p형 반도체층은 p형 실리콘박막 또는 실리콘카바이드(SiC)이고, 상기 n형 반도체층은 n형 실리콘박막인 것을 특징으로 할 수 있다.The p-type semiconductor layer of the photoelectric conversion layer may be a p-type silicon thin film or silicon carbide (SiC), and the n-type semiconductor layer may be an n-type silicon thin film.

또한, 상기 광전변환층의 상기 i형 반도체층은 비정질 실리콘박막, 미세결정질 실리콘박막 및 나노결정질 실리콘박막 중에서 선택된 하나로 이루어지는 것을 특징으로 할 수 있다. The i-type semiconductor layer of the photoelectric conversion layer may be formed of one selected from an amorphous silicon thin film, a microcrystalline silicon thin film, and a nanocrystalline silicon thin film.

한편, 상기 버퍼층은 비정질 WO3(Amophous WO3, a-WO3)를 포함하여 형성되는 것을 특징으로 할 수 있다. On the other hand, the buffer layer may be formed including amorphous WO 3 (Amophous WO 3 , a-WO 3 ).

이 때, 상기 버퍼층의 두께는 1 내지 6nm이고, 상기 광전변환층의 상기 p형 반도체층의 두께는 5 내지 15nm인 것을 특징으로 할 수 있다.In this case, the thickness of the buffer layer is 1 to 6nm, the thickness of the p-type semiconductor layer of the photoelectric conversion layer may be characterized in that 5 to 15nm.

본 발명의 실시예들은 p형 반도체층 및 제1 전극 사이에 WO3를 포함하여 형성되는 버퍼층을 형성함으로써, 박막 태양전지의 효율을 향상시킬 수 있다.Embodiments of the present invention can improve the efficiency of the thin-film solar cell by forming a buffer layer including WO 3 between the p-type semiconductor layer and the first electrode.

또한, 상기 버퍼층 및 p형 반도체층의 최적 두께를 제공함으로써, 박막 태양전지의 효율을 향상시킬 수 있다.In addition, by providing the optimum thickness of the buffer layer and the p-type semiconductor layer, it is possible to improve the efficiency of the thin film solar cell.

도 1 및 도 2는 종래 박막 태양전지의 구조를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 태양전지의 구조를 개략적으로 도시한 단면도이다.
도 4는 p형 반도체층의 두께에 따른 개방전압, 단락전류밀도, 충진률 및 효율을 측정하여 나타낸 그래프이다.
도 5는 버퍼층의 두께에 따른 단락전류밀도를 측정하여 나타낸 그래프이다.
1 and 2 are cross-sectional views schematically showing the structure of a conventional thin film solar cell.
3 is a cross-sectional view schematically showing the structure of a thin film solar cell according to an embodiment of the present invention.
4 is a graph illustrating measurement of an open voltage, a short circuit current density, a filling rate, and an efficiency according to a thickness of a p-type semiconductor layer.
5 is a graph illustrating measurement of short circuit current density according to a thickness of a buffer layer.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 구체적으로 설명하도록 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 박막 태양전지(100)의 구조를 개략적으로 도시한 단면도이다. 3 is a cross-sectional view schematically showing the structure of a thin film solar cell 100 according to an embodiment of the present invention.

도 3을 참조하면, 박막 태양전지(100)는 기판(110)에 제1 전극(120), 버퍼층(130), 광전변환층(140) 및 제2 전극(150)이 순차적으로 배치될 수 있다. 이 때, 제1 전극(120)은 전면전극이라고 칭할 수 있으며, 제2 전극(150)은 후면전극이라고 칭할 수 있다. 또한, 제1 전극(120)의 경우에는 입사되는 광을 투과시키는 성질을 가지므로 투명전극(Transparent Electrode) 또는 TCO층(Transparent Conductive Oxide)이라고 칭할 수 있다. 다만, 본 명세서에서는 설명의 편의를 위해서 제1 전극(120) 및 제2 전극(150)이라 칭하기로 한다. Referring to FIG. 3, in the thin film solar cell 100, the first electrode 120, the buffer layer 130, the photoelectric conversion layer 140, and the second electrode 150 may be sequentially disposed on the substrate 110. . In this case, the first electrode 120 may be referred to as a front electrode, and the second electrode 150 may be referred to as a rear electrode. In addition, since the first electrode 120 has a property of transmitting incident light, the first electrode 120 may be referred to as a transparent electrode or a transparent conductive oxide (TCO) layer. However, in the present specification, the first electrode 120 and the second electrode 150 will be referred to for convenience of description.

기판(110)은 입사되는 광이 광전변환층(140)에 효과적으로 도달하도록 하기 위해 투명 재질로 형성될 수 있다. 예를 들면, 기판(110)은 유리 기판 또는 플라스틱 기판일 수 있다. 또한, 기판(110)은 FTO(Fluorine Tin Oxide)가 코팅된 유리 기판이거나, 또는 ITO(Indium Tin Oxide)가 코팅된 기판 및 GZO(Gallium Zinc Oxide)가 코팅된 기판을 포함하는 이중 기판이거나, 또는 AZO(Aluminium Zinc Oxide)가 코팅된 기판일 수 있다. 다만, 설명의 편의를 위해서 이하에서는 기판(110)이 FTO가 코팅된 유리 기판인 경우를 중심으로 설명하도록 한다. The substrate 110 may be formed of a transparent material so that the incident light effectively reaches the photoelectric conversion layer 140. For example, the substrate 110 may be a glass substrate or a plastic substrate. In addition, the substrate 110 is a glass substrate coated with Fluorine Tin Oxide (FTO), or a dual substrate including a substrate coated with Indium Tin Oxide (ITO) and a substrate coated with Gallium Zinc Oxide (GZO), or It may be a substrate coated with aluminum zinc oxide (AZO). However, for convenience of explanation, hereinafter, the substrate 110 will be described based on the case where the glass substrate is coated with FTO.

제1 전극(120)은 입사되는 광의 투과율을 높이기 위해 투명 재질로 형성되고, 전기 전도성을 갖는 재질로 형성될 수 있다. 예를 들면, 제1 전극(120)은 주석계 산화물(SnO2, SnO2:F, ITO), ITO/GZO(Gallium Zinc Oxide)로 이루어진 이중층(double layer), ZnO:Al, AgO, FTO(Fluorine Tin Oxide) 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. The first electrode 120 may be formed of a transparent material to increase the transmittance of incident light, and may be formed of a material having electrical conductivity. For example, the first electrode 120 may be formed of a tin oxide (SnO 2 , SnO 2 : F, ITO), a double layer of ITO / GZO (Gallium Zinc Oxide), ZnO: Al, AgO, FTO ( Fluorine Tin Oxide) and mixtures thereof.

제1 전극(120)의 크기는 한정되지 않으며, 예를 들면 기판(110) 전면에 형성되는 것이 가능하다. 또한, 제1 전극(120)은 광전변환층(140)과 전기적으로 연결되어, 입사되는 광에 의해 생성된 캐리어 중 하나(예를 들면, 정공)를 수집하여 출력 가능하다.The size of the first electrode 120 is not limited, and for example, may be formed on the entire surface of the substrate 110. In addition, the first electrode 120 may be electrically connected to the photoelectric conversion layer 140 to collect and output one of the carriers generated by incident light (for example, holes).

한편, 제1 전극(120)의 일면 또는 양면에는 무정형의 피라미드 구조를 갖는 복수 개의 요철(미도시)이 형성될 수 있다. 즉, 제1 전극(120)은 텍스처링 표면(texturing surface)를 구비할 수 있다. 제1 전극(120)에 구비된 상기 텍스처링 표면은 입사되는 광의 반사를 저감시키고, 광의 흡수율을 높일 수 있어 태양전지의 효율을 향상시키는데 기여할 수 있다. 다만, 본 명세서에서는 설명의 편의를 위해서 제1 전극에 텍스처링표면이 형성되지 않은 경우를 중심으로 설명하도록 한다. Meanwhile, a plurality of irregularities (not shown) having an amorphous pyramid structure may be formed on one surface or both surfaces of the first electrode 120. That is, the first electrode 120 may have a texturing surface. The texturing surface provided on the first electrode 120 may reduce reflection of incident light and increase absorption of light, thereby contributing to improving efficiency of the solar cell. However, in the present specification, for convenience of description, the description will be made mainly on the case where the texturing surface is not formed on the first electrode.

광전변환층(140)은 외부로부터 입사되는 광을 전기로 변환시키는 역할을 수행한다. 광전변환층(140)은 적어도 하나의 p형 반도체층(141), 적어도 하나의 n형 반도체층(142) 및 적어도 하나의 i형 반도체층(143)이 접합되어 형성될 수 있다. 이러한 구조의 광전변환층(140)은 PECVD법(plasma enhanced chemical vapor deposition) 또는 CVD법(chemical vapor deposition) 등을 사용하여 형성 가능하다.The photoelectric conversion layer 140 converts light incident from the outside into electricity. The photoelectric conversion layer 140 may be formed by bonding at least one p-type semiconductor layer 141, at least one n-type semiconductor layer 142, and at least one i-type semiconductor layer 143. The photoelectric conversion layer 140 having such a structure may be formed using a plasma enhanced chemical vapor deposition (PECVD) method or a chemical vapor deposition (CVD) method.

p형 반도체층(141)은 p형 실리콘박막 또는 실리콘카바이드(SiC)일 수 있으며, 실리콘을 포함한 원료 가스에 붕소, 칼륨, 인듐 등과 같은 3가 원소의 불순물을 포함하는 가스를 이용하여 형성 가능하다. 또한, p형 반도체층(141)은 수소화된 비정질 실리콘(a-Si:H)박막일 수 있다. p형 반도체층(141)의 두께는 5 내지 15nm일 수 있으며, 버퍼층(120)과의 관계를 고려할 때에는 12nm가 바람직하다. 이에 대해서는 후술하기로 한다. The p-type semiconductor layer 141 may be a p-type silicon thin film or silicon carbide (SiC), and may be formed by using a gas containing a trivalent element such as boron, potassium, indium, or the like in a raw material gas containing silicon. . In addition, the p-type semiconductor layer 141 may be a hydrogenated amorphous silicon (a-Si: H) thin film. The p-type semiconductor layer 141 may have a thickness of 5 to 15 nm, and 12 nm is preferable when considering the relationship with the buffer layer 120. This will be described later.

i형 반도체층(142)은 비정질 실리콘 박막(a-Si:H), 미세결정질 실리콘 박막(Micro-Crystalline Silicon, mc-Si:H) 및 나노결정질 실리콘박막(Nano-Crystalline Silicon, nc-Si:H) 중에서 선택된 하나로 이루어질 수 있다. 또한, i형 반도체층(142)은 진성(intrinsic) 반도체층이라 칭할 수 있으며, 두께는 대략 500nm 정도를 가질 수 있다. The i-type semiconductor layer 142 includes an amorphous silicon thin film (a-Si: H), a microcrystalline silicon thin film (Micro-Crystalline Silicon, mc-Si: H), and a nanocrystalline silicon thin film (Nano-Crystalline Silicon, nc-Si: H) can be made of one selected. In addition, the i-type semiconductor layer 142 may be referred to as an intrinsic semiconductor layer, and may have a thickness of about 500 nm.

n형 반도체층(143)은 n형 실리콘박막일 수 있으며, 실리콘을 포함한 원료 가스에 인(P), 비소(As), 안티몬(Sb) 등과 같은 5가 원소의 불순물을 포함하는 가스를 이용하여 형성 가능하다. 또한, n형 반도체층(143)은 수소화된 비정질 실리콘(a-Si:H)박막일 수 있으며, 두께는 대략 25nm 정도를 가질 수 있다. The n-type semiconductor layer 143 may be an n-type silicon thin film, using a gas containing impurity of pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb), etc. as a source gas containing silicon. It is possible to form. In addition, the n-type semiconductor layer 143 may be a hydrogenated amorphous silicon (a-Si: H) thin film, it may have a thickness of about 25nm.

상기와 같이, p-i-n 접합구조로 이루어진 광전변환층(140)에서 p형 반도체층(141)로 광이 입사되면 i형 반도체층(142)의 내부는 상대적으로 높은 도핑 농도를 갖는 p형 반도체층(141)과 n형 반도체층(143)에 의해 공핍(depletion)되기 때문에, 이로 인해 유동전류가 발생하여 전력 생산이 가능하다. As described above, when light enters the p-type semiconductor layer 141 from the photoelectric conversion layer 140 having the pin junction structure, the inside of the i-type semiconductor layer 142 has a p-type semiconductor layer having a relatively high doping concentration ( Since the depletion is performed by the 141 and the n-type semiconductor layer 143, a flow current is generated and power can be generated.

제2 전극(150)은 광전변환층(140) 상부에 배치되는 것으로, 광전변환층(140)에서 발생된 전력의 회수 효율을 높이기 위해 전기 전도성이 우수한 금속 재질로 형성될 수 있다. 또한, 제2 전극(150)은 광전변환층(140)과 전기적으로 연결되어, 입사되는 광에 의해 생성된 캐리어 중 하나(예를 들면, 전자)를 수집하여 출력 가능하다. The second electrode 150 is disposed on the photoelectric conversion layer 140, and may be formed of a metal material having excellent electrical conductivity in order to increase recovery efficiency of power generated by the photoelectric conversion layer 140. In addition, the second electrode 150 may be electrically connected to the photoelectric conversion layer 140 to collect and output one of the carriers generated by incident light (for example, electrons).

본 발명의 일 실시예에 따른 박막 태양전지(100)는 광전변환층(140)의 p형 반도체층(141) 및 제1 전극(120) 사이에 배치되는 버퍼층(130)을 포함하는 것을 특징으로 한다. The thin film solar cell 100 according to the exemplary embodiment of the present invention may include a buffer layer 130 disposed between the p-type semiconductor layer 141 and the first electrode 120 of the photoelectric conversion layer 140. do.

버퍼층(130)은 텅스텐 산화물인 WO3(Tungsten trioxide)를 포함하여 형성된다. 또한, 버퍼층(130)은 상기 WO3를 포함하여 형성된 제1 버퍼층(미도시) 및 Cu2O와 같은 p형 금속 산화물 물질을 포함하여 형성된 제2 버퍼층(미도시)을 포함하여, 이중으로 구성되는 것도 가능하다. The buffer layer 130 is formed to include tungsten trioxide (W0 3 ). In addition, the buffer layer 130 includes a first buffer layer (not shown) formed by including WO 3 and a second buffer layer (not shown) formed by including a p-type metal oxide material such as Cu 2 O. It is also possible.

한편, 상기 WO3는 비정질 WO3(Amophous WO3, a-WO3)일 수 있으며, 밴드갭(bandgap)이 3eV 이상이고 가전자대(valence band)가 약 5eV 이상의 물성을 가지는 것을 사용할 수 있다. 상기 WO3가 결정질일 경우, 표면에 입계(Grain boundary)가 많아져서 홀이동도가 제한을 받아 특성이 저하되므로, 버퍼층(130)으로는 비정질 WO3를 사용하는 것이 바람직하다.Meanwhile, the WO 3 may be amorphous WO 3 (amophous WO 3 , a-WO 3 ), and a bandgap of 3 eV or more and a valence band of about 5 eV or more may be used. In the case where WO 3 is crystalline, since grain boundaries are increased on the surface and hole mobility is limited, properties are degraded. Therefore, it is preferable to use amorphous WO 3 as the buffer layer 130.

본 발명의 출원인은 p형 반도체층(141) 및 제1 전극(120) 사이에 WO3를 포함하여 형성되는 버퍼층(130)을 배치함으로써, 박막 태양전지(100)의 효율성을 증대시킬 수 있음을 확인하였다. 이는 WO3를 포함하여 형성되는 버퍼층(130)의 광학적 밴드갭이 비정질 실리콘보다 넓기 때문이다. 보다 구체적으로, 제1 전극(120) 계면과 p형 반도체층(141)간 이종접합에서의 큰 밴드갭 차이는 p형 반도체층(141)으로부터의 정공 재결합으로 인해 박막 태양전지의 효율 저하의 원인으로 작용한다. 그러나, WO3를 포함하여 형성되는 버퍼층(130)을 제1 전극(120) 및 p형 반도체층(141) 사이에 형성시키는 경우에는, 버퍼층(130)이 넓은 밴드갭을 가지므로 제1 전극(120)/p형 반도체층(141) 계면에서의 재결합 감소를 막고 효율을 향상시킬 수 있다.Applicants of the present invention can increase the efficiency of the thin film solar cell 100 by disposing a buffer layer 130 including WO 3 between the p-type semiconductor layer 141 and the first electrode 120. Confirmed. This is because the optical bandgap of the buffer layer 130 including WO 3 is wider than that of amorphous silicon. More specifically, the large band gap difference in the heterojunction between the interface of the first electrode 120 and the p-type semiconductor layer 141 is the cause of the decrease in efficiency of the thin film solar cell due to the hole recombination from the p-type semiconductor layer 141. Acts as. However, when the buffer layer 130 including WO 3 is formed between the first electrode 120 and the p-type semiconductor layer 141, since the buffer layer 130 has a wide band gap, the first electrode ( The reduction of recombination at the 120 / p-type semiconductor layer 141 may be prevented and the efficiency may be improved.

버퍼층(130)을 이루는 상기 WO3의 경우, OLED(Organic Light-Emitting Diodes)나 태양전지에 적합한 전도도(~6*10-6 S/cm)를 가지고 있으며, 전류주입을 용이하게 하는 다이폴층(dipole layer)으로 사용되고 있다. 또한, 상기 WO3는 제1 전극(120)/p형 반도체층(141) 사이의 일함수 불일치도(work-function mismatch)를 보정하는 페르미-레벨 피닝(Fermi-Level pinning) 효과를 가지므로, 버퍼층(130)으로 사용되기에 적합하다. In the case of the WO 3 constituting the buffer layer 130, a dipole layer having conductivity (~ 6 * 10 -6 S / cm) suitable for OLEDs (Organic Light-Emitting Diodes) or solar cells and facilitating current injection. It is used as a dipole layer. In addition, since WO 3 has a Fermi-Level pinning effect of correcting a work-function mismatch between the first electrode 120 and the p-type semiconductor layer 141, It is suitable for use as the buffer layer 130.

한편, 버퍼층(130)을 제조하는 방법은 열증착법(thermal evaporation) 또는 전자빔 증착법(ebeam evaporation), 스퍼터링 증착법(sputtering evaporation) 등 통상의 방법을 이용할 수 있다. Meanwhile, a method of manufacturing the buffer layer 130 may use a conventional method such as thermal evaporation, ebeam evaporation, sputtering evaporation, or the like.

한편, 본 발명의 일 실시예에서는 버퍼층(130)의 두께(t1)와 p형 반도체층(141)의 두께(t2)의 최적값을 제공하는 것을 일 특징으로 한다. 버퍼층(130)의 두께(t1) 및 p형 반도체층(141)의 두께(t2)에 따라 박막 태양전지(100)의 효율이 변할 수 있기 때문이다. On the other hand, one embodiment of the present invention, to provide an optimum value of the thickness (t 2) of the thickness of the buffer layer (130) (t 1) and the p-type semiconductor layer 141. In an aspect. This is because the efficiency of the thin-film solar cell 100 can vary depending upon the thickness (t 2) of the thickness (t 1) and a p-type semiconductor layer 141 of the buffer layer 130.

본 발명의 출원인은 버퍼층(130)의 두께 및 p형 반도체층(141)의 두께를 달리하여 실험함으로써 양 두께의 최적값을 확인하였는 바, 이하에서 설명하도록 한다.Applicants of the present invention confirmed the optimum value of both thicknesses by experimenting by varying the thickness of the buffer layer 130 and the thickness of the p-type semiconductor layer 141, will be described below.

구체적으로, 본 발명의 일 실시예에 따른 박막 태양전지(100)에서 버퍼층(130)의 두께(t1)는 1 내지 6nm이고, 바람직하게는 2 내지 6nm일 수 있다. 또한, 이에 대응하여 광전변환층(140)의 p형 반도체층(141)의 두께(t2)는 5 내지 15nm이고, 바람직하게는 9 내지 15nm일 수 있다. Specifically, in the thin film solar cell 100 according to an embodiment of the present invention, the thickness t 1 of the buffer layer 130 may be 1 to 6 nm, and preferably 2 to 6 nm. In addition, the thickness t 2 of the p-type semiconductor layer 141 of the photoelectric conversion layer 140 may be 5 to 15 nm, and preferably 9 to 15 nm.

이와 관련하여, 도 4는 p형 반도체층(141) 두께에 따른 개방전압(Voc, open circuit voltage), 단락전류밀도(Jsc, short-circuit current density), 충진률(FF, fill factor) 및 효율(Eff, conversion efficiency)을 측정하여 나타낸 그래프이고, 도 5는 버퍼층(130)의 두께에 따른 단락전류밀도를 측정하여 나타낸 그래프이다. In this regard, FIG. 4 illustrates an open circuit voltage (V oc ), a short-circuit current density (J sc ), and a fill factor (FF) according to the thickness of the p-type semiconductor layer 141. And a graph showing measurement of efficiency (Eff, conversion efficiency), and FIG. 5 is a graph illustrating measurement of short circuit current density according to the thickness of the buffer layer 130.

도 4 및 도 5를 참조하면, 우선 도 3에 도시된 구조와 같이 박막 태양전지를 제작하였다. 기판(110) 으로는 FTO 글라스를 사용하였으며, 제1 전극(120) 및 버퍼층(130)을 증착하였다. 다음으로, PECVD 장비를 이용하여 p형 반도체층(141), i형 반도체층(142), 및 n형 반도체층(143)을 순차적으로 증착한 후, 하드마스크를 통한 증착공정을 이용하여 제2 전극(150)을 형성하였다. 마지막으로 다이아몬드 펜슬로 스크라이빙한 후에 초음파 인두 접합을 통해 제1 전극(120) 측정 접합부(패드단)를 접합하였다. 상기와 같이 제작된 박막 태양전지(100)에서 p형 반도체층(141) 및 버퍼층(130)의 두께를 달리하여 효율성을 측정하였다. 측정결과는 도 4 및 하기 표 1에 정리하였다.4 and 5, first, a thin film solar cell was manufactured as shown in FIG. 3. FTO glass was used as the substrate 110, and the first electrode 120 and the buffer layer 130 were deposited. Next, the p-type semiconductor layer 141, the i-type semiconductor layer 142, and the n-type semiconductor layer 143 are sequentially deposited by using a PECVD device, and then a second process is performed using a deposition process through a hard mask. The electrode 150 was formed. Finally, after scribing with a diamond pencil, the first electrode 120 measurement joint (pad end) was bonded by ultrasonic pharyngeal bonding. In the thin film solar cell 100 manufactured as described above, the efficiency was measured by varying the thicknesses of the p-type semiconductor layer 141 and the buffer layer 130. The measurement results are summarized in FIG. 4 and Table 1 below.

제1 버퍼층 유무
(두께,nm)
1st buffer layer
(Thickness, nm)
개방전압
(Voc, V)
Open-circuit voltage
(V oc , V)
단락전류
(Jsc,mA/cm2)
Short-circuit current
(J sc , mA / cm 2 )
충진률Filling rate 효율(%)efficiency(%)
비교예 1Comparative Example 1 ×× 0.8140.814 12.82112.821 0.7440.744 7.7807.780 실시예 1Example 1 ○(4nm)○ (4 nm) 0.8070.807 13.39813.398 0.7380.738 7.9907.990 실시예 2Example 2 ○(8nm)○ (8 nm) 0.8110.811 12.86012.860 0.7350.735 7.6767.676 실시예 3Example 3 ○(12nm)○ (12 nm) 0.8000.800 12.61312.613 0.7400.740 7.4767.476

상기 표 1에 정리된 측정결과는 모두 p형 반도체층(141)의 두께가 12nm인 경우에 해당된다. 이는 도 4에서 확인되듯이, p형 반도체층(141)의 두께가 12nm일 경우에 효율이 가장 높은 값을 보이기 때문이다. 또한, 제1 버퍼층(130)의 두께가 8nm 및 12nm인 경우에는, 제1 버퍼층(130)의 두께가 4nm인 경우보다 효율이 낮아지는 바, 제1 버퍼층(130)의 최적 두께는 4nm인 것으로 확인되고 이에 따른 최적 두께 범위는 1nm 내지 6nm인 것으로 확인되었다. All the measurement results summarized in Table 1 correspond to the case where the thickness of the p-type semiconductor layer 141 is 12 nm. This is because, as shown in FIG. 4, the efficiency is the highest when the thickness of the p-type semiconductor layer 141 is 12 nm. In addition, when the thicknesses of the first buffer layer 130 are 8 nm and 12 nm, the efficiency is lower than that when the thickness of the first buffer layer 130 is 4 nm. Therefore, the optimal thickness of the first buffer layer 130 is 4 nm. It was confirmed that the optimum thickness range accordingly was 1nm to 6nm.

상술한 바와 같이, 본 발명의 실시예들은 p형 반도체층 및 제1 전극 사이에 WO3를 포함하여 형성되는 버퍼층을 형성함으로써, 박막 태양전지의 효율을 향상시킬 수 있다. 또한, 상기 버퍼층 및 p형 반도체층의 최적 두께를 제공함으로써, 박막 태양전지의 효율을 향상시킬 수 있다.As described above, the embodiments of the present invention can improve the efficiency of the thin film solar cell by forming a buffer layer including WO 3 between the p-type semiconductor layer and the first electrode. In addition, by providing the optimum thickness of the buffer layer and the p-type semiconductor layer, it is possible to improve the efficiency of the thin film solar cell.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit of the invention as set forth in the appended claims. The present invention can be variously modified and changed by those skilled in the art, and it is also within the scope of the present invention.

10: 기판 11: n형 반도체층
12: i형 반도체층 13: p형 반도체층
14: TCO층 20: 기판
21: TCO층 22: p형 반도체층
23: i형 반도체층 24: n형 반도체층
25: 금속전극층 100: 박막 태양전지
110: 기판 120: 제1 전극
130: 버퍼층 140: 광전변환층
141: p형 반도체층 142: i형 반도체층
143: n형 반도체층 150: 제2 전극
10: substrate 11: n-type semiconductor layer
12: i-type semiconductor layer 13: p-type semiconductor layer
14: TCO layer 20: substrate
21: TCO layer 22: p-type semiconductor layer
23: i-type semiconductor layer 24: n-type semiconductor layer
25: metal electrode layer 100: thin film solar cell
110: substrate 120: first electrode
130: buffer layer 140: photoelectric conversion layer
141: p-type semiconductor layer 142: i-type semiconductor layer
143: n-type semiconductor layer 150: second electrode

Claims (8)

기판;
상기 기판 상부에 배치되는 제1 전극;
상기 제1 전극 상부에 배치되는 것으로, 적어도 하나의 p형 반도체층, 적어도 하나의 n형 반도체층 및 적어도 하나의 i형 반도체층이 접합되어 형성되는 광전변환층;
상기 광전변환층 상부에 배치되는 제2 전극; 및
상기 p형 반도체층 및 상기 제1 전극 사이에 배치되는 것으로, WO3를 포함하여 형성되는 버퍼층을 포함하는 것을 특징으로 하는 박막형 태양전지.
Board;
A first electrode disposed on the substrate;
A photoelectric conversion layer disposed on the first electrode and formed by bonding at least one p-type semiconductor layer, at least one n-type semiconductor layer, and at least one i-type semiconductor layer;
A second electrode disposed on the photoelectric conversion layer; And
A thin film type solar cell, disposed between the p-type semiconductor layer and the first electrode, comprising a buffer layer including WO 3 .
제 1항에 있어서,
상기 기판은 FTO(Fluorine Tin Oxide)가 코팅된 유리 기판인 것을 특징으로 하는 박막형 태양전지.
The method of claim 1,
The substrate is a thin film solar cell, characterized in that the glass substrate coated with Fluorine Tin Oxide (FTO).
제 1항에 있어서,
상기 기판은 ITO(Indium Tin Oxide)가 코팅된 기판 및 GZO(Gallium Zinc Oxide)가 코팅된 기판을 포함하는 이중 기판인 것을 특징으로 하는 박막형 태양전지.
The method of claim 1,
The substrate is a thin film solar cell, characterized in that the dual substrate comprising a substrate coated with indium tin oxide (ITO) and a gallium zinc oxide (GZO) coated.
제 1항에 있어서,
상기 기판은 AZO(Aluminum Zinc Oxide)가 코팅된 기판인 것을 특징으로 하는 박막형 태양전지.
The method of claim 1,
The substrate is a thin-film solar cell, characterized in that the substrate is coated with AZO (Aluminum Zinc Oxide).
제 1항에 있어서,
상기 광전변환층의 상기 p형 반도체층은 p형 실리콘박막 또는 실리콘카바이드(SiC)이고, 상기 n형 반도체층은 n형 실리콘박막인 것을 특징으로 하는 박막형 태양전지.
The method of claim 1,
The p-type semiconductor layer of the photoelectric conversion layer is a p-type silicon thin film or silicon carbide (SiC), the n-type semiconductor layer is a thin-film solar cell, characterized in that the n-type silicon thin film.
제 1항에 있어서,
상기 광전변환층의 상기 i형 반도체층은 비정질 실리콘박막, 미세결정질 실리콘박막 및 나노결정질 실리콘박막 중에서 선택된 하나로 이루어지는 것을 특징으로 하는 박막형 태양전지.
The method of claim 1,
The i-type semiconductor layer of the photoelectric conversion layer is a thin film solar cell, characterized in that made of one selected from amorphous silicon thin film, microcrystalline silicon thin film and nanocrystalline silicon thin film.
제 1항에 있어서,
상기 버퍼층은 비정질 WO3(Amophous WO3, a-WO3)를 포함하여 형성되는 것을 특징으로 하는 박막형 태양전지.
The method of claim 1,
The buffer layer is a thin film solar cell, characterized in that it comprises an amorphous WO 3 (Amophous WO 3 , a-WO 3 ).
제 6항에 있어서,
상기 버퍼층의 두께는 1 내지 6nm이고,
상기 광전변환층의 상기 p형 반도체층의 두께는 5 내지 15nm인 것을 특징으로 하는 박막형 태양전지.
The method according to claim 6,
The thickness of the buffer layer is 1 to 6nm,
The thickness of the p-type semiconductor layer of the photoelectric conversion layer is a thin film type solar cell, characterized in that 5 to 15nm.
KR1020120000434A 2012-01-03 2012-01-03 Thin-film typed solar cell comprising wo3 buffer layer KR101326539B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120000434A KR101326539B1 (en) 2012-01-03 2012-01-03 Thin-film typed solar cell comprising wo3 buffer layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000434A KR101326539B1 (en) 2012-01-03 2012-01-03 Thin-film typed solar cell comprising wo3 buffer layer

Publications (2)

Publication Number Publication Date
KR20130079759A true KR20130079759A (en) 2013-07-11
KR101326539B1 KR101326539B1 (en) 2013-11-08

Family

ID=48992085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000434A KR101326539B1 (en) 2012-01-03 2012-01-03 Thin-film typed solar cell comprising wo3 buffer layer

Country Status (1)

Country Link
KR (1) KR101326539B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022191464A1 (en) * 2021-03-10 2022-09-15 주성엔지니어링(주) Solar cell and method for manufacturing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101036539B1 (en) * 2003-03-24 2011-05-24 코나르카 테크놀로지, 인코포레이티드 Photovoltaic cell with mesh electrode
EP2075850A3 (en) * 2007-12-28 2011-08-24 Semiconductor Energy Laboratory Co, Ltd. Photoelectric conversion device and manufacturing method thereof
KR20110077923A (en) * 2009-12-30 2011-07-07 주식회사 효성 Front electrode for a thin film silicone solar cell and a thin film silicone solar cell comprising the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022191464A1 (en) * 2021-03-10 2022-09-15 주성엔지니어링(주) Solar cell and method for manufacturing same

Also Published As

Publication number Publication date
KR101326539B1 (en) 2013-11-08

Similar Documents

Publication Publication Date Title
EP2293341A2 (en) Solar cell
US20110180128A1 (en) Thin film solar cell
US20090314337A1 (en) Photovoltaic devices
US8222517B2 (en) Thin film solar cell
US10985289B2 (en) Solar cell and solar cell module
KR101134595B1 (en) Substrate of photovoltaic cell, method for manufacturing the same and photovoltaic cell
KR20130006904A (en) Thin flim solar cell
US9224886B2 (en) Silicon thin film solar cell
US8981203B2 (en) Thin film solar cell module
KR101326539B1 (en) Thin-film typed solar cell comprising wo3 buffer layer
US20120145218A1 (en) Thin film solar cell module
US20110186122A1 (en) Solar cell
US20100212739A1 (en) Solar cell and method of manufacturing the same
US20100071745A1 (en) Photovoltaic device and method of manufacturing the same
CN103594552B (en) A kind of manufacture method of photovoltaic cell
KR101326538B1 (en) Thin-film typed solar cell comprising double buffer layer
KR101529232B1 (en) Thin-film solar cell and method of fabricating the same
KR101770266B1 (en) Thin film solar cell module
KR101821392B1 (en) Thin film Solar cell
EP2787535A2 (en) Solar cell and method of manufacturing the same
US20140318607A1 (en) Solar cell apparatus and method of fabricating the same
TW202240926A (en) A solar cell
JP5406617B2 (en) Thin film photoelectric conversion device and manufacturing method thereof
KR20120064270A (en) Thin film solar cell
KR101349596B1 (en) Solar cell and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 19