KR20130073744A - Inrush current protecting circuit of low drop output regulator - Google Patents

Inrush current protecting circuit of low drop output regulator Download PDF

Info

Publication number
KR20130073744A
KR20130073744A KR1020110141751A KR20110141751A KR20130073744A KR 20130073744 A KR20130073744 A KR 20130073744A KR 1020110141751 A KR1020110141751 A KR 1020110141751A KR 20110141751 A KR20110141751 A KR 20110141751A KR 20130073744 A KR20130073744 A KR 20130073744A
Authority
KR
South Korea
Prior art keywords
transistor
output
turned
voltage
current
Prior art date
Application number
KR1020110141751A
Other languages
Korean (ko)
Other versions
KR101347538B1 (en
Inventor
김시홍
권진규
박혜영
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020110141751A priority Critical patent/KR101347538B1/en
Publication of KR20130073744A publication Critical patent/KR20130073744A/en
Application granted granted Critical
Publication of KR101347538B1 publication Critical patent/KR101347538B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment

Abstract

PURPOSE: An inrush current protection circuit of a low voltage drop regulator is provided to cut off inrush current by detecting the inrush current when initially driving a low voltage drop regulator. CONSTITUTION: A first transistor (M1) outputs current proportional to current outputted through a pass transistor. A first switch (SW1) is electrically connected in between the first transistor and ground terminal and is turned on for a first time when initial driving of a low voltage drop regulator. A second transistor (M2) is turned one when the first transistor and first switch are turned on. A third transistor (M3) limits output current and output voltage of the pass transistor to first output current and second output voltage, respectively.

Description

저전압 강하 레귤레이터의 돌입 전류 보호회로{INRUSH CURRENT PROTECTING CIRCUIT OF LOW DROP OUTPUT REGULATOR}INRUSH CURRENT PROTECTING CIRCUIT OF LOW DROP OUTPUT REGULATOR}

본 발명의 일 실시예는 저전압 강하 레귤레이터의 돌입 전류 보호회로에 관한 것이다.One embodiment of the present invention is directed to an inrush current protection circuit of a low voltage drop regulator.

도 1은 종래 기술에 따른 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이다.1 is a block diagram illustrating a state in which a low voltage drop regulator and an external device according to the related art are connected.

도 1에 도시된 바와 같이, 종래의 저전압 강하 레귤레이터(10')는 전원 입력 단자(VIN)로 공급되는 입력 전원을 전원 출력 단자(VOUT)를 통하여 바이패스(bypass)시키되, 게이트 전극으로 공급되는 차동 증폭기(AMP)의 출력 전압의 제어를 받아 그 전원 출력 단자(VOUT)의 전압이 정전압으로 유지되게 하는 패스 트랜지스터(PT)와, 상기 전원 출력 단자(VOUT)의 출력 전압을 분압용 저항(R1',R2')을 이용하여 소정 비율로 분압하는 전압 분압부와, 상기 전압 분압부의 출력 전압을 기 설정된 기준 전압(VREF)과 비교하고, 그 차전압을 상기 패스 트랜지스터(PT)의 게이트 전극에 공급하여 상기 전원 출력 단자(VOUT)로 패스되는 출력 전압이 일정 레벨로 유지되도록 하는 차동 증폭기(AMP)로 이루어진다.As shown in FIG. 1, the conventional low voltage drop regulator 10 ′ bypasses input power supplied to a power input terminal VIN through a power output terminal VOUT, and is supplied to a gate electrode. The pass transistor PT for controlling the output voltage of the differential amplifier AMP to maintain the voltage of the power output terminal VOUT, and the output voltage of the power output terminal VOUT are divided into voltage divider resistors R1. A voltage divider divides the voltage divider at a predetermined ratio using ', R2' and an output voltage of the voltage divider to a preset reference voltage VREF, and compares the difference voltage to the gate electrode of the pass transistor PT. And a differential amplifier AMP for supplying and maintaining the output voltage passed to the power output terminal VOUT at a constant level.

패스 트랜지스터(예를 들면, PMOS 트랜지스터)(PT)의 소스 전극은 전원 입력 단자(VIN)에, 게이트 전극은 차동 증폭기(AMP)의 출력 단자에, 드레인 전극은 전원 출력 단자(VOUT)에 각각 접속되며, 패스 트랜지스터(PT)의 드레인 전극과 전원 출력 단자(VOUT)의 접속점이 전압 분압부의 직렬 접속 저항(R1',R2')을 통해 접지 단자에 접속된다.The source electrode of the pass transistor (e.g., PMOS transistor) PT is connected to the power supply input terminal VIN, the gate electrode to the output terminal of the differential amplifier AMP, and the drain electrode to the power supply output terminal VOUT. The connection point of the drain electrode of the pass transistor PT and the power supply output terminal VOUT is connected to the ground terminal through the series connection resistors R1 'and R2' of the voltage divider.

따라서, 상기 패스 트랜지스터(PT)는 상기 전원 입력 단자(VIN)로 공급되는 입력 전원을 전원 출력 단자(VOUT)로 바이 패스시킴에 있어서, 게이트 전극으로 공급되는 상기 차동 증폭기(AMP)의 출력 전압의 제어를 받아 그 패스 전원 즉, 전원 출력 단자(VOUT)에 출력되는 전원 전압을 정전압으로 유지하게 된다.Accordingly, the pass transistor PT bypasses the input power supplied to the power input terminal VIN to the power output terminal VOUT, so that the pass transistor PT of the output voltage of the differential amplifier AMP supplied to the gate electrode. Under control, the pass power supply, that is, the power supply voltage output to the power output terminal VOUT is maintained at a constant voltage.

예를 들어, 상기 전원 출력 단자(VOUT)에 출력되는 전압이 상승되는 경우, 상기 전압 분압부의 직렬 접속 저항(R1',R2')의 접속점으로부터 차동 증폭기(AMP)의 비반전 입력 단자에 공급되는 분압 전압도 그에 상응되게 증가된다.For example, when the voltage output to the power output terminal VOUT is increased, the voltage is supplied to the non-inverting input terminal of the differential amplifier AMP from the connection point of the series connection resistors R1 'and R2' of the voltage divider. The divided voltage is also correspondingly increased.

이에 따라, 상기 차동 증폭기(AMP)의 반전 입력 단자(-)에 공급되는 기준 전압(VREF)과 비반전 입력 단자(+)에 공급되는 전압의 차전압은 상기 전원 출력 단자(VOUT)의 전압이 상승되기 이전에 비하여 상승된 된다.Accordingly, the voltage difference between the reference voltage VREF supplied to the inverting input terminal (-) of the differential amplifier AMP and the voltage supplied to the non-inverting input terminal (+) is the voltage of the power output terminal VOUT. It is raised compared to before it is raised.

이로 인하여, 상기 차동 증폭기(AMP)에서 상기 패스 트랜지스터(PT)의 게이트 전극에 공급되는 전압이 그만큼 상승되므로, 이 패스 트랜지스터(PT)를 통해 상기 전원 출력 단자(VOUT)로 출력되는 전압이 그만큼 하강된다.As a result, the voltage supplied from the differential amplifier AMP to the gate electrode of the pass transistor PT increases by that much, so that the voltage outputted through the pass transistor PT to the power output terminal VOUT decreases by that much. do.

따라서, 상기 전원 출력 단자(VOUT)에 출력되는 전압이 상승되는 경우, 상기 설명에서와 같이 패스 트랜지스터(PT)를 통해 상기 전원 출력 단자(VOUT)로 출력되는 전압이 그만큼 하강되어 그 전원 출력 단자(VOUT)의 출력 전압이 원래 레벨로 유지된다.Therefore, when the voltage output to the power output terminal VOUT is increased, the voltage output to the power output terminal VOUT through the pass transistor PT is lowered as much as described above, and the power output terminal ( The output voltage of VOUT is maintained at its original level.

상기 전원 출력 단자(VOUT)에 출력되는 전압이 하강되는 경우, 상기와 같은 원리로 전원 출력 단자(VOUT)로 출력되는 전압이 그만큼 상승되어 그 전압 출력 단자(VOUT)의 출력 전압이 원래 레벨로 유지된다.When the voltage output to the power output terminal (VOUT) falls, the voltage output to the power output terminal (VOUT) is increased by the same principle as above to maintain the output voltage of the voltage output terminal (VOUT) at the original level do.

결국, 상기 설명에서와 같이 전원 출력 단자(VOUT)에 출력되는 전원 전압이 상승되거나 하강되는 경우, 상기와 같은 과정을 통해 그 전원 전압의 레벨이 자동적으로 해당 레벨만큼 하강되거나 상승되어 정전압을 출력할 수 있게 된다.As a result, when the power supply voltage output to the power output terminal VOUT is increased or decreased as described above, the level of the power supply voltage is automatically lowered or raised by the corresponding level through the above-described process to output a constant voltage. It becomes possible.

이와 같이 종래의 저전압 강하 레귤레이터(10')는 부궤환 구조를 가지며 패스 트랜지스터(PT)의 출력 전압을 감지하여 기준 전압과 비교함으로써, 빠른 응답 특성을 가지면서 출력 전압을 레귤레이션하게 된다. 일례로, 1A급 이상의 저전압 강하 레귤레이터(10')는 상대적으로 큰 사이즈의 패스 트랜지스터(PT)를 가지며, 이러한 패스 트랜지스터(PT)는 사이즈가 크기 때문에 저항 값(Ro)이 상대적으로 작다.As described above, the conventional low voltage drop regulator 10 ′ has a negative feedback structure and senses the output voltage of the pass transistor PT and compares it with the reference voltage, thereby regulating the output voltage while having a fast response characteristic. For example, the low voltage drop regulator 10 'of the 1A class or more has a pass transistor PT of a relatively large size, and since the pass transistor PT is large in size, the resistance value Ro is relatively small.

그런데, 통상 저전압 강하 레귤레이터(10')의 초기 구동시 패스 트랜지스터(PT)는 가장 작은 저항값을 가지며, VIN/Ro에 해당하는 피크(peak)성 전류, 즉, 돌입 전류가 전원 출력 단자를 통하여 출력 캐패시터(Co)를 충전하게 된다. 이때 돌입 전류는 패스 트랜지스터(PT)의 사이즈에 따라 다르지만 대략 5A 이상의 피크성 전류가 순간적으로 출력 캐패시터(Co)를 충전하게 된다. 이러한 돌입 전류는 회로를 파괴시키기에 충분한 전류이며, 저전압 강하 레귤레이터(10')뿐만 아니라 저전압 강하 레귤레이터(10')에 연결된 외부 장치(30')까지 손상을 주게 된다.However, during the initial driving of the low voltage drop regulator 10 ', the pass transistor PT has the smallest resistance value, and a peak current corresponding to VIN / Ro, that is, an inrush current, passes through the power supply output terminal. The output capacitor Co is charged. At this time, the inrush current varies depending on the size of the pass transistor PT, but a peak current of approximately 5A or more instantly charges the output capacitor Co. This inrush current is sufficient to break the circuit and damage not only the low voltage drop regulator 10 'but also the external device 30' connected to the low voltage drop regulator 10 '.

본 발명의 일 실시예는 저전압 강하 레귤레이터의 초기 구동시 돌입 전류(inrush current)를 감지하여 그 돌입 전류를 차단할 수 있는 저전압 강하 레귤레이터의 돌입 전류 보호회로를 제공한다.An embodiment of the present invention provides an inrush current protection circuit of a low voltage drop regulator capable of detecting an inrush current and blocking the inrush current during initial driving of the low voltage drop regulator.

본 발명의 일 실시예는 차동 증폭기의 출력 단자와 패스 트랜지스터의 게이트 단자 사이에 설치된 저전압 강하 레귤레이터의 돌입 전류 보호회로에 있어서, 전원 입력 단자와 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제1트랜지스터; 상기 제1트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제1시간동안 턴온되는 제1스위치; 상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제1트랜지스터 및 제1스위치의 턴온시 함께 턴온되는 제2트랜지스터; 및, 상기 전원 입력 단자와 상기 제1트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제2트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1출력 전류 및 제2출력 전압으로 제한하는 제3트랜지스터를 포함한다.An embodiment of the present invention is an inrush current protection circuit of a low voltage drop regulator provided between an output terminal of a differential amplifier and a gate terminal of a pass transistor, wherein the pass transistor is electrically connected between a power supply input terminal and the pass transistor. A first transistor outputting a current proportional to a current output through the first transistor; A first switch electrically connected between the first transistor and a ground terminal, the first switch being turned on for a first time during the initial driving of the low voltage drop regulator; A second transistor electrically connected between the power input terminal and the ground terminal, the second transistor being turned on together when the first transistor and the first switch are turned on; And electrically connected between the power supply input terminal and the first transistor and the pass transistor, and are turned on together when the second transistor is turned on to output an output current and an output voltage of the pass transistor to a first output current and a second output. And a third transistor that limits the voltage.

상기 전원 입력 단자와 상기 제1트랜지스터 및 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제4트랜지스터; 상기 제4트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제2시간동안만 턴온되어 있는 제2스위치; 상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제4트랜지스터 및 제2스위치의 턴온시 함께 턴온되는 제5트랜지스터; 및, 상기 전원 입력 단자와 상기 제1,4트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제4트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1,2출력 전류 및 제1,2출력 전압으로 제한하는 제6트랜지스터를 더 포함할 수 있다.A fourth transistor electrically connected between the power input terminal, the first transistor, and the pass transistor to output a current proportional to a current output through the pass transistor; A second switch electrically connected between the fourth transistor and the ground terminal, the second switch being turned on only for a second time during the initial driving of the low voltage drop regulator; A fifth transistor electrically connected between the power input terminal and a ground terminal to be turned on together when the fourth transistor and the second switch are turned on; And electrically connected between the power supply input terminal and the first and fourth transistors and the pass transistor, and are turned on together when the fourth transistor is turned on to convert the output current and the output voltage of the pass transistor into the first and second output currents. And a sixth transistor configured to limit the first and second output voltages.

상기 제1,4트랜지스터는 각각 상기 패스 트랜지스터가 갖는 출력 전류의 대략 1/1000 내지 1/10의 전류를 출력할 수 있다.Each of the first and fourth transistors may output a current of approximately 1/1000 to 1/10 of an output current of the pass transistor.

상기 저전압 강하 레귤레이터의 초기 구동후, 상기 제1스위치는 대략 100 내지 300 ㎲동안 턴온된 후 턴오프되고, 상기 제2스위치는 대략 200 내지 600 ㎲동안 턴온된 후 턴오프될 수 있다.After the initial driving of the low voltage drop regulator, the first switch may be turned off after being turned on for about 100 to 300 mW, and the second switch may be turned off after being turned on for about 200 to 600 mW.

상기 제1출력 전류는 상기 제2출력 전류보다 작을 수 있다.The first output current may be smaller than the second output current.

상기 제1출력 전압은 상기 제2출력 전압보다 작을 수 있다.The first output voltage may be smaller than the second output voltage.

상기 제1출력 전압은 시간에 따라 점차 증가하는 형태일 수 있다.The first output voltage may be in the form of gradually increasing with time.

상기 제1출력 전압 및 상기 제2출력 전압은 시간에 따라 계단 형태로 중가하는 형태일 수 있다.The first output voltage and the second output voltage may be weighted in a step form over time.

상기 제1스위치와 접지 단자의 사이에는 제1저항이 더 전기적으로 연결되고, 상기 전원 입력 단자와 상기 제2트랜지스터의 사이에는 제2저항이 더 전기적으로 연결될 수 있다.A first resistor may be more electrically connected between the first switch and the ground terminal, and a second resistor may be more electrically connected between the power input terminal and the second transistor.

상기 제2스위치와 접지 단자의 사이에는 제3저항이 더 전기적으로 연결되고, 상기 전원 입력 단자와 상기 제5트랜지스터의 사이에는 제4저항이 더 전기적으로 연결될 수 있다.A third resistor may be more electrically connected between the second switch and the ground terminal, and a fourth resistor may be more electrically connected between the power input terminal and the fifth transistor.

상기 패스 트랜지스터, 제1트랜지스터, 제3트랜지스터, 제4트랜지스터 및 제6트랜지스터는 P채널형 MOSFET이고, 상기 제2트랜지스터 및 제5트랜지스터는 N채널형 MOSFET일 수 있다.The pass transistor, the first transistor, the third transistor, the fourth transistor, and the sixth transistor may be a P-channel MOSFET, and the second transistor and the fifth transistor may be an N-channel MOSFET.

상기 제1트랜지스터 및 상기 제4트랜지스터의 각 사이즈는 상기 패스 트랜지스터에 비하여 1/1000 내지 1/10 사이즈일 수 있다.Each size of the first transistor and the fourth transistor may be 1/1000 to 1/10 of the size of the pass transistor.

본 발명의 일 실시예는 저전압 강하 레귤레이터의 초기 구동시 돌입 전류(inrush current)를 감지하여 그 돌입 전류를 차단할 수 있는 저전압 강하 레귤레이터의 돌입 전류 보호회로를 제공한다.An embodiment of the present invention provides an inrush current protection circuit of a low voltage drop regulator capable of detecting an inrush current and blocking the inrush current during initial driving of the low voltage drop regulator.

일례로, 본 발명의 일 실시예는 상대적으로 작은 돌입 전류가 출력될 경우, 패스 트랜지스터가 상대적으로 작은 출력 전류 및 출력 전압을 출력하도록 한다. 또한, 본 발명의 일 실시예는 상대적으로 큰 돌입 전류가 출력될 경우, 패스 트랜지스터가 단계적으로 출력 전류 및 출력 전압을 출력하도록 한다.As an example, one embodiment of the invention allows the pass transistor to output a relatively small output current and output voltage when a relatively small inrush current is output. In addition, an embodiment of the present invention allows the pass transistor to output the output current and the output voltage step by step when a relatively large inrush current is output.

또한, 본 발명의 일 실시예는 저전압 강하 레귤레이터의 초기 구동시에만 돌입 전류 보호회로가 동작하고, 그 이외의 시간에서는 돌입 전류 보호회로가 동작하지 않음으로써, 패스 트랜지스터의 동작을 방해하지 않는다. 즉, 본 발명의 일 실시예는 저전압 강하 레귤레이터의 동작중 발생할 수 있는 과전류를 차단하는 것이 아니라, 동작 초기에 발생할 수 있는 돌입 전류를 차단한다. 실질적으로, 저전압 강하 레귤레이터의 동작중 발생할 수 있는 과전류를 차단하는 회로는 별도로 알려져 있다.In addition, in one embodiment of the present invention, the inrush current protection circuit operates only during the initial driving of the low voltage drop regulator, and the inrush current protection circuit does not operate at other times, thereby preventing the operation of the pass transistor. That is, one embodiment of the present invention does not block an overcurrent that may occur during operation of the low voltage drop regulator, but blocks an inrush current that may occur at an early stage of operation. In practice, circuitry for blocking overcurrent that may occur during operation of a low voltage drop regulator is known separately.

도 1은 종래 기술에 따른 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이다.
도 2a는 본 발명의 일 실시예에 따른 돌입 전류 보호회로를 갖는 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이고, 도 2b는 과전류 보호회로의 미적용시 및 적용시의 출력 전류 및 출력 전압의 변화를 도시한 그래프이다.
도 3a은 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로를 도시한 블록도이고, 도 3b는 돌입 전류 보호회로중 제1,2스위치의 턴온/턴오프 타이밍을 도시한 타이밍도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로에서 전류 차단 상태를 도시한 그래프이다.1 is a block diagram illustrating a state in which a low voltage drop regulator and an external device according to the related art are connected.
2A is a block diagram illustrating a state in which a low voltage drop regulator having an inrush current protection circuit and an external device are connected according to an embodiment of the present invention, and FIG. 2B is an output current and an output when the overcurrent protection circuit is not applied and applied. It is a graph showing the change of voltage.
3A is a block diagram illustrating an inrush current protection circuit of a low voltage drop regulator according to an embodiment of the present invention, and FIG. 3B is a timing diagram illustrating turn on / off timings of the first and second switches of the inrush current protection circuit. to be.
4A and 4B are graphs illustrating a current blocking state in an inrush current protection circuit of a low voltage drop regulator according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.Here, parts having similar configurations and operations throughout the specification are denoted by the same reference numerals. In addition, when a part is electrically connected to another part, it includes not only a direct connection but also a case where the other part is connected to the other part in between.

도 2a는 본 발명의 일 실시예에 따른 돌입 전류 보호회로를 갖는 저전압 강하 레귤레이터와 외부 장치가 연결된 상태를 도시한 블록도이고, 도 2b는 돌입 전류 보호회로의 미적용시 및 적용시의 출력 전류 및 출력 전압의 변화를 도시한 그래프이다.FIG. 2A is a block diagram illustrating a state in which a low voltage drop regulator having an inrush current protection circuit and an external device are connected according to an embodiment of the present invention, and FIG. 2B is an output current when the inrush current protection circuit is not applied and applied. It is a graph showing the change of the output voltage.

도 2a에 도시된 바와 같이, 본 발명에 따른 돌입 전류 보호회로(100)는 차동 증폭기(AMP)의 출력 단자와 패스 트랜지스터(PT)의 게이트 전극 사이에 설치된다. 이러한 돌입 전류 보호회로(100)는 저전압 강하 레귤레이터(10)의 초기 구동시 패스 트랜지스터(PT)에 의한 돌입 전류 즉, 출력 전류를 센싱한다. 상기 센싱된 출력 전류에 따라 상기 돌입 전류 보호회로(100)가 상기 패스 트랜지스터(PT)의 게이트 전극에 인가되는 전압 레벨을 변화시킴으로써, 상기 패스 트랜지스터(PT)를 통하여 출력되는 출력 전류가 제한되도록 한다.As shown in FIG. 2A, the inrush current protection circuit 100 according to the present invention is provided between the output terminal of the differential amplifier AMP and the gate electrode of the pass transistor PT. The inrush current protection circuit 100 senses an inrush current, that is, an output current by the pass transistor PT during the initial driving of the low voltage drop regulator 10. The inrush current protection circuit 100 changes the voltage level applied to the gate electrode of the pass transistor PT according to the sensed output current, thereby limiting the output current output through the pass transistor PT. .

즉, 도 2b에 도시된 바와 같이, 돌입 전류 보호회로(100)는 패스 트랜지스터(PT)의 출력 단자를 통한 돌입 전류가 일정 레벨로 낮춰져서 출력되도록 할 뿐만 아니라, 출력 단자를 통한 출력 전압도 완만하게 증가하도록 한다.That is, as shown in FIG. 2B, the inrush current protection circuit 100 not only outputs the inrush current through the output terminal of the pass transistor PT to a predetermined level but also outputs the output voltage through the output terminal. To increase.

여기서, 도 2b에 도시된 바와 같이, 상기 돌입 전류 보호회로(100)가 미적용되었을 때에는, 상기 패스 트랜지스터(PT)의 출력 단자를 통하여 상대적으로 큰 돌입 전류가 그대로 출력될 수 있고, 또한 출력 단자를 통한 전압 역시 갑작스럽게 증가할 수 있다.Here, as shown in FIG. 2B, when the inrush current protection circuit 100 is not applied, a relatively large inrush current may be output as it is through the output terminal of the pass transistor PT, and the output terminal may be output as it is. The voltage across can also increase abruptly.

도 3a는 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로를 도시한 블록도이고, 도 3b는 돌입 전류 보호회로중 제1,2스위치의 턴온 /턴오프 타이밍을 도시한 타이밍도이다.3A is a block diagram illustrating an inrush current protection circuit of a low voltage drop regulator according to an embodiment of the present invention, and FIG. 3B is a timing diagram illustrating turn on / off timings of the first and second switches of the inrush current protection circuit. to be.

도 3a에 도시된 바와 같이, 차동 증폭기(AMP)의 출력 단자와 패스 트랜지스터(PT)의 게이트 전극 사이에 설치된 저전압 강하 레귤레이터(10)의 돌입 전류 보호회로(100)는 제1트랜지스터(M1), 제1스위치(SW1), 제1저항(R1), 제2트랜지스터(M2), 제2저항(R2), 제3트랜지스터(M3), 제4트랜지스터(M4), 제2스위치(SW2), 제3저항(R3), 제5트랜지스터(M5), 제4저항(R4) 및 제6트랜지스터(M6)를 포함한다. As shown in FIG. 3A, the inrush current protection circuit 100 of the low voltage drop regulator 10 provided between the output terminal of the differential amplifier AMP and the gate electrode of the pass transistor PT includes a first transistor M1, First switch SW1, first resistor R1, second transistor M2, second resistor R2, third transistor M3, fourth transistor M4, second switch SW2, first The third resistor R3, the fifth transistor M5, the fourth resistor R4, and the sixth transistor M6 are included.

여기서, 상기 패스 트랜지스터(PT), 제1트랜지스터(M1), 제3트랜지스터(M3), 제4트랜지스터(M4) 및 제6트랜지스터(M6)는 P채널형 MOSFET일 수 있고, 상기 제2트랜지스터(M2) 및 제5트랜지스터(M5)는 N채널형 MOSFET일 수 있다. 물론, 그 반대도 가능하다. 더불어, 상기 패스 트랜지스터(PT)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 드레인 전극이 전원 출력 단자(VOUT)에 연결될 수 있다.The pass transistor PT, the first transistor M1, the third transistor M3, the fourth transistor M4, and the sixth transistor M6 may be a P-channel MOSFET, and the second transistor ( M2) and the fifth transistor M5 may be N-channel MOSFETs. Of course, the opposite is also possible. In addition, the pass transistor PT may have a source electrode connected to a power input terminal VIN and a drain electrode connected to a power output terminal VOUT.

상기 제1트랜지스터(M1)는 전원 입력 단자(VIN)와 상기 패스 트랜지스터(PT)의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터(PT)를 통하여 출력되는 전류에 비례하는 감소된 전류를 출력하는 역할을 한다. 즉, 상기 제1트랜지스터(M1)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 게이트 전극이 패스 트랜지스터(PT)의 게이트 전극에 연결되며, 드레인 전극이 상기 제1스위치(SW1)의 제1전극에 연결된다. 이러한 제1트랜지스터(M1)는 실질적으로 상기 패스 트랜지스터(PT)에 전류 미러 형태로 연결되어 있으며, 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/1000 내지 1/10의 전류를 출력한다. 즉, 상기 제1트랜지스터(M1)는 상기 패스 트랜지스터(PT)가 갖는 사이즈의 대략 1/1000 내지 1/10의 사이즈를 갖는다. 일례로, 상기 제1트랜지스터(M1)는 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/100의 전류를 출력하도록 설계된다. 물론, 본 발명에서 상기 제1트랜지스터(M1)의 출력 전류나 사이즈가 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.The first transistor M1 is electrically connected between a power input terminal VIN and the pass transistor PT to output a reduced current proportional to a current output through the pass transistor PT. Do it. That is, the first transistor M1 has a source electrode connected to a power input terminal VIN, a gate electrode connected to a gate electrode of the pass transistor PT, and a drain electrode of the first switch SW1. It is connected to one electrode. The first transistor M1 is substantially connected to the pass transistor PT in the form of a current mirror, and outputs a current of about 1/1000 to 1/10 of the output current of the pass transistor PT. That is, the first transistor M1 has a size of about 1/1000 to 1/10 of the size of the pass transistor PT. For example, the first transistor M1 is designed to output a current of approximately 1/100 of the output current of the pass transistor PT. Of course, the output current or the size of the first transistor M1 is not limited in the present invention, which may be changed according to the protection level of the output current through the pass transistor PT.

상기 제1스위치(SW1)는 제1전극이 상기 제1트랜지스터(M1)의 드레인 전극에 연결되고, 제2전극이 제1저항(R1)의 제1전극 및 제2트랜지스터(M2)의 게이트 전극에 연결된다. 이러한 제1스위치(SW1)는 저전압 강하 레귤레이터(10)의 초기 구동후 대략 대략 100 내지 300 ㎲동안 턴온된 후 턴오프된다. 물론, 이러한 제1스위치(SW1)의 구동을 위해 캐패시터에 의해 제어되는 별도의 타이머(미도시)가 구비될 수 있다. 더불어, 본 발명에서 상기 제1스위치(SW1)의 턴온 시간이 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.In the first switch SW1, a first electrode is connected to the drain electrode of the first transistor M1, and a second electrode is a first electrode of the first resistor R1 and a gate electrode of the second transistor M2. Is connected to. The first switch SW1 is turned on after being turned on for approximately 100 to 300 s after the initial driving of the low voltage drop regulator 10. Of course, a separate timer (not shown) controlled by a capacitor may be provided to drive the first switch SW1. In addition, in the present invention, the turn-on time of the first switch SW1 is not limited, which may be changed according to the protection level of the output current through the pass transistor PT.

상기 제1저항(R1)은 제1전극이 상기 제1스위치(SW1)의 제2전극 및 상기 제2트랜지스터(M2)의 게이트 전극에 연결될 수 있고, 제2전극은 접지 단자에 연결될 수 있다. 이러한 제1저항(R1)은 상기 제2트랜지스터(M2)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제2트랜지스터(M2)가 턴온되도록 하는 역할을 한다.The first resistor R1 may have a first electrode connected to the second electrode of the first switch SW1 and the gate electrode of the second transistor M2, and the second electrode may be connected to the ground terminal. The first resistor R1 serves to turn on the second transistor M2 by forming a predetermined voltage difference between the gate electrode and the source electrode of the second transistor M2.

상기 제2저항(R2)은 제1전극이 상기 전원 입력 단자(VIN)에 연결되고, 제2전극이 상기 제2트랜지스터(M2)의 드레인 전극 및 상기 제3트랜지스터(M3)의 게이트 전극에 전기적으로 연결된다. 이러한 제2저항(R2)은 상기 제3트랜지스터(M3)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제3트랜지스터(M3)가 턴온되도록 하는 역할을 한다.The second resistor R2 has a first electrode connected to the power input terminal VIN, and the second electrode is electrically connected to the drain electrode of the second transistor M2 and the gate electrode of the third transistor M3. Is connected. The second resistor R2 serves to cause the third transistor M3 to be turned on by forming a predetermined voltage difference between the gate electrode and the source electrode of the third transistor M3.

상기 제3트랜지스터(M3)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 드레인 전극이 상기 제1트랜지스터(M1)의 게이트 전극, 상기 제4트랜지스터(M4)의 게이트 전극 및 상기 패스 트랜지스터(PT)의 게이트 전극에 연결된다. 따라서, 상기 제3트랜지스터(M3)가 턴온될 경우 상기 패스 트랜지스터(PT)의 게이트 전극에 인가되는 게이트 전압은 일정 레벨로 제한됨으로써, 상기 패스 트랜지스터(PT)의 출력 전류 및 출력 전압이 제한된다. In the third transistor M3, a source electrode is connected to a power input terminal VIN, and a drain electrode is a gate electrode of the first transistor M1, a gate electrode of the fourth transistor M4, and the pass transistor ( PT) is connected to the gate electrode. Therefore, when the third transistor M3 is turned on, the gate voltage applied to the gate electrode of the pass transistor PT is limited to a predetermined level, thereby limiting the output current and the output voltage of the pass transistor PT.

상기 제4트랜지스터(M4)는 전원 입력 단자(VIN)와 상기 패스 트랜지스터(PT)의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터(PT)를 통하여 출력되는 전류에 비례하는 감소된 전류를 출력하는 역할을 한다. 즉, 상기 제4트랜지스터(M4)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 게이트 전극이 상기 패스 트랜지스터(PT)의 게이트 전극에 연결되며, 드레인 전극이 상기 제2스위치(SW2)의 제1전극에 연결된다. 이러한 제4트랜지스터(M4)는 실질적으로 상기 패스 트랜지스터(PT)와 전류 미러 형태로 연결되어 있으며, 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/1000 내지 1/10의 전류를 출력한다. 즉, 상기 제4트랜지스터(M4)는 상기 패스 트랜지스터(PT)가 갖는 사이즈의 대략 1/1000 내지 1/10의 사이즈를 갖는다. 일례로, 상기 제4트랜지스터(M4)는 상기 패스 트랜지스터(PT)가 갖는 출력 전류의 대략 1/100의 전류를 출력하도록 설계된다. 물론, 본 발명에서 상기 제4트랜지스터(M4)의 출력 전류나 사이즈가 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.The fourth transistor M4 is electrically connected between a power input terminal VIN and the pass transistor PT to output a reduced current proportional to a current output through the pass transistor PT. Do it. That is, the fourth transistor M4 has a source electrode connected to a power input terminal VIN, a gate electrode connected to a gate electrode of the pass transistor PT, and a drain electrode of the second switch SW2. It is connected to the first electrode. The fourth transistor M4 is substantially connected to the pass transistor PT in the form of a current mirror, and outputs a current of about 1/1000 to 1/10 of the output current of the pass transistor PT. That is, the fourth transistor M4 has a size of about 1/1000 to 1/10 of the size of the pass transistor PT. For example, the fourth transistor M4 is designed to output a current of approximately 1/100 of the output current of the pass transistor PT. Of course, the output current or the size of the fourth transistor M4 is not limited in the present invention, which may be changed according to the protection level of the output current through the pass transistor PT.

상기 제2스위치(SW2)는 제1전극이 상기 제4트랜지스터(M4)의 드레인 전극에 연결되고, 제2전극이 제3저항(R3)의 제1전극 및 제5트랜지스터(M5)의 게이트 전극에 연결된다. 이러한 제2스위치(SW2)는 저전압 강하 레귤레이터(10)의 초기 구동후 대략 대략 200 내지 600 ㎲동안 턴온된 후 턴오프된다. 물론, 이러한 제2스위치(SW2)의 구동을 위해 캐패시터에 의해 제어되는 별도의 타이머(도시되지 않음)가 구비될 수 있다. 더불어, 본 발명에서 상기 제2스위치(SW2)의 턴온 시간이 한정되는 것은 아니며, 이는 상기 패스 트랜지스터(PT)를 통한 출력 전류의 보호 레벨에 따라 변경될 수 있다.In the second switch SW2, a first electrode is connected to the drain electrode of the fourth transistor M4, and the second electrode is the first electrode of the third resistor R3 and the gate electrode of the fifth transistor M5. Is connected to. The second switch SW2 is turned on after being turned on for approximately 200 to 600 s after the initial driving of the low voltage drop regulator 10. Of course, a separate timer (not shown) controlled by a capacitor may be provided to drive the second switch SW2. In addition, the turn-on time of the second switch SW2 is not limited in the present invention, which may be changed according to the protection level of the output current through the pass transistor PT.

상기 제3저항(R3)은 제1전극이 상기 제2스위치(SW2)의 제2전극 및 상기 제5트랜지스터(M5)의 게이트 전극에 연결될 수 있고, 제2전극은 접지 단자에 연결될 수 있다. 이러한 제3저항(R3)은 상기 제5트랜지스터(M5)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제5트랜지스터(M5)가 턴온되도록 하는 역할을 한다.The third resistor R3 may have a first electrode connected to the second electrode of the second switch SW2 and the gate electrode of the fifth transistor M5, and the second electrode may be connected to the ground terminal. The third resistor R3 serves to cause the fifth transistor M5 to be turned on by forming a predetermined voltage difference between the gate electrode and the source electrode of the fifth transistor M5.

상기 제4저항(R4)은 제1전극이 상기 전원 입력 단자(VIN)에 연결되고, 제2전극이 상기 제5트랜지스터(M5)의 드레인 전극 및 상기 제6트랜지스터(M6)의 게이트 전극에 전기적으로 연결된다. 이러한 제4저항(R4)은 상기 제6트랜지스터(M6)의 게이트 전극과 소스 전극 사이에 일정 전압 차이가 형성되도록 하여 상기 제6트랜지스터(M6)가 턴온되도록 하는 역할을 한다.The fourth resistor R4 includes a first electrode connected to the power input terminal VIN, and a second electrode electrically connected to the drain electrode of the fifth transistor M5 and the gate electrode of the sixth transistor M6. Is connected. The fourth resistor R4 serves to cause the sixth transistor M6 to be turned on by forming a predetermined voltage difference between the gate electrode and the source electrode of the sixth transistor M6.

상기 제6트랜지스터(M6)는 소스 전극이 전원 입력 단자(VIN)에 연결되고, 드레인 전극이 상기 제4트랜지스터(M4)의 게이트 전극, 상기 제1트랜지스터(M1)의 게이트 전극 및 상기 패스 트랜지스터(PT)의 게이트 전극에 연결된다. 따라서, 상기 제6트랜지스터(M6)가 턴온될 경우 상기 패스 트랜지스터(PT)의 게이트 전극에 인가되는 게이트 전압은 일정 레벨로 제한됨으로써, 상기 패스 트랜지스터(PT)의 출력 전류 및 출력 전압이 제한된다.The sixth transistor M6 has a source electrode connected to a power input terminal VIN, and a drain electrode thereof is a gate electrode of the fourth transistor M4, a gate electrode of the first transistor M1, and the pass transistor ( PT) is connected to the gate electrode. Therefore, when the sixth transistor M6 is turned on, the gate voltage applied to the gate electrode of the pass transistor PT is limited to a predetermined level, thereby limiting the output current and the output voltage of the pass transistor PT.

여기서, 도면중 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지스터(M6)가 턴온되었을 때, 패스 트랜지스터(PT)의 출력 전류 및 출력 전압은 제1출력 전류 및 제1출력 전압으로 정의될 수 있고, 도면중 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지스터(M6)만이 턴온되었을 때, 패스 트랜지스터(PT)의 출력 전류 및 출력 전압은 제2출력 전류 및 제2출력 전압으로 정의될 수 있다.Here, when the first transistor (M1), the second transistor (M2), the third transistor (M3), the fourth transistor (M4), the fifth transistor (M5) and the sixth transistor (M6) in the drawing, The output current and the output voltage of the pass transistor PT may be defined as the first output current and the first output voltage, and only the fourth transistor M4, the fifth transistor M5, and the sixth transistor M6 in the figure. When turned on, the output current and output voltage of the pass transistor PT may be defined as a second output current and a second output voltage.

실질적으로, 도면중 도면 부호 100a로 표시된 부분이 동작할 경우 돌입 전류는 제1출력 전류 미만으로 제한되고, 또한 도면 부호 100b로 표시된 부분만이 동작할 경우 제2출력 전류 미만으로 제한된다. 여기서, 상기 제1출력 전류는 상기 제2출력 전류에 비하여 상대적으로 작다.Substantially, the inrush current is limited to less than the first output current when the portion indicated by reference numeral 100a in the drawing is operated, and also limited to less than the second output current when only the portion indicated by reference numeral 100b is operated. Here, the first output current is relatively smaller than the second output current.

한편, 도 3b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터(10)의 돌입 전류 보호회로(100)는 캐패시터(C)를 이용한 타이머(20)를 포함하며, 이러한 타이머(20)에 의해 제1스위치(SW1) 및 제2스위치(SW2)의 턴온/턴오프 시간이 제어된다.On the other hand, as shown in Figure 3b, the inrush current protection circuit 100 of the low voltage drop regulator 10 according to an embodiment of the present invention includes a timer (20) using a capacitor (C), such a timer ( 20, the turn-on / turn-off time of the first switch SW1 and the second switch SW2 is controlled.

상기 캐패시터(C)를 이용한 타이머(20)는 일례로 시간이 흐름에 따라 충전 전압이 증가한다는 점에 착안하여, 상기 저전압 강하 레귤레이터(10)의 초기 구동과 함께 동작한다. 더불어, 이러한 타이머(20)에 의해 상기 저전압 강하 레귤레이터(10)의 초기 구동시부터 상기 제1스위치(SW1)는 대략 100 내지 300 ㎲동안 턴온 상태를 유지한 후 턴오프될 수 있다. 더불어, 상기 타이머(20)에 의해 상기 저전압 강하 레귤레이터(10)의 초기 구동시부터 상기 제2스위치(SW2)는 200 내지 600 ㎲동안 턴온 상태를 유지한 후 턴오프될 수 있다. 즉, 제2스위치(SW2)가 제1스위치(SW1)보다 더 오랫동안 턴온 상태를 유지한다.The timer 20 using the capacitor C operates in conjunction with the initial driving of the low voltage drop regulator 10, for example, in view that the charging voltage increases as time passes. In addition, by the timer 20, the first switch SW1 may be turned off after being turned on for about 100 to 300 mV from the initial driving of the low voltage drop regulator 10. In addition, from the initial driving of the low voltage drop regulator 10 by the timer 20, the second switch SW2 may be turned off after maintaining the turn-on state for 200 to 600 ㎲. That is, the second switch SW2 maintains the turned-on state for longer than the first switch SW1.

더불어, 이러한 타이머(20)를 이용한 제1,2스위치(SW1,SW2)의 턴온/턴오프 시간 제어는 당업자에게 잘 알려진 사항이므로, 상기 타이머(20)의 구체적 구성 및 작용에 대한 설명은 생략한다.In addition, since the turn-on / turn-off time control of the first and second switches SW1 and SW2 using the timer 20 is well known to those skilled in the art, a description of the specific configuration and operation of the timer 20 will be omitted. .

계속해서, 상기와 같은 저전압 강하 레귤레이터(10)의 돌입 전류 보호회로(100)의 동작을 설명한다.Subsequently, the operation of the inrush current protection circuit 100 of the low voltage drop regulator 10 as described above will be described.

저전압 강하 레귤레이터(10)가 동작하기 시작하면, 패스 트랜지스터(PT)의 출력 전류 및 출력 전압이 증가하기 시작한다. 더불어, 타이머(20)에 의해 제1스위치(SW1) 및 제2스위치(SW2)가 제1시간동안 턴온 상태를 유지하며, 또한 제1시간 이후 제2시간동안 제1스위치(SW1)는 턴오프되고 제2스위치(SW2)만이 턴온 상태를 유지한다.When the low voltage drop regulator 10 starts to operate, the output current and output voltage of the pass transistor PT start to increase. In addition, the first switch SW1 and the second switch SW2 are turned on by the timer 20 for a first time, and the first switch SW1 is turned off for a second time after the first time. In addition, only the second switch SW2 remains turned on.

상기 제1시간 동안의 동작을 설명한다.The operation during the first time will be described.

상기 제1시간 동안 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지스터(M6)가 모두 동작한다. 즉, 도 3a에서 도면 부호 100a로 지정된 영역이 모두 동작한다.During the first time period, the first transistor M1, the second transistor M2, the third transistor M3, the fourth transistor M4, the fifth transistor M5, and the sixth transistor M6 operate. . That is, all regions designated by the reference numeral 100a in FIG. 3A operate.

먼저 차동 증폭기(AMP)의 출력 단자를 통하여 일정 레벨의 게이트 전압이 인가되면, 패스 트랜지스터(PT), 제1트랜지스터(M1) 및 제4트랜지스터(M4)가 함께 턴온된다. 여기서, 상기 제1트랜지스터(M1) 및 제4트랜지스터(M4)는 상기 패스 트랜지스터(PT)에 전류 미러 형태로 결합되어 있고, 또한 상기 패스 트랜지스터(PT)의 사이즈에 비해 상대적으로 작게 형성되어 있으므로, 상기 패스 트랜지스터(PT)가 출력하는 돌입 전류 즉, 출력 전류에 비례하는 감소된 전류를 출력한다.First, when a gate voltage of a predetermined level is applied through the output terminal of the differential amplifier AMP, the pass transistor PT, the first transistor M1 and the fourth transistor M4 are turned on together. Here, since the first transistor M1 and the fourth transistor M4 are coupled to the pass transistor PT in the form of a current mirror, and are formed relatively smaller than the size of the pass transistor PT, An inrush current output from the pass transistor PT, that is, a reduced current proportional to the output current is output.

더불어, 이때 제1스위치(SW1)가 턴온된 상태이므로 제1저항(R1)에 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제2트랜지스터(M2)의 문턱 전압보다 높은 값을 의미한다.In addition, since the first switch SW1 is turned on, a voltage having a predetermined level is applied to the first resistor R1. Here, the voltage of the predetermined level means a value higher than the threshold voltage of the second transistor M2.

상기 제1저항(R1)에 인가된 전압에 의해 제2트랜지스터(M2)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제2트랜지스터(M2)는 턴온된다.Since the voltage between the source gates of the second transistor M2 becomes equal to or greater than the threshold voltage by the voltage applied to the first resistor R1, the second transistor M2 is turned on.

따라서, 상기 제2저항(R2)은 상기 전원 입력 단자(VIN)와 접지 단자의 사이에 연결된 상태가 되고, 이에 따라 상기 제2저항(R2)에도 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제3트랜지스터(M3)의 문턱 전압보다 높은 값을 의미한다.Accordingly, the second resistor R2 is connected between the power input terminal VIN and the ground terminal, and a voltage of a predetermined level is applied to the second resistor R2. Here, the voltage of the predetermined level means a value higher than the threshold voltage of the third transistor M3.

상기 제2저항(R2)에 인가된 전압에 의해 제3트랜지스터(M3)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제3트랜지스터(M3)는 턴온된다.Since the voltage between the source gate of the third transistor M3 becomes equal to or greater than the threshold voltage by the voltage applied to the second resistor R2, the third transistor M3 is turned on.

이와 같이 제3트랜지스터(M3)가 턴온되면 상기 전원 입력 단자(VIN)로부터의 전압이 그대로 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 실질적으로, 상기 전원 입력 단자(VIN)의 전압으로부터 상기 제3트랜지스터(M3)의 소스 전극과 드레인 전극 사이의 전압을 차감한 전압이 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 따라서, 상기 제1시간동안 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 일정 레벨로 제한된다.As described above, when the third transistor M3 is turned on, the voltage from the power input terminal VIN is applied to the gate electrode of the pass transistor PT as it is. Subsequently, a voltage obtained by subtracting the voltage between the source electrode and the drain electrode of the third transistor M3 from the voltage of the power input terminal VIN is applied to the gate electrode of the pass transistor PT. Therefore, the output current and the output voltage through the pass transistor PT are limited to a certain level during the first time.

더욱이, 제1시간 동안 상기 제2스위치(SW2)가 턴온된 상태이므로 제3저항(R3)에 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제5트랜지스터(M5)의 문턱 전압보다 높은 값을 의미한다.Furthermore, since the second switch SW2 is turned on for the first time, a voltage of a predetermined level is applied to the third resistor R3. Here, the voltage of the predetermined level means a value higher than the threshold voltage of the fifth transistor M5.

상기 제3저항(R3)에 인가된 전압에 의해 상기 제5트랜지스터(M5)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제5트랜지스터(M5)는 턴온된다.Since the voltage between the source gates of the fifth transistor M5 becomes equal to or greater than the threshold voltage by the voltage applied to the third resistor R3, the fifth transistor M5 is turned on.

따라서, 상기 제4저항(R4)은 상기 전원 입력 단자(VIN)와 접지 단자의 사이에 연결된 상태가 되고, 이에 따라 상기 제4저항(R4)에도 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제6트랜지스터(M6)의 문턱 전압보다 높은 값을 의미한다.Accordingly, the fourth resistor R4 is connected between the power input terminal VIN and the ground terminal, and accordingly, a voltage having a predetermined level is applied to the fourth resistor R4. Here, the voltage of the predetermined level means a value higher than the threshold voltage of the sixth transistor M6.

상기 제4저항(R4)에 인가된 전압에 의해 상기 제6트랜지스터(M6)이 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제6트랜지스터(M6)는 턴온된다.Since the voltage between the source gates of the sixth transistor M6 is greater than or equal to the threshold voltage by the voltage applied to the fourth resistor R4, the sixth transistor M6 is turned on.

이와 같이 제6트랜지스터(M6)가 턴온되면 상기 전원 입력 단자(VIN)로부터의 전압이 그대로 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 실질적으로, 상기 전원 입력 단자(VIN)의 전압으로부터 상기 제6트랜지스터(M5)의 소스 전극과 드레인 전극 사이의 전압을 차감한 전압이 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 따라서, 상기 제1시간동안 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 일정 레벨로 제한된다. As described above, when the sixth transistor M6 is turned on, the voltage from the power input terminal VIN is applied to the gate electrode of the pass transistor PT as it is. Subsequently, a voltage obtained by subtracting the voltage between the source electrode and the drain electrode of the sixth transistor M5 from the voltage of the power input terminal VIN is applied to the gate electrode of the pass transistor PT. Therefore, the output current and the output voltage through the pass transistor PT are limited to a certain level during the first time.

여기서, 제1트랜지스터(M1) 및 제4트랜지스터(M4)가 일례로 각각 패스 트랜지스터(PT)의 출력 전류에 비하여 1/100씩 감소된 전류를 출력할 경우, 전체적으로는 2/100로 감소된 전류를 출력한다.In this case, when the first transistor M1 and the fourth transistor M4 respectively output a current reduced by 1/100 of the output current of the pass transistor PT, the current decreased to 2/100 as a whole. Outputs

더불어, 상기 제3트랜지스터(M3) 및 상기 제6트랜지스터(M6)에 의한 상기 패스 트랜지스터(PT)의 출력 전류 및 출력 전압은 제1출력 전류 및 제1출력 전압으로 정의될 수 있다.In addition, the output current and the output voltage of the pass transistor PT by the third transistor M3 and the sixth transistor M6 may be defined as a first output current and a first output voltage.

한편, 상기 제1시간이 지나고 상기 제2시간이 되면 제1스위치(SW1)는 턴오프되고, 제2스위치(SW2)만이 일정 시간동안 턴온 상태를 유지한다. 따라서, 이때에는 제4트랜지스터(M4), 제5트랜지스터(M5) 및 제6트랜지터만이 동작한다. 즉, 도 3a에서 도면 부호 100b로 지정된 영역만이 동작한다.Meanwhile, when the first time passes and the second time passes, the first switch SW1 is turned off, and only the second switch SW2 remains turned on for a predetermined time. Therefore, at this time, only the fourth transistor M4, the fifth transistor M5, and the sixth transistor operate. That is, only the region designated by reference numeral 100b in FIG. 3A operates.

먼저, 상기 제4트랜지스터(M4)만이 상기 패스 트랜지스터(PT)에 전류 미러 형태로 결합되어 있고, 또한 상기 패스 트랜지스터(PT)의 사이즈에 비해 상대적으로 작게 형성되어 있으므로, 상기 패스 트랜지스터(PT)가 출력하는 출력 전류에 비례하는 감소된 전류를 출력한다. First, since only the fourth transistor M4 is coupled to the pass transistor PT in the form of a current mirror and is formed relatively smaller than the size of the pass transistor PT, the pass transistor PT is formed. Output a reduced current proportional to the output current output.

일례로, 제4트랜지스터(M4)가 패스 트랜지스터(PT)의 출력 전류에 비하여 1/100로 감소된 전류를 출력한다.For example, the fourth transistor M4 outputs a current reduced to 1/100 of the output current of the pass transistor PT.

더불어, 상술한 바와 같이 제2스위치(SW2)가 턴온된 상태이므로 제3저항(R3)에 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제5트랜지스터(M5)의 문턱 전압보다 높은 값을 의미한다.In addition, as described above, since the second switch SW2 is turned on, a voltage having a predetermined level is applied to the third resistor R3. Here, the voltage of the predetermined level means a value higher than the threshold voltage of the fifth transistor M5.

상기 제3저항(R3)에 인가된 전압에 의해 상기 제5트랜지스터(M5)의 소스 게이트간 전압이 문턱 전압 이상이 되므로, 상기 제5트랜지스터(M5)는 턴온된다.Since the voltage between the source gates of the fifth transistor M5 becomes equal to or greater than the threshold voltage by the voltage applied to the third resistor R3, the fifth transistor M5 is turned on.

따라서, 상기 제4저항(R4)은 상기 전원 입력 단자(VIN)와 접지 단자의 사이에 연결된 상태가 되고, 이에 따라 상기 제4저항(R4)에도 일정 레벨의 전압이 인가된다. 여기서, 상기 일정 레벨의 전압은 상기 제6트랜지스터(M6)의 문턱 전압보다 높은 값을 의미한다.Accordingly, the fourth resistor R4 is connected between the power input terminal VIN and the ground terminal, and accordingly, a voltage having a predetermined level is applied to the fourth resistor R4. Here, the voltage of the predetermined level means a value higher than the threshold voltage of the sixth transistor M6.

상기 제4저항(R4)에 문턱 전압 이상의 전압이 인가되므로, 상기 제6트랜지스터(M6)는 턴온된다.Since a voltage equal to or greater than a threshold voltage is applied to the fourth resistor R4, the sixth transistor M6 is turned on.

이와 같이 제6트랜지스터(M6)가 턴온되면 상기 전원 입력 단자(VIN)로부터의 전압이 그대로 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 실질적으로, 상기 전원 입력 단자(VIN)의 전압으로부터 상기 제6트랜지스터(M6)의 소스 전극과 드레인 전극 사이의 전압을 차감한 전압이 상기 패스 트랜지스터(PT)의 게이트 전극에 인가된다. 따라서, 상기 제2시간 동안 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 제한된다. As described above, when the sixth transistor M6 is turned on, the voltage from the power input terminal VIN is applied to the gate electrode of the pass transistor PT as it is. Substantially, a voltage obtained by subtracting the voltage between the source electrode and the drain electrode of the sixth transistor M6 from the voltage of the power input terminal VIN is applied to the gate electrode of the pass transistor PT. Therefore, the output current and the output voltage through the pass transistor PT are limited during the second time.

여기서, 상기 패스 트랜지스터(PT)를 통한 출력 전류 및 출력 전압은 제2출력 전류 및 제2출력 전압으로 정의될 수 있으며, 이러한 제2출력 전류 및 제2출력 전압은 상술한 제1출력 전류 및 제2출력 전압보다 상대적으로 큰 값을 갖는다.Here, the output current and the output voltage through the pass transistor PT may be defined as a second output current and a second output voltage, and the second output current and the second output voltage are the first output current and the first output voltage. It has a value larger than 2 output voltages.

도 4a 및 도 4b는 본 발명의 일 실시예에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로에서 전류 차단 상태를 도시한 그래프이다.4A and 4B are graphs illustrating a current blocking state in an inrush current protection circuit of a low voltage drop regulator according to an embodiment of the present invention.

도 4a는 일례로 패스 트랜지스터(PT)의 출력 전류(IOUT)가 대략 500mA 미만인 경우 돌입 전류가 차단되는 상태를 도시한 것이다. 즉, 저전압 강하 레귤레이터(10)가 동작하기 시작하면, 패스 트랜지스터(PT)의 출력 전류는 제1시간동안 일정 레벨로 억제된 이후 정상 레벨로 출력된다. 이때, 패스 트랜지스터(PT)를 통한 출력 전압(VOUT)은 출력 전류가 상대적으로 작기 때문에 일정 레벨까지 시간에 따라 점차 증가하는 형태를 갖게 된다. 즉, 저전압 강하 레귤레이터의 출력 단자에 연결된 캐패시터(Co)가 서서히 충전되기 때문에 출력 전압(VOUT)이 서서히 증가하는 형태를 갖는다. 즉, 출력 전류(예를 들면, 500mA 이하) 대비 돌입 전류(Inrush current)가 크기 때문에 출력 전류를 제외한 나머지 전류가 모두 캐패시터(Co)로 충전됨으로써, 출력 전압(VOUT)은 선형(linear) 특성을 갖는다.4A illustrates a state in which the inrush current is cut off when the output current IOUT of the pass transistor PT is less than about 500 mA. That is, when the low voltage drop regulator 10 starts to operate, the output current of the pass transistor PT is suppressed to a certain level for the first time and then output to the normal level. At this time, the output voltage VOUT through the pass transistor PT has a form that gradually increases with time until a predetermined level because the output current is relatively small. That is, since the capacitor Co connected to the output terminal of the low voltage drop regulator is gradually charged, the output voltage VOUT gradually increases. That is, since the inrush current is larger than the output current (for example, 500 mA or less), all the currents except the output current are charged by the capacitor Co, so that the output voltage VOUT has a linear characteristic. Have

더불어, 제2시간동안 제1스위치(SW1)는 턴오프되고, 제2스위치(SW2)만 턴온되지만, 패스 트랜지스터(PT)의 출력 전류(IOUT) 및 출력 전압(VOUT)은 정상 출력 전류 및 정상 출력 전압으로만 제한된다. 즉, 도 4b에서와 같이 출력 전류(IOUT) 및 출력 전압(VOUT)이 2단계로 제어되지 않는다. 다시 설명하면, 출력 전류(예를 들어 대략 500mA 이하 또는 이상)에 관계없이, 제1스위치(SW1) 및 제2스위치(SW2)가 모두 동작하지만, 기준 전류 500mA를 중심으로 그 이하이거나 또는 초과할 경우에 따라 출력 전압이 도 4a에서와 같이 1단계로 나타나거나 또는 도 4b에서와 같이 1,2단계로 나타나게 된다. 이는 아래에서 다시 설명한다.In addition, while the first switch SW1 is turned off and the second switch SW2 is turned on for the second time, the output current IOUT and the output voltage VOUT of the pass transistor PT are normal output current and normal. Limited to output voltage only. That is, as shown in FIG. 4B, the output current IOUT and the output voltage VOUT are not controlled in two stages. In other words, regardless of the output current (for example, approximately 500 mA or less or more), both the first switch SW1 and the second switch SW2 operate, but below or exceed the reference current 500 mA. In some cases, the output voltage may be displayed in one step as shown in FIG. 4A or in one or two steps as shown in FIG. 4B. This is described again below.

이러한 동작은 패스 트랜지스터(PT)의 사이즈 대비 제1트랜지스터(M1) 및 제4트랜지스터(M4)의 사이즈를 적절히 조절함으로써 가능하다. 이러한 동작 제어는 본원 발명을 읽어 본 당업자라면 충분히 구현 가능한 것이므로, 이에 대한 자세한 설명은 생략한다.This operation can be performed by appropriately adjusting the sizes of the first transistor M1 and the fourth transistor M4 relative to the size of the pass transistor PT. Since such operation control is sufficiently implemented by those skilled in the art after reading the present invention, a detailed description thereof will be omitted.

한편, 도 4b는 일례로 패스 트랜지스터(PT)의 출력 전류(IOUT)가 대략 500mA를 초과하는 경우 돌입 전류가 차단되는 상태를 도시한 것이다. 즉, 저전압 강하 레귤레이터(10)가 동작하기 시작하면, 패스 트랜지스터(PT)의 출력 전류(IOUT)는 제1시간 동안 제1레벨로 억제된 이후, 다시 제2시간동안 상대적으로 더 높은 제2레벨로 억제되며, 이후 정상 레벨로 출력된다. 여기서, 제1레벨의 출력 전류와 제2레벨의 출력 전류는 대략 계단 형태로 제한된다. 물론, 제1,2시간 경과후 상기 제2레벨의 출력 전류는 일정하게 유지된다. 이때 패스 트랜지스터(PT)를 통한 출력 전압(VOUT) 역시 제1시간동안 제1레벨까지 증가하고, 제2시간동안 제2레벨까지 증가한다. 즉, 제1레벨의 출력 전압과 제2레벨의 출력 전압 역시 대략 계단 형태로 증가한다. 다르게 설명하면, 즉, 저전압 강하 레귤레이터의 출력 단자에 연결된 캐패시터(Co)가 빠르게 충전되기 때문에, 출력 전압(VOUT)이 계단 형태로 증가하는 형태를 갖는다.4B illustrates a state in which the inrush current is blocked when the output current IOUT of the pass transistor PT exceeds approximately 500 mA. That is, when the low voltage drop regulator 10 starts to operate, the output current IOUT of the pass transistor PT is suppressed to the first level for the first time, and then again for the second time, which is relatively higher for the second time. Is suppressed and then output to normal level. Here, the output current of the first level and the output current of the second level are limited in a substantially stepped form. Of course, the output current of the second level is kept constant after the first and second hours have elapsed. At this time, the output voltage VOUT through the pass transistor PT also increases to the first level during the first time and to the second level during the second time. That is, the output voltage of the first level and the output voltage of the second level also increase approximately in the form of steps. In other words, since the capacitor Co connected to the output terminal of the low voltage drop regulator is rapidly charged, the output voltage VOUT increases in a stepped manner.

다시 설명하면, 본 발명에 따른 돌입 전류 보호회로(100)는 1단계 및 2단계에 걸쳐서 돌입 전류를 제한하도록 설계된다. 1단계는 일례로 돌입 전류를 500mA 이하로 제한을 하며, 2단계에서는 일례로 돌입 전류를 1A 이하로 제한을 하게 설계된다. 만약 정상 상태의 출력 전류가 500mA를 초과할 경우, 1단계에서는 돌입 전류가 캐패시터(Co)에 일정 전류를 충전 후 출력 전류로 모두 빠지기 때문에 캐패시터(Co)에 더 이상 충전되는 전류가 없고, 따라서 출력 전압이 일정 전압 이상 올라 갈 수 없다.In other words, the inrush current protection circuit 100 according to the present invention is designed to limit the inrush current in one and two stages. In the first stage, for example, the inrush current is limited to 500 mA or less, and in the second stage, the inrush current is limited to 1A or less. If the output current in steady state exceeds 500 mA, inrush current is no longer charged to the capacitor Co because the inrush current is discharged to the output current after charging the constant current to the capacitor Co in the first step, and thus the output The voltage cannot rise above a certain voltage.

이어서, 제1스위치(SW1)가 턴 오프되면, 1단계가 해제되어 패스 트랜지스터(PT)는 500mA를 초과하여 흘릴 수 있게 된다. 출력으로 500mA를 초과하는 전류를 흘려 주고 나머지 전류가 캐패시터(Co)에 충전을 하게 됨으로써, 출력 전압이 계단 형태로 나타나게 된다.Subsequently, when the first switch SW1 is turned off, the first stage is released to allow the pass transistor PT to flow in excess of 500 mA. As the current exceeds 500mA and the remaining current is charged to the capacitor Co, the output voltage appears as a step.

이상에서 설명한 것은 본 발명에 따른 저전압 강하 레귤레이터의 돌입 전류 보호회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for implementing the inrush current protection circuit of the low voltage drop regulator according to the present invention, and the present invention is not limited to the above embodiment, as claimed in the following claims. Without departing from the gist of the present invention, anyone of ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

100; 본 발명의 일 실시예에 따른 돌입 전류 보호회로
PT: 패스 트랜지스터 M1; 제1트랜지스터
M2; 제2트랜지스터 M3; 제3트랜지스터
M4; 제4트랜지스터 M5; 제5트랜지스터
M6; 제6트랜지스터 R1; 제1저항
R2; 제2저항 R3; 제3저항
R4; 제4저항 SW1; 제1스위치
SW2; 제2스위치100; Inrush current protection circuit according to an embodiment of the present invention
PT: pass transistor M1; First transistor
M2; Second transistor M3; 3rd transistor
M4; A fourth transistor M5; 5th transistor
M6; A sixth transistor R1; First resistance
R2 is; Second resistor R3; Third resistance
R4; Fourth resistor SW1; The first switch
SW2; The second switch

Claims (12)

차동 증폭기의 출력 단자와 패스 트랜지스터의 게이트 단자 사이에 설치된 저전압 강하 레귤레이터의 돌입 전류 보호회로에 있어서,
전원 입력 단자와 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제1트랜지스터;
상기 제1트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제1시간동안 턴온되는 제1스위치;
상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제1트랜지스터 및 제1스위치의 턴온시 함께 턴온되는 제2트랜지스터; 및,
상기 전원 입력 단자와 상기 제1트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제2트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1출력 전류 및 제2출력 전압으로 제한하는 제3트랜지스터를 포함함을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.In the inrush current protection circuit of the low voltage drop regulator provided between the output terminal of the differential amplifier and the gate terminal of the pass transistor,
A first transistor electrically connected between a power input terminal and the pass transistor to output a current proportional to a current output through the pass transistor;
A first switch electrically connected between the first transistor and a ground terminal, the first switch being turned on for a first time during the initial driving of the low voltage drop regulator;
A second transistor electrically connected between the power input terminal and the ground terminal, the second transistor being turned on together when the first transistor and the first switch are turned on; And
Electrically connected between the power input terminal and the first transistor and the pass transistor, and are turned on together when the second transistor is turned on to convert the output current and the output voltage of the pass transistor into a first output current and a second output voltage. Inrush current protection circuit of a low voltage drop regulator, characterized in that it comprises a limiting third transistor. 제 1 항에 있어서,
상기 전원 입력 단자와 상기 제1트랜지스터 및 상기 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 패스 트랜지스터를 통하여 출력되는 전류에 비례하는 전류를 출력하는 제4트랜지스터;
상기 제4트랜지스터와 접지 단자 사이에 전기적으로 연결되어, 상기 저전압 강하 레귤레이터의 초기 구동시 제2시간동안만 턴온되어 있는 제2스위치;
상기 전원 입력 단자와 접지 단자 사이에 전기적으로 연결되어, 상기 제4트랜지스터 및 제2스위치의 턴온시 함께 턴온되는 제5트랜지스터; 및,
상기 전원 입력 단자와 상기 제1,4트랜지스터 및 패스 트랜지스터의 사이에 전기적으로 연결되어, 상기 제4트랜지스터의 턴온시 함께 턴온되어 상기 패스 트랜지스터의 출력 전류 및 출력 전압을 제1,2출력 전류 및 제1,2출력 전압으로 제한하는 제6트랜지스터를 더 포함함을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.The method of claim 1,
A fourth transistor electrically connected between the power input terminal, the first transistor, and the pass transistor to output a current proportional to a current output through the pass transistor;
A second switch electrically connected between the fourth transistor and the ground terminal, the second switch being turned on only for a second time during the initial driving of the low voltage drop regulator;
A fifth transistor electrically connected between the power input terminal and a ground terminal to be turned on together when the fourth transistor and the second switch are turned on; And
Electrically connected between the power supply input terminal and the first and fourth transistors and a pass transistor, and are turned on together when the fourth transistor is turned on to output the first and second output currents and the output voltage of the pass transistor. An inrush current protection circuit of a low voltage drop regulator, characterized in that it further comprises a sixth transistor limiting to 1,2 output voltages. 제 2 항에 있어서,
상기 제1,4트랜지스터는 각각 상기 패스 트랜지스터가 갖는 출력 전류의 1/1000 내지 1/10의 전류를 출력함을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The first and fourth transistors each output a current of 1/1000 to 1/10 of the output current of the pass transistor, characterized in that the inrush current protection circuit of the low voltage drop regulator. 제 2 항에 있어서,
상기 저전압 강하 레귤레이터의 초기 구동후,
상기 제1스위치는 100 내지 300 ㎲동안 턴온된 후 턴오프되고,
상기 제2스위치는 200 내지 600 ㎲동안 턴온된 후 턴오프됨을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
After the initial driving of the low voltage drop regulator,
The first switch is turned off after being turned on for 100 to 300 ,,
And the second switch is turned on after being turned on for 200 to 600 mA and then turned off. 제 2 항에 있어서,
상기 제1출력 전류는 상기 제2출력 전류보다 작은 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The first output current is less than the second output current inrush current protection circuit, characterized in that less than. 제 2 항에 있어서,
상기 제1출력 전압은 상기 제2출력 전압보다 작은 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The first output voltage is less than the second output voltage inrush current protection circuit, characterized in that the low voltage drop regulator. 제 2 항에 있어서,
상기 제1출력 전압은 시간에 따라 점차 증가하는 형태인 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The inrush current protection circuit of the low voltage drop regulator, characterized in that the first output voltage is gradually increasing in the form of time. 제 2 항에 있어서,
상기 제1출력 전압 및 상기 제2출력 전압은 시간에 따라 계단 형태로 증가하는 형태인 것을 특징을 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The first output voltage and the second output voltage of the inrush current protection circuit of the low voltage drop regulator, characterized in that the form of increasing in step with time. 제 2 항에 있어서,
상기 제1스위치와 접지 단자의 사이에는 제1저항이 더 전기적으로 연결되고,
상기 전원 입력 단자와 상기 제2트랜지스터의 사이에는 제2저항이 더 전기적으로 연결된 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
A first resistor is more electrically connected between the first switch and the ground terminal,
Inrush current protection circuit of the low voltage drop regulator, characterized in that the second resistor is more electrically connected between the power input terminal and the second transistor. 제 2 항에 있어서,
상기 제2스위치와 접지 단자의 사이에는 제3저항이 더 전기적으로 연결되고,
상기 전원 입력 단자와 상기 제5트랜지스터의 사이에는 제4저항이 더 전기적으로 연결된 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
A third resistor is more electrically connected between the second switch and the ground terminal,
Inrush current protection circuit of the low voltage drop regulator, characterized in that the fourth resistor is more electrically connected between the power input terminal and the fifth transistor. 제 2 항에 있어서,
상기 패스 트랜지스터, 제1트랜지스터, 제3트랜지스터, 제4트랜지스터 및 제6트랜지스터는 P채널형 MOSFET이고,
상기 제2트랜지스터 및 제5트랜지스터는 N채널형 MOSFET인 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The pass transistor, the first transistor, the third transistor, the fourth transistor, and the sixth transistor are p-channel MOSFETs,
The second transistor and the fifth transistor is an N-channel MOSFET, inrush current protection circuit of the low voltage drop regulator, characterized in that. 제 2 항에 있어서,
상기 제1트랜지스터 및 상기 제4트랜지스터의 각 사이즈는 상기 패스 트랜지스터에 비하여 1/1000 내지 1/10 사이즈인 것을 특징으로 하는 저전압 강하 레귤레이터의 돌입 전류 보호회로.3. The method of claim 2,
The size of each of the first transistor and the fourth transistor is inrush current protection circuit of the low voltage drop regulator, characterized in that the size of 1/1000 to 1/10 than the pass transistor.
KR1020110141751A 2011-12-23 2011-12-23 Inrush current protecting circuit of low drop output regulator KR101347538B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110141751A KR101347538B1 (en) 2011-12-23 2011-12-23 Inrush current protecting circuit of low drop output regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110141751A KR101347538B1 (en) 2011-12-23 2011-12-23 Inrush current protecting circuit of low drop output regulator

Publications (2)

Publication Number Publication Date
KR20130073744A true KR20130073744A (en) 2013-07-03
KR101347538B1 KR101347538B1 (en) 2014-01-06

Family

ID=48988121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110141751A KR101347538B1 (en) 2011-12-23 2011-12-23 Inrush current protecting circuit of low drop output regulator

Country Status (1)

Country Link
KR (1) KR101347538B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011706A (en) 2019-07-23 2021-02-02 매그나칩 반도체 유한회사 Low voltage Drop Output Regulator

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102467461B1 (en) 2018-05-15 2022-11-17 에스케이하이닉스 주식회사 Internal voltage generation circuit and memory device having the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271251A (en) 2002-03-19 2003-09-26 Ricoh Co Ltd Voltage regulator
JP2005208968A (en) 2004-01-23 2005-08-04 Sony Corp Starting circuit and power supply regulator
JP2008026947A (en) * 2006-07-18 2008-02-07 Seiko Instruments Inc Voltage regulator
JP2010282432A (en) 2009-06-04 2010-12-16 Toshiba Corp Regulator circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011706A (en) 2019-07-23 2021-02-02 매그나칩 반도체 유한회사 Low voltage Drop Output Regulator
US11480984B2 (en) 2019-07-23 2022-10-25 Magnachip Semiconductor, Ltd. Low dropout voltage regulator and driving method of low dropout voltage regulator

Also Published As

Publication number Publication date
KR101347538B1 (en) 2014-01-06

Similar Documents

Publication Publication Date Title
US11309721B2 (en) Battery charger with segmented power path switch
US9052728B2 (en) Start-up circuit and method thereof
US8575906B2 (en) Constant voltage regulator
EP2846213B1 (en) Method and apparatus for limiting startup inrush current for low dropout regulator
US8242747B2 (en) Charging control circuit capable of constant current charging
US8242760B2 (en) Constant-voltage circuit device
KR101357969B1 (en) Current limit control with current limit detector
JP5911502B2 (en) Battery power path management apparatus and method
KR100967028B1 (en) Regulator with soft start using current source
US8148960B2 (en) Voltage regulator circuit
US20110274295A1 (en) Negative-voltage charge pump circuit
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
EP2408095A2 (en) Circuits and methods for controlling a DC/DC converter
US20120153924A1 (en) Voltage Regulator Soft-Start Circuit
US11239680B2 (en) Battery charger
CN104767378A (en) Power source circuit
JP2015204705A (en) Charge control circuit and method, and charging device
US20160187900A1 (en) Voltage regulator circuit and method for limiting inrush current
KR102096171B1 (en) Soft start apparatus and method for dc-dc converter
KR101347538B1 (en) Inrush current protecting circuit of low drop output regulator
CN108459644B (en) Low-dropout voltage regulator and method of operating the same
US9312690B2 (en) Protective circuit
KR20080000542A (en) Switching regulator
KR20100083871A (en) Over current protection circuit in low drop output regulator
WO2015019627A1 (en) Overcurrent protector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 7