KR20130066164A - Manufacturing method of semiconductor light emitting device and semiconductor light emitting device using the same method - Google Patents
Manufacturing method of semiconductor light emitting device and semiconductor light emitting device using the same method Download PDFInfo
- Publication number
- KR20130066164A KR20130066164A KR1020110132878A KR20110132878A KR20130066164A KR 20130066164 A KR20130066164 A KR 20130066164A KR 1020110132878 A KR1020110132878 A KR 1020110132878A KR 20110132878 A KR20110132878 A KR 20110132878A KR 20130066164 A KR20130066164 A KR 20130066164A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- light emitting
- emitting device
- forming
- current blocking
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 title claims description 57
- 230000000903 blocking effect Effects 0.000 claims abstract description 44
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000003892 spreading Methods 0.000 claims abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 239000002243 precursor Substances 0.000 claims description 13
- 239000012686 silicon precursor Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 8
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- GIRKRMUMWJFNRI-UHFFFAOYSA-N tris(dimethylamino)silicon Chemical compound CN(C)[Si](N(C)C)N(C)C GIRKRMUMWJFNRI-UHFFFAOYSA-N 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 110
- 239000010408 film Substances 0.000 description 55
- 239000007789 gas Substances 0.000 description 16
- 229910002601 GaN Inorganic materials 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 7
- 239000000872 buffer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010926 purge Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/032—Manufacture or treatment of electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/83—Electrodes
- H10H20/831—Electrodes characterised by their shape
- H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 반도체 발광소자 제조방법 및 이를 이용하여 제조된 반도체 발광소자에 관한 것으로, 본 발명의 일 측면은, 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물 상에 절연막을 원자층 증착법에 의하여 형성하는 단계; 상기 절연막을 마스크를 이용하여 식각하여 전류 차단층을 형성하는 단계; 상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 전류 확산층을 형성하는 단계; 및 상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.The present invention relates to a semiconductor light emitting device manufacturing method and a semiconductor light emitting device manufactured using the same, an aspect of the present invention, the light emitting comprising a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer on a substrate Forming a structure; Forming an insulating film on the light emitting structure by atomic layer deposition; Etching the insulating layer using a mask to form a current blocking layer; Forming a current spreading layer on the current blocking layer and the exposed second conductive semiconductor layer; And forming an electrode on the current spreading layer in a region perpendicular to the current blocking layer.
Description
본 발명은 반도체 발광소자 제조방법 및 이를 이용하여 제조된 반도체 발광소자에 관한 것이다.
The present invention relates to a semiconductor light emitting device manufacturing method and a semiconductor light emitting device manufactured using the same.
반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
A semiconductor light emitting device is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at junctions of p and n type semiconductors when a current is applied. Such semiconductor light emitting devices have a number of advantages, such as long lifespan, low power supply, excellent initial driving characteristics, high vibration resistance, etc., compared to filament based light emitting devices. In particular, in recent years, group III nitride semiconductors capable of emitting light in a blue series short wavelength region have been in the spotlight.
이러한 III족 질화물 반도체를 이용한 발광소자의 상품가치를 증가시키기 위하여 발광소자의 제조공정 중에서 원활한 전류주입을 위한 오믹콘택(ohmic contact) 형성기술이 무엇보다도 중요 시 되고 있다. In order to increase the merchandise value of the light emitting device using the group III nitride semiconductor, ohmic contact forming technology for smooth current injection has become important in the manufacturing process of the light emitting device.
그런데 발광소자 제조 시 전류 차단층을 화학기상증착(CVD)방식으로 증착할 경우에 발광소자에 플라즈마 데미지(damage)가 발생하게 되어, p-GaN/금속 접촉 사이에 존재하는 쇼트키 장벽(shottky barrier)이 더 높아지게 되고, 따라서 발광소자의 동작 전압(Vf)이 증가하고 전류 효율이 저하되는 등 발광소자의 특성에 문제가 발생한다.
However, when the current blocking layer is deposited by chemical vapor deposition (CVD) in the manufacturing of the light emitting device, plasma damage occurs in the light emitting device, and a schottky barrier exists between p-GaN / metal contacts. ) Becomes higher, which causes problems in the characteristics of the light emitting device, such as an increase in the operating voltage Vf of the light emitting device and a decrease in current efficiency.
따라서 발광소자 제조 시 전류 차단층을 플라즈마 데미지 없이 형성하는 방법이 요구되고 있다.
Therefore, there is a demand for a method of forming a current blocking layer without plasma damage in manufacturing a light emitting device.
본 발명의 일 측면은,According to an aspect of the present invention,
기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물 상에 절연막을 원자층 증착법에 의하여 형성하는 단계; 상기 절연막을 마스크를 이용하여 식각하여 전류 차단층을 형성하는 단계; 상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 전류 확산층을 형성하는 단계; 및 상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate; Forming an insulating film on the light emitting structure by atomic layer deposition; Etching the insulating layer using a mask to form a current blocking layer; Forming a current spreading layer on the current blocking layer and the exposed second conductive semiconductor layer; And forming an electrode on the current spreading layer in a region perpendicular to the current blocking layer.
본 발명의 일 실시예에서, 상기 식각은 습식 식각일 수 있다.In one embodiment of the present invention, the etching may be a wet etching.
본 발명의 일 실시예에서, 상기 절연막은 SiO2, Al2O3, Si3N4, SiON 중 어느 하나 이상의 막으로 이루어질 수 있다.In one embodiment of the present invention, the insulating film may be made of any one or more of SiO 2 , Al 2 O 3 , Si 3 N 4 , SiON.
본 발명의 일 실시예에서, 상기 원자층 증착법은 실리콘 전구체와 산소 전구체를 이용하고, 상기 실리콘 전구체와 상기 산소 전구체를 이용한 상기 원자층 증착법에 의하여 상기 절연막으로 실리콘 산화막을 형성할 수 있다.In an embodiment of the present invention, the atomic layer deposition method may use a silicon precursor and an oxygen precursor, and may form a silicon oxide film as the insulating layer by the atomic layer deposition method using the silicon precursor and the oxygen precursor.
본 발명의 일 실시예에서, 상기 실리콘 전구체는 Si(NCO)4, SiCl4, 3DMAS (Tris[dimethylamino]Silane, SiH[N(CH3)2]3 )중 어느 하나 이상일 수 있다.In one embodiment of the present invention, the silicon precursor may be any one or more of Si (NCO) 4 , SiCl 4 , 3DMAS (Tris [dimethylamino] Silane, SiH [N (CH 3 ) 2 ] 3 ).
본 발명의 일 실시예에서, 상기 산소 전구체는 O2, O3, H2O, N2O 중 어느 하나 이상일 수 있다.In one embodiment of the present invention, the oxygen precursor may be any one or more of O 2 , O 3 , H 2 O, N 2 O.
본 발명의 일 실시예에서, 상기 원자층 증착법은 300°C 이하의 온도에서 이루어질 수 있다.In one embodiment of the present invention, the atomic layer deposition method may be performed at a temperature of less than 300 ° C.
본 발명의 일 실시예에서, 상기 제1 도전형 반도체층의 일부 상면이 노출되도록 상기 전류 확산층, 제2 도전형 반도체층, 활성층의 소정영역을 식각하는 단계; 및 상기 노출된 제1 도전형 반도체층 상에 전극을 형성하는 단계를 더 포함할 수 있다.Etching a predetermined region of the current diffusion layer, the second conductivity type semiconductor layer, and the active layer to expose a portion of an upper surface of the first conductivity type semiconductor layer; And forming an electrode on the exposed first conductive semiconductor layer.
본 발명의 일 실시예에서, 상기 제1 도전형 반도체층은 n-GaN으로 이루어지고, 상기 제2 도전형 반도체는 p-GaN으로 이루어질 수 있다.
In one embodiment of the present invention, the first conductivity type semiconductor layer may be made of n-GaN, the second conductivity type semiconductor may be made of p-GaN.
본 발명의 다른 측면은,Another aspect of the invention,
기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물 상에 SOG막을 형성하는 단계; 상기 SOG막을 마스크를 이용하여 식각하여 전류 차단층을 형성하는 단계; 상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 전류 확산층을 형성하는 단계; 및 상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.
Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate; Forming an SOG film on the light emitting structure; Etching the SOG film using a mask to form a current blocking layer; Forming a current spreading layer on the current blocking layer and the exposed second conductive semiconductor layer; And forming an electrode on the current spreading layer in a region perpendicular to the current blocking layer.
본 발명의 일 실시예에서, 상기 SOG막은 폴리실록산(polysiloxane), 폴리이미드(polyimide) 중 어느 하나를 도포하여 형성할 수 있다.In one embodiment of the present invention, the SOG film may be formed by applying any one of polysiloxane, polyimide.
본 발명의 일 실시예에서, 상기 식각은 습식 식각일 수 있다.In one embodiment of the present invention, the etching may be a wet etching.
본 발명의 일 실시예에서, 상기 제1 도전형 반도체층의 일부 상면이 노출되도록 상기 전류 확산층, 제2 도전형 반도체층, 활성층의 소정영역을 식각하는 단계; 및 상기 노출된 제1 도전형 반도체층 상에 전극을 형성하는 단계를 더 포함할 수 있다.Etching a predetermined region of the current diffusion layer, the second conductivity type semiconductor layer, and the active layer to expose a portion of an upper surface of the first conductivity type semiconductor layer; And forming an electrode on the exposed first conductive semiconductor layer.
본 발명의 일 실시예에서, 상기 제1 도전형 반도체층은 n-GaN으로 이루어지고, 상기 제2 도전형 반도체는 p-GaN으로 이루어질 수 있다.
In one embodiment of the present invention, the first conductivity type semiconductor layer may be made of n-GaN, the second conductivity type semiconductor may be made of p-GaN.
본 발명의 또 다른 측면은,According to another aspect of the present invention,
기판 상에 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층으로 이루어진 발광구조물; 상기 발광구조물의 소정영역 상에 형성된 전류 차단층; 상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 형성된 전류 확산층; 및 상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 형성된 전극을 포함하는 반도체 발광소자를 제공한다.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially stacked on a substrate; A current blocking layer formed on a predetermined region of the light emitting structure; A current diffusion layer formed on the current blocking layer and the second conductive semiconductor layer exposed; And an electrode formed on the current spreading layer in a region perpendicular to the current blocking layer.
본 발명의 일 실시예에서, 상기 전류 차단층은 원자층 증착법에 의하여 형성될 수 있다.In one embodiment of the present invention, the current blocking layer may be formed by atomic layer deposition.
본 발명의 일 실시예에서, 상기 전류 차단층은 SOG막으로 이루어질 수 있다.In one embodiment of the present invention, the current blocking layer may be made of an SOG film.
본 발명의 일 실시예에서, 제1 및 제2 도전형 반도체층은 각각 제1 및 제2 도전형 불순물로 도핑된 GaN으로 이루어질 수 있다.
In one embodiment of the present invention, the first and second conductivity-type semiconductor layers may be made of GaN doped with first and second conductivity-type impurities, respectively.
전류 차단층을 제조하는 과정에서 반도체층에 대한 플라즈마 데미지를 최소화하여 발광소자의 효율을 향상시킬 수 있다. 또한 발광소자의 동작 전압(Vf)의 증가를 방지할 수 있다.
In the process of manufacturing the current blocking layer, plasma damage to the semiconductor layer may be minimized, thereby improving efficiency of the light emitting device. In addition, it is possible to prevent an increase in the operating voltage Vf of the light emitting device.
도 1 내지 도 9은 본 발명의 일 실시형태에 따른 발광소자 제조방법을 설명하기 위한 공정 별 단면도이다.
도 10는 본 발명의 일 실시형태에 따른 절연막을 실리콘 산화막으로 형성하는 순서를 나타낸 순서도이다.
도 11은 본 발명의 다른 실시형태에 따른 절연막을 실리콘 산화막으로 형성하는 순서를 나타낸 순서도이다.1 to 9 are cross-sectional views of processes for describing a method of manufacturing a light emitting device according to an embodiment of the present invention.
10 is a flowchart showing a procedure of forming an insulating film according to an embodiment of the present invention with a silicon oxide film.
11 is a flowchart showing a procedure of forming an insulating film according to another embodiment of the present invention with a silicon oxide film.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings may be exaggerated for clarity of description, and the elements denoted by the same reference numerals in the drawings are the same elements.
도 1 내지 도 9는 본 발명의 일 실시형태에 따른 발광소자 제조방법을 설명하기 위한 공정 별 단면도 또는 평면도이다. 1 to 9 are cross-sectional views or plan views for each process for explaining a method of manufacturing a light emitting device according to an embodiment of the present invention.
우선, 도 1을 참조하면, 반도체 성장용 기판(10) 상에 버퍼층(20)을 형성한다. 반도체 성장용 기판(10)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
First, referring to FIG. 1, a
상기 반도체 성장용 기판(10) 상에 형성되는 버퍼층(20)은, 이후 상기 반도체 성장용 기판(10) 상에 성장되는 발광구조물의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 예를 들면, 반도체 성장용 기판으로 이용되는 사파이어 기판과, 그 상면에 적층되는 GaN으로 이루어진 반도체층과의 격자상수 차이를 완화하여, GaN층의 결정성을 증대시킬 수 있다. 이때 버퍼층(20)은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장할 수 있다. 이 경우, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 반도체층에 본래 존재하던 수준의 불순물 농도, 예컨대, 질화갈륨 반도체를 MOCVD를 이용하여 성장시킬 경우, 도펀트로 사용되는 Si 등이 의도하지 않더라도 약 1014~ 1018/㎤인 수준으로 포함될 수 있다.
The
다음으로, 도 2를 참조하면, 상기 버퍼층(20) 상에 제1 도전형 반도체층(32), 활성층(34) 및 제2 도전형 반도체층(36)을 포함하는 발광구조물(30)을 형성할 수 있다. 본 실시 형태에서, 제1 및 제2 도전형 반도체층(32, 36)은 각각 n형 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 도전형은 n형, 제2 도전형은 p형을 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(32, 36)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다. 제1 및 제2 도전형 반도체층(32, 36) 사이에 형성되는 활성층(34)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
Next, referring to FIG. 2, the
다음으로, 도 3에 도시된 바와 같이, 반도체 성장용 기판(10) 상에 적층된 발광구조물(30) 상에 절연막(40)을 원자층 증착법(ALD, atomic layer deposition)에 의하여 형성한다. 상기 절연막(40)은 SiO2, Al2O3, 등의 산화막 또는 Si3N4, SiON 등의 질화막 중 어느 하나 이상의 막으로 이루어질 수 있다.
Next, as shown in FIG. 3, the
여기서 원자층 증착법(ALD)은 각각의 반응 기체들을 반응관에 순차적으로 펄스형태로 공급하여 기판 표면에서 자기제한적인(self-limiting) 표면 반응을 통해 박막을 형성하는 방법이다. 따라서 박막의 두께 및 조성을 정확히 제어할 수 있고 화학기상증착(CVD, chemical vapor deposition) 공정에 비하여 공정의 저온화가 가능하다.The atomic layer deposition method (ALD) is a method of forming a thin film through a self-limiting surface reaction on the surface of the substrate by supplying the respective reaction gases in a pulse form sequentially to the reaction tube. Therefore, the thickness and composition of the thin film can be precisely controlled, and the process can be lowered in temperature compared to the chemical vapor deposition (CVD) process.
이러한 원자층 증착법(ALD)은 기상 상태에서 반응 가능한 소스가스를 이용하여 원하는 물질을 성장시킬 수 있는 방법으로서, 예를 들면 Si(NCO)4, SiCl4, 3DMAS (Tris[dimethylamino]Silane, SiH[N(CH3)2]3 )등의 실리콘(Si) 전구체와 O2, O3, H2O, N2O 등의 산소 전구체를 반응로에 주입하여 SiO2막을 성장시키거나, TMA (Tri-Methl Aluminum, Al(CH3)3) 소스가스와 H2O 소스가스를 교환적으로 주입하여 Al2O3를 성장시킨다.
The atomic layer deposition method (ALD) is a method for growing a desired material using a source gas that can react in a gaseous state, for example, Si (NCO) 4 , SiCl 4 , 3DMAS (Tris [dimethylamino] Silane, SiH [ Silicon (Si) precursors such as N (CH 3 ) 2 ] 3 ) and oxygen precursors such as O 2 , O 3 , H 2 O, and N 2 O are injected into the reactor to grow a SiO 2 film, or TMA (Tri -Methl Aluminum, Al (CH 3 ) 3 ) Al 2 O 3 is grown by exchanging source gas and H 2 O source gas.
도 10은 본 발명의 일 실시예에 따른 절연막을 실리콘 산화막으로 형성하는 방법을 나타내는 공정 순서도이다.10 is a process flowchart illustrating a method of forming an insulating film according to an embodiment of the present invention into a silicon oxide film.
도 10을 참조하여 본 발명의 일 실시예에 따른 절연막을 실리콘 산화막으로 형성하는 방법에 대하여 설명한다. A method of forming an insulating film according to an embodiment of the present invention with reference to FIG. 10 as a silicon oxide film will be described.
우선, 반응 챔버 내에 반도체 성장용 기판(10) 상에 적층된 발광구조물(30)을 위치시킨다. 이어서, 적정 온도 및 압력을 조절한 후, Si(NCO)4, SiCl4, 3DMAS (Tris[dimethylamino]Silane, SiH[N(CH3)2]3 )등의 실리콘(Si) 전구체를 포함하는 제1 가스를 챔버 내에 공급한다(S100). 그러면, 발광구조물(30)의 상면에 실리콘 전구체가 흡착된다(S110).First, the
이어서, 챔버 내부로 퍼지 가스, 예를 들어, N2, He 또는 Ar 가스를 공급하여, 챔버 내에 잔류하는(또는 미반응) 실리콘 전구체를 제거한다(S120). 그러면 발광구조물(30) 상에 흡착된 실리콘 전구체가 원자층 수준으로 얇게 형성된다.Subsequently, a purge gas, for example, N 2 , He, or Ar gas is supplied into the chamber to remove the silicon precursor remaining in the chamber (or unreacted) (S120). Then, the silicon precursor adsorbed on the
이어서, 챔버 내에 산소 전구체를 포함하는 제2 가스를 공급한다(S130). 산소 전구체를 포함하는 제2 가스는 발광구조물(30)의 상에 흡착된 실리콘 전구체를 산화시키는 역할을 하며, 예를 들어, O2, O3, H2O, N2O 등이 사용될 수 있다. 이에 따라 실리콘 전구체와 산소 전구체가 화학적으로 반응하여 원자층을 형성한다(S140).Next, a second gas including an oxygen precursor is supplied into the chamber (S130). The second gas including the oxygen precursor serves to oxidize the silicon precursor adsorbed on the
이어서, 챔버 내부로 퍼지 가스, 예를 들어 N2, He 또는 Ar 가스를 공급하여 챔버 내에 잔류하는 산소 전구체를 제거한다(S150). 그러면 1 사이클의 실리콘 산화막 형성 공정이 완성되어, 발광구조물(30)의 상에 원자층 수준의 실리콘 산화막이 형성된다.Subsequently, a purge gas, for example, N 2 , He, or Ar gas is supplied into the chamber to remove the oxygen precursor remaining in the chamber (S150). Then, the silicon oxide film forming process of one cycle is completed, and the silicon oxide film at the atomic layer level is formed on the
다음, 원하는 두께의 실리콘 산화막을 형성하기 위해 제1 가스의 도입, 흡착 단계, 제1 가스의 퍼지 단계, 제2 가스의 도입, 흡착 단계 및 제2 가스의 퍼지 단계를 n번 반복적으로 수행함으로써, 원하는 두께를 갖는 실리콘 산화막을 형성한다(S160).Next, by repeatedly performing the introduction of the first gas, the adsorption step, the purge of the first gas, the introduction of the second gas, the adsorption step and the purge of the second gas n times to form a silicon oxide film having a desired thickness, A silicon oxide film having a desired thickness is formed (S160).
이후 상기 공정을 반복 수행함으로써, 적절한 두께의 실리콘 산화막을 형성할 수 있다.Thereafter, the process may be repeated to form a silicon oxide film having an appropriate thickness.
이어서, 실리콘 산화막의 막질을 향상시키기 위하여 적절한 두께로 형성된 실리콘 산화막을 열처리를 할 수 있다(S170). Subsequently, in order to improve the quality of the silicon oxide film, the silicon oxide film formed to an appropriate thickness may be heat treated (S170).
이와 같이 주입되는 소스가스가 독립적으로 이동함으로써 기상상태에서의 반응이 억제되며 단일층을 단위로 하여 성장하기 때문에 기판 전면에 균일하게 증착이 가능하고 성장시키고자 하는 막의 두께를 정밀하게 조절할 수 있는 장점이 있다.As the injected source gas moves independently, the reaction in the gaseous state is suppressed, and since it grows with a single layer, it is possible to deposit uniformly on the entire surface of the substrate and to precisely control the thickness of the film to be grown. There is this.
또한 원자층 증착법(ALD)을 이용하면 낮은 온도영역에서도 성장이 가능하므로, 공정 온도는 300°C 이하로 유지시킬 수 있으며, 온도가 낮을 수록 증착 시간이 길어진다.In addition, by using the atomic layer deposition method (ALD) it is possible to grow in a low temperature region, the process temperature can be maintained below 300 ° C, the lower the temperature, the longer the deposition time.
이와 같이 절연막(40)을 원자층 증착법(ALD)으로 형성하면 비교적 낮은 온도에서 공정이 이루어지고, 공정 시 플라즈마를 사용하지 않으므로 플라즈마에 의하여 발광구조물(30)의 제2 도전형 반도체층(36)이 데미지를 입는 것을 방지할 수 있다.
As such, when the insulating
도 11은 본 발명의 다른 실시예에 따른 절연막을 실리콘 산화막으로 형성하는 방법을 나타내는 공정 순서도이다.11 is a process flowchart showing a method of forming an insulating film according to another embodiment of the present invention with a silicon oxide film.
도 11을 참조하여 본 발명의 다른 실시예에 따른 절연막(40)을 실리콘 산화막으로 형성하는 방법에 대하여 설명한다. A method of forming the insulating
절연막(40)을 SOG(Spin on glass)막을 이용하여 형성한 실리콘 산화막으로 형성할 수 있다. The insulating
반도체 성장용 기판(10)에 적층된 발광구조물(30) 상에 SOG막을 도포(coating)한다(S200). 상기 SOG막을 도포하는 방법으로는 스핀코팅, 증착, 바코팅 등이 있다. SOG막을 도포하기 위한 SOG용액으로 폴리실록산(polysiloxane), 폴리이미드(polyimide) 등의 고굴절 소재를 사용할 수 있다. 그러나 이에 한정되는 것은 아니다.An SOG film is coated on the
다음으로 300~400℃ 온도 범위와 O2 또는 H2O 분위기에서 베이크(Bake)한다(S210). Next bake in a 300 ~ 400 ℃ temperature range and O 2 or H 2 O atmosphere (S210).
이어서 도포된 SOG막을 산화시키기 위하여 경화(Curing)한다(S220). 경화는 산소 소스가 공급되는 분위기에서 수행할 수 있다. 예를 들면, H2O를 공급하는 분위기에서 습식 어닐로 수행할 수 있다. H2O와 같은 산소 소스는 SOG막을 산화시키는 소스가 될 수 있다. 상기 경화는 700~1000℃의 온도 범위에서 수행할 수 있다. 경화에 의하여 SOG 막은 실리콘 산화막으로 형성된다(S230).
Subsequently, curing is performed to oxidize the applied SOG film (S220). Curing may be performed in an atmosphere supplied with an oxygen source. For example, it can be carried out by wet annealing in an atmosphere supplying H 2 O. An oxygen source such as H 2 O may be a source for oxidizing the SOG film. The curing may be carried out in a temperature range of 700 ~ 1000 ℃. By curing, the SOG film is formed of a silicon oxide film (S230).
이와 같이 절연막(40)을 SOG막으로 형성하면 원자층 증착법과 마찬가지로 플라즈마를 사용하지 않으므로 플라즈마에 의하여 제2 도전형 반도체층(36)이 데미지를 입는 것을 방지할 수 있다.
As such, when the insulating
도 4는 상기 절연막(40) 상면 중 일부 영역에 마스크(M)를 형성한 구조를 나타낸다. 상기 마스크(M)는 전류 차단층이 위치할 영역에 형성된다. 상기 마스크(M)는 포토 레지스트(photo-resist) 공정 등을 통해 형성할 수 있으며, 포토 레지스트는 광 조사에 의해서 감광부분이 현상액에 용해하지 않게 되거나(네거티브형) 용해하게 되는(포지티브형) 등의 성질을 가진 것이다. 도 4에 도시된 바와 같이, 상기 포토 레지스트 공정 등을 이용하여 형성된 마스크(M)는, 상기 절연막(40)의 일부 영역 상에 형성되어, 외부로 노출된 절연막(40) 표면을 습식 식각을 이용하여 제거하는 공정에서 마스킹된 절연막(40)이 식각되지 않도록 할 수 있다.
4 illustrates a structure in which a mask M is formed on a portion of an upper surface of the insulating
외부로 노출된 절연막(40)을 식각하는 공정에서 사용되는 식각 용액은 절연막(40)의 종류 및 두께에 따라 달라질 수 있으며, 구체적으로 산(acid) 또는 염기(base) 계열의 화학 약품을 이용하여 습식 식각 할 수 있다. 이때, 상기 절연막(40)은 발광구조물(30) 중 제2 도전형 반도체층(36)의 적어도 일부가 외부로 노출되도록 식각 될 수 있다.
The etching solution used in the process of etching the insulating
도 5는 마스크(M) 형성 영역을 제외한 영역에 형성된 절연막(40)이 식각되어 제2 도전형 반도체층(36)이 노출된 구조를 나타낸 단면도이다.FIG. 5 is a cross-sectional view illustrating a structure in which the second
상기 마스크(M)는 식각 공정 이후에 포토 레지스트 용제(solvent)에 의해 제거될 수 있으며 마스크(M)가 제거된 면에는 패턴이 형성된 절연막(40), 즉 전류 차단층(CBL, current blocking layer, 42)이 남게 된다. 상기 전류 차단층(42)의 상부에는 이후 공정에서 전극이 형성된다.
The mask M may be removed by a photoresist solvent after an etching process, and a patterned insulating
도 6은 절연막(40)이 식각되어 형성된 전류 차단층(42)을 상부에서 바라본 모습을 개략적으로 나타낸 평면도이다. 즉 도 6의 V-V를 따라 절개하면 도 5의 전류 차단층(42)을 포함한 구조의 단면도가 된다. FIG. 6 is a plan view schematically illustrating a view of the
도 6에 도시된 바와 같이 전류 차단층(42)은 발광소자의 상부에 전극이 형성될 영역을 따라 형성된다. As illustrated in FIG. 6, the
이와 같이 전류 차단층을 형성하면 상기 전류 차단층(42)의 상부에 형성된 전극에 외부로부터 전기 신호가 인가되면, 상기 전류 차단층(42)에는 전류가 흐르지 않고 상기 전류 차단층(42)에 의하여 전류가 전극 하부 영역에 집중되지 않으며 그 외의 영역으로 전류가 확산된다. 따라서 전류 흐름이 효율적으로 이루어져, 발광소자의 신뢰성이 향상되고 휘도가 상승하게 되는 효과가 있다.
When the current blocking layer is formed in this way, when an electrical signal is applied to the electrode formed on the upper portion of the
다음으로, 도 7을 참조하면, 상기 전류 차단층(42) 상면에 전류 확산층(50)을 형성한다. 상기 전류 확산층(50)은 ITO와 같은 투명전도성 물질로 형성할 수 있다.
Next, referring to FIG. 7, a current spreading
다음으로, 도 8에 도시된 바와 같이, 제1 도전형 반도체층(32)의 일부가 노출되도록 전류 확산층(50), 제2 도전형 반도체층(36), 활성층(34) 및 제1 도전형 반도체층(32)의 일부를 건식 식각하여 제1 도전형 반도체층(32)을 노출시킨다. 식각은 공지된 RIE (Reacive Ion Etching) 방법 또는 ICP-RIE (Inductive Coupled Plasma RIE) 등을 이용하여 건식 식각 한다.
Next, as shown in FIG. 8, the
다음으로, 도 9에 도시된 바와 같이, 노출된 제1 도전형 반도체층(32) 상면에 제1 전극(60)을 형성하고, 상기 전류 차단층(42)과 수직으로 일부 대응되는 영역의 상기 전류 확산층(50) 상에 제2 전극(70)을 형성한다. 이러한 제1 전극(60)과 제2 전극(70)의 형성공정은 동시에 진행될 수 있으나, 이에 한정되는 것은 아니다. Next, as shown in FIG. 9, the
상기 제1 전극(60)은 식각되어 노출된 제1 도전형 반도체층(32) 상면에 형성되고, 상기 제2 전극(70)은 전류 차단층(42) 상면에 형성된다. The
상기 제1 및 제2 전극(60, 70)은 외부로부터 전기 신호가 직접 인가되는 곳이다. 상기 제1 및 제2 전극(60, 70)은 전기 전도성이 높은 금속을 이용하여, 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다.
The first and
상기 제2 전극(70)은 외부로부터 전기 신호가 직접 인가되는 곳으로, 일반적으로, 제2 전극(70)의 아래 방향으로 전류가 집중되어 반도체 발광소자 전 영역에서 전류가 고르게 주입되지 못하고, 따라서, 발광 영역이 반도체 발광소자의 일부 영역으로 제한되는 문제가 발생한다. 본 실시형태에 따르면, 전류가 직접 인가되는 제2 전극(70)과 제2 도전형 반도체층(36) 사이에, 저항이 높고 전기 전도도가 낮은 물질로 이루어진 전류 차단층(42)을 개재시킴으로써, 전류가 제2 전극(70) 하부 영역에 집중되지 않고 측 방향으로 고르게 주입되도록 하여, 반도체 발광소자의 광 균일도를 향상시킬 수 있다.
The second electrode 70 is a place where an electric signal is directly applied from the outside, and in general, current is concentrated in the downward direction of the second electrode 70 so that the current is not evenly injected in the entire area of the semiconductor light emitting device. A problem arises in that the light emitting area is limited to a part of the semiconductor light emitting device. According to this embodiment, by interposing the
전류 차단층을 원자층 증착법(ALD)에 의하여 형성하거나 SOG막으로 형성하는 본 발명에 의한 반도체 발광소자 제조방법은, 본 발명의 일 실시예에서와 같이 수평형 구조의 발광소자에 한정되는 것은 아니고 플립칩 구조의 발광소자 및 수직형 구조의 발광소자 등 다양한 형태의 발광소자에 적용될 수 있다.
The method of manufacturing a semiconductor light emitting device according to the present invention in which the current blocking layer is formed by atomic layer deposition (ALD) or an SOG film is not limited to a light emitting device having a horizontal structure as in the embodiment of the present invention. It can be applied to various types of light emitting devices, such as a light emitting device having a flip chip structure and a light emitting device having a vertical structure.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
The present invention is not limited by the above-described embodiments and the accompanying drawings, but is defined by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims, As will be described below.
10: 기판 20: 버퍼층
30: 발광구조물 32: 제1 도전형 반도체층
34: 활성층 36: 제2 도전형 반도체층
40: 절연막 42: 전류 차단층
50: 전류 확산층 60: 제1 전극
70: 제2 전극 M : 마스크10: substrate 20: buffer layer
30: light emitting structure 32: first conductive semiconductor layer
34: active layer 36: second conductive semiconductor layer
40: insulating film 42: current blocking layer
50: current diffusion layer 60: first electrode
70: second electrode M: mask
Claims (18)
상기 발광구조물 상에 절연막을 원자층 증착법에 의하여 형성하는 단계;
상기 절연막을 마스크를 이용하여 식각하여 전류 차단층을 형성하는 단계;
상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 전류 확산층을 형성하는 단계; 및
상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 전극을 형성하는 단계
를 포함하는 반도체 발광소자 제조방법.
Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate;
Forming an insulating film on the light emitting structure by atomic layer deposition;
Etching the insulating layer using a mask to form a current blocking layer;
Forming a current spreading layer on the current blocking layer and the exposed second conductive semiconductor layer; And
Forming an electrode on the current spreading layer in a region perpendicular to the current blocking layer
Gt; a < / RTI > semiconductor light emitting device.
상기 식각은 습식 식각인 반도체 발광소자 제조방법.
The method of claim 1,
The etching is a wet etching method of manufacturing a semiconductor light emitting device.
상기 절연막은 SiO2, Al2O3, Si3N4, SiON 중 어느 하나 이상의 막으로 이루어진 반도체 발광소자 제조방법.
The method of claim 1,
The insulating film is a semiconductor light emitting device manufacturing method comprising a film of any one or more of SiO 2 , Al 2 O 3 , Si 3 N 4 , SiON.
상기 원자층 증착법은 실리콘 전구체와 산소 전구체를 이용하고, 상기 실리콘 전구체와 상기 산소 전구체를 이용한 상기 원자층 증착법에 의하여 상기 절연막으로 실리콘 산화막을 형성하는 반도체 발광소자 제조방법.
The method of claim 1,
The atomic layer deposition method uses a silicon precursor and an oxygen precursor, and forms a silicon oxide film as the insulating film by the atomic layer deposition method using the silicon precursor and the oxygen precursor.
상기 실리콘 전구체는 Si(NCO)4, SiCl4, 3DMAS (Tris[dimethylamino]Silane, SiH[N(CH3)2]3 )중 어느 하나 이상인 반도체 발광소자 제조방법.
5. The method of claim 4,
The silicon precursor is Si (NCO) 4 , SiCl 4 , 3DMAS (Tris [dimethylamino] Silane, SiH [N (CH 3 ) 2 ] 3 ) Any one or more of the semiconductor light emitting device manufacturing method.
상기 산소 전구체는 O2, O3, H2O, N2O 중 어느 하나 이상인 반도체 발광소자 제조방법.
5. The method of claim 4,
The oxygen precursor is a semiconductor light emitting device manufacturing method of any one or more of O 2 , O 3 , H 2 O, N 2 O.
상기 원자층 증착법은 300°C 이하의 온도에서 이루어지는 반도체 발광소자 제조방법.
The method of claim 1,
The atomic layer deposition method is a semiconductor light emitting device manufacturing method made at a temperature of 300 ° C or less.
상기 제1 도전형 반도체층의 일부 상면이 노출되도록 상기 전류 확산층, 제2 도전형 반도체층, 활성층의 소정영역을 식각하는 단계; 및
상기 노출된 제1 도전형 반도체층 상에 전극을 형성하는 단계를 더 포함하는 반도체 발광소자 제조방법.
The method of claim 1,
Etching predetermined regions of the current diffusion layer, the second conductivity type semiconductor layer, and the active layer so that a part of the upper surface of the first conductivity type semiconductor layer is exposed; And
And forming an electrode on the exposed first conductive semiconductor layer.
상기 제1 도전형 반도체층은 n-GaN으로 이루어지고, 상기 제2 도전형 반도체는 p-GaN으로 이루어진 반도체 발광소자 제조방법.
The method of claim 1,
The first conductive semiconductor layer is made of n-GaN, the second conductive semiconductor is a semiconductor light emitting device manufacturing method consisting of p-GaN.
상기 발광구조물 상에 SOG막을 형성하는 단계;
상기 SOG막을 마스크를 이용하여 식각하여 전류 차단층을 형성하는 단계;
상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 전류 확산층을 형성하는 단계; 및
상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 전극을 형성하는 단계
를 포함하는 반도체 발광소자 제조방법.
Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a substrate;
Forming an SOG film on the light emitting structure;
Etching the SOG film using a mask to form a current blocking layer;
Forming a current spreading layer on the current blocking layer and the exposed second conductive semiconductor layer; And
Forming an electrode on the current spreading layer in a region perpendicular to the current blocking layer
Gt; a < / RTI > semiconductor light emitting device.
상기 SOG막은 폴리실록산(polysiloxane), 폴리이미드(polyimide) 중 어느 하나를 도포하여 형성하는 반도체 발광소자 제조방법.
The method of claim 10,
The SOG film is a semiconductor light emitting device manufacturing method is formed by applying any one of polysiloxane, polyimide (polyimide).
상기 식각은 습식 식각인 반도체 발광소자 제조방법.
The method of claim 10,
The etching is a wet etching method of manufacturing a semiconductor light emitting device.
상기 제1 도전형 반도체층의 일부 상면이 노출되도록 상기 전류 확산층, 제2 도전형 반도체층, 활성층의 소정영역을 식각하는 단계; 및
상기 노출된 제1 도전형 반도체층 상에 전극을 형성하는 단계를 더 포함하는 반도체 발광소자 제조방법.
The method of claim 10,
Etching predetermined regions of the current diffusion layer, the second conductivity type semiconductor layer, and the active layer so that a part of the upper surface of the first conductivity type semiconductor layer is exposed; And
And forming an electrode on the exposed first conductive semiconductor layer.
상기 제1 도전형 반도체층은 n-GaN으로 이루어지고, 상기 제2 도전형 반도체는 p-GaN으로 이루어진 반도체 발광소자 제조방법.
The method of claim 10,
The first conductive semiconductor layer is made of n-GaN, the second conductive semiconductor is a semiconductor light emitting device manufacturing method consisting of p-GaN.
상기 발광구조물의 소정영역 상에 형성된 전류 차단층;
상기 전류 차단층과 노출된 상기 제2 도전형 반도체층 상에 형성된 전류 확산층; 및
상기 전류 차단층과 수직으로 대응되는 영역의 상기 전류 확산층 상에 형성된 전극
을 포함하는 반도체 발광소자.
A light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer sequentially stacked on a substrate;
A current blocking layer formed on a predetermined region of the light emitting structure;
A current diffusion layer formed on the current blocking layer and the second conductive semiconductor layer exposed; And
An electrode formed on the current spreading layer in a region perpendicular to the current blocking layer
Semiconductor light emitting device comprising a.
상기 전류 차단층은 원자층 증착법에 의하여 형성된 반도체 발광소자.
16. The method of claim 15,
The current blocking layer is a semiconductor light emitting device formed by atomic layer deposition.
상기 전류 차단층은 SOG막으로 이루어진 반도체 발광소자.
16. The method of claim 15,
The current blocking layer is a semiconductor light emitting device consisting of a SOG film.
제1 및 제2 도전형 반도체층은 각각 제1 및 제2 도전형 불순물로 도핑된 GaN으로 이루어지는 반도체 발광소자.16. The method of claim 15,
The semiconductor light emitting device of claim 1, wherein the first and second conductivity-type semiconductor layers each comprise GaN doped with first and second conductivity-type impurities.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110132878A KR20130066164A (en) | 2011-12-12 | 2011-12-12 | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device using the same method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110132878A KR20130066164A (en) | 2011-12-12 | 2011-12-12 | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device using the same method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130066164A true KR20130066164A (en) | 2013-06-20 |
Family
ID=48862520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110132878A KR20130066164A (en) | 2011-12-12 | 2011-12-12 | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device using the same method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20130066164A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150097990A (en) * | 2014-02-19 | 2015-08-27 | 엘지이노텍 주식회사 | Light emitting device and lighting apparatus |
| WO2017200255A1 (en) * | 2016-05-18 | 2017-11-23 | 주식회사 테스 | Method for depositing protection film of light-emitting element |
-
2011
- 2011-12-12 KR KR1020110132878A patent/KR20130066164A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150097990A (en) * | 2014-02-19 | 2015-08-27 | 엘지이노텍 주식회사 | Light emitting device and lighting apparatus |
| WO2017200255A1 (en) * | 2016-05-18 | 2017-11-23 | 주식회사 테스 | Method for depositing protection film of light-emitting element |
| US11118266B2 (en) | 2016-05-18 | 2021-09-14 | Tes Co., Ltd | Method for depositing protection film of light-emitting element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799800B2 (en) | Light emitting device and method of fabricating the same | |
| KR20100093872A (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| KR100931509B1 (en) | Nitride semiconductor light emitting device and manufacturing method | |
| WO2013005789A1 (en) | Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element | |
| TW201421739A (en) | Ultraviolet semiconductor light emitting element and method of manufacturing same | |
| CN106876530B (en) | Epitaxial wafer of gallium nitride-based light-emitting diode and manufacturing method thereof | |
| JP5568009B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| KR101903361B1 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| US20180006190A1 (en) | Light-emitting element and method for producing light-emitting element | |
| KR100616516B1 (en) | Gallium nitride-based semiconductor light emitting device and its manufacturing method | |
| KR20140104062A (en) | A method of producing a p-type nitride semiconductor and a method of manufacturing a nitride semiconductor light emitting device by using the same | |
| CN112331748A (en) | Epitaxial structure of light emitting diode and preparation method thereof | |
| KR20130066164A (en) | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device using the same method | |
| US20140011311A1 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
| KR20160003378A (en) | Light emitting structure and Light emitting device having the same | |
| CN107731977A (en) | Epitaxial wafer of light emitting diode and preparation method thereof | |
| KR101239856B1 (en) | Light-emitting diode and Method of manufacturing the same | |
| CN102593279B (en) | Method of manufacturing light emitting diode and light emitting diode manufactured thereby | |
| KR100962946B1 (en) | Nitride semiconductor light emitting device and manufacturing method | |
| CN112768576A (en) | Light-emitting diode and preparation method thereof | |
| JPH08125222A (en) | Method for manufacture of group iii nitride semiconductor | |
| CN214625075U (en) | Nitride semiconductor element | |
| KR102359845B1 (en) | Method of fabricating light emitting diode | |
| KR20130104974A (en) | Manufacturing method of light emitting device | |
| KR101144370B1 (en) | Nitride semiconductor LED |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20111212 |
|
| N231 | Notification of change of applicant | ||
| PN2301 | Change of applicant |
Patent event date: 20120629 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination | ||
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |