KR20130063653A - 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법 - Google Patents

증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법 Download PDF

Info

Publication number
KR20130063653A
KR20130063653A KR1020110130136A KR20110130136A KR20130063653A KR 20130063653 A KR20130063653 A KR 20130063653A KR 1020110130136 A KR1020110130136 A KR 1020110130136A KR 20110130136 A KR20110130136 A KR 20110130136A KR 20130063653 A KR20130063653 A KR 20130063653A
Authority
KR
South Korea
Prior art keywords
power amplifier
filter
signal
digital predistortion
dpd
Prior art date
Application number
KR1020110130136A
Other languages
English (en)
Inventor
오정훈
정재호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020110130136A priority Critical patent/KR20130063653A/ko
Publication of KR20130063653A publication Critical patent/KR20130063653A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은, 초기 전력 증폭기 출력 신호에 대한 전력을 기준으로 삼아 전력 증폭기가 출력의 발산을 방지하도록 전력 증폭기의 선형성 안정적으로 유지할 수 있는 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡(DPD) 보상 장치 및 이를 이용한 방법에 관한 것으로서, 상기 디지털 전치 왜곡 보상 장치는, 디지털 전치 왜곡 계수를 입력받아 입력 신호를 전치 왜곡시키는 디지털 전치 왜곡 필터; 상기 전치 왜곡기의 출력을 증폭하는 전력 증폭기; 상기 전력 증폭기 입력 신호와 상기 전력 증폭기의 출력 중 커플링된 신호를 입력받아 미리 저장된 알고리즘을 수행하여 필터 계수를 산출한 후 상기 디지털 전치 왜곡 필터에 제공하는 필터 계수 제어부를 포함하고, 상기 필터 계수 제어부는 미리 저장된 기준 출력과, 상기 전력 증폭기로부터 입력받은 커플링된 신호를 비교하고 비교 결과에 따라, 상기 알고리즘을 수행하여 얻은 필터 계수를 제공하거나 상기 디지털 전치 왜곡 필터의 계수값을 초기화하여 전력 증폭기 출력 신호의 발산을 방지하는 것을 특징으로 하여 시스템의 신뢰성을 향상시키는 효과가 있다.

Description

증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법{DIGITAL PREDISTORTION COMPENSATION APPARATUS FOR PREVENTING DIVERGENCE OF AMPLIFIER OUTPUT AND METHOD USING THE SAME}
본 발명은 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡(DPD) 보상 장치 및 이를 이용한 방법에 관한 것으로서, 더욱 상세하게는 초기 전력 증폭기 출력 신호에 대한 전력을 기준으로 삼아 전력 증폭기가 출력의 발산을 방지하도록 전력 증폭기의 선형성을 안정적으로 유지할 수 있는 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡(DPD) 보상 장치 및 이를 이용한 방법에 관한 것이다.
일반적으로 전력 증폭기는 입력된 신호를 전력 증폭하여 출력하는 것으로, 이동통신 시스템의 중계기 이외에 음향장비 등 각종 전기전자제품의 핵심부품으로 널리 사용되고 있다.
이러한 전력 증폭기는 주 능동소자인 트랜지스터를 사용하므로 그 특성상 비선형성을 갖게 되는데 이로 인하여 전력 증폭기의 출력신호에는 혼변조(Intermodulation) 신호들이 포함되고, 이러한 혼변조 신호는 혼신 또는 잡음으로 작용하여 전송품질을 저하시키는 요인이 된다.
따라서 전력 증폭기의 성능을 향상시키기 위해서는 전력 증폭기의 비선형 특성을 보상할 수 있는 선형화 기술이 접목되어야 하며, 이러한 선형화 방식으로는 백오프(Back-off) 방식, 부궤환(Negative feedback) 방식, 디지털 전치 왜곡(Digital Predistortion)방식, 피드포워드(Feedforward) 방식 등이 있다.
이 중에서 디지털 전치 왜곡(DPD: Digital Pre-distortion) 방식은 전치 왜곡 기술의 원리를 사용하여 기저 대역에서 신호가 변조되기 전에 디지털 신호 처리 기술을 이용하여 미리 왜곡을 줌으로써, 전력 증폭기의 비선형성으로 인하여 발생되는 전송데이터의 왜곡 성분을 보상하는 선형화 기술이다.
따라서 종래에는 전력 증폭기의 전치 왜곡을 위하여 전력 증폭기의 입력단에 디지털 전치 왜곡기를 설치하여 비선형 신호를 발생시키므로 전력 증폭기의 출력에서 발생되는 왜곡신호와 상쇄될 수 있도록 하였다.
디지털 선형화 기술 중 적응 필터를 이용한 적응형 선형화 기법은 전력 증폭기 출력 변동에 스스로 적응하며, 비교적 쉽고 정확하게 사전 왜곡시킬 수 있고, 다른 선형화 방식에 비해 개선 효과가 크다는 장점을 가졌다.
이때, 그러나 종래의 전치 왜곡 방식은 다항식의 차수가 커짐에 따라 전력 증폭기 선형성 개선의 효과가 있으나 고차 다항식 계수값에 따라 쉽게 전력 증폭기 출력이 발산한다는 문제점이 발생되었다.
즉, 전력 증폭기 특성에 따른 DPD 다항식 선정과 계수 추출 및 적용에 있어 잘못 적용된 경우 전력 증폭기 출력은 발산되어, 다수의 단말기에 서비스하고 있는 기지국에서의 전력 증폭기 오동작이 시스템에 악영향을 미칠 수 있으며,
또한, 전력 증폭기 오동작으로 인한 적절한 모니터링 기능이 없어 많은 시간 서비스 장애를 일으킬 수도 있다.
본 발명은 상기의 문제점을 해결하기 위해 창안된 것으로서, 증폭기 출력의 발산을 방지하여 증폭기의 선형성을 보장할 수 있는 디지털 전치 왜곡 보상 장치를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 증폭기 출력이 발산하는 경우를 모니터하여 사용자에게 통지하여 사용자 대응을 가능하게 하는 디지털 전치 왜곡 보상 시스템을 제공하는데 있다.
이를 위하여, 본 발명의 제1 측면에 따르면, 본 발명에 따른 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치는, 디지털 전치 왜곡 계수를 입력받아 입력 신호를 전치 왜곡시키는 디지털 전치 왜곡 필터; 상기 전치 왜곡기의 출력을 증폭하는 전력 증폭기; 상기 전력 증폭기 입력 신호와 상기 전력 증폭기의 출력 중 커플링된 신호를 입력받아 미리 저장된 알고리즘을 수행하여 필터 계수를 산출한 후 상기 디지털 전치 왜곡 필터에 제공하는 필터 계수 제어부를 포함하고, 상기 필터 계수 제어부는 미리 저장된 기준 출력과, 상기 전력 증폭기로부터 입력받은 커플링된 신호를 비교하고 비교 결과에 따라, 상기 알고리즘을 수행하여 얻은 필터 계수를 제공하거나 상기 디지털 전치 왜곡 필터의 계수값을 초기화하여 전력 증폭기 출력 신호의 발산을 방지하는 것을 특징으로 한다.
본 발명에 따르면, 디지털 전치 왜곡 보상 장치를 동작시켰을 경우 전력 증폭기 출력 발산으로 인한 시스템 불안정을 막고 좀 더 신뢰성 높은 시스템을 구현할 수 있다는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 디지털 전치 왜곡 보상 장치가 적용된 전력 증폭기 시스템의 구조를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 디지털 전치 왜곡 보상 장치가 적용된 전력 증폭기 시스템의 보상 동작을 설명하는 흐름도이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. 본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면 상에 표시되더라도 가능한 동일한 부호로 표시하며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.
도 1은 본 발명의 일 실시예에 따른 디지털 전치 왜곡 보상 장치가 적용된 디지털 전치왜곡 전력 증폭기 시스템의 구조를 도시한 도면이다.
도 1을 참조하면, 성능 개선된 디지털 전치왜곡 전력 증폭기 시스템은, (Digital Pre-Distorter) 필터(이후 DPD 필터라 함)(100)와, 필터 계수 제어부(200)를 포함하는 DPD 보상기(10)와, DA 컨버터(20), RF 업컨버터(30), 전력 증폭기(40), RF 다운컨버터(50), AD 컨버터(60)를 포함한다.
DPD 필터(100)는 초기모드시 입력 신호는 바이패스하고, 정상 모드시 입력 신호에 전채왜곡 필터 계수를 적용하여 비선형 신호를 출력하여 전치 왜곡하는 역할을 한다.
DA 컨버터(20)는 DPD 필터(100)로부터 출력되는 디지털 신호를 입력받아 아날로그신호로 변환한다.
RF 업컨버터(30)는 아날로그화된 신호를 통과 대역으로 주파수 변조한다.
전력 증폭기(40)는 통과 대역으로 변조된 신호를 증폭하는 역할을 한다.
RF 다운컨버터(50)는 전력 증폭기(40)에서 출력 신호에서 커플링된 일부 신호를 기저대역으로 주파수 변조한다.
AD 컨버터(60)는 기저대역으로 변조된 신호를 디지털화한다.
필터 계수 제어부(200)는 DPD 알고리즘 수행부(220)와, 필터 계수 제공부(240)를 포함한다.
DPD 알고리즘 수행부(220)에는 이때 디지털 전치 왜곡 필터 제어부에는 DPD 알고리즘이 저장되어 있는데, 상기 DPD 알고리즘으로는 적응형 알고리즘이 많이 적용되며 선왜곡기 블록 (DPD 필터)은 다항식 형태로 구현되며 수학식 1은 DPD 다항식의 예를 보여 주고 있다.
Figure pat00001
수학식1에서, y(n)은 전력 증폭기출력을 나타내고, ck는 다항식 계수를 나타내고, x(n)은 전력 증폭기입력을 나타내고, k는 DPD 다항식 필터 차수를 나타낸다.
DPD 알고리즘 수행부(220)는 상기 DPD 알고리즘에 따라 계산된 DPD 다항식의 계수를 산출한다. 산출된 계수를 DPD 필터(10)에 적용하면 선형적인 전력 증폭기 출력이 가능하게 된다.
여기에서, DPD 계수는 비선형특성과 역이 되는 신호를 생성할 수 있는 계수로서 필터 계수 제어부(200)에서 출력된 DPD 계수는 DPD 필터(10)에 공급되면 DPD 필터(10)는 이 DPD 계수를 이용한 DPD 계수 테이블을 형성하게 된다.
필터 계수 제공부(240)는 상기 DPD 적용과정에서 생기는 전력 증폭기 출력 발산을 방지하기 위하여, 전력 증폭기(40) 초기 출력신호에 대한 전력을 기준으로 삼아 DPD 알고리즘 적용 후 전력 증폭기 출력신호 전력 변화를 확인하여 DPD 적용여부를 판단한다. 만약, DPD 알고리즘을 적용함에 따라 대역폭 내의 신호전력보다 대역폭 외부 신호전력이 증가하면 초기 전력 증폭기 출력신호에 맞도록 DPD 필터 계수를 초기화 하여 신호의 발산을 막는다. 또한, DPD 알고리즘을 적용함에 따라 대역폭 내의 신호전력보다 대역폭 외부 신호전력이 증가하면 외부 모니터링 인터페이스(도시 생략)를 통하여 전력 증폭기 발산 현상에 대하여 알리며, DPD 알고리즘 적용 여부에 대하여 대기한다.
도 2는 본 발명의 일 실시예에 따른 디지털 전치 왜곡 보상 장치가 적용된 전력 증폭기 시스템의 보상 동작을 설명하는 흐름도이다.
성능 개선된 디지털 전치왜곡 전력 증폭기 시스템을 통한 디지털 전치 왜곡 필터(100)를 중심으로 하는 신호 처리 과정은 다음과 같다.
디지털 전치왜곡 전력 증폭기 시스템의 신호 처리 최초 동작시 초기모드(initial mode)에 들어간다(S100).
초기모드란 디지털 전치왜곡이 적용되지 않고 일반적인 전력증폭기 동작으로 전력증폭기만의 특성을 알아낼 수 있는 상태를 말한다.
우선, 시험신호로서 디지털신호(Vref)가 DPD 필터(100) 및 필터 계수 제어부(200)에 입력된다.
초기모드에서 DPD 필터(10)에 입력된 디지털 신호는 필터 계수는 [1,0,0,...]으로 1차항만 존재하고 나머지 항은 없는 형태로, 아무런 조작(선왜곡)을 받지 않고 DPD 필터(10)를 통과하게 된다.
디지털 전치 왜곡 필터(10)를 통과한 디지털신호(Vd)(초기모드에서는 Vd =Vref)는 DA 컨버터(20)에 공급되어 아날로그신호(Vda)로 변환된다.
DA 컨버터(20)에서 나온 아날로그신호(Vda)는 RF 업컨버터(30)에 입력되어 높은 주파수의 아날로그신호(Vdrf)로 변환된다.
RF 업컨버터(30)에서 출력된 고주파수의 아날로그신호(Vdrf)는 전력 증폭기(40)에 입력되어 공중으로 전송될 수 있도록 증폭된다. 이 때 증폭된 아날로그신호(Vmrf)에는 왜곡이 발생하게 된다.
전력 증폭기(40)에서 증폭된 아날로그신호(Vmrf)는 공중으로 전파되고 그 아날로그신호의 일부(커플링신호)(Vfbrf)는 RF 다운컨버터(50)에 입력되어 낮은 주파수의 신호로 변환된다. RF 다운컨버터(50)에서 나온 낮은 주파수의 아날로그신호(Vfba)는 AD 컨버터(60)에 입력되어 디지털신호(Vfb)로 변환된다. 이때의 Vfb의 를 이용하여 전력 증폭기 출력전력 Pref를 계산하여 저장한다(S110).
AD 컨버터(60)에서 나온 디지털신호(Vfb)는 디지털 전치 왜곡 필터 제어부(70)에 공급된다.
디지털 전치 왜곡 필터 제어부(70)에서는 디지털신호(Vref)(왜곡되지 않은 신호) 및 AD 컨버터(60)에서 나온 디지털신호(Vfb)(왜곡된 신호)를 비교하여 왜곡된 정도(비선형특성)를 DPD 알고리즘에 따라 계산한 후 이 계산값으로부터 DPD 계수를 산출한다(S120).
디지털신호(Vref)에 대하여 DPD 계수테이블이 완성되면 디지털 전치 왜곡 선형기는 초기모드를 종료하고 정상모드(normal mode)로 들어가게 된다.
정상모드에서는 시험신호 대신에 실제 송신될 시스템의 신호가 입력된다(s130).
정상모드에서 송신될 실제 디지털신호(Vref)가 DPD(10)에 공급되면, 디지털신호(Vref)는 DPD 계수를 이용하여 입력신호에 왜곡을 가함으로써 왜곡된 디지털신호(Vd)를 출력한다.
이러한 왜곡신호(Vd)는 전력 증폭기(40)의 비선형특성과 역이 되는 신호이기 때문에 증폭된 신호(Vmrf)는 결과적으로 왜곡없이 공중으로 전송될 수 있다.
이 증폭된 신호(Vmrf)의 전력을 Pdpd로 저장한다(s140).
Pref와 Pdpd을 비교한다(s150).
비교 결과 Pref가 Pdpd보다 크면 DPD 알고리즘을 수행하여 DPD 필터 계수를 추출하고 DPD 필터에 적용한다.
만약, 비교 결과 Pref가 Pdpd보다 작으면 DPD 필터 계수를 [c1,c2,c3]= [1,0,0]로 설정하여 DPD 필터에 적용 시킨다(s160). 즉, DPD 알고리즘 적용 후 대역폭 외의 신호 크기 증가를 모니터링하여 전력 증폭기 출력신호가 발산되지 않도록 DPD 필터를 초기화한다. DPD 필터가 초기화되었음을 외부 모니터링 경로를 통해 알리고, 외부 신호에 따라 DPD 알고리즘은 다시 동작할 수 있도록 한다.
또한, 본 발명의 실시예에서는 시험 신호에 대한 출력 Pref을 기준 신호로하여 Pdpd 비교 기준으로 삼았지만, DPD 알고리즘 수행 시 마다 계산되는 Pdpd 값의 최소값을 Pref로 저장하여 비교 대상으로 삼을 수도 있다.
시간이 경과 함에 따라 전력 증폭기 상태가 변함으로 전력 증폭기 출력의 발산을 방지하기 위해, 상기 과정을 주기적으로 반복하여 전력 증폭기 성능을 유지시킨다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
100 : 디지털 전치 왜곡 필터
200 : 필터 계수 제어부
10 : DPD 보상기
20 : DA 컨버터
30 : RF 업컨버터
40 : 전력 증폭기
50 : RF 다운컨버터
60 : AD 컨버터

Claims (1)

  1. 디지털 전치 왜곡 계수를 입력받아 입력 신호를 전치 왜곡시키는 디지털 전치 왜곡 필터;
    상기 전치 왜곡기의 출력을 증폭하는 전력 증폭기;
    상기 전력 증폭기 입력 신호와 상기 전력 증폭기의 출력 중 커플링된 신호를 입력받아 미리 저장된 알고리즘을 수행하여 필터 계수를 산출한 후 상기 디지털 전치 왜곡 필터에 제공하는 필터 계수 제어부
    를 포함하고,
    상기 필터 계수 제어부는 미리 저장된 기준 출력과, 상기 전력 증폭기로부터 입력받은 커플링된 신호를 비교하고 비교 결과에 따라, 상기 알고리즘을 수행하여 얻은 필터 계수를 제공하거나 상기 디지털 전치 왜곡 필터의 계수값을 초기화하여 전력 증폭기 출력 신호의 발산을 방지하는 것을 특징으로 하는 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치.
KR1020110130136A 2011-12-07 2011-12-07 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법 KR20130063653A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110130136A KR20130063653A (ko) 2011-12-07 2011-12-07 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110130136A KR20130063653A (ko) 2011-12-07 2011-12-07 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법

Publications (1)

Publication Number Publication Date
KR20130063653A true KR20130063653A (ko) 2013-06-17

Family

ID=48860899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130136A KR20130063653A (ko) 2011-12-07 2011-12-07 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법

Country Status (1)

Country Link
KR (1) KR20130063653A (ko)

Similar Documents

Publication Publication Date Title
US9214969B2 (en) Scalable digital predistortion system
US8489043B2 (en) Distortion compensation apparatus and apparatus and method for transmitting signal
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
US6794936B2 (en) Equalizer system and method for predistortion
US20020171485A1 (en) Digitally implemented predistorter control mechanism for linearizing high efficiency RF power amplifiers
US6931080B2 (en) Multiple stage and/or nested predistortion system and method
US20150214904A1 (en) Distortion compensation apparatus and distortion compensation method
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
Ma et al. An open‐loop digital predistorter based on memory polynomial inverses for linearization of RF power amplifier
KR101095183B1 (ko) 전치 왜곡 장치 및 이를 포함하는 증폭 장치, 전치 왜곡 방법
US8633769B2 (en) Dual loop adaptation digital predistortion architecture for power amplifiers
KR101470817B1 (ko) 복수의 비선형 증폭기에 대하여 단일 피드백 회로를 사용하는 전치보상 장치 및 방법
US20110065381A1 (en) Method of transmitting higher power from a satellite by more efficiently using the existing satellite power amplifiers
KR100865886B1 (ko) 고주파 증폭기의 비선형성을 보정하기 위한 장치
US8427234B1 (en) Method and apparatus for predistorting a signal
KR20130063653A (ko) 증폭기 출력의 발산을 방지하는 디지털 전치 왜곡 보상 장치 및 이를 이용한 방법
EP3061185B1 (en) Pre-distortion based power control
KR20060098680A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하는아날로그 전치 왜곡 장치 및 방법
KR20120070143A (ko) 포락선 왜곡 감소 전력 증폭 장치
KR100991494B1 (ko) 디지털 전치왜곡 방법 및 그 장치
KR101134072B1 (ko) 이동통신 기지국 및 중계기용 고출력 증폭기의 디지털 전치왜곡 또는 아날로그 전치왜곡을 통한 최적화된 출력 송출 방법 및 그 고출력 증폭기
KR100964335B1 (ko) 전력증폭기의 디지털 전치왜곡 보상방법
KR20090071211A (ko) 다중 경로 중 슬레이브 경로의 전력증폭기 선형화장치
KR20070081199A (ko) 무선 통신 시스템에서 전력 증폭기의 기억 효과를 보상하기위한 장치
EP2846460A1 (en) Arrangement and method for radio frequency power amplification

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination