KR20130061598A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20130061598A
KR20130061598A KR1020110127989A KR20110127989A KR20130061598A KR 20130061598 A KR20130061598 A KR 20130061598A KR 1020110127989 A KR1020110127989 A KR 1020110127989A KR 20110127989 A KR20110127989 A KR 20110127989A KR 20130061598 A KR20130061598 A KR 20130061598A
Authority
KR
South Korea
Prior art keywords
auto probe
probe pad
transistors
auto
liquid crystal
Prior art date
Application number
KR1020110127989A
Other languages
Korean (ko)
Other versions
KR101927192B1 (en
Inventor
강설아
김수호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110127989A priority Critical patent/KR101927192B1/en
Publication of KR20130061598A publication Critical patent/KR20130061598A/en
Application granted granted Critical
Publication of KR101927192B1 publication Critical patent/KR101927192B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

PURPOSE: A liquid crystal display device is provided to design a plurality of auto probe pads to share a plurality of top electrodes that are arranged ceaselessly to have a bar form for supplying a test signal to transistors which are connected to an auto probe pad having a bad connection, when bottom electrodes or top electrodes of the auto probe pads have defects in connection, thereby improving reliability of test process. CONSTITUTION: A liquid crystal display comprises an array substrate, multiple gate lines, multiple data lines, and a test unit. The test unit includes a switch part and an auto probe pad part. The auto probe pad part is connected to multiple transistors to be supplied with test signals. The auto probe pad part has at least two or more auto probe pad groups which are arranged in the horizontal direction. Each of the plurality of auto probe pad parts includes a plurality of transparent top electrodes(140a, 140b) ceaselessly formed in horizontal direction on a plurality of auto probe pads(OP11, OP12, OP21).

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

본 발명은 테스트 공정의 신뢰도를 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device that can improve the reliability of the test process.

일반적으로 널리 사용되고 있는 표시장치들 중의 하나인 CRT(cathode ray tube)는 TV를 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, CRT 자체의 무게와 크기로 인해 전자 제품의 소형화, 경량화의 대응에 적극적으로 대응할 수 없었다.A CRT (cathode ray tube), which is one of the widely used display devices, is mainly used for monitors such as a TV, a measurement device, and an information terminal device. However, due to the weight and size of the CRT itself, Could not respond positively to the response of

이러한 문제에 대한 해결책으로서, 액정표시장치는 경량화, 박형화, 저소비 전력 구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 사용자의 요구에 부응하여 대면적화, 박형화, 저소비전력화의 방향으로 진행되고 있다.As a solution to such a problem, the liquid crystal display device has been gradually widened due to its features such as lightness, thinness, and low power consumption driving. Accordingly, the liquid crystal display device is proceeding in the direction of large-sized, thin, and low power consumption in response to the demand of the user.

액정표시장치는 액정을 투과하는 광의 양을 조절하여 화상을 표시하는 디스플레이 장치로서 박형화 및 저소비전력 등의 장점으로 많이 사용되고 있다.2. Description of the Related Art [0002] A liquid crystal display device is a display device that displays an image by adjusting the amount of light transmitted through a liquid crystal, and is widely used because of its advantages such as thinness and low power consumption.

이중 상기 횡전계 방식 액정표시장치는 화소전극과 공통전극을 동일한 기판 상에 배치하여 전극들 간에 수평 전계가 발생하도록 한다. 이로 인하여 액정 분자들의 장축이 기판에 대해서 수평 방향으로 배열되어 종래 TN(Twisted Nematic) 방식 액정표시장치에 비해 광시야각 특성을 갖는다.In the transverse electric field type liquid crystal display, a horizontal electric field is generated between the electrodes by disposing a pixel electrode and a common electrode on the same substrate. As a result, the long axis of the liquid crystal molecules is arranged in a horizontal direction with respect to the substrate, and thus has a wide viewing angle characteristic as compared with a conventional twisted nematic (TN) type liquid crystal display.

일반적인 액정표시장치는 어레이 기판과 컬러필터 기판이 액정층을 사이에 두고 합착된 구조를 가진다.A general liquid crystal display device has a structure in which an array substrate and a color filter substrate are bonded to each other with a liquid crystal layer interposed therebetween.

이와 같은 액정표시장치는 기판 세정, 패턴 형성, 배향막 형성, 기판 합착/액정 주입, 오토 프로브(Auto-Probe) 공정 및 드라이버 IC 본딩을 위한 모듈 공정이 순차적으로 진행되어 제조된다.Such a liquid crystal display device is manufactured by sequentially performing substrate cleaning, pattern formation, alignment layer formation, substrate bonding / liquid crystal injection, an auto-probe process, and a module process for driver IC bonding.

상기 오토 프로브 공정은 액정패널을 검사하는 공정으로 정의할 수 있고, 각각의 신호라인에 단선 또는 단락, 컨택불량 등의 검사를 위해 액정패널의 일면 가장자리에 신호라인과 연결되는 트랜지스터를 구성하고, 상기 트랜지스터를 통해 액정패널에 턴-온 전압을 공급함으로써 검사를 수행한다.The auto probe process may be defined as a process of inspecting a liquid crystal panel, and configure transistors connected to signal lines at one edge of the liquid crystal panel for inspection such as disconnection, short circuit, and contact failure in each signal line. The inspection is performed by supplying a turn-on voltage to the liquid crystal panel through the transistor.

도 1은 일반적인 액정표시장치의 오토 프로브 패드 및 스위치부를 개략적으로 도시한 도면이다.1 is a view schematically illustrating an auto probe pad and a switch unit of a general liquid crystal display.

도 1에 도시된 바와 같이, 일반적인 액정표시장치는 복수의 트랜지스터를 가지는 스위치부와, 상기 각각의 트랜지스터들과 일대일 대응되어 연결되는 오토 프로브 패드를 가지는 오토 프로브 패드부를 포함한다.As shown in FIG. 1, a general liquid crystal display device includes a switch unit having a plurality of transistors, and an auto probe pad unit having an auto probe pad connected to each of the transistors in one-to-one correspondence.

상기 스위치부는 기수번째 트랜지스터들이 수평방향으로 나란하게 형성되고, 우수번째 트랜지스터들이 수평방향으로 나란하게 형성된다.The switch unit has odd-numbered transistors formed side by side in the horizontal direction, and even-numbered transistors formed side by side in the horizontal direction.

기수번째 트랜지스터들은 제1 및 제3 트랜지스터(T1, T3)이고, 우수번째 트랜지스터들은 제2 및 제4 트랜지스터(T2, T4)이다.The odd-numbered transistors are the first and third transistors T1 and T3, and the even-numbered transistors are the second and fourth transistors T2 and T4.

상기 스위치부의 트랜지스터들은 액정패널 내에 화소 구동을 위한 박막 트랜지스터 형성시에 동시에 형성된다.Transistors of the switch unit are simultaneously formed in forming a thin film transistor for driving pixels in the liquid crystal panel.

오토 프로브 패드들은 상기 스위치부의 트랜지스터들과 일대일 대응되어 연결된다.Auto probe pads are connected in a one-to-one correspondence with the transistors of the switch unit.

오토 프로브 패드는 게이트 전극 형성시에 형성되는 하부 전극과, 스위치부의 박막 트랜지스터의 소스 전극과 연결되는 연결 배선을 서로 전기적으로 접속하기 위한 상부 전극을 가진다. 여기서, 상부 전극은 하부전극을 노출하는 콘택홀을 포함하여 하부 전극 상에 형성된다.The auto probe pad has a lower electrode formed at the time of forming the gate electrode, and an upper electrode for electrically connecting the connection wirings connected to the source electrode of the thin film transistor of the switch portion to each other. Here, the upper electrode is formed on the lower electrode including a contact hole exposing the lower electrode.

그러나, 일반적인 액정표시장치는 오토 프로브 패드가 스위치부의 트랜지스터들과 일대일 대응되어 상기 스위치부의 트랜지스터와 연결된 신호라인을 검사하는 구조로써, 오토 프로브 패드를 형성하는 하부 전극 및 상부 전극에 있어서, 콘택홀 형성 시에 공정상의 문제로 하부 전극이 노출되지 않는 경우 해당 신호라인에 불량이 없어도 오토 프로브 패드의 형성 불량으로 해당 신호라인이 불량 판별되는 문제가 있었다. 따라서, 일반적인 액정표시장치는 오토 프로브 패드의 형성 불량에 의한 검사 공정의 신뢰도 저하의 문제가 있었다.
However, a general liquid crystal display device has a structure in which an auto probe pad corresponds one-to-one with transistors of a switch unit and inspects a signal line connected to the transistor of the switch unit. When the lower electrode is not exposed due to a process problem at the time, there is a problem in that the corresponding signal line is poorly determined due to the poor formation of the auto probe pad even if the corresponding signal line is not defective. Accordingly, a general liquid crystal display device has a problem of lowering reliability of an inspection process due to poor formation of an auto probe pad.

본 발명은 테스트 공정의 신뢰도를 향상시킬 수 있는 액정표시장치를 제공함에 그 목적이 있다.
An object of the present invention is to provide a liquid crystal display device which can improve the reliability of the test process.

본 발명의 액정표시장치는,The liquid crystal display device of the present invention,

표시 영역과 비표시 영역으로 구분된 어레이 기판; 상기 표시 영역에 교차되게 형성된 복수의 게이트 라인 및 데이터 라인; 및 상기 비표시 영역에 형성되어 상기 게이트 라인 및 데이터 라인의 불량을 검사하는 검사부를 포함하고,An array substrate divided into a display area and a non-display area; A plurality of gate lines and data lines formed to intersect the display area; And an inspection unit formed in the non-display area to inspect defects of the gate line and the data line.

상기 검사부는 복수의 트랜지스터를 가지는 스위치부와 상기 복수의 트랜지스터와 접속되어 테스트 신호가 인가되는 오토 프로브 패드부를 포함하고, 상기 오토 프로브 패드부는 적어도 2개 이상으로 구분되어 수평방향으로 배열된 복수의 오토 프로브 패드 그룹을 가지며, 상기 오토 프로브 패드 그룹 각각은 수평 방향을 따라 투명한 상부 전극이 끊어짐 없이 형성되어 상기 오토 프로브 패드 그룹에 포함된 복수의 오토 프로브 패드들을 모두 공유한다.
The inspection unit includes a switch unit having a plurality of transistors and an auto probe pad unit connected to the plurality of transistors to which a test signal is applied, wherein the auto probe pad units are divided into at least two or more auto arrays arranged in a horizontal direction. Each of the auto probe pad groups has a probe pad group, and each of the auto probe pad groups is formed to have a transparent upper electrode without disconnection so as to share all of the plurality of auto probe pads included in the auto probe pad group.

본 발명의 검사부는 수평하게 배열된 오토 프로브 패드들 간에 상부 전극이 모두 공유되도록 끊어짐 없는 바 타입의 상부 전극에 의해 어느 하나의 오토 프로브 패드의 하부 전극 및 상부 전극의 접속불량이 발생되더라도 접속 불량의 오토 프로프 패드와 접속된 트랜지스터들에 테스트 신호가 정상적으로 공급되어 검사 공정의 신뢰도가 향상될 수 있다.The inspection unit according to the present invention may be connected to a plurality of auto probe pads arranged horizontally so that the connection between the lower electrode and the upper electrode of any one of the auto probe pads may be caused by a seamless bar type upper electrode. The test signal is normally supplied to the transistors connected to the autoprop pad so that the reliability of the test process may be improved.

또한, 본 발명은 제1 및 제2 상부 전극이 수평방향으로 끊임없이 연장 형성되어 제1 및 제2 하부 전극과의 접속을 위한 면적이 향상되어 접속 불량률을 저하시킬 수 있고, 상기 제1 및 제2 상부 전극의 저항을 줄일 수 있는 장점을 가진다.
In addition, in the present invention, the first and second upper electrodes are continuously extended in the horizontal direction, thereby improving the area for connection with the first and second lower electrodes, thereby reducing the connection failure rate. It has the advantage of reducing the resistance of the upper electrode.

도 1은 일반적인 액정표시장치의 오토 프로브 패드부 및 스위치부를 개략적으로 도시한 도면이다.
도 2는 본 발명의 액정패널의 구조를 개략적으로 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 검사부를 도시한 도면이다.
도 4는 도 3의 Ⅰ-Ⅰ'라인을 따라 절단한 오토 프로브 패드를 도시한 단면도이다.
1 is a view schematically illustrating an auto probe pad part and a switch part of a general liquid crystal display device.
2 is a view schematically showing the structure of a liquid crystal panel of the present invention.
3 is a view showing an inspection unit according to an embodiment of the present invention.
4 is a cross-sectional view illustrating the auto probe pad taken along the line II ′ of FIG. 3.

본 발명은 표시 영역과 비표시 영역으로 구분된 어레이 기판과, 표시 영역에 교차되게 형성된 복수의 게이트 라인 및 데이터 라인 및 비표시 영역에 형성되어 게이트 라인 및 데이터 라인의 불량을 검사하는 검사부를 포함하고, 검사부는 복수의 트랜지스터를 가지는 스위치부와, 복수의 트랜지스터와 접속되어 테스트 신호가 인가되는 오토 프로브 패드부를 포함하고, 오토 프로브 패드부는 적어도 2개 이상으로 구분되어 수평방향으로 배열된 복수의 오토 프로브 패드 그룹을 가지며, 오토 프로브 패드 그룹 각각은 수평 방향을 따라 투명한 상부 전극이 끊어짐 없이 형성되어 오토 프로브 패드 그룹에 포함된 복수의 오토 프로브 패드들을 모두 공유한다.The present invention includes an array substrate divided into a display area and a non-display area, and a plurality of gate lines and data lines formed to intersect the display area, and an inspection unit formed in the non-display area to inspect defects of the gate line and the data line. The inspection unit includes a switch unit having a plurality of transistors, and an auto probe pad unit connected to the plurality of transistors to which a test signal is applied, wherein the auto probe pad unit is divided into at least two or more auto probes arranged in a horizontal direction. Each of the auto probe pad groups has a pad group, and each of the auto probe pad groups is formed to have a transparent upper electrode without disconnection and share all of the plurality of auto probe pads included in the auto probe pad group.

첨부한 도면을 참조하여 본 발명에 따른 실시 예를 상세히 설명하도록 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the accompanying drawings, embodiments of the present invention will be described in detail.

본 발명의 일 실시예는 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 하기 위함이다. 따라서, 이하에서 설명하는 실시예에 한정되지 않고, 본 발명의 기술 사상을 기초로 다른 실시예들은 얼마든지 추가될 수 있다.One embodiment of the present invention is intended to enable a person skilled in the art to fully understand the technical idea of the present invention. Therefore, the present invention is not limited to the embodiments described below, and other embodiments can be added on the basis of the technical idea of the present invention.

도 2는 본 발명의 액정패널의 구조를 개략적으로 도시한 도면이다.2 is a view schematically showing the structure of a liquid crystal panel of the present invention.

도 2에 도시된 바와 같이, 본 발명의 액정패널(10)은 어레이 기판과 컬러필터 기판이 서로 대향되어 일정한 간격을 가지게 합착되고, 상기 이격된 공간에 액정이 개재된다.As shown in FIG. 2, in the liquid crystal panel 10 of the present invention, the array substrate and the color filter substrate face each other, are bonded to each other at a predetermined interval, and the liquid crystal is interposed in the space.

상기 어레이 기판은 화상이 표시되는 표시 영역(12)과, 상기 표시 영역(12)의 가장자리에 위치한 비표시 영역(13)을 포함한다.The array substrate includes a display area 12 in which an image is displayed and a non-display area 13 positioned at an edge of the display area 12.

상기 표시 영역(12)에는 서로 교차되어 화소 영역을 정의하는 복수의 게이트 라인(104) 및 데이터 라인(106)과, 상기 화소 영역에 형성되는 화소 전극(18)과, 상기 게이트 라인(104)과 데이터 라인(106)의 교차영역에 형성된 박막 트랜지스터(TFT)를 포함한다.The display area 12 includes a plurality of gate lines 104 and data lines 106 that cross each other to define a pixel area, a pixel electrode 18 formed in the pixel area, a gate line 104, And a thin film transistor (TFT) formed at an intersection region of the data line 106.

도면에는 상세히 도시되지 않았지만, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(104)으로부터 분기된 게이트 전극과, 데이터 라인(106)으로부터 분기된 소스 전극과, 상기 소스 전극으로부터 이격되어 화소 전극(18)과 연결된 드레인 전극과, 상기 게이트 전극과 상기 소스/드레인 전극 사이에 반도체층을 포함한다.Although not shown in detail, the TFT may include a gate electrode branched from the gate line 104, a source electrode branched from the data line 106, and a pixel electrode 18 spaced apart from the source electrode. And a semiconductor layer connected to the drain electrode and the gate electrode and the source / drain electrode.

비표시 영역(13)에는 상기 표시영역(12)의 게이트 라인(104)과 연결되는 게이트 링크 배선(14)과, 상기 데이터 라인(106)과 연결되는 데이터 링크 배선(16)이 형성되고, 상기 게이트 링크 배선(14)과 데이터 링크 배선(16)과 연결되어 게이트 라인(104) 및 데이터 라인(106)의 불량 유무를 검사하는 검사부(20)가 형성된다.In the non-display area 13, a gate link line 14 connected to the gate line 104 of the display area 12 and a data link line 16 connected to the data line 106 are formed. An inspection unit 20 is connected to the gate link line 14 and the data link line 16 to inspect whether the gate line 104 and the data line 106 are defective.

상기 검사부(20)는 복수의 트랜지스터가 형성되는 스위치부(20a)와, 상기 스위치부(20a)의 트랜지스터들을 턴온시켜 데스트 신호를 인가하기 위한 오토 프로브 장비와 연결되는 오토 프로브 패드부(20b)를 포함한다.The inspection unit 20 may include a switch unit 20a in which a plurality of transistors are formed, and an auto probe pad unit 20b connected to an auto probe device for turning on the transistors of the switch unit 20a to apply a test signal. Include.

상기 액정패널(10)은 오토 프로브 패드부(20b)를 통해 오토 프로브 장비(미도시)와 접속하여 스위치부(20a)의 트랜지스터들을 턴온하기 위한 신호가 인가되면, 트랜지스터와 연결된 상기 게이트 링크 배선(14) 및 데이터 링크 배선(16)을 통해 전원전압, 접지전압 등이 공급되고, 표시영역(12)의 박막트랜지스터(TFT)의 이상유무를 검사한다. 그리고, 검사가 마무리되면, 검사부(20)를 제거하고 이후 액정패널(10)을 구동하기 위한 드라이버 IC를 TAB(Tape Automated Bonding), COG(Chip on Glass)방식으로 본딩하게 된다.The liquid crystal panel 10 is connected to an auto probe device (not shown) through the auto probe pad unit 20b and when a signal for turning on the transistors of the switch unit 20a is applied, the gate link wiring connected to the transistor ( 14) and a power supply voltage, a ground voltage, etc. are supplied through the data link wiring 16, and the abnormality of the thin film transistor TFT in the display area 12 is checked. When the inspection is completed, the inspection unit 20 is removed and the driver IC for driving the liquid crystal panel 10 is then bonded in a tape automated bonding (TAB) or chip on glass (COG) method.

여기서, 상기 스위치부(20b)에 위치한 복수 개의 트랜지스터는 액정패널 (10)내에 형성되는 박막트랜지스터(TFT)의 형성시에 동시에 형성된다.Here, the plurality of transistors located in the switch unit 20b are simultaneously formed at the time of forming the thin film transistor TFT formed in the liquid crystal panel 10.

도 3은 본 발명의 일 실시예에 따른 검사부를 도시한 도면이고, 도 4는 도 3의 Ⅰ-Ⅰ'라인을 따라 절단한 오토 프로브 패드를 도시한 단면도이다.3 is a diagram illustrating an inspection unit according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view illustrating the auto probe pad cut along the line II ′ of FIG. 3.

도 3 및 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 검사부는 스위치부와 오토 프로브 패드부를 포함한다.As shown in Figure 3 and 4, the inspection unit according to an embodiment of the present invention includes a switch unit and the auto probe pad unit.

상기 스위치부는 수평하게 배열된 기수번째 제1, 제3 및 제5 트랜지스터들(T11, T13, T15)과, 수평하게 배열된 우수번째 제2, 제4 및 제6 트랜지스터들(T12, T14, T16)을 포함한다.The switch unit has the odd first, third and fifth transistors T11, T13 and T15 arranged horizontally, and the even second, fourth and sixth transistors T12, T14 and T16 arranged horizontally. ).

상기 번째 제1, 제3 및 제5 트랜지스터들(T11, T13, T15)과, 우수번째 제2, 제4 및 제6 트랜지스터들(T12, T14, T16)은 교대로 배열된다.The first, third, and fifth transistors T11, T13, and T15 and the even-numbered second, fourth, and sixth transistors T12, T14, and T16 are alternately arranged.

상기 제1 내지 제6 트랜지스터들(T11 내지 T16)은 면 타입으로 이루어진 하나의 게이트 전극(30)을 포함한다.The first to sixth transistors T11 to T16 include one gate electrode 30 having a surface type.

상기 게이트 전극(30) 상에는 제1 내지 제6 트랜지스터(T11 내지 T16)의 제1 내지 제6 소스 전극(111c 내지 116c)의 끝단이 형성되고, 상기 제1 내지 제6 소스 전극(111c 내지 116c)과 이격되어 상기 제1 내지 제6 트랜지스터(T11 내지 T16)의 제1 내지 제6 드레인 전극(111b 내지 116b)의 끝단이 형성된다.Ends of the first to sixth source electrodes 111c to 116c of the first to sixth transistors T11 to T16 are formed on the gate electrode 30, and the first to sixth source electrodes 111c to 116c are formed. The ends of the first to sixth drain electrodes 111b to 116b of the first to sixth transistors T11 to T16 are formed to be spaced apart from each other.

상기 제1, 제3 및 제5 트랜지스터(T11, T13, T15)의 제1, 제3 및 제5 소스 전극(111c, 113c, 115c)은 게이트 전극(30)의 상부영역을 통과하여 게이트 전극(30)의 하부 영역까지 연장 형성되고, 제2, 제4 및 제6 트랜지스터(T12, T14, T16)의 제2, 제4 및 제6 소스 전극(112c, 114c, 116c)은 게이트 전극(30)의 상부 영역에만 형성된다.The first, third, and fifth source electrodes 111c, 113c, and 115c of the first, third, and fifth transistors T11, T13, and T15 pass through an upper region of the gate electrode 30 to form a gate electrode. Extending to the lower region of the substrate 30, and the second, fourth and sixth source electrodes 112c, 114c, and 116c of the second, fourth, and sixth transistors T12, T14, and T16 may include the gate electrode 30. Is formed only in the upper region.

상기 제1, 제3 및 제5 트랜지스터(T11, T13, T15)의 제1, 제3 및 제5 드레인 전극(111b, 113b, 115b)은 게이트 전극(30)의 하부 영역에만 형성되고, 제2, 제4 및 제6 트랜지스터(T12, T14, T16)의 제2, 제4 및 제6 드레인 전극(112b, 114b, 116b)은 게이트 전극(30)의 하부영역을 통과하여 게이트 전극(30)의 상부 영역까지 연장 형성된다.First, third and fifth drain electrodes 111b, 113b, and 115b of the first, third, and fifth transistors T11, T13, and T15 are formed only in a lower region of the gate electrode 30, and the second The second, fourth and sixth drain electrodes 112b, 114b, and 116b of the fourth and sixth transistors T12, T14, and T16 may pass through the lower region of the gate electrode 30 to pass through the gate electrode 30. It extends to the upper region.

따라서, 제1, 제3 및 제5 트랜지스터(T11, T13, T15)의 제1, 제3 및 제5 소스 전극(111c, 113c, 115c)의 끝단 및 제1, 제3 및 제5 드레인 전극(111b, 113b, 115b)의 끝단은 게이트 전극(30)의 하부영역에서 서로 이웃하도록 배치되고, 제1, 제3 및 제5 트랜지스터(T11, T13, T15)의 제1, 제3 및 제5 소스 전극(111c, 113c, 115c)의 끝단 및 제1, 제3 및 제5 드레인 전극(111b, 113b, 115b)의 끝단과 오버랩되는 영역에 제1, 제3 및 제5 반도체층(111a, 113a, 115a)이 형성된다.Accordingly, ends of the first, third and fifth source electrodes 111c, 113c, and 115c of the first, third and fifth transistors T11, T13, and T15 and the first, third, and fifth drain electrodes ( The ends of 111b, 113b, and 115b are disposed to be adjacent to each other in the lower region of the gate electrode 30, and the first, third, and fifth sources of the first, third, and fifth transistors T11, T13, and T15. The first, third and fifth semiconductor layers 111a, 113a, and 118b are overlapped with the ends of the electrodes 111c, 113c, and 115c and the ends of the first, third, and fifth drain electrodes 111b, 113b, and 115b. 115a) is formed.

그리고, 제2, 제4 및 제6 트랜지스터(T12, T14, T16)의 제2, 제4 및 제6 소스 전극(112c, 114c, 116c)의 끝단 및 제2, 제4 및 제6 드레인 전극(112b, 114b, 116b)의 끝단은 게이트 전극(30)의 상부영역에서 서로 이웃하도록 배치되고, 제2, 제4 및 제6 트랜지스터(T12, T14, T16)의 제2, 제4 및 제6 소스 전극(112c, 114c, 116c)의 끝단 및 제2, 제4 및 제6 드레인 전극(112b, 114b, 116b)의 끝단과 오버랩되는 영역에 제2, 제4 및 제6 반도체층(112a, 114a, 116a)이 형성된다.In addition, ends of the second, fourth, and sixth source electrodes 112c, 114c, and 116c of the second, fourth, and sixth transistors T12, T14, and T16 and the second, fourth, and sixth drain electrodes ( The ends of 112b, 114b, and 116b are disposed adjacent to each other in the upper region of the gate electrode 30, and the second, fourth, and sixth sources of the second, fourth, and sixth transistors T12, T14, and T16 are disposed. The second, fourth, and sixth semiconductor layers 112a, 114a, 116a) is formed.

상기 오트 프로브 패드부는 수평방향으로 나란하게 복수개로 배열된 제1 및 제2 오토 프로브 패드(OP11, OP12)와, 상기 제1 및 제2 오토 프로브 패드(OP11, OP12)로부터 일정간격 이격되어 복수개로 배열된 제3 오토 프로브 패드(OP21)를 포함한다.The haute probe pad part may be spaced apart from the first and second auto probe pads OP11 and OP12 and the first and second auto probe pads OP11 and OP12 which are arranged in plural in a horizontal direction. And arranged third auto probe pad OP21.

상기 제1 및 제2 오토 프로브 패드(OP11, OP12)가 배열된 수평방향의 그룹은 제1 오토 프로브 패드 그룹으로 정의할 수 있고, 상기 제3 오토 프로브 패드(OP21)가 배열된 수평방향의 그룹은 제2 오토 프로브 패드 그룹으로 정의할 수 있다.A horizontal group in which the first and second auto probe pads OP11 and OP12 are arranged may be defined as a first auto probe pad group, and a horizontal group in which the third auto probe pads OP21 are arranged. May be defined as a second auto probe pad group.

상기 제1 오토 프로브 패드(OP11)는 수평하게 형성된 제1 하부 전극(120a)과, 제1 및 제2 트랜지스터(T11, T12)의 제1 및 제2 드레인 전극(111b, 112b)과 제1 콘텍홀(150a)을 통해 전기적으로 연결된 제1 상부 전극(140a)을 포함한다.The first auto probe pad OP11 may include a first lower electrode 120a formed horizontally, first and second drain electrodes 111b and 112b of the first and second transistors T11 and T12, and a first cone. The first upper electrode 140a is electrically connected through the techole 150a.

상기 제3 오토 프로브 패드(OP21)는 수평하게 형성된 제2 하부 전극(120b)과, 제3 및 제4 트랜지스터(T13, T14)의 제3 및 제4 드레인 전극(113b, 114b)과 제2 콘텍홀(150b)을 통해 전기적으로 연결된 제2 상부 전극(140b)을 포함한다.The third auto probe pad OP21 may include the second lower electrode 120b formed horizontally, and the third and fourth drain electrodes 113b and 114b of the third and fourth transistors T13 and T14 and the second cone. The second upper electrode 140b is electrically connected through the techole 150b.

즉, 본 발명의 제1 내지 제3 오토 프로브 패드(OP11, OP12, OP21) 각각은 서로 인접한 두개의 트랜지스터들의 드레인 전극과 전기적으로 연결된다.That is, each of the first to third auto probe pads OP11, OP12, and OP21 of the present invention is electrically connected to the drain electrodes of two adjacent transistors.

상기 제1 및 제2 하부전극(120a, 120b)은 상기 게이트 전극(30) 형성시에 동시에 형성될 수 있다.The first and second lower electrodes 120a and 120b may be simultaneously formed when the gate electrode 30 is formed.

본 발명의 제1 상부 전극(140a)은 수평방향으로 끊어짐 없이 형성된다. 즉, 상기 제1 상부 전극(140a)은 상기 제1 및 제2 오토 프로브 패드(OP11, OP12)를 포함하여 도면에 도시되지는 않았지만, 제1 오토 프로브 패드 그룹의 모든 오토 프로브 패드들을 모두 공유한다.The first upper electrode 140a of the present invention is formed without break in the horizontal direction. That is, although not shown in the drawing, the first upper electrode 140a includes the first and second auto probe pads OP11 and OP12, and all the auto probe pads of the first auto probe pad group are shared. .

또한, 본 발명의 제2 상부전극(140b)은 수평방향으로 끊어짐 없이 형성될 수 있다.In addition, the second upper electrode 140b of the present invention may be formed without breaking in the horizontal direction.

즉, 본 발명의 제2 상부 전극(140b)은 제3 오토 프로브 패드부(OP21)를 포함하여 도면에 도시되지는 않았지만, 상기 제3 오토 프로부 패드부(OP21)와 수평방향을 따라 형성된 오토 프로부 패드부들과 공유한다. That is, although not shown in the drawing, the second upper electrode 140b of the present invention includes a third auto probe pad part OP21, but is formed in a horizontal direction with the third auto probe pad part OP21. Share with professional pads.

상기 제1 및 제2 상부 전극(140a, 140b)은 액정패널의 화소 전극 또는 공통 전극을 형성하는 투명 전극 형성 공정에서 동시에 형성될 수 있다.The first and second upper electrodes 140a and 140b may be simultaneously formed in a transparent electrode forming process of forming a pixel electrode or a common electrode of the liquid crystal panel.

본 발명은 제1 내지 제3 오토 프로브 패드(OP11, OP12, OP21)에 입력된 테스트 신호가 스위치부의 제1 내지 제6 트랜지스터(T11 내지 T16)에 공급되고, 상기 제1 내지 제6 트랜지스터(T11 내지 T16)의 턴온 또는 턴오프에 따라 해당 신호라인에 테스트 신호가 공급되어 신호라인의 불량 유무를 판별하게 된다.According to the present invention, the test signals input to the first to third auto probe pads OP11, OP12, and OP21 are supplied to the first to sixth transistors T11 to T16 of the switch unit, and the first to sixth transistors T11. To T16), the test signal is supplied to the corresponding signal line to determine whether the signal line is defective.

본 발명은 제1 내지 제3 오토 프로브 패드(OP11, OP12, OP21) 중 어느 하나가 하부 전극과 상부 전극의 접속 불량이 발생되더라도 수평방향으로 끊어짐 없이 연장 형성된 제1 및 제2 상부 전극(140a, 140b)의 구조에 의해 접속 불량의 오토 프로브 패드와 접속된 트랜지스터에 정상적으로 테스트 신호가 공급될 수 있다.According to the present invention, any one of the first to third auto probe pads OP11, OP12, and OP21 extends without disconnection in the horizontal direction even when a poor connection between the lower electrode and the upper electrode occurs. By the structure of 140b), the test signal can be normally supplied to the transistor connected to the defective auto probe pad.

예를 들면, 상기 제1 오토 프로브 패드(OP11)의 제1 하부 전극(120a)과 제1 상부 전극(140a)의 접속 불량이 발생된 경우, 수평하게 배열된 제2 오토 프로브 패드(OP12)와 공유된 상기 제1 상부 전극(140a)에 의해 상기 제1 오토 프로브 패드부(OP11)와 연결된 제1 및 제2 트랜지스터(T11, T12)에 상기 제1 오토 프로브 패드(OP12)를 이용하여 정상적으로 테스트 신호가 공급될 수 있다.For example, when a connection failure between the first lower electrode 120a and the first upper electrode 140a of the first auto probe pad OP11 occurs, the second auto probe pad OP12 horizontally arranged The first and second transistors T11 and T12 connected to the first auto probe pad part OP11 by the shared first upper electrode 140a are normally tested using the first auto probe pad OP12. The signal can be supplied.

따라서, 본 발명의 검사부는 수평하게 배열된 오토 프로브 패드들 간에 상부 전극이 모두 공유되도록 끊어짐 없는 바 타입의 상부 전극에 의해 어느 하나의 오토 프로브 패드의 하부 전극 및 상부 전극의 접속불량이 발생되더라도 접속 불량의 오토 프로프 패드와 접속된 트랜지스터들에 테스트 신호가 정상적으로 공급되어 검사 공정의 신뢰도가 향상될 수 있다.Therefore, the inspection unit according to the present invention is connected even if poor connection between the lower electrode and the upper electrode of any one of the auto probe pads is caused by the bar type upper electrode so that the upper electrode is shared among the auto probe pads arranged horizontally. The test signal is normally supplied to the transistors connected to the defective autoprop pad so that the reliability of the inspection process can be improved.

또한, 본 발명은 제1 및 제2 상부 전극(140a, 140b)이 수평방향으로 끊임없이 연장 형성되어 제1 및 제2 하부 전극(120a, 120b)과의 접속을 위한 면적이 향상되어 접속 불량률을 저하시킬 수 있고, 상기 제1 및 제2 상부 전극(140a, 140b)의 저항을 줄일 수 있는 장점을 가진다.In addition, in the present invention, the first and second upper electrodes 140a and 140b are continuously extended in the horizontal direction, thereby improving the area for connection with the first and second lower electrodes 120a and 120b, thereby reducing the connection failure rate. It is possible to reduce the resistance of the first and second upper electrodes 140a and 140b.

이상에서는 서로 일정 간격 이격되어 수평하게 배열된 오토 프로브 패드들을 가지는 두개의 오토 프로브 패드 그룹과, 수평하게 배열된 상기 기수번째 제1, 제3 및 제5 트랜지스터(T11, T13, T15)와 수평하게 배열된 우수번째 제2, 제4 및 제6 트랜지스터(T12, T14, T16)를 포함하여 2개의 서로 상이한 수평방향으로 배열된 스위치부를 한정하여 설명하고 있지만, 이에 한정하지 않고, 액정패널의 게이트 라인 및 데이터 라인의 불량 검사에 따라 상기 오토 프로브 패드 그룹은 2개 이상으로 설계될 수 있고, 상기 스위치부는 3개 이상으로 구분되어 수평하게 배열될 수도 있다.In the above description, two auto probe pad groups having horizontally spaced auto probe pads spaced apart from each other and horizontally aligned with the odd first, third and fifth transistors T11, T13, and T15 arranged horizontally. Although the second and fourth transistors, the fourth and sixth transistors T12, T14, and T16, which are arranged in the same manner, are described in a limited manner, the switch units arranged in two different horizontal directions are not limited thereto. The auto probe pad group may be designed to have two or more auto probe pad groups according to a defect inspection of a data line, and the switch unit may be divided into three or more and arranged horizontally.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

OP11: 제1 오토 프로브 패드 OP12: 제2 오토 프로브 패드
OP21: 제3 오토 프로브 패드 120a: 제1 하부 전극
120b: 제2 하부 전극 140a: 제1 상부 전극
140b: 제2 상부 전극
OP11: 1st auto probe pad OP12: 2nd auto probe pad
OP21: 3rd auto probe pad 120a: 1st lower electrode
120b: second lower electrode 140a: first upper electrode
140b: second upper electrode

Claims (7)

표시 영역과 비표시 영역으로 구분된 어레이 기판;
상기 표시 영역에 교차되게 형성된 복수의 게이트 라인 및 데이터 라인; 및
상기 비표시 영역에 형성되어 상기 게이트 라인 및 데이터 라인의 불량을 검사하는 검사부를 포함하고,
상기 검사부는 복수의 트랜지스터를 가지는 스위치부와, 상기 복수의 트랜지스터와 접속되어 테스트 신호가 인가되는 오토 프로브 패드부를 포함하고,
상기 오토 프로브 패드부는 적어도 2개 이상으로 구분되어 수평방향으로 배열된 복수의 오토 프로브 패드 그룹을 가지며, 상기 오토 프로브 패드 그룹 각각은 수평 방향을 따라 투명한 상부 전극이 끊어짐 없이 형성되어 상기 오토 프로브 패드 그룹에 포함된 복수의 오토 프로브 패드들을 모두 공유하는 액정표시장치.
An array substrate divided into a display area and a non-display area;
A plurality of gate lines and data lines formed to intersect the display area; And
An inspection unit formed in the non-display area and inspecting defects of the gate line and the data line,
The inspection unit includes a switch unit having a plurality of transistors, and an auto probe pad unit connected to the plurality of transistors to which a test signal is applied.
The auto probe pad unit may be divided into at least two or more auto probe pad groups arranged in a horizontal direction, and each of the auto probe pad groups may have a transparent upper electrode formed in the horizontal direction without disconnection. A liquid crystal display device sharing all the plurality of auto probe pads included in the.
제1 항에 있어서,
상기 오토 프로브 패드 그룹 각각에 배열된 상기 오토 프로브 패드는 게이트 라인 형성 시에 형성되는 하부 전극과 상기 스위치부의 상기 트랜지스터와 연결하기 위한 상기 상부 전극이 콘택홀을 통해 접속된 액정표시장치.
The method according to claim 1,
The auto probe pads arranged in each of the auto probe pad groups include a lower electrode formed when a gate line is formed and an upper electrode connected to the transistor of the switch unit through a contact hole.
제1 항에 있어서,
상기 하부 전극은 수평방향으로 끊어짐 없이 연장 형성되는 액정표시장치.
The method according to claim 1,
And the lower electrode extends in a horizontal direction without disconnection.
제1 항에 있어서,
상기 오토 프로브 패드는 상기 스위치부의 두개의 트랜지스터들과 연결된 액정표시장치.
The method according to claim 1,
The auto probe pad is connected to two transistors of the switch unit.
제4 항에 있어서,
상기 오토 프로브 패드 하나와 연결된 두개의 트랜지스터들은 서로 인접한 영역에 형성된 액정표시장치.
5. The method of claim 4,
And two transistors connected to one of the auto probe pads are formed in adjacent regions.
제1 항에 있어서,
상기 2개 이상의 오토 프로브 패드 그룹은 서로 일정한 간격 이격되어 배열된 액정표시장치.
The method according to claim 1,
The at least two auto probe pad groups are arranged to be spaced apart from each other at regular intervals.
제1 항에 있어서,
상기 2개 이상의 오토 프로브 패드 그룹 간에는 상기 상부 전극이 공유하지 않는 액정표시장치.
The method according to claim 1,
And the upper electrode is not shared between the two or more auto probe pad groups.
KR1020110127989A 2011-12-01 2011-12-01 Liquid crystal display device KR101927192B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127989A KR101927192B1 (en) 2011-12-01 2011-12-01 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127989A KR101927192B1 (en) 2011-12-01 2011-12-01 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20130061598A true KR20130061598A (en) 2013-06-11
KR101927192B1 KR101927192B1 (en) 2018-12-11

Family

ID=48859666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127989A KR101927192B1 (en) 2011-12-01 2011-12-01 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101927192B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026692A (en) * 2015-08-26 2017-03-09 엘지디스플레이 주식회사 Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170026692A (en) * 2015-08-26 2017-03-09 엘지디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR101927192B1 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
US7847577B2 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
KR101137863B1 (en) Thin Film Transistor Array Substrate
JP4662339B2 (en) LCD panel
US20080170195A1 (en) Display panel, method of inspecting the display panel and method of manufacturing the display panel
KR20110008725A (en) Chip on glass type liquid crystal display device and inspecting method for the same
JP2019169086A (en) Position input device
JP2016218216A (en) Display panel
KR20190117858A (en) Display device
US8508111B1 (en) Display panel and method for inspecting thereof
KR20140094723A (en) Thin film transistor substrate, method of inspecting the same and liquid crystal display including the same
KR102034069B1 (en) Touch mode liquid crystal display device and inspecting method thereof
KR101147101B1 (en) TFT Array Substrate for Inspection and Method for Inspection with Using the Same
US20160343279A1 (en) Display device
KR20140098937A (en) Liquid crystal display device and Method for manufacturing the same
KR20070044684A (en) Flat panel display
KR20110032328A (en) Liquid crystal display device
JP2000081635A (en) Liquid crystal display device
KR101927192B1 (en) Liquid crystal display device
JP4724249B2 (en) Liquid crystal display device and inspection method thereof
KR101152491B1 (en) Liquid crystal display device
KR101157248B1 (en) Mass production system checking structure of liquid crystal display device
KR102037053B1 (en) Display panel
KR101946061B1 (en) Liquid crystal display array substrate
KR101924180B1 (en) Array substrate for in-plane switching mode liquid crystal display device
KR20080049272A (en) Array substrate for liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant