KR20130061011A - 멀티레벨 인버터 및 그 인버터의 구동 방법 - Google Patents

멀티레벨 인버터 및 그 인버터의 구동 방법 Download PDF

Info

Publication number
KR20130061011A
KR20130061011A KR1020110127369A KR20110127369A KR20130061011A KR 20130061011 A KR20130061011 A KR 20130061011A KR 1020110127369 A KR1020110127369 A KR 1020110127369A KR 20110127369 A KR20110127369 A KR 20110127369A KR 20130061011 A KR20130061011 A KR 20130061011A
Authority
KR
South Korea
Prior art keywords
voltage
multilevel
switching
switching elements
inverter
Prior art date
Application number
KR1020110127369A
Other languages
English (en)
Other versions
KR101287444B1 (ko
Inventor
김흥근
선호동
차헌녕
전태원
노의철
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020110127369A priority Critical patent/KR101287444B1/ko
Publication of KR20130061011A publication Critical patent/KR20130061011A/ko
Application granted granted Critical
Publication of KR101287444B1 publication Critical patent/KR101287444B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 멀티레벨 인버터 및 그 인버터의 구동 방법에 관한 것으로서, 본 발명의 실시예에 따른 멀티레벨 인버터는 입력된 전압을 적어도 2개의 전압으로 분할하는 전압 링크부, 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 포함하며, 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부, 및 스위칭부의 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를 포함하는 것을 특징으로 한다.

Description

멀티레벨 인버터 및 그 인버터의 구동 방법{Multi-level Inverter and Driving Method Thereof}
본 발명은 멀티레벨 인버터 및 그 인버터의 구동 방법에 관한 것으로서, 더 상세하게는 역률 제어가 가능한 DC 링크 스위치를 갖는 멀티레벨 인버터 및 그 인버터의 구동 방법에 관한 것이다.
최근 산업 설비의 고압화에 따라 고압 인버터 시스템에 대한 수요가 증가하고, 신재생 에너지가 각광받기 시작하면서 태양광, 연료전지 시스템에서 직류 링크단 전압과 교류 출력단 위상 둘 다를 제어할 수 있는 이점 때문에 계통연계형 PWM 인버터가 널리 사용되고 있다. 현재에도 멀티레벨 인버터의 토폴로지와 계통 연계형 인버터의 토폴로지에 대한 많은 연구가 지속적으로 이루어지고 있다.
계통연계형 인버터의 경우에는 정현적인 출력전압, 주파수, 역률과 함께 전력회사의 고조파 전류 기준에 부합되는 출력전류 등의 요구 조건을 만족시켜야 한다. 이러한 요구조건을 만족시키는 효과적인 방법으로 멀티레벨 인버터가 제안되었다.
이러한 멀티레벨 인버터는 다음과 같은 특징이 있다. 첫째, 출력전압 레벨이 증가할수록 스위칭 시 발생하는 dv/dt와 서지전압의 크기가 감소하여 교류전동기 구동에 적용할 경우 전동기 고정자 권선의 절연파괴 및 전동기 베어링 파손 등으로 인한 고장을 현저히 감소시킬 수 있다. 또한 공통모드 전류의 억제 효과도 제공한다. 둘째, 2-레벨 인버터에 비하여 보다 낮은 스위칭 주파수로 동일한 출력 고조파 특성을 얻을 수 있으므로 스위칭 손실이 감소하여 효율을 높일 수 있다. 셋째, 스위치에 인가되는 전압이 직류 링크단 전압으로 제한되므로 레벨 수를 조절하여 전력반도체 스위치의 정격전압 레벨을 적절히 설정할 수 있다.
도 1은 5 레벨 출력전압을 얻기 위한 일반적인 다이오드 클램핑 방식의 멀티레벨 인버터의 구조를 나타내는 도면이다.
도 1에 도시된 바와 같이, 일반적인 다이오드 클램핑 방식의 멀티레벨 인버터는 고전압의 단일 직류 링크에 직렬 연결된 다수의 커패시터로부터 얻어지는 여러 단의 탭에 순차적으로 스위칭하는 방식으로 백투백(Back-to-Back) 연결이 가능하다. 이는 현재 고압 대용량 인버터 시스템의 구성에 일부 실용화되어 적용되고 있다.
그런데 이러한 다이오드 클램핑 방식의 멀티레벨 인버터는 직류 링크전압 불균형 문제를 해결하기 위한 제어 기법이 별도로 필요할 뿐 아니라, 레벨의 수가 증가함에 따라 시스템 구현이 현실적으로 어렵고, 클램핑 다이오드에는 불균형적인 전압이 인가되며, 주 스위칭소자들의 전류가 불균등하게 되는 등의 문제가 있다.
또한 멀티레벨 인버터는 근본적으로 2-레벨 인버터에 비해 스위칭소자의 개수가 다소 소요된다. 이와 같이 시스템의 부품 수가 증가하면 할수록 시스템의 신뢰도와 효율이 저하되며 아울러 비용 상승도 초래된다.
본 발명의 실시예는 소자의 개수를 최소화하여 간단하게 기본 셀을 기반으로 멀티레벨 출력전압을 구현할 수 있고, 출력전압 레벨의 확장이 매우 용이한 멀티레벨 인버터 및 그 인버터의 구동 방법을 제공함에 목적이 있다.
또한 인버터를 구성하는 브리지 형태의 스위칭소자들을 별도의 PWM 제어 없이 교류출력을 위한 극성변환의 기능만 수행하도록 하여 스위칭 손실이 최소화되는 멀티레벨 인버터 및 그 인버터의 구동방법을 제공함에 다른 목적이 있다.
나아가 단상뿐만 아니라 3상 멀티레벨 인버터의 구성도 가능하여 각 상에 해당되는 모듈을 통해 레벨 수를 증가시켜 임의의 n-레벨 3상 출력을 제공할 수 있는 멀티레벨 인버터 및 그 인버터의 구동방법을 제공함에 또 다른 목적이 있다.
본 발명의 실시예에 따른 멀티레벨 인버터는 입력된 전압을 적어도 2개의 전압으로 분할하는 전압 링크부; 상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 포함하며, 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부; 및 상기 스위칭부의 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 상기 제1 그룹의 스위칭소자 또는 상기 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를 포함하는 것을 특징으로 한다.
여기서 상기 스위칭부의 상기 스위칭소자들 중 서로 인접하는 스위칭소자가 서로 연결되어 직렬 형태를 이루는 것을 특징으로 한다.
상기 스위칭부의 상기 스위칭소자들은 동일 특성의 전력용 소자인 것을 특징으로 한다.
상기 멀티레벨 인버터는 상기 스위칭부 및 상기 인버터부의 스위칭소자들을 제어하는 제어부를 더 포함하며, 상기 제어부는 정현파 신호와 삼각파 신호를 이용해 제어신호를 생성하고, 생성한 상기 제어신호를 통해 상기 스위칭소자들을 제어하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 멀티레벨 인버터는 복수의 전압원에 각각 연결되어 해당 전압원을 복수의 전압으로 분할하는 복수의 서브 전압 링크부를 포함하는 전압 링크부; 상기 서브 전압 링크부의 각 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들로 이루어진 서브 스위칭부를 포함하고, 서로 인접하는 상기 서브 스위칭부 간에는 서로 전기적으로 연결되며, 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부; 상기 스위칭부의 출력 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 상기 제1 그룹의 스위칭소자 또는 상기 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를 포함하는 것을 특징으로 한다.
여기서 상기 스위칭부의 출력 양단에 연결된 복수의 스위칭소자들은 인접하는 스위칭소자가 서로 연결되어 직렬 형태를 이루는 것을 특징으로 한다.
상기 전압 링크부는 상기 해당 전압을 2개의 전압으로 분할하는 2개의 서브 전압 링크부를 갖는 경우, 상기 인버터부는 서로 다른 극성을 갖는 9 레벨 전압을 출력하는 것을 특징으로 한다.
또한 본 발명의 또 다른 실시예에 따른 멀티레벨 인버터는 제1 전압원을 제공받아 제1 멀티레벨 전압으로 변환하여 출력하는 제1 멀티레벨 인버터; 및 상기 제1 전압원 또는 상기 제1 전압원과 독립된 적어도 하나의 제2 전압원을 제공받아 제2 멀티레벨 전압으로 변환하여 출력하고, 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 적어도 하나의 제2 멀티레벨 인버터를 포함하되, 상기 제1 멀티레벨 인버터 및 상기 제2 멀티레벨 인버터는, 입력된 전압을 적어도 2개의 전압으로 분할하는 전압 링크부; 상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 포함하며, 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부; 및 상기 스위칭부의 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 상기 제1 그룹의 스위칭소자 또는 상기 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를 포함하는 것을 특징으로 한다.
여기서 상기 제1 멀티레벨 인버터 및 상기 제2 멀티레벨 인버터 중 적어도 하나는 상기 스위칭부 및 상기 인버터부 중 적어도 하나의 제어에 따라 상기 위상이 다른 멀티레벨 전압이 출력되도록 하는 제어부를 포함하는 것을 특징으로 한다.
본 발명의 실시예에 따른 멀티레벨 인버터의 구동 방법은 전압원에 연결되는 전압 링크부가 입력된 전압을 적어도 2개의 전압으로 분할하는 단계; 상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 구동시켜 멀티레벨 전압을 출력하는 단계; 및 상기 스위칭부의 양단에 연결된 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시예에 따른 멀티레벨 인버터의 구동 방법은 복수의 전압원에 각각 연결되어 해당 전압원을 복수의 전압으로 분할하는 복수의 서브 전압 링크부 중 적어도 하나를 구동시키는 단계; 상기 서브 전압 링크부의 각 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들로 이루어지는 서브 스위칭부를 포함하고, 인접하는 상기 서브 스위칭부 간에 서로 전기적으로 연결되는 스위칭부가 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 단계; 상기 스위칭부의 양단에 연결된 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 멀티레벨 인버터의 구동 방법은 제1 멀티레벨 인버터가 제1 전압원을 제공받아 제1 멀티레벨 전압으로 변환하여 출력하는 단계; 적어도 하나의 제2 멀티레벨 인버터가 상기 제1 전압원 또는 상기 제1 전압원과 독립된 적어도 하나의 제2 전압원을 제공받아 제2 멀티레벨 전압으로 변환하여 출력하며, 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 단계를 포함하되, 상기 제1 멀티레벨 전압으로 변환하는 단계 및 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 단계는, 전압원에 연결되는 전압 링크부가 입력된 전압을 적어도 2개의 전압으로 분할하는 단계; 상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 구동시켜 멀티레벨 전압을 출력하는 단계; 및 상기 스위칭부의 양단에 연결된 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 단계를 포함하는 것을 특징으로 한다.
여기서 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 단계는, 상기 스위칭부를 구성하는 상기 스위칭소자들의 제어와 상기 제1 그룹의 스위칭소자와 상기 제2 그룹의 스위칭소자의 제어 중 적어도 하나의 제어에 의해 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 따르면, 출력전압 레벨의 수의 증가할수록 스위칭소자의 개수를 현저히 감소시킬 수 있고, 소자의 수를 줄임으로써 그만큼 시스템의 신뢰도를 향상시킬 수 있으며, 제조비용도 현저히 감소시킬 수 있을 것이다.
또한 가령 H 브리지 인버터를 구성하는 스위칭소자는 출력전압의 기본파 주파수에 동기되어 스위칭 손실을 줄일 수 있다.
나아가 하나의 반송신호만 사용하여 멀티레벨 인버터의 기본 셀을 구성하는 복수의 스위칭소자들에 대한 제어신호를 모두 발생시킬 수 있어 제어회로의 구성도 매우 용이하게 된다. 예를 들어 본 발명의 실시예에 따르면 단위 역률이 아닌 경우, 즉 전압과 전류의 위상이 서로 다른 경우에도 시스템의 동작이 가능하다.
도 1은 5 레벨 출력전압을 얻기 위한 일반적인 다이오드 클램핑 방식의 멀티레벨 인버터의 구조를 나타내는 도면,
도 2는 본 발명의 제1 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면,
도 3은 도 2의 스위칭부 및 인버터부를 제어하기 위한 제어신호의 생성 방법을 예시한 도면,
도 4는 도 2의 멀티레벨 인버터의 VDC/2 인가 방법의 일례를 보여주는 도면,
도 5는 도 2의 멀티레벨 인버터의 VDC/2 인가 방법의 다른 예를 보여주는 도면,
도 6은 도 2의 멀티레벨 인버터의 VDC 인가 방법을 보여주는 도면,
도 7은 도 2의 멀티레벨 인버터의 0 전압 인가 방법을 보여주는 도면,
도 8은 본 발명의 제2 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면,
도 9는 도 2의 멀티레벨 인버터의 시뮬레이션 결과를 나타내는 도면,
도 10은 도 8의 멀티레벨 인버터의 시뮬레이션 결과를 나타내는 도면,
도 11은 본 발명의 제3 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면,
도 12는 본 발명의 제4 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면이다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면이며, 도 3은 도 2의 스위칭부 및 인버터부를 제어하기 위한 PWM 신호의 생성 방법을 예시한 도면이다.
도 2에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 멀티레벨 인버터는 전원부(미표기), 전압 링크부(200), 스위칭부(210) 및 인버터부(220)의 일부 또는 전부를 포함하며, 나아가 스위칭부(210) 및 인버터부(220) 중 적어도 하나를 제어하기 위한 제어부(230)를 더 포함할 수 있을 것이다.
여기서 전원부는 태양전지와 같은 DC 전압원이거나 풍력발전과 같이 교류의 상용전원을 제공받아 DC 전압으로 변환하여 출력할 수 있다. 도 2에서는 이를 간략하게 전압원 VDC로 표시하였다. DC 전압을 출력하기 위하여 전원부는 입력된 교류 전원을 정류하기 위한 정류부 및 정류부에서 출력되는 전압을 평활하는 평활회로부를 포함할 수 있을 것이다.
전압 링크부(200)는 서로 직렬 연결되는 복수의 커패시터를 포함할 수 있다. 이때 서로 직렬 연결되는 복수의 커패시터의 일측과 타측은 전원부에서 출력되는 전압원의 양단에 각각 연결된다. 예를 들어 본 발명의 실시예에 따른 전압 링크부(200)가 도 2에서와 같이 커패시터 C1 및 C2로 구성된다고 가정할 때, 커패시터 C1 및 C2는 서로 직렬 연결되고, 커패시터 C1의 일측, 가령 양극성부와 커패시터 C2의 타측, 가령 음극성부는 DC 전압원의 양단에 각각 연결되는 것이다. 이를 통해 전압 링크부(200)를 구성하는 커패시터 C1 및 C2의 양단에는 각각 VDC/2의 전압이 걸리게 된다. 이와 같은 커패시터는 분압 저항으로 대체될 수도 있는 것이므로 본 발명의 실시예에서는 전압을 분할할 수 있다면 어떠한 소자이어도 무관할 것이다.
스위칭부(210)는 전기적으로 서로 직렬 연결되는 IGBT(Insulated Gate Bipolar Transistor)와 같은 복수의 스위칭소자들을 포함한다. 그리고 서로 직렬 연결되는 스위칭소자들 중 최 외곽에 위치하는 각각의 스위칭소자는 서로 직렬 연결된 커패시터(C1, C2)의 일측과 타측에 각각 연결된다. 여기서, 스위칭소자들이 전기적으로 서로 직렬 연결된다는 것은 가령 제1 스위칭소자의 소스 단자와 제2 스위칭소자의 드레인 단자가 연결되는 것을 의미할 수 있다. 또한 스위칭부(210)는 서로 직렬 연결된 스위칭소자 Q1 및 Q2의 중간점(혹은 제2 노드: N2)을 서로 직렬 연결되어 있는 커패시터들의 중성점(혹은 노드 1: N1)에 연결하게 된다.
본 발명의 실시예에 따른 스위칭부(210)는 예를 들어 도 2에 도시된 바와 같이 스위칭소자 T1, T2, Q1 및 Q2를 포함할 수 있다. 이때, 스위칭소자 T1의 컬렉터(혹은 드레인) 단자는 커패시터 C1의 일측에 연결되고 스위칭소자 T2의 컬렉터 단자는 커패시터 C2의 타측에 각각 연결된다. 그리고 스위칭소자 T1의 이미터(혹은 소스) 단자는 스위칭소자 Q1의 컬렉터 단자에, 스위칭소자 Q1의 이미터 단자는 스위칭소자 Q2의 컬렉터 단자에, 그리고 스위칭소자 Q2의 이미터 단자는 스위칭소자 T2의 컬렉터 단자에 연결됨으로써 스위칭소자 T1, T2, Q1 및 Q2는 전기적으로 서로 직렬 연결되게 된다. 또한 스위칭소자 Q1과 Q2가 서로 직렬 연결되는 연결점(N2)은 커패시터 C1과 C2가 서로 직렬 연결된 연결점(N1)에 서로 연결되게 된다.
상기의 구성에 따라 전압 링크부(200)로부터 스위칭부(210)를 이루는 스위칭소자 Q1 및 Q2에 인가되는 최대전압은 VDC/2가 되며, 스위칭소자 T1 및 T2는 삼각파 신호의 2주기에 한 번 턴-온되므로 스위칭 주파수는 삼각파 신호의 주파수의 1/2배가 된다. 예컨대 스위칭소자 Q1 및 Q2에 최대전압이 각각 인가되도록 하기 위하여 스위칭부(210)는 제어부(230)의 제어에 따라 스위칭소자 T1 및 T2는 턴-온시키고 스위칭소자 Q1 및 Q2는 턴-오프시킬 수 있을 것이다. 이의 경우 스위칭부(210)의 출력단을 통해 출력될 수 있는 최대전압은 VDC가 될 것이다. 구체적인 동작과 관련해서는 이후에 다시 다루기로 한다.
인버터부(220)는 스위칭부(210)의 출력 양단에 연결되어 적어도 하나의 토폴리지(topology) 형태를 이루는 IGBT와 같은 복수의 스위칭소자들을 포함한다. 이때 하나의 토폴리지는 2개의 스위칭소자가 직렬 연결되어 형성되는 것이 바람직하며, 각각의 스위칭소자들은 전류 인입단과 전류 인출단 사이에 연결되는 정류소자를 더 포함할 수 있다. 본 발명의 실시예에 따라 인버터부(220)는 스위칭소자들이 하프(half) 브리지 형태를 이루거나 도 2에서와 같이 풀(full) 브리지 형태를 이룰 수 있으며, 단상이 아닌 3상 전압을 얻기 위하여 3개의 토폴리지 형태를 이룰 수 있을 것이다. 이때 하프 브리지, 풀 브리지 및 3상 토폴리지 형태를 이루는 스위칭소자들은 전류 인입단과 전류 인출단 사이에 연결되는 정류소자를 더 포함함으로써 본 발명의 실시예에서는 H-브리지라 통칭될 수 있다.
도 2는 풀 브리지 형태를 이루는 H-브리지를 나타낸다. 좀더 살펴보면, 스위칭소자 S1과 S2는 서로 직렬 연결되어 하나의 토폴리지를 이루고 있다. 스위칭소자 S1의 컬렉터 단자는 스위칭부(210)의 출력단 일측, 즉 스위칭소자 Q1의 컬렉터 단자 및 스위칭소자 T1의 이미터 단자에 연결되고, 스위칭소자 S2의 이미터 단자는 스위칭부(210)의 출력단 타측, 즉 스위칭소자 Q2의 이미터 단자 및 스위칭소자 T2의 컬렉터 단자에 연결되며, 스위칭소자 S1의 이미터 단자는 스위칭소자 S2의 컬렉터 단자에 연결된다. 또한 스위칭소자 S3와 S4는 또 하나의 토폴리지를 형성하고 있다. 스위칭소자 S3의 컬렉터 단자는 스위칭부(210)의 출력단 일측에 연결되고, 스위칭소자 S4의 이미터 단자는 스위칭부(210)의 출력단 타측에 연결되며, 스위칭소자 S3의 이미터 단자와 스위칭소자 S4의 컬렉터 단자는 서로 연결된다. 이때 하나의 토폴리지를 형성하기 위하여 서로 연결되는 스위칭소자 S1과 S2의 연결점(N3)과 또 하나의 토폴리지를 형성하기 위하여 서로 연결되는 스위칭소자 S3와 S4의 연결점(N4)을 통해서는 멀티레벨의 전압이 출력되며, 이때 2개의 연결점(N3, N4)에는 변압기 등의 부하가 추가로 연결될 수 있을 것이다.
위의 구성에 따라 H-브리지를 구성하는 스위칭소자의 최대인가 전압은 앞서 언급한 대로 VDC가 되며, 스위칭부(210)의 스위칭소자들과 인버터부(220)를 구성하는 스위칭소자들의 온/오프 구동에 따라 인버터부(220)의 출력단(Vo)을 통해서는 VDC, VDC/2, 0, -VDC, -VDC/2의 5 단계의 레벨을 갖는 전압이 출력된다. 이를 위하여 본 발명의 실시예에 따른 멀티레벨 인버터는 상보적으로 동작하는 4쌍의 스위칭소자로 구분될 수 있다. 다시 말해 도 2에서 볼 때 각각의 스위칭 쌍은 스위칭소자 (S1, S2), (S3, S4), (T1, Q1) 및 (T2, Q2)로 구성될 수 있는데, 각 전압레벨에 따라 스위칭 조합이 얼마든지 다를 수 있으므로 본 발명의 실시예에서는 그러한 조합에 특별히 한정하지는 않을 것이다. 다만 인버터부(220)의 스위칭소자 S1와 S4는 S2 및 S3와 상보적으로 동작하는 것이 바람직하다. 다시 말해, S1과 S4가 턴-온되면 S2와 S3는 턴-오프되고, 그 반대의 경우도 마찬가지가 된다.
예를 들어 5-레벨 PWM 인버터에서 각 전압 레벨에 따른 동작 모드의 범위를 정하기 위하여 기준파(Vref)의 순시 크기와 삼각파 진폭을 이용하여 순시전압 변조 지수(ma)를 구할 수 있는데, 이는 <수학식 1>에서와 같이 정의될 수 있을 것이다.
Figure pat00001
여기서, Vref는 기준전압의 순시값이고, Vc는 반송파의 피크-피크 크기이다.
ma를 이용하여 제안한 본 발명의 실시예에 따른 멀티레벨 인버터의 동작은 4가지의 전압레벨 동작 모드로 구분될 수 있는데, 각 모드는 2가지의 전압레벨을 출력한다. 이와 같은 각 모드의 범위와 인버터부(220)의 출력 전압은 <수학식 2> 내지 <수학식 5>에서와 같이 나타낼 수 있다.
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
스위칭부(210)를 구성하는 스위칭소자들(T1, T2, Q1 및 Q2)과 인버터부(220)의 스위칭소자들(S1 ~ S4)을 제어하기 위한 제어신호를 생성하는 방법은 도 3에서와 같이 나타낼 수 있다.
도 3은 하나의 삼각파로 위상반전 배열법과 동일한 특성을 갖도록 구현한 PWM 기법을 나타낸 것으로서, 가령 기준파(혹은 기준전압)(Vref)가 0보다 크면, 스위칭소자 S1과 S4가 턴온되고, 기준파가 0보다 작으면, 스위칭소자 S2와 S3가 턴온되도록 한다.
이때 스위칭부(210)의 스위칭소자들에 대한 PWM 신호를 만드는 방법은 다음과 같다. 만약 기준파가 O과 Vc 사이에 있고(Mode 2), 삼각파와 직접 비교하여 Vref 〉Vcarrier일 때는 T1 또는 T2를 교대로 턴온시키고, Vref 〈 Vcarrier일 때는 T1 및 T2를 턴오프시킨다. 만약 기준파가 Vc보다 크다면(Mode 1), 기준파에 Vc만큼 빼주어 삼각파와 비교한다. Vref - Vc 〉Vcarrier일 때는 T1 및 T2를 동시에 턴온시키고, Vref - Vc 〈 Vcarrier일 때는 T1 또는 T2를 교대로 턴오프시킨다. 기준파가 0보다 작은 경우에는 PWM 신호를 만들어 내기 위하여 위상을 180도 반전시킨 -Vref가 사용된다. -Vref가 Vc보다 작을 때(Mode 3), -Vref는 삼각파와 직접 비교하고, -Vref가 Vc보다 클 때(Mode 4), -Vref에 Vc만큼 빼주어 삼각파와 비교한다. 기준파가 O보다 작은 경우에는 0보다 클 때와 동일한 방법으로 PWM 신호를 발생시킨다. 스위칭소자 Q1과 Q2는 T1과 T2와 상보적으로 동작한다.
상기와 같은 스위칭부(210)와 인버터부(220)를 구성하는 스위칭소자들의 동작은 실질적으로 제어부(230)의 제어에 의해 동작하게 될 것이다. 따라서 본 발명의 실시예에 따른 제어부는 기준파와 삼각파를 비교하여 비교 결과에 따라 동작모드를 결정하고, 결정한 모드에 따라 스위칭소자들을 동작시킬 수 있을 것이다. 이에 근거해 볼 때, 제어부(230)는 기준파와 삼각파를 비교하기 위한 비교부 및 비교 결과에 따라 동작 모드를 결정하기 위한 모드 선택부 등을 포함할 수 있으며, 나아가 제어부(230)는 도면에 도시하지는 않았지만 기준파 및 삼각파를 발생시키기 위한 기준파 발생기 및 삼각파 발생기를 포함하거나 이에 연동할 수 있을 것이다.
본 발명의 실시예에서와 같은 멀티레벨 인버터의 설계시 중요한 이슈 중 하나는 전압 링크부(200)를 구성하는 커패시터들의 전압 균형을 맞추는 문제이다. 다시 말해 커패시터 C1과 C2의 전압은 VDC/2로 동일하게 균형을 이루어야 한다. 연결점(N1)의 이동이 없는 이상적인 상태에서는 커패시터 C1과 C2의 전압은 물론 VDC/2를 갖는다. 그러나 실질적으로 C1과 C2의 충전과 방전에 의해 중성점(N1)의 전압이 계속해서 변하게 된다. 커패시터의 전압 균형이 되지 않으면, 출력 전압은 대칭적이지 않게 되고, 그 결과 출력 전류의 고조파 성분이 높아지게 된다.
이와 같은 문제의 해결을 위하여 본 발명의 실시예에 따른 멀티레벨 인버터는 스위칭 상태를 적절히 선택할 필요가 있다. 예를 들어 Mode 1에서는 도 4 내지 6과 같은 3가지 스위칭 상태를 갖도록 동작시키거나 Mode 2에서는 도 4 및 도 5, 그리고 도 7과 같은 3가지의 스위칭 상태를 갖도록 동작시킨다. 도 4 및 도 5와 같이 오직 한 개의 DC 링크 스위칭소자만 턴온일 때 출력 전압은 모두 VDC/2가 되지만, 이때 사용되는 커패시터는 다를 수 있다. 따라서 전압 링크부(200)를 구성하는 가령 DC 링크 커패시터의 전압 균형을 위해 도 4 및 도 5의 상태를 번갈아 가며 사용할 수 있다. 예를 들어, Mode 2에서는 DC 링크 스위치, 즉 스위칭부(210)의 스위칭소자(T1, T2)를 교대로 턴온시키고 Mode 1에서는 교대로 턴오프시키는 것이다.
그러면 도 4 내지 도 7을 참조하면 본 발명의 실시예에 따른 멀티레벨 인버터의 구동 방법의 다양한 예들을 좀더 구체적으로 살펴보도록 한다.
도 4는 도 2의 멀티레벨 인버터의 VDC/2 인가 방법의 일례를 보여주는 도면이고, 도 5는 도 2의 멀티레벨 인버터의 VDC/2 인가 방법의 다른 예를 보여주는 도면이다.
먼저, 도 4를 도 2와 함께 참조하면, 본 발명의 실시예에 따른 멀티레벨 인버터는 VDC/2의 전압을 출력하기 위해 도 4의 (a) 및 (b)에서와 같이 스위칭부(210)의 스위칭소자 Q1 및 T2를 턴온시킴과 동시에 인버터부(220)를 구성하는 스위칭소자 S1 및 S4를 턴온시킨다. 물론 이의 경우 나머지 스위칭소자들(T1, Q2, S2, S3)은 턴오프시키게 된다. 이에 따라 전압 링크부(200)를 구성하는 커패시터 C2와 인버터부(220)의 출력단 사이에 전류 패스(path)가 형성됨으로써 커패시터 C2에 차징된 VDC/2의 전압은 인버터부(220)의 출력단을 통해 출력된다.
만약 전압 링크부(200)를 구성하는 커패시터 C1에 차징된 VDC/2의 전압을 출력시키고자 한다면 본 발명의 실시예에 따른 멀티레벨 인버터는 도 5의 (a) 및 (b)에서와 같이 스위칭부(210)를 구성하는 스위칭소자 T1 및 Q2를 턴온시킴과 동시에 인버터부(220)의 스위칭소자 S1 및 S4를 턴온시킬 수 있다. 그리고 나머지 스위칭소자들은 턴오프시킨다. 그 결과 전압 링크부(200)를 구성하는 커패시터 C1과 인버터부(220)의 출력단 사이에 전류 패스가 형성됨으로써 커패시터 C1에 차징된 VDC/2의 전압이 인버터부(220)의 출력단을 통해 출력된다.
물론 도 4 및 도 5에서는 VDC/2의 전압을 출력시키기 위하여 인버터부(220)의 스위칭소자 S1 및 S4가 동작하는 것을 예로 들어 설명하였지만, 이후의 <표 1>을 통해서 알 수 있듯이 -VDC/2의 전압을 출력시키기 위하여는 인버터부(220)의 스위칭소자 S2 및 S3가 동작하도록 하거나, 매 단계마다 스위칭소자 S1 및 S4와 상보적으로 동작하도록 제어할 수도 있는데, 이는 어디까지나 시스템 설계자의 설계 의도에 따라 얼마든지 변경될 수 있는 사항이므로 본 발명의 실시예에서는 그것에 특별히 한정하지는 않을 것이다.
도 6은 도 2의 멀티레벨 인버터의 VDC 인가 방법을 보여주는 도면이다.
도 6을 도 2와 함께 참조하면, 본 발명의 실시예에 따른 멀티레벨 인버터는 VDC의 전압을 부하로 인가하기 위하여 스위칭부(210)를 구성하는 스위칭소자 T1 및 T2를 턴온시킴과 동시에 인버터부(220)를 구성하는 스위칭소자 S1 및 S4를 턴온시킨다. 그리고 나머지 스위칭소자 Q1 및 Q2, 그리고 S2 및 S3는 턴오프시킨다. 그 결과 전압 링크부(200)의 커패시터 C1 및 C2와 인버터부(220)의 출력단 사이에 전류 패스가 형성됨으로써 커패시터 C1 및 C2에 각각 차징된 VDC/2 전압의 합에 의한 VDC 전압이 인버터부(220)의 출력단을 통해 출력된다.
물론 이의 경우에도 -VDC 전압을 인버터(220)를 통해 출력하기 위하여 이후의 <표 1>에서 볼 수 있듯이 인버터부(220)의 스위칭소자 S2 및 S3를 턴온시키고 S1 및 S4를 턴오프시킬 수 있으며, 매 단계마다 스위칭소자 S2 및 S3를 S1 및 S4와 상보적으로 동작하도록 제어부를 통해 제어할 수도 있을 것이다.
도 7은 도 2의 멀티레벨 인버터의 0 전압 인가 방법을 보여주는 도면이다.
도 7을 도 2와 함께 참조하면, 본 발명의 실시예에 따른 멀티레벨 인버터는 스위칭부(210)를 구성하는 스위칭소자 Q1 및 Q2는 턴온시킴과 동시에 인버터부(220)를 구성하는 스위칭소자 S1 및 S4를 턴온시킨다. 이때 나머지 스위칭소자 T1 및 T2, 그리고 S2 및 S3는 턴오프시킨다. 그 결과 전압 링크부(200)의 커패시터 C1 및 C2와 인버터부(220)의 출력단 사이에 전류 패스가 차단됨으로써 출력단을 통해서는 커패시터 C1 및 C2에 차징된 어떠한 전압도 출력되지 않게 된다.
물론 인버터부(220)를 구성하는 스위칭소자 S2 및 S3를 턴온시킨다 하더라도 인버터부(220)의 출력단을 통해서는 여전히 0 전압이 출력되므로 본 발명의 실시예에서는 0 전압을 출력시키기 위하여 스위칭소자 S1 및 S4를 함께 턴온시키거나 스위칭소자 S2 및 S3를 턴온시켜도 무관하다. 그러나 0 전압이라 하더라도 스위칭소자의 열화 등에 관계된다면 매 단계마다 스위칭소자 S1 및 S4를 스위칭소자 S2 및 S3와 상보적으로 동작시킬 수도 있을 것이다.
지금까지의 다양한 구동 방법을 도표로 간략하게 정리하면 <표 1>에서와 같이 나타낼 수 있다. <표 1>은 본 발명의 실시예에 따른 멀티레벨 인버터의 스위칭 상태에 따른 출력 전압의 레벨을 보여준다.
Figure pat00006
도 8은 본 발명의 제2 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면이다.
도 8에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 멀티레벨 인버터는 9-레벨 인버터를 나타내는 것으로서, 도 2에서와 마찬가지로 전압 링크부(800), 스위칭부(810) 및 인버터부(820)의 일부 또는 전부를 포함할 수 있으며, 나아가 제어부(미도시)를 더 포함할 수 있다.
여기서, 도 8의 멀티레벨 인버터를 구성하는 전압 링크부(800)는 복수의 전압 서브-링크부를 포함할 수 있는데, 예를 들어 제1 서브-링크부는 전압원 1(V1)의 양단에서 서로 직렬 연결되어 있는 제1 그룹의 커패시터 C11 및 C12를 포함할 수 있으며, 제2 서브-링크부는 전압원 2(V2)의 양단에서 서로 직렬 연결되어 있는 제2 그룹의 커패시터 C21 및 C22를 포함할 수 있다.
그리고 스위칭부(810)는 제1 및 제2 서브-스위칭부를 포함할 수 있다. 제1 서브-스위칭부는 제1 그룹을 이루는 커패시터 C11 및 C12의 양단에서 서로 전기적으로 직렬 연결되어 있는 스위칭소자 T11, Q11, Q12 및 T12를 포함할 수 있으며, 이때 커패시터 C11 및 C12의 중성점과 스위칭소자 Q11 및 Q12의 중간점은 서로 연결된다. 또한 제2 서브-스위칭부는 제2 그룹을 이루는 커패시터 C21 및 C22의 양단에서 전기적으로 서로 직렬 연결되는 스위칭소자 T21, Q21, Q22 및 T22를 포함할 수 있으며, 이때 커패시터 C21 및 C22의 중성점과 스위칭소자 Q21 및 Q22의 중간점은 서로 연결된다. 나아가 제1 및 제2 서브-스위칭부는 서로 전기적으로 연결될 수 있는데, 가령 도 2에서와 같이 스위칭소자 Q12의 이미터 단자와 Q21의 컬렉터 단자를 서로 연결할 수 있을 것이다.
또한 H 브리지 형태의 인버터부(820)는 도 2에서의 인버터부(220)와 마찬가지로 4개의 스위칭소자들을 포함할 수 있다. 이때 2개의 스위칭소자들이 서로 직렬 연결되어 이루어진 복수의 토폴리지의 양단은 스위칭부(210)의 양단에 각각 연결된다. 예를 들어 스위칭부(810)의 출력 양단을 이루는 스위칭소자 Q11의 컬렉터 단자 및 Q22의 이미터 단자에 각각 연결될 수 있다.
이와 같은 점을 제외한 도 8에서의 기타 개별 소자들의 구체적인 연결 구조는 도 2를 참조한 멀티레벨 인버터에서와 크게 다르지 않으므로 그 내용들로 대신하고자 한다.
상기의 구성에 따른 동작 과정을 간략하게 살펴보면, 본 발명의 제2 실시예에 따른 멀티레벨 인버터는 스위칭부(810)를 구성하는 스위칭소자들의 다양한 온/오프 동작에 따라 다양한 레벨의 전압을 출력할 수 있을 것이다. 다시 말해, 도 2의 멀티레벨 인버터와 비교해 볼 때, 도 8의 멀티레벨 인버터는 제1 그룹을 이루는 커패시터 C11 및 C12와 제2 그룹을 이루는 커패시터 C21 및 C22에 각각 차징되어 있는 전압을 적절히 합함으로써 ±3/2VDC의 전압과 ±2VDC의 전압을 더 출력할 수 있다.
예를 들어, ±2VDC의 전압을 인버터부(820)의 출력단을 통해 부하로 인가하기 위하여 스위칭부(810)를 구성하는 스위칭소자 T11, T12, T21 및 T22는 턴온시킴과 동시에 Q11, Q12, Q21 및 Q22는 턴오프시키게 된다. 이때 인버터부(820)를 구성하는 스위칭소자 S11과 S14는 턴온시킴과 동시에 스위칭소자 S12 및 S13는 턴오프시킴으로써 2VDC 전압이 인버터부(820)의 출력단을 통해 부하로 출력될 수 있도록 하고, 스위칭소자 S12 및 S13을 턴온시킴과 동시에 스위칭소자 S11과 S14는 턴오프시킴으로써 -2VDC의 전압을 부하로 인가할 수 있다. 물론 이와 같은 동작은 제어부의 제어하에 이루어지는 것이 바람직하다.
기타 다양한 레벨의 전압을 출력하기 위하여 스위칭부(810)를 구성하는 스위칭소자들의 구동 및 인버터부(820)를 구성하는 스위칭소자들의 동작과 관련해서는 지금까지 도 2 및 도 8을 참조하여 설명한 내용들로부터 충분히 이해될 수 있으므로 더 이상의 설명은 생략하도록 한다.
도 9는 도 2의 멀티레벨 인버터의 시뮬레이션 결과를 나타내는 도면으로서 도 9의 (a)는 출력전압의 파형을 나타내고, 도 9의 (b)는 전류지령, 출력전류 및 계통전압의 파형을 나타내고 있다. 또한 도 10은 도 8의 멀티레벨 인버터의 시뮬레이션 결과를 나타내는 도면으로서 도 10의 (a)는 출력전압의 파형을 나타내고, 도 10의 (b)는 전류지령, 출력전류 및 계통전압의 파형을 나타내고 있다.
본 시뮬레이션에서는 멀티레벨 인버터의 동작 특성을 확인하기 위하여 PSIM 시뮬레이션 프로그램을 사용하였다. <표 2>는 시뮬레이션에 사용한 인버터의 시스템의 사양이며 PI 전류제어기를 사용하였다.

정격출력
3 kVA
직류링크전압
400 V

계통전압
220 Vrms
선전류
13.6 Arms

DC 링크 커패시터
1000 ㎌
필터 인덕터
1 mH

스위칭주파수
5 ㎑
계통주파수
60 ㎐
도 9는 역률이 0.707일 때, 출력전압과 출력전류, 계통전압을 나타내고 있으며, 계통전압과 출력전류의 위상차를 보기 위하여 출력전류를 10배 확대하였다.
도 10에 나타낸 9 레벨 인버터의 커패시터 전압과 출력전압, 그리고 전류 파형을 도 9의 5 레벨 인버터의 출력 전류와 비교해 보았을 때, 도 10의 전류 파형이 더욱 정현파에 가까운 것을 확인할 수 있을 것이다.
도 11은 본 발명의 제3 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면이다.
도 11에 도시된 바와 같이, 본 발명의 제3 실시예에 따른 멀티레벨 인버터는 도 8을 참조한 본 발명의 제2 실시예에 따른 멀티레벨 인버터와 유사한 구조를 갖는다. 다만, 도 11의 멀티레벨 인버터는 도 8의 멀티레벨 인버터보다 출력전압 레벨을 더 확장할 수 있는 방식이다.
다시 말해, 도 11의 멀티레벨 인버터는 전압원 n(Vn)에 대응되어 제n 그룹을 이루는 커패시터들을 포함하는 전압 링크부(1100), 제n 그룹을 이루는 커패시터들과 서로 결합되어 구성되는 제n 서브-스위칭부를 포함하는 스위칭부(1110)를 포함하게 된다. 물론 이의 경우에는 인버터부(1120)의 스위칭소자들은 4개로 동일하다.
이와 같은 점을 제외하면 본 발명의 제3 실시예에 따른 멀티레벨 인버터는 도 2를 참조한 멀티레벨 인버터 및 도 8을 참조한 멀티레벨 인버터와 그 연결 구조 및 동작 방법이 크게 다르지 않으므로 그 내용들로 대신하고자 한다.
도 12는 본 발명의 제4 실시예에 따른 멀티레벨 인버터의 구조를 나타내는 도면이다.
도 12는 토폴리지를 3개 사용하여 3상의 각 상에 설치하여 구성한 3상 5 레벨 인버터를 나타내는 것으로서, 도 2에 나타낸 멀티레벨 인버터의 확장된 형태다.
다시 말해, 본 발명의 제4 실시예에 따른 멀티레벨 인버터는 도 2에서와 같이 구성되는 독립적인 복수의 멀티레벨 인버터(1200_1, 1200_2, 1200_3), 각각의 멀티레벨 인버터(1200_1, 1200_2, 1200_3)의 출력단에 부하로서 각각 연결되어 있는 복수의 변압기(1210_1, 1210_2, 1210_3)를 포함한다. 이때 변압기(1210_1, 1210_2, 1210_3)에서 2차 측의 일측 탭은 각각의 전압 출력단(Va, Vb, Vc)이 되며, 타측 탭들은 서로 전기적으로 연결된다.
상기의 구성에 따라 본 발명의 제4 실시예에 따른 멀티레벨 인버터는 각각의 멀티레벨 인버터((1200_1, 1200_2, 1200_3)를 통해 다양한 레벨을 가지면서 각 멀티레벨 인버터((1200_1, 1200_2, 1200_3)간 위상차 있는 전압을 출력할 수 있을 뿐 아니라, 각각의 변압기(1210_1, 1210_2, 1210_3)를 통해서는 전압을 승압시켜 출력할 수 있게 되는 것이다.
이와 같은 제외한 기타 개별 소자들의 연결 구조 및 구동 방법과 관련해서는 앞서 도 2를 참조한 멀티레벨 인버터를 통해 충분히 설명하였으므로 그 내용들로 대신하며 더 이상의 설명은 생략하도록 한다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
가령, 본 발명의 실시예에서 스위칭소자들은 MOS FET에 한정되는 것이 아니라 접합형 FET, BJT(Bipolar Junction Transistor), IGBT(Insulatied Gate Bipolar Transistor), JFET(Junction gate FET), 다이오드 중 적어도 하나로 이루어질 수 있다. 그러므로, FET 계열 소자의 게이트 또는 BJT, IGBT 계열 소자의 베이스는 스위칭소자의 구동단으로 통칭하여 사용될 수 있다. 또한, FET 계열 소자의 드레인 또는 BJT, IGBT 계열 소자의 컬렉터는 스위칭소자의 전류 인입단이라 지칭될 수 있으며, FET 계열 소자의 소스 및 BJT, IGBT 계열 소자의 이미터는 전류 인출단이라 지칭될 수 있다.
200, 800, 1100: 전압 링크부 210, 810, 1110: 스위칭부
220, 820, 1120: 인버터부 1200_1~1200_3: 멀티레벨 인버터
1210_1~1210_3: 변압기

Claims (13)

  1. 입력된 전압을 적어도 2개의 전압으로 분할하는 전압 링크부;
    상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 포함하며, 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부; 및
    상기 스위칭부의 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 상기 제1 그룹의 스위칭소자 또는 상기 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를
    포함하는 것을 특징으로 하는 멀티레벨 인버터.
  2. 제1항에 있어서,
    상기 스위칭부의 상기 스위칭소자들 중 서로 인접하는 스위칭소자는 서로 연결되어 직렬 형태를 이루는 것을 특징으로 하는 멀티레벨 인버터.
  3. 제1항에 있어서,
    상기 스위칭부의 상기 스위칭소자들은 동일 특성의 전력용 소자인 것을 특징으로 하는 멀티레벨 인버터.
  4. 제1항에 있어서,
    상기 멀티레벨 인버터는 상기 스위칭부 및 상기 인버터부의 스위칭소자들을 제어하는 제어부를 더 포함하며,
    상기 제어부는 정현파 신호와 삼각파 신호를 이용해 제어신호를 생성하고, 생성한 상기 제어신호를 통해 상기 스위칭소자들을 제어하는 것을 특징으로 하는 멀티레벨 인버터.
  5. 복수의 전압원에 각각 연결되어 해당 전압원을 복수의 전압으로 분할하는 복수의 서브 전압 링크부를 포함하는 전압 링크부;
    상기 서브 전압 링크부의 각 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들로 이루어진 서브 스위칭부를 포함하고, 인접하는 상기 서브 스위칭부 간에는 서로 전기적으로 연결되며, 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부;
    상기 스위칭부의 출력 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 상기 제1 그룹의 스위칭소자 또는 상기 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를
    포함하는 것을 특징으로 하는 멀티레벨 인버터.
  6. 제5항에 있어서,
    상기 스위칭부의 출력 양단에 연결된 복수의 스위칭소자들은 인접하는 스위칭소자가 서로 연결되어 직렬 형태를 이루는 것을 특징으로 하는 멀티레벨 인버터.
  7. 제5항에 있어서,
    상기 전압 링크부는 상기 해당 전압원을 2개의 전압으로 분할하는 2개의 서브 전압 링크부를 갖는 경우, 상기 인버터부는 서로 다른 극성을 갖는 9 레벨 전압을 출력하는 것을 특징으로 하는 멀티레벨 인버터.
  8. 제1 전압원을 제공받아 제1 멀티레벨 전압으로 변환하여 출력하는 제1 멀티레벨 인버터; 및
    상기 제1 전압원 또는 상기 제1 전압원과 독립된 적어도 하나의 제2 전압원을 제공받아 제2 멀티레벨 전압으로 변환하여 출력하고, 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 적어도 하나의 제2 멀티레벨 인버터를 포함하되,
    상기 제1 멀티레벨 인버터 및 상기 제2 멀티레벨 인버터는,
    입력된 전압을 적어도 2개의 전압으로 분할하는 전압 링크부;
    상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 포함하며, 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 스위칭부; 및
    상기 스위칭부의 양단에 연결된 제1 그룹 및 제2 그룹의 스위칭소자들을 포함하며, 상기 제1 그룹의 스위칭소자 또는 상기 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 인버터부를
    포함하는 것을 특징으로 하는 멀티레벨 인버터.
  9. 제8항에 있어서,
    상기 제1 멀티레벨 인버터 및 상기 제2 멀티레벨 인버터 중 적어도 하나는 상기 스위칭부 및 상기 인버터부 중 적어도 하나의 제어에 따라 상기 위상이 다른 멀티레벨 전압이 출력되도록 하는 제어부를 포함하는 것을 특징으로 하는 멀티레벨 인버터.
  10. 전압원에 연결되는 전압 링크부가 입력된 전압을 적어도 2개의 전압으로 분할하는 단계;
    상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 구동시켜 멀티레벨 전압을 출력하는 단계; 및
    상기 스위칭부의 양단에 연결된 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 단계를
    포함하는 것을 특징으로 하는 멀티레벨 인버터의 구동 방법.
  11. 복수의 전압원에 각각 연결되어 해당 전압원을 복수의 전압으로 분할하는 복수의 서브 전압 링크부 중 적어도 하나를 구동시키는 단계;
    상기 서브 전압 링크부의 각 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들로 이루어진 서브 스위칭부를 포함하고, 인접하는 상기 서브 스위칭부 간에 서로 전기적으로 연결되는 스위칭부가 상기 스위칭소자들의 구동에 따라 멀티레벨 전압을 출력하는 단계;
    상기 스위칭부의 양단에 연결된 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 단계를
    포함하는 것을 특징으로 하는 멀티레벨 인버터의 구동 방법.
  12. 제1 멀티레벨 인버터가 제1 전압원을 제공받아 제1 멀티레벨 전압으로 변환하여 출력하는 단계;
    적어도 하나의 제2 멀티레벨 인버터가 상기 제1 전압원 또는 상기 제1 전압원과 독립된 적어도 하나의 제2 전압원을 제공받아 제2 멀티레벨 전압으로 변환하여 출력하며, 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 단계를 포함하되,
    상기 제1 멀티레벨 전압으로 변환하는 단계 및 상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 단계는,
    전압원에 연결되는 전압 링크부가 입력된 전압을 적어도 2개의 전압으로 분할하는 단계;
    상기 전압 링크부의 출력 양단과 상기 전압을 분할하는 중간 노드(Node)에 각각 연결되는 복수의 스위칭소자들을 구동시켜 멀티레벨 전압을 출력하는 단계; 및
    상기 스위칭부의 양단에 연결된 제1 그룹의 스위칭소자 또는 제2 그룹의 스위칭소자의 상보적 동작시 주기적으로 상기 멀티레벨 전압의 극성을 변경하여 출력하는 단계를
    포함하는 것을 특징으로 하는 멀티레벨 인버터의 구동 방법.
  13. 제12항에 있어서,
    상기 제2 멀티레벨 전압을 상기 제1 멀티레벨 전압과 위상이 서로 다르게 출력하는 단계는, 상기 스위칭부를 구성하는 상기 스위칭소자들의 제어와 상기 제1 그룹의 스위칭소자와 상기 제2 그룹의 스위칭소자의 제어 중 적어도 하나의 제어에 의해 이루어지는 것을 특징으로 하는 멀티레벨 인버터의 구동 방법.
KR1020110127369A 2011-11-30 2011-11-30 멀티레벨 인버터 및 그 인버터의 구동 방법 KR101287444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127369A KR101287444B1 (ko) 2011-11-30 2011-11-30 멀티레벨 인버터 및 그 인버터의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127369A KR101287444B1 (ko) 2011-11-30 2011-11-30 멀티레벨 인버터 및 그 인버터의 구동 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130059199A Division KR101312589B1 (ko) 2013-05-24 2013-05-24 멀티레벨 인버터 및 그 인버터의 구동 방법

Publications (2)

Publication Number Publication Date
KR20130061011A true KR20130061011A (ko) 2013-06-10
KR101287444B1 KR101287444B1 (ko) 2013-07-19

Family

ID=48859326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127369A KR101287444B1 (ko) 2011-11-30 2011-11-30 멀티레벨 인버터 및 그 인버터의 구동 방법

Country Status (1)

Country Link
KR (1) KR101287444B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101611021B1 (ko) * 2014-02-27 2016-04-08 명지대학교 산학협력단 무정전 전원장치 및 이에 사용되는 인버터
KR20160109129A (ko) * 2015-03-10 2016-09-21 한밭대학교 산학협력단 단일 입력 전압원과 배터리 직병렬 결합을 이용한 멀티레벨 인버터

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244005B2 (ja) 2003-10-28 2009-03-25 富士電機ホールディングス株式会社 多レベル出力電力変換装置
KR100928549B1 (ko) 2007-11-30 2009-11-24 한국전기연구원 스위치 클램프트 멀티-레벨 인버터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101611021B1 (ko) * 2014-02-27 2016-04-08 명지대학교 산학협력단 무정전 전원장치 및 이에 사용되는 인버터
KR20160109129A (ko) * 2015-03-10 2016-09-21 한밭대학교 산학협력단 단일 입력 전압원과 배터리 직병렬 결합을 이용한 멀티레벨 인버터

Also Published As

Publication number Publication date
KR101287444B1 (ko) 2013-07-19

Similar Documents

Publication Publication Date Title
Samizadeh et al. A new topology of switched-capacitor multilevel inverter with eliminating leakage current
US9800167B2 (en) Multi-phase AC/AC step-down converter for distribution systems
Adam et al. Modular multilevel inverter: Pulse width modulation and capacitor balancing technique
Sun et al. Beyond the MMC: Extended modular multilevel converter topologies and applications
KR101769176B1 (ko) 멀티레벨 인버터 시스템
US20090244936A1 (en) Three-phase inverter
CN104779824A (zh) 具有减小的共模电压的多电平转换器系统和方法
Ebrahimi et al. A new single DC source six-level flying capacitor based converter with wide operating range
Khoshkbar-Sadigh et al. Thermal and performance comparison of active neutral-point-clamped (anpc) and dual flyingcapacitor anpc (dfc-anpc) inverters
Zhao et al. Low-voltage stress seven-level inverter based on symmetrical capacitors
Sandeep et al. Seven-level active-neutral-point-clamped inverter topology with voltage boosting capability
Ladoux et al. Comparative study of variant topologies for MMC
KR101297320B1 (ko) 향상된 전력품질을 제공하는 단상풀브릿지인버터
Beik et al. A new modular neutral point clamped converter with space vector modulation control
Tayyab et al. Submodule capacitor voltage balancing of modular multilevel converter
Kou et al. DC-link capacitor voltage balancing technique for phase-shifted PWM-based seven-switch five-level ANPC inverter
Tran et al. A three-phase cascaded H-bridge quasi switched boost inverter for renewable energy
KR101312589B1 (ko) 멀티레벨 인버터 및 그 인버터의 구동 방법
KR101287444B1 (ko) 멀티레벨 인버터 및 그 인버터의 구동 방법
Mu et al. A semi-two-stage DC-AC power conversion system with improved efficiency based on a dual-input inverter
Islam et al. Power converter topologies for grid-integrated medium-voltage applications
Wang et al. New low-cost five-level active neutral-point clamped converter
Salari et al. A novel nine-level boost inverter with reduced structure and simple DC link capacitor control
Patel et al. A novel multilevel inverter topology producing 9-level to 17-level voltage with reduced switch count
Sarkar et al. Performance Improved Multi-Level OEIM Drive With Voltage Boost Through Unequal Levels

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 7