KR20130040526A - Fabricating method for electrode substrate - Google Patents

Fabricating method for electrode substrate Download PDF

Info

Publication number
KR20130040526A
KR20130040526A KR1020110105355A KR20110105355A KR20130040526A KR 20130040526 A KR20130040526 A KR 20130040526A KR 1020110105355 A KR1020110105355 A KR 1020110105355A KR 20110105355 A KR20110105355 A KR 20110105355A KR 20130040526 A KR20130040526 A KR 20130040526A
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
forming
master
Prior art date
Application number
KR1020110105355A
Other languages
Korean (ko)
Inventor
황춘섭
박동식
Original Assignee
주식회사 엔엔피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엔엔피 filed Critical 주식회사 엔엔피
Priority to KR1020110105355A priority Critical patent/KR20130040526A/en
Publication of KR20130040526A publication Critical patent/KR20130040526A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H05K3/287—Photosensitive compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Abstract

PURPOSE: An electrode substrate manufacturing method is provided to improve production yield rate by consecutively forming an UV resin layer and a substrate at the upper part of an insulating layer and an electrode circuit layer. CONSTITUTION: A master mold(101) is manufactured at the one side of a master substrate(102). An electrode circuit layer(106) is formed on a master electrode layer. A first UV resin layer(108) is formed at an insulating layer and the upper part of the electrode circuit layer. A substrate is formed on the first UV resin layer. The master mold and the first UV resin layer are separated. [Reference numerals] (AA) UV curing;

Description

전극 기판 제조 방법{FABRICATING METHOD FOR ELECTRODE SUBSTRATE}Electrode substrate manufacturing method {FABRICATING METHOD FOR ELECTRODE SUBSTRATE}

본 발명의 실시예는 전극 기판 제조 방법에 관한 것으로서, 보다 상세하게는 마스터 금형에 형성된 전극 회로층을 기판 상의 UV 수지층으로 전사시켜 형성되는 전극 기판 제조 방법에 관한 것이다.
Embodiment of the present invention relates to an electrode substrate manufacturing method, and more particularly to an electrode substrate manufacturing method formed by transferring the electrode circuit layer formed in the master mold to the UV resin layer on the substrate.

최근, 정보를 시각화하여 전달하는 디스플레이 산업의 중요성이 증대되고 있다. 그 중에서 플렉시블 디스플레이는 더 얇고 가벼우며 휴대하기가 편리하여 차세대 디스플레이로 주목받고 있다. 이러한 플렉시블 디스플레이를 실현하기 위해서는 기존의 딱딱한 유리 기판이 아니라 유연한 기판에 전극 회로를 구현할 수 있는 전극 제조기술이 필요하다. Recently, the importance of the display industry for visualizing and transmitting information is increasing. Among them, flexible displays are attracting attention as next-generation displays because they are thinner, lighter and easier to carry. In order to realize such a flexible display, an electrode manufacturing technology capable of implementing an electrode circuit on a flexible substrate, rather than a conventional rigid glass substrate, is required.

기존에는 유연한 기판의 일면 전체에 산화인듐주석(Indumn Tin Oxide, ITO)을 스퍼터링 방식으로 도포하여 전극을 제조하였다. 이 경우, 산화인듐주석이 기판의 전면에 형성되어 기판이 휘어질 때 산화인듐주석으로 이루어진 전극이 깨어지는 문제점이 있고, 산화인듐주석의 가격이 높아 전극 형성에 따른 제조 비용이 많이 소요된다는 문제점이 있다.Conventionally, indium tin oxide (ITO) was applied to one surface of a flexible substrate by sputtering to manufacture an electrode. In this case, when the indium tin oxide is formed on the entire surface of the substrate and the substrate is bent, the electrode made of indium tin oxide is broken. There is a problem that the manufacturing cost is high due to the high price of the indium tin oxide. have.

산화인듐주석을 이용한 전극 제조의 문제점 해결을 위해 탄소나노튜브나 고분자 물질을 이용한 제조기술이 연구되고 있지만 현재까지는 연구단계에 머물러 있어 제조공정 개발에는 시간이 더 필요한 실정이다. 또한 반도체 소자제작에 널리 사용되고 있는 나노 임프린팅 기술은 유연한 전극을 제조할 수 있으나 대면적(A4 이상) 사이즈에는 불가능하다.Manufacturing techniques using carbon nanotubes or polymer materials have been studied to solve the problem of electrode production using indium tin oxide, but until now, research is still in the research stage, which requires more time for manufacturing process development. In addition, nano-imprinting technology, which is widely used in semiconductor device fabrication, can produce flexible electrodes but is impossible for large area (A4 or larger) size.

한국등록특허공보 제10-0957487호(2010.05.14)Korea Patent Publication No. 10-0957487 (2010.05.14) 특허문헌은 이러한 종래 기술들의 문제점을 해결하기 위한 본 출원인의 발명으로, 특허문헌은 1) 양각의 미세 패턴이 형성된 롤러 금형이 장착된 롤 투 롤(Roll to Roll) 기계 사이에 플라스틱 필름을 통과시켜 플라스틱 필름의 일면에 대면적으로 음각 패턴을 각인하거나, 양각의 미세 패턴이 형성된 평판 금형 상부에 플라스틱 필름을 코팅 성형하고 소성 후 분리하여 플라스틱 필름의 일면에 대면적으로 음각 패턴을 각인한 후, 2) 음각 패턴이 각인된 플라스틱 필름 상부에 도전성 물질을 충전하며, 3) 음각 패턴이 각인된 부분 이외의 플라스틱 필름 상부의 도전성 물질을 제거하고 소성하여 전극 패턴을 형성한 후, 4) 플라스틱 필름의 전극 패턴에 도금 처리 또는 ITO 코팅을 하여 전극 회로를 형성하게 된다. 특허문헌에 의하면, 유연한 플라스틱 필름에 전극 패턴을 형성하여 전극 회로를 구현하기 때문에 플라스틱 필름이 휘어져도 전극 패턴이 깨어지지 않으며, 전극 회로가 형성된 플라스틱 필름을 대면적으로 구현할 수 있게 된다.The patent document is the applicant's invention for solving the problems of the prior art, the patent document is 1) by passing a plastic film between the roll to roll (Roll to Roll) machine equipped with a roller mold formed with an embossed fine pattern Engraving the intaglio pattern on one side of the plastic film on a large area, or coating the plastic film on the flat mold on which the embossed micropattern is formed, firing and separating the engraved pattern on the one side of the plastic film, 3) Filling the conductive material on the top of the engraved plastic film, and 3) removing the conductive material on the top of the plastic film except the engraved pattern and firing to form an electrode pattern, and 4) the electrode of the plastic film. The pattern is subjected to plating or ITO coating to form an electrode circuit. According to the patent document, since the electrode circuit is formed by forming the electrode pattern on the flexible plastic film, the electrode pattern does not break even when the plastic film is bent, and the plastic film on which the electrode circuit is formed can be realized in a large area. 그러나, 특허문헌은 플라스틱 필름의 일면에 형성된 음각 패턴에 도전성 물질을 충전한 후, 음각 패턴이 각인된 부분 이외의 플라스틱 상부의 도전성 물질을 제거할 때, 음각 패턴에 충전된 도전성 물질에 스크래치가 발생할 수 있고, 음각 패턴이 각인된 부분 이외의 플라스틱 상부의 도전성 물질을 완전히 제거하는 것이 어려워 불량 제품이 제조되는 문제점이 있다. 여기서, 도전성 물질을 완전히 제거하기 위해서는 제조 비용 및 제조 공정이 증가하므로 플라스틱 필름을 대량 생산하기 어렵고 생산 수율이 저하되게 된다.However, the patent document, after filling the conductive material in the intaglio pattern formed on one surface of the plastic film, when the conductive material on the upper portion of the plastic other than the portion where the intaglio pattern is imprinted, scratches occur in the conductive material filled in the intaglio pattern And it is difficult to completely remove the conductive material on the upper portion of the plastic other than the portion where the intaglio pattern is imprinted, there is a problem that a defective product is manufactured. Here, in order to completely remove the conductive material, manufacturing cost and manufacturing process increase, so that it is difficult to mass-produce plastic films and production yield is lowered.

본 발명의 실시예는 제조 공정 및 제조 비용을 줄이고 대량 생산이 가능한 전극 기판 제조 방법을 제공하고자 한다.
Embodiment of the present invention is to provide a method for manufacturing an electrode substrate that can reduce the manufacturing process and manufacturing cost and mass production.

본 발명의 일 실시예에 따른 전극 기판 제조 방법은, 마스터 기판의 일면에 절연층 및 전극층이 형성된 마스터 금형을 제조하는 단계; 상기 전극층 상에 전극 회로층을 형성하는 단계; 상기 절연층 및 상기 전극 회로층 상부에 UV 수지층을 형성하는 단계; 상기 UV 수지층 상에 기판을 형성한 후, UV 큐어링 공정을 수행하는 단계; 및 상기 마스터 금형을 상기 UV 수지층과 분리시키는 단계를 포함한다.Electrode substrate manufacturing method according to an embodiment of the present invention, manufacturing a master mold having an insulating layer and an electrode layer formed on one surface of the master substrate; Forming an electrode circuit layer on the electrode layer; Forming a UV resin layer on the insulating layer and the electrode circuit layer; Forming a substrate on the UV resin layer, and then performing a UV curing process; And separating the master mold from the UV resin layer.

본 발명의 다른 실시예에 따른 전극 기판 제조 방법은, 마스터 기판의 일면에 절연층 및 전극층이 형성된 마스터 금형을 제조하는 단계; 상기 전극층 상에 전극 회로층을 형성하는 단계; 기판 상에 UV 수지층을 형성한 후, 1차 UV 큐어링 공정을 수행하는 단계; 상기 전극 회로층이 상기 UV 수지층과 접착하도록 상기 마스터 금형을 상기 기판 상에 위치시킨 후, 2차 UV 큐어링 공정을 수행하는 단계; 및 상기 마스터 금형을 상기 기판에서 분리시키는 단계를 포함한다.
An electrode substrate manufacturing method according to another embodiment of the present invention, manufacturing a master mold having an insulating layer and an electrode layer formed on one surface of the master substrate; Forming an electrode circuit layer on the electrode layer; Forming a UV resin layer on the substrate, and then performing a primary UV curing process; Placing the master mold on the substrate so that the electrode circuit layer adheres to the UV resin layer, and then performing a second UV curing process; And separating the master mold from the substrate.

본 발명의 실시예에 의하면 절연층 및 전극 회로층 상부에 UV 수지층 및 기판을 순차적으로 형성하고 마스터 금형을 분리시키기만 하면 되므로, 전극 기판의 제조 시 불량 제품이 생산되는 것을 줄일 수 있어 생산 수율을 향상시킬 수 있고, 전극 기판의 제조 공정 및 제조 비용을 줄일 수 있으며, 전극 기판을 대량 생산할 수 있게 된다.
According to the embodiment of the present invention, since only the UV resin layer and the substrate are sequentially formed on the insulating layer and the electrode circuit layer, and the master mold is separated, the production of defective products can be reduced when manufacturing the electrode substrate. It can be improved, the manufacturing process and manufacturing cost of the electrode substrate can be reduced, and the electrode substrate can be mass-produced.

도 1은 본 발명의 일 실시예에 따른 전극 기판 제조 방법을 나타낸 도면.
도 2는 본 발명의 다른 실시예에 따른 전극 기판 제조 방법을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면.
도 4는 본 발명의 다른 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면.
도 5는 본 발명의 또 다른 실시예에 따른 마스터 금형을 나타낸 도면.
도 6은 본 발명의 일 실시예에 따른 마스터 금형을 나타낸 SEM 사진.
도 7은 본 발명의 일 실시예에 따른 전극 기판 제조 방법에 따라 제조된 전극 기판을 나타낸 SEM 사진.1 is a view showing an electrode substrate manufacturing method according to an embodiment of the present invention.
2 is a view showing an electrode substrate manufacturing method according to another embodiment of the present invention.
3 is a view showing a manufacturing method of a master mold according to an embodiment of the present invention.
4 is a view showing a manufacturing method of a master mold according to another embodiment of the present invention.
5 is a view showing a master mold according to another embodiment of the present invention.
6 is a SEM photograph showing a master mold according to an embodiment of the present invention.
7 is a SEM photograph showing an electrode substrate prepared according to the electrode substrate manufacturing method according to an embodiment of the present invention.

이하, 도 1 내지 도 6을 참조하여 본 발명의 전극 기판 제조 방법의 구체적인 실시예를 설명하기로 한다. 그러나 이는 예시적 실시예에 불과하며 본 발명은 이에 제한되지 않는다.Hereinafter, specific embodiments of the electrode substrate manufacturing method of the present invention will be described with reference to FIGS. 1 to 6. However, this is only an exemplary embodiment and the present invention is not limited thereto.

본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intention or custom of the user, the operator, and the like. Therefore, the definition should be based on the contents throughout this specification.

본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하 실시예는 진보적인 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
The technical spirit of the present invention is determined by the claims, and the following embodiments are merely means for effectively explaining the technical spirit of the present invention to those skilled in the art to which the present invention pertains.

도 1은 본 발명의 일 실시예에 따른 전극 기판 제조 방법을 나타낸 도면이다. 1 is a view showing an electrode substrate manufacturing method according to an embodiment of the present invention.

도 1을 참조하면, 마스터 기판(102)의 일면에 전극층(104)이 형성된 마스터 금형(101)을 제조한다(도 1의 a). 마스터 기판(102)으로는 예를 들어, 플라스틱 기판, 유리 기판, 실리콘 기판, 서스 기판 등을 사용할 수 있다. 그러나, 이에 한정되는 것은 아니며, 그 이외의 전극층(104)을 형성할 수 있는 기판이면 어느 것이나 가능하다. 여기서, 마스터 기판(102)의 일면에는 내부에 도전성 물질이 충전된 음각 패턴이 형성될 수 있으며, 전극층(104)은 도전성 물질 상에 형성될 수도 있다.Referring to FIG. 1, a master mold 101 having an electrode layer 104 formed on one surface of a master substrate 102 is manufactured (a of FIG. 1). As the master substrate 102, for example, a plastic substrate, a glass substrate, a silicon substrate, a sus substrate, or the like can be used. However, the present invention is not limited thereto, and any substrate may be formed as long as the substrate can form another electrode layer 104. Here, an intaglio pattern filled with a conductive material may be formed on one surface of the master substrate 102, and the electrode layer 104 may be formed on the conductive material.

한편, 마스터 기판(102) 상의 전극층(104) 이외의 공간에 절연층(103)을 형성할 수 있다. 이때, 절연층(103)은 전극층(104)과 동일한 두께로 형성할 수 있다. 절연층(103)은 예를 들어, 수지 또는 실리콘 등으로 이루어질 수 있다.On the other hand, the insulating layer 103 can be formed in the space other than the electrode layer 104 on the master substrate 102. In this case, the insulating layer 103 may be formed to the same thickness as the electrode layer 104. The insulating layer 103 may be made of, for example, resin or silicon.

다음으로, 절연층(103) 및 전극층(104)의 표면에 이형 처리를 수행한 후, 전극층(104) 상에 전극 회로층(106)을 형성한다(도 1의 b). 전극 회로층(106)은 예를 들어, 니켈, 구리, 금 등 전도성이 우수한 물질로 이루어질 수 있다. 전극 회로층(106)은 예를 들어, 도금 방식으로 형성할 수 있다. 그러나 이에 한정되는 것은 아니며, 전극 회로층(106)은 도금 방식 이외에 다양한 방식으로 형성할 수 있다.Next, after performing a release process on the surface of the insulating layer 103 and the electrode layer 104, the electrode circuit layer 106 is formed on the electrode layer 104 (b of FIG. 1). The electrode circuit layer 106 may be made of, for example, a material having excellent conductivity such as nickel, copper, and gold. The electrode circuit layer 106 may be formed by, for example, a plating method. However, the present invention is not limited thereto, and the electrode circuit layer 106 may be formed in various ways in addition to the plating method.

전극 회로층(106)을 도금 방식으로 형성하는 경우, 전극층(104) 이외의 공간에 절연층(103)이 형성되어 있으면, 전극층(104)의 상부면에만 전극 회로층(106)이 형성되도록 할 수 있다. 즉, 절연층(103)을 형성하지 않은 상태에서 도금 방식으로 전극 회로층(106)을 형성하면, 전극층(104)의 측면에도 전극 회로층(106)이 형성될 수 있으나, 전극층(104) 이외의 공간에 절연층(103)을 형성하면, 전극층(104)의 상부면에만 도금 공정이 이루어지므로 전극층(104)의 상부면에만 전극 회로층(106)이 형성되도록 할 수 있게 된다. When the electrode circuit layer 106 is formed by a plating method, when the insulating layer 103 is formed in a space other than the electrode layer 104, the electrode circuit layer 106 is formed only on the upper surface of the electrode layer 104. Can be. That is, when the electrode circuit layer 106 is formed by plating in a state in which the insulating layer 103 is not formed, the electrode circuit layer 106 may be formed on the side of the electrode layer 104, but other than the electrode layer 104. When the insulating layer 103 is formed in the space of the electrode layer, the plating process is performed only on the upper surface of the electrode layer 104, so that the electrode circuit layer 106 may be formed only on the upper surface of the electrode layer 104.

한편, 전극층(104) 상에 전극 회로층(106)을 형성할 때, 전극 회로층(106)의 표면을 거칠게 형성 할 수 있다. 그러면, 전극 회로층(106)의 표면이 매끈한 경우에 비해 전극 회로층(106)의 표면적을 보다 넓게 하여 밀착성을 향상시킬 수 있게 된다.On the other hand, when forming the electrode circuit layer 106 on the electrode layer 104, the surface of the electrode circuit layer 106 can be roughened. Then, compared with the case where the surface of the electrode circuit layer 106 is smooth, the surface area of the electrode circuit layer 106 can be made larger and the adhesion can be improved.

다음으로, 절연층(103) 및 전극 회로층(106) 상부에 일정 두께로 UV 수지층(108)을 형성한다(도 1의 c). 여기서, UV 수지층(108)의 두께는 전극 회로층(106)의 두께에 따라 조절될 수 있다. 이때, UV 수지층(108)은 전극 회로층(106)을 덮으면서 형성될 수 있다.Next, the UV resin layer 108 is formed on the insulating layer 103 and the electrode circuit layer 106 with a predetermined thickness (c in FIG. 1). Here, the thickness of the UV resin layer 108 may be adjusted according to the thickness of the electrode circuit layer 106. In this case, the UV resin layer 108 may be formed while covering the electrode circuit layer 106.

다음으로, UV 수지층(108) 상에 기판(110)을 형성한다(도 1의 d). 이때, 기판(110)의 상부에서 기판(110)을 압착하여 기판(110)과 UV 수지층(108)이 밀착되도록 할 수 있다. 기판(110)은 후술할 UV 큐어링(Curing) 공정에서 UV 광선이 투과할 수 있도록 투명한 재질로 이루어질 수 있다. 예를 들어, 기판(110)은 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN) 등 플라스틱 소재 및 글라스(Glass) 중 어느 하나로 이루어질 수 있다. Next, the substrate 110 is formed on the UV resin layer 108 (d in FIG. 1). In this case, the substrate 110 may be compressed on the upper portion of the substrate 110 such that the substrate 110 and the UV resin layer 108 adhere to each other. The substrate 110 may be made of a transparent material to transmit UV light in a UV curing process to be described later. For example, the substrate 110 may be made of any one of a plastic material and glass, such as polyethylene terephthalate (PET), polycarbonate (PC), polyimide (PI), polyethylene naphthalate (PEN), and the like.

다음으로, 기판(110) 상부에서 UV 큐어링(Curing) 공정을 수행한다(도 1의 e). UV 큐어링 공정을 수행하면, UV 수지층(108)이 경화되면서 UV 수지층(108)의 일면이 전극 회로층(106)과 결합하게 되고, UV 수지층(108)의 타면이 기판(110)과 결합하게 된다. 이때, 전극 회로층(106)의 표면이 거칠게 형성되어 있으면, 전극 회로층(106)과 UV 수지층(108) 간의 밀착력을 향상시킬 수 있게 된다.Next, a UV curing process is performed on the substrate 110 (FIG. 1E). When the UV curing process is performed, one surface of the UV resin layer 108 is combined with the electrode circuit layer 106 while the UV resin layer 108 is cured, and the other surface of the UV resin layer 108 is the substrate 110. Combined with. At this time, if the surface of the electrode circuit layer 106 is rough, the adhesion between the electrode circuit layer 106 and the UV resin layer 108 can be improved.

다음으로, 마스터 금형(101)을 UV 수지층(108)에서 분리시켜 전극 기판(120)을 형성한다(도 1의 f)(도면에서는 설명의 편의상 UV 수지층(108)이 상부를 향하도록 위치시켰다). 이때, 절연층(103) 및 전극층(104)의 표면에 이형 처리가 되어 있고, 전극 회로층(106)이 UV 수지층(108)과 밀착하게 결합되어 있기 때문에, 마스터 금형(101)을 UV 수지층(108)에서 분리시키면, 절연층(103)이 UV 수지층(108)과 분리되고, 전극층(104)이 전극 회로층(106)과 분리되게 된다. 이 경우, 전극 기판(120)은 기판(110) 상의 UV 수지층(108) 내에 전극 회로층(106)이 매립된 형태로 형성된다.Next, the master mold 101 is separated from the UV resin layer 108 to form the electrode substrate 120 (FIG. 1F) (in the drawing, the UV resin layer 108 is positioned to face upward for convenience of description). ). At this time, since the mold release treatment is performed on the surfaces of the insulating layer 103 and the electrode layer 104, and the electrode circuit layer 106 is tightly bonded to the UV resin layer 108, the master mold 101 may be UV treated. When separated from the ground layer 108, the insulating layer 103 is separated from the UV resin layer 108, and the electrode layer 104 is separated from the electrode circuit layer 106. In this case, the electrode substrate 120 is formed in a form in which the electrode circuit layer 106 is embedded in the UV resin layer 108 on the substrate 110.

그 이후에, 도 1의 b 내지 f 공정을 반복하여 수행하면, 하나의 마스터 금형(101)을 이용하여 많은 개수의 전극 기판(120)을 제조할 수 있게 된다. 여기서, 전극 기판(120)은 터치 패널, 플렉시블 디스플레이, 태양전지용 음극판, 및 FPCB 등으로 사용할 수 있다. 그러나 전극 기판(120)의 사용 분야가 이에 한정되는 것은 아니며, 그 이외의 다양한 분야에서 사용될 수 있다.After that, by repeating the processes b to f of FIG. 1, a large number of electrode substrates 120 may be manufactured using one master mold 101. Here, the electrode substrate 120 may be used as a touch panel, a flexible display, a solar cell negative plate, and an FPCB. However, the field of use of the electrode substrate 120 is not limited thereto, and may be used in various other fields.

본 발명의 실시예에 의하면, 절연층(103) 및 전극 회로층(106) 상부에 UV 수지층(108) 및 기판(110)을 순차적으로 형성하고 UV 큐어링 공정을 수행한 후, 마스터 금형(101)을 분리시키기만 하면 되므로, 전극 기판(120)의 제조 시 불량 제품이 생산되는 것을 줄여 생산 수율을 향상시킬 수 있고, 전극 기판(120)의 제조 공정 및 제조 비용을 줄일 수 있으며, 전극 기판(120)을 대량 생산할 수 있게 된다.
According to the exemplary embodiment of the present invention, the UV resin layer 108 and the substrate 110 are sequentially formed on the insulating layer 103 and the electrode circuit layer 106, and a UV curing process is performed. Since only 101 is separated, it is possible to reduce the production of defective products during the manufacturing of the electrode substrate 120 to improve the production yield, to reduce the manufacturing process and manufacturing cost of the electrode substrate 120, the electrode substrate It will be possible to mass-produce 120.

도 2는 본 발명의 다른 실시예에 따른 전극 기판 제조 방법을 나타낸 도면이다.2 is a view showing an electrode substrate manufacturing method according to another embodiment of the present invention.

도 2를 참조하면, 마스터 기판(202)의 일면에 절연층(203) 및 전극층(204)이 형성된 마스터 금형(201)을 제조한다(도 2의 a). Referring to FIG. 2, a master mold 201 having an insulating layer 203 and an electrode layer 204 formed on one surface of a master substrate 202 is manufactured (a of FIG. 2).

다음으로, 절연층(203) 및 전극층(204)의 표면에 이형 처리를 수행한 후, 전극층(204) 상에 전극 회로층(206)을 형성한다(도 2의 b). 여기서는 절연층(203) 및 전극층(204)의 표면에 모두 이형 처리를 수행하는 것으로 설명하였지만, 후술하는 공정에서 절연층(203)이 UV 수지층(208)과 접촉하지 않는 경우, 전극층(204)의 표면에만 이형 처리를 수행할 수도 있다.Next, after performing a release process on the surface of the insulating layer 203 and the electrode layer 204, the electrode circuit layer 206 is formed on the electrode layer 204 (b of FIG. 2). Although it has been described here that both the surface of the insulating layer 203 and the electrode layer 204 are subjected to a releasing treatment, when the insulating layer 203 does not contact the UV resin layer 208 in the process described later, the electrode layer 204 The release treatment may also be performed only on the surface of.

다음으로, 기판(210) 상에 UV 수지층(208)을 일정 두께로 형성한 후, 1차 UV 큐어링 공정을 수행한다(도 2의 c). 이때, UV 수지층(208)은 완전히 경화되는 것은 아니며, 기판(210) 상에서 흐르지 않을 정도의 경화가 이루어진 상태에 있게 된다.Next, after forming the UV resin layer 208 to a predetermined thickness on the substrate 210, the first UV curing process is performed (c in FIG. 2). At this time, the UV resin layer 208 is not completely cured, and is in a state where curing is not performed on the substrate 210.

다음으로, 전극 회로층(206)이 UV 수지층(208)과 마주하도록 마스터 금형(201)을 기판(210) 상부에 위치시켜 압착한 후, 2차 UV 큐어링(Curing) 공정을 수행한다(도 2의 d). 여기서, 마스터 금형(201)을 압착하면 전극 회로층(206)이 UV 수지층(208)에 매립되게 된다. 이때, 전극 회로층(206)의 두께 및 압착 정도에 따라 전극 회로층(206)의 전부 또는 일부가 UV 수지층(208)에 매립되도록 할 수 있다. 그리고, 절연층(203)은 전극 회로층(206)의 두께 및 압착 정도에 따라 UV 수지층(208)과 접촉될 수도 있고, 접촉되지 않을 수도 있다. 그 후, 2차 UV 큐어링 공정을 수행하면, UV 수지층(208)이 완전히 경화되면서 전극 회로층(206)이 UV 수지층(208)과 결합하게 된다.Next, the master die 201 is placed on the substrate 210 to be compressed so that the electrode circuit layer 206 faces the UV resin layer 208, and then a second UV curing process is performed ( D) of FIG. 2. When the master die 201 is compressed, the electrode circuit layer 206 is embedded in the UV resin layer 208. In this case, all or part of the electrode circuit layer 206 may be embedded in the UV resin layer 208 according to the thickness and the degree of compression of the electrode circuit layer 206. The insulating layer 203 may or may not be in contact with the UV resin layer 208 depending on the thickness and the degree of compression of the electrode circuit layer 206. Thereafter, when the secondary UV curing process is performed, the electrode circuit layer 206 is combined with the UV resin layer 208 while the UV resin layer 208 is completely cured.

다음으로, 마스터 금형(201)을 기판(210)에서 분리시켜 전극 기판(220)을 형성한다(도 2의 e). 이때, 전극층(204)의 표면에 이형 처리가 되어 있고, 전극 회로층(206)이 UV 수지층(208)에 매립되어 밀착하게 결합되어 있기 때문에, 마스터 금형(201)을 기판(210)에서 분리시키면, 전극층(204)이 전극 회로층(206)과 분리되게 된다. 또한, 절연층(203)이 UV 수지층(208)과 접촉된 경우에도 절연층(203)의 표면에 이형 처리가 되어 있기 때문에, 마스터 금형(201)을 기판(210)에서 분리시키면, 절연층(203)이 UV 수지층(208)과 분리되게 된다.Next, the master die 201 is separated from the substrate 210 to form the electrode substrate 220 (FIG. 2E). At this time, since the mold release treatment is performed on the surface of the electrode layer 204, and the electrode circuit layer 206 is embedded in the UV resin layer 208 to be tightly coupled, the master mold 201 is separated from the substrate 210. In this case, the electrode layer 204 is separated from the electrode circuit layer 206. In addition, even when the insulating layer 203 is in contact with the UV resin layer 208, since the mold release process is performed on the surface of the insulating layer 203, when the master die 201 is separated from the substrate 210, the insulating layer 203 is separated from the UV resin layer 208.

여기서는, UV 큐어링 공정을 1차 UV 큐어링 공정과 2차 UV 큐어링 공정으로 나누어서 수행하였는데, 이러한 방식은 1차 UV 큐어링 공정과 2차 UV 큐어링 공정이 서로 다른 장소에서 이루어질 때 사용될 수 있다.Here, the UV curing process was performed by dividing the primary UV curing process and the secondary UV curing process, which can be used when the primary UV curing process and the secondary UV curing process are performed at different places. have.

한편, 여기서는 마스터 금형(201)을 제조하고(도 2의 a), 전극 회로층(206)을 형성한 후(도 2의 b), 기판(210) 상에 UV 수지층(208)을 형성하는 것(도 2의 c)으로 도시하였지만, 이에 한정되는 것은 아니며 도 2의 a, 도 2의 b, 및 도 2의 c는 순서를 바꾸어 수행될 수도 있다. 예를 들어, 도 2의 c → 도 2의 a → 도 2의 b의 순서로 수행될 수도 있고, 도 2의 a → 도 2의 c → 도 2의 b의 순서로 수행될 수도 있다.
On the other hand, the master mold 201 is manufactured here (a in FIG. 2), and after forming the electrode circuit layer 206 (b in FIG. 2), the UV resin layer 208 is formed on the substrate 210. 2 (c), but the present invention is not limited thereto, and a, b, and c of FIG. 2 may be performed in a reverse order. For example, it may be performed in the order of c in FIG. 2 → a in FIG. 2 → b in FIG. 2, or may be performed in the order of a in FIG. 2 → c in FIG.

도 3은 본 발명의 일 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면이다.3 is a view showing a manufacturing method of a master mold according to an embodiment of the present invention.

도 3을 참조하면, 마스터 기판(302)의 일면에 음각 패턴(330)을 형성한다(도 3의 a). 이때, 마스터 기판(302)은 예를 들어, 폴리에틸렌 테레프탈레이트(PET), 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN) 등 유연한 플라스틱 소재로 이루어질 수 있다. 여기서, 음각 패턴(330)은 단면이 사각형인 것으로 도시하였으나, 이에 한정되는 것은 아니며 그 이외의 다양한 형상으로 형성할 수 있다. 여기서, 마스터 기판(302)의 일면에 음각 패턴(330)을 형성하는 방법은 다음의 두 가지 방법이 있을 수 있다. Referring to FIG. 3, an intaglio pattern 330 is formed on one surface of the master substrate 302 (FIG. 3A). In this case, the master substrate 302 may be made of a flexible plastic material such as polyethylene terephthalate (PET), polycarbonate (PC), polyimide (PI), polyethylene naphthalate (PEN), and the like. Here, the intaglio pattern 330 is illustrated as having a rectangular cross section, but is not limited thereto and may be formed in various shapes other than that. Here, the method of forming the intaglio pattern 330 on one surface of the master substrate 302 may have the following two methods.

첫 번째 방법으로는, 양각의 미세 패턴이 형성된 롤러 금형이 장착된 롤 투 롤(Roll to Roll) 기계 사이에 마스터 기판(302)을 통과시켜 마스터 기판(302)의 일면에 음각 패턴(330)을 형성할 수 있다. In the first method, the intaglio pattern 330 is formed on one surface of the master substrate 302 by passing the master substrate 302 between a roll to roll machine equipped with a roller mold having an embossed fine pattern. Can be formed.

두 번째 방법으로는, 양각의 미세 패턴이 형성된 평판 금형 상부에 액체 상태의 UV 수지를 코팅하고 소성함으로써, 마스터 기판(302)의 일면에 음각 패턴(330)을 형성할 수 있다. 이때, 롤러 금형 및 평판 금형은 수십 제곱미터의 대면적으로 형성할 수 있기 때문에 일면에 음각 패턴(330)이 형성된 대면적(수십 제곱미터)의 마스터 기판(302)을 형성할 수 있다. In the second method, the intaglio pattern 330 may be formed on one surface of the master substrate 302 by coating and firing the liquid UV resin on the flat metal mold on which the fine pattern of the relief is formed. In this case, since the roller mold and the flat plate mold may be formed in a large area of several tens of square meters, the master substrate 302 having a large area (tens of square meters) in which the intaglio pattern 330 is formed on one surface thereof may be formed.

다음으로, 마스터 기판(302)의 음각 패턴(330)내에 도전성 물질(340)을 충전한다(도 3의 b). 예를 들어, 음각 패턴(330)이 형성된 마스터 기판(302)의 일면에 스퍼터링 방식 또는 도포 방식으로 도전성 물질(340)을 충전한다. 그러면, 음각 패턴(330) 내부에 도전성 물질(340)이 채워지게 된다. 그 후, 스퀴즈 방식 또는 연마 공정을 통해 음각 패턴(330) 내부 이외의 부분에 형성된 도전성 물질(340)을 제거한다.Next, the conductive material 340 is filled into the intaglio pattern 330 of the master substrate 302 (b of FIG. 3). For example, the conductive material 340 is filled in one surface of the master substrate 302 on which the intaglio pattern 330 is formed by sputtering or coating. Then, the conductive material 340 is filled in the intaglio pattern 330. Thereafter, the conductive material 340 formed in portions other than the inside of the intaglio pattern 330 is removed through a squeeze method or a polishing process.

다음으로, 마스터 기판(302)의 음각 패턴(330) 내부에 충전된 도전성 물질(340) 상에 전극층(304)을 형성한다(도 3의 c). 전극층(304)은 예를 들어, 도금 방식으로 형성할 수 있다. 이 경우, 전극층(304)은 깊이가 있는 음각 패턴(330) 내부에 채워진 도전성 물질(340) 상에 형성되기 때문에 도전성 물질(340)과의 밀착력이 우수하다. Next, an electrode layer 304 is formed on the conductive material 340 filled in the intaglio pattern 330 of the master substrate 302 (FIG. 3C). The electrode layer 304 may be formed by, for example, a plating method. In this case, since the electrode layer 304 is formed on the conductive material 340 filled in the deep intaglio pattern 330, the electrode layer 304 has excellent adhesion with the conductive material 340.

다음으로, 전극층(304) 이외의 공간에 절연층(303)을 형성한다(도 3의 d). 이때, 절연층(303)은 전극층(304)과 동일한 두께로 형성할 수 있다.Next, the insulating layer 303 is formed in space other than the electrode layer 304 (d of FIG. 3). In this case, the insulating layer 303 may be formed to the same thickness as the electrode layer 304.

마스터 금형(301)을 제조할 때, 마스터 기판(302)의 음각 패턴(330) 내부 이외의 도전성 물질(340)을 완전히 제거하는 데 많은 시간 및 비용이 들 수 있지만, 마스터 금형(301)은 한 번 제조하면 마스터 금형(301)을 통해 전극 기판을 대량 생산할 수 있게 된다. 여기서, 마스터 금형(301)이 대면적으로 형성되기 때문에 전극 기판도 대면적으로 형성할 수 있다. When manufacturing the master mold 301, it may take a lot of time and money to completely remove the conductive material 340 other than inside the intaglio pattern 330 of the master substrate 302, but the master mold 301 Once manufactured, the electrode substrate can be mass-produced through the master mold 301. Here, since the master die 301 is formed in a large area, the electrode substrate can also be formed in a large area.

본 발명의 실시예에서는, 전극층(304)이 음각 패턴(330) 내부에 채워진 도전성 물질(340)과 견고히 밀착되어 있기 때문에, 전극층(304) 상에 전극 회로층을 형성한 후 분리시키는 작업을 반복적으로 수행하더라도 전극층(304)이 마스터 기판(302)에 안정적으로 결합되어 있을 수 있게 된다.
In the embodiment of the present invention, since the electrode layer 304 is firmly adhered to the conductive material 340 filled in the intaglio pattern 330, the operation of forming and separating the electrode circuit layer on the electrode layer 304 is repeated. Even if the electrode layer 304 is performed, the master substrate 302 can be stably coupled.

도 4는 본 발명의 다른 실시예에 따른 마스터 금형의 제조 방법을 나타낸 도면이다.4 is a view showing a manufacturing method of a master mold according to another embodiment of the present invention.

도 4를 참조하면, 일면에 양각 패턴(431)들이 형성된 금속 금형(430)의 표면에 이형 처리를 수행한 후, 금속 금형(430)의 상부에 UV 수지층(440)을 형성한다(도 4의 a). Referring to FIG. 4, after a release process is performed on the surface of the metal mold 430 having the embossed patterns 431 formed on one surface thereof, a UV resin layer 440 is formed on the metal mold 430 (FIG. 4). A).

다음으로, UV 수지층(440) 상부에 마스터 기판(402)을 위치시켜 압착한 후, UV 큐어링 공정을 수행한다(도 4의 b). 그러면, UV 수지층(440)이 경화되면서 UV 수지층(440)이 마스터 기판(402)과 견고히 결합하게 된다.Next, the master substrate 402 is placed on the UV resin layer 440 and compressed, and then a UV curing process is performed (b of FIG. 4). Then, as the UV resin layer 440 is cured, the UV resin layer 440 is firmly bonded to the master substrate 402.

다음으로, 금속 금형(430)을 UV 수지층(440)과 분리시킨다(도 4의 c). 여기서, 금속 금형(430)의 표면에는 이형 처리가 되어있기 때문에, 금속 금형(430)을 UV 수지층(440)과 용이하게 분리시킬 수 있다. 이 경우, UV 수지층(440)의 일면에는 양각 패턴(431)에 대응하는 음각 패턴(441)이 형성되게 된다.Next, the metal mold 430 is separated from the UV resin layer 440 (FIG. 4C). Here, since the mold release treatment is performed on the surface of the metal mold 430, the metal mold 430 can be easily separated from the UV resin layer 440. In this case, an intaglio pattern 441 corresponding to the embossed pattern 431 is formed on one surface of the UV resin layer 440.

다음으로, UV 수지층(440)의 일면에 형성된 음각 패턴(441) 내에 도전성 물질(450)을 충전한다(도 4의 d). 예를 들어, UV 수지층(440) 상에 도전성 물질(450)을 고르게 도포한 후, 음각 패턴(441) 이외의 부분에 형성된 도전성 물질(450)을 제거하면, 음각 패턴(441) 내에만 도전성 물질(450)이 남아있게 된다.Next, the conductive material 450 is filled in the intaglio pattern 441 formed on one surface of the UV resin layer 440 (FIG. 4D). For example, after the conductive material 450 is evenly applied onto the UV resin layer 440, the conductive material 450 formed in a portion other than the intaglio pattern 441 is removed. Material 450 remains.

다음으로, UV 수지층(440)의 음각 패턴(441) 내부에 충전된 도전성 물질(450) 상에 전극층(404)을 형성한다(도 4의 e).Next, an electrode layer 404 is formed on the conductive material 450 filled in the intaglio pattern 441 of the UV resin layer 440 (FIG. 4E).

다음으로, 전극층(404) 이외의 공간에 절연층(403)을 형성한다(도 4의 f). 이때, 절연층(403)은 전극층(404)과 동일한 두께로 형성할 수 있다.Next, the insulating layer 403 is formed in the space other than the electrode layer 404 (FIG. 4F). In this case, the insulating layer 403 may be formed to the same thickness as the electrode layer 404.

본 발명의 실시예에서는, 마스터 기판(402)이 아닌 UV 수지층(440)에 음각 패턴(441)을 형성하고, 음각 패턴(441) 내부에 도전성 물질(450)을 충전하는데, 이 경우 UV 수지층(440) 상의 음각 패턴(441) 이외의 부분에 형성된 도전성 물질(450)을 보다 용이하게 제거할 수 있게 된다. In an embodiment of the present invention, the intaglio pattern 441 is formed in the UV resin layer 440, not the master substrate 402, and the conductive material 450 is filled in the intaglio pattern 441, in which case the UV water The conductive material 450 formed on portions other than the intaglio pattern 441 on the ground layer 440 may be more easily removed.

한편, 도 5에 도시된 바와 같이, 일면에 양각 패턴(431)이 형성된 금속 금형(430) 자체를 마스터 금형으로 사용할 수도 있다. 이 경우, 양각 패턴(431) 이외의 공간에 절연층(403)을 형성하여 금속 금형(430)을 마스터 금형으로 사용한다. 이때, 양각 패턴(431)이 전극층의 역할을 하게 되며, 양각 패턴(431) 상에 전극 회로층을 형성할 수 있다.Meanwhile, as shown in FIG. 5, the metal mold 430 itself having the embossed pattern 431 formed on one surface may be used as the master mold. In this case, the insulating layer 403 is formed in a space other than the embossed pattern 431 to use the metal mold 430 as the master mold. In this case, the relief pattern 431 serves as an electrode layer, and an electrode circuit layer may be formed on the relief pattern 431.

여기서는 마스터 금형의 제조 방법에 대한 몇 개의 실시예를 기술하였을 뿐, 마스터 금형의 제조 방법이 이에 한정되는 것은 아니며, 마스터 금형은 그 이외의 다양한 방법 예를 들어, 마스터 기판에 전극층을 포토리소그래피 공정으로 형성하여 제조할 수도 있다.
Herein, only some embodiments of the manufacturing method of the master mold have been described, but the manufacturing method of the master mold is not limited thereto, and the master mold may be a variety of other methods, for example, using an electrode layer on a master substrate as a photolithography process. It can also form and manufacture.

도 6은 본 발명의 일 실시예에 따른 마스터 금형을 나타낸 SEM 사진이고, 도 7은 본 발명의 일 실시예에 따른 전극 기판 제조 방법에 의해 제조된 전극 기판을 나타낸 SEM 사진이다. 6 is a SEM photograph showing a master mold according to an embodiment of the present invention, Figure 7 is a SEM photograph showing an electrode substrate manufactured by the electrode substrate manufacturing method according to an embodiment of the present invention.

도 6을 참조하면, 마스터 금형(101)은 마스터 기판(102)에 전극층(104)이 형성된 것을 볼 수 있다. 여기서, 마스터 기판(102) 상의 전극층(104) 이외의 영역에 절연층(103)이 형성될 수 있다.Referring to FIG. 6, the master mold 101 can be seen that the electrode layer 104 is formed on the master substrate 102. Here, the insulating layer 103 may be formed in a region other than the electrode layer 104 on the master substrate 102.

도 7을 참조하면, 마스터 금형(101)을 이용하여 제조된 전극 기판(120)을 볼 수 있다. 전극 기판(120)은 투명 플라스틱(또는 글라스) 재질의 기판(110) 상에 전극 회로층(106)이 형성된 것을 볼 수 있다. 여기서, 전극 회로층(106)은 UV 수지층(108)에 매립되어 형성될 수 있다.
Referring to FIG. 7, an electrode substrate 120 manufactured using the master mold 101 can be seen. The electrode substrate 120 can be seen that the electrode circuit layer 106 is formed on a substrate 110 of a transparent plastic (or glass) material. Here, the electrode circuit layer 106 may be formed to be embedded in the UV resin layer 108.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of limitation, I will understand. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by equivalents to the appended claims, as well as the appended claims.

101, 201 : 마스터 금형 103, 203 : 절연층
102, 202 : 마스터 기판 104, 204 : 전극층
106, 206 : 전극 회로층
110, 210 : 기판 108, 208 : UV 수지층
120, 220 : 전극 기판101, 201: master mold 103, 203: insulation layer
102, 202: master substrate 104, 204: electrode layer
106,206: electrode circuit layer
110, 210: substrate 108, 208: UV resin layer
120, 220: electrode substrate

Claims (16)

마스터 기판의 일면에 절연층 및 전극층이 형성된 마스터 금형을 제조하는 단계;
상기 마스터 전극층 상에 전극 회로층을 형성하는 단계;
상기 절연층 및 상기 전극 회로층 상부에 제1 UV 수지층을 형성하는 단계;
상기 제1 UV 수지층 상에 기판을 형성한 후, UV 큐어링 공정을 수행하는 단계; 및
상기 마스터 금형을 상기 제1 UV 수지층과 분리시키는 단계를 포함하는, 전극 기판 제조 방법.
Manufacturing a master mold having an insulating layer and an electrode layer formed on one surface of the master substrate;
Forming an electrode circuit layer on the master electrode layer;
Forming a first UV resin layer on the insulating layer and the electrode circuit layer;
Forming a substrate on the first UV resin layer, and then performing a UV curing process; And
Separating the master mold from the first UV resin layer.
제1항에 있어서,
상기 마스터 금형을 제조한 후 상기 전극 회로층을 형성하기 전에,
상기 전극층의 표면에 이형 처리를 수행하는 단계를 더 포함하는, 전극 기판 제조 방법.
The method of claim 1,
After manufacturing the master mold and before forming the electrode circuit layer,
Further comprising the step of performing a release treatment on the surface of the electrode layer, electrode substrate manufacturing method.
제1항에 있어서,
상기 제1 UV 수지층은,
상기 절연층 및 상기 전극 회로층 상부에서 상기 전극 회로층을 감싸며 형성하는, 전극 기판 제조 방법.
The method of claim 1,
The first UV resin layer,
And covering the electrode circuit layer on the insulating layer and the electrode circuit layer.
제1항에 있어서,
상기 기판은,
투명 플라스틱 또는 글라스 소재로 이루어지는, 전극 기판 제조 방법.
The method of claim 1,
The substrate,
The electrode substrate manufacturing method which consists of a transparent plastic or glass material.
제1항에 있어서,
상기 제1 UV 수지층 상에 기판을 형성한 후, UV 큐어링 공정을 수행하기 이전에,
상기 기판을 압착하는 단계를 더 포함하는, 전극 기판 제조 방법.
The method of claim 1,
After forming the substrate on the first UV resin layer, before performing the UV curing process,
Further comprising pressing the substrate.
제1항에 있어서,
상기 마스터 금형을 제조하는 단계는,
상기 마스터 기판의 일면에 음각 패턴을 형성하는 단계;
상기 음각 패턴에 도전성 물질을 충전하는 단계;
상기 도전성 물질 상에 상기 전극층을 형성하는 단계; 및
상기 전극층 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 전극 기판 제조 방법.
The method of claim 1,
The step of manufacturing the master mold,
Forming an intaglio pattern on one surface of the master substrate;
Filling a conductive material into the intaglio pattern;
Forming the electrode layer on the conductive material; And
Forming the insulating layer in a space other than the electrode layer.
제1항에 있어서,
상기 마스터 금형을 제조하는 단계는,
일면에 양각 패턴이 형성된 금속 금형 상부에 제2 UV 수지층을 형성하는 단계;
상기 제2 UV 수지층 상에 상기 마스터 기판을 형성한 후, UV 큐어링 공정을 수행하는 단계;
상기 금속 금형을 상기 제2 UV 수지층과 분리시키는 단계;
상기 제2 UV 수지층의 일면에 상기 양각 패턴과 대응하여 형성된 음각 패턴 내에 도전성 물질을 충전한 후, 상기 도전성 물질 상에 상기 전극층을 형성하는 단계; 및
상기 전극층 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 전극 기판 제조 방법.
The method of claim 1,
The step of manufacturing the master mold,
Forming a second UV resin layer on the metal mold having an embossed pattern formed on one surface thereof;
After forming the master substrate on the second UV resin layer, performing a UV curing process;
Separating the metal mold from the second UV resin layer;
Filling a conductive material in an intaglio pattern formed on one surface of the second UV resin layer corresponding to the embossed pattern, and then forming the electrode layer on the conductive material; And
Forming the insulating layer in a space other than the electrode layer.
제1항에 있어서,
상기 마스터 금형을 제조하는 단계는,
일면에 양각 패턴이 형성된 금속 금형을 제조하는 단계; 및
상기 양각 패턴 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 전극 기판 제조 방법.
The method of claim 1,
The step of manufacturing the master mold,
Manufacturing a metal mold having an embossed pattern formed on one surface thereof; And
Forming the insulating layer in a space other than the embossed pattern.
마스터 기판의 일면에 절연층 및 전극층이 형성된 마스터 금형을 제조하는 단계;
상기 전극층 상에 전극 회로층을 형성하는 단계;
기판 상에 제1 UV 수지층을 형성한 후, 1차 UV 큐어링 공정을 수행하는 단계;
상기 전극 회로층이 상기 제1 UV 수지층과 접착하도록 상기 마스터 금형을 상기 기판 상에 위치시킨 후, 2차 UV 큐어링 공정을 수행하는 단계; 및
상기 마스터 금형을 상기 기판에서 분리시키는 단계를 포함하는, 전극 기판 제조 방법.
Manufacturing a master mold having an insulating layer and an electrode layer formed on one surface of the master substrate;
Forming an electrode circuit layer on the electrode layer;
Forming a first UV resin layer on the substrate, and then performing a first UV curing process;
Placing the master mold on the substrate such that the electrode circuit layer adheres to the first UV resin layer, and then performing a second UV curing process; And
Separating the master mold from the substrate.
제9항에 있어서,
상기 마스터 금형을 제조한 후 상기 전극 회로층을 형성하기 전에,
상기 전극층의 표면에 이형 처리를 수행하는 단계를 더 포함하는, 전극 기판 제조 방법.
10. The method of claim 9,
After manufacturing the master mold and before forming the electrode circuit layer,
Further comprising the step of performing a release treatment on the surface of the electrode layer, electrode substrate manufacturing method.
제9항에 있어서,
상기 기판은,
투명 플라스틱 또는 글라스 소재로 이루어지는, 전극 기판 제조 방법.
10. The method of claim 9,
The substrate,
The electrode substrate manufacturing method which consists of a transparent plastic or glass material.
제9항에 있어서,
상기 마스터 금형을 상기 기판 상에 위치시킨 후, 상기 2차 UV 큐어링 공정을 수행하기 이전에,
상기 마스터 금형을 압착하는 단계를 더 포함하는, 전극 기판 제조 방법.
10. The method of claim 9,
After placing the master mold on the substrate, before performing the secondary UV curing process,
Further comprising pressing the master mold.
제9항에 있어서,
상기 마스터 금형을 제조하는 단계는,
상기 마스터 기판의 일면에 음각 패턴을 형성하는 단계;
상기 음각 패턴에 도전성 물질을 충전하는 단계;
상기 도전성 물질 상에 상기 전극층을 형성하는 단계; 및
상기 전극층 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 전극 기판 제조 방법.
10. The method of claim 9,
The step of manufacturing the master mold,
Forming an intaglio pattern on one surface of the master substrate;
Filling a conductive material into the intaglio pattern;
Forming the electrode layer on the conductive material; And
Forming the insulating layer in a space other than the electrode layer.
제9항에 있어서,
상기 마스터 금형을 제조하는 단계는,
일면에 양각 패턴이 형성된 금속 금형 상부에 제2 UV 수지층을 형성하는 단계;
상기 제2 UV 수지층 상에 상기 마스터 기판을 형성한 후, UV 큐어링 공정을 수행하는 단계;
상기 금속 금형을 상기 제2 UV 수지층과 분리시키는 단계;
상기 제2 UV 수지층의 일면에 상기 양각 패턴과 대응하여 형성된 음각 패턴 내에 도전성 물질을 충전한 후, 상기 도전성 물질 상에 상기 전극층을 형성하는 단계; 및
상기 전극층 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 전극 기판 제조 방법.
10. The method of claim 9,
The step of manufacturing the master mold,
Forming a second UV resin layer on the metal mold having an embossed pattern formed on one surface thereof;
After forming the master substrate on the second UV resin layer, performing a UV curing process;
Separating the metal mold from the second UV resin layer;
Filling a conductive material in an intaglio pattern formed on one surface of the second UV resin layer corresponding to the embossed pattern, and then forming the electrode layer on the conductive material; And
Forming the insulating layer in a space other than the electrode layer.
제9항에 있어서,
상기 마스터 금형을 제조하는 단계는,
일면에 양각 패턴이 형성된 금속 금형을 제조하는 단계; 및
상기 양각 패턴 이외의 공간에 상기 절연층을 형성하는 단계를 포함하는, 전극 기판 제조 방법.
10. The method of claim 9,
The step of manufacturing the master mold,
Manufacturing a metal mold having an embossed pattern formed on one surface thereof; And
Forming the insulating layer in a space other than the embossed pattern.
제1항 내지 제15항 중 어느 하나의 항에 기재된 전극 기판 제조 방법에 의해 제조된 전극 기판.
The electrode substrate manufactured by the electrode substrate manufacturing method in any one of Claims 1-15.
KR1020110105355A 2011-10-14 2011-10-14 Fabricating method for electrode substrate KR20130040526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110105355A KR20130040526A (en) 2011-10-14 2011-10-14 Fabricating method for electrode substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110105355A KR20130040526A (en) 2011-10-14 2011-10-14 Fabricating method for electrode substrate

Publications (1)

Publication Number Publication Date
KR20130040526A true KR20130040526A (en) 2013-04-24

Family

ID=48440329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110105355A KR20130040526A (en) 2011-10-14 2011-10-14 Fabricating method for electrode substrate

Country Status (1)

Country Link
KR (1) KR20130040526A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047399A (en) * 2016-10-31 2018-05-10 울산과학기술원 Method for manufacturing transparent electrode and electro substrate comprising transparent electrode
KR20200053247A (en) * 2018-11-08 2020-05-18 계명대학교 산학협력단 Manufacturing method of electrode for biosensor and electrode for biosensor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180047399A (en) * 2016-10-31 2018-05-10 울산과학기술원 Method for manufacturing transparent electrode and electro substrate comprising transparent electrode
KR20200053247A (en) * 2018-11-08 2020-05-18 계명대학교 산학협력단 Manufacturing method of electrode for biosensor and electrode for biosensor

Similar Documents

Publication Publication Date Title
CN107622817B (en) Preparation method of flexible electrode film
CN104359597A (en) Electronic skin based on three-dimensional flexible substrate graphene and preparing method thereof
TW201432524A (en) Displayer and touch screen inductive module thereof
US9594193B2 (en) Printing plate, scattering layer, method for fabricating the same, and display apparatus
KR100957487B1 (en) Method for fabricating plastic electrode film
WO2015174133A1 (en) Touchscreen and manufacturing method therefor
CN103389846A (en) Graphene touch screen electrode and fabrication method thereof
JP2015138557A (en) Method for preparing transparent conductor, pressing roll used for the same, transparent conductor prepared by method for preparing transparent conductor, and display apparatus comprising the same
CN103984457A (en) Double-layer capacitive touch screen and preparation method thereof
US20240023240A1 (en) Ultra-thin Composite Transparent Conductive Film and Preparation Method Therefor
JP2011112802A5 (en)
KR20130040526A (en) Fabricating method for electrode substrate
KR20160061469A (en) Preparing method of transparent electrode having silver nanowires using support
CN103871684A (en) Structure applying graphene and manufacturing method for structure
CN111666003A (en) Ultrathin flexible touch display screen
CN106624371A (en) Method for forming patterned graphene on target device
US11031521B2 (en) Flexible transparent thin film
US20150022742A1 (en) Pattern substrate and touch panel using the same
CN111665974A (en) Flexible touch display screen
KR101361171B1 (en) Fabricating method for substrate
JP5562283B2 (en) Transparent conductive material comprising transparent conductive film mainly composed of graphene and method for producing the same
CN204178351U (en) A kind of double-layer capacitance type touch-screen
CN210142513U (en) Ultrathin composite transparent conductive film
CN110970152A (en) Double-layer transparent conductive film and preparation method thereof
KR20140074463A (en) Wire grid polarizer, device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20131018

Effective date: 20131216