KR20130031593A - 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치 - Google Patents

버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치 Download PDF

Info

Publication number
KR20130031593A
KR20130031593A KR1020110095270A KR20110095270A KR20130031593A KR 20130031593 A KR20130031593 A KR 20130031593A KR 1020110095270 A KR1020110095270 A KR 1020110095270A KR 20110095270 A KR20110095270 A KR 20110095270A KR 20130031593 A KR20130031593 A KR 20130031593A
Authority
KR
South Korea
Prior art keywords
vertical probe
plate
sheet
semiconductor device
probe
Prior art date
Application number
KR1020110095270A
Other languages
English (en)
Inventor
차상훈
Original Assignee
주식회사에스더블유이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사에스더블유이 filed Critical 주식회사에스더블유이
Priority to KR1020110095270A priority Critical patent/KR20130031593A/ko
Publication of KR20130031593A publication Critical patent/KR20130031593A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G01R1/06761—Material aspects related to layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 버티칼 프로브에 있어서, 적층된 플레이트의 적어도 하나 이상의 플레이트가 메탈시트와 절연시트가 상하 적층된 복합시트를 포함하는 것을 특징으로 하는 버티칼 프로브 및 반도체 디바이스 테스트 장치를 제공한다.

Description

버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치{VERTICAL PROBE AND SEMICONDUCTOR DEVICE TEST APPARATUS COMPRISING THE SAME}
본 발명은 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치에 관한 것으로, 보다 상세하게는 플레이트의 가공 원가가 낮고, 가공시간이 단축되면서 동시에 대량생산이 용이하고 외부적인 충격에 의한 파손도 방지할 수 있는 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치에 관한 것이다.
일반적으로 반도체 디바이스 또는 피씨비(PCB)(이하 반도체 디바이스로 통일함)를 제조하는 공정에서 반도체 웨이퍼 상에는 정밀사진 전사기술 등을 이용하여 다수의 반도체 디바이스가 형성되도록 하고 있으며, 이러한 반완성품인 반도체 디바이스를 반도체 웨이퍼의 상태로 전기적 특성검사를 실시하여 양품과 불량품을 판정하게 된다.
이와 같은 반도체 웨이퍼의 상태에서 각 반도체 디바이스의 전기적 특성검사를 위해 프로브 카드가 필요하며, 프로브 카드를 이용한 테스트 결과 양품으로 판정되는 반도체 디바이스는 패키징 등의 후공정에 의해서 완성품으로 제작된다.
반도체 웨이퍼의 전기적 특성검사는 통상 반도체 웨이퍼의 전극패드에 프로브 카드의 니들을 접촉시키고, 이 니들을 통해 특정의 전류를 통전시킴으로써 그때의 전기적 특성을 측정한다.
한편 반도체 디바이스는 점차 미세한 사이즈로 축소되면서 회로의 집적도는 더욱 높아지고 있으므로 프로브 카드의 니들이 접촉되는 반도체 디바이스의 전극패드 또한 더욱 미세해지는 추세이다.
이와 같은 반도체 웨이퍼 검사에 사용되는 프로브 카드는 크게 웨이퍼의 전극패드(본딩패드)와 접촉이 이루어지는 다수의 프로브와, 상기 다수의 프로브를 지지하면서 각 프로브를 메인 PCB에 연결하기 위한 인터페이스 역할을 하는 인터페이싱부와, 검사장비에 설치된 메인 PCB를 포함하고 있으며, 선단부에 배치되는 각 프로브의 구조와 성능에 따라 프로브 카드 전체의 특성이 결정된다.
프로브 카드에 채용되고 있는 프로브는 선단부가 검사면에 수직상태를 이루도록 절곡된 경사 니들 구조를 갖는 캔틸레버형(Cantilever type), 초미세 회로선폭에 적용될 수 있도록 반도체 공정을 적용하여 다수의 프로브가 일체로 형성되는 MEMS형(Micro Electro Mechanical Systems type) 및 마이크로 팁을 포함하는 프로브가 본딩패드에 수직으로 배치되고 접촉이 이루어지는 버틸칼형(Vertical type)으로 분류될 수 있다.
먼저, 상기 캔틸레버형은 설비투자가 적고, 수주에서 납기까지 소요되는 기간이 짧고, 고장 발생시에 수리가 용이한 장점이 있는 반면에 검사시에 스크래치(scratch)와 손상이 발생하고, 다수의 프로브 사이에 각도 차이로 인한 접촉력이 균일하지 못하며, 미세 피치 검사가 어렵고 검사 속도가 낮아서 효율성이 떨어지며, 프로브의 접촉 충격이 크고 개별 핀 수리가 어려우며, 프로브의 세척(cleaning) 주기가 짧고 진입장벽이 낮기 때문에 경쟁이 심한 단점이 있다.
상기 MEMS형은 한번에 검사할 수 있는 수량이 높아 검사 효율이 우수하고, 접촉 충격이 작으며 고도의 기술을 요구하기 때문에 진입 장벽이 높아 경쟁이 심하지 않은 장점이 있는 반면에 미세 피치 배열이 어렵고 수주에서 납기까지 소요되는 기간이 길고, 고장 발생시에 수리가 어려우며 세척이 어려운 단점이 있다.
이에 대하여 버티칼형은 검사시에 스크래치(scratch)와 손상 발생이 적고, 컨택핀 배치의 제약을 받지 않으며 개별적인 컨택핀 수리가 가능하여 수리가 매우 용이하게 이루어질 수 있고, 컨택핀 수에 따른 프로브 어셈블리의 제작이 수주에서 납기까지 소요되는 기간이 짧으며 미세 피치 검사가 가능한 장점이 있어 많이 사용되고 있다.
도 1은 종래 일반적인 버티칼 프로브가 장착된 테스트 장치의 단면도를 나타내며, 상부지지부재(100) 및 하부지지부재(200) 각각에는 제1버티칼 프로브(110) 및 제2버티칼 프로브(120)가 장착되어진다. 상기 상부지지부재(100) 및 하부지지부재(200)는 도시되지 않은 위치제어부에 의해 각각 상하로 수직이동되어진다. 즉 테스트 대상(400)이 로딩되면 상부지지부재(100)는 아래로 이동하고, 하부지지부재(200)는 위로 이동하여 그 단부에 장착된 제1버티칼 프로브(110) 및 제2버티칼 프로브(120)가 테스트 대상(400)의 상하에 각각 접촉하도록 위치가 제어된다. 이때, 제1버티칼 프로브(110)는 각각 상판(110a)과 하판(110b)으로 이루어지며, 상기 상판과 하판에 형성된 컨택핀홀을 관통하는 컨택핀(110c)이 삽입관통되어진다. 컨택핀(110c)의 일단은 상부에 테스트 PCB와 컨택을 이루고, 타단은 테스트 대상(400)과 컨택을 이루게 된다. 제2버티칼 프로브(120)의 경우에도 동일하다.
도 2는 종래기술에 따른 버티칼 프로브의 일예로서, 엔지니어링 플라스틱에 미세 가공을 하여 적어도 하나 이상이 적층된 상판(110a)과 하판(110b)이 결합하여 이루어진다.
도 2에 예시된 바와 같이, 종래의 일반적인 버티칼 프로브는 상판(110a)은 상판 1(1), 상판 2(2), 상판 3(3)을 적층하고, 그 아래에 하판 1(4), 하판 2(5), 하판 3(6)을 적층한 하판(110b)을 복수개의 연결부재(7)로 결합하는 것과 같은 방식을 이용하여 조립되어진다.
도 2에서와 같은 종래의 버티칼 프로브는 상판(110a) 및 하판(110b)을 적어도 2장 이상 적층하게 된다. 이때 컨택핀이 관통하는 컨택핀홀(8)은 통상적으로 구경 50㎛ 정도로서 일정한 깊이 이상으로 홀을 가공함에 있어 한계가 있어 여러 겹으로 나누어 가공하게 된다. 따라서, 종래에는 이를 가공하기 위해 플레이트의 가공 원가가 높고, 엔지니어링 플라스틱 가공에 있어 기계적으로 드릴을 이용하여야 하므로 가공에 장시간이 소요되어 동시에 대량생산이 어려운 문제가 있으며, 외부적인 충격에 의한 파손도 쉬운 단점을 가진다.
본 발명은 상기한 바와 같은 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 플레이트의 가공 원가가 낮고, 가공시간이 단축되면서 동시에 대량생산이 용이하고 외부적인 충격에 의한 파손도 방지할 수 있는 버티칼 프로브를 제공함에 있다.
상기한 바와 같은 본 발명의 기술적 과제는 다음과 같은 수단에 의해 달성되어진다.
(1) 버티칼 프로브에 있어서, 적층된 플레이트의 적어도 하나 이상의 플레이트가 메탈시트와 절연시트가 상하 적층된 복합시트를 포함하는 것을 특징으로 하는 버티칼 프로브.
(2) 제 1항에 있어서,
상기 복합시트는 메탈시트의 상하에 절연시트가 접착된 것을 특징으로 하는 버티칼 프로브.
(3) 제 1항에 있어서,
복합시트를 이루는 절연시트에 형성된 패턴홀은 메탈시트에 형성된 패턴홀의 직경보다 작게 형성된 것을 특징으로 하는 버티칼 프로브.
(4) 제 1항에 있어서,
복합시트가 적어도 2이상 적층된 것을 특징으로 하는 버티칼 프로브.
(5) 제 1항 내지 제 4항 중 어느 하나의 버티칼 프로브가 장착된 반도체 디바이스 또는 피씨비 테스트 장치
상기와 같이 본 발명에 의하면, 플레이트의 가공 원가가 낮고, 가공시간이 단축되면서 동시에 대량생산이 용이하고 외부적인 충격에 의한 파손도 방지할 수 있는 버티칼 프로브를 제공하는 것이 가능하다.
도 1은 기존의 버티칼 프로브가 장착된 테스트 장치의 개략적인 구성도.
도 2는 기존의 버티칼 프로브의 사시도(좌) 및 측면도(우).
도 3은 본 발명에 따른 버티칼 프로브의 분리사시도.
도 4는 본 발명에 따른 버티칼 프로브를 구성하는 복합시트의 제조공정도.
도 5는 본 발명에 따른 버티칼 프로브의 다양한 구현예.
본 발명은 버티칼 프로브에 있어서, 적층된 플레이트의 적어도 하나 이상의 플레이트가 메탈시트와 절연시트가 상하 적층된 복합시트를 포함하는 것을 특징으로 하는 버티칼 프로브를 제공한다.
이하 본 발명의 내용을 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 버티칼 프로브의 상판(상)과 하판(하)의 일실시예의 분리사시도를 나타낸다.
본 발명에 따른 버티칼 프로브는 제1상판(10), 제2상판(20) 및 제3상판(30)이 순차 적층된 상판(300)과, 제1하판(40), 제2하판(50) 및 제3하판(60)이 순차 적층된 하판(310)으로 이루어지며, 이와 같이 적층된 상판(300) 및 하판(310)은 연결부재(70)에 의해 결합되어진다. 이러한 연결부재(미도시)는 상판(300)과 하판(310) 간에 일정한 단차를 주기 위한 것으로 소정의 기둥과 이를 고정하는 각종 고정수단(볼트 등)을 포함하는 의미로 사용되며, 이는 종래의 일반적으로 채택되어지는 것(도 2의 7)과 동일하다.
제1상판(10)과 제3하판(60)은 통상적으로 엔지니어링 플라스틱으로 이루어지고 기계적으로 가공된 플레이트이며, 제3상판(30)과 제1하판(40)은 제2상판(20) 및 제2하판(50)의 기계적인 지지 및 두께 보강용 플레이트이다. 이때 필요에 따라 제3상판(30)과 제1하판(40)은 생략될 수 있다.
본 발명의 실시예에서 상기 제2상판(20)과 제2하판(50)은 메탈시트와 절연시트가 적층된 복합시트로 이루어진다. 상기 메탈시트는 구리 또는 알루미늄 포일 혹은 필름이 사용될 수 있으며, 절연시트는 별도의 절연필름을 메탈시트상에 접착하여 붙이거나, 실크스크린 인쇄 등의 기법을 이용한 절연코팅층일 수도 있다. 이때 절연시트의 예로는 PET, PIN, PI 필름 등을 들 수 있다.
도 4는 본 발명에 따른 버티칼 프로브를 구성하는 복합시트의 제조공정도를 나타낸다.
본 발명에서 복합시트를 이루는 절연시트에 형성된 컨택핀홀은 메탈시트에 형성된 컨택핀홀의 직경보다 작게 형성된 것을 사용한다. 예를 들어, 상기 제2상판(20)은 메탈시트(20a)와 절연시트(20b)가 상하 적층된 형태로서, 메탈시트(20a)에 형성된 컨택핀홀(21a)의 직경은 절연시트(20b)에 형성된 컨택핀홀(21b)의 직경보다 작게 형성된다. 이러한 구성에 의해 반도체 디바이스의 테스트과정에서 발생할 수 있는 컨택핀과 메탈시트(20a)간 쇼트를 미연에 방지할 수 있다.
복합시트의 제조를 위해 먼저 메탈시트(20a)에 에칭이나 기계적 가공 등을 이용하여 소정의 직경을 갖는 컨택핀홀(21a)을 형성한다(단계 A). 그런 다음 절연시트(20b)를 상기 메탈시트(20a) 상면에 적층한다(단계 B). 절연시트(20b)를 메탈시트(20a)의 상면 혹은 양면에 적층한 다음, 메탈시트(20a)의 컨택핀홀(21a)의 대응하는 절연시트(20b)의 해당 위치에 레이저, 에칭, 초음파, 기계적 가공 등의 방법을 이용하여 컨택핀홀(21b)을 형성한다. 이때 상기 절연시트의 컨택핀홀(21b)의 직경은 메탈시트의 컨택핀홀(21a)의 직경보다 작게 형성함으로써 테스트 과정에서 발생하게 될 쇼트를 미연에 방지하도록 한다.
도 5는 본 발명에 따른 버티칼 프로브의 다양한 구현예를 나타낸다.
본 발명에 따른 버티칼 프로브를 구성하는 복합시트는 메탈시트(20a)의 상하 양면에 절연시트(20b)를 적층한 형태이거나(A), 메탈시트(20a)와 절연시트(20b)가 각각 1매씩 적층된 형태(B)일 수도 있고, 나아가 두께를 조절하기 위해 절연시트(20b)와 메탈시트(20a)를 순차적으로 반복하여 여러 겹의 복합시트가 순차 적층된 구조를 취할 수도 있다.
상기와 같은 구성에 의한 본 발명의 버티칼 프로브는 플레이트의 가공 원가가 낮고, 가공시간이 단축되면서 동시에 대량생산이 용이하고 외부적인 충격에 의한 파손도 방지할 수 있는 버티칼 프로브를 제공하는 것이 가능한 장점을 제공한다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 제1상판
20: 제2상판
20a: 메탈시트
20b: 절연시트
21a, 21b: 컨택핀홀
30: 제3상판
40: 제1하판
50: 제2하판
60: 제3하판
300: 상판
310: 하판

Claims (5)

  1. 버티칼 프로브에 있어서, 적층된 플레이트의 적어도 하나 이상의 플레이트가 메탈시트와 절연시트가 상하 적층된 복합시트를 포함하는 것을 특징으로 하는 버티칼 프로브.
  2. 제 1항에 있어서,
    상기 복합시트는 메탈시트의 상하에 절연시트가 접착된 것을 특징으로 하는 버티칼 프로브
  3. 제 1항에 있어서,
    복합시트를 이루는 절연시트에 형성된 패턴홀은 메탈시트에 형성된 패턴홀의 직경보다 작게 형성된 것을 특징으로 하는 버티칼 프로브.
  4. 제 1항에 있어서,
    복합시트가 적어도 2이상 적층된 것을 특징으로 하는 버티칼 프로브.
  5. 제 1항 내지 제 4항 중 어느 하나의 버티칼 프로브가 장착된 반도체 디바이스 또는 피씨비 테스트 장치.
KR1020110095270A 2011-09-21 2011-09-21 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치 KR20130031593A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110095270A KR20130031593A (ko) 2011-09-21 2011-09-21 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110095270A KR20130031593A (ko) 2011-09-21 2011-09-21 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치

Publications (1)

Publication Number Publication Date
KR20130031593A true KR20130031593A (ko) 2013-03-29

Family

ID=48180704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110095270A KR20130031593A (ko) 2011-09-21 2011-09-21 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치

Country Status (1)

Country Link
KR (1) KR20130031593A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661121B1 (ko) * 2023-10-13 2024-04-25 홍성중 프로브 카드 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661121B1 (ko) * 2023-10-13 2024-04-25 홍성중 프로브 카드 제조방법

Similar Documents

Publication Publication Date Title
KR102146512B1 (ko) 전자 장치의 검사 헤드
CN102854343B (zh) 用于半导体器件的测试结构和测试方法
US20140123486A1 (en) Method of processing cavity of core substrate
KR101191594B1 (ko) 검사용 유지 부재 및 검사용 유지 부재의 제조 방법
JP2009204393A5 (ko)
CN103633052B (zh) 具有三维喷墨印刷轨迹线的电子组件
US11061070B2 (en) Guide plate for probe card and manufacturing method thereof, and probe card having same
TWI727162B (zh) 電子裝置的測試設備的探針卡
KR20110112824A (ko) 프로브 카드
US20110043232A1 (en) Contact structure for inspection
CN103035552B (zh) 异物检查装置及半导体制造装置
JP5740442B2 (ja) プローブカード及びその製造方法
JP2011022001A (ja) プローブカード
KR20130031593A (ko) 버티칼 프로브 및 이를 포함하는 반도체 디바이스 테스트 장치
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
TW201415040A (zh) 電力檢測用治具之製造方法
JP2011112517A (ja) プローブカード及びその製造方法
KR20210151668A (ko) 전기 장치 검사용 프로브 헤드
KR20090079273A (ko) 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP6110117B2 (ja) プローブ組立体及びプローブ基板
WO2021149668A1 (ja) プローブ、測定装置、及び測定方法
JP2011075532A (ja) プローブカード及びその製造方法
KR100951344B1 (ko) 프로브 카드, 프로브 카드용 스페이스 트랜스포머 및스페이스 트랜스포머 제조 방법
CN207854280U (zh) 用于处理板件的设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application